以下、本発明に係る固体撮像装置の具体的な実施形態を、添付図面を参照して説明する。なお、以下の説明及び図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。
図1は、本実施形態における固体撮像装置121の画素領域の平面図である。図1において、コンタクト、配線層、カラーフィルタ、マイクロレンズ、固体撮像装置121の周辺回路領域などの構成要素は、説明の簡単化のために省略されている。固体撮像装置121の画素領域は、第1の素子領域151及び第2の素子領域152を含む。素子領域は活性領域やアクティブ領域とも呼ばれる。第1の素子領域151は、光電変換素子の電荷蓄積領域102、フローティングディフュージョン領域(FD領域)104及び電荷蓄積領域とFD領域104との間にチャネルを形成する転送ゲート103を含む。電荷蓄積領域102は光電変換素子において信号電荷として扱われる電荷を多数キャリアとする第1の導電型であり、本実施形態ではn型の半導体領域である。また第2の素子領域152は、図1に示す上から順番に、増幅トランジスタ105、選択トランジスタ153、リセットトランジスタ154及びウェルコンタクト155を含む。図1では、2つの第1の素子領域151に対して、1組の第2の素子領域152が設けられた例を示すが、例えば1つの第1の素子領域151に対して、1組の第2の素子領域152が設けられてもよい。また第2の素子領域152の構成は、これに限られるものでなく、例えば増幅トランジスタ105のみが配されていてもよい。
図1において、互いに隣接する第1の素子領域151及び第2の素子領域152の間に、素子分離領域106が配される。素子分離領域はフィールド領域とも呼ばれる。素子分離領域106のうち、第1の素子領域151及び第2の素子領域152の周囲は、第1の導電型とは逆の第2の導電型であるp型の半導体領域であるチャネルストップ領域109で囲まれる。また電荷蓄積領域102及びFD領域104の活性領域を含む第1の素子領域151において、チャネルストップ領域109が、ゲッタリング領域108を挟み、第1の素子領域151の周囲を囲む。
図2に、図1に示す固体撮像装置121のA−B間の断面図を示す。固体撮像装置121の画素領域100は、半導体基板120の内部に形成されたp型のウェル領域101に形成される。本実施形態において、第1の導電型はn型、第2の導電型はp型として説明するが、第1の導電型がp型、第2の導電型がn型であってもよい。
図2には、第1の素子領域151及び第2の素子領域152のうち、第2の素子領域152に配された増幅トランジスタ105が示される。n型の電荷蓄積領域102とp型のウェル領域101とは、光電変換素子であるpnフォトダイオードを構成する。電荷蓄積領域102は、固体撮像装置121に入射した光に対してpnフォトダイオードで発生する電子及び正孔のうち、n型の多数キャリアの電子を蓄積する。転送ゲート103は、電荷蓄積領域102とFD領域104との間にチャネルを、転送ゲート103の電位を変更することによって形成し、電荷蓄積領域102に蓄積された電荷をFD領域104に転送する。FD領域104の電位は、電荷蓄積領域102からチャネルを通して電荷が転送されることによって変化する。増幅トランジスタ105は、FD領域104の電位に応じた信号を、列信号線(不図示)に出力する。このようにして、電荷蓄積領域102から固体撮像装置121に入射した光に対応する信号が読み出される。選択トランジスタ153は、信号を出力する画素が選択された際にON動作する。リセットトランジスタ154は、FD領域104の電位をリセットする際にON動作する。ウェルコンタクト155には、ウェル領域101の電位が供給される。
画素領域100には、互いに隣接する第1の素子領域151と増幅トランジスタ105との相互を分離する素子分離領域106が配される。素子分離領域106には、溝型の素子分離構造(Shallow Trench Isolation:STI)が設けられる。溝型の素子分離構造は、半導体基板120の表面に設けられた溝の内部に、絶縁体分離部118が配された構造である。絶縁体分離部118は、溝に充填された絶縁体107と、溝の内壁に沿って形成された絶縁膜115とを含む。絶縁膜115は、省略可能である。また素子分離領域106には、絶縁体分離部118を覆うように、p型の半導体領域であるチャネルストップ領域109が配される。
本実施形態において、素子分離領域106には、ゲッタリング領域108が配される。ゲッタリング領域108は、絶縁体分離部118の側面の少なくとも一部に沿って配される。またゲッタリング領域108は、絶縁体分離部118とチャネルストップ領域109との間に配される。
また本実施形態において、ゲッタリング領域108は、電荷蓄積領域102及びFD領域104を含む第1の素子領域151と絶縁体分離部118との間において、絶縁体分離部118の側面に沿って配される。一方で、増幅トランジスタ105を含む第2の素子領域152と絶縁体分離部118との間における絶縁体分離部118の側面では、チャネルストップ領域109と絶縁体分離部118とが接触し、ゲッタリング領域108は配されない。しかしながら、第2の素子領域152と絶縁体分離部118との間の絶縁体分離部118の側面にゲッタリング領域108を設けてもよい。また例えば増幅トランジスタ105、選択トランジスタ153、リセットトランジスタ154から適宜選択し、選択されたトランジスタと絶縁体分離部118との間の絶縁体分離部118の側面にゲッタリング領域108を設けてもよい。
本実施形態において、ゲッタリング領域108は、絶縁体分離部118の絶縁体107及び絶縁膜115と、チャネルストップ領域109との間に形成されている。しかしながら、チャネルストップ領域109よりも内側であれば、例えばゲッタリング領域108は、絶縁体分離部118の絶縁体107及び絶縁膜115の内部に渡り形成されていてもよい。また例えばゲッタリング領域108は、チャネルストップ領域109の内側の絶縁体分離部118の底面に形成されてもよい。
ここで、本実施形態に効果について説明する。光電変換素子及びその近傍に、例えば固体撮像装置121を形成する際のエッチングによるダメージや金属不純物、結晶格子ひずみ、結晶欠陥などが存在する場合がある。これらの影響によって、白点キズが生成される可能性がある。また第1の素子領域151から読み出される信号のノイズが増加する可能性がある。このノイズ対して、半導体基板120中に欠陥を含むゲッタリング領域を形成する。これによって、固体撮像装置121の製造プロセスで不純物がウェーハに導入された場合でも、製造プロセス中の熱処理によって、不純物は、光電変換素子の活性領域である電荷蓄積領域102から離れたゲッタリング領域中の欠陥に捕獲されて無害化される。しかしながら、固体撮像装置121の微細化に伴い、例えば不純物濃度のプロファイルを維持するために、固体撮像装置121の製造プロセスに高温の熱処理を用いることができず、低温の熱処理プロセスが用いられる。このとき特許文献1に示される半導体基板の深い位置に設けられたゲッタリング領域では、例えばSTI形成のための溝を形成するエッチングプロセスなどによって不純物がシリコン基板表面近傍に導入された場合、ゲッタリングの効果を発揮することは難しい。
しかしながら本実施形態において、ゲッタリング領域108は、絶縁体分離部118の側面に沿って、第1の素子領域151の光電変換素子の活性領域である電荷蓄積領域102と絶縁体分離部118との間に配される。このため低温の熱履歴のプロセスにおいても、シリコン基板表面近傍に導入される不純物に対して効果的なゲッタリングが可能となる。これによって、白点キズなどのノイズを低減することが可能となる。また、ゲッタリング領域108は、チャネルストップ領域109と絶縁体分離部118との間の、チャネルストップ領域109の内部に形成される。このためゲッタリング領域108内で重金属などの不純物の準位に起因した電荷の放出が起きた場合であっても、チャネルストップ領域109により、電荷蓄積領域102とゲッタリング領域108との間に電位障壁が形成される。これによって、素子分離領域106から光電変換素子を構成する電荷蓄積領域102への電子の流入を抑制し、ノイズの発生を抑制することができる。
図3に、図2のX−X’間におけるゲッタリング領域108とチャネルストップ領域109との、半導体基板120の深さ方向に対する不純物の濃度の関係を示す。図の横軸は基板の表面からの深さ、縦軸は不純物の濃度を示す。本実施形態において、ゲッタリング領域108は、不活性元素などの不純物を半導体基板120中に注入し、欠陥を生成することによって形成される。ゲッタリング領域108の不純物濃度の分布を破線で示し、チャネルストップ領域109のp型の不純物濃度の分布を実線で示す。図3において、ゲッタリング領域108の不純物濃度のピークの位置をRp1、またピークからの広がりの標準偏差を△Rp1とする。また同様に、チャネルストップ領域109の不純物濃度のピークの位置をRp2、その広がりの標準偏差を△Rp2とする。
本実施形態におけるゲッタリング領域108とチャネルストップ領域109との不純物濃度の関係を図3(a)、(b)に示す。しかしながら不純物濃度の関係は、これらに限られるものでなく、上述したゲッタリングの効果及びゲッタリングした不純物に起因するノイズを低減する効果を有する濃度分布であれば、何れの濃度の関係で形成してもよい。
不純物濃度の関係は、図3(a)に示すように、ゲッタリング領域108の不純物濃度のプロファイルが、チャネルストップ領域109の不純物濃度のプロファイルと比較して、浅い位置に形成されていてもよい。このときゲッタリング領域108のRp1は、チャネルストップ領域109のRp2よりも半導体基板120の表面から深さ方向に浅い位置、換言すると半導体基板120の表面とRp2の間に形成される。また△Rp1の広がりの分布も、△Rp2の広がりの分布と比較して、半導体基板120の表面に近い浅い位置に分布を有する。また不純物濃度の関係は、図3(b)に示すように、Rp1とRp2とが半導体基板120の表面から同等の深さに配置され、ゲッタリング領域108の不純物濃度のプロファイルがチャネルストップ領域109のプロファイルに包含されるように形成されてもよい。このとき、半導体基板120の表面から同じ深さにおいて、ゲッタリング領域108の不純物濃度は、チャネルストップ領域109の不純物濃度よりも低くなる。
図3に示す濃度分布のうち、図3(a)の濃度分布を有するようにプロファイルを形成した方が、チャネルストップ領域109によって、ゲッタリング領域108と電荷蓄積領域102との間に生じる電位障壁が高くなる。このため、ゲッタリング領域108から電荷蓄積領域102へのゲッタリングした不純物の準位に起因する電荷の流入が抑制され、ノイズをより効果的に低減することが可能となる。
また図2に示すように、電荷蓄積領域102の下端が、ゲッタリング領域108の下端よりも半導体基板120の表面からの深さの深い位置に配されていてもよい。例えば、電荷蓄積領域102の不純物濃度のピークに対して半分の濃度となる位置が、ゲッタリング領域108の不純物濃度のピークに対して半分の濃度となる位置よりも深い位置であってよい。固体撮像装置121の製造プロセス中に導入される不純物は、半導体基板120の表面に付着する可能性が高い。このため、ゲッタリング領域108は、電荷蓄積領域102のうち半導体基板120の表面に近い領域に配されているとよい。
またゲッタリング領域108は、素子分離領域106のうち絶縁体分離部118の周囲だけでなく、より半導体基板120の表面から深い位置に形成されてもよい。例えば図4に示すように、素子分離領域106の絶縁体分離部118及びチャネルストップ領域109よりも半導体基板120の表面から深い位置に、チャネルストップ領域109と同様にp型の半導体領域で、画素間を分離するための半導体分離部111を形成する。半導体分離部111は、pn接合、あるいは同一導電型の領域内での不純物濃度の高低によって、ポテンシャル障壁を形成することで、画素間の電荷の混合を抑制するものである。例えば第1の素子領域151の外縁に接するように配された半導体分離部111が、半導体分離部111の内側にゲッタリング領域108を備えていてもよい。この場合、1つの第1の素子領域151に対するゲッタリング領域108の占める体積が増加する。また半導体基板120の浅い領域の不純物だけでなく、深い領域に導入された不純物や欠陥に対しても効果的にゲッタリングすることが可能となり、より白点キズなどのノイズが抑制される。
次に、図5から図7を参照しながら、本実施形態の固体撮像装置121の製造方法のうち、素子分離領域106を形成する工程について説明する。素子分離領域106の形成以外の、固体撮像装置121を構成するウェル領域101や電荷蓄積領域102、FD領域104、各トランジスタなどの形成工程は、既存の手法を用いて形成できる。このため、その詳細な説明を省略する。
本実施形態において半導体基板120にシリコン基板を用いる。まず、シリコン基板の表面を酸化し酸化膜(パッド酸化膜)110を形成する。パッド酸化膜110の形成後、例えばCVD法を用いて、ポリシリコン112及びシリコン窒化膜113を形成する。このときの状態を図5(a)に示す。
次いで、図5(b)に示すように、固体撮像装置121の画素領域100において、素子分離領域106を形成する領域のポリシリコン112及びシリコン窒化膜113を除去する。具体的には、シリコン窒化膜113の上にレジスト膜を形成し、例えばフォトリソグラフィ工程を用いてレジスト膜をパターニングする。これによって、素子分離領域106を形成する部分に開口を有するレジストパターンが形成される。次いで形成したレジストパターンをマスクとして用い、シリコン窒化膜113、ポリシリコン112及びパッド酸化膜110を例えば異方性のドライエッチング法を用いてエッチングする。これによって、半導体基板120の素子分離領域106となる部分に開口部を有する、シリコン窒化膜113、ポリシリコン112及びパッド酸化膜110で構成されたハードマスクが形成される。ハードマスク形成の後、レジストパターンを除去する。
次にシリコン窒化膜113、ポリシリコン112及びパッド酸化膜110で構成されたハードマスクを用いて、ハードマスクの開口部分の半導体基板120をエッチングし、素子分離領域106の絶縁体分離部118を配するための溝114を形成する工程を行う。溝114の半導体基板120の表面からの深さは、例えば50〜500nm、具体的に250nm程度である。このときの状態を図5(c)に示す。
溝114を形成した後、再びシリコン窒化膜113、ポリシリコン112及びパッド酸化膜110で構成されたハードマスクを用いて、素子分離領域106に、ゲッタリング領域108及びチャネルストップ領域109を形成する。ゲッタリング領域108及びチャネルストップ領域109の形成の前に、溝114の側面及び底面に絶縁膜115を形成する。例えば酸化性ガス雰囲気中での熱酸化法を用い、35nm程成の膜厚の絶縁膜115を形成する。次いで、ゲッタリング領域108を形成する第1の注入工程を行う。第1の注入工程として、例えば原子価4価の第14族元素である炭素を、イオン注入法などを用いて半導体基板120の表面から0.3μm以下程度の深さとなるように、溝114の内壁に沿って注入する。これによって、ゲッタリング領域108を形成する。その後、チャネルストップ領域109を形成する第2の注入工程を行う。第2の注入工程として、例えばp型の不純物であるボロンを、ゲッタリング領域108として炭素を注入した領域よりも深い、例えば半導体基板120の表面から0.4μm程度までの領域に注入する。これによってp型の導電型を有するチャネルストップ領域109を形成する。また溝114の深さに応じて、ゲッタリング領域108、チャネルストップ領域109の形成深さを変更してもよい。ただしゲッタリング領域108は、チャネルストップ領域109の内側の、チャネルストップ領域109と絶縁体分離部118との間に配される。ゲッタリング領域108及びチャネルストップ領域109の形成された状態を図5(d)に示す。
絶縁膜115、ゲッタリング領域108及びチャネルストップ領域109を形成する工程において、溝114の側面及び底面に絶縁膜115を形成する前に、ゲッタリング領域108及びチャネルストップ領域109を形成してもよい。この場合、絶縁膜115を形成する際の熱処理を、不純物をゲッタリングするための熱処理として活用することが可能である。
ここで、ゲッタリング領域108の形成方法として、図6(a)に示すように溝114の内壁の絶縁膜115越しに、例えば25度程度のチルト角度でイオン注入を行い、一度に溝114の底部及び側壁にゲッタリング領域108を形成してもよい。またこのとき、ゲッタリング領域108を形成しない増幅トランジスタ105の周囲の素子分離領域106は、図6(a)に示すようにレジスト117で保護し、注入が行われないようにしてもよい。この場合、増幅トランジスタ105の周囲の素子分離領域106には、ゲッタリング領域108が配されない。これによって、ゲッタリング領域108に捕獲された不純物による増幅トランジスタ105のチャネル電子へのクーロン散乱の影響を軽減でき、移動度の低下を抑制できる。
またゲッタリング領域108の注入を、図6(b)に示すように、溝114の内壁の絶縁膜115越しに、例えば0度の小さいチルト角度によってイオン注入を行い、溝114の底部のみにゲッタリング領域108を形成する。その後、図6(c)、(d)に示すように、40度程度の大きなチルト角度を用いてイオン注入を行い、溝114の側壁にゲッタリング領域108を形成する。このように、ゲッタリング領域108は、必ずしも1回の注入で形成する必要はなく、チルト角度を変更し、複数回の注入を用いて形成してもよい。
またゲッタリング領域108に注入されることによって、ゲッタリング領域108が含有する元素は、炭素に限られるものではない。欠陥を生成するための不純物として、例えば炭素、シリコン、ゲルマニウムなどの第14族元素のうち少なくとも1種類を適宜、選択し注入し、ゲッタリング領域108に含有させてもよい。また例えば、酸素や窒素を注入し、半導体基板120の材料と化学結合させてもよい。ゲッタリング領域108が酸素や窒素を含有し、このとき酸素や窒素を、例えば半導体基板120の材料に対する化学量論比よりも少なく注入することによって欠陥を生成させ、ゲッタリング領域108として用いてもよい。
ゲッタリング領域108及びチャネルストップ領域109を形成した後、溝114を絶縁体で充填する充填工程を行う。図5(e)に示すように、半導体基板120上に絶縁体116を形成する。絶縁体116は、例えば高密度プラズマCVD法を用いて形成されたシリコン酸化膜でありうる。次いで、パッド酸化膜110の上面よりも上側の部分を、例えばCMP法を用いて除去する。これによって図5(f)に示す、絶縁体107及び絶縁膜115を備える絶縁体分離部118と、ゲッタリング領域108と、チャネルストップ領域109と、を含む素子分離領域106が形成される。
以上のように、溝114の形成時にゲッタリング領域108及びチャネルストップ領域109を形成することによって、溝114に対して自己整合的にゲッタリング領域108及びチャネルストップ領域109を電荷蓄積領域102の近くに設けることが可能となる。ゲッタリング領域108が、光電変換素子を構成する電荷蓄積領域102の近くに配されることによって、低温の熱処理でも電荷蓄積領域102の近傍に存在する不純物のゲッタリング効果を向上することが可能となる。またゲッタリング領域108がチャネルストップ領域109に覆われることによって、ゲッタリングした不純物の準位に起因するノイズを低減することが可能となる。
素子分離領域106の形成方法は、上述した方法に限られるものではない。第1の素子領域151と対向する素子分離領域106のSTIの側面に沿って、チャネルストップ領域109と絶縁体分離部118との間にゲッタリング領域108が配される構成であればよい。例えば、図5(b)の工程において、パッド酸化膜110をエッチングする前に、図7(a)に示すように、ポリシリコン112及びシリコン窒化膜113をハードマスクとして、炭素イオンなどを注入し、ゲッタリング領域108を形成してもよい。ゲッタリング領域108を形成した後、図5(c)以降に示す工程のうちゲッタリング領域108の形成工程以外の工程を行ってもよい。また例えば、図7(b)に示されるように、図5(d)の工程でゲッタリング領域108を形成するための第1の注入工程を行わず、絶縁体116を平坦化し絶縁体107を形成した後にゲッタリング領域108を形成してもよい。この場合、ゲッタリング領域108を形成する部分以外は、例えばレジストマスクなどを用いて保護し、不純物の注入を行えばよい。このとき、ゲッタリング領域108は、図7(b)に示すように、絶縁体分離部118の絶縁体107及び絶縁膜115の内部に渡り形成されてもよい。