KR20200131806A - 촬상 소자, 전자 기기 - Google Patents

촬상 소자, 전자 기기 Download PDF

Info

Publication number
KR20200131806A
KR20200131806A KR1020207020549A KR20207020549A KR20200131806A KR 20200131806 A KR20200131806 A KR 20200131806A KR 1020207020549 A KR1020207020549 A KR 1020207020549A KR 20207020549 A KR20207020549 A KR 20207020549A KR 20200131806 A KR20200131806 A KR 20200131806A
Authority
KR
South Korea
Prior art keywords
type semiconductor
impurity
substrate
photoelectric conversion
semiconductor region
Prior art date
Application number
KR1020207020549A
Other languages
English (en)
Other versions
KR102664496B1 (ko
Inventor
하루유키 나카가와
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20200131806A publication Critical patent/KR20200131806A/ko
Application granted granted Critical
Publication of KR102664496B1 publication Critical patent/KR102664496B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N5/369—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 기술은, 노이즈의 발생을 억제할 수 있도록 하는 촬상 소자, 전자 기기에 관한다. 기판과, 기판에 설치된 제1의 광전 변환 영역과, 제1의 광전 변환 영역의 옆이고, 기판에 설치된 제2의 광전 변환 영역과, 제1의 광전 변환 영역과 제2의 광전 변환 영역과의 사이이고, 기판에 설치된 트렌치와, 트렌치의 측벽이고 기판에 설치된, 제1의 불순물을 포함하는 제1의 불순물 영역과, 제1의 광전 변환 영역 또는 제2의 광전 변환 영역과 제1의 불순물 영역과의 사이이고, 기판에 설치된, 제2의 불순물을 포함하는 제2의 불순물 영역을 구비한다. 본 기술은, 촬상 소자에 적용할 수 있다.

Description

촬상 소자, 전자 기기
본 기술은 촬상 소자, 전자 기기에 관한 것으로서, 예를 들면, 화소 분리부의 결함에 의해 발생하는 전하에 의한 노이즈를 억제할 수 있도록 한 촬상 소자, 전자 기기에 관한 것이다.
종래, 고체 촬상 장치에 설치되는 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서는, 포토다이오드 및 트랜지스터 등의 소자를 화소마다 구비한다. 또한, CMOS 이미지 센서로서, 각 화소의 사이에 인접하는 화소를 전기적으로 분리하는 DTI(Deep Trench Isolation)를 구비하는 구성에 관한 제안도 있다.
DTI를 형성할 때, 에칭 등의 처리에 의하여 DTI의 측벽 등에 결함이 생기고, 그 결함으로부터 전자가 발생할 가능성이 있었다. 이 전자를 트랩하는 구조로서, 특허 문헌 1에서는, STI 옆의 P형의 내측에 카본 II로 하여금 게터링층을 형성하게 하는 것이 제안되어 있다.
특허 문헌 1 : 특개2016-184624호 공보
DTI로부터 발생하는 불필요한 전하의 대책으로서, 화소 간의 전기적인 분리가 보다 완전한 상태가 되도록 하여, 한층 더 나은 노이즈의 억제가 요구되고 있다.
본 기술은, 이와 같은 상황을 감안하여 이루어진 것이고, 노이즈를 절감할 수 있도록 한 것이다.
본 기술의 한 측면의 제1의 촬상 소자는, 기판과, 상기 기판에 설치된 제1의 광전 변환 영역과, 상기 제1의 광전 변환 영역의 옆이고, 상기 기판에 설치된 제2의 광전 변환 영역과, 상기 제1의 광전 변환 영역과 상기 제2의 광전 변환 영역과의 사이이고, 상기 기판에 설치된 트렌치와, 상기 트렌치의 측벽이고 상기 기판에 설치된, 제1의 불순물을 포함하는 제1의 불순물 영역과, 상기 제1의 광전 변환 영역 또는 상기 제2의 광전 변환 영역과 상기 제1의 불순물 영역과의 사이이고, 상기 기판에 설치된, 제2의 불순물을 포함하는 제2의 불순물 영역을 구비한다.
본 기술의 한 측면의 제2의 촬상 소자는, 기판과, 상기 기판에 설치된 제1의 광전 변환 영역과, 상기 제1의 광전 변환 영역의 옆이고, 상기 기판에 설치된 제2의 광전 변환 영역과, 상기 제1의 광전 변환 영역과 상기 제2의 광전 변환 영역과의 사이이고, 상기 기판에 설치된 트렌치와, 상기 트렌치의 측벽이고 상기 기판에 설치된, 제1의 불순물에 의한 제1의 도전형 반도체 영역과, 상기 제1의 광전 변환 영역 또는 상기 제2의 광전 변환 영역과 상기 제1의 도전형 반도체 영역과의 사이이고, 상기 기판에 설치된, 제2의 불순물에 의한 제2의 도전형 반도체 영역을 구비한다.
본 기술의 한 측면의 전자 기기는, 촬상 소자가 탑재된 전자 기기에 있어, 상기 촬상 소자는, 기판과, 상기 기판에 설치된 제1의 광전 변환 영역과, 상기 제1의 광전 변환 영역의 옆이고, 상기 기판에 설치된 제2의 광전 변환 영역과, 상기 제1의 광전 변환 영역과 상기 제2의 광전 변환 영역과의 사이이고, 상기 기판에 설치된 트렌치와, 상기 트렌치의 측벽이고 상기 기판에 설치된, 제1의 불순물을 포함하는 제1의 불순물 영역과, 상기 제1의 광전 변환 영역 또는 상기 제2의 광전 변환 영역과 상기 제1의 불순물 영역과의 사이이고, 상기 기판에 설치된, 제2의 불순물을 포함한 제2의 불순물 영역을 구비한다.
본 기술의 한 측면의 제1의 촬상 소자에 있어서는, 기판과, 기판에 설치된 제1의 광전 변환 영역과, 제1의 광전 변환 영역의 옆이고, 기판에 설치된 제2의 광전 변환 영역과, 제1의 광전 변환 영역과 제2의 광전 변환 영역과의 사이이고, 기판에 설치된 트렌치와, 트렌치의 측벽이고 기판에 설치된, 제1의 불순물을 포함하는 제1의 불순물 영역과, 제1의 광전 변환 영역 또는 제2의 광전 변환 영역과 제1의 불순물 영역과의 사이이고, 기판에 설치된, 제2의 불순물을 포함하는 제2의 불순물 영역이 구비되어 있다.
본 기술의 한 측면의 제2의 촬상 소자에 있어서는, 기판과, 기판에 설치된 제1의 광전 변환 영역과, 제1의 광전 변환 영역의 옆이고, 기판에 설치된 제2의 광전 변환 영역과, 제1의 광전 변환 영역과 제2의 광전 변환 영역과의 사이이고, 기판에 설치된 트렌치와, 트렌치의 측벽이고 기판에 설치된, 제1의 불순물에 의한 제1의 도전형 반도체 영역과, 제1의 광전 변환 영역 또는 제2의 광전 변환 영역과 제1의 도전형 반도체 영역과의 사이이고, 기판에 설치된, 제2의 불순물에 의한 제2의 도전형 반도체 영역이 구비되어 있다.
본 기술의 한 측면의 전자기기에 있어서는, 상기 제1의 촬상 소자를 포함하는 구성으로 되어 있다.
본 기술의 한 측면에 의하면, 노이즈를 절감할 수 있다.
또한, 여기에 기재된 효과는 반드시 한정된 것이 아니고, 본 개시 중에 기재된 어느 하나의 효과라도 좋다.
도 1은 촬상 장치의 구성례를 나타내는 도면.
도 2는 촬상 소자의 구성례를 나타내는 도면.
도 3은 종래의 화소의 구성례를 나타내는 수직 방향 단면도.
도 4는 종래의 화소의 표면측의 평면도.
도 5는 노이즈의 발생에 관하여 설명하기 위한 도면.
도 6은 노이즈의 억제에 관하여 설명하기 위한 도면.
도 7은 본 기술이 적용된 화소의 표면 측의 평면도.
도 8은 본 기술이 적용된 화소의 구성례를 나타내는 수직 방향 단면도.
도 9는 다른 화소의 구성례를 나타내는 수직 방향 단면도.
도 10은 다른 화소의 구성례를 나타내는 수직 방향 단면도.
도 11은 다른 화소의 구성례를 나타내는 수직 방향 단면도.
도 12는 다른 화소의 구성례를 나타내는 수직 방향 단면도.
도 13은 다른 화소의 구성례를 나타내는 수직 방향 단면도.
도 14는 다른 화소의 구성례를 나타내는 수직 방향 단면도.
도 15는 다른 화소의 구성례를 나타내는 수직 방향 단면도.
도 16은 다른 화소의 구성례를 나타내는 수직 방향 단면도.
도 17은 내시경 수술 시스템의 대략적인 구성의 한 예를 나타내는 도면.
도 18은 카메라 헤드 및 CCU의 기능 구성의 한 예를 나타내는 블록도.
도 19는 차량 제어 시스템의 대략적인 구성의 한 예를 나타내는 블록도.
도 20은 차외 정보 검출부 및 촬상부의 설치 위치의 한 예를 나타내는 설명도.
이하에, 본 기술을 실시하기 위한 형태(이하, 실시의 형태라고 한다)에 관하여 설명한다.
본 기술은, 촬상 장치에 적용할 수 있기 때문에, 여기서는, 촬상 장치에 본 기술을 적용했을 경우를 예로 들고 설명을 행한다. 또한 여기서는, 촬상 장치를 예로 들고 설명을 계속하지만, 본 기술은, 촬상 장치에의 적용에 한정되는 것이 아니라, 디지털 스틸 카메라나 비디오 카메라 등의 촬상 장치, 휴대 전화기 등의 촬상 기능을 갖는 휴대 단말 장치, 화상 판독부에 촬상 장치를 이용하는 복사기 등, 화상 취입부(광전 변환부)에 촬상 장치를 이용하는 전자기기 전반에 대하여 적용 가능하다. 또한, 전자기기에 탑재되는 모듈 형상의 형태, 즉 카메라 모듈을 촬상 장치로 할 경우도 있다.
도 1은, 본 개시된 전자기기의 한 예인 촬상 장치의 구성례를 나타내는 블록도다. 도 1에 나타내는 바와 같이, 촬상 장치(10)는, 렌즈군(11) 등을 포함하는 광학계, 촬상 소자(12), 카메라신호처리부인 DSP회로(13), 프레임메모리(14), 표시부(15), 기록부(16), 조작계(17), 및, 전원계(18) 등을 갖고 있다.
그리고, DSP회로(13), 프레임메모리(14), 표시부(15), 기록부(16), 조작계(17), 및, 전원계(18)가 버스 라인(19)를 통하여 서로 접속된 구성으로 되어 있다. CPU(20)는, 촬상 장치(10) 내의 각 부분을 제어한다.
렌즈군(11)은, 피사체로부터의 입사광(상광(image light))을 취입하고 촬상 소자(12)의 촬상 면상에 결상한다. 촬상 소자(12)는, 렌즈군(11)에 의해 촬상면상에 결상된 입사광의 광량을 화소 단위로 전기신호로 변환하고 화소신호로서 출력한다. 이 촬상 소자(12)로서, 이하에 설명할 화소를 포함하는 촬상 소자(이미지 센서)를 이용할 수 있다.
표시부(15)는, 액정표시부나 유기 EL(electro luminescence) 표시부 등의 패널형 표시부로 이루어지고, 촬상 소자(12)로 촬상된 동화 또는 정지 화상을 표시한다. 기록부(16)는, 촬상 소자(12)로 촬상된 동화 또는 정지 화상을, HDD(Hard Disk Drive)나 메모리카드 등의 기록 매체에 기록한다.
조작계(17)는, 유저에 의한 조작하에, 본 촬상 장치가 갖는 다양한 기능에 관하여 조작 지령을 발한다. 전원계(18)는, DSP회로(13), 프레임메모리(14), 표시부(15), 기록부(16), 및, 조작계(17)의 동작 전원이 되는 각종 전원을, 이들 공급 대상에 대하여 적절히 공급한다.
<촬상 소자의 구성>
도 2는, 촬상 소자(12)의 구성례를 나타내는 블록도이다. 촬상 소자(12)는, CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서로 할 수 있다.
촬상 소자(12)는, 화소 어레이부(41), 수직구동부(42), 칼럼 처리부(43), 수평 구동부(44), 및 시스템 제어부(45)를 포함하여 구성된다. 화소 어레이부(41), 수직 구동부(42), 칼럼 처리부(43), 수평 구동부(44), 및 시스템 제어부(45)는, 도시하지 않는 반도체 기판(칩) 위에 형성되어 있다.
화소 어레이부(41)에는, 입사광량에 따른 전하량의 광전하를 발생하고 내부에 축적하는 광전 변환 소자를 갖는 단위 화소(예를 들면, 도 3의 화소(110)가 행렬 형상으로 2 차원 배치되어 있다. 또한, 이하에서는, 입사광량에 따른 전하량의 광전하를, 단지 「전하」라고 기술하고, 단위 화소를, 단지 「화소」라고 기술할 경우도 있다.
화소 어레이부(41)에는 또한, 행렬 형상의 화소 배열에 대하여 행마다 화소 구동선(46)이 도면의 좌우 방향(화소행의 화소의 배열 방향)에 따라 형성되고, 열마다 수직 신호선(47)이 도면의 상하 방향(화소열의 화소의 배열 방향)에 따라 형성되어 있다. 화소 구동선(46)의 일단은, 수직 구동부(42)의 각 행에 대응한 출력단에 접속되어 있다.
촬상 소자(12)는 또한, 신호 처리부(48) 및 데이터 격납부(49)를 구비하고 있다. 신호 처리부(48) 및 데이터 격납부(49)에 관해서는, 촬상 소자(12)와는 다른 기판에 설치된 외부신호처리부, 예를 들면 DSP(Digital Signal Processor)나 소프트웨어에 의한 처리라도 좋고, 촬상 소자(12)와 동일한 기판상에 탑재해도 좋다.
수직 구동부(42)는, 시프트레지스터나 어드레스디코더 등에 의해 구성되고, 화소 어레이부(41)의 각 화소를, 전 화소 동시 또는 행 단위 등으로 구동하는 화소 구동부이다. 이 수직구동부(42)는, 그 구체적인 구성에 관해서는 도시를 생략하지만, 판독주사계와, 소출 주사계 또는, 일괄 소출, 일괄 전송을 갖는 구성으로 되어 있다.
판독주사계는, 단위 화소로부터 신호를 판독하기 위해, 화소 어레이부(41)의 단위 화소를 행 단위로 순차적으로 선택 주사한다. 행 구동(롤링 셔터 동작)의 경우, 소출에 대해서는, 판독주사계에 의해 판독 주사가 행해지는 판독 행에 대하여, 그 판독 주사보다도 셔터 스피드의 시간분만큼 선행하고 소출 주사가 행해진다. 또한, 글로벌 노광(글로벌 셔터 동작)의 경우는, 일괄 전송보다도 셔터 스피드의 시간분 선행하여 일괄 소출이 행해진다.
이 소출로 의해, 판독 행의 단위 화소의 광전 변환 소자로부터 불필요한 전하가 소출된다(리셋된다). 그리고, 불필요한 전하의 소출(리셋)에 의해, 이른바 전자 셔터 동작이 행해진다. 여기서, 전자 셔터 동작이란, 광전 변환 소자의 광전하를 버리고, 새롭게 노광을 시작하는(광전하의 축적을 시작하는) 동작을 말한다.
판독 주사계에 의한 판독 동작에 의해 판독되는 신호는, 그 직전의 판독 동작 또는 전자 셔터 동작 이후에 입사한 광량에 대응한 것이다. 행 구동의 경우는, 직전의 판독 동작에 의한 판독 타이밍 또는 전자 셔터 동작에 의한 소출 타이밍으로부터, 이번 판독 동작에 의한 판독 타이밍까지의 기간이, 단위 화소에 있어서의 광전하의 축적 기간(노광 기간)으로 된다. 글로벌 노광의 경우는, 일괄 소출으로부터 일괄 전송까지의 기간이 축적 기간(노광 기간)으로 된다.
수직 구동부(42)에 의해 선택 주사된 화소행의 각 단위 화소에서 출력되는 화소 신호는, 수직 신호선(47)의 각각을 통하여 칼럼 처리부(43)에 공급된다. 칼럼 처리부(43)는, 화소 어레이부(41)의 화소열마다, 선택행의 각 단위 화소로부터 수직 신호선(47)을 통하여 출력되는 화소 신호에 대하여 소정의 신호 처리를 행함과 동시에, 신호 처리 후의 화소 신호를 일시적으로 보유한다.
구체적으로는, 칼럼 처리부(43)는, 신호 처리로서 적어도, 노이즈 제거 처리, 예를 들면 CDS(Correlated Double Sampling; 상관 이중 샘플링)처리를 행한다. 이 칼럼 처리부(43)에 의한 상관 이중 샘플링에 의해, 리셋 노이즈나 증폭 트랜지스터의 임계치의 변화(ばらつき) 등의 화소 고유의 고정 패턴 노이즈가 제거되다. 또한, 칼럼 처리부(43)에 노이즈 제거 처리 이외에, 예를 들면, AD(아날로그-디지털)변환 기능을 주고, 신호 레벨을 디지털 신호로 출력하는 것도 가능하다.
수평 구동부(44)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 칼럼 처리부(43)의 화소열에 대응하는 단위 회로를 순차적으로 선택한다. 이 수평 구동부(44)에 의한 선택 주사에 의해, 칼럼 처리부(43)에서 신호 처리된 화소 신호가 순차적으로 신호처리부(48)에 출력된다.
시스템 제어부(45)는, 각종의 타이밍 신호를 생성하는 타이밍 제너레이터 등에 의해 구성되고, 타이밍 제너레이터에서 생성된 각종의 타이밍 신호를 기초로 수직 구동부(42), 칼럼 처리부(43), 및 수평 구동부(44) 등의 구동 제어를 행한다.
신호 처리부(48)는, 적어도 가산 처리 기능을 갖고, 칼럼 처리부(43)로부터 출력되는 화소 신호에 대하여 가산 처리 등의 여러 가지 신호 처리를 행한다. 데이터 격납부(49)는, 신호 처리부(48)에서의 신호 처리에 있어서, 그 처리에 필요한 데이터를 일시적으로 격납한다.
<단위 화소의 구조>
다음으로, 화소 어레이부(41)에 행렬 형상으로 배치되어 있는 단위 화소(110)의 구체적인 구조에 관하여 설명한다.
도 3은, 종래의 화소의 구성례를 도시하는 단면도이다. 본 기술을 적용한 화소와의 비교를 위해, 도 3 내지 도 5를 참조하고, 종래의 화소에 관하여 설명을 가한다. 도 3에서는, 횡방향으로 배치된 4화소의 단면도를 나타내고 있다.
고체 촬상 장치에서는, 화소(110)를 구성하는 PD(포토다이오드)(115)가, 반도체 기판(114)의 이면(도면에서는 윗면)측에서 입사하는 입사광을 수광한다. PD(115)의 상방에는, 평탄화막(113), CF(컬러 필터)(112), 및, 마이크로 렌즈(111)가 마련되어 있고, PD(115)에서는, 각 부분을 순차적으로 통해서 입사한 입사광을, 수광면에서 수광하여 광전 변환이 행해진다.
예를 들면, PD(115)는, n형 반도체 영역이, 전하(전자)를 축적하는 전하 축적 영역으로서 형성되어 있다. PD(115)에 있어서는, n형 반도체 영역은, 반도체 기판(114)의 p형 반도체 영역의 내부에 마련되어 있다. 도 3에 나타내는 바와 같이, n형 반도체 영역이 p형 반도체 영역에 둘러싸인 상태에서, PD(115)는 형성되어 있다.
반도체 기판(114)의 내부에는, 복수의 화소(110)의 사이를 전기적으로 분리하는 화소 분리부(116)가 마련되어 있고, 이 화소 분리부(116)로 구획된 영역에, PD(115)가 마련되어 있다. 도면 중, 윗면 측에서, 고체 촬상 장치를 본 경우, 도 4에 나타내는 바와 같이, 화소 분리부(116)는, 예를 들면, 복수의 화소(110)의 사이에 개재하도록 격자 형상으로 형성되어 있고, PD(115)는, 이 화소 분리부(116)로 구획된 영역 내에 형성되어 있다. 또한, PD(115)와 화소 분리부(116)의 사이는, p형 반도체 영역의 반도체 기판(114)으로 되어 있다.
각 PD(115)에서는, 애노드가 접지되어 있고, 고체 촬상 장치에 있어서, PD(115)가 축적한 신호 전하(예를 들면, 전자)는, 도시하지 않는 Tr(MOS FET) 등을 통하여 판독되고, 전기 신호로서, 도시하지 않는VSL(수직 신호선)에 출력된다.
배선층(117)은, 반도체 기판(114) 중, CF(112), 마이크로 렌즈(111) 등의 각 부분이 설치된 이면(윗면)과는 반대 측의 표면(하면)에 마련되어 있다.
배선층(117)은, 배선(118)과 절연층(119)을 포함하고, 절연층(119) 내에 있어서, 배선(118)이 각 소자에 전기적으로 접속하도록 형성되어 있다. 배선층(117)은, 이른바 다층 배선의 층이 되어 있고, 절연층(119)을 구성하는 층간 절연막과 배선(118)이 교대로 여러 차례 적층되고 형성되어 있다. 여기에서는, 배선(118)으로서는, 전송 Tr 등의 PD(115)로부터 전하를 판독하기 위한 Tr에의 배선이나, VSL 등의 각 배선이, 절연층(119)을 통하여 적층되어 있다.
배선층(117)의, PD(115)가 마련되어 있는 측에 대해 반대측의 면에는, 지지 기판(도 3에서는 미도시)이 마련되어 있다. 예를 들면, 두께가 수 백μm인 실리콘 반도체로 이루어지는 기판이, 지지 기판으로서 마련되어 있다.
도 3에서는 도시하고 있지 않으나, 차광막을 설치한 구성으로 할 수도 있으며, 차광막을 설치했을 경우, 반도체 기판(114)의 이면(도면에서는 윗면) 측에 설치된다. 차광막은, 반도체 기판(114)의 상방에서 반도체 기판(114)의 아래쪽으로 향한 입사광의 일부를, 차광하도록 구성되어 있다.
차광막은, 빛을 차광하는 차광 재료로 형성되어 있다. 예를 들면, 티탄(Ti)막과 텅스텐(W)막을, 순차적으로, 적층함으로써, 차광막이 형성되어 있다. 이 외에, 차광막은, 예를 들면, 질화 티탄(TiN)막과 텅스텐(W)막을, 순차적으로, 적층함으로써 형성할 수 있다. 또한, 차광막은, 나이트라이드(N) 등으로 피복되어 있어도 좋다.
화소 분리부(116)는, 기판의 표면(도면 중 하측)으로부터 파고 들어갔을 때의 FDTI와, 기판의 하면(도면 중 상측)으로부터 파고 들어갔을 때의 RDTI가 있다. FDTI는, Front side Deep Trench Isolation의 약칭으로 한다. 또한, RDTI는, Reverse side Deep Trench Isolation의 약칭으로 한다. 도 3에 나타낸 화소 분리부(116)는, 기판의 하면(도면 중 상측)으로부터 파고 들어간 RDTI인 경우를 나타내고 있다.
또한, 화소 분리부(116)로서는, 반도체 기판(114)을 관통하고 형성된 풀 트렌치라고 칭해지는 구조도 있다. 도 3에서는, 화소 분리부(116)가, RDTI인 경우를 예로 들어 설명하고, 이하, RDTI(116)라고 기술한다.
RDTI(116)를 화소 간에 형성해 둠으로써, 도 3의 좌측에 나타낸 바와 같이 경사 방향에서의 입사광이 RDTI(116)에 의해, 인접하는 화소에 입사된 것을 막는 수가 있고, 혼색을 막을 수 있다.
RDTI(116)는, 화소(110)가 형성되는 공정에 있어서, 에칭등에 의해 형성된다. 예를 들면, RDTI(116)를 형성하기 위해, Si 기판(반도체 기판(114))을 Lithography 법으로 패터닝 하여, 드라이 에칭(Dry Etching)법으로 가공함으로써, Si 기판을 파고 들어간다. 이때, RDTI(116)의 측벽(반도체 기판(114)의 측벽)에, 결함이 생기고, 이 결함으로부터 노이즈가 발생했을 가능성이 있다. 이에 관하여, 도 5를 참조하고 설명한다.
도 5의 A는, RDTI(116)의 부분을 확대한 도면이고, 도 5의 A의 하측에 나타낸 도 5의 B는, 선분 A-A’의 단면에 있어서의 포텐셜을 나타내는 도면이다. 도 5의 A를 참조하면, RDTI(116)의 측벽에는, 도면 중 ×표시로 나타낸 바와 같이, 에칭 때 등에 결함(171)이 생긴다.
이 결함(171)으로부터 전자(172)가 발생할 가능성이 있다. 또한, 발생한 전자(172)가 PD(115)에 들어갈 가능성이 있다. 전자(172)가 PD(115)에 들어가면, 노이즈의 원인이 되기 때문에, 그러한 노이즈의 발생을 막기 위해, RDTI(116)의 주위에는, p형의 반도체 영역(반도체 기판(114))이 형성되어 있다. 이하, 반도체 기판(114)의 p형의 반도체 영역을, 단지 p형 반도체 영역(114)이라고 기술한다.
RDTI(116)를, p형 반도체 영역(114)으로 둘러쌈으로써, p형 반도체 영역(114)의 홀과, 발생한 전자의 재결합이 촉진되고, 노이즈가 절감되는 것 같은 구성으로 되어 있다. 그러나, 도 5의 B에 나타낸 단면의 포텐셜을 참조하면, RDTI(116)와 PD(115)와의 사이에 구배가 있기 때문에, 결함(171)으로 발생한 전자(172)는, PD(115) 측에 전송되어 버릴 가능성이 있다.
이와 같이 RDTI(116)의 주위를, p형 반도체 영역(114)으로 감싸는 것으로는, 노이즈의 절감에 대한 대책으로서는 불충분하다. 그래서, 이하에 설명하는 노이즈를 절감하는 구성으로 한다.
<노이즈 절감에 관한 구성>
도 6은, 본 기술을 적용한 노이즈 절감의 구성을 나타내는 도면이다. 도 6은, 도 5와 마찬가지로, RDTI(116)의 부분을 확대한 도면과 포텐셜의 도면이다. 도 6의 A는, RDTI(116)의 부분을 확대한 도면이고, 도 6의 A의 하측에 나타낸 도 6의 B는, 선분 A-A’의 단면에 있어서의 포텐셜을 나타내는 도면이다. 이하의 설명에 있어, 도 3 내지 도 5에 나타낸 화소(110)와 동일한 부분에는 동일한 부호를 붙이고, 적절히 그 설명은 생략한다.
도 6의 A를 참조하면, RDTI(116)와 p형 반도체 영역(114)과의 사이에는, n형 반도체 영역(201)이 형성되어 있다. n형 반도체 영역(201)은, 반도체 기판(114)이 실리콘(Si)일 경우, 실리콘에 대하여, n형으로서 기능할 불순물, 예를 들면, 비소(As)나 인(P)이 불순물로서 포함되고, n형의 반도체로서 기능하는 영역이다. n형 반도체 영역(201)이 RDTI(116)의 측벽 측에 형성됨으로써, 도 6의 B에 나타내는 것 같은 포텐셜이 된다. 즉, RDTI(116)의 측벽 부근에서, 포텐셜 패임부(potential depression)가 형성된다.
포텐셜 패임부가 형성됨으로써, RDTI(116)에서 발생한 전자(172)는, 이 포텐셜 패임부에서 포착되고, p형 반도체 영역(114) 측으로 흘러나오는 것을 막을 수 있다. 따라서, RDTI(116)로부터 발생한 전자(172)가, PD(115) 측으로 흐르는 것을 막을 수 있어, 노이즈의 발생을 억제할 수 있다.
이와 같은 구성을 갖는 화소(110)의 윗면 측에서 봤을 때의 평면도를 도 7에 나타내고, 수직 단면도를 도 8에 나타낸다. 도 7에 나타낸 평면도를 참조하면, 화소 분리부(116)가, 복수의 화소(110)의 사이에 개재하도록 격자 형상으로 형성되어 있고, PD(115)는, 이 화소 분리부(116)로 구획된 영역 내에 형성되어 있다.
또한, PD(115)와 화소 분리부(116)의 사이는, p형 반도체 영역(114)과 n형 반도체 영역(201)이 형성되어 있다. n형 반도체 영역(201)은, PD(115)를 둘러싸도록 형성되고, p형 반도체 영역(114)은, n형 반도체 영역(201)을 둘러싸도록 형성되어 있다.
이와 같이, RDTI(116)의 측벽에 n형의 불순물 영역인 n형 반도체 영역(201)이 형성되고, 그 n형 반도체 영역(201)을 둘러싸도록, p형의 불순물 영역인 p형 반도체 영역(114)이 형성되어 있다. p형 반도체 영역(114)은, 반도체 기판(114)이 실리콘(Si)일 경우, 실리콘에 대하여, p형으로서 기능하는 불순물, 예를 들면, 붕소(B)가 불순물로서 포함되고, p형의 반도체로서 기능하는 영역이다.
이와 같이 n형 반도체 영역(201)과 p형 반도체 영역(114)이 인접해서 형성되면, n형 반도체 영역(201)과 p형 반도체 영역(114)과의 사이에, 공핍층이 존재하지만, 그러한 공핍층이 존재해도, 이하에 설명하는 노이즈를 절감할 수 있는 효과를 얻을 수 있다.
n형 반도체 영역(201)의 두께는, n형 반도체 영역(201)의 외측에 형성되어 있는 p형 반도체 영역(114)의 p형 불순물의 농도에 의해 설정된다. 예를 들면, p형 반도체 영역(114)의 p형 불순물의 농도가 진할 수록, n형 반도체 영역(201)의 두께는 두껍게 형성된다.
도 8을 참조하면, RDTI(116)의 4변 중, p형 반도체 영역(114)이 배치되어 있는 3변의 사이에, n형 반도체 영역(201)이 형성되어 있다. 즉, 도 8에 나타낸 바와 같이, RDTI(116)의 측면과 바닥면에, 각각 n형 반도체 영역(201)이 형성되어 있다.
이와 같이, RDTI(116)와 PD(115)와의 사이에 p형 반도체 영역(114)과 n형 반도체 영역(201)을 배치함으로써, RDTI(116)의 측벽 부근에, 포텐셜 패임부를 형성할 수 있고, 그 포텐셜 패임부(n형 반도체 영역(201))에서 불필요한 전자를 포착할 수 있게 되어, 노이즈를 절감할 수 있다.
RDTI(116) 내에는, 평탄화막(113)을 형성할 때에, 평탄화막(113)을 형성하는 재료가 충전되어 있다. 또는, RDTI(116) 내에, 금속 등의 차광성이 높은 재료가 충전되어 있어도 좋다.
도 8에서는, RDTI(116)의 측면과 바닥면에, 각각 n형 반도체 영역(201)이 형성되어 있는 예를 나타냈지만, 측면에만 n형 반도체 영역(201)이 형성되어 있는 구성이나, 바닥면에만 n형 반도체 영역(201)이 형성되어 있는 구성으로 할 수도 있다. 예를 들면, 에칭의 데미지의 축적이, 측면에 현저하게 나타날 것 같을 경우, 측면에만 n형 반도체 영역(201)을 형성한 구성으로 해도 좋다. 또한, 예를 들면, 에칭의 데미지의 축적이, 바닥면에 현저하게 나타날 것 같을 경우, 바닥면에만 n형 반도체 영역(201)을 형성한 구성으로 해도 좋다.
또한, 여기에서는, PD(115)가 n형 반도체 영역에서 형성되어 있는 경우를 예로 들어 설명하고 있지만, PD(115)가 p형 반도체 영역에서 형성되어 있는 구성으로 할 수도 있다. PD(115)가 p형 반도체 영역에서 형성되어 있을 경우, PD(115)의 주위는, n형 반도체 영역이 형성되고, 그 n형 반도체 영역과 RDTI(116)의 사이에는 p형 반도체 영역이 형성된다.
바꿔 말하면, 상기 및 이하의 설명에 있어서는, 전자가 캐리어의 주체일 경우를 예로 들고 설명을 계속하고, 예를 들면, 도 8에 나타낸 바와 같이, PD(115), p형 반도체 영역(114), n형 반도체 영역(201), 및 RDTI(116)의 순서로 형성되어 있을 경우를 예로 들고 설명을 계속하지만, 정공이 캐리어의 주체일 경우에도 본 기술을 적용할 수는 있고, 정공이 캐리어의 주체일 경우, PD(115), n형 반도체 영역, p형 반도체 영역, 및 RDTI(116)의 순서로 형성된다. 즉, RDTI(116)의 주위에 p형 반도체 영역이 형성되고, 또한 p형 반도체 영역의 주위에 n형 반도체 영역이 형성되어 있다.
RDTI(116)의 측벽(와 저변)에는, 제1의 불순물의 농도가 진한 제1의 도전형의 반도체 영역으로서의 제1의 반도체 영역이 형성되고, 그 제1의 반도체 영역의 주위에, 제2의 불순물의 농도가 진한 제2의 도전형의 반도체 영역으로서의 제2의 반도체 영역이 형성되어 있다.
제1의 불순물을 n형의 불순물로 했을 경우, 제2의 불순물은 p형의 불순물이 되고, 제2의 불순물을 p형의 불순물로 했을 경우, 제2의 불순물은 n형의 불순물이 된다.
이하의 설명에 있어서도, PD(115)가 n형 반도체 영역에서 형성되어 있는 경우를 예로 들고 설명을 계속하지만, 이하의 실시의 형태에 있어서도, PD(115)가 p형 반도체 영역에서 형성되어 있을 경우에도 본 기술은 적용할 수 있다.
RDTI(116)의 주위에 n형 반도체 영역(201)을 형성하고, RDTI(116)의 결함으로 발생한 전자를 포착하는 구성으로 했을 경우, n형 반도체 영역(201)에, 전자가 축적되어 버릴 가능성이 있다. 그래서, 도 9에 나타내는 바와 같이, n형 반도체 영역(201)에 축적된 전자를 배출하는 기구를 갖는 구성으로 해도 좋다.
도 9에 나타낸 화소(110)는, 도 8에 나타낸 화소(110)에 대하여, 배출로(231)와 VDD 배선(232)을 추가한 구성으로 되어 있다. VDD 배선(232)은, 정전압원(Vdd)에 접속되는 배선이고, 화소 트랜지스터 등에 소정의 전압을 부가하기 위해 화소(110)에 마련되어 있다.
또한, 도 8 등에는, VDD 배선(232)을 도시하고 있지 않지만, 배선층(117)에는, VDD 배선(232)은 형성되어 있다.
이와 같은 배선층(117)에 포함되는 VDD 배선(232)과, n형 반도체 영역(201)을 접속하는 배출로(231)를 설치한다. 이와 같이 배출로(231)를 설치하고, 배출로(231)의 일단을, n형 반도체 영역(201)과 접속하고, 타단을 VDD 배선(232)과 접속함으로써, n형 반도체 영역(201)에 축적된 전자는, 배출로(231)를 통하여 VDD 배선(232)에 배출되는 구성으로 할 수 있다.
배출로(231)는, n형 반도체 영역(201)으로부터 VDD 배선(232)에의 패스가 되는 포텐셜을 마련함으로써 형성할 수 있다. 또한, 배출로(231)를 금속 등의 도체로 형성해도 좋다.
이와 같이 배출로(231)를 설치했을 경우, 불필요한 전하가, VDD 배선(232)으로 이동하기 쉬운 포텐셜 구배가 형성되도록, n형 반도체 영역(201)에 농도 구배를 마련해도 좋다. 예를 들면, n형 반도체 영역(201) 중, 배출로(231)에 가까운 측(도면 중 하측이고, 표면측)의 n형의 불순물 농도가, 배출로(231)에 먼 측(도면 중 상측이고, 이면측)의 n형의 불순물 농도보다도 진하게 형성된다.
n형 반도체 영역(201)에 농도 구배를 형성하도록 했을 경우, p형 반도체 영역(114)에도 농도 구배를 형성하도록 해도 좋다. p형 반도체 영역(114)에도 농도 구배를 형성하도록 했을 경우, n형 반도체 영역(201)의 농도 구배와 동일한 방향으로, 같은 구배가 형성된다.
예를 들면, n형 반도체 영역(201)이, 이면에서 표면에 가까울수록, n형의 불순물 농도가 진하게 형성되어 있을 경우, n형 반도체 영역(201) 부근의 p형 반도체 영역(114)도, 이면에서 표면에 가까울수록, p형의 불순물 농도가 진하게 형성된다. 또한, 농도의 경사는, 농도가 서서히 변화하고 있을 경우를 포함하는 것은 물론이지만, 농도가, 예를 들면, n형 반도체 영역(201) 측에서 얇고, VDD 배선(232) 측에서 진한 등, 가파른 변화일 경우도 포함한다. 농도 변화가 가파른 경우라 하더라도, 불필요한 전하를 배출할 수 있는 구조라면 좋다.
n형 반도체 영역(201)에 축적된 전하를 배출하는 구조로서, RDTI(116)와 OPB(Optical Black)영역을 전기적으로 접속하고, 그것들에 전압을 가함으로써 배출될 것 같은 구조로 할 수도 있다. OPB 영역은, 촬상 소자의 유효 화소 영역 외에 설치되고, 그 OPB 영역의 화소치가 검은 색 레벨의 기준치가 되고, 그 화소치를 이용해서 유효 화소 영역 내의 각 화소치의 보정이 행해지도록 하기 위해 마련되어 있다.
도 8이나 도 9에 나타낸 화소(110) 중, p형 반도체 영역(114)은, 이하의 제1내지 제5의 형성 방법 어느 하나로 형성할 수 있다.
p형 반도체 영역의 제1의 형성 방법
FEOL(Front End Of Line)공정에서, 미리 RDTI(116) 주위에 p형 주입(implantation)이 행해짐으로써 RDTI(116) 주위의 p형 반도체 영역(114)이 형성된다. FEOL 공정에 의해, 화소(110)의 표면 측에 트랜지스터(예를 들면, 전송 트랜지스터 등)의 소자가 형성되고, PD(115) 등이 반도체 기판(114) 내에 형성된다. 또한, 이 FEOL 공정에서, RDTI(116)가, 리소그래피와 드라이 에칭으로 형성되고, 트렌치 형성 후, p형 주입이 행해짐으로써, p형 반도체 영역(114)이 형성된다.
p형 반도체 영역의 제2의 형성 방법
RDTI(116)가 형성된 후, RDTI(116)의 측면(와 바닥면)에 부의 고정 전하를 발생시키는 SCF 막이 형성됨으로써, RDTI(116) 주위의 p형 반도체 영역(114)이 형성된다.
p형 반도체 영역의 제3의 형성 방법
RDTI(116)가 형성된 후, RDTI(116)의 측면(와 바닥면)에 p형의 불순물인 B(붕소)를 포함하는 SiO2 막이 성막되고, 열처리가 행해진다. 열처리가 행해짐으로써, SiO2 막으로부터 Si 기판측에 B(붕소)가 고상 확산되고, p형 반도체 영역(114)이 형성된다.
p형 반도체 영역의 제4의 형성 방법
RDTI(116)가 형성된 후, RDTI(116)의 측면(와 바닥면)에 대하여, 플라즈마 도핑으로 ET 면에서 불순물 도입이 행해짐으로써, RDTI(116) 주위의 p형 반도체 영역(114)이 형성된다.
p형 반도체 영역의 제5의 형성 방법
RDTI(116)가 형성된 후, RDTI(116)의 측면(와 바닥면)에 대하여, 경사 방향의 이온 주입이 행해짐으로써, RDTI(116) 주위의 p형 반도체 영역(114)이 형성된다.
도 8이나 도 9에 나타낸 화소(110) 중, n형 반도체 영역(201)은, 이하의 제1 내지 제3의 형성 방법 중 어느 하나로 형성할 수 있다.
n형 반도체 영역의 제1의 형성 방법
RDTI(116)가 형성된 후, RDTI(116)의 측면(과 바닥면)에 정의 고정 전하를 발생시키는 SCF 막이 형성됨으로써, RDTI(116) 주위의 n형 반도체 영역(201)이 형성된다.
SCF 막에, 산화 이트리움(Y2O3)이나 산화 랜턴(La2O3) 등을 SiO2와 조합시킴으로써, 정의 고정 전하를 발생시키는 막을 성막할 수 있다. 또는, RDTI(116)에, n형의 불순물을 도핑한 폴리실리콘과 p형의 실리콘과의 작업 함수차로, 플러스의 전위를 발생시키는 막을 성막함으로써, n형 반도체 영역(201)이 형성된다.
n형 반도체 영역의 제2의 형성 방법
RDTI(116)가 형성된 후, RDTI(116)의 측면(과 바닥면)에 n형의 불순물인, 예를 들면 As(비소)계를 포함하는 고상 확산막이 성막되고 나서 열처리가 행해지고, 고상 확산됨으로써, n형 반도체 영역(201)이 형성된다. B(붕소)계의 고상 확산에 의하여 p형 반도체 영역이 형성된 후에, As(비소)계의 고상 확산에 의하여 n형 반도체 영역이 형성됐을 경우, B계와 As계의 열 확산 계수의 차이를 이용하해서, RDTI(116)를 n형 반도체 영역(201)과 p형 반도체 영역(114)으로 둘러싸는 구조를 작성할 수 있다.
n형 반도체 영역의 제3의 형성 방법
RDTI(116)를 형성한 후, 낮은 에너지로 고도즈의 n형 주입을 행함으로써, RDTI(116) 주위의 n형 반도체 영역(201)을 형성한다. 이 경우, 저에너지의 주입를 위해, 데미지를 작게 할 수 있다.
또한, 주입에 의해, RDTI(116)의 주위에 p형 반도체 영역(114)을 형성할 경우, n형 반도체 영역(201)의 형성에는, 보다 작은 마스크로 주입함으로써, n형 반도체 영역(201)이 형성된다.
n형 반도체 영역(201)을 형성할 경우, 제1의 형성 방법과 제2의 형성 방법을 병용해서 국소적으로 얕은 영역만 주입를 이용한다라는 방법을 적용할 수도 있다.
p형 반도체 영역의 제1 내지 제5의 형성 방법 중 어느 하나와, n형 반도체 영역의 제1 내지 제3의 형성 방법 중 어느 하나를 조합시켜서, p형 반도체 영역(114)과 n형 반도체 영역(201)을 형성할 수 있다.
<FDTI에서의 노이즈 절감에 관한 구성>
상기한 바와 같이, RDTI(116)의 주위에 n형 반도체 영역(201)을 형성함으로써, 포텐셜 패임부가 형성되도록 하고, RDTI(116)로부터 발생한 전자가 포착되는 구성으로 한다. 이와 같은 구성은, 화소 분리부(116)가 RDTI 구조의 경우에 한하지 않고, 예를 들면 FDTI 구조의 경우에 대해서도 적용할 수 있다. 이하에, 화소 분리부(116)가 FDTI일 경우에, 본 기술을 적용했을 경우에 관하여 설명을 가한다.
도 10은, 화소 분리부(116)가 FDTI 구조의 경우에 본 기술을 적용한 화소(110)의 구성을 나타내는 도면이다. 기본적인 구성은, 도 8에 나타낸 RDTI(116)에 본 기술을 적용했을 경우의 화소(110)의 구성과 마찬가지이기 때문에, 동일한 부분에는 동일한 부호를 붙이고, 적절히 설명은 생략한다.
도 10을 참조하면, 화소 분리부(116)는, 기판의 표면(도면 중 하측)으로부터 파고 들어갔을 때의 FDTI(311)로 형성되어 있다. FDTI(311)는, 기판의 표면에서 파고 들어가는 것으로 형성되기 때문에, 배선층(117) 측에 개구된 형상으로 되어 있다.
FDTI(311)와 p형 반도체 영역(114)과의 사이에는, n형 반도체 영역(312)이 형성되어 있다. n형 반도체 영역(312)이 FDTI(311)의 측벽 측에 형성됨으로써, RDTI(116)의 경우와 마찬가지로, 예를 들면 도 6의 B에 나타낸 것 같은 포텐셜으로 된다. 즉, FDTI(311)의 측벽 부근에서, 포텐셜 패임부가 형성된다.
포텐셜 패임부가 형성됨으로써, FDTI(311)에서 발생한 전자(172)는, 이 포텐셜 패임부에서 포착되고, p형 반도체 영역(114) 측에 흘러나오는 것을 막을 수 있다. 따라서, FDTI(311)에서 발생한 전자(172)가, PD(115) 측에 흐르는 것을 막을 수 있고, 노이즈의 발생을 억제할 수 있다.
도 10에 나타낸 화소(110)에 있어서는, FDTI(311)의 4변 중, p형 반도체 영역(114)이 배치되어 있는 3변에, n형 반도체 영역(312)이 형성되어 있다. 즉, 도 10에 나타낸 바와 같이, FDTI(311)의 측면과 바닥면(윗면)에, 각각 n형 반도체 영역(312)이 형성되어 있다. 도 10에서는, FDTI(311)의 측면과 윗면에, 각각 n형 반도체 영역(312)이 형성되어 있는 예를 나타냈지만, 측면에만 n형 반도체 영역(312)이 형성되어 있는 구성이나, 윗면에만 n형 반도체 영역(312)이 형성되어 있는 구성으로 할 수도 있다.
FDTI(311)의 주위에 n형 반도체 영역(201)을 형성하고, FDTI(311)의 결함으로 발생한 전자를 포착하는 구성으로 했을 경우, n형 반도체 영역(312)에, 전자가 축적되어 버릴 가능성이 있다. 그래서, 도 11에 나타내는 바와 같이, n형 반도체 영역(312)에 축적된 전자를 배출하는 기구를 갖는 구성으로 해도 좋다.
도 11에 나타낸 화소(110)는, 도 10에 나타낸 화소(110)에 대하여, 배출로(331)와 VDD 배선(332)을 추가한 구성으로 되어 있다. 배선층(117)에 포함되는 VDD 배선(332)과, n형 반도체 영역(312)을 접속하는 배출로(331)를 설치함으로써, n형 반도체 영역(312)에 축적된 전자는, 배출로(331)를 통하여 VDD 배선(332)에 배출되도록 할 수 있다. 배출로(331)는, n형 반도체 영역(312)로부터 VDD 배선(332)에의 패스로 되는 포텐셜을 작성하는 것으로 형성할 수 있다. 또한, 배출로(331)을 금속 등의 도체로 형성해도 좋다.
이와 같이 배출로(331)를 설치할 경우, 불필요한 전하가, VDD 배선(332)에 이동하기 쉬운 포텐셜 구배가 형성되도록, n형 반도체 영역(312)에 농도 구배를 형성해도 좋다. 또한 n형 반도체 영역(312)에 농도 구배를 형성하도록 했을 경우, p형 반도체 영역(114)에도 농도 구배를 형성하도록 해도 좋다.
n형 반도체 영역(312)에 축적된 전하를 배출하는 구조로서, FDTI(311)와 OPB(Optical Black)영역을 전기적에 접속하고, 그것들에 전압을 가함으로써 배출될 것 같은 구조로 할 수도 있다.
또한, n형 반도체 영역(312)에 축적된 전하를 배출하는 구조로서, 도 12에 나타내는 것과 같은 구조를 갖는 화소(110)로 하는 것도 가능하다. FDTI(311)는, 배선층(106) 측에 개구되어 있기 때문에, FDTI(311) 내에, 도전체(351)를 충전하고, 그 도전체(351)과 배선층(106) 내의 배선(118)이 접속되는 구성으로 한다.
도전체(351)와 배선(118)은, 콘택트(352)를 통하여 접속되는 구성으로 해도 좋고, 도전체(351)와 배선(118)이 직접적으로 접속되는 구성으로 해도 좋다. 또한, 도전체(351)는, FDTI(311) 내의 일부에 설치되고, 그 도전체(351)가, 배선(118)과 접속되어 있는 구성으로 해도 좋다.
이와 같은 구성으로 하는 것으로, 배선(118)을 통하여, 도전체(351)에 전압이 인가됨으로써, n형 반도체 영역(312)에 축적된 전하를 흡출(suck-out)할 수 있게 된다.
FDTI(311) 내에 도전체(351)를 충전하도록 했을 경우에, 차광성이 높은 재료, 예를 들면, 동이나 텅스텐 등의 금속을 도전체(351)에 이용함으로써, 화소 간의 분리 성능과 화소 간의 차광성을 높일 수 있다.
도시하지 않지만, n형 반도체 영역(312)의 배선층(106) 측의 n형 불순물 농도를 진하게 하고, 배선(118)과 접속함으로써, 배선(118)에 전압이 인가되었을 때에, n형 반도체 영역(312)에 축적된 전하가 흡출되는 구성으로 할 수도 있다.
도 10 내지 도 12에 나타낸 화소(110) 중, p형 반도체 영역은, 상기한 제1내지 제4의 형성 방법 중 어느 하나로 형성할 수 있다. 또한 도 10 내지 도 12에 나타낸 화소(110) 중, n형 반도체 영역은, 상기한 제1내지 제3의 형성 방법 중 어느 하나로 형성할 수 있다.
<풀 트렌치에서의 노이즈 절감에 관한 구성>
다음으로, RDTI(116)나 FDTI(311) 대신에, 풀 트렌치의 구조를 적용했을 경우에 관하여 설명을 가한다.
도 13은, 풀 트렌치에 본 기술을 적용했을 경우의 화소(110)의 구성을 나타내는 도면이다. 기본적인 구성은, 도 8에 나타낸 RDTI(116)에 본 기술을 적용했을 경우의 화소(110)의 구성과 마찬가지이기 때문에, 동일한 부분에는 동일한 부호를 붙이고, 적절히 설명은 생략한다.
도 13을 참조하면, 화소 분리부(116)는, 기판을 관통하도록 파고 들어간 풀 트렌치(411)로 형성되어 있다. 풀 트렌치(411)는, 평탄화막(113) 측과 배선층(117) 측으로 각각 개구된 형상으로 되어 있다.
풀 트렌치(411)와 p형 반도체 영역(114)의 사이에는, n형 반도체 영역(412)이 형성되어 있다. n형 반도체 영역(412)이 풀 트렌치(411)의 측벽 측에 형성됨으로써, RDTI(116)의 경우를 동일하게, 예를 들면 도 6의 B에 나타낸 것과 같은 포텐셜이 된다. 즉, 풀 트렌치(411)의 측벽 부근에서, 포텐셜 패임부가 형성된다.
포텐셜 패임부가 형성됨으로써, 풀 트렌치(411)로부터 발생한 전자(172)는, 이 포텐셜 패임부에서 포착되고, p형 반도체 영역(114) 측으로 흘러나오는 일을 막을 수 있다. 따라서, 풀 트렌치(411)로부터 발생한 전자(172)가, PD(115) 측에 흐르는 일을 막을 수 있고, 노이즈의 발생을 억제할 수 있다.
풀 트렌치(411)의 측벽에 n형 반도체 영역(412)을 형성하고, 풀 트렌치(411)의 결함으로부터 발생한 전자를 포착한 구성으로 했을 경우, n형 반도체 영역(412)에, 전자가 축적되어 버릴 가능성이 있다. 그래서, 도 14에 나타낸 바와 같이, n형 반도체 영역(412)에 축적된 전자를 배출하는 기구를 갖는 구성으로 해도 좋다.
도 14에 나타낸 화소(110)는, 도 13에 나타낸 화소(110)에 대하여, 배출로(431)와 VDD 배선(432)을 추가한 구성으로 되어 있다. 배선층(117)에 포함되는 VDD 배선(432)과, n형 반도체 영역(412)을 접속하는 배출로(431)를 설치함으로써, n형 반도체 영역(412)에 축적된 전자는, 배출로(431)를 통하여 VDD 배선(432)에 배출되도록 할 수 있다. 배출로(431)는, n형 반도체 영역(412)으로부터 VDD 배선(432)에의 패스가 되는 포텐셜을 작성함으로써 형성할 수 있다. 또한, 배출로(431)를 금속 등의 도체로 형성해도 좋다.
이와 같이 배출로(431)를 설치했을 경우, 불필요한 전하가, VDD 배선(432)에 이동하기 쉬운 포텐셜 구배가 형성되도록, n형 반도체 영역(412)에 농도 구배를 형성해도 좋다. 또한 n형 반도체 영역(412)에 농도 구배를 형성하도록 했을 경우, p형 반도체 영역(114)에도 농도 구배를 형성하도록 해도 좋다.
n형 반도체 영역(412)에 축적된 전하를 배출하는 구조로서, 풀 트렌치(411)와 OPB(Optical Black)영역을 전기적으로 접속하고, 그것들에 전압을 가함으로써 배출되는 구조로 해도 좋다.
또한, n형 반도체 영역(412)에 축적된 전하를 배출하는 구조로서, 도 15에 나타내는 것 같은 구조를 갖는 화소(110)로 하는 것도 가능하다. 풀 트렌치(411)는, 배선층(106)에 개구부를 갖기 때문에, 풀 트렌치(411) 내에, 도전체(451)를 충전하고, 그 도전체(451)와 배선층(106) 내의 배선(118)이 접속되는 구성으로 할 수 있다.
도전체(451)와 배선(118)은, 콘택트를 통하여 접속되는 구성으로 해도 좋고, 도전체(451)와 배선(118)이 직접적으로 접속되는 구성으로 해도 좋다.
배선(118)을 통하여, 도전체(451)에 전압이 인가됨으로써, n형 반도체 영역(412)에 축적된 전하를 흡출할 수 있다.
도시하지 않지만, n형 반도체 영역(412)의 배선층(106) 측의 n형 불순물 농도를 진하게 하고, 배선(118)과 접속함으로써, 배선(118)에 전압이 인가되었을 때에, n형 반도체 영역(412)에 축적된 전하가 흡출되는 구성으로 할 수도 있다.
도 13 내지 도 15에 나타낸 화소(110) 중, p형 반도체 영역은, 상기한 제1내지 제4의 형성 방법 중 어느 하나로 형성할 수 있다. 또한 도 13 내지 도 15에 나타낸 화소(110) 중, n형 반도체 영역은, 상기한 제1내지 제3의 형성 방법 중 어느 하나로 형성할 수 있다.
<n형 반도체 영역의 다른 구성>
상기한 실시의 형태에 있어서는, n형 반도체 영역과 p형 반도체 영역이 각각 한 층으로 형성되어 있을 경우를 예로 들고 설명했으나, 도 16에 나타낸 바와 같이, 다층으로 형성되도록 해도 좋다.
도 16은, 도 6와 마찬가지로, 화소 분리부(116)의 부분을 확대한 도면과, 포텐셜 도면이다. 도 16에서는, 화소 분리부(116)가 RDTI(511)인 경우를 예시하고 있다.
도 16의 A는, RDTI(511)의 부분을 확대한 도면이고, 도 6의 A의 하측에 나타낸 도 6의 B는, 선분 A-A’의 단면에 있어서의 포텐셜을 나타내는 도면이다. 도 16의 A를 참조하면, RDTI(511)를 둘러싸도록, n형 반도체 영역(512)이 형성되어 있다. 이 n형 반도체 영역(512)을 둘러싸도록, p형 반도체 영역(513)이 형성되어 있다.
또한 p형 반도체 영역(513)을 둘러싸도록, n형 반도체 영역(514)이 형성되고, 이 n형 반도체 영역(514)을 둘러싸도록, p형 반도체 영역(516)이 형성되어 있다. 도 16에서는 도시하고 있지 않으나, 이 p형 반도체 영역(516)은, PD(115)를 둘러싸는 p형 반도체 영역으로 되어 있다.
도 16에 나타낸 예에서는, n형 반도체 영역과 p형 반도체 영역이, 각각 두 층으로 형성되어 있는 예를 나타내고 있다. 이와 같이, n형 반도체 영역과 p형 반도체 영역을 중첩 상태로 형성하면, 도 16의 B에 나타내는 것과 같은 포텐셜이 형성된다.
RDTI(511)의 측벽 부근에서, 포텐셜 패임부가 형성된다. 이 포텐셜 패임부는, n형 반도체 영역(512)에 의한 것이다. 또한, 포텐셜 패임부 옆에는, p형 반도체 영역(513)에 의한 포텐셜의 산이 형성된다.
RDTI(511)의 측벽 부근에 형성된 포텐셜 패임부에 의해, RDTI(511)에 발생한 전자를 잡을 수 있다. 또한, RDTI(116)의 부근에 형성된 포텐셜의 산에 의해, RDTI(511)에 발생한 정공을 잡을 할 수 있다.
이와 같이, RDTI(511)의 주위에, p형 반도체 영역과 n형 반도체 영역을 다층으로 형성함으로써, 노이즈의 원인으로 될 것 같은 전자나 정공을 잡을 수 있는 구성으로 할 수 있고, 노이즈의 발생을 보다 억제할 수 있다.
이와 같은 구성은, 화소 분리부(116)가 RDTI로 형성되어 있을 때, FDTI로 형성되어 있을 때, 및 풀 트렌치로 형성되어 있을 때 중 어느 구성에 대해서도 적용할 수 있다.
또한, n형 반도체 영역과 VDD 배선을 접속하는 구성이나, 트렌치 내에 도전체를 충전하고, 배선과 접속하는 구성으로 함으로써, 발생한 전자나 정공을 배출하는 기구를 적용할 수도 있다.
본 기술에 의하면, 차광 구조 제작 시에 발생한 결함으로부터 발생한 노이즈 전하를 그 영역에서 트랩할 수 있는 구조로 할 수 있다. 또한, 트랩된 전하를 외부로 뽑아내는 구조를 갖는 구조로 할 수도 있다.
이들에 의한, 화소 분리부에 의한 광학적인 화소 간 분리가 가능한 데다가, PD에 노이즈 전하가 들어가는 것을 막을 수가 있고, 전기적인 화소 간 분리도 가능해진다.
<내시경 수술 시스템에의 응용례>
또한, 예를 들면, 본 개시에 관한 기술(본 기술)은, 내시경 수술 시스템에 적용되어도 좋다.
도 17은, 본 개시에 관한 기술(본 기술)이 적용될 수 있는 내시경 수술 시스템의 대략적인 구성의 한 예를 나타내는 도면이다.
도 17에서는, 시술자(의사)(11131)가, 내시경 수술 시스템(11000)을 이용하여, 환자 침대(11133) 위의 환자(11132)에게 수술을 행하고 있는 모습이 도시되어 있다. 도시하는 바와 같이, 내시경 수술 시스템(11000)은, 내시경(11100)과, 기복 튜브(11111)나 에너지 처치구(11112) 등의, 그 밖의 시술구(11110)와, 내시경(11100)을 지지하는 지지 암 장치(11120)와, 내시경하 수술을 위한 각종 장치가 탑재된 카트(11200)로부터 구성된다.
내시경(11100)은, 선단에서 소정의 길이의 영역이 환자(11132)의 체강 내에 삽입되는 경통(11101)과, 경통(11101)의 기단에 접속되는 카메라 헤드(11102)로 구성된다. 도시하는 예에서는, 경성의 경통(11101)을 갖는 이른바 경성경으로서 구성되는 내시경(11100)을 도시하고 있으나, 내시경(11100)은, 연성의 경통을 갖는 이른바 연성경으로서 구성되어도 좋다.
경통(11101)의 선단에는, 대물 렌즈가 끼워넣어진 개구부가 마련되어 있다. 내시경(11100)에는 광원 장치(11203)가 접속되어 있으며, 해당 광원 장치(11203)에 의해 생성된 빛이, 경통(11101)의 내부에 연설되는 라이트 가이드에 의해 해당 경통의 선단까지 도광되고, 대물 렌즈를 통하여 환자(11132)의 체강 내의 관찰 대상을 향해서 조사된다. 또한, 내시경(11100)은, 직시경이라도 좋고, 사시경 또는 측시경이라도 좋다.
카메라 헤드(11102)의 내부에는 광학계 및 촬상 소자가 마련되어 있고, 관찰 대상으로부터의 반사광(관찰광)은 해당 광학계에 의해 해당 촬상 소자에 집광된다. 해당 촬상 소자에 의해 관찰광이 광전 변환되고, 관찰광에 대응하는 전기 신호, 즉 관찰상에 대응하는 화상 신호가 생성된다. 해당 화상 신호는, RAW 데이터로서 카메라 컨트롤 유닛(CCU: Camera Control Unit)(11201)에 송신된다.
CCU(11201)는, CPU(Central Processing Unit)나 GPU(Graphics Processing Unit) 등에 의해 구성되고, 내시경(11100) 및 표시 장치(11202)의 동작을 통괄적으로 제어한다. 또한, CCU(11201)는, 카메라 헤드(11102)로부터 화상 신호를 수취하고, 그 화상 신호에 대하여, 예를 들면 현상 처리(디모자이크 처리) 등의, 해당 화상 신호에 의거한 화상을 표시하기 위한 각종의 화상 처리를 가한다.
표시 장치(11202)는, CCU(11201)로부터의 제어에 의해, 해당 CCU(11201)에 의해 화상 처리가 행해진 화상 신호에 의거한 화상을 표시한다.
광원 장치(11203)는, 예를 들면 LED(light emitting diode) 등의 광원으로부터 구성되고, 시술부 등을 촬영할 때의 조사광을 내시경(11100)에 공급한다.
입력 장치(11204)는, 내시경 수술 시스템(11000)에 대한 입력 인터페이스이다. 유저는, 입력 장치(11204)를 통하여, 내시경 수술 시스템(11000)에 대하여 각종의 정보의 입력이나 지시 입력을 할 수가 있다. 예를 들면, 유저는, 내시경(11100)에 의한 촬상 조건(조사광의 종류, 배율 및 초점 거리 등)을 변경하는 취지의 지시 등을 입력한다.
처치구 제어 장치(11205)는, 조직의 소작, 절개 또는 혈관의 봉지 등을 위한 에너지 처치구(11112)의 구동을 제어한다. 기복 장치(11206)는, 내시경(11100)에 의한 시야의 확보 및 시술자의 작업 공간의 확보의 목적으로, 환자(11132)의 체강을 팽창하기 위해, 기복 튜브(11111)를 통하여 해당 체강 내에 가스를 보낸다. 레코더(11207)는, 수술에 관한 각종의 정보가 기록 가능한 장치이다. 프린터(11208)는, 수술에 관한 각종의 정보를, 텍스트, 화상 또는 그래프 등 각종의 형식으로 인쇄 가능한 장치이다.
또한, 내시경(11100)에 수술부를 촬영했을 때의 조사광을 공급하는 광원 장치(11203)는, 예를 들면 LED, 레이저(laser)광원 또는 이들의 조합에 의해 구성되는 백색광원으로부터 구성할 수 있다. RGB 레이저(laser)광원의 조합에 의해 백색광원이 구성될 경우에는, 각 색(각 파장)의 출력 강도 및 출력 타이밍을 고정밀도로 제어할 수 있기 때문에, 광원 장치(11203)에 있어서 촬상 화상의 화이트 밸런스의 조정을 할 수가 있다. 또한, 이 경우에는, RGB 레이저(laser)광원 각각으로부터의 레이저(laser)광을 시분할로 관찰 대상에 조사하고, 그 조사 타이밍에 동기하고 카메라 헤드(11102)의 촬상 소자의 구동을 제어함으로써, RGB 각각에 대응한 화상을 시분할로 촬상하는 것도 가능하다. 해당 방법에 의하면, 해당 촬상 소자에 컬러 필터를 설치하지 않아도, 컬러 화상을 얻을 수 있다.
또한, 광원 장치(11203)는, 출력하는 빛의 강도를 소정의 시간마다 변경하도록 그 구동이 제어되어도 좋다. 그 빛의 강도의 변경의 타이밍에 동기하고 카메라 헤드(11102)의 촬상 소자의 구동을 제어하고 시분할로 화상을 취득하고, 그 화상을 합성함으로써, 이른바 흑바램 및 백바램이 없는 고다이나믹 레인지의 화상을 생성할 수 있다.
또한, 광원 장치(11203)는, 특수 광관찰에 대응한 소정의 파장 대역의 빛을 공급할 수 있게 구성되어도 좋다. 특수 광관찰에서는, 예를 들면, 몸 조직에 있어서의 빛의 흡수의 파장 의존성을 이용해서, 통상의 관찰 시에 있어서의 조사광(즉, 백색광)에 비해 협대역의 빛을 조사함으로써, 점막 표층의 혈관 등의 소정의 조직을 고대조(contrast)로 촬영하다, 이른바 협대역 광관찰(Narrow Band Imaging)이 행해진다. 또는, 특수 광관찰에서는, 여기광을 조사함으로써 발생한 형광에 의해 화상을 얻는 형광관찰이 행해져도 좋다. 형광관찰에서는, 몸 조직에 여기광을 조사하고 해당 몸 조직으로부터의 형광을 관찰한 것(자가 형광관찰), 또는 인도시아닌그린(ICG) 등의 시약을 몸 조직에 주입함과 동시에 해당 몸 조직에 그 시약의 형광 파장에 대응한 여기광을 조사하고 형광상을 얻는 것 등을 할 수가 있다. 광원 장치(11203)는, 이와 같은 특수 광관찰에 대응하는 협대역광 및/ 또는 여기광이 공급 가능하게 구성될 수 있다.
도 18은, 도 17에 나타내는 카메라 헤드(11102) 및 CCU(11201)의 기능 구성의 한 예를 도시하는 블록도이다.
카메라 헤드(11102)는, 렌즈 유닛(11401)과, 촬상부(11402)와, 구동부(11403)와, 통신부(11404)와, 카메라 헤드 제어부(11405)를 갖는다. CCU(11201)는, 통신부(11411)와, 화상 처리부(11412)와, 제어부(11413)를 갖는다. 카메라 헤드(11102)와 CCU(11201)는, 전송 케이블(11400)에 의해 서로 통신 가능하게 접속되어 있다.
렌즈 유닛(11401)은, 경통(11101)과의 접속부에 설치되는 광학계이다. 경통(11101)의 선단에서 취입된 관찰광은, 카메라 헤드(11102)까지 도광되고, 해당 렌즈 유닛(11401)에 입사한다. 렌즈 유닛(11401)은, 줌렌즈 및 포커스 렌즈를 포함하는 복수의 렌즈가 조합되어 구성된다.
촬상부(11402)를 구성하는 촬상 소자는, 한개(이른바 단판식)라도 좋고, 복수(이른바 다판식)라도 좋다. 촬상부(11402)가 다판식으로 구성될 경우에는, 예를 들면 각 촬상 소자에 의해 RGB 각각에 대응하는 화상 신호가 생성되고, 그것들이 합성됨으로써 컬러 화상을 얻어져도 좋다. 또는, 촬상부(11402)는, 3D(dimensional) 표시에 대응하는 우안용 및 좌안용의 화상 신호를 각각 취득하기 위한 한 대의 촬상 소자를 갖도록 구성되어도 좋다. 3D 표시가 행해짐으로써, 시술자(11131)는 수술부에 있어서의 생체 조직의 안길이를 보다 정확하게 파악한 것이 가능해지다. 또한, 촬상부(11402)가 다판식으로 구성될 경우에는, 각 촬상 소자에 대응하여, 렌즈 유닛(11401)도 여러 계통 설치될 수 있다.
또한, 촬상부(11402)는, 반드시 카메라 헤드(11102)에 설치되지 않아도 된다. 예를 들면, 촬상부(11402)는, 경통(11101)의 내부에, 대물 렌즈의 직후에 설치되어도 좋다.
구동부(11403)는, 액추에이터에 의해 구성되고, 카메라 헤드 제어부(11405)로부터의 제어에 의해, 렌즈 유닛(11401)의 줌렌즈 및 포커스 렌즈를 광축에 따라 소정의 거리만큼 이동시킨다. 이에 의해, 촬상부(11402)에 의한 촬상 화상의 배율 및 초점이 적절히 조정될 수 있다.
통신부(11404)는, CCU(11201)와의 사이에서 각종의 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11404)는, 촬상부(11402)로부터 얻은 화상 신호를 RAW 데이터로서 전송 케이블(11400)을 통하여 CCU(11201)에 송신한다.
또한, 통신부(11404)는, CCU(11201)로부터, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 수신하고, 카메라 헤드 제어부(11405)에 공급한다. 해당 제어 신호에는, 예를 들면, 촬상 화상의 프레임 레이트를 지정하는 취지의 정보, 촬상 시의 노출치를 지정하는 취지의 정보, 및/ 또는 촬상 화상의 배율 및 초점을 지정하는 취지의 정보 등, 촬상 조건에 관한 정보가 포함된다.
또한, 상기의 프레임 레이트나 노출치, 배율, 초점 등의 촬상 조건은, 유저에 의해 적절히 지정되어도 좋고, 취득된 화상 신호에 의거하여 CCU(11201)의 제어부(11413)에 의해 자동적으로 설정되어도 좋다. 후자의 경우에는, 이른바 AE(Auto Exposure)기능, AF(Auto Focus)기능 및 AWB(Auto White Balance)기능이 내시경(11100)에 탑재되어 있는 것이 된다.
카메라 헤드 제어부(11405)는, 통신부(11404)를 통하여 수신한 CCU(11201)로부터의 제어 신호에 의거하여, 카메라 헤드(11102)의 구동을 제어한다.
통신부(11411)는, 카메라 헤드(11102)와의 사이에서 각종의 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11411)는, 카메라 헤드(11102)로부터, 전송 케이블(11400)을 통하여 송신되는 화상 신호를 수신한다.
또한, 통신부(11411)는, 카메라 헤드(11102)에 대하여, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 송신한다. 화상 신호나 제어 신호는, 전기통신이나 광통신 등에 의해 송신할 수 있다.
화상 처리부(11412)는, 카메라 헤드(11102)로부터 송신된 RAW 데이터인 화상 신호에 대하여 각종의 화상 처리를 행한다.
제어부(11413)은, 내시경(11100)에 의한 수술부 등의 촬상, 및, 수술부 등의 촬상에 의해 얻어지는 촬상 화상의 표시에 관한 각종의 제어를 행한다. 예를 들면, 제어부(11413)는, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 생성한다.
또한, 제어부(11413)는, 화상 처리부(11412)에 의해 화상 처리가 행해진 화상 신호에 의거하여, 수술부 등이 찍힌 촬상 화상을 표시 장치(11202)에 표시시킨다. 이때, 제어부(11413)는, 각종의 화상 인식 기술을 이용하여 촬상 화상 내에 있어서 각종의 물체를 인식해도 좋다. 예를 들면, 제어부(11413)는, 촬상 화상에 포함되는 물체의 에지의 형상이나 색 등을 검출함으로써, 겸자 등의 시술구, 특정한 생체 부위, 출혈, 에너지 처치구(11112)의 사용 시의 미스트 등을 인식할 수 있다. 제어부(11413)는, 표시 장치(11202)에 촬상 화상을 표시시킬 때, 그 인식 결과를 이용하여, 각종의 수술 지원 정보를 해당 수술부의 화상에 중첩 표시시켜도 좋다. 수술 지원 정보가 중첩 표시되고, 시술자(11131)에게 제시됨으로써, 시술자(11131)의 부담을 경감하거나, 시술자(11131)가 확실하게 수술을 진행시키는 것이 가능해진다.
카메라 헤드(11102) 및 CCU(11201)를 접속하는 전송 케이블(11400)은, 전기 신호의 통신에 대응하는 전기 신호 케이블, 광통신에 대응하는 광파이버, 또는 이들 복합 케이블이다.
여기에서, 도시한 예에서는, 전송 케이블(11400)을 이용하여 유선으로 통신이 행해지고 있었으나, 카메라 헤드(11102)와 CCU(11201)와의 사이의 통신은 무선으로 행해져도 좋다.
이상, 본 개시에 관한 기술이 적용될 수 있는 내시경 수술 시스템의 한 예에 관하여 설명했다. 본 개시에 관한 기술은, 이상 설명한 구성 중, 예를 들면, 카메라 헤드(11102)나, 카메라 헤드(11102)의 촬상부(11402)에 적용될 수 있다. 구체적으로는, 예를 들면, 도 1의 촬상 소자(12)를, 촬상부(11402)에 적용할 수 있다. 촬상부(11402)에 본 개시에 관한 기술을 적용함으로써, 보다 자세하고 고정밀도의 수술부 화상을 얻을 수 있기 때문에, 시술자가 수술부를 확실하게 확인하는 것이 가능해진다.
또한, 여기에서는, 한 예로서 내시경 수술 시스템에 관하여 설명하였지만, 본 개시에 관한 기술은, 그 밖에, 예를 들면, 현미경 수술 시스템 등에 적용되어도 좋다.
<이동체에의 응용례>
또한, 예를 들면, 본 개시에 관한 기술은, 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동 이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등의 어느 한 종류의 이동체에 탑재되는 장치로서 실현되어도 좋다.
도 19는, 본 개시에 관한 기술이 적용될 수 있는 이동체 제어 시스템의 한 예인 차량 제어 시스템의 대략적인 구성례를 나타내는 블록도이다.
차량 제어 시스템(12000)은, 통신 네트워크(12001)를 통하여 접속된 복수의 전자 제어 유닛을 구비한다. 도 19에 나타낸 예에서는, 차량 제어 시스템(12000)은, 구동계 제어 유닛(12010), 보디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040), 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로 컴퓨터(12051), 음성 화상 출력부(12052), 및 차재 네트워크 I/F(Interface(12053))가 도시되어 있다.
구동계 제어 유닛(12010)은, 각종 프로그램에 따라서 차량의 구동계에 관련된 장치의 동작을 제어한다. 예를 들면, 구동계 제어 유닛(12010)은, 내연 기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구, 및, 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
보디계 제어 유닛(12020)은, 각종 프로그램에 따라서 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들면, 보디계 제어 유닛(12020)은, 키레스 엔트리 시스템, 스마트 키 시스템, 파워 윈도우 장치, 또는, 헤드 램프, 백 램프, 브레이크 램프, 윙커 또는 포그램프 등의 각종 램프의 제어 장치로서 기능한다. 이 경우, 보디계 제어 유닛(12020)에는, 열쇠를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 보디계 제어 유닛(12020)은, 이들 전파 또는 신호의 입력을 받아(受け付け), 차량의 도어 록 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은, 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들면, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은, 촬상부(12031)에 차외의 화상을 촬상시킴과 함께, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신한 화상에 의거하여, 사람, 차, 장애물, 표지 또는 노면 상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행해도 좋다.
촬상부(12031)는, 빛을 수광하고, 그 빛의 수광량에 따른 전기 신호를 출력하는 광센서이다. 촬상부(12031)는, 전기 신호를 화상으로서 출력할 수도 있고, 측거의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 빛은, 가시광이라도 좋고, 적외선 등의 비가시광이라도 좋다.
차내 정보 검출 유닛(12040)은, 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들면, 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들면 운전자를 촬상하는 카메라를 포함하고, 차내 정보 검출 유닛(12040)은, 운전자 상태 검출부(12041)로부터 입력되는 검출 정보에 의거하여, 운전자의 피로 정도 또는 집중 정도를 산출해도 좋고, 운전자가 졸고 있지 않는지를 판별해도 좋다.
마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)으로 취득되는 차내외의 정보에 의거하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표치를 연산하고, 구동계 제어 유닛(12010)에 대하여 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량의 충돌 회피 또는 충격 완화, 차간 거리에 의거한 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 레인 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차량의 주위의 정보에 의거하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함으로써, 운전자의 조작에 근거하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 취득되는 차외의 정보에 의거하여, 보디계 제어 유닛(12020)에 대하여 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 검지한 선행차 또는 대향차의 위치에 따라서 헤드 램프를 제어하고, 하이 빔을 로 빔으로 전환하는 등의 방현을 도모하는 것을 목적으로 한 협조 제어를 행할 수 있다.
음성 화상 출력부(12052)는, 차량의 탑승자 또는 차외에 대하여, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력 장치로 음성 및 화상 중의 적어도 한 쪽의 출력 신호를 송신한다. 도 19의 예에서는, 출력 장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되어 있다. 표시부(12062)는, 예를 들면, 온 보드 디스플레이 및 헤드 업 디스플레이의 적어도 하나를 포함하고 있어도 좋다.
도 20은, 촬상부(12031)의 설치 위치의 예를 나타내는 도면이다.
도 20에서는, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104, 12105)를 갖는다.
촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들면, 차량(12100)의 프런트 노우즈, 사이드 미러, 리어 범퍼, 백 도어 및 차실 내의 프론트 유리의 상부 등의 위치에 설치된다. 프런트 노우즈에 구비되는 촬상부(12101) 및 차실 내의 프론트 유리의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 앞 쪽의 화상을 취득한다. 사이드 미러에 구비하는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방의 화상을 취득한다. 리어 범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 뒤쪽의 화상을 취득한다. 차실 내의 프론트 유리의 상부에 구비되는 촬상부(12105)는, 주로 선행 차량 또는, 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 사용된다.
또한, 도 20에는, 촬상부(12101 내지 12104)의 촬영 범위의 한 예가 나타나고 있다. 촬상 범위(12111)는, 프런트 노우즈에 설치된 촬상부(12101)의 촬상 범위를 나타내고, 촬상 범위(12112, 12113)는, 각각 사이드 미러에 설치된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는, 리어 범퍼 또는 백 도어에 설치된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들면, 촬상부(12101 내지 12104)에서 촬상된 화상 데이터가 겹쳐짐으로써, 차량(12100)을 상방에서 본 조감 화상을 얻을 수 있다.
촬상부(12101 내지 12104)의 적어도 하나는, 거리 정보를 취득하는 기능을 가지고 있어도 좋다. 예를 들면, 촬상부(12101 내지 12104)의 적어도 하나는, 복수의 촬상 소자로 이루어지는 스테레오 카메라라도 좋고, 위상차 검출용의 화소를 갖는 촬상 소자라도 좋다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에 있어서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대 속도)를 구함으로써, 특히 차량(12100)의 진행로 상에 있는 가장 가까운 입체물로, 차량(12100)과 거의 동일 방향으로 소정의 속도(예를 들면, 0km/h 이상)로 주행한 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로 컴퓨터(12051)는, 선행차의 바로 앞에 미리 확보해야 할 차간 거리를 설정하고, 자동 브레이크 제어(추종 정지 제어도 포함한다)나 자동 가속 제어(추종 발진 제어도 포함한다) 등을 행할 수 있다. 이와 같이 운전자의 조작에 근거하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 근거로, 입체물에 관한 입체물 데이터를, 이륜차, 보통 차량, 대형 차량, 보행자, 전신주 등 그 밖의 입체물로 분류해서 추출하고, 장애물의 자동 회피에 이용할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량(12100)의 주변의 장애물을, 차량(12100)의 드라이버가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고, 마이크로 컴퓨터(12051)는, 각 장애물과의 충돌의 위험도를 나타내는 충돌 리스크를 판단하고, 충돌 리스크가 설정치 이상으로 충돌 가능성이 있는 상황일 때에는, 오디오 스피커(12061)나 표시부(12062)를 통하여 드라이버에 경보를 출력하거나, 구동계 제어 유닛(12010)을 통하여 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수 있다.
촬상부(12101 내지 12104)의 적어도 하나는, 적외선을 검출하는 적외선 카메라라도 좋다. 예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)의 촬상 화상중에 보행자가 존재하는지 아닌지를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들면 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에 있어서 특징점을 추출하는 순서와, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하고 보행자인지 아닌지를 판별하는 순서에 의해 행해진다. 마이크로 컴퓨터(12051)가, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하고, 보행자를 인식하면, 음성 화상 출력부(12052)는, 해당 인식된 보행자에게 강조를 위한 방형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는, 보행자를 나타내는 아이콘 등을 원하는 위치에 표시하도록 표시부(12062)를 제어해도 좋다.
이상, 본 개시에 관한 기술이 적용될 수 있는 차량 제어 시스템의 한 예에 관하여 설명했다. 본 개시에 관한 기술은, 이상에서 설명한 구성 중, 예를 들면, 촬상부(12031)에 적용될 수 있다. 구체적으로는, 예를 들면, 도 1의 촬상 장치(10)를 촬상부(12031)에 적용할 수 있다. 촬상부(12031)에 본 개시에 관한 기술을 적용함으로써, 예를 들면, 차외의 정보를 보다 자세하고 고정밀도로 취득할 수 있고, 자동 운전의 안전성의 향상 등을 실현할 수 있다.
본 명세서에 있어서, 시스템이란, 복수의 장치에 의해 구성되는 장치 전체를 나타내는 것이다.
또한, 본 명세서에 기재된 효과는 어디까지나 예시이고 한정된 것이 아니라, 또한 다른 효과가 있어도 좋다.
또한, 본 기술의 실시의 형태는, 상술한 실시의 형태로 한정되는 것이 아니고, 본 기술의 요지를 일탈하지 않는 범위에 있어서 여러 가지의 변경이 가능하다.
또한, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1)
기판과,
상기 기판에 설치된 제1의 광전 변환 영역과,
상기 제1의 광전 변환 영역의 옆이고, 상기 기판에 설치된 제2의 광전 변환 영역과,
상기 제1의 광전 변환 영역과 상기 제2의 광전 변환 영역과의 사이이고, 상기 기판에 설치된 트렌치와,
상기 트렌치의 측벽이고 상기 기판에 설치된, 제1의 불순물을 포함하는 제1의 불순물 영역과,
상기 제1의 광전 변환 영역 또는 상기 제2의 광전 변환 영역과 상기 제1의 불순물 영역과의 사이이고, 상기 기판에 설치된, 제2의 불순물을 포함하는 제2의 불순물 영역을 구비하는 촬상 소자.
(2)
(1)에 있어서, 상기 기판에 대하여, 상기 제1의 불순물은, n형의 불순물이고, 상기 제2의 불순물은, p형의 불순물이거나, 또는 상기 제1의 불순물은, p형의 불순물이고, 상기 제2의 불순물은, n형의 불순물인 촬상 소자.
(3)
(1) 또는 (2)에 있어서, 상기 제1의 불순물은, 비소 또는 인인 촬상 소자.
(4)
(1) 내지 (3) 중 어느 하나에 있어서, 상기 제2의 불순물은, 붕소인 촬상 소자.
(5)
(1) 내지 (4) 중 어느 하나에 있어서, 상기 트렌치는, 상기 기판의 표면 측에 설치된 트렌치, 상기 기판의 이면 측에 설치된 트렌치, 또는 상기 기판을 관통하여 설치된 트렌치의 어느 하나인 촬상 소자.
(6)
(1) 내지 (5) 중 어느 하나에 있어서, 상기 제1의 불순물 영역에 일단이 접하고, 타단이 배선에 접하고 있는 불순물 영역을 더욱 구비하고,
상기 제1의 불순물 영역 측의 불순물의 농도는, 상기 제1의 불순물 영역 측과 상기 배선 측에서 다른 촬상 소자.
(7) (1) 내지 (5) 중 어느 하나에 있어서, 상기 트렌치 내의 도전체와, 배선층 내의 배선이 접속되어 있는 촬상 소자.
(8) (1) 내지 (7) 중 어느 하나에 있어서, 상기 제1의 불순물 영역의 상기 제1의 불순물의 농도는, 상기 기판의 이면 측과 표면 측에서 다른 촬상 소자.
(9) (1) 내지 (8) 중 어느 하나에 있어서, 상기 제1의 광전 변환 영역 또는 상기 제2의 광전 변환 영역과, 상기 트렌치의 사이에는, 상기 제1의 불순물 영역과 상기 제2의 불순물 영역이 복수 마련되어 있는 촬상 소자.
(10)
기판과,
상기 기판에 설치된 제1의 광전 변환 영역과,
상기 제1의 광전 변환 영역의 옆이고, 상기 기판에 설치된 제2의 광전 변환 영역과,
상기 제1의 광전 변환 영역과 상기 제2의 광전 변환 영역과의 사이이고, 상기 기판에 설치된 트렌치와,
상기 트렌치의 측벽이고 상기 기판에 설치된, 제1의 불순물에 의한 제1의 도전형 반도체 영역과,
상기 제1의 광전 변환 영역 또는 상기 제2의 광전 변환 영역과 상기 제1의 도전형 반도체 영역과의 사이이고, 상기 기판에 설치된, 제2의 불순물에 의한 제2의 도전형 반도체 영역을 구비하는 촬상 소자.
(11)
촬상 소자가 탑재된 전자기기에 있어서,
상기 촬상 소자는,
기판과,
상기 기판에 설치된 제1의 광전 변환 영역과,
상기 제1의 광전 변환 영역의 옆이고, 상기 기판에 설치된 제2의 광전 변환 영역과,
상기 제1의 광전 변환 영역과 상기 제2의 광전 변환 영역과의 사이이고, 상기 기판에 설치된 트렌치와,
상기 트렌치의 측벽이고 상기 기판에 설치된, 제1의 불순물을 포함하는 제1의 불순물 영역과,
상기 제1의 광전 변환 영역 또는 상기 제2의 광전 변환 영역과 상기 제1의 불순물 영역과의 사이이고, 상기 기판에 설치된, 제2의 불순물을 포함하는 제2의 불순물 영역을 구비하는 전자기기.
10 촬상 장치,
11 렌즈군,
12 촬상 소자,
13 DSP회로,
14 프레임메모리,
15 표시부,
16 기록부,
17 조작계,
18 전원계,
19 버스 라인,
20 CPU,
41 화소 어레이부,
42 수직 구동부,
43 칼럼 처리부,
44 수평 구동부,
45 시스템 제어부,
46 화소 구동선,
47 수직 신호선,
48 신호 처리부,
49 데이터 격납부,
106 배선층,
110 화소,
111 마이크로 렌즈,
113 평탄화막,
114 p형 반도체 영역,
116 화소 분리부,
117 배선층,
118 배선,
119 절연층,
171 결함,
172 전자,
201 n형 반도체 영역,
231 배출로,
232 VDD 배선,
312 n형 반도체 영역,
331 배출로,
332 VDD 배선,
351 도전체,
352 콘택트,
411 풀 트렌치,
412 n형 반도체 영역,
431 배출로,
432 VDD 배선,
451 도전체,
512 n형 반도체 영역,
513 p형 반도체 영역,
514 n형 반도체 영역,
516 p형 반도체 영역

Claims (11)

  1. 기판과,
    상기 기판에 설치된 제1의 광전 변환 영역과,
    상기 제1의 광전 변환 영역의 옆이고, 상기 기판에 설치된 제2의 광전 변환 영역과,
    상기 제1의 광전 변환 영역과 상기 제2의 광전 변환 영역과의 사이이고, 상기 기판에 설치된 트렌치와,
    상기 트렌치의 측벽이고 상기 기판에 설치된, 제1의 불순물을 포함한 제1의 불순물 영역과,
    상기 제1의 광전 변환 영역 또는 상기 제2의 광전 변환 영역과 상기 제1의 불순물 영역과의 사이이고, 상기 기판에 설치된, 제2의 불순물을 포함하는 제2의 불순물 영역을 구비하는 것을 특징으로 하는 촬상 소자.
  2. 제1항에 있어서,
    상기 기판에 대하여, 상기 제1의 불순물은, n형의 불순물이고, 상기 제2의 불순물은, p형의 불순물이거나, 또는 상기 제1의 불순물은, p형의 불순물이고, 상기 제2의 불순물은, n형의 불순물인 것을 특징으로 하는 촬상 소자.
  3. 제1항에 있어서,
    상기 제1의 불순물은, 비소 또는 인인 것을 특징으로 하는 촬상 소자.
  4. 제1항에 있어서,
    상기 제2의 불순물은, 붕소인 것을 특징으로 하는 촬상 소자.
  5. 제1항에 있어서,
    상기 트렌치는, 상기 기판의 표면 측에 설치된 트렌치, 상기 기판의 이면 측에 설치된 트렌치, 또는 상기 기판을 관통하여 설치된 트렌치의 어느 하나인 것을 특징으로 하는 촬상 소자.
  6. 제1항에 있어서,
    상기 제1의 불순물 영역에 일단이 접하고, 타단이 배선에 접하고 있는 불순물 영역을 더욱 구비하고,
    상기 제1의 불순물 영역 측의 불순물의 농도는, 상기 제1의 불순물 영역 측과 상기 배선 측에서 다른 것을 특징으로 하는 촬상 소자.
  7. 제1항에 있어서,
    상기 트렌치 내의 도전체와, 배선층 내의 배선이 접속되어 있는 것을 특징으로 하는 촬상 소자.
  8. 제1항에 있어서,
    상기 제1의 불순물 영역의 상기 제1의 불순물의 농도는, 상기 기판의 이면 측과 표면 측에서 다른 것을 특징으로 하는 촬상 소자.
  9. 제1항에 있어서,
    상기 제1의 광전 변환 영역 또는 상기 제2의 광전 변환 영역과, 상기 트렌치의 사이에는, 상기 제1의 불순물 영역과 상기 제2의 불순물 영역이 복수 마련되어 있는 것을 특징으로 하는 촬상 소자.
  10. 기판과,
    상기 기판에 설치된 제1의 광전 변환 영역과,
    상기 제1의 광전 변환 영역의 옆이고, 상기 기판에 설치된 제2의 광전 변환 영역과,
    상기 제1의 광전 변환 영역과 상기 제2의 광전 변환 영역과의 사이이고, 상기 기판에 설치된 트렌치와,
    상기 트렌치의 측벽이고 상기 기판에 설치된, 제1의 불순물에 의한 제1의 도전형 반도체 영역과,
    상기 제1의 광전 변환 영역 또는 상기 제2의 광전 변환 영역과 상기 제1의 도전형 반도체 영역과의 사이이고, 상기 기판에 설치된, 제2의 불순물에 의한 제2의 도전형 반도체 영역을 구비하는 것을 특징으로 하는 촬상 소자.
  11. 촬상 소자가 탑재된 전자기기에 있어서,
    상기 촬상 소자는,
    기판과,
    상기 기판에 설치된 제1의 광전 변환 영역과,
    상기 제1의 광전 변환 영역의 옆이고, 상기 기판에 설치된 제2의 광전 변환 영역과,
    상기 제1의 광전 변환 영역과 상기 제2의 광전 변환 영역과의 사이이고, 상기 기판에 설치된 트렌치와,
    상기 트렌치의 측벽이고 상기 기판에 설치된, 제1의 불순물을 포함하는 제1의 불순물 영역과,
    상기 제1의 광전 변환 영역 또는 상기 제2의 광전 변환 영역과 상기 제1의 불순물 영역과의 사이이고, 상기 기판에 설치된, 제2의 불순물을 포함하는 제2의 불순물 영역을 구비하는 것을 특징으로 하는 전자기기.
KR1020207020549A 2018-03-19 2019-03-05 촬상 소자, 전자 기기 KR102664496B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-051004 2018-03-19
JP2018051004A JP2019165066A (ja) 2018-03-19 2018-03-19 撮像素子、電子機器
PCT/JP2019/008492 WO2019181466A1 (ja) 2018-03-19 2019-03-05 撮像素子、電子機器

Publications (2)

Publication Number Publication Date
KR20200131806A true KR20200131806A (ko) 2020-11-24
KR102664496B1 KR102664496B1 (ko) 2024-05-10

Family

ID=67986109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207020549A KR102664496B1 (ko) 2018-03-19 2019-03-05 촬상 소자, 전자 기기

Country Status (4)

Country Link
US (1) US11502122B2 (ko)
JP (1) JP2019165066A (ko)
KR (1) KR102664496B1 (ko)
WO (1) WO2019181466A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210045872A (ko) * 2019-10-17 2021-04-27 에스케이하이닉스 주식회사 이미지 센서
EP4075792A4 (en) * 2019-12-13 2023-01-04 Sony Semiconductor Solutions Corporation LIGHT RECEIVING ELEMENT AND LIGHT RECEIVING DEVICE

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060013284A (ko) * 2004-08-06 2006-02-09 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR20140015326A (ko) * 2011-03-02 2014-02-06 소니 주식회사 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 전자 기기
KR20140147508A (ko) * 2013-06-20 2014-12-30 삼성전자주식회사 이미지 센서
JP2015088568A (ja) * 2013-10-29 2015-05-07 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
JP2016184624A (ja) 2015-03-25 2016-10-20 キヤノン株式会社 固体撮像装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7659564B2 (en) 2006-02-14 2010-02-09 International Business Machines Corporation CMOS imager photodiode with enhanced capacitance
JP2011159756A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、及び電子機器
TWI785618B (zh) 2016-01-27 2022-12-01 日商新力股份有限公司 固體攝像元件及電子機器
JP6789653B2 (ja) * 2016-03-31 2020-11-25 キヤノン株式会社 光電変換装置およびカメラ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060013284A (ko) * 2004-08-06 2006-02-09 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR20140015326A (ko) * 2011-03-02 2014-02-06 소니 주식회사 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 전자 기기
KR20140147508A (ko) * 2013-06-20 2014-12-30 삼성전자주식회사 이미지 센서
JP2015088568A (ja) * 2013-10-29 2015-05-07 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
JP2016184624A (ja) 2015-03-25 2016-10-20 キヤノン株式会社 固体撮像装置及びその製造方法

Also Published As

Publication number Publication date
JP2019165066A (ja) 2019-09-26
US11502122B2 (en) 2022-11-15
KR102664496B1 (ko) 2024-05-10
WO2019181466A1 (ja) 2019-09-26
US20210066358A1 (en) 2021-03-04

Similar Documents

Publication Publication Date Title
US20230033933A1 (en) Imaging element having p-type and n-type solid phase diffusion layers formed in a side wall of an interpixel light shielding wall
KR102664630B1 (ko) 촬상 소자, 전자 기기
TW202040992A (zh) 固態攝像裝置及電子機器
US11961862B2 (en) Solid-state imaging element and electronic apparatus
US20230224602A1 (en) Solid-state imaging device
WO2021124975A1 (ja) 固体撮像装置および電子機器
US20220311958A1 (en) Imaging device and electronic device
WO2020066640A1 (ja) 撮像素子、電子機器
US11769774B2 (en) Solid-state imaging device and electronic device
KR102664496B1 (ko) 촬상 소자, 전자 기기
US20220254823A1 (en) Imaging device
CN116686077A (zh) 光电转换元件及电子设备
JP7275125B2 (ja) 撮像素子、電子機器
TWI834644B (zh) 攝像元件及電子機器
US20240038808A1 (en) Solid-state imaging device and electronic apparatus
US20240170516A1 (en) Imaging device and electronic apparatus
KR20240058850A (ko) 광 검출 장치, 광 검출 장치의 제조 방법 및 전자 기기
CN117546294A (zh) 成像装置和电子设备

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right