JP2016152679A - スイッチング電源回路および力率改善回路 - Google Patents

スイッチング電源回路および力率改善回路 Download PDF

Info

Publication number
JP2016152679A
JP2016152679A JP2015028520A JP2015028520A JP2016152679A JP 2016152679 A JP2016152679 A JP 2016152679A JP 2015028520 A JP2015028520 A JP 2015028520A JP 2015028520 A JP2015028520 A JP 2015028520A JP 2016152679 A JP2016152679 A JP 2016152679A
Authority
JP
Japan
Prior art keywords
circuit
current
signal
timing
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015028520A
Other languages
English (en)
Other versions
JP6439484B2 (ja
Inventor
丸山　宏志
Hiroshi Maruyama
宏志 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2015028520A priority Critical patent/JP6439484B2/ja
Priority to US14/988,247 priority patent/US9660519B2/en
Priority to CN201610011752.7A priority patent/CN105897016B/zh
Publication of JP2016152679A publication Critical patent/JP2016152679A/ja
Application granted granted Critical
Publication of JP6439484B2 publication Critical patent/JP6439484B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4266—Arrangements for improving power factor of AC input using passive elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/1563—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators without using an external clock
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/083—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the ignition at the zero crossing of the voltage or the current
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier

Abstract

【課題】交流入力波形の高位相角の部分で電流連続制御によりピーク電流が大きくなることによる電流波形の歪みおよび力率の悪化を改善する。【解決手段】電流連続制御設定回路３０が出力する、インダクタ電流検出電圧のスイッチング周期ごとのピーク電流値に相当する電圧値をホールドしたピークホールド信号Ｓ９とピークホールド時のワンショットパルスＳ５とに基づいて、位相角検出回路６０があらかじめ指定した位相角を検出し、その検出時点で、電流連続制御設定回路３０が設定する第２のセットパルスＳ８の有効・無効を判断した信号Ｓ１１を出力する。セレクタ回路７０は、第２のセットパルスＳ８の無効を表す信号Ｓ１１を入力しているときには、インダクタ電流がゼロになったことをＺＣＤコンパレータ１６が検出してからスイッチング素子４をターンオンする電流臨界制御方式のみで制御を行うため、ピーク電流が大きくなることがない。【選択図】図１

Description

本発明は、交流入力電圧を所定の直流出力電圧に変換して負荷に供給するスイッチング電源回路および力率改善回路に関し、特に電流臨界制御方式と電流連続制御方式とを切り替えることが可能なスイッチング電源回路および力率改善回路に関する。
商用交流電源（ＡＣ１００Ｖ〜２４０Ｖ）が供給される多くの電子機器では、内部の電子回路を駆動する直流電源を得るためにスイッチング電源回路が用いられている。そのため、スイッチング電源回路では、商用交流電源を直流に変換する整流回路が必要になる。整流回路は、その後段に接続されている平滑コンデンサに、入力電圧が平滑コンデンサの電圧を超えるピーク近傍になる時にだけ電流が流れることから、高周波の電流成分が発生して高周波ノイズ源となるとともに、力率が低下するという問題があった。
力率とは、交流回路における入力電圧と入力電流との積の時間平均である入力有効電力を、入力電圧の実効値と入力電流の実効値との積である皮相電力で割った値であり、有効電力は皮相電力に負荷で決まる係数（力率）をかけたものとなる。交流１００ボルト（Ｖ）に単なる抵抗負荷を接続した場合、電圧波形と電流波形とは同相になり、力率は１となる。しかし、スイッチング電源では、抵抗以外のコンデンサやチョークコイルなどの負荷要因によって電圧位相に対して電流位相がずれてくる。その場合、そのずれた分だけ力率が減少することを補償するために入力電流を大きくする必要があり、これが整流回路に至るまでの入力ラインの電力ロスを増大させてしまう。そこで、力率改善（ＰＦＣ：Power Factor Correction）回路を使用し、力率の低下を防止して電力ロスを抑えるとともに、上記高周波ノイズを抑制する必要がある。
力率改善回路の制御方式には、大きく分けて電流連続制御方式と電流臨界制御方式の２つがある。電流臨界制御方式は、インダクタに流れるインダクタ電流がゼロとなるタイミングを検出し、そのタイミングでスイッチング素子をオンさせる制御方式である。電流臨界制御方式は、インダクタ電流がゼロとなることを検出してスイッチング素子をオンさせるためソフトスイッチングを実現でき、ハードスイッチングとなる電流連続制御方式よりもターンオン損失が小さく、効率がよい。この反面、電流臨界制御方式は、インダクタ電流のピーク値が電流連続制御方式の場合のピーク値よりも高くなり、インダクタの電流容量を高くする必要がある。そのため、消費電力が小さな、たとえば２５０ワット（Ｗ）程度以下のスイッチング電源回路の力率改善回路に用いられ、それ以上容量の大きなスイッチング電源回路の力率改善回路には適さないという特性がある。
力率改善回路とは、スイッチング電源回路において、交流入力電流波形を整流回路により整流された交流入力電圧波形と同相にすることにより、力率を１に近づけるように改善する回路である。力率改善回路は、さらに、有害なＥＭＩ（Electro-Magnetic Interference）発生や機器の破壊に繋がる高周波の電流や電圧を抑制する。
上記の電流連続制御方式および電流臨界制御方式は、それぞれ特徴を有するが、これらを組み合わせることで上記問題に対処した力率改善回路が知られている（たとえば、特許文献１参照）。この特許文献１に示される力率改善回路は、重負荷時に電流臨界制御方式と電流連続制御方式とを切り替えて動作するようにしている。
図８は電流臨界制御方式と電流連続制御方式とを切り替えることが可能な力率改善回路を用いたスイッチング電源回路を示す回路図である。なお、以下の説明においては、端子名とその端子における電圧、信号などは、同じ符号を用いることがある。
図８のスイッチング電源回路においては、交流入力電圧を全波整流回路１によって全波整流し、全波整流回路１の出力端にはコンデンサ２の一端が接続され、コンデンサ２によって後述のスイッチング素子４のスイッチング動作に起因する高周波成分を除去する。全波整流回路１の出力端には、さらに、インダクタ３、ＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）からなるスイッチング素子４、ダイオード５、およびコンデンサ６を含む昇圧回路が接続されている。この昇圧回路によって全波整流回路１から出力される整流電圧を昇圧整流することで、電源出力端子７とグランドとの間に接続される負荷（図示せず）に対して、たとえば、約４００Ｖの直流出力電圧を供給することができる。
力率改善回路１００は、各種機能を一体にした集積回路によって構成され、昇圧回路におけるインダクタ電流と入力電圧の位相を揃えることで、力率を改善するようにしている。
力率改善回路１００は、外部接続端子として、ＦＢ端子、ＩＳ端子、ＯＵＴ端子、ＲＴ端子、およびＣＯＭＰ端子を有している。ＦＢ端子は、出力電圧を帰還するフィードバック信号入力用の端子であり、ＩＳ端子は、グランドとの間に電流検出抵抗Ｒ３が接続され、スイッチング素子４に流れる電流を負電圧に変換してインダクタ３に流れる電流を検出するための端子である。ＯＵＴ端子は、スイッチング素子４を構成するＭＯＳＦＥＴのゲート駆動出力用の端子であり、ＭＯＳＦＥＴのターンオン、ターンオフを制御する。ＲＴ端子は、発振波形を決定する抵抗接続用の端子であって、一端がグランドに接続されたタイミング抵抗Ｒ１が接続され、そのタイミング抵抗Ｒ１の抵抗値に応じた傾きを持つ鋸歯状の発振出力を生成するための端子である。ＣＯＭＰ端子は、位相補償素子を接続するための端子であって、コンデンサＣ１を介してグランドに接続され、このコンデンサＣ１に対して抵抗Ｒ６とコンデンサＣ２との直列回路が並列に接続されている。コンデンサＣ１，Ｃ２および抵抗Ｒ６は、位相補償回路を構成している。なお、力率改善回路１００には、その他に、図示しない電源電圧入力用のＶＣＣ端子、グランド接続用のＧＮＤ端子なども備えている。
力率改善回路１００の内部には、ＦＢ端子に入力される出力電圧の検出値と基準電圧Ｖｒｅｆとの差を増幅して出力するエラーアンプ１１、およびＰＷＭ（パルス幅変調：Pulse Width Modulation）コンパレータ１２が設けられている。力率改善回路１００は、また、発振器１３、レベル変換回路２０、電流連続制御設定回路３０、ＺＣＤ（Zero Current Detection）コンパレータ１６、ＯＲ回路１４ａ，１４ｂ、およびＲＳフリップフロップ１５を有している。力率改善回路１００は、さらに、過電圧保護用のＯＶＰ（Over Voltage Protection）コンパレータ１８、および過電流を検出するためのＯＣＰ（Over Current Protection）コンパレータ１９を有している。
スイッチング素子４は、ドレイン端子がインダクタ３とダイオード５との接続点に接続され、ソース端子が力率改善回路１００のグランドに接続されている。電源出力端子７は、直列接続された抵抗Ｒ４，Ｒ５を介してグランドに接続され、抵抗Ｒ４，Ｒ５の接続点がＦＢ端子に接続されている。
以上の構成のスイッチング電源回路では、力率改善回路１００が昇圧回路におけるインダクタ電流と入力電圧との位相を揃えることで、力率を改善している。以下に、このスイッチング電源回路の動作の詳細を説明する。
力率改善回路１００において、エラーアンプ１１は、トランスコンダクタンスアンプからなり、その非反転入力端子に基準電圧Ｖｒｅｆを受け、反転入力端子にＦＢ端子が接続されている。これにより、力率改善回路１００は、ＦＢ端子の電圧が基準電圧Ｖｒｅｆに等しくなるように制御する。ＦＢ端子は、電源出力端子７を抵抗Ｒ４，Ｒ５で分圧した電圧が入力される。エラーアンプ１１の出力は、ＣＯＭＰ端子およびＰＷＭコンパレータ１２の反転入力端子に接続されている。
ＣＯＭＰ端子には、位相補償回路を構成するためのコンデンサＣ１、抵抗Ｒ６およびコンデンサＣ２が接続され、交流入力電圧の変化に対応するリップル成分を平滑するようにしている。
ＰＷＭコンパレータ１２の非反転入力には、発振器１３の出力波形が入力されている。発振器１３は、一定の電圧が出力されるＲＴ端子を介して外部のタイミング抵抗Ｒ１と接続され、タイミング抵抗Ｒ１の抵抗値によって流れる電流値を基準に内蔵のコンデンサを充電することで、タイミング抵抗Ｒ１に応じた傾きを持つ鋸歯状の発振出力を生成する。発振器１３の出力波形がＣＯＭＰ端子の電圧を超えると、ＰＷＭコンパレータ１２の出力は、ＯＲ回路１４ａを介してＲＳフリップフロップ１５にリセット信号を出力する。これにより、ＲＳフリップフロップ１５は、そのＯＵＴ端子がＬ（Ｌｏｗ）レベルとなり、スイッチング素子４をターンオフ状態にする。
さらに、ＯＲ回路１４ａには、過電圧保護用のＯＶＰコンパレータ１８、過電流保護用のＯＣＰコンパレータ１９の出力が接続されている。
過電圧保護用のＯＶＰコンパレータ１８は、反転入力端子側に基準電圧Ｖｏｖｐを受け、非反転入力端子側にＦＢ端子が接続されている。過電圧保護用のＯＶＰコンパレータ１８は、電源出力電圧が反映されるＦＢ端子電圧が基準電圧Ｖｏｖｐを超えた場合に、出力がＨ（Ｈｉｇｈ）レベルとなってＲＳフリップフロップ１５をリセットする。
また、過電流保護用のＯＣＰコンパレータ１９は、非反転入力端子側に基準電圧Ｖｏｃｐを受け、反転入力端子側には、ＩＳ端子に接続されたレベル変換回路２０が接続され、第２の電流レベル信号Ｓ２を受けるようにしている。過電流保護用のＯＣＰコンパレータ１９は、その出力がＯＲ回路１４ａを介してＲＳフリップフロップ１５のリセット端子に接続され、第２の電流レベル信号Ｓ２が基準電圧Ｖｏｃｐより低くなった場合にＨレベルを出力してＲＳフリップフロップ１５をリセットする。なお、第２の電流レベル信号Ｓ２は、後述するように、抵抗Ｒ３に流れる電流が大きいほど低下する信号である。
なお、ＩＳ端子に接続されるレベル変換回路２０から出力される第１ないし第３の電流レベル信号Ｓ１，Ｓ２，Ｓ３は、基準電圧Ｖｒｅｆ２とＩＳ端子との間の電圧を抵抗分圧した値の異なる信号をそれぞれ出力している。レベル変換回路２０の第１および第２の電流レベル信号Ｓ１，Ｓ２は、電流連続制御設定回路３０に入力され、電流連続制御設定回路３０は、ＯＲ回路１４ｂを介してＲＳフリップフロップ１５に供給される第２のセットパルスＳ８（電流連続制御用のターンオン信号）を生成する。
また、第３の電流レベル信号Ｓ３が供給されるＺＣＤコンパレータ１６の出力信号は、電流臨界制御用のターンオン信号である第１のセットパルスとして、ＯＲ回路１４ｂを介してＲＳフリップフロップ１５のセット端子に入力されている。これら第１ないし第３の電流レベル信号Ｓ１，Ｓ２，Ｓ３および第２のセットパルスＳ８信号の生成については、図９で後述する。
ＯＲ回路１４ｂは、ＺＣＤコンパレータ１６の出力信号である第１のセットパルスと第２のセットパルスＳ８とを入力し、どちらか先にＨレベルとなった信号のタイミングでＲＳフリップフロップ１５をセットし、ＯＵＴ端子をターンオン状態のＨレベルにする。
図９は力率改善回路を構成するレベル変換回路および電流連続制御設定回路の具体的構成を示す回路図である。
レベル変換回路２０は、図９に示したように、４つの直列接続された抵抗Ｒ２１〜Ｒ２４から構成され、一端が正の基準電圧Ｖｒｅｆ２に接続され、他端がＩＳ端子に接続されている。このＩＳ端子には、インダクタ電流検出回路を構成する電流検出抵抗Ｒ３が接続されており、この電流検出抵抗Ｒ３に電流が流れると、インダクタ電流を検出した負電圧のインダクタ電流検出電圧が供給される。
レベル変換回路２０では、ＩＳ端子からの入力電圧をインダクタ電流検出電圧とは反対極性の正電圧側にシフトさせている。これにより、レベル変換回路２０は、インダクタ３に流れるインダクタ電流をこれに比例する第１ないし第３の電流レベル信号Ｓ１，Ｓ２，Ｓ３に変換し、第１ないし第３の電流レベル信号Ｓ１，Ｓ２，Ｓ３をそれぞれ互いに異なる電圧レベルで出力する。なお、ここで「比例する」とは、出力が入力の一次関数となるという意味で使っている。
第１の電流レベル信号Ｓ１は、基準電圧Ｖｒｅｆ２側の抵抗Ｒ２１，Ｒ２２の接続点から出力され、電流連続制御設定回路３０に供給される。また、第２の電流レベル信号Ｓ２は、中間の抵抗Ｒ２２，Ｒ２３の接続点から出力され、力率改善回路１００の過電流保護用のＯＣＰコンパレータ１９および電流連続制御設定回路３０にそれぞれ供給される。さらに、第３の電流レベル信号Ｓ３は、ＩＳ端子側の抵抗Ｒ２３，Ｒ２４の接続点から出力されて力率改善回路１００のＺＣＤコンパレータ１６に供給されている。
なお、ＺＣＤコンパレータ１６は、第３の電流レベル信号Ｓ３を基準電圧Ｖｚｃｄと比較してインダクタ３に流れる電流がゼロとなることを検出するゼロ電流検出回路として機能する。
電流連続制御設定回路３０は、図９に示したように、ピークホールド回路４０およびセットパルス生成回路５０を備え、セットパルス生成回路５０で生成した第２のセットパルスＳ８を図８に示すＯＲ回路１４ｂに出力している。
この第２のセットパルスＳ８は、重負荷に対してスイッチング素子４のオンタイミングをゼロ電流検出のタイミング以前に変更するように機能するものであり、重負荷時での制御方式を電流臨界制御から電流連続制御に切り替えるものである。
この電流連続制御設定回路３０では、ピークホールド回路４０に図８に示すＲＳフリップフロップ１５の出力信号Ｓ０とレベル変換回路２０の第１の電流レベル信号Ｓ１とが入力されている。そして、ピークホールド回路４０では、第１の電流レベル信号Ｓ１からピークレベル信号Ｓ６を生成し、セットパルス生成回路５０では、スイッチング素子４のオンタイミングを規定する第２のセットパルスＳ８を生成している。
ピークホールド回路４０は、ワンショット回路４１、トランスファゲート４２およびホールド回路４３を備えている。ワンショット回路４１は、ＭＯＳＦＥＴ３１、定電流源３２、コンデンサＣ４、インバータ３３，３４、ＮＡＮＤ回路３５、およびインバータ３６を有し、スイッチング素子４のオフタイミングに同期するワンショットパルスＳ４，Ｓ５を生成する。ピークホールド回路４０では、ＭＯＳＦＥＴ３１のゲート端子にＲＳフリップフロップ１５の出力信号Ｓ０が供給されて、ＭＯＳＦＥＴ３１がオン・オフされる。これにより、ＭＯＳＦＥＴ３１に並列接続されたコンデンサＣ４は、ＭＯＳＦＥＴ３１による放電と定電流源３２による充電とを繰り返すように動作する。インバータ３３には、ＲＳフリップフロップ１５の出力信号Ｓ０が入力され、インバータ３４の入力端子は、コンデンサＣ４と定電流源３２との接続点に接続されて、コンデンサＣ４の充電電圧が供給される。２つのインバータ３３，３４の出力電圧は、いずれもＮＡＮＤ回路３５に入力され、ワンショットパルスＳ４が生成される。ＮＡＮＤ回路３５で生成されたワンショットパルスＳ４は、さらにインバータ３６で反転され、もうひとつの逆相のワンショットパルスＳ５が生成される。
これらのワンショットパルスＳ４，Ｓ５は、それぞれトランスファゲート４２の反転入力端子および非反転入力端子に供給される。ここで、トランスファゲート４２は、ワンショットパルスＳ４がＬレベル、ワンショットパルスＳ５がＨレベルの場合に、オン（導通）状態となる。
ホールド回路４３は、抵抗Ｒ７とコンデンサＣ３とを直列接続した回路から構成され、トランスファゲート４２がオン状態となったときのレベル変換回路２０の第１の電流レベル信号Ｓ１をホールドし、ピークレベル信号Ｓ６を出力する。
セットパルス生成回路５０は、増幅回路（ボルテージフォロワ）５１、２つの抵抗Ｒ８，Ｒ９を直列接続した抵抗回路、および比較回路５２を有している。増幅回路５１は、ピークホールド回路４０で生成されたピークレベル信号Ｓ６をインピーダンス変換するものであり、その出力端子が抵抗Ｒ８，Ｒ９を介してＧＮＤ接続されている。これにより、増幅回路５１は、ピークレベル信号Ｓ６に等しい電圧を出力し、その電圧が抵抗Ｒ８，Ｒ９で分圧されて基準電位信号Ｓ７が生成される。比較回路５２は、その反転入力端子に基準電位信号Ｓ７が供給され、非反転入力端子にレベル変換回路２０から第２の電流レベル信号Ｓ２が供給されて、第２の電流レベル信号Ｓ２を基準電位信号Ｓ７の電圧レベルと比較する。比較回路５２は、第２の電流レベル信号Ｓ２が基準電位信号Ｓ７を超える電圧となった場合に第２のセットパルスＳ８を出力し、これがＯＲ回路１４ｂを介してＲＳフリップフロップ１５のセット端子へ入力される。
図１０は電流連続制御設定回路を構成するワンショット回路の要部信号波形を示すタイミング図である。
ワンショット回路４１では、ＲＳフリップフロップ１５の出力信号Ｓ０が供給され、その出力信号Ｓ０が時刻ｔ０以前から時刻ｔ１までの間でＬレベルとなっていて、ＭＯＳＦＥＴ３１は、スイッチング素子４と同様にオフ状態となっている。そのとき、コンデンサＣ４には、定電流源３２からの充電電流が流れているため、時刻ｔ０においては、既にコンデンサＣ４は、所定の電圧レベル（Ｈレベル）まで充電されている。そのため、時刻ｔ０からｔ１の期間では、出力信号Ｓ０が入力されたインバータ３３からはＨレベルがＮＡＮＤ回路３５に出力され、インバータ３４からはＬレベルがＮＡＮＤ回路３５に出力される。これにより、ＮＡＮＤ回路３５は、Ｈレベルを出力し、インバータ３６は、Ｌレベルを出力することから、トランスファゲート４２はオフ（遮断）状態となっている。
次に、時刻ｔ１で出力信号Ｓ０がＨレベルになると、ＭＯＳＦＥＴ３１がオンすることによりコンデンサＣ４が放電されて直ちにインバータ３４への入力がＬレベルに反転し、同時に２つのインバータ３３，３４の出力信号もそれぞれＬ，Ｈレベルに反転する。それでも、ＮＡＮＤ回路３５の出力は、Ｈレベルに保持されるため、トランスファゲート４２のオフ状態には変化が生じない。
次に、出力信号Ｓ０がＬレベルに復帰する時刻ｔ２では、インバータ３３は、直ちにＨレベルを出力する。しかし、インバータ３４の入力では、定電流源３２からの充電電流がコンデンサＣ４に流れ始めるだけなので、インバータ３４の出力は、Ｈレベル状態を継続する。そのため、ＮＡＮＤ回路３５の出力がＨレベルからＬレベルに反転するとともにインバータ３６の出力がＬレベルからＨレベルに反転する。これにより、ワンショット回路４１は、それぞれＬレベル、ＨレベルのワンショットパルスＳ４，Ｓ５がトランスファゲート４２へ入力される。
こうして、時刻ｔ２から時刻ｔ３の間では、ワンショット回路４１で互いに相補的な信号として生成されたワンショットパルスＳ４，Ｓ５によりトランスファゲート４２が導通状態となり、第１の電流レベル信号Ｓ１がホールド回路４３に入力されるようになる。
ホールド回路４３では、トランスファゲート４２を介して入力される第１の電流レベル信号Ｓ１がピークレベル信号Ｓ６としてコンデンサＣ３に保持される。すなわち、インダクタ電流は、スイッチング素子４がオンしている間は増加を続けるためスイッチング素子４がオフする瞬間に最大値となり、ワンショット回路４１からのワンショットパルスＳ４，Ｓ５は、スイッチング素子４がオフした直後に発生する。
したがって、ホールド回路４３では、インダクタ電流のピーク値に対応する第１の電流レベル信号Ｓ１のピーク値をサンプルホールドしたピークレベル信号Ｓ６を保持することになる。
なお、ワンショット回路４１では、時刻ｔ３になって、定電流源３２によりコンデンサＣ４がインバータ３４の閾値電圧Ｖｔｈを超えて充電されれば、インバータ３４の出力状態がＬレベルに反転し、ＮＡＮＤ回路３５の出力がＬレベルからＨレベルに反転するとともにインバータ３６の出力がＨレベルからＬレベルに反転する。これによりトランスファゲート４２がオフ状態になる。すなわち、時刻ｔ２から時刻ｔ３の期間でワンショットパルスＳ４，Ｓ５のパルス幅が規定される。
なお、時刻ｔ２から時刻ｔ３の期間は、図１０では理解がし易いように長めに示しているが、実際には、上記のサンプルホールド動作が可能な範囲でできるだけ短い時間に設定されている。
図１１は電流連続制御設定回路の要部信号波形を示すタイミング図であって、（Ａ）はピークホールド回路の動作波形を示し、（Ｂ）はセットパルス生成回路の動作波形を示している。
図１１の（Ａ）は、ピークホールド回路４０に入力される出力信号Ｓ０、出力信号Ｓ０が立ち下がるタイミングで形成されるワンショットパルスＳ５、第１の電流レベル信号Ｓ１、および第１の電流レベル信号Ｓ１から生成されるピークレベル信号Ｓ６を示している。
上述のように、電流検出抵抗Ｒ３にインダクタ電流が流れると、電流検出抵抗Ｒ３は、負電圧のインダクタ電流検出電圧を生成してＩＳ端子に供給する。そして、インダクタ電流が大きいほどインダクタ電流検出電圧の絶対値が大きくなるため、第１の電流レベル信号Ｓ１は、インダクタ電流が大きいほど図１１の（Ａ）の下側に伸びる特性を示す。したがって、図１１の（Ａ）に示す第１の電流レベル信号Ｓ１のボトムピーク値およびピークレベル信号Ｓ６が下にあるほど、インダクタ電流のスイッチング周期ごとのピーク値が大きいことになる。
また、上述のように、力率改善回路１００は、スイッチング電源回路における交流入力電流波形を整流後の交流入力電圧波形と同相にするものであるから、ピークレベル信号Ｓ６の波形は、整流後の交流入力電圧波形にほぼ相似となる。すなわち、スイッチング素子４およびインダクタ３に多くの電流が流れる重負荷時には、第１の電流レベル信号Ｓ１から生成されるピークレベル信号Ｓ６がより大きな曲率で変化する。
図１１の（Ｂ）は、セットパルス生成回路５０の動作波形として、比較回路５２に入力される基準電位信号Ｓ７および第２の電流レベル信号Ｓ２と、比較回路５２での比較出力としてセットパルス生成回路５０から出力される第２のセットパルスＳ８とを示している。
セットパルス生成回路５０では、整流後の交流入力電圧とほぼ同相で変化する基準電位信号Ｓ７と第２の電流レベル信号Ｓ２との電圧レベルを比較している。基準電位信号Ｓ７は、上述のようにピークホールド回路４０から出力されたピークレベル信号Ｓ６をレベルシフト（分圧）した信号であって、重負荷時にはより大きな曲率で変化する。また、第２の電流レベル信号Ｓ２は、第１の電流レベル信号Ｓ１と同様、インダクタ３に流れるインダクタ電流に比例して変化するものであり、第１の電流レベル信号Ｓ１とは電圧レベルだけが異なっている。
スイッチング素子４がオフしてインダクタ電流が減少し、これに伴い第２の電流レベル信号Ｓ２が上昇して基準電位信号Ｓ７に等しくなると、比較回路５２からスイッチング素子４のオンタイミングを規定する第２のセットパルスＳ８が出力される。
図１２は力率改善回路の動作の信号波形を示す図であって、（Ａ）は軽負荷時の臨界動作における信号波形を示し、（Ｂ）は重負荷時の連続動作における信号波形を示している。
ここでは、図１２の（Ａ）および（Ｂ）のいずれも、交流電源における交流入力電圧波形を基準として、インダクタ電流波形、交流入力電圧波形とほぼ同相で変化する基準電位信号Ｓ７、力率改善回路１００のＩＳ端子に入力されたインダクタ電流検出電圧の電圧波形、およびＯＵＴ端子から出力される信号の電圧波形を示している。なお、図のＯＵＴ端子から出力される信号の電圧波形については、パルス幅には意味がなく、パルス間隔に意味をもたせている。インダクタ電流がゼロとなるときの第２の電流レベル信号Ｓ２（ゼロ電流検出レベル）、すなわち図１２の（Ａ）におけるインダクタ電流検出電圧波形のトップピーク値をレベルシフトした値は、負荷の軽重に関係なく以下に示す一定の大きさとなる。
Ｖｚｅｒｏ＝Ｖｒｅｆ２・（Ｒ２３＋Ｒ２４）／（Ｒ２１＋Ｒ２２＋Ｒ２３＋Ｒ２４）
このとき、軽負荷時のインダクタ電流検出電圧波形のボトムピーク値は、絶対値が小さな負電圧となるため、基準電位信号Ｓ７の波形のボトムが図１２の（Ｂ）のものより上側に位置し、基準電位信号Ｓ７の最小値がゼロ電流検出レベルより大きくなる。したがって、このような軽負荷時では、第２のセットパルスＳ８は出力されず、ＺＣＤコンパレータ１６がインダクタ電流ゼロを検出して第１のセットパルスを出力するタイミングでスイッチング素子４がオンする。この場合、インダクタ電流がゼロとなったタイミングでスイッチング素子４がオフからオンに変化するので、力率改善回路１００は、電流臨界制御方式で動作する。
一方、負荷が重くなると、図１２の（Ｂ）に示すように基準電位信号Ｓ７が大きな曲率で下方に変位し、その一部がゼロ電流検出レベルより低くなった時点で、第２のセットパルスＳ８がＺＣＤコンパレータ１６からの第１のセットパルスに先行して出力されるようになる。そのため、重負荷時には、力率改善回路１００は、制御方式が電流臨界制御から電流連続制御に切り替わることになる。
図１３はスイッチング電源回路で重負荷時に流れるインダクタ電流の波形を示す図である。
この図１３には、インダクタ電流の最大値を接続した包絡線と最小値を接続した包絡線とを示している。図１２において説明したように、従来の力率改善回路１００では、インダクタ電流検出電圧を用いて負荷の軽重を判断し、電流臨界制御方式と電流連続制御方式を切り替えるようにしている。このため、交流入力電圧波形とほぼ同相で変化するインダクタ電流の最大値を接続した包絡線波形の瞬時値が小さい領域（すなわち、時刻ｔ１１と時刻ｔ１２の中間領域、時刻ｔ１２と時刻ｔ１３の中間領域）では電流臨界制御方式となり、最大値を接続した包絡線波形の瞬時値が大きい領域では電流連続制御方式となることがわかる。
前述の力率改善回路１００の場合、電源出力電圧が４００Ｖで一定とすると、上下に振動するインダクタ電流の平均値が１スイッチング周期の供給電力に比例する。そのため、従来の電流臨界制御の場合と同じ大きさのインダクタであっても、重負荷では電流臨界制御方式から電流連続制御方式に切り替えることにより、同じ最大ピーク電流値の条件で負荷に供給可能な電力を大きく設定でき、より大きな負荷に所定の直流電圧を供給できる。また、見方を変えれば、同じ電力を負荷に供給する場合は電流連続制御の方が電流臨界制御時のピーク電流より低い状態で同じ電力を供給できることになる。
特表２０１３―５０９１４１号公報
これまでに説明した電流臨界制御から電流連続制御へ切り替える方式の場合、負荷が重くなるにつれて交流入力波形の電圧の高い部分から電流連続制御が始まる。負荷が重くなると、交流入力電圧が大きい部分ほど、電流連続制御の連続電流成分となるオフセット電流の比率が増加してターンオン時の電流が大きくなる。そのため、ＣＯＭＰ端子の電圧によって設定される一定のオン幅で動作する場合は、交流入力電圧が高い部分ほど電流連続となった部分のオフセット電流が加算されて、ピーク電流が大きくなってしまう。その結果、交流入力電圧のサイン波形に対し電流波形がサイン波形から山の高い波形に歪んでしまうため、力率が悪化するという問題点がある。
これを、前述の図１３のインダクタ電流の波形で見ると、電流連続制御の部分でインダクタ電流のピークが大きくなっており、時刻ｔ１１，ｔ１２，ｔ１３の高位相角９０°の部分で電流波形のピークが大きくなり、少し先が尖った形に歪みが発生する。なお、本発明では、「高位相角」という用語を、整流後の交流入力電圧波形が極大となる位相角およびその近傍の位相角という意味で使っている。
本発明はこのような点に鑑みてなされたものであり、交流入力波形の高位相角の部分で電流連続制御によりピーク電流が大きくなることによる電流波形の歪みおよび力率の悪化を改善したスイッチング電源回路および力率改善回路を提供することを目的とする。
本発明では上記の課題を解決するために、交流電源を全波整流して脈流出力を得る整流回路と、該整流回路に接続されたインダクタと、スイッチング素子と、出力コンデンサとを有し、前記交流電源から所定の大きさの直流出力電圧を生成して負荷に供給するスイッチング電源回路が提供される。このスイッチング電源回路は、前記交流電源の位相角を検出する位相角検出回路と、前記インダクタに流れる電流を検出してインダクタ電流検出電圧を出力するインダクタ電流検出回路と、前記インダクタ電流検出電圧を互いに異なる電圧レベルの第１、第２の電流レベル信号に変換するレベル変換回路と、前記第１の電流レベル信号から全波整流された交流入力電圧波形とほぼ同相で変化する基準電位信号を生成して前記第２の電流レベル信号の電圧レベルと比較することにより前記スイッチング素子のオンタイミングを規定するセットパルスを生成する連続制御設定回路と、前記インダクタに流れる電流がゼロとなることを検出するゼロ電流検出回路と、前記連続制御設定回路で規定される前記スイッチング素子のオンタイミングと前記インダクタに流れる電流がゼロとなることを前記ゼロ電流検出回路が検出するタイミングのいずれが早いタイミングの信号であるかを判定し、該判定の結果を用いて前記連続制御設定回路で規定される前記スイッチング素子のオンタイミングと前記インダクタに流れる電流がゼロとなることを前記ゼロ電流検出回路が検出するタイミングのいずれかを選択するオンタイミング選択回路と、を備え、前記位相角検出回路は、あらかじめ指定した位相角の時点で前記オンタイミング選択回路による前記判定の結果に基づいて前記連続制御設定回路が規定するオンタイミングの有効・無効を設定し、前記オンタイミング選択回路は、前記連続制御設定回路が規定するオンタイミングの有効を前記位相角検出回路が設定しているときだけ、前記連続制御設定回路が生成するオンタイミングを規定する前記セットパルスで前記スイッチング素子をオンに切り替えるようにしたことを特徴とする。
本発明では、また、交流電源を全波整流して脈流出力を得る整流回路と、該整流回路に接続されたインダクタと、スイッチング素子と、出力コンデンサと、前記インダクタに流れる電流を検出してインダクタ電流検出電圧を出力するインダクタ電流検出回路とを有し、前記交流電源から所定の大きさの直流出力電圧を生成して負荷に供給するスイッチング電源回路の力率改善回路が提供される。この力率改善回路は、前記交流電源の位相角を検出する位相角検出回路と、前記インダクタ電流検出電圧を互いに異なる電圧レベルの第１、第２の電流レベル信号に変換するレベル変換回路と、前記第１の電流レベル信号から全波整流された交流入力電圧波形とほぼ同相で変化する基準電位信号を生成して前記第２の電流レベル信号の電圧レベルと比較することにより前記スイッチング素子のオンタイミングを規定するセットパルスを生成する連続制御設定回路と、前記インダクタに流れる電流がゼロとなることを検出するゼロ電流検出回路と、前記連続制御設定回路で規定される前記スイッチング素子のオンタイミングと前記インダクタに流れる電流がゼロとなることを前記ゼロ電流検出回路が検出するタイミングのいずれが早いタイミングの信号であるかを判定し、該判定の結果を用いて前記連続制御設定回路で規定される前記スイッチング素子のオンタイミングと前記インダクタに流れる電流がゼロとなることを前記ゼロ電流検出回路が検出するタイミングのいずれかを選択するオンタイミング選択回路と、を備え、前記位相角検出回路は、あらかじめ指定した位相角の時点で前記オンタイミング選択回路による前記判定の結果に基づいて前記連続制御設定回路が規定するオンタイミングの有効・無効を設定し、前記オンタイミング選択回路は、前記連続制御設定回路が規定するオンタイミングの有効を前記位相角検出回路が設定しているときだけ、前記連続制御設定回路が生成するオンタイミングを規定する前記セットパルスで前記スイッチング素子をオンに切り替えるようにしたことを特徴とする。
上記構成のスイッチング電源回路および力率改善回路は、交流入力電圧波形の高位相角の部分での電流連続制御への切り替えをマスキングしたことで、高位相角の部分で電流連続制御によりピーク電流が大きくなることによる電流波形の歪みおよび力率の悪化を改善できるという利点がある。
本発明の実施の形態に係るスイッチング電源回路を示す回路図である。 電流連続制御設定回路の構成例を示す回路図である。 位相角検出回路の構成例を示す回路図である。 ピーク値監視回路の構成例を示す回路図である。 位相角検出回路の動作波形を示す図である。 セレクタ回路の構成例を示す回路図である。 電流ピークとピークホールド信号を分圧した基準電位信号とを従来例と本実施の形態とで比較した図であって、（Ａ）は従来例の臨界制御の最大電流時を示し、（Ｂ）は本実施の形態の臨界制御の最大電流時を示し、（Ｃ）は従来例の中負荷時を示し、（Ｄ）は本実施の形態の中負荷時を示し、（Ｅ）は従来例／本実施の形態の重負荷時を示している。 電流臨界制御方式と電流連続制御方式とを切り替えることが可能な力率改善回路を用いたスイッチング電源回路を示す回路図である。 力率改善回路を構成するレベル変換回路および電流連続制御設定回路の具体的構成を示す回路図である。 電流連続制御設定回路を構成するワンショット回路の要部信号波形を示すタイミング図である。 電流連続制御設定回路の要部信号波形を示すタイミング図であって、（Ａ）はピークホールド回路の動作波形を示し、（Ｂ）はセットパルス生成回路の動作波形を示している。 力率改善回路の動作の信号波形を示す図であって、（Ａ）は軽負荷時の臨界動作における信号波形を示し、（Ｂ）は重負荷時の連続動作における信号波形を示している。 スイッチング電源回路で重負荷時に流れるインダクタ電流の波形を示す図である。
以下、図面を参照して本発明の実施の形態について詳細に説明する。
図１は本発明の実施の形態に係るスイッチング電源回路を示す回路図、図２は電流連続制御設定回路の構成例を示す回路図である。なお、以下では、従来例である図８および図９に示す回路の対応する構成要素、端子名、信号名などは、同一の符号を用いて重複する説明を省略する。
図１に示すスイッチング電源回路は、交流電源を全波整流して脈流出力を得る全波整流回路１、および全波整流回路１に接続されたインダクタ３を有し、交流電源から所定の大きさの直流出力電圧を負荷に供給するものである。このスイッチング電源回路において、力率改善回路１０は、図８の従来例のスイッチング電源回路の力率改善回路１００と比較して、位相角検出回路６０とセレクタ回路（オンタイミング選択回路）７０とが追加されている。位相角検出回路６０は、交流入力電圧の位相角を検出するためのものであり、セレクタ回路７０は、電流臨界制御用のターンオン信号と電流連続制御用のターンオン信号（第２のセットパルスＳ８）とのどちらが先に入力されてきたかを判定するためのものである。
電流連続制御設定回路３０は、図２に示したように、図９に示す従来例の回路と同じ構成であるが、新たに、ワンショットパルスＳ５およびピークホールド信号Ｓ９を出力して、位相角検出回路６０に供給するようにしている。
位相角検出回路６０は、電流連続制御設定回路３０からのワンショットパルスＳ５およびピークホールド信号Ｓ９と、ＲＳフリップフロップ１５の出力信号Ｓ０と、セレクタ回路７０からの信号Ｓ１０とを入力している。位相角検出回路６０は、また、電流連続制御を行うかどうかを決定する信号Ｓ１１を生成し、セレクタ回路７０に供給している。
図３は位相角検出回路の構成例を示す回路図、図４はピーク値監視回路の構成例を示す回路図、図５は位相角検出回路の動作波形を示す図、図６はセレクタ回路の構成例を示す回路図である。図７は電流ピークとピークホールド信号を分圧した基準電位信号とを従来例と本実施の形態とで比較した図であって、（Ａ）は従来例の臨界制御の最大電流時を示し、（Ｂ）は本実施の形態の臨界制御の最大電流時を示し、（Ｃ）は従来例の中負荷時を示し、（Ｄ）は本実施の形態の中負荷時を示し、（Ｅ）は従来例／本実施の形態の重負荷時を示している。
位相角検出回路６０は、図３に示したように、ＲＳフリップフロップ１５の出力信号Ｓ０（ＯＵＴ端子の信号）および電流連続制御設定回路３０からのピークホールド信号Ｓ９が入力され、信号Ｓ１００を出力するピーク値監視回路１１０を備えている。このピーク値監視回路１１０の出力は、Ｄフリップフロップ６１のデータ入力端子に接続され、Ｄフリップフロップ６１のクロック入力端子には、ワンショットパルスＳ５が入力するように構成されている。Ｄフリップフロップ６１の出力端子は、Ｄフリップフロップ６２のデータ入力端子に接続され、Ｄフリップフロップ６２のクロック入力端子は、発振器６３の出力端子に接続されている。
Ｄフリップフロップ６２の出力端子は、インバータ２０２，２０３を介してワンショット回路６４の入力端子に接続されるとともに、ラッチ回路６６のクロック入力端子に接続されている。発振器６３の出力端子は、また、カウンタ６５およびダウンカウンタ６７のクロック入力端子にそれぞれ接続されている。ワンショット回路６４の出力端子は、カウンタ６５のリセット端子と、ＯＲ回路２０９の一方の入力端子と、カウンタ２０４のリセット端子とに接続されている。
カウンタ６５は、１１ビット構成を有し、１１ビットによるカウント数の１／８に対応する上位８ビットの出力が８ビット構成のラッチ回路６６の入力に接続されている。ラッチ回路６６の出力は、８ビット構成のダウンカウンタ６７の入力に接続されている。ダウンカウンタ６７のＺｅｒｏ端子は、ＯＲ回路２０９の他方の入力端子に接続され、ＯＲ回路２０９の出力端子は、ダウンカウンタ６７のＬｏａｄ端子に接続されている。ダウンカウンタ６７の８つの出力端子（Ｑ０−Ｑ７）は、ＮＯＲ回路６８，６９の入力端子に接続され、ＮＯＲ回路６８，６９の出力端子は、ＡＮＤ回路２００の入力端子に接続されている。ＡＮＤ回路２００の出力端子は、Ｄフリップフロップ２０１のデータ入力端子に接続され、Ｄフリップフロップ２０１のクロック入力端子には、発振器６３の出力端子に接続されている。
Ｄフリップフロップ２０１の出力端子は、カウンタ２０４のクロック入力端子に接続され、カウンタ２０４の３ビットの出力端子は、デコーダ２０５のＡＮＤ回路２１０，２１１の入力端子に接続されている。ＡＮＤ回路２１０は、カウンタ２０４の出力（Ｑ２，Ｑ０）を受ける入力端子を反転入力端子にして、カウンタ２０４の出力（Ｑ２，Ｑ１，Ｑ０）が（０，１，０）、すなわち「２」を検出するようにしている。ＡＮＤ回路２１１は、カウンタ２０４の出力（Ｑ０）を受ける入力端子を反転入力端子にして、カウンタ２０４の出力（Ｑ２，Ｑ１，Ｑ０）が（１，１，０）、すなわち「６」を検出するようにしている。ＡＮＤ回路２１０の出力端子は、ＲＳフリップフロップ２０８のセット端子に接続されている。ＡＮＤ回路２１１の出力端子は、ワンショット回路２１２を介してＡＮＤ回路２１３の一方の入力端子に接続され、ＡＮＤ回路２１３の他方の反転入力端子には、セレクタ回路７０からの信号Ｓ１０が入力されている。ＡＮＤ回路２１３の出力端子は、ＲＳフリップフロップ２０８のリセット端子に接続され、ＲＳフリップフロップ２０８の出力端子は、電流連続制御を行うかどうかを決定する信号Ｓ１１を出力し、セレクタ回路７０に供給している。
位相角検出回路６０のピーク値監視回路１１０は、図４に示したように、インバータ１３０と、ピークホールド回路１４０と、増幅回路（ボルテージフォロワ）１５１と、比較回路１５２とを備えている。
ピークホールド回路１４０は、ワンショット回路１４１、トランスファゲート１４２およびホールド回路１４３を備えている。
ワンショット回路１４１は、ゲート端子にＲＳフリップフロップ１５の出力信号Ｓ０がインバータ１３０により反転されて供給されるＭＯＳＦＥＴ１３１を有している。ＭＯＳＦＥＴ１３１のドレイン端子は、定電流源１３２に接続され、ＭＯＳＦＥＴ１３１のソース端子は、グランドに接続されている。ＭＯＳＦＥＴ１３１のドレイン端子と定電流源１３２との接続点は、コンデンサＣ１０４の一方の端子とインバータ１３４の入力端子とに接続されている。コンデンサＣ１０４の他方の端子は、グランドに接続されている。ＭＯＳＦＥＴ１３１のゲート端子は、また、インバータ１３３の入力端子に接続されている。インバータ１３３，１３４の出力端子は、ＮＡＮＤ回路１３５の入力端子に接続され、ＮＡＮＤ回路１３５の出力端子は、インバータ１３６の入力端子に接続されている。ＮＡＮＤ回路１３５の出力端子は、また、トランスファゲート１４２の反転入力端子に接続され、インバータ１３６の出力端子は、トランスファゲート１４２の非反転入力端子に接続されている。ここで、トランスファゲート１４２は、ＮＡＮＤ回路１３５の出力信号Ｓ１０４がＬレベル、インバータ１３６の出力信号Ｓ１０５がＨレベルの場合に、オン状態となり、電流連続制御設定回路３０からのピークホールド信号Ｓ９をホールド回路１４３に供給する。
ホールド回路１４３は、一方の端子にトランスファゲート１４２の出力端子が接続される抵抗Ｒ１０７を有し、この抵抗Ｒ１０７の他方の端子は、コンデンサＣ１０３を介してグランドに接続されている。抵抗Ｒ１０７とコンデンサＣ１０３との接続点は、増幅回路１５１の非反転入力端子に接続され、コンデンサＣ１０３にホールドされたピークレベル信号Ｓ１０６を供給する。
増幅回路１５１の出力端子は、自身の反転入力端子に接続されるとともに、比較回路１５２の反転入力端子に接続されてその反転入力端子にピークレベル信号Ｓ１０９を供給する。比較回路１５２の非反転入力端子には、電流連続制御設定回路３０からのピークホールド信号Ｓ９が供給される。比較回路１５２は、ピークホールド信号Ｓ９とピークレベル信号Ｓ１０６とを比較し、ピークホールド信号Ｓ９の変化を表す信号Ｓ１００をＤフリップフロップ６１に供給する。
ここで、以上の構成のピーク値監視回路１１０について説明する。電流のピークホールド信号Ｓ９が入力されるピーク値監視回路１１０は、電流連続制御設定回路３０に内蔵されているピークホールド回路４０と同様のピークホールド回路１４０を有するが、電流連続制御設定回路３０のピークホールド回路４０とは逆相で動作する。すなわち、ＲＳフリップフロップ１５の出力信号Ｓ０（ＯＵＴ端子の信号）の立ち上がりに同期したワンショット回路１４１がトランスファゲート１４２を導通させて、ピークホールド信号Ｓ９の信号値をホールド回路１４３のコンデンサＣ１０３に充電して保持する。ホールド回路１４３に保持された信号値は、増幅回路１５１でインピーダンス変換されて、ピークレベル信号Ｓ１０９として出力される。このピークレベル信号Ｓ１０９の値は、ピークホールド信号Ｓ９の電圧値をコピーした値となる。比較回路１５２は、ピークホールド信号Ｓ９と増幅回路１５１のピークレベル信号Ｓ１０９の値とを比較して出力する。
ピークホールド信号Ｓ９の値は、次のＲＳフリップフロップ１５の出力信号Ｓ０の立ち下がりで更新される。比較回路１５２は、その更新のタイミングで、前サイクルの電流ピーク値と更新された次の電流ピーク値とを比較する。ここで、ピークホールド信号Ｓ９の値が前回より減少（負電圧で電流値は入力されるので、実際の電流ピーク値は増加）していれば、比較回路１５２は、Ｌレベルの信号Ｓ１００を出力する。逆に、ピークホールド信号Ｓ９の値が前回より増加（実際のピーク電流値は減少）していれば、比較回路１５２は、Ｈレベルの信号Ｓ１００を出力する。
図３に戻り、Ｄフリップフロップ６１は、ＲＳフリップフロップ１５の出力信号Ｓ０のオフ（Ｌレベル）に同期してサンプリングを開始するワンショットパルスＳ５がサンプリングを完了したタイミングで信号Ｓ１００を取り込む。Ｄフリップフロップ６１の出力信号Ｓ６１は、ピークホールド信号Ｓ９が減少（実際の電流ピーク値は増加）中はＬレベルを出力し、ピークホールド信号Ｓ９が増加（実際の電流ピーク値は減少）中はＨレベルを出力する。
実際の電流ピーク値は、交流入力電圧に比例して変化するので、Ｄフリップフロップ６１の出力信号Ｓ６１は、入力電圧が上昇中はＬレベル、位相角９０度で最大となり、入力電圧が減少に転ずると、出力信号Ｓ６１はＨレベルに変化する。このことから、出力信号Ｓ６１がＬレベルからＨレベルに変化するタイミングが交流入力電圧のピーク電圧部（位相角９０度）であると判断できる。
発振器６３は、１０マイクロ秒（μｓ）周期のクロック信号を発生させるものであり、ここでは、中の詳細な構成は省略する。このクロック信号でＤフリップフロップ６２がＤフリップフロップ６１の出力信号Ｓ６１をサンプリングし、カウンタ６５がクロック信号の発生数をカウントすることで、出力信号Ｓ６１がＬレベルからＨレベルに切り替わるタイミングの間隔をカウントする。この間隔が交流入力電圧の最大電圧から最大電圧を示す１周期Ｔとなる。
商用交流入力電圧は、５０ヘルツ（Ｈｚ）または６０Ｈｚでこれを全波整流回路１で整流しているので、周期Ｔは、１０ミリ秒（ｍｓ）または８．３３ｍｓである。この期間を１０μｓのクロック信号でカウントするので、カウンタ６５は、余裕を持って最大２０．４８ｍｓまでカウントが可能な１１ビットで構成している。
出力信号Ｓ６１がＬレベルからＨレベルに切り替わるタイミングを示す信号をＤフリップフロップ６２が出力すると、ラッチ回路６６は、カウンタ６５の上位側８ビットを記憶する。その後、Ｄフリップフロップ６２の出力がＨレベルとなる立ち上がりエッジのタイミングからインバータ２０２，２０３を通して少し遅らせた信号からリセットパルスをワンショット回路６４が生成する。そのリセットパルスでカウンタ６５がリセットされると、その後にカウンタ６５が次の周期Ｔをカウントすることを繰り返す。
ラッチ回路６６が記憶した８ビットデータは、周期Ｔのカウント数を３ビットシフトしたデータとなるため、周期Ｔの８分の１のカウント数となる（ちなみに８で割った余りは切り捨てとなる）。
ワンショット回路６４が生成したリセットパルスは、また、ＯＲ回路２０９を介してダウンカウンタ６７のＬｏａｄ端子に入力されているので、ラッチ回路６６にラッチされたデータは、ダウンカウンタ６７にもロードされて初期値としてセットされる。
ダウンカウンタ６７は、クロック信号が入力されるごとにダウンカウントする。ダウンカウンタ６７のカウント値が「１」となったときに、ＮＯＲ回路６８，６９およびＡＮＤ回路からなる回路がＤフリップフロップ２０１のデータ入力端子にＨレベル信号を出力し、次のゼロとなるクロック信号で、ロード信号を出力して、また、ラッチ回路６６のラッチデータに初期化される。
ダウンカウンタ６７が周期Ｔの８分の１をカウントするごとにＤフリップフロップ２０１の出力が変化する（１０μｓだけＨレベルになる）ので、Ｄフリップフロップ２０１からは、カウンタ２０４に１／８＊Ｔ周期（位相角の大きさ１８０／８＝２２．５度に相当）の第２のクロック信号が入力されることになる。カウンタ２０４の出力には、デコーダ２０５が接続されている。
デコーダ２０５では、ＡＮＤ回路２１０，２１１により、カウンタ２０４の出力（Ｑ２，Ｑ１，Ｑ０）に接続されて、出力（Ｑ２，Ｑ１，Ｑ０）が「２」を表す（０，１，０）または「６」を表す（１，１，０）に切り替わったことを検出する。カウンタ２０４の「２」は、２／８＊Ｔのタイミング（位相角がピークの９０度から２２．４度×２＝４５度経過した１３５度）を表している。また、「６」は、６／８＊Ｔのタイミング（位相角がピークの９０度から２２．４度×６＝１３５度経過した２２５度＝次周期の４５度）を表している。
交流入力電圧の位相角が１３５度のとき、ＡＮＤ回路２１０は、カウンタ２０４の「２」を検出してＨレベルの信号をＲＳフリップフロップ２０８のセット端子に供給し、ＲＳフリップフロップ２０８をセットする。これにより、ＲＳフリップフロップ２０８は、Ｈレベルの信号Ｓ１１を出力する。この信号Ｓ１１のＨレベルは、力率改善回路１０が電流連続制御を行うことを表しており、その前の高位相角領域で電流連続制御の動作が無効となっていても、これ以降は電流連続制御の動作が有効となることを意味する。
交流入力電圧の位相角が４５度のとき、ＡＮＤ回路２１１は、カウンタ２０４の「６」を検出してＨレベルの信号をワンショット回路２１２に出力する。これにより、ワンショット回路２１２は、ワンショットパルスを出力し、ＡＮＤ回路２１３の入力端子に供給する。ＡＮＤ回路２１３の反転入力端子には、セレクタ回路７０から信号Ｓ１０を受けている。この信号Ｓ１０は、電流臨界制御用のターンオン信号と電流連続制御用のターンオン信号のどちらが先に生成されるかを表す生成順判定信号であり、Ｈレベルの場合は電流連続制御用、Ｌレベルの場合は電流臨界制御用のターンオン信号が先に生成されることを表す。
ここで、信号Ｓ１０がＬレベルであれば、負荷が軽いと判定され、カウンタ２０４の出力が「６」となるタイミングでＡＮＤ回路２１３の出力端子がＨレベルとなることによってＲＳフリップフロップ２０８がリセットされる。これにより、ＲＳフリップフロップ２０８の出力の信号Ｓ１１は、Ｌレベルとなり、力率改善回路１０は、電流連続制御の動作が無効に切り替わり、高位相角領域では電流臨界制御の動作となる。また、カウンタ２０４の出力が「６」となるタイミングで、信号Ｓ１０がＨレベルとなっていれば、重負荷と判定されてＡＮＤ回路２１３の出力端子がＬレベルとなる。これにより、ＲＳフリップフロップ２０８の出力の信号Ｓ１１は、Ｈレベルのままとなり、電流連続制御の動作が高位相角でも有効となる。
次に、位相角検出回路６０の動作について図５に示す動作波形を参照して説明する。
電流ピーク値をホールドしたピークホールド信号Ｓ９は、ＩＳ端子が負電圧検出であるため交流入力電圧が高い場合に低い電圧値となり、交流入力電圧が低い場合に高い電圧値となっている。図には、ピークホールド信号Ｓ９の階段状の推移とインダクタ電流を表す点線とを示しているが、理解し易いようにスイッチング周期を長く拡大して示している。実際はもっと短いスイッチング周期となり、ピークホールド信号Ｓ９の電圧変化も細かい変化となる。
Ｄフリップフロップ６１の出力端子の信号Ｓ６１は、ピークホールド信号Ｓ９が下がっている期間でＬレベル、上がっている期間でＨレベルとなる。この信号Ｓ６１がＬレベルからＨレベルに切り替わるタイミングを検出することで交流入力電圧のピークのタイミングを見つけることができる。
位相角検出回路６０では、まず、信号Ｓ６１がＬレベルからＨレベルへ切り替わる立ち上がりエッジに同期してワンショット回路６４がカウンタ６５，２０４をリセットするとともに、以降の期間を発振器６３が発振した１０μｓ周期の第１のクロック信号を使ってカウンタ６５で数える。そのカウント値の１／８に対応するＴ／８周期の第２のクロック信号をラッチ回路６６、ダウンカウンタ６７およびＤフリップフロップ２０１により生成する。このＴ／８周期の第２のクロック信号によって、入力電圧波形の位相角が２２．５度ごとに検出できるようになる。
信号Ｓ１０は、電流連続制御用のターンオン信号（第２のセットパルスＳ８）と電流臨界制御用のターンオン信号のどちらが先に生成されるかをモニタする信号で、電流連続制御用のターンオン信号が先に生成される場合にＨレベル、電流臨界制御の場合にＬレベルとなる。
次に、セレクタ回路７０の構成について図６を参照して説明する。
セレクタ回路７０は、ＯＲ回路１４ｂを有し、その一方の入力端子にＺＣＤコンパレータ１６の出力である電流臨界制御用のターンオン信号（第１のセットパルス）を受け、他方の入力端子には、ＡＮＤ回路７１の出力端子が接続されている。ＡＮＤ回路７１は、その入力端子に第２のセットパルスＳ８および位相角検出回路６０からの信号Ｓ１１を受けている。ＯＲ回路１４ｂの出力端子は、ＲＳフリップフロップ（ＲＳＦＦ）１５のセット端子に接続される。
セレクタ回路７０は、また、ＲＳフリップフロップ７２，７６、ＡＮＤ回路７３，７７、ＯＲ回路７４，７８およびインバータ７５，７９を有している。ＲＳフリップフロップ７２のセット端子には、ＡＮＤ回路７３を介して電流臨界制御用のターンオン信号（第１のセットパルス）が入力される。ＲＳフリップフロップ７６のセット端子には、ＡＮＤ回路７７を介して電流連続制御用のターンオン信号である第２のセットパルスＳ８が入力される。ＲＳフリップフロップ７６の出力端子は、インバータ７５を介してＡＮＤ回路７３の入力端子に接続されるとともに、ＯＲ回路７４の一方の入力端子に接続され、ＯＲ回路７４の出力端子は、ＲＳフリップフロップ７２のリセット端子に接続されている。ＲＳフリップフロップ７２の出力端子は、インバータ７９を介してＡＮＤ回路７７の入力端子に接続されるとともに、ＯＲ回路７８の一方の入力端子に接続され、ＯＲ回路７８の出力端子は、ＲＳフリップフロップ７６のリセット端子に接続されている。
セレクタ回路７０は、さらに、ワンショット回路８０およびＤフリップフロップ８１を有している。ワンショット回路８０の反転トリガ入力端子およびＤフリップフロップ８１の反転クロック入力端子には、ＲＳフリップフロップ１５の出力信号Ｓ０が入力される。ワンショット回路８０の出力端子は、ＯＲ回路７４，７８の他方の入力端子に接続されている。Ｄフリップフロップ８１は、そのデータ入力端子がＲＳフリップフロップ７６の出力端子に接続され、Ｄフリップフロップ８１の出力端子は、位相角検出回路６０へ供給される信号Ｓ１０を出力する。
このセレクタ回路７０によれば、ＯＲ回路１４ｂの２つの入力に、電流臨界制御用のターンオン信号（第１のセットパルス）が入力されるとともに、電流連続制御用のターンオン信号（セレクタ回路７０）がＡＮＤ回路７１を通して入力される。この２つの入力信号で先にＨレベルとなった信号がＯＲ回路１４ｂを通してＲＳフリップフロップ１５のセット端子に入力され、そのタイミングでＯＵＴ端子がＨレベルとなってスイッチング素子４がターンオンする。
ＡＮＤ回路７１は、電流連続制御用のターンオン信号の他に、位相角検出回路６０から連続制御を有効にするかどうかの信号Ｓ１１が入力されている。信号Ｓ１１がＨレベルで入力されている場合に連続制御による動作が可能となり、前述のようにＯＲ回路１４ｂに先に入力された信号のタイミングでスイッチング素子４がターンオンする。信号Ｓ１１がＬレベルの場合は、ＡＮＤ回路７１の出力は、Ｌレベル固定となり、連続制御の第２のセットパルスＳ８が先に生成されても無効となり、常に臨界制御でスイッチング素子４がターンオンする。
ＲＳフリップフロップ７２，７６、ＡＮＤ回路７３，７７、ＯＲ回路７４，７８およびインバータ７５，７９は、電流臨界制御用のターンオン信号および電流連続制御用のターンオン信号（第２のセットパルスＳ８）のどちらが先に生成されたかを判定する回路を構成する。ＡＮＤ回路７３が電流臨界制御用のターンオン信号、ＡＮＤ回路７７が電流連続制御用のターンオン信号の入力となっており、どちらの入力もまだＨレベルになっていない期間は、どちらのＲＳフリップフロップ７２，７６の出力信号もＬレベルである。そして、先にターンオン信号がＨレベルとなった側のＲＳフリップフロップ７２，７６がセットされ、Ｈレベルの出力信号を出力する。その場合、その出力信号は、反対側のＲＳフリップフロップのセット端子をＬレベルに固定して無効とし、リセット端子をＨレベルに固定して、出力端子をＬレベルに固定する。したがって、この判定用の回路では、先にターンオン信号が生成された側のＲＳフリップフロップの出力端子のみがＨレベルとなり、反対側のＲＳフリップフロップの出力端子は、Ｌレベルとなる。
また、ＲＳフリップフロップ７６の出力信号は、１スイッチング周期ごとに、ＲＳフリップフロップ１５の出力信号Ｓ０の立ち下がりエッジで、Ｄフリップフロップ８１に読み込まれて更新される。そして、Ｄフリップフロップ８１の出力信号が信号Ｓ１０として、位相角検出回路６０に送られる。
さらに、ＲＳフリップフロップ１５の出力信号Ｓ０は、ワンショット回路８０に入力され、ワンショット回路８０はＤフリップフロップ８１の読み込みタイミングより少し（たとえば、３０ナノ秒（ｎｓ））遅れたリセットパルスを生成する。生成されたリセットパルスは、ＯＲ回路７４，７８を通してＲＳフリップフロップ７２，７６のリセット端子に入力されてＲＳフリップフロップ７２，７６をリセットし、それぞれの出力端子をＬレベルにする。
この動作を１スイッチング周期ごとに行うことで、Ｄフリップフロップ８１の出力の信号Ｓ１０は、電流臨界制御用のターンオン信号が先に生成されている期間でＬレベル、電流連続制御用のターンオン信号が先に生成されている期間でＨレベルとなる。
この信号Ｓ１０は、図３の位相角検出回路６０のＡＮＤ回路２１３の反転入力端子に入力される。一方、ＡＮＤ回路２１３の非反転入力端子には、ＡＮＤ回路２１１によって検出された位相角が２２５度＝次周期の４５度のタイミングを示すワンショット回路２１２からの出力信号が入力される。これにより、位相角４５度のタイミングで電流連続制御用のターンオン信号が先に生成されていれば、ＡＮＤ回路２１３の出力はＨレベルとならず、ＲＳフリップフロップ２０８がリセットされない。その結果、ＲＳフリップフロップ２０８は前の周期の位相角１３５度でセットされたままとなり、信号Ｓ１１をＨレベルに維持し、連続制御信号を有効にする。一方、位相角４５度のタイミングで電流臨界制御用のターンオン信号が先に生成されていれば、ＲＳフリップフロップ２０８がリセットされ、信号Ｓ１１をＬレベルにして連続制御信号を無効にし、位相角１３５度までは臨界動作するように切り替える。
次に、従来例の臨界連続切り替え方式と、本実施の形態の切り替え方式における、負荷による電流ピーク値（を反転したもの）の推移波形と基準電位信号Ｓ７で連続制御用のターンオン信号が出る電流値の変化との例を図７に示す。なお、信号Ｓ７に対する縦軸の数値は、上述のＶｚｅｒｏに対する差異を示す値となっている。
ここで、軽負荷の場合は、どちらも臨界制御が行われ、スイッチング電源回路の動作も同じであるので、ここでは従来例と本実施の形態との比較は例示しない。
負荷を重くしていくと、従来例は、図７の（Ａ）に細線で示したように、基準電位信号Ｓ７が下がってくるが、まだ０Ｖより上にあるため、全領域で臨界制御を行う。ターンオンした電流は、図中、太線で示したように、負電圧検出の電流ピークのラインまで流れた時点でターンオフし、０Ａまで電流が減少したら、次のターンオンとなる。一方、本実施の形態では、図７の（Ｂ）に示すように、基準電位信号Ｓ７が低下しても、基準電位信号Ｓ７が（Ｖｚｅｒｏに対して）マイナスになる領域が位相角４５度から１３５度までの範囲であれば、位相角４５度から１３５度までの高位相角の部分で連続制御がマスキングされている。このため、高位相角の部分で連続制御が臨界制御より先に生成されていても、位相角４５度から１３５度までの部分では、臨界制御のまま制御が継続する。そのため、電流ピークの曲率を従来例より緩やかにすることが可能となる。なお、基準電位信号Ｓ７の曲率を緩くするには、レベル変換回路２０の基準電圧Ｖｒｅｆ２を低く設定し、抵抗比（Ｒ２１＋Ｒ２２）／（Ｒ２１＋Ｒ２２＋Ｒ２３＋Ｒ２４）を小さく設定すればよい。但し、このようにして基準電位信号Ｓ７の曲率を緩くすると、基準電位信号Ｓ７が負になりやすくなる（負となる領域が大きくなる）。なお、図７の（Ｂ），（Ｄ），（Ｅ）は、このようにして基準電位信号Ｓ７の曲率を緩くすることにより、電流ピークの曲率を緩くして力率を向上させた場合の例を示している。
さらに負荷が増加して、図７の（Ｃ）および（Ｄ）に示す中負荷になると、従来例では、基準電位信号Ｓ７のラインが０Ｖ以下となった部分で連続制御となる。また、本実施の形態でも、位相角４５度のタイミングで連続制御の信号が臨界制御より先に生成されていれば、その時点で連続信号を有効として、マスキング可能な位相角４５度から１３５度までの期間も連続制御が可能となる。
さらに負荷が重くなると、基準電位信号Ｓ７のレベルがさらに下がり、低位相角の部分でも徐々に連続制御が行われるようになる。位相角１３５度から次周期の位相角４５度までの間で連続モードとなる重負荷では、従来例でも本実施の形態でも図７の（Ｅ）に示す波形となる。
以上のように、本発明のスイッチング電源回路および力率改善回路によれば、交流入力電圧波形の高位相角（実施の形態では、４５度〜１３５度）の部分で電流連続制御への切り替えをマスキング可能とした。そして、マスキング可能期間の始まる直前（位相角４５度）の時点で、電流臨界制御用および電流連続制御用のターンオン信号のいずれの信号が先に生成されているかを判定している。この判定に基づいて、電流連続制御を有効に切り替えることで、ピーク電流の曲率を小さくすることが可能となり、電流連続制御に切り替わったときの電流連続制御で動作する範囲を広げることができるようになる。これによって、高位相角側で大きくなる電流ピークの歪みが低減され、力率を改善することができる。また、連続動作範囲が広がることで、同じ負荷電力を供給する場合は、ピーク電流の最大値も低減できるようになる。
なお、本実施の形態では位相角４５度と１３５度を検出するものとしたが、これに限定されるものではない。たとえば、ラッチ回路６６がカウンタ６５の上位ｎビット（ｎ＜８）をラッチするようにして位相角をより細かく刻むようにするなど、位相角検出回路６０の構成を変更して他の位相角を検出するように変更することも本発明の範疇に入るものである。
１ 全波整流回路
２ コンデンサ
３ インダクタ
４ スイッチング素子
５ ダイオード
６ コンデンサ
７ 電源出力端子
１０ 力率改善回路
１１ エラーアンプ
１２ ＰＷＭコンパレータ
１３ 発振器
１４ａ，１４ｂ ＯＲ回路
１５ ＲＳフリップフロップ
１６ ＺＣＤコンパレータ
１８ ＯＶＰコンパレータ
１９ ＯＣＰコンパレータ
２０ レベル変換回路
３０ 電流連続制御設定回路
３１ ＭＯＳＦＥＴ
３２ 定電流源
３３，３４ インバータ
３５ ＮＡＮＤ回路
３６ インバータ
４０ ピークホールド回路
４１ ワンショット回路
４２ トランスファゲート
４３ ホールド回路
５０ セットパルス生成回路
５１ 増幅回路
５２ 比較回路
６０ 位相角検出回路
６１，６２ Ｄフリップフロップ
６３ 発振器
６４ ワンショット回路
６５ カウンタ
６６ ラッチ回路
６７ ダウンカウンタ
６８，６９ ＮＯＲ回路
７０ セレクタ回路
７１ ＡＮＤ回路
７２ ＲＳフリップフロップ
７３ ＡＮＤ回路
７４ ＯＲ回路
７５ インバータ
７６ ＲＳフリップフロップ
７７ ＡＮＤ回路
７８ ＯＲ回路
７９ インバータ
８０ ワンショット回路
８１ Ｄフリップフロップ
１００ 力率改善回路
１１０ ピーク値監視回路
１３０ インバータ
１３１ ＭＯＳＦＥＴ
１３２ 定電流源
１３３，１３４ インバータ
１３５ ＮＡＮＤ回路
１３６ インバータ
１４０ ピークホールド回路
１４１ ワンショット回路
１４２ トランスファゲート
１４３ ホールド回路
１５１ 増幅回路
１５２ 比較回路
２００ ＡＮＤ回路
２０１ Ｄフリップフロップ
２０２，２０３ インバータ
２０４ カウンタ
２０５ デコーダ
２０８ ＲＳフリップフロップ
２０９ ＯＲ回路
２１０，２１１ ＡＮＤ回路
２１２ ワンショット回路
２１３ ＡＮＤ回路
Ｃ１〜Ｃ４，Ｃ１０３，Ｃ１０４ コンデンサ
Ｒ１ タイミング抵抗
Ｒ３ 電流検出抵抗
Ｒ４〜Ｒ９，Ｒ２１〜Ｒ２４，Ｒ１０７ 抵抗
Ｓ０ 出力信号（ＯＵＴ端子の信号）
Ｓ１ 第１の電流レベル信号
Ｓ２ 第２の電流レベル信号
Ｓ４，Ｓ５ ワンショットパルス
Ｓ６ ピークレベル信号
Ｓ７ 基準電位信号
Ｓ８ 第２のセットパルス（連続制御用のターンオン信号）
Ｓ９ ピークホールド信号
Ｓ１０ 信号（生成順判定信号）
Ｓ１１ 信号（連続制御決定信号）
Ｓ１００ 信号（ピークホールド信号Ｓ９の変化を表す信号）

Claims (6)

  1. 交流電源を全波整流して脈流出力を得る整流回路と、該整流回路に接続されたインダクタと、スイッチング素子と、出力コンデンサとを有し、前記交流電源から所定の大きさの直流出力電圧を生成して負荷に供給するスイッチング電源回路において、
    前記交流電源の位相角を検出する位相角検出回路と、
    前記インダクタに流れる電流を検出してインダクタ電流検出電圧を出力するインダクタ電流検出回路と、
    前記インダクタ電流検出電圧を互いに異なる電圧レベルの第１、第２の電流レベル信号に変換するレベル変換回路と、
    前記第１の電流レベル信号から全波整流された交流入力電圧波形とほぼ同相で変化する基準電位信号を生成して前記第２の電流レベル信号の電圧レベルと比較することにより前記スイッチング素子のオンタイミングを規定するセットパルスを生成する連続制御設定回路と、
    前記インダクタに流れる電流がゼロとなることを検出するゼロ電流検出回路と、
    前記連続制御設定回路で規定される前記スイッチング素子のオンタイミングと前記インダクタに流れる電流がゼロとなることを前記ゼロ電流検出回路が検出するタイミングのいずれが早いタイミングの信号であるかを判定し、該判定の結果を用いて前記連続制御設定回路で規定される前記スイッチング素子のオンタイミングと前記インダクタに流れる電流がゼロとなることを前記ゼロ電流検出回路が検出するタイミングのいずれかを選択するオンタイミング選択回路と、
    を備え、
    前記位相角検出回路は、あらかじめ指定した位相角の時点で前記オンタイミング選択回路による前記判定の結果に基づいて前記連続制御設定回路が規定するオンタイミングの有効・無効を設定し、
    前記オンタイミング選択回路は、前記連続制御設定回路が規定するオンタイミングの有効を前記位相角検出回路が設定しているときだけ、前記連続制御設定回路が生成するオンタイミングを規定する前記セットパルスで前記スイッチング素子をオンに切り替えるようにしたことを特徴とするスイッチング電源回路。
  2. 前記位相角検出回路は、前記インダクタ電流検出電圧のスイッチング周期ごとのピーク電流値に相当する電圧値をホールドし、そのホールド値の変化から前記位相角を検出することを特徴とする請求項１記載のスイッチング電源回路。
  3. 前記連続制御設定回路は、前記第１の電流レベル信号の電圧レベルを前記スイッチング素子のオフタイミングごとにホールドしてピークレベル信号を生成するピークホールド回路と、前記ピークレベル信号の電圧レベルを変換して前記基準電位信号を生成するとともに、前記基準電位信号と前記第２の電流レベル信号の電圧レベルを比較することにより、前記スイッチング素子のオンタイミングを規定するセットパルスを生成するセットパルス生成回路とを有していることを特徴とする請求項１記載のスイッチング電源回路。
  4. 前記オンタイミング選択回路は、前記ゼロ電流検出回路が検出するタイミングのターンオン信号と前記連続制御設定回路で規定される前記セットパルスおよび前記オンタイミング選択回路による前記判定の結果を示す信号の論理積信号とを入力して前記スイッチング素子をオンに切り替えるＯＲ回路と、前記ターンオン信号を保持する第１のフリップフロップおよび前記セットパルスを保持する第２のフリップフロップと、前記スイッチング素子のオフタイミングにて前記第２のフリップフロップの出力を保持することにより前記ターンオン信号および前記セットパルスのいずれが先に生成されたかを表す信号を前記位相角検出回路に出力する第３のフリップフロップと、を有し、第１のフリップフロップが前記ターンオン信号を保持しているとき前記第２のフリップフロップをリセットし、前記第２のフリップフロップが前記セットパルスを保持しているとき前記第１のフリップフロップをリセットしていることを特徴とする請求項１記載のスイッチング電源回路。
  5. 前記第３のフリップフロップが前記第２のフリップフロップの出力を保持した後に、第１のフリップフロップおよび前記第２のフリップフロップをリセットするパルスを生成するワンショット回路を有していることを特徴とする請求項４記載のスイッチング電源回路。
  6. 交流電源を全波整流して脈流出力を得る整流回路と、該整流回路に接続されたインダクタと、スイッチング素子と、出力コンデンサと、前記インダクタに流れる電流を検出してインダクタ電流検出電圧を出力するインダクタ電流検出回路とを有し、前記交流電源から所定の大きさの直流出力電圧を生成して負荷に供給するスイッチング電源回路の力率改善回路において、
    前記交流電源の位相角を検出する位相角検出回路と、
    前記インダクタ電流検出電圧を互いに異なる電圧レベルの第１、第２の電流レベル信号に変換するレベル変換回路と、
    前記第１の電流レベル信号から全波整流された交流入力電圧波形とほぼ同相で変化する基準電位信号を生成して前記第２の電流レベル信号の電圧レベルと比較することにより前記スイッチング素子のオンタイミングを規定するセットパルスを生成する連続制御設定回路と、
    前記インダクタに流れる電流がゼロとなることを検出するゼロ電流検出回路と、
    前記連続制御設定回路で規定される前記スイッチング素子のオンタイミングと前記インダクタに流れる電流がゼロとなることを前記ゼロ電流検出回路が検出するタイミングのいずれが早いタイミングの信号であるかを判定し、該判定の結果を用いて前記連続制御設定回路で規定される前記スイッチング素子のオンタイミングと前記インダクタに流れる電流がゼロとなることを前記ゼロ電流検出回路が検出するタイミングのいずれかを選択するオンタイミング選択回路と、
    を備え、
    前記位相角検出回路は、あらかじめ指定した位相角の時点で前記オンタイミング選択回路による前記判定の結果に基づいて前記連続制御設定回路が規定するオンタイミングの有効・無効を設定し、
    前記オンタイミング選択回路は、前記連続制御設定回路が規定するオンタイミングの有効を前記位相角検出回路が設定しているときだけ、前記連続制御設定回路が生成するオンタイミングを規定する前記セットパルスで前記スイッチング素子をオンに切り替えるようにしたことを特徴とする力率改善回路。
JP2015028520A 2015-02-17 2015-02-17 スイッチング電源回路および力率改善回路 Expired - Fee Related JP6439484B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015028520A JP6439484B2 (ja) 2015-02-17 2015-02-17 スイッチング電源回路および力率改善回路
US14/988,247 US9660519B2 (en) 2015-02-17 2016-01-05 Switching power supply circuit and power factor correction circuit
CN201610011752.7A CN105897016B (zh) 2015-02-17 2016-01-08 开关电源电路及功率因数校正电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015028520A JP6439484B2 (ja) 2015-02-17 2015-02-17 スイッチング電源回路および力率改善回路

Publications (2)

Publication Number Publication Date
JP2016152679A true JP2016152679A (ja) 2016-08-22
JP6439484B2 JP6439484B2 (ja) 2018-12-19

Family

ID=56622593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015028520A Expired - Fee Related JP6439484B2 (ja) 2015-02-17 2015-02-17 スイッチング電源回路および力率改善回路

Country Status (3)

Country Link
US (1) US9660519B2 (ja)
JP (1) JP6439484B2 (ja)
CN (1) CN105897016B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020255702A1 (ja) * 2019-06-21 2020-12-24 富士電機株式会社 集積回路、電源回路
CN115360910A (zh) * 2022-07-06 2022-11-18 电子科技大学 一种无需外部供电的脉冲型能源电源管理及传感的电路

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106300944B (zh) * 2016-08-06 2018-12-14 杰华特微电子（张家港）有限公司 过流控制电路、过流控制方法及应用其的电源系统
CN106851905B (zh) * 2017-01-23 2018-09-28 福建省云潮智能科技有限公司 波峰检测电路及波峰检测器
JP6814437B2 (ja) * 2017-02-13 2021-01-20 ＮＥｘＴ−ｅ Ｓｏｌｕｔｉｏｎｓ株式会社 制御装置、バランス補正装置、蓄電システム、及び、装置
JP2018136707A (ja) * 2017-02-21 2018-08-30 富士通株式会社 電源ユニット
CN108105808B (zh) * 2017-11-14 2019-06-18 西安理工大学 电磁炉工作状态检测电路与开关频率控制方法
CN110082673A (zh) * 2018-01-26 2019-08-02 煤科集团沈阳研究院有限公司 低压交流开关通断检验功率因数测试系统及测试方法
JP7054358B2 (ja) * 2018-03-30 2022-04-13 株式会社Soken 電力変換装置の制御装置
WO2019198360A1 (ja) * 2018-04-11 2019-10-17 富士電機株式会社 力率改善回路及びこれを使用したスイッチング電源装置
US10554200B2 (en) * 2018-06-28 2020-02-04 Texas Instruments Incorporated Peak detection methods, apparatus, and circuits
TWI685183B (zh) * 2018-07-04 2020-02-11 群光電能科技股份有限公司 混模式升壓型功因校正轉換器
US10886728B2 (en) 2018-07-12 2021-01-05 Ovh Circuit implementing an AC smart fuse for a power distribution unit
JP7119681B2 (ja) * 2018-07-16 2022-08-17 株式会社デンソー 信号伝達装置及び駆動装置
CN109115060B (zh) * 2018-10-15 2023-09-19 中国工程物理研究院电子工程研究所 一种冲击片雷管可调通用型脉冲电流发生装置及其控制方法
JP7157640B2 (ja) * 2018-11-28 2022-10-20 株式会社Soken 電力変換装置の制御装置
TWI734337B (zh) * 2019-01-03 2021-07-21 矽創電子股份有限公司 電源電路及其偵測電路
JP7356908B2 (ja) * 2019-02-19 2023-10-05 東芝三菱電機産業システム株式会社 インパルス電圧発生装置および電力用半導体スイッチの保護方法
TWI728704B (zh) * 2020-02-17 2021-05-21 亞源科技股份有限公司 具有突發設定之功率因數校正電路及其操作方法
CN115694161B (zh) * 2022-12-30 2023-04-07 杭州得明电子有限公司 降低单相电表无感式电源电路视在功率的控制方法及电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013509141A (ja) * 2009-10-29 2013-03-07 富士電機株式会社 スイッチング電源回路および力率改善回路
JP2013240274A (ja) * 2013-07-10 2013-11-28 Mitsubishi Electric Corp 交流直流変換装置、電動機駆動装置、圧縮機駆動装置、空気調和機、ヒートポンプ式給湯機
JP2014018012A (ja) * 2012-07-11 2014-01-30 Toyota Industries Corp 車載用スイッチング電源装置
JP2014191261A (ja) * 2013-03-28 2014-10-06 Sharp Corp プロジェクター及び駆動制御方法
JP2014200174A (ja) * 2012-11-08 2014-10-23 ダイキン工業株式会社 スイッチング電源回路制御方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5267138A (en) * 1992-03-23 1993-11-30 Creos International Ltd. Driving and clamping power regulation technique for continuous, in-phase, full-duration, switch-mode resonant converter power supply
KR0152252B1 (ko) * 1995-11-16 1999-05-01 김광호 5핀을 갖는 능동역률보정집적회로
KR0154776B1 (ko) * 1995-12-28 1998-12-15 김광호 역률 보상 회로
JP5277952B2 (ja) * 2008-12-25 2013-08-28 富士電機株式会社 スイッチング電源回路
KR101745704B1 (ko) * 2009-10-26 2017-06-12 페어차일드코리아반도체 주식회사 역률 보상 회로 및 역률 보상 회로의 구동 방법
KR101643762B1 (ko) * 2009-10-29 2016-08-11 페어차일드코리아반도체 주식회사 역률 보상 회로 및 역률보상 회로의 구동 방법
JP5842366B2 (ja) * 2011-04-04 2016-01-13 富士電機株式会社 スイッチング電源制御回路
ITMI20120088A1 (it) * 2012-01-26 2013-07-27 Dora Spa Dispositivo di controllo per un alimentatore a commutazione.
CN103683918B (zh) * 2012-09-25 2017-09-01 富士电机株式会社 开关电源装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013509141A (ja) * 2009-10-29 2013-03-07 富士電機株式会社 スイッチング電源回路および力率改善回路
JP2014018012A (ja) * 2012-07-11 2014-01-30 Toyota Industries Corp 車載用スイッチング電源装置
JP2014200174A (ja) * 2012-11-08 2014-10-23 ダイキン工業株式会社 スイッチング電源回路制御方法
JP2014191261A (ja) * 2013-03-28 2014-10-06 Sharp Corp プロジェクター及び駆動制御方法
JP2013240274A (ja) * 2013-07-10 2013-11-28 Mitsubishi Electric Corp 交流直流変換装置、電動機駆動装置、圧縮機駆動装置、空気調和機、ヒートポンプ式給湯機

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020255702A1 (ja) * 2019-06-21 2020-12-24 富士電機株式会社 集積回路、電源回路
JPWO2020255702A1 (ja) * 2019-06-21 2021-10-14 富士電機株式会社 集積回路、電源回路
JP7056803B2 (ja) 2019-06-21 2022-04-19 富士電機株式会社 集積回路、電源回路
US11764663B2 (en) 2019-06-21 2023-09-19 Fuji Electric Co., Ltd. Integrated circuit and power supply circuit
CN115360910A (zh) * 2022-07-06 2022-11-18 电子科技大学 一种无需外部供电的脉冲型能源电源管理及传感的电路

Also Published As

Publication number Publication date
CN105897016B (zh) 2019-06-18
JP6439484B2 (ja) 2018-12-19
CN105897016A (zh) 2016-08-24
US9660519B2 (en) 2017-05-23
US20160241134A1 (en) 2016-08-18

Similar Documents

Publication Publication Date Title
JP6439484B2 (ja) スイッチング電源回路および力率改善回路
CN107769537B (zh) 功率因数校正电路
JP5382216B2 (ja) スイッチング電源回路および力率改善回路
KR101739549B1 (ko) 역률 보상 회로 및 역률 보상 회로의 구동 방법
KR101179327B1 (ko) 역률 개선 회로
JP5343816B2 (ja) 力率改善型スイッチング電源装置
JP6272691B2 (ja) 振幅正規化回路、電源装置および電子機器
TWI503642B (zh) 包含增強斜坡脈衝調變的電源控制電路
JP2009261042A (ja) 電源装置および半導体集積回路装置
JP4850279B2 (ja) 電力変換装置
JP5195849B2 (ja) Ｄｃ−ｄｃコンバータ
JP2021153390A (ja) スイッチング電源装置
CN108303579B (zh) 一种电压检测电路和方法
US20200395843A1 (en) Integrated circuit and power supply circuit
JP2005522177A (ja) ライン周波数スイッチング・レギュレータ
JP5486222B2 (ja) 半導体集積回路および電源装置
JP6640036B2 (ja) 電源制御装置、半導体集積回路、および共振型コンバータ
JP2021027788A (ja) 電力変換装置の制御回路及び電力変換装置
TWI633744B (zh) Control device and control method of Boost PFC converter for quasi-resonant working mode
JP6940010B2 (ja) 集積回路、電源回路
TWI539729B (zh) 交流－直流轉換器及其功因校正電路
CN113169547A (zh) 集成电路、电源电路
WO2020129414A1 (ja) 集積回路、電源回路
US20230144791A1 (en) Power factor correction converter, controller and digital peak-hold circuit thereof
JP7338139B2 (ja) スイッチング制御回路、電源回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180112

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181105

R150 Certificate of patent or registration of utility model

Ref document number: 6439484

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees