JP2016136715A

JP2016136715A - 波形整形フィルタ及び放射線検出装置

Info

Publication number: JP2016136715A
Application number: JP2015182030A
Authority: JP
Inventors: 板倉　哲朗; Tetsuro Itakura; 哲朗板倉; 雅則古田; Masanori Furuta; 木村　俊介; Shunsuke Kimura; 俊介木村; 舟木　英之; Hideyuki Funaki; 英之舟木; 剛河田; Go Kawada; 弘勝白濱; Hirokatsu Shirahama
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2015-01-20
Filing date: 2015-09-15
Publication date: 2016-07-28
Anticipated expiration: 2035-09-15
Also published as: JP6556574B2

Abstract

【課題】低消費電力な波形整形フィルタ及び放射線検出装置を提供する。【解決手段】一実施形態に係る波形整形フィルタは、第１の抵抗と、第１のトランジスタと、第１の容量と、第１の増幅器と、を備える。第１の抵抗は、信号電流が入力される一端と、他端と、を備える。第１のトランジスタは、第１の抵抗の他端に接続された第１端子と、第２端子と、制御端子と、を備える。第１の容量は、第１の抵抗の他端に接続された一端と、他端と、を備える。第１の増幅器は、第１の抵抗の一端に接続された入力端子と、第１のトランジスタの制御端子に接続された出力端子と、を備える。【選択図】図１

Description

本発明の実施形態は、波形整形フィルタ及び放射線検出装置に関する。

一般に、放射線検出器は、低域通過特性を有する。このため、放射線検出器からは、鈍った信号パルスが出力される。そこで、従来、放射線検出器からの信号パルスの鈍りを抑制するために、波形整形フィルタが利用されている。

特開２００１−２７４６４１号公報特開平０９−１３９６３８号公報特開２００６−２５４１１８号公報

IEEE Transaction On Nuclear Science, Vol.46, No.3, pp.150-155, June, 1999 IEEE Transactions on Nuclear Science, Vol. NS-28, No.1, pp.603-609, Feb.1981 IEEE JSSC Vol.48, No.7, pp.1605-1614, July 2013 IEEE JSSC Vol.33, No.12, pp.1887-1897, Dec. 1998

低消費電力な波形整形フィルタ及び放射線検出装置を提供する。

一実施形態に係る波形整形フィルタは、第１の抵抗と、第１のトランジスタと、第１の容量と、第１の増幅器と、を備える。第１の抵抗は、信号電流が入力される一端と、他端と、を備える。第１のトランジスタは、第１の抵抗の他端に接続された第１端子と、第２端子と、制御端子と、を備える。第１の容量は、第１の抵抗の他端に接続された一端と、他端と、を備える。第１の増幅器は、第１の抵抗の一端に接続された入力端子と、第１のトランジスタの制御端子に接続された出力端子と、を備える。

第１実施形態に係る波形整形フィルタを示す図。図１の波形整形フィルタの第１実施例を示す図。図１の波形整形フィルタの第２実施例を示す図。図１の波形整形フィルタの第３実施例を示す図。第２実施形態に係る波形整形フィルタを示す図。図５の波形整形フィルタの第１実施例を示す図。図５の波形整形フィルタの第２実施例を示す図。図５の波形整形フィルタの第３実施例を示す図。第３実施形態に係る波形整形フィルタを示す図。図９の波形整形フィルタの第１実施例を示す図。図１０の波形整形フィルタの変形例を示す図。図９の波形整形フィルタの第２実施例を示す図。図９の波形整形フィルタの第３実施例を示す図。図９の波形整形フィルタの第４実施例を示す図。第４実施形態に係る波形整形フィルタを示す図。図１５の波形整形フィルタの変形例を示す図。第５実施形態に係る波形整形フィルタを示す図。第６実施形態に係る波形整形フィルタを示す図。第７実施形態に係る波形整形フィルタを示す図。図１９の波形整形フィルタの第１実施例を示す図。図１９の波形整形フィルタの第２実施例を示す図。図１９の波形整形フィルタの第３実施例を示す図。第８実施形態に係る波形整形フィルタを示す図。第８実施形態に係る波形整形フィルタを示す図。第９実施形態に係る波形整形フィルタを示す図。図２５の波形整形フィルタの変形例を示す図。図２５の波形整形フィルタの第１実施例を示す図。第１０実施形態に係る波形整形フィルタを示す図。図２８の波形整形フィルタの第１実施例を示す図。第１１実施形態に係る波形整形フィルタを示す図。第１２実施形態に係る波形整形フィルタを示す図。第１３実施形態に係る波形整形フィルタを示す図。第１４実施形態に係る波形整形フィルタを示す図。第１５実施形態に係る波形整形フィルタを示す図。第１６実施形態に係る波形整形フィルタを示す図。第１７実施形態に係る波形整形フィルタを示す図。図３６の波形整形フィルタの変形例を示す図。第１８実施形態に係る波形整形フィルタを示す図。図３８の波形整形フィルタの変形例を示す図。第１９実施形態に係る波形整形フィルタを示す図。図４０の波形整形フィルタの変形例を示す図。図４０の波形整形フィルタの変形例を示す図。第２０実施形態に係る波形整形フィルタを示す図。第２１実施形態に係る波形整形フィルタを示す図。第２２実施形態に係る波形整形フィルタを示す図。第２３実施形態に係る波形整形フィルタを示す図。第２４実施形態に係る波形整形フィルタを示す図。第２５実施形態に係る波形整形フィルタを示す図。第２６実施形態に係る波形整形フィルタを示す図。第２７実施形態に係る波形整形フィルタを示す図。第２８実施形態に係る波形整形フィルタを示す図。第２９実施形態に係る波形整形フィルタを示す図。第３０実施形態に係る波形整形フィルタを示す図。第３１実施形態に係る波形整形フィルタを示す図。図５４の増幅器の変形例を示す図。図５５のレベルシフト回路の第１実施例を示す図。図５５のレベルシフト回路の第２実施例を示す図。図５５のレベルシフト回路の第３実施例を示す図。図５５のレベルシフト回路の第４実施例を示す図。第３２実施形態に係る波形整形フィルタを示す図。第３３実施形態に係る放射線検出装置を示す概略図。図６１の放射線検出装置のシミュレーション結果を示す図。図６１のフィルタ回路の第１実施例を示す図。図６１のフィルタ回路の第２実施例を示す図。図６１のフィルタ回路の第３実施例を示す図。図６１のフィルタ回路の第４実施例を示す図。

以下、本発明の実施形態について図面を参照して説明する。

（第１実施形態）
第１実施形態に係る波形整形フィルタについて、図１〜図４を参照して説明する。図１は、本実施形態に係る波形整形フィルタを示す図である。図１に示すように、本実施形態に係る波形整形フィルタは、抵抗Ｒ１と、トランジスタＭ１と、容量Ｃ１と、増幅器Ａ１と、を備える。図１における電流源Ｉｓｉｇｎａｌは、波形整形フィルタに信号電流Ｉｓｉｇｎａｌを入力する電流源である。

抵抗Ｒ１（第１の抵抗）は、一端及び他端を備える。抵抗Ｒ１の一端は、増幅器Ａ１の入力端子及び電流源Ｉｓｉｇｎａｌに接続される。これにより、抵抗Ｒ１は、一端から入力電流Ｉｓｉｇｎａｌが入力される。抵抗Ｒ１の他端は、トランジスタＭ１のソース端子及び容量Ｃ１の一端に接続される。

トランジスタＭ１（第１のトランジスタ）は、ＮチャネルＭＯＳトランジスタ（以下、「ＮＭＯＳ」という）であり、ソース端子（第１端子）と、ゲート端子（制御端子）と、ドレイン端子（第２端子）と、を備える。ソース端子は、抵抗Ｒ１の他端及び容量Ｃ１の一端に接続される。ゲート端子は、増幅器Ａ１の出力端子に接続される。トランジスタＭ１は、ドレイン端子から出力電流Ｉｏｕｔを出力する。

容量Ｃ１（第１の容量）は、一端及び他端を備える。容量Ｃ１の一端は、抵抗Ｒ１の他端及びトランジスタＭ１のソース端子に接続される。容量Ｃ１の他端は、接地される。接地とは、接地線（第１の基準電圧線）に接続することをいう。

増幅器Ａ１（第１の増幅器）は、反転増幅器であり、入力端子及び出力端子を備える。入力端子は、抵抗Ｒ１の一端及び電流源Ｉｓｉｇｎａｌに接続される。これにより、増幅器Ａ１は、入力端子から信号電流Ｉｓｉｇｎａｌ又は抵抗Ｒ１の一端の端子電圧が入力される。出力端子は、トランジスタＭ１のゲート端子に接続される。

次に、本実施形態に係る波形整形フィルタの動作を説明する。

上述の通り、波形整形フィルタは、増幅器Ａ１の出力が、トランジスタＭ１及び抵抗Ｒ１を介して増幅器Ａ１に帰還される構成となっている。このため、増幅器Ａ１の入力端子は、仮想接地点となり、電圧が略一定となる。

このとき、電流源Ｉｓｉｇｎａｌからみた波形整形フィルタの入力インピーダンスは、増幅器Ａ１が電圧入力型の場合、（１＋ｇｍ１×Ｒ１）／｛ｇｍ１（１＋Ａ１）｝となる。ここで、ｇｍ１は、トランジスタＭ１のトランスコンダクタンス、Ａ１は、増幅器Ａ１の利得である。一般に、増幅器Ａ１の利得は非常に大きいため、波形整形フィルタの入力インピーダンスは、非常に小さくなる。

このため、電流源Ｉｓｉｇｎａｌから信号電流Ｉｓｉｇｎａｌが入力されると、信号電流Ｉｓｉｇｎａｌは抵抗Ｒ１を流れ、トランジスタＭ１のソース端子にＩｓｉｇｎａｌ×Ｒ１の電圧が発生する。ここで、Ｉｓｉｇｎａｌは、信号電流Ｉｓｉｇｎａｌの電流値、Ｒ１は、抵抗Ｒ１の抵抗値である。

また、トランジスタＭ１のソース端子に電圧が発生することにより、容量Ｃ１には、信号電流Ｉｓｉｇｎａｌの時間微分に比例した電流Ｉｓｉｇｎａｌ×Ｒ１×ｓＣ１が流れる。ここで、ｓは、ラプラス変数、Ｃ１は、容量Ｃ１の容量値である。

結果として、トランジスタＭ１には、Ｉｓｉｇｎａｌと、Ｉｓｉｇｎａｌ×Ｒ１×ｓＣ１と、の和であるＩｓｉｇｎａｌ×（１＋ｓＣ１×Ｒ１）の電流が流れ、この電流がドレイン端子から出力電流Ｉｏｕｔとして出力される。

以上説明した通り、本実施形態に係る波形整形フィルタは、入力された信号電流Ｉｓｉｇｎａｌに、信号電流Ｉｓｉｇｎａｌの微分成分を重畳して出力する。これにより、信号電流Ｉｓｉｇｎａｌの高域成分を強調したフィルタ特性を実現することができる。

また、本実施形態において、増幅器Ａ１の負荷は、トランジスタＭ１のゲートのみである。ゲートは小さな容量性負荷と近似できる。したがって、増幅器Ａ１の電流駆動能力を高める必要がなく、波形整形フィルタの消費電力を低減できる。

なお、波形整形フィルタは、信号電流Ｉｓｉｇｎａｌが有する低域通過特性の時定数と等しい時定数を有するのが好ましい。本実施形態の場合、波形整形フィルタの時定数は、Ｃ１×Ｒ１である。これにより、信号電流Ｉｓｉｇｎａｌから低域通過特性を除去し、パルス幅を狭めることができる。

（第１実施例）
図２は、本実施形態に係る波形整形フィルタの第１実施例を示す図である。本実施例において、増幅器Ａ１は、電流入力型の増幅器である。図２に示すように、増幅器Ａ１は、トランジスタＭ１１，Ｍ１２，Ｍ１３，Ｍ１４と、電流源Ｉｂ１１，Ｉｂ１２と、を備える。

トランジスタＭ１１は、ソース端子、ゲート端子、及びドレイン端子を備えるＮＭＯＳである。トランジスタＭ１１のソース端子は、電流源Ｉｂ１１に接続され、ドレイン端子は、トランジスタＭ１３のドレイン端子及び増幅器Ａ１の出力端子Ｏｕｔに接続され、ゲート端子は、所定のバイアス電圧Ｖｂｉａｓを印加される。

トランジスタＭ１２は、ソース端子、ゲート端子、及びドレイン端子を備えるＮＭＯＳである。トランジスタＭ１２のソース端子は、電流源Ｉｂ１２及び増幅器Ａ１の入力端子Ｉｎに接続され、ドレイン端子は、トランジスタＭ１４のドレイン端子及びトランジスタＭ１３，Ｍ１４のゲート端子に接続され、ゲート端子は、所定のバイアス電圧Ｖｂｉａｓを印加される。

トランジスタＭ１３は、ソース端子、ゲート端子、及びドレイン端子を備えるＰチャネルＭＯＳトランジスタ（以下、「ＰＭＯＳ」という）である。トランジスタＭ１３のソース端子は、電源に接続され、ドレイン端子は、トランジスタＭ１１のドレイン端子及び増幅器Ａ１の出力端子Ｏｕｔに接続され、ゲート端子は、トランジスタＭ１４のゲート端子、ドレイン端子、及びトランジスタＭ１２のドレイン端子に接続される。

トランジスタＭ１４は、ソース端子、ゲート端子、及びドレイン端子を備えるＰＭＯＳである。トランジスタＭ１４のソース端子は、電源に接続され、ドレイン端子は、トランジスタＭ１３，Ｍ１４のゲート端子及びトランジスタＭ１２のドレイン端子に接続され、ゲート端子は、トランジスタＭ１３のゲート端子及びトランジスタＭ１４のドレイン端子に接続される。

電流源Ｉｂ１１は、トランジスタＭ１１に所定のバイアス電流Ｉｂ１１を供給する。電流源Ｉｂ１２は、トランジスタＭ１２に所定のバイアス電流Ｉｂ１２を供給する。

次に、この増幅器Ａ１の動作を説明する。以下では、トランジスタＭ１１，Ｍ１２のサイズが等しく、トランジスタＭ１３，Ｍ１４のサイズが等しく、バイアス電流Ｉｂ１１，Ｉｂ１２の電流値がＩｂ１に等しいものとする（Ｉｂ１１＝Ｉｂ１２＝Ｉｂ１）。

増幅器Ａ１の入力端子Ｉｎから電流ΔＩが供給されると、トランジスタＭ１２，Ｍ１４には、ΔＩ＋Ｉｂ１の電流が流れる。この電流は、トランジスタＭ１３，Ｍ１４により構成されるカレントミラー回路により折り返される。これにより、トランジスタＭ１３には、ΔＩ＋Ｉｂ１の電流が流れる。

これに対して、トランジスタＭ１１には、電流源Ｉｂ１１により供給されるバイアス電流Ｉｂ１のみが流れる。

ΔＩ＞０の場合、すなわち、増幅器Ａ１の入力端子Ｉｎの電圧が低下し、入力端子Ｉｎから抵抗Ｒ１の一端の側に電流が流れる場合、トランジスタＭ１３のドレイン端子から供給される電流がトランジスタＭ１１のドレイン端子から引き込む電流より大きくなるため、出力端子Ｏｕｔに接続されたトランジスタＭ１のゲート電圧が上昇する。

トランジスタＭ１のゲート電圧が上昇すると、トランジスタＭ１のソース電圧が上昇し、抵抗Ｒ１の一端の電圧（増幅器Ａ１の入力端子Ｉｎの電圧）が上昇する。これにより、電流ΔＩが０となるように帰還がかかり、トランジスタＭ１２のソース電圧（増幅器Ａ１の入力端子Ｉｎの電圧）は、トランジスタＭ１１のソース電圧と略等しくなる。

一方、ΔＩ＜０の場合、すなわち、増幅器Ａ１の入力端子Ｉｎの電圧が上昇し、抵抗Ｒ１の一端から入力端子Ｉｎの側に電流が流れる場合、トランジスタＭ１３のドレイン端子から供給される電流がトランジスタＭ１１のドレイン端子から引き込む電流より小さくなるため、出力端子Ｏｕｔに接続されたトランジスタＭ１のゲート電圧が低下する。

トランジスタＭ１のゲート電圧が低下すると、トランジスタＭ１のソース電圧が低下し、抵抗Ｒ１の一端の電圧（増幅器Ａ１の入力端子Ｉｎの電圧）が低下する。これにより、電流ΔＩが０となるように帰還がかかり、トランジスタＭ１２のソース電圧（増幅器Ａ１の入力端子Ｉｎの電圧）は、トランジスタＭ１１のソース電圧と略等しくなる。

したがって、増幅器Ａ１の入力端子Ｉｎは、上述の通り仮想接地点となり、電圧が略一定となる。これにより、波形整形フィルタを上述の通り動作させることができる。

以上説明した通り、増幅器Ａ１として、電流入力型の増幅器を用いることができる。また、電流入力型の増幅器Ａ１を用いた場合、増幅器Ａ１の単体の入力インピーダンスは、１／ｇｍ１２となり、電流源Ｉｓｉｇｎａｌからみた波形整形フィルタの入力インピーダンスは、（１＋ｇｍ１×Ｒ１）／｛ｇｍ１（１＋Ａ１）＋ｇｍ１２（１＋ｇｍ１×Ｒ１）｝となる。ここで、ｇｍ１２は、トランジスタＭ１２のトランスコンダクタンスである。

したがって、電流入力型の増幅器Ａ１を用いることにより、電圧入力型の増幅器Ａ１を用いた場合よりも波形整形フィルタの入力インピーダンスを小さくし、増幅器Ａ１の入力端子Ｉｎの電圧の変動を抑制することができる。これにより、波形整形フィルタの入力電圧の変動に起因する出力電流Ｉｏｕｔの誤差を小さくすることができる。

（第２実施例）
図３は、本実施形態に係る波形整形フィルタの第２実施例を示す図である。本実施例において、波形整形フィルタは、電流源Ｉｄｃ１を更に備える。他の構成は図１と同様である。

電流源Ｉｄｃ１（第１の電流源）は、一端及び他端を備える直流電流源である。電流源Ｉｄｃ１の一端は、抵抗Ｒ１の他端、トランジスタＭ１のソース端子、及び容量Ｃ１の一端に接続される。図３において、電流源Ｉｄｃ１の他端は、接地されているが、電源に接続されていてもよい。電流源Ｉｄｃ１は、トランジスタＭ１をオンする任意の直流電流Ｉｄｃ１を供給する。

このような構成により、本実施例によれば、波形整形フィルタにパルス性の信号電流Ｉｓｉｇｎａｌが入力される場合の応答速度を向上することができる。理由は以下の通りである。

パルス性の信号電流Ｉｓｉｇｎａｌとは、バイアス電流にパルス性の入力信号（高周波成分）が重畳された電流である。したがって、入力信号が到来していない場合、波形整形フィルタには、信号電流Ｉｓｉｇｎａｌとしてバイアス電流のみが入力される。このため、バイアス電流が小さい場合、入力信号が到来するまでトランジスタＭ１が十分にオンしない状態となる恐れがある。このようなトランジスタＭ１に入力信号が到来すると、応答が遅延してしまう。

しかしながら、本実施例のように、電流源Ｉｄｃ１によってトランジスタＭ１を予めオンしておくことにより、上記のような遅延を抑制し、入力信号に対する応答速度を向上させることができる。

（第３実施例）
図４は、本実施形態に係る波形整形フィルタの第３実施例を示す図である。本実施例において、波形整形フィルタは、抵抗Ｒ１ａを更に備える。他の構成は図１と同様である。

抵抗Ｒ１ａ（第２の抵抗）は、一端及び他端を備える。抵抗Ｒ１ａの一端は、容量Ｃ１の他端に接続され、抵抗Ｒ１ａの他端は接地されている。

このような構成により、本実施例では、波形整形フィルタのフィルタ特性は、｛１＋ｓＣ１（Ｒ１＋Ｒ１ａ）｝／（１＋ｓＣ１×Ｒ１ａ）となる。すなわち、波形整形フィルタに信号電流Ｉｓｉｇｎａｌが入力されると、Ｉｓｉｎｇａｌ×｛１＋ｓＣ１（Ｒ１＋Ｒ１ａ）｝／（１＋ｓＣ１×Ｒ１ａ）が出力電流Ｉｏｕｔとして出力される。信号電流Ｉｓｉｇｎａｌの高域成分を強調するフィルタ特性（以下、「強調特性」という）は、１＋ｓＣ１（Ｒ１＋Ｒ１ａ）により実現される。

したがって、図１及び図４の容量値Ｃ１を同一とし、図１の抵抗値Ｒ１と図４の抵抗値Ｒ１＋Ｒ１ａを同一とすることにより、図１及び図４の強調特性を一致させることができる。すなわち、本実施例に係る波形整形フィルタによれば、所定の強調特性を得るための抵抗値Ｒ１を、図１の波形整形フィルタより抵抗値Ｒ１ａだけ小さくすることができる。

抵抗値Ｒ１を小さくすると、抵抗Ｒ１にかかる電圧が小さくなり、トランジスタＭ１のソース電圧が低下する。したがって、波形整形フィルタの電源電圧を低下させ、消費電力を低減することができる。

ここで、信号電流Ｉｓｉｇｎａｌが２つの時定数を有する低域通過特性の場合について検討する。このとき、信号電流Ｉｓｉｇｎａｌの電流値は、Ｉｓｉｇｎａｌ＝Ｉｓ｛ａ／（１＋ｓτ_１）＋ｂ／（１＋ｓτ_２）｝（ただし、τ_１＞τ_２）で表される。τ_１，τ_２は、時定数である。

上記の式は、Ｉｓｉｇｎａｌ＝（ａ＋ｂ）｛１＋ｓ（ａτ_２＋ｂτ_１）／（ａ＋ｂ）｝／｛（１＋ｓτ_１）×（１＋ｓτ_２）｝と変形できる。ここで、τ_１＝Ｃ１（Ｒ１＋Ｒ１ａ）、（ａτ_２＋ｂτ_１）／（ａ＋ｂ）＝Ｃ１×Ｒ１ａとなるように、Ｃ１，Ｒ１，Ｒ１ａを選択すると、出力電流Ｉｏｕｔは、１／（１＋ｓτ_２）に比例した電流となる。

この出力電流Ｉｏｕｔを、１＋ｓτ_２のフィルタ特性を有する波形整形フィルタに入力することにより、信号電流Ｉｓｉｇｎａｌから低域通過特性を除去することができる。１＋ｓτ_２のフィルタ特性を有する波形整形フィルタは、本実施形態に係る波形整形フィルタにより実現できる。例えば、図１の波形整形フィルタのＣ１，Ｒ１を、τ２＝Ｃ１×Ｒ１となるように選択してもよいし、図４の波形整形フィルタのＣ１，Ｒ１，Ｒ１ａを、τ２＝Ｃ１×（Ｒ１＋Ｒ１ａ）となるように選択してもよい。

以上説明した通り、本実施形態に係る波形整形フィルタは、容量値や抵抗値を調整することにより、１つの時定数或いは２つの時定数の場合の低域通過特性を有する信号電流Ｉｓｉｇｎａｌから低域通過特性を除去することができる。

（第２実施形態）
第２実施形態に係る波形整形フィルタについて、図５〜図８を参照して説明する。図５は、本実施形態に係る波形整形フィルタを示す図である。図５に示すように、本実施形態に係る波形整形フィルタは、抵抗Ｒ２と、トランジスタＭ２，Ｍ３と、容量Ｃ２と、増幅器Ａ２と、を備える。図５における電流源Ｉｓｉｇｎａｌは、波形整形フィルタに信号電流Ｉｓｉｇｎａｌを入力する電流源である。

抵抗Ｒ２（第１の抵抗）は、一端及び他端を備える。抵抗Ｒ２の一端は、増幅器Ａ２の入力端子及び電流源Ｉｓｉｇｎａｌに接続される。これにより、抵抗Ｒ２は、一端から入力電流Ｉｓｉｇｎａｌが入力される。抵抗Ｒ２の他端は、トランジスタＭ２のドレイン端子及び容量Ｃ１の一端に接続される。

トランジスタＭ２（第１のトランジスタ）は、ＮＭＯＳであり、ドレイン端子（第１端子）と、ゲート端子（制御端子）と、ソース端子（第２端子）と、を備える。ドレイン端子は、抵抗Ｒ２の他端及び容量Ｃ２の一端に接続される。ゲート端子は、増幅器Ａ２の出力端子に接続される。ソース端子は、接地される。

トランジスタＭ３（第２のトランジスタ）は、ＮＭＯＳであり、ドレイン端子（第１端子）と、ゲート端子（制御端子）と、ソース端子（第２端子）と、を備える。ゲート端子は、トランジスタＭ２のゲート端子及び増幅器Ａ２の出力端子に接続される。ソース端子は、接地される。トランジスタＭ３は、ドレイン端子から出力電流Ｉｏｕｔを出力する。

容量Ｃ２（第１の容量）は、一端及び他端を備える。容量Ｃ２の一端は、抵抗Ｒ２の他端及びトランジスタＭ２のドレイン端子に接続される。容量Ｃ２の他端は、接地される。

増幅器Ａ２（第１の増幅器）は、非反転増幅器であり、入力端子及び出力端子を備える。入力端子は、抵抗Ｒ２の一端及び電流源Ｉｓｉｇｎａｌに接続される。これにより、増幅器Ａ２は、入力端子から信号電流Ｉｓｉｇｎａｌ又は抵抗Ｒ２の一端の端子電圧が入力される。出力端子は、トランジスタＭ２，Ｍ３のゲート端子に接続される。

上述の通り、波形整形フィルタは、増幅器Ａ２の出力が、トランジスタＭ２及び抵抗Ｒ２を介して増幅器Ａ２に帰還される構成となっている。このため、増幅器Ａ２の入力端子は、仮想接地点となり、電圧が略一定となる。

このとき、電流源Ｉｓｉｇｎａｌからみた波形整形フィルタの入力インピーダンスは、増幅器Ａ２が電圧入力型の場合、（１／ｇｍ２）／Ａ２となる。ここで、ｇｍ２は、トランジスタＭ２のトランスコンダクタンス、Ａ２は、増幅器Ａ２の利得である。一般に、増幅器Ａ２の利得は非常に大きいため、波形整形フィルタの入力インピーダンスは、非常に小さくなる。

このため、電流源Ｉｓｉｇｎａｌから信号電流Ｉｓｉｇｎａｌが入力されると、信号電流Ｉｓｉｇｎａｌは抵抗Ｒ２を流れ、トランジスタＭ２のドレイン端子にＩｓｉｇｎａｌ×Ｒ２の電圧が発生する。ここで、Ｒ２は、抵抗Ｒ２の抵抗値である。

また、トランジスタＭ２のドレイン端子に電圧が発生することにより、容量Ｃ２には、信号電流Ｉｓｉｇｎａｌの時間微分に比例した電流Ｉｓｉｇｎａｌ×Ｒ２×ｓＣ２が流れる。ここで、Ｃ２は、容量Ｃ２の容量値である。

結果として、トランジスタＭ２には、Ｉｓｉｇｎａｌと、Ｉｓｉｇｎａｌ×Ｒ２×ｓＣ２と、の和であるＩｓｉｇｎａｌ×（１＋ｓＣ２×Ｒ２）の電流が流れる。

本実施形態において、トランジスタＭ２，Ｍ３のゲート電圧及びソース電圧は等しいため、トランジスタＭ３には、トランジスタＭ２に流れる電流のデバイスサイズ比倍の電流が流れる。したがって、トランジスタＭ２，Ｍ３のサイズが同一の場合、トランジスタＭ３のドレイン端子から、Ｉｓｉｇｎａｌ×（１＋ｓＣ２×Ｒ２）の電流が出力電流Ｉｏｕｔとして出力される。

以上説明した通り、本実施形態に係る波形整形フィルタは、第１実施形態と同様、入力された信号電流Ｉｓｉｇｎａｌに、信号電流Ｉｓｉｇｎａｌの微分成分を重畳して出力する。これにより、信号電流Ｉｓｉｇｎａｌの高域成分を強調したフィルタ特性を実現することができる。

また、本実施形態において、増幅器Ａ２の負荷は、トランジスタＭ２のゲートのみである。ゲートは小さな容量性負荷と近似できる。したがって、増幅器Ａ２の電流駆動能力を高める必要がなく、波形整形フィルタの消費電力を低減できる。

（第１実施例）
図６は、本実施形態に係る波形整形フィルタの第１実施例を示す図である。本実施例において、増幅器Ａ２は、電流入力型の増幅器である。図６に示すように、増幅器Ａ２は、トランジスタＭ２１と、電流源Ｉｂ２１，Ｉｂ２２と、を備える。

トランジスタＭ２１は、ソース端子、ゲート端子、及びドレイン端子を備えるＰＭＯＳである。トランジスタＭ２１のドレイン端子は、電流源Ｉｂ２１及び増幅器Ａ２の出力端子Ｏｕｔに接続され、ソース端子は、電流源Ｉｂ２２及び増幅器Ａ２の入力端子Ｉｎに接続され、ゲート端子は、所定のバイアス電圧Ｖｂｉａｓを印加される。

電流源Ｉｂ２１，Ｉｂ２２は、トランジスタＭ２１に所定のバイアス電流Ｉｂ２１，Ｉｂ２２をそれぞれ供給する。

次に、この増幅器Ａ２の動作を説明する。以下では、バイアス電流Ｉｂ２１，Ｉｂ２２の電流値がＩｂ２に等しいものとする（Ｉｂ２１＝Ｉｂ２２＝Ｉｂ２）。

増幅器Ａ２の入力端子Ｉｎから電流ΔＩが供給されると、トランジスタＭ２１には、ΔＩ＋Ｉｂ２の電流が流れる。これに対して、トランジスタＭ２１には、電流源Ｉｂ２１，Ｉｂ２２によりバイアス電流Ｉｂ２を供給される。

ΔＩ＞０の場合、すなわち、増幅器Ａ２の入力端子Ｉｎの電圧が上昇し、抵抗Ｒ２の一端から入力端子Ｉｎの側に電流が流れる場合、トランジスタＭ２１のドレイン端子から供給される電流が電流源Ｉｂ２１により引き込む電流Ｉｂ２より大きくなるため、出力端子Ｏｕｔに接続されたトランジスタＭ２，Ｍ３のゲート電圧が上昇する。

トランジスタＭ２のゲート電圧が上昇すると、トランジスタＭ２のドレイン電圧が低下し、抵抗Ｒ２の一端の電圧（増幅器Ａ２の入力端子Ｉｎの電圧）が低下する。これにより、電流ΔＩが０となるように帰還がかかる。すなわち、トランジスタＭ２１のソース電圧（増幅器Ａ２の入力端子Ｉｎの電圧）は、バイアス電圧Ｖｂｉａｓよりも、トランジスタＭ２１にバイアス電流Ｉｂ２が流れたときのゲート−ソース間電圧Ｖｇｓ２１だけ、高い電圧と略等しくなる。

一方、ΔＩ＜０の場合、すなわち、増幅器Ａ２の入力端子Ｉｎの電圧が低下し、入力端子Ｉｎから抵抗Ｒ２の一端の側に電流が流れる場合、トランジスタＭ２１のドレイン端子から供給される電流が電流源Ｉｂ２１により引き込む電流Ｉｂ２より小さくなるため、出力端子Ｏｕｔに接続されたトランジスタＭ２，Ｍ３のゲート電圧が低下する。

トランジスタＭ２のゲート電圧が低下すると、トランジスタＭ２のドレイン電圧が上昇し、抵抗Ｒ２の一端の電圧（増幅器Ａ２の入力端子Ｉｎの電圧）が上昇する。これにより、電流ΔＩが０となるように帰還がかかる。すなわち、トランジスタＭ２１のソース電圧（増幅器Ａ２の入力端子Ｉｎの電圧）は、バイアス電圧Ｖｂｉａｓよりも、トランジスタＭ２１にバイアス電流Ｉｂ２が流れたときのゲート−ソース間電圧Ｖｇｓ２１だけ、高い電圧と略等しくなる。

したがって、増幅器Ａ２の入力端子Ｉｎは、上述の通り仮想接地点となり、電圧が略一定となる。これにより、波形整形フィルタを第１実施形態と同様に動作させることができる。

以上説明した通り、増幅器Ａ２として、電流入力型の増幅器を用いることができる。また、電流入力型の増幅器Ａ２を用いた場合、増幅器Ａ２の単体の入力インピーダンスは、１／ｇｍ２１となり、電流源Ｉｓｉｇｎａｌからみた波形整形フィルタの入力インピーダンスは、１／（Ａ２×ｇｍ２＋ｇｍ２１）となる。ここで、ｇｍ２１は、トランジスタＭ２１のトランスコンダクタンスである。

したがって、電流入力型の増幅器Ａ２を用いることにより、電圧入力型の増幅器Ａ２を用いた場合よりも波形整形フィルタの入力インピーダンスを小さくし、増幅器Ａ２の入力端子Ｉｎの電圧の変動を抑制することができる。これにより、波形整形フィルタの入力電圧の変動に起因する出力電流Ｉｏｕｔの誤差を小さくすることができる。

（第２実施例）
図７は、本実施形態に係る波形整形フィルタの第２実施例を示す図である。本実施例において、波形整形フィルタは、電流源Ｉｄｃ２を更に備える。他の構成は図５と同様である。

電流源Ｉｄｃ２（第１の電流源）は、一端及び他端を備える直流電流源である。電流源Ｉｄｃ２の一端は、抵抗Ｒ２の他端、トランジスタＭ２のドレイン端子、及び容量Ｃ２の一端に接続される。図７において、電流源Ｉｄｃ２の他端は、電源に接続されているが、接地されていてもよい。電流源Ｉｄｃ２は、トランジスタＭ２をオンする任意の直流電流Ｉｄｃ２を供給する。

このような構成により、本実施例によれば、波形整形フィルタにパルス性の信号電流Ｉｓｉｇｎａｌが入力される場合の応答速度を向上することができる。理由は第１実施形態の第２実施例で説明した通りである。

（第３実施例）
図８は、本実施形態に係る波形整形フィルタの第３実施例を示す図である。本実施例において、波形整形フィルタは、抵抗Ｒ２ａを更に備える。他の構成は図５と同様である。

抵抗Ｒ２ａ（第２の抵抗）は、一端及び他端を備える。抵抗Ｒ２ａの一端は、容量Ｃ２の他端に接続され、抵抗Ｒ２ａの他端は接地されている。

このような構成により、本実施例では、波形整形フィルタのフィルタ特性は、｛１＋ｓＣ２（Ｒ２＋Ｒ２ａ）｝／（１＋ｓＣ２×Ｒ２ａ）となる。これにより、第１実施形態の第３実施例と同様の効果が得られる。すなわち、本実施例に係る波形整形フィルタによれば、所定の強調特性を得るための抵抗値Ｒ２を、図５の波形整形フィルタより抵抗値Ｒ２ａだけ小さくすることができる。したがって、波形整形フィルタの電源電圧を低下させ、消費電力を低減することができる。

（第３実施形態）
第３実施形態に係る波形整形フィルタについて、図９〜図１２を参照して説明する。図９は、本実施形態に係る波形整形フィルタを示す図である。図９に示すように、本実施形態に係る波形整形フィルタは、抵抗Ｒ１，Ｒ１ｂと、トランジスタＭ１と、容量Ｃ１と、増幅器Ａ１と、を備える。図９における電流源Ｉｓｉｇｎａｌは、波形整形フィルタに信号電流Ｉｓｉｇｎａｌを入力する電流源である。

抵抗Ｒ１（第６の抵抗）は、一端及び他端を備える。抵抗Ｒ１は、一端が接地され、他端が増幅器Ａ１の負入力端子、容量Ｃ１の他端、及びトランジスタＭ１のソース端子に接続される。

抵抗Ｒ１ｂ（第５の抵抗）は、一端及び他端を備える。抵抗Ｒ１ｂは、一端が接地され、他端が増幅器Ａ１の正入力端子及び電流源Ｉｓｉｇｎａｌに接続される。これにより、抵抗Ｒ１ｂは、他端から入力電流Ｉｓｉｇｎａｌを入力される。

容量Ｃ１（第７の容量）は、一端及び他端を備える。容量Ｃ１は、一端が接地され、他端が抵抗Ｒ１の他端、増幅器Ａ１の負入力端子、及びトランジスタＭ１のソース端子に接続される。

トランジスタＭ１（第１６のトランジスタ）は、ＮＭＯＳであり、ソース端子（第１端子）と、ドレイン端子（第２端子）と、ゲート端子（制御端子）と、を備える。ゲート端子は、増幅器Ａ１の出力端子に接続される。ソース端子は、増幅器Ａ１の負入力端子、容量Ｃ１の他端、及び抵抗Ｒ１の他端に接続される。トランジスタＭ１は、ドレイン端子から出力電流Ｉｏｕｔを出力する。

増幅器Ａ１（第４の増幅器）は、差動増幅器であり、正入力端子（第１入力端子）と、負入力端子（第２入力端子）と、出力端子と、を備える。正入力端子は、抵抗Ｒ１ｂの他端及び電流源Ｉｓｉｇｎａｌに接続される。これにより、増幅器Ａ１は、正入力端子から抵抗Ｒ１ｂの他端の端子電圧を入力される。負入力端子は、容量Ｃ１の他端、抵抗Ｒ１の他端、及びトランジスタＭ１のソース端子に接続される。出力端子は、トランジスタＭ１のゲート端子に接続される。

上述の通り、波形整形フィルタは、増幅器Ａ１の出力が、トランジスタＭ１を介して増幅器Ａ１の負入力端子に帰還される構成となっている。この負帰還により、増幅器Ａ１の正入力端子と負入力端子は仮想短絡（Ｖｉｒｔｕａｌｓｈｏｒｔ）となり、負入力端子の電圧は、正入力端子の電圧と略等しくなる。

電流源Ｉｓｉｇｎａｌからの信号電流Ｉｓｉｇｎａｌが抵抗Ｒ１ｂに流れ、電圧に変換される。このため、増幅器Ａ１の正入力端子の電圧は、Ｉｓｉｇｎａｌ×Ｒ１ｂとなる。正入力端子と負入力端子の電圧は略等しいので、負入力端子の電圧もＩｓｉｇｎａｌ×Ｒ１ｂとなる。よって、抵抗Ｒ１には、Ｉｓｉｇｎａｌ×Ｒ１ｂ／Ｒ１の電流が流れ、容量Ｃ１にはＩｓｉｇｎａｌ×Ｒ１ｂ×ｓＣ１の電流が流れる。結果として、トランジスタＭ１は、Ｉｓｉｇｎａｌ×Ｒ１ｂ／Ｒ１と、Ｉｓｉｇｎａｌ×Ｒ１ｂ×ｓＣ１と、の和であるＩｓｉｇｎａｌ×Ｒ１ｂ×（１＋ｓＣ１Ｒ１）／Ｒ１の電流を、出力電流Ｉｏｕｔとして出力する。

以上説明した通り、本実施形態に係る波形整形フィルタは、入力された信号電流Ｉｓｉｇｎａｌに比例した電流に、信号電流Ｉｓｉｇｎａｌの微分成分を重畳して出力する。これにより、信号電流Ｉｓｉｇｎａｌの高域成分を強調したフィルタ特性を実現することができる。

（第１実施例）
図１０は、本実施形態に係る波形整形フィルタの第１実施例を示す図である。本実施例において、増幅器Ａ１は、電流入力型の増幅器である。図１０に示すように、増幅器Ａ１は、トランジスタＭＡ１，ＭＡ２と、電流源Ｉｂ１，Ｉｂ２，Ｉｂ３，Ｉｂ４と、を備える。

トランジスタＭＡ１，ＭＡ２は、ソース端子、ゲート端子、及びドレイン端子を備えるＮＭＯＳである。

トランジスタＭＡ１のドレイン端子は、増幅器Ａ１の出力端子であり、電流源Ｉｂ１と、トランジスタＭ１のゲート端子と、に接続される。トランジスタＭＡ１のゲート端子は、トランジスタＭＡ２のゲート端子と、電流源Ｉｂ２と、に接続される。トランジスタＭＡ１のソース端子は、増幅器Ａ１の正入力端子であり、電流源Ｉｂ３と、抵抗Ｒ１ｂの他端と、に接続される。

トランジスタＭＡ２のドレイン端子は、電流源Ｉｂ２と、トランジスタＭＡ２のゲート端子と、トランジスタＭＡ１のゲート端子と、に接続される。トランジスタＭＡ２のゲート端子は、トランジスタＭＡ２のドレイン端子と、トランジスタＭＡ１のゲート端子と、電流源Ｉｂ２と、に接続される。トランジスタＭＡ２のソース端子は、増幅器Ａ１の負入力端子であり、電流源Ｉｂ４と、抵抗Ｒ１の他端と、容量Ｃ１の他端と、トランジスタＭ１のソース端子と、に接続される。また、トランジスタＭＡ２は、ゲート端子とドレイン端子とが接続される。

電流源Ｉｂ１，Ｉｂ２，Ｉｂ３，Ｉｂ４は、トランジスタＭＡ１，ＭＡ２に所定のバイアス電流Ｉｂ１，Ｉｂ２，Ｉｂ３，Ｉｂ４をそれぞれ供給する。

次に、増幅器Ａ１の動作を説明する。以下では、バイアス電流Ｉｂ１，Ｉｂ２，Ｉｂ３，Ｉｂ４の電流値がＩｂに等しいものとする（Ｉｂ１＝Ｉｂ２＝Ｉｂ３＝Ｉｂ４＝Ｉｂ）。また、トランジスタＭＡ１，ＭＡ２のサイズは等しいものとする。さらに、抵抗Ｒ１ｂ及び抵抗Ｒ１の抵抗値は等しいものとする（Ｒ１ｂ＝Ｒ１）。

抵抗Ｒ１ｂの他端の電圧が上がると、つまり、トランジスタＭＡ１のソース端子電圧が上がると、トランジスタＭＡ１のゲート・ソース間電圧が小さくなる。これにより、トランジスタＭＡ１に流れる電流は、ＩｂからΔＩだけ小さくなり、Ｉｂ−ΔＩとなる。つまり、抵抗Ｒ１ｂの他端から増幅器Ａ１の正入力端子に向けて電流ΔＩが流れる。Ｉｂ−ΔＩは、電流源Ｉｂ１から供給される電流Ｉｂより小さいため、増幅器Ａ１の出力端子であるトランジスタＭＡ１のドレイン端子電圧が上がる。よって、トランジスタＭ１のゲート端子電圧が上がる。

これに伴い、トランジスタＭ１のソース端子電圧、つまり、トランジスタＭＡ２のソース端子電圧が上がる。トランジスタＭＡ２には、電流源Ｉｂ２からＩｂの電流が供給されており、トランジスタＭＡ２のゲート・ソース間電圧は略一定である。このため、トランジスタＭＡ２のソース端子電圧が上がると、トランジスタＭＡ２のゲート端子電圧も上がる。トランジスタＭＡ１のゲート端子はトランジスタＭＡ２のゲート端子に接続されているため、トランジスタＭＡ１のゲート端子電圧も上がり、トランジスタＭＡ１のゲート・ソース間電圧は大きくなり、バイアス電流Ｉｂが再び流れるように動作する。

トランジスタＭＡ１及びトランジスタＭＡ２のサイズが等しく、ともにバイアス電流Ｉｂが流れるため、トランジスタＭＡ１，ＭＡ２のゲート・ソース間電圧は略等しくなり、その結果、トランジスタＭＡ２のソース端子電圧はトランジスタＭＡ１のソース端子電圧に略等しくなるように動作する。

一方、抵抗Ｒ１ｂの他端の電圧が下がると、つまり、トランジスタＭＡ１のソース端子電圧が下がると、トランジスタＭＡ１のゲート・ソース間電圧が大きくなる。これにより、トランジスタＭＡ１に流れる電流は、ＩｂからΔＩだけ大きくなり、Ｉｂ＋ΔＩとなる。つまり、増幅器Ａ１の正入力端子から抵抗Ｒ１ｂの他端に向かって電流ΔＩが流れる。Ｉｂ＋ΔＩは、電流源Ｉｂ１から供給される電流Ｉｂより大きいため、増幅器Ａ１の出力端子であるトランジスタＭＡ１のドレイン端子電圧が下がる。よって、トランジスタＭ１のゲート端子電圧が下がる。

これに伴い、トランジスタＭ１のソース端子電圧、つまり、トランジスタＭＡ２のソース端子電圧も下がる。トランジスタＭＡ２には、電流源Ｉｂ２からＩｂの電流が供給されており、トランジスタＭＡ２のゲート・ソース間電圧は略一定である。このため、トランジスタＭＡ２のソース端子電圧が下がると、トランジスタＭＡ２のゲート端子電圧も下がる。トランジスタＭＡ１のゲート端子は、トランジスタＭＡ２のゲート端子に接続されているため、トランジスタＭＡ１のゲート端子電圧も下がり、トランジスタＭＡ１のゲート・ソース間電圧は小さくなり、バイアス電流Ｉｂが再び流れるように動作する。

したがって、増幅器Ａ１の負入力端子であるトランジスタＭＡ２のソース端子の電圧は、上述の通り、増幅器Ａ１の正入力端子であるトランジスタＭＡ１のソース端子の電圧と略等しくなり、増幅器Ａ１の正入力端子と負入力端子とは仮想短絡となる。これにより、波形整形フィルタを、上述の通り動作させることができる。

図１０では、トランジスタＭＡ１，ＭＡ２のソース端子からバイアス電流を引く電流源Ｉｂ３，Ｉｂ４を設けているが、図１１に示すように、トランジスタＭＡ１，ＭＡ２に流れるバイアス電流を、抵抗Ｒ１ｂ，Ｒ１に流す構成としてもよい。

（第２実施例）
図１２は、本実施形態に係る波形整形フィルタの第２実施例を示す図である。本実施例において、波形整形フィルタは、電流源Ｉｄｃ１を更に備える。他の構成は図９と同様である。

電流源Ｉｄｃ１（第６の電流源）は、一端及び他端を備える直流電流源である。電流源Ｉｄｃ１の一端は、増幅器Ａ１の負入力端子と、抵抗Ｒ１の他端と、トランジスタＭ１のソース端子と、容量Ｃ１の他端と、に接続される。図１２において、電流源Ｉｄｃ１の他端は、接地されているが、電源に接続されていてもよい。電流源Ｉｄｃ１は、トランジスタＭ１をオンする任意の直流電流Ｉｄｃ１を供給する。

このような構成により、本実施例によれば、図３を参照して説明した通り、波形整形フィルタにパルス性の信号電流Ｉｓｉｇｎａｌが入力される場合の応答速度を向上させることができる。

（第３実施例）
図１３は、本実施形態に係る波形整形フィルタの第３実施例を示す図である。本実施例において、波形整形フィルタは、抵抗Ｒ１ａを更に備える。他の構成は図９と同様である。

抵抗Ｒ１ａ（第７の抵抗）は、一端及び他端を備える。抵抗Ｒ１ａの一端は、容量Ｃ１の他端に接続され、抵抗Ｒ１ａの他端は増幅器Ａ１の負入力端子に接続されている。

このような構成により、本実施例では、波形整形フィルタのフィルタ特性は、Ｒ１ｂ｛１＋ｓＣ１（Ｒ１＋Ｒ１ａ）｝／｛（１＋ｓＣ１Ｒ１ａ）Ｒ１｝となる。すなわち、波形整形フィルタに信号電流Ｉｓｉｇｎａｌが入力されると、Ｉｓｉｎｇａｌ×Ｒ１ｂ｛１＋ｓＣ１（Ｒ１＋Ｒ１ａ）｝／｛（１＋ｓＣ１Ｒ１ａ）Ｒ１｝が出力電流Ｉｏｕｔとして出力される。信号電流Ｉｓｉｇｎａｌの高域成分を強調する強調特性は、１＋ｓＣ１（Ｒ１＋Ｒ１ａ）により実現される。

したがって、図９及び図１３の容量値Ｃ１を同一とし、図９の抵抗値Ｒ１と図１３の抵抗値Ｒ１＋Ｒ１ａを同一とすることにより、図９及び図１３の強調特性を一致させることができる。すなわち、本実施例に係る波形整形フィルタによれば、所定の強調特性を得るための抵抗値Ｒ１を、図９の波形整形フィルタより抵抗値Ｒ１ａだけ小さくすることができる。

（第４実施例）
図１４は、本実施形態に係る波形整形フィルタの第４実施例を示す図である。本実施例において、波形整形フィルタは、容量Ｃ１ａを更に備える。他の構成は図９と同様である。

容量Ｃ１ａ（第８の容量）は、一端及び他端を備える。容量Ｃ１ａは、一端が接地され、他端が抵抗Ｒ１ｂの他端と、電流源Ｉｓｉｇｎａｌと、増幅器Ａ１の正入力端子と、に接続される。

このような構成により、本実施例によれば、抵抗Ｒ１ｂ及び容量Ｃ１ａにより低域通過特性が実現される。低域通過フィルタの遮断周波数は、１／（２π×Ｒ１ｂ×Ｃ１ａ）となる。遮断周波数が、強調したい高域成分より高くなるように、容量値Ｃ１ａを設定することにより、信号電流Ｉｓｉｇｎａｌに重畳した不要な高周波ノイズを除去することができる。

（第４実施形態）
第４実施形態に係る波形整形フィルタについて、図１５〜図１８を参照して説明する。図１５は、本実施形態に係る波形整形フィルタを示す図である。図１５に示すように、本実施形態に係る波形整形フィルタは、第１実施形態の変形例であり、トランジスタＭｃｍ１，Ｍｃｍ２と、電流源Ｉｄｃｍと、を更に備える。以下、第１実施形態との相違点を中心に説明する。

トランジスタＭｃｍ１は、ＮＭＯＳであり、ソース端子が接地され、ドレイン端子が容量Ｃ１の一端に接続され、ゲート端子が電流源Ｉｄｃｍと、トランジスタＭｃｍ２のゲート端子と、に接続される。また、トランジスタＭｃｍ１は、ゲート端子とドレイン端子とが接続される。

トランジスタＭｃｍ２は、ＮＭＯＳであり、ソース端子が接地され、ゲート端子が電流源Ｉｄｃｍと、トランジスタＭｃｍ１のゲート端子と、接続され、ドレイン端子が容量Ｃ１の他端と、抵抗Ｒ１の他端と、トランジスタＭ１のソース端子と、に接続される。

トランジスタＭｃｍ１，Ｍｃｍ２は、カレントミラー回路（第１のカレントミラー回路）を構成している。カレントミラー回路の入力端子は、トランジスタＭｃｍ１のドレイン端子であり、出力端子は、トランジスタＭｃｍ２のドレイン端子である。トランジスタＭｃｍ１，Ｍｃｍ２のサイズが等しいとすると、トランジスタＭｃｍ１に流れる電流と、トランジスタＭｃｍ２に流れる電流と、は等しくなる。

電流源Ｉｄｃｍは、トランジスタＭｃｍ１，Ｍｃｍ２が構成するカレントミラー回路を動作させるためのバイアス電流Ｉｄｃｍを供給する。

また、本実施形態において、容量Ｃ１は、一端がトランジスタＭｃｍ１のドレイン端子及びゲート端子と、トランジスタＭｃｍ２のゲート端子と、電流源Ｉｄｃｍと、に接続され、他端が抵抗Ｒ１の他端と、トランジスタＭ１のソース端子と、トランジスタＭｃｍ２のドレイン端子と、に接続される。

このような構成により、トランジスタＭｃｍ１，Ｍｃｍ２のサイズが等しいとすると、トランジスタＭ１に流れる電流は、信号電流Ｉｓｉｇｎａｌと、容量Ｃ１に流れる電流Ｉｓｉｇｎａｌ×Ｒ１×ｓＣ１と、容量Ｃ１に流れる電流をカレントミラー回路で折り返した（極性を反転させた）電流Ｉｓｉｇｎａｌ×Ｒ１×ｓＣ１と、の和であるＩｓｉｇｎａｌ×（１＋２ｓＣ１Ｒ１）となる。

上記の式からわかるように、本実施形態によれば、第１実施形態に比べて、容量値Ｃ１を半減することができる。すなわち、第１実施形態の半分の容量値Ｃ１で、第１実施形態と同様の時定数を実現することができる。

なお、以上では、トランジスタＭｃｍ１，Ｍｃｍ２のサイズが等しい場合を例に説明したが、本実施形態において、トランジスタＭｃｍ１，Ｍｃｍ２のサイズは異なってもよい。トランジスタＭｃｍ２のチャネル幅を、トランジスタＭｃｍ１のチャネル幅のｋ倍とすることにより、容量値Ｃ１を、第１実施形態に比べて１／（１＋ｋ）倍にすることができる。このように、容量Ｃ１の容量値Ｃ１を小さくすることにより、回路面積を小型化することができる。

また、図１５の例では、容量Ｃ１の他端をカレントミラー回路に接続したが、容量Ｃ１を分割し、その一部だけをカレントミラー回路に接続した構成も可能である。

さらに、カレントミラー回路のバイアス電流として電流源Ｉｄｃｍが供給している電流Ｉｄｃｍは、トランジスタＭ１にも流れる。したがって、電流源Ｉｄｃｍは、図３を参照して説明したように、波形整形フィルタにパルス性の信号電流Ｉｓｉｇｎａｌが入力される場合の応答速度を向上させるための直流電流として、兼用することができる。

またさらに、カレントミラー回路の入力インピーダンスは、トランジスタＭｃｍ１のトランスコンダクタンスの逆数となり、入力インピーダンスが大きいとフィルタの時定数に影響する。そこで、図１６に示すように、カレントミラー回路に、トランジスタＭｃｍ３と、電流源Ｉｄｃｍ２と、を追加してもよい。

トランジスタＭｃｍ３は、ＰＭＯＳであり、ゲート端子にアイアス電圧Ｖｂが印加され、ソース端子が電流源Ｉｄｃｍと、容量Ｃ１の一端と、トランジスタＭｃｍ１のドレイン端子と、に接続され、ドレイン端子がトランジスタＭｃｍ１，Ｍｃｍ２のゲート端子と、電流源Ｉｄｃｍ２と、に接続される。電流源Ｉｄｃｍ２は、トランジスタＭｃｍ３を動作させるためのバイアス電流Ｉｄｃｍ２を供給する。

このような構成により、トランジスタＭｃｍ１のドレイン端子電圧の変化を増幅して、トランジスタＭｃｍ１のゲート端子に加えることができる。これにより、カレントミラー回路の入力インピーダンスを下げ、フィルタの時定数に対する影響を低減することができる。

（第５実施形態）
第５実施形態に係る波形整形フィルタについて、図１７を参照して説明する。図１７は、本実施形態に係る波形整形フィルタを示す図である。図１７に示すように、本実施形態に係る波形整形フィルタは、第２実施形態の変形例であり、トランジスタＭｃｍ１，Ｍｃｍ２と、電流源Ｉｄｃｍと、を備える。他の構成は、図５と同様である。また、トランジスタＭｃｍ１，Ｍｃｍ２と、電流源Ｉｄｃｍと、により構成されるカレントミラー回路（第１のカレントミラー回路）の構成は、図１５と同様である。本実施形態における容量Ｃ２は、図１５の容量Ｃ１に相当する。

このような構成により、本実施形態によれば、第２実施形態に比べて、容量値Ｃ２を半減することができる。すなわち、第２実施形態の半分の容量値Ｃ２で、第２実施形態と同様の時定数を実現することができる。

（第６実施形態）
第６実施形態に係る波形整形フィルタについて、図１８を参照して説明する。図１８は、本実施形態に係る波形整形フィルタを示す図である。図１８に示すように、本実施形態に係る波形整形フィルタは、第３実施形態の変形例であり、トランジスタＭｃｍ１，Ｍｃｍ２と、電流源Ｉｄｃｍと、を備える。他の構成は、図９と同様である。また、トランジスタＭｃｍ１，Ｍｃｍ２と、電流源Ｉｄｃｍと、により構成されるカレントミラー回路（第３のカレントミラー回路）の構成は、図１５と同様である。

このような構成により、本実施形態によれば、第３実施形態に比べて、容量値Ｃ１を半減することができる。すなわち、第３実施形態の半分の容量値Ｃ１で、第３実施形態と同様の時定数を実現することができる。

（第７実施形態）
第７実施形態に係る波形整形フィルタについて、図１９〜図２２を参照して説明する。図１９は、本実施形態に係る波形整形フィルタを示す図である。図１９に示すように、本実施形態に係る波形整形フィルタは、第２実施形態の変形例であり、低入力インピーダンス回路Ｚを更に備える。以下、第２実施形態との相違点を中心に説明する。

本実施形態において、容量Ｃ２は、他端がトランジスタＭ３のドレイン端子に接続される。

低入力インピーダンス回路Ｚは、トランジスタＭ３のドレイン端子と、容量Ｃ２の端と、に接続される。低入力インピーダンス回路Ｚは、トランジスタＭ３のドレイン端子から出力される出力電流に、容量Ｃ２の他端から流れる電流を加算する。

このような構成により、低入力インピーダンス回路Ｚに流れる電流は、容量Ｃ２の一端からトランジスタＭ２に流れ込む電流Ｉｓｉｇｎａｌ×Ｒ２×ｓＣ２及び信号電流Ｉｓｉｇｎａｌの和をコピーした電流Ｉｓｉｇｎａｌ×（１＋ｓＣ２Ｒ２）と、容量Ｃ２の他端から容量Ｃ２に流れ込む電流Ｉｓｉｇｎａｌ×Ｒ２×ｓＣ２と、の和となる。つまり、低入力インピーダンス回路Ｚには、波形整形フィルタの出力電流として、Ｉｓｉｇｎａｌ×（１＋２ｓＣ２Ｒ２）が流れる。

上記の式からわかるように、本実施形態によれば、第２実施形態に比べて、容量値Ｃ２を半減することができる。すなわち、第２実施形態の半分の容量値Ｃ２で、第２実施形態と同様の時定数を実現することができる。

なお、図１９の例では、容量Ｃ２の他端をトランジスタＭ３のドレイン端子に接続したが、容量Ｃ２を分割し、その一部だけをトランジスタＭ３のドレイン端子に接続した構成も可能である。

（第１実施例）
図２０は、図１９の波形整形フィルタの第１実施例を示す図である。図２０において、低入力インピーダンス回路Ｚは、ゲート接地増幅回路により実現されている。ゲート接地増幅回路は、トランジスタＭＣを備える。

トランジスタＭＣは、ＮＭＯＳであり、ゲート端子にバイアス電圧Ｖｂが印加され、ソース端子が容量Ｃ２の他端と、トランジスタＭ３の他端と、に接続され、ドレイン端子から出力電流Ｉｏｕｔを出力する。

ゲート接地増幅回路の入力インピーダンスは、トランジスタＭＣのトランスコンダクタンスの逆数でほぼ決まる。したがって、トランジスタＭＣのチャネル幅／チャネル長を大きくすることにより、トランスコンダクタンスを大きくし、入力インピーダンスを下げることができる。

（第２実施例）
図２１は、図１９の波形整形フィルタの第２実施例を示す図である。図２１において、低入力インピーダンス回路Ｚは、レギュレーティッドカスコード回路により実現されている。レギュレーティッドカスコード回路は、トランジスタＭＣと、反転増幅器ＡＣと、を備える。

反転増幅器ＡＣは、入力端子が容量Ｃ２の他端と、トランジスタＭ３のドレイン端子と、に接続され、出力端子がトランジスタＭＣのゲート端子に接続される。反転増幅器ＡＣは、トランジスタＭＣのソース端子電圧を反転増幅してトランジスタＭＣのゲート端子に印加する。反転増幅器ＡＣの利得はＡＣである。他の構成は、図２０と同様である。

このような構成により、低入力インピーダンス回路Ｚの入力インピーダンスは、トランジスタＭＣのトランスコンダクタンスのＡＣ倍の逆数となる。すなわち、図２１の例では、低入力インピーダンス回路Ｚの入力インピーダンスを、図２０の１／ＡＣ倍とすることができる。

（第３実施例）
図２２は、図１９の波形整形フィルタの第３実施例を示す図である。図２２において、低入力インピーダンス回路Ｚは、トランスインピーダンス回路により実現されている。トランスインピーダンス回路は、反転増幅器ＡＣと、抵抗ＲＴと、を備える。

反転増幅器ＡＣは、入力端子が容量Ｃ２の他端と、トランジスタＭ３の他端と、抵抗ＲＴの一端と、に接続され、他端が抵抗ＲＴの他端に接続される。すなわち、抵抗ＲＴは、反転増幅器ＡＣの入力端子と出力端子との間に接続される。このような構成でも、低入力インピーダンス回路Ｚを実現することができる。

（第８実施形態）
第８実施形態に係る波形整形フィルタについて、図２３及び図２４を参照して説明する。本実施形態では、第４実施形態及び第７実施形態を組み合わせた波形整形フィルタについて説明する。図２３は、カレントミラー回路及び低入力インピーダンス回路Ｚを、第１実施形態に適用した波形整形フィルタを示す図である。

図２３に示すように、波形整形フィルタは、トランジスタＭｃｍ１，Ｍｃｍ２と、低入力インピーダンス回路Ｚと、を備える。以下、第１実施形態との相違点を中心に説明する。

トランジスタＭｃｍ１は、ＰＭＯＳであり、ソース端子が電源線（第２の基準電圧線）に接続され、ゲート端子がトランジスタＭｃｍ２のゲート端子に接続され、ドレイン端子がトランジスタＭ１のドレイン端子に接続されている。また、トランジスタＭｃｍ１は、ゲート端子とドレイン端子とが接続される。

トランジスタＭｃｍ２は、ＰＭＯＳであり、ソース端子が電源線に接続され、ゲート端子がトランジスタＭｃｍ１のゲート端子に接続され、ドレイン端子が容量Ｃ１の他端と、低入力インピーダンス回路Ｚと、に接続される。

トランジスタＭｃｍ１，Ｍｃｍ２は、カレントミラー回路（第２のカレントミラー回路）を構成している。このカレントミラー回路の入力端子は、トランジスタＭｃｍ１のドレイン端子であり、出力端子は、トランジスタＭｃｍ２のドレイン端子である。トランジスタＭｃｍ１，Ｍｃｍ２のサイズが等しいとすると、トランジスタＭｃｍ１に流れる電流と、トランジスタＭｃｍ２に流れる電流と、は等しくなる。

低入力インピーダンス回路Ｚは、容量Ｃ１の他端と、トランジスタＭｃｍ２のドレイン端子と、に接続される。低入力インピーダンス回路Ｚは、トランジスタＭｃｍ２のドレイン端子から出力される出力電流に、容量Ｃ１の他端から流れる電流を加算する。

本実施形態において、トランジスタＭ１には、信号電流Ｉｓｉｇｎａｌと、容量Ｃ１に流れる電流Ｉｓｉｇｎａｌ×Ｒ１×ｓＣ１と、の和の電流Ｉｓｉｇｎａｌ×（１＋ｓＣ１Ｒ１）が流れる。これは、図１と同様である。

ここで、トランジスタＭｃｍ１，Ｍｃｍ２のサイズが等しいとすると、トランジスタＭｃｍ２に流れる電流は、トランジスタＭｃｍ１に流れる電流、つまり、トランジスタＭ１を流れる電流であり、Ｉｓｉｇｎａｌ×（１＋ｓＣ１Ｒ１）となる。一方、容量Ｃ１の他端から流れ出る電流は、Ｉｓｉｇｎａｌ×ｓＣ１Ｒ１である。

したがって、低入力インピーダンス回路Ｚには、トランジスタＭｃｍ２に流れる電流Ｉｓｉｇｎａｌ×（１＋ｓＣ１Ｒ１）と、容量Ｃ１の他端から流れ出る電流Ｉｓｉｇｎａｌ×ｓＣ１Ｒ１と、の和の電流Ｉｓｉｇｎａｌ×（１＋２ｓＣ１Ｒ１）が流れることになる。

上記の式からわかるように、図２３の構成により、第１実施形態に比べて、容量値Ｃ１を半減することができる。すなわち、第１実施形態の半分の容量値Ｃ１で、第１実施形態と同様の時定数を実現することができる。

図２４は、カレントミラー回路（第４のカレントミラー回路）及び低入力インピーダンス回路Ｚを、第３実施形態に適用した波形整形フィルタを示す図である。カレントミラー回路及び低入力インピーダンス回路Ｚの構成は、図２３と同様である。すなわち、図２４のカレントミラー回路の入力端子は、トランジスタＭ１のドレイン端子であり、出力端子はトランジスタＭｃｍ２のドレイン端子である。また、他の構成は、図９と同様である。

図２４の例では、図２３と同様に、低入力インピーダンス回路Ｚに流れる電流は、トランジスタＭ１に流れる電流Ｉｓｉｇｎａｌ×（１＋ｓＣ１Ｒ１）と、容量Ｃ１の他端から流れ出る電流Ｉｓｉｇｎａｌ×ｓＣ１Ｒ１と、の和となる。これは、図２３と同様である。

したがって、図２４の構成により、第３実施形態に比べて、容量値Ｃ１を半減することができる。すなわち、第３実施形態の半分の容量値Ｃ１で、第３実施形態と同様の時定数を実現することができる。

なお、本実施形態において、容量Ｃ１の他端はカレントミラー回路に接続されたが、容量Ｃ１を分割し、その一部だけをカレントミラー回路に接続する構成も可能である。また、低入力インピーダンス回路Ｚは、図２０〜図２２で説明した、ゲート接地増幅回路、レギュレーティッドカスコード回路、及びトランスインピーダンス回路などで実現できる。

（第９実施形態）
第９実施形態に係る波形整形フィルタについて、図２５〜図３０を参照して説明する。図２５は、本実施形態に係る波形整形フィルタを示す図である。図２５に示すように、本実施形態に係る波形整形フィルタは、抵抗Ｒ１１、容量Ｃ１１、電圧バッファＶＢ１１と、を更に備える。他の構成は、図９と同様である。

抵抗Ｒ１１（第８の抵抗）は、一端及び他端を備える。抵抗Ｒ１１は、一端が、トランジスタＭ１のソース端子と、容量Ｃ１１の一端と、に接続され、他端が、抵抗Ｒ１の他端と、増幅器Ａ１の負入力端子と、容量Ｃ１の一端と、電圧バッファＶＢ１１の入力端子と、に接続される。

容量Ｃ１１（第９の容量）は、一端及び他端を備える。容量Ｃ１１は、一端が、トランジスタＭ１のソース端子と、抵抗Ｒ１１の一端と、に接続され、他端が、電圧バッファＶＢ１１の出力端子に接続される。

電圧バッファＶＢ１１は、入力端子と出力端子とを備える。電圧バッファＶＢ１１は、入力端子が、抵抗Ｒ１の他端と、容量Ｃ１の一端と、抵抗Ｒ１１の他端と、増幅器Ａ１の負入力端子と、に接続され、出力端子が、容量Ｃ１１の他端に接続される。

上述の通り、波形整形フィルタは、増幅器Ａ１の出力が、トランジスタＭ１及び抵抗Ｒ１１を介して増幅器Ａ１の負入力端子に帰還される構成となっている。この負帰還により、増幅器Ａ１の正入力端子と負入力端子は仮想短絡となり、負入力端子の電圧は、正入力端子の電圧と略等しくなる。

電流源Ｉｓｉｇｎａｌからの信号電流Ｉｓｉｇｎａｌは、抵抗Ｒ１ｂに流れ、電圧に変換される。このため、増幅器Ａ１の正入力端子電圧は、Ｉｓｉｇｎａｌ×Ｒ１ｂとなる。正入力端子と負入力端子の電圧は略等しいので、負入力端子の電圧もＩｓｉｇｎａｌ×Ｒ１ｂとなる。よって、抵抗Ｒ１には、Ｉｓｉｇｎａｌ×Ｒ１ｂ／Ｒ１の電流が流れ、容量Ｃ１にはＩｓｉｇｎａｌ×Ｒ１ｂ×ｓＣ１の電流が流れる。

この抵抗Ｒ１と容量Ｃ１に流れる電流は、抵抗Ｒ１１を流れるので、抵抗Ｒ１１の一端の電圧（トランジスタＭ１のソース端子電圧）は、Ｉｓｉｇｎａｌ×Ｒ１ｂ［１＋（１＋ｓＣ１Ｒ１）Ｒ１１／Ｒ１］となる。容量Ｃ１１にかかる電圧は、Ｉｓｉｇｎａｌ×Ｒ１ｂ［１＋（１＋ｓＣ１Ｒ１）Ｒ１１／Ｒ１］−Ｉｓｉｇｎａｌ×Ｒ１ｂ＝Ｉｓｉｇｎａｌ×Ｒ１ｂ×Ｒ１１×（１＋ｓＣ１Ｒ１）／Ｒ１となり、容量Ｃ１１に流れる電流は、Ｉｓｉｇｎａｌ×Ｒ１ｂ×Ｒ１１×ｓＣ１１（１＋ｓＣ１Ｒ１）／Ｒ１となる。

結果として、トランジスタＭ１には、抵抗Ｒ１１と容量Ｃ１１に流れる電流の和であるＩｓｉｇｎａｌ×Ｒ１ｂ×（１＋ｓＣ１Ｒ１）（１＋ｓＣ１１Ｒ１１）／Ｒ１の電流が流れ、ドレイン端子より出力電流Ｉｏｕｔとして出力される。

以上説明した通り、本実施形態に係る波形整形フィルタは、入力された信号電流Ｉｓｉｇｎａｌに比例した電流に信号電流Ｉｓｉｇｎａｌの微分成分を重畳した電流と、重畳した電流の微分成分に比例した電流と、の和を出力する。このような構成により、信号電流Ｉｓｉｇｎａｌが１次の低域通過フィルタを２回通過した周波数特性を持つ場合に適した、高域成分を強調したフィルタ特性を実現することができる。

さらに、図２６に示すように、容量Ｃ１，Ｃ１１に直列に抵抗Ｒ１ａ，１１ａをそれぞれ接続して、抵抗値Ｒ１，Ｒ１１を小さくし、抵抗Ｒ１，Ｒ１１にかかる電圧を小さくして、トランジスタＭ１のソース端子電圧を下げてもよい。これにより、波形整形フィルタの電源電圧を低下させ、消費電力をさらに低減することができる。

（第１実施例）
図２７は、本実施形態の波形整形フィルタの第１実施例を示す図である。本実施例において、電圧バッファＶＢ１１は、トランジスタＭＢ１１ａ，ＭＢ１１ｂと、電流源Ｉｂ１１ａ，Ｉｂ１１ｂと、を備える。

トランジスタＭＢ１１ａは、ＰＭＯＳであり、ドレイン端子が、電流源Ｉｂ１１ｂと、トランジスタＭＢ１１ｂのゲート端子と、に接続され、ソース端子が、トランジスタＭＢ１１ｂのドレイン端子と、電流源Ｉｂ１１ａと、容量Ｃ１１の他端と、に接続され、ゲート端子が、抵抗Ｒ１の他端と、容量Ｃ１の一端と、増幅器Ａ１１の負入力端子と、抵抗Ｒ１１の他端と、に接続される。トランジスタＭＢ１１ａのゲート端子が電圧バッファＶＢ１１の入力端子であり、ソース端子が電圧バッファＶＢ１１の出力端子である。

トランジスタＭＢ１１ｂは、ＮＭＯＳであり、ソース端子が、接地され、ゲート端子が、電流源Ｉｂ１１ｂと、トランジスタＭＢ１１ａのドレイン端子と、に接続され、ドレイン端子が、電流源Ｉｂ１１ａと、トランジスタＭＢ１１ａのソース端子と、容量Ｃ１１の他端と、に接続される。トランジスタＭＢ１１ｂのドレイン端子が電圧バッファＶＢ１１の出力端子である。

電流源Ｉｂ１１ａ，Ｉｂ１１ｂは、トランジスタＭＢ１１ａ，ＭＢ１１ｂに、バイアス電流Ｉｂ１１ａ，Ｉｂ１１ｂをそれぞれ供給する。

トランジスタＭＢ１１ａには、電流源Ｉｂ１１ｂから供給されるバイアス電流Ｉｂ１１ｂが流れるように、トランジスタＭＢ１１ｂにより帰還がかかっている。例えば、トランジスタＭＢ１１ａのゲート端子の電圧が上がる（下がる）と、その瞬間は、トランジスタＭＢ１１ａのゲート・ソース間電圧が小さく（大きく）なり、トランジスタＭＢ１１ａに流れる電流がバイアス電流Ｉｂ１１ｂより小さく（大きく）なる。

その結果、トランジスタＭＢ１１ｂのゲート端子電圧が下がり（上がり）、トランジスタＭＢ１１ｂに流れる電流が減り（増え）、電流源Ｉｂ１１ａからトランジスタＭＢ１１ａに供給される電流の割合が増え（減り）、トランジスタＭＢ１１ａのソース端子電圧が上がり（下がり）、トランジスタＭＢ１１ａにバイアス電流Ｉｂ１１ｂが流れるようになる。

このように、トランジスタＭＢ１１ａに流れる電流がバイアス電流Ｉｂ１１ｂとなるように帰還がかかっているため、トランジスタＭＢ１１ａのゲート・ソース間電圧は、略一定となる。したがって、トランジスタＭＢ１１ａのソース端子電圧は、ゲート端子に印加された電圧に従い、ゲート・ソース間電圧だけレベルシフトした電圧となる。これにより、電圧バッファＶＢ１１の機能が実現される。

なお、トランジスタＭＢ１１ａに流れる電流が、バイアス電流Ｉｂ１１ｂとなるように帰還がかかっているため、容量Ｃ１１の他端から流れ出る電流は、トランジスタＭＢ１１ｂに流れる。

（第１０実施形態）
第１０実施形態に係る波形整形フィルタについて、図２８及び図２９を参照して説明する。図２８は、本実施形態に係る波形整形フィルタを示す図である。図２８に示すように、本実施形態に係る波形整形フィルタは、抵抗Ｒ１２と、容量Ｃ１２と、電流バッファＩＢ１２と、を備える。他の構成は、図９と同様である。

抵抗Ｒ１２（第９の抵抗）は、一端及び他端を備える。抵抗Ｒ１２は、一端が、増幅器Ａ１の負入力端子と、容量Ｃ１２の一端と、に接続され、他端が、抵抗Ｒ１の他端と、トランジスタＭ１のソース端子と、容量Ｃ１の一端と、電流バッファＩＢ１２の出力端子と、に接続される。

容量Ｃ１２（第１０の容量）は、一端及び他端を備える。容量Ｃ１２は、一端が、増幅器Ａ１の負入力端子と、抵抗Ｒ１２の一端と、に接続され、他端が、電流バッファＩＢ１２の入力端子に接続される。

電流バッファＩＢ１２は、入力端子と出力端子とを備える。電流バッファＩＢ１２は、入力端子が、容量Ｃ１２の他端に接続され、出力端子が、抵抗Ｒ１の他端と、トランジスタＭ１のソース端子と、容量Ｃ１の一端と、抵抗Ｒ１２の他端と、に接続される。

上述の通り、波形整形フィルタは、増幅器Ａ１の出力が、トランジスタＭ１と抵抗Ｒ１２を介して増幅器Ａ１の負入力端子に帰還される構成となっている。この負帰還により、増幅器Ａ１の正入力端子と負入力端子は仮想短絡となり、負入力端子の電圧は、正入力端子の電圧と略等しくなる。

電流源Ｉｓｉｇｎａｌからの信号電流Ｉｓｉｇｎａｌは、抵抗Ｒ１ｂに流れ、電圧に変換される。このため、増幅器Ａ１の正入力端子の電圧は、Ｉｓｉｇｎａｌ×Ｒ１ｂとなる。正入力端子と負入力端子の電圧は略等しいので、負入力端子の電圧もＩｓｉｇｎａｌ×Ｒ１ｂとなる。容量Ｃ１２の他端は、電流バッファＩＢ１２の入力端子に接続されており、電流バッファＩＢ１２の入力インピーダンスは低いので、容量Ｃ１２にはＩｓｉｇｎａｌ×Ｒ１ｂ×ｓＣ１２の電流が流れる。

この電流は、抵抗Ｒ１２を流れるので、抵抗Ｒ１２の一端の電圧は、Ｉｓｉｇｎａｌ×Ｒ１ｂ＋Ｉｓｉｇｎａｌ×Ｒ１ｂ×ｓＣ１２Ｒ１２＝Ｉｓｉｇｎａｌ×Ｒ１ｂ×（１＋ｓＣ１２Ｒ１２）となる。よって、抵抗Ｒ１には、Ｉｓｉｇｎａｌ×Ｒ１ｂ×（１＋ｓＣ１２Ｒ１２）／Ｒ１の電流が流れ、容量Ｃ１には、Ｉｓｉｇｎａｌ×Ｒ１ｂ×（１＋ｓＣ１２Ｒ１２）×ｓＣ１の電流が流れる。

抵抗Ｒ１２を流れる電流Ｉｓｉｇｎａｌ×Ｒ１ｂ×ｓＣ１２は、同じ大きさを持ち、極性が反対の電流バッファＩＢ１２の出力電流により、抵抗Ｒ１２の一端で相殺される。よって、トランジスタＭ１には、抵抗Ｒ１と容量Ｃ１に流れる電流の和であるＩｓｉｇｎａｌ×Ｒ１ｂ×（１＋ｓＣ１２Ｒ１２）（１＋ｓＣ１Ｒ１）／Ｒ１の電流が流れ、ドレイン端子より出力電流Ｉｏｕｔとして出力される。

以上説明した通り、本実施形態に係る波形整形フィルタは、入力された信号電流Ｉｓｉｇｎａｌに比例した電流に信号電流Ｉｓｉｇｎａｌの微分成分を重畳した電流と、重畳した信号の微分成分に比例した電流と、の和を出力する。このような構成により、信号電流Ｉｓｉｇｎａｌが１次の低域通過フィルタを２回通過した周波数特性を持つ場合に適した、高域成分を強調したフィルタ特性を実現することができる。

（第１実施例）
図２９は、本実施形態の波形整形フィルタの第１実施例を示す図である。本実施例において、図２９に示すように、電流バッファＩＢ１２は、トランジスタＭＢ１２ａ，ＭＢ１２ｂと、電流源Ｉｂ１２ａ，Ｉｂ１２ｂ，Ｉｂ１２ｃと、を備える。

トランジスタＭＢ１２ａは、ＰＭＯＳであり、ドレイン端子が、電流源Ｉｂ１２ｂと、トランジスタＭ１のソース端子と、容量Ｃ１の一端と、抵抗Ｒ１の他端と、抵抗Ｒ１２の他端と、に接続され、ゲート端子が、トランジスタＭＢ１２ｂのドレイン端子と、電流源Ｉｂ１２ｃと、に接続され、ソース端子が、電流源Ｉｂ１２ａと、トランジスタＭＢ１２ｂのゲート端子と、容量Ｃ１２の他端と、に接続される。トランジスタＭＢ１２ａのドレイン端子が電流バッファＩＢ１２の出力端子であり、トランジスタＭＢ１２ａのソース端子が電流バッファＩＢ１２の入力端子である。

トランジスタＭＢ１２ｂは、ＰＭＯＳであり、ドレイン端子が、電流源Ｉｂ１２ｃと、トランジスタＭＢ１２ａのゲート端子と、に接続され、ゲート端子が、トランジスタＭＢ１２ａのソース端子と、電流源Ｉｂ１２ａと、容量Ｃ１２の他端と、に接続され、ソース端子が電源線に接続される。トランジスタＭＢ１２ｂのゲート端子が、電流バッファＩＢ１２の入力端子である。

電流源Ｉｂ１２ａ，Ｉｂ１２ｂ，Ｉｂ１２ｃは、トランジスタＭＢ１２ａ，ＭＢ１２ｂに、バイアス電流Ｉｂ１２ａ，Ｉｂ１２ｂ，Ｉｂ１２ｃをそれぞれ供給する。

このような構成により、本実施形態における電流バッファＩＢ１２を構成することができる。

（第１１実施形態）
第１１実施形態に係る波形整形フィルタについて、図３０を参照して説明する。図３０は、本実施形態に係る波形整形フィルタを示す図である。図３０に示すように、本実施形態に係る波形整形フィルタは、抵抗Ｒ１１（第１０の抵抗）と、容量Ｃ１１（第１１の容量）と、電圧バッファＶＢ１１と、を備える。他の構成は、図１と同様である。また、抵抗Ｒ１１、容量Ｃ１１、及び電圧バッファＶＢ１１の構成は、図２７と同様である。

このような構成により、電流源Ｉｓｉｇｎａｌから信号電流Ｉｓｉｇｎａｌが入力されると、信号電流Ｉｓｉｇｎａｌは抵抗Ｒ１を流れ、抵抗Ｒ１の他端の電圧は、Ｉｓｉｇｎａｌ×Ｒ１となる。よって、容量Ｃ１には、Ｉｓｉｇｎａｌ×Ｒ１×ｓＣ１の電流が流れる。抵抗Ｒ１１には、抵抗Ｒ１に流れる電流と、容量Ｃ１に流れる電流と、の和であるＩｓｉｇｎａｌ×（１＋ｓＣ１Ｒ１）の電流が流れる。

よって、トランジスタＭ１のソース端子電圧は、Ｉｓｉｇｎａｌ×Ｒ１＋Ｉｓｉｇｎａｌ×Ｒ１１×（１＋ｓＣ１Ｒ１）となる。容量Ｃ１１の他端の電圧は、電圧バッファＶＢ１１を介して、Ｉｓｉｇｎａｌ×Ｒ１の電圧が印加されている。よって、容量Ｃ１１には、Ｉｓｉｇｎａｌ×Ｒ１１×（１＋ｓＣ１Ｒ１）の電圧がかかっており、流れる電流は、Ｉｓｉｇｎａｌ×ｓＣ１１Ｒ１１×（１＋ｓＣ１Ｒ１）となる。トランジスタＭ１には、抵抗Ｒ１１に流れる電流と、容量Ｃ１１に流れる電流と、の和であるＩｓｉｇｎａｌ×（１＋ｓＣ１Ｒ１）（１＋ｓＣ１１Ｒ１１）の電流が流れ、ドレイン端子より出力電流Ｉｏｕｔとして出力される。

（第１２実施形態）
第１２実施形態に係る波形整形フィルタについて、図３１を参照して説明する。図３１は、本実施形態に係る波形整形フィルタを示す図である。図３１に示すように、本実施形態に係る波形整形フィルタは、抵抗Ｒ１１と、容量Ｃ１１と、電圧バッファＶＢ１１と、を備える。他の構成は、図５と同様である。また、抵抗Ｒ１１、容量Ｃ１１、及び電圧バッファＶＢ１１の構成は、図２７と同様である。

このような構成により、電流源Ｉｓｉｇｎａｌから信号電流Ｉｓｉｇｎａｌが入力されると、信号電流Ｉｓｉｇｎａｌは抵抗Ｒ２を流れ、抵抗Ｒ２の他端の電圧は、Ｉｓｉｇｎａｌ×Ｒ２となる。よって、容量Ｃ２には、Ｉｓｉｇｎａｌ×Ｒ２×ｓＣ２の電流が流れる。抵抗Ｒ１１には、抵抗Ｒ２に流れる電流と、容量Ｃ２に流れる電流と、の和であるＩｓｉｇｎａｌ×（１＋ｓＣ２Ｒ２）の電流が流れる。

よって、トランジスタＭ２のドレイン端子電圧は、Ｉｓｉｇｎａｌ×Ｒ２＋Ｉｓｉｇｎａｌ×Ｒ１１×（１＋ｓＣ２Ｒ２）となる。容量Ｃ１１の他端の電圧は、電圧バッファＶＢ１１を介して、Ｉｓｉｇｎａｌ×Ｒ２の電圧が印加されている。よって、容量Ｃ１１には、Ｉｓｉｇｎａｌ×Ｒ１１×（１＋ｓＣ２Ｒ２）の電圧がかかっており、流れる電流は、Ｉｓｉｇｎａｌ×ｓＣ１１Ｒ１１×（１＋ｓＣ２Ｒ２）となる。トランジスタＭ２には、抵抗Ｒ１１に流れる電流と、容量Ｃ１１に流れる電流と、の和であるＩｓｉｇｎａｌ×（１＋ｓＣ２Ｒ２）（１＋ｓＣ１１Ｒ１１）の電流が流れる。

本実施形態において、トランジスタＭ２，Ｍ３のゲート端子電圧及びソース端子電圧は等しいため、トランジスタＭ３には、トランジスタＭ２に流れる電流のデバイスサイズ比倍の電流が流れる。したがって、トランジスタＭ２，Ｍ３のサイズが同一の場合、トランジスタＭ３のドレイン端子から、Ｉｓｉｇｎａｌ×（１＋ｓＣ２Ｒ２）（１＋ｓＣ１１Ｒ１１）の電流が出力電流Ｉｏｕｔとして出力される。

以上説明した通り、本実施形態に係る波形整形フィルタは、入力された信号電流Ｉｓｉｇｎａｌに比例した電流に信号電流Ｉｓｉｇｎａｌの微分成分を重畳した電流と、重畳した電流の微分成分に比例した電流と、の和を出力する。これにより、信号電流Ｉｓｉｇｎａｌが１次の低域通過フィルタを２回通過した周波数特性を持つ場合に適した、高域成分を強調したフィルタ特性を実現することができる。

本実施形態において、増幅器Ａ２の負荷は、トランジスタＭ２、Ｍ３のゲートのみである。ゲートは小さな容量性負荷と近似できる。したがって、増幅器Ａ２の電流駆動能力を高める必要がなく、波形整形フィルタの消費電力を低減できる。

（第１３実施形態）
第１３実施形態に係る波形整形フィルタについて、図３２を参照して説明する。図３２は、本実施形態に係る波形整形フィルタを示す図である。図３２に示すように、本実施形態に係る波形整形フィルタは、抵抗Ｒ１３と、容量Ｃ１３と、電流バッファＩＢ１３と、を備える。他の構成は、図１と同様である。

抵抗Ｒ１３（第１１の抵抗）は、一端及び他端を備える。抵抗Ｒ１３は、一端が、抵抗Ｒ１の他端と、容量Ｃ１３の一端と、に接続され、他端が、容量Ｃ１の一端と、トランジスタＭ１のソース端子と、電流バッファＩＢ１３の出力端子と、に接続される。

容量Ｃ１３（第１２の容量）は、一端及び他端を備える。容量Ｃ１３は、一端が、抵抗Ｒ１の他端と、抵抗Ｒ１３の一端と、接続され、他端が、電流バッファＩＢ１３の入力端子に接続される。

電流バッファＩＢ１３は、入力端子が容量Ｃ１３の他端に接続され、出力端子がトランジスタＭ１のソース端子と、抵抗Ｒ１３の他端と、容量Ｃ１の一端と、に接続される。

このような構成により、電流源Ｉｓｉｇｎａｌから信号電流Ｉｓｉｇｎａｌが入力されると、信号電流Ｉｓｉｇｎａｌは抵抗Ｒ１を流れ、抵抗Ｒ１の他端の電圧は、Ｉｓｉｇｎａｌ×Ｒ１となる。容量Ｃ１３の他端は電流バッファＩＢ１３の入力端子に接続されており、電流バッファＩＢ１３の入力インピーダンスは低いので、容量Ｃ１３にはＩｓｉｇｎａｌ×Ｒ１×ｓＣ１３の電流が流れる。この電流は抵抗Ｒ１３を流れるので、抵抗Ｒ１３には、抵抗Ｒ１に流れる電流と、容量Ｃ１３に流れる電流と、の和であるＩｓｉｇｎａｌ×（１＋ｓＣ１３Ｒ１）の電流が流れる。

よって、トランジスタＭ１のソース端子電圧は、Ｉｓｉｇｎａｌ×Ｒ１＋Ｉｓｉｇｎａｌ×Ｒ１３×（１＋ｓＣ１３Ｒ１）となり、容量Ｃ１には、Ｉｓｉｇｎａｌ×ｓＣ１Ｒ１＋Ｉｓｉｇｎａｌ×ｓＣ１Ｒ１３×（１＋ｓＣ１３Ｒ１）の電流が流れる。トランジスタＭ１には、容量Ｃ１に流れる電流と、抵抗Ｒ１３に流れる電流と、の和から、電流バッファＩＢ１３を介して容量Ｃ１３に流れる電流を引いた、Ｉｓｉｇｎａｌ×（１＋ｓＣ１Ｒ１）＋Ｉｓｉｇｎａｌ×ｓＣ１Ｒ１３（１＋ｓＣ１３Ｒ１）の電流が流れる。ここで、Ｃ１３＝Ｃ１とすると、トランジスタＭ１に流れる電流は、Ｉｓｉｇｎａｌ×（１＋ｓＣ１３Ｒ１）（１＋ｓＣ１Ｒ１３）となり、この電流がドレイン端子より出力電流Ｉｏｕｔとして出力される。

（第１４実施形態）
第１４実施形態に係る波形整形フィルタについて、図３３を参照して説明する。図３３は、本実施形態に係る波形整形フィルタを示す図である。図３３に示すように、本実施形態に係る波形整形フィルタは、抵抗Ｒ１３と、容量Ｃ１３と、電流バッファＩＢ１３と、を備える。他の構成は、図５と同様である。また、抵抗Ｒ１３、容量Ｃ１３、及び電流バッファＩＢ１３の構成は、図３２と同様である。

このような構成により、電流源Ｉｓｉｇｎａｌから信号電流Ｉｓｉｇｎａｌが入力されると、信号電流Ｉｓｉｇｎａｌは抵抗Ｒ２を流れ、抵抗Ｒ２の他端の電圧は、Ｉｓｉｇｎａｌ×Ｒ２となる。容量Ｃ１３の他端は、電流バッファＩＢ１３の入力端子に接続されており、電流バッファＩＢ１３の入力インピーダンスは低いので、容量Ｃ１３には、Ｉｓｉｇｎａｌ×Ｒ２×ｓＣ１３の電流が流れる。この電流は抵抗Ｒ１３を流れるので、抵抗Ｒ１３には、抵抗Ｒ２に流れる電流と、容量Ｃ１３に流れる電流と、の和であるＩｓｉｇｎａｌ×（１＋ｓＣ１３Ｒ２）が流れる。

よって、トランジスタＭ２のドレイン端子電圧は、Ｉｓｉｇｎａｌ×Ｒ２＋Ｉｓｉｇｎａｌ×Ｒ１３×（１＋ｓＣ１３Ｒ２）となり、容量Ｃ２には、Ｉｓｉｇｎａｌ×ｓＣ２Ｒ２＋Ｉｓｉｇｎａｌ×ｓＣ２Ｒ１３×（１＋ｓＣ１３Ｒ２）の電流が流れる。トランジスタＭ２には、容量Ｃ２に流れる電流と、抵抗Ｒ１３に流れる電流と、の和から、電流バッファＩＢ１３を介して容量Ｃ１３に流れる電流を引いた、Ｉｓｉｇｎａｌ×（１＋ｓＣ２Ｒ２）＋Ｉｓｉｇｎａｌ×ｓＣ２Ｒ１３（１＋ｓＣ１３Ｒ２）の電流が流れる。ここで、Ｃ１３＝Ｃ２とすると、トランジスタＭ２に流れる電流は、Ｉｓｉｇｎａｌ×（１＋ｓＣ１３Ｒ２）（１＋ｓＣ２Ｒ１３）となる。

本実施形態において、トランジスタＭ２，Ｍ３のゲート端子電圧及びソース端子電圧は等しいため、トランジスタＭ３には、トランジスタＭ２に流れる電流のデバイスサイズ比倍の電流が流れる。したがって、トランジスタＭ２，Ｍ３のサイズが同一の場合、トランジスタＭ３のドレイン端子から、Ｉｓｉｇｎａｌ×（１＋ｓＣ１３Ｒ２）（１＋ｓＣ２Ｒ１３）の電流が、出力電流Ｉｏｕｔとして出力される。

また、本実施形態において、増幅器Ａ２の負荷は、トランジスタＭ２，Ｍ３のゲートのみである。ゲートは小さな容量性負荷と近似できる。したがって、増幅器Ａ２の電流駆動能力を高める必要がなく、波形整形フィルタの消費電力を低減できる。

（第１５実施形態）
第１５実施形態に係る波形整形フィルタについて、図３４を参照して説明する。図３４は、本実施形態に係る波形整形フィルタを示す図である。図３４に示すように、本実施形態に係る波形整形フィルタは、抵抗Ｒ１１（第１２の抵抗）と、容量Ｃ１１（第１３の容量）と、電圧バッファＶＢ１１と、を備える。他の構成は、図１と同様である。また、抵抗Ｒ１１、容量Ｃ１１、及び電圧バッファＶＢ１１の構成は、図２７と同様である。

図３４からわかるように、本実施形態に係る波形整形フィルタは、第１１実施形態の変形例である。第１１実施形態では、抵抗Ｒ１１、容量Ｃ１１、及び電圧バッファＶＢ１１からなる帰還回路が、トランジスタＭ１と抵抗Ｒ１との間に接続されていたのに対して、本実施形態では、抵抗Ｒ１と電流源Ｉｓｉｇｎａｌとの間に接続されている。

このような構成により、電流源Ｉｓｉｇｎａｌから信号電流Ｉｓｉｇｎａｌが入力されると、信号電流Ｉｓｉｇｎａｌは抵抗Ｒ１１を流れる。抵抗Ｒ１１の他端は、仮想接地点である増幅器Ａ１の入力端子に接続されているので、抵抗Ｒ１１の他端の電圧は略一定である。一方、抵抗Ｒ１１の一端の電圧は、Ｉｓｉｇｎａｌ×Ｒ１１となる。容量Ｃ１１の一端も仮想接地点である増幅器Ａ１の入力端子に接続されており、容量Ｃ１１の他端には、抵抗Ｒ１１の一端の電圧Ｉｓｉｇｎａｌ×Ｒ１１が、電圧バッファＶＢ１１を介して印加されている。

よって、容量Ｃ１１には、Ｉｓｉｇｎａｌ×Ｒ１１×ｓＣ１１の電流が流れる。抵抗Ｒ１には、抵抗Ｒ１１に流れる電流と、容量Ｃ１１に流れる電流と、の和であるＩｓｉｇｎａｌ×（１＋ｓＣ１１Ｒ１１）の電流が流れる。よって、トランジスタＭ１のソース端子電圧は、Ｉｓｉｇｎａｌ×Ｒ１×（１＋ｓＣ１１Ｒ１１）となり、容量Ｃ１の一端に印加される。容量Ｃ１の他端は接地されているので、容量Ｃ１には、Ｉｓｉｇｎａｌ×Ｒ１×（１＋ｓＣ１１Ｒ１１）の電圧がかかる。よって、容量Ｃ１を流れる電流は、Ｉｓｉｇｎａｌ×ｓＣ１Ｒ１×（１＋ｓＣ１１Ｒ１１）となる。その結果、トランジスタＭ１には、抵抗Ｒ１に流れる電流と、容量Ｃ１に流れる電流と、の和であるＩｓｉｇｎａｌ×（１＋ｓＣ１１Ｒ１１）（１＋ｓＣ１Ｒ１）の電流が流れ、この電流がドレイン端子より出力電流Ｉｏｕｔとして出力される。

（第１６実施形態）
第１６実施形態に係る波形整形フィルタについて、図３５を参照して説明する。図３５は、本実施形態に係る波形整形フィルタを示す図である。図３５に示すように、本実施形態に係る波形整形フィルタは、抵抗Ｒ１１（第１２の抵抗）と、容量Ｃ１１（第１３の容量）と、電圧バッファＶＢ１１と、を備える。他の構成は、図５と同様である。また、抵抗Ｒ１１、容量Ｃ１１、及び電圧バッファＶＢ１１の構成は、図２７と同様である。

図３５からわかるように、本実施形態に係る波形整形フィルタは、第１２実施形態の変形例である。第１２実施形態では、抵抗Ｒ１１、容量Ｃ１１、及び電圧バッファＶＢ１１からなる帰還回路が、トランジスタＭ２と抵抗Ｒ２との間に接続されていたのに対して、本実施形態では、抵抗Ｒ２と電流源Ｉｓｉｇｎａｌとの間に接続されている。

このような構成により、電流源Ｉｓｉｇｎａｌから信号電流Ｉｓｉｇｎａｌが入力されると、信号電流Ｉｓｉｇｎａｌは抵抗Ｒ１１を流れる。抵抗Ｒ１１の他端は、仮想接地点である増幅器Ａ２の入力端子に接続されているので、抵抗Ｒ１１の他端の電圧は略一定である。一方、抵抗Ｒ１１の一端の電圧は、Ｉｓｉｇｎａｌ×Ｒ１１となる。容量Ｃ１１の一端も、仮想接地点である増幅器Ａ２の入力端子に接続されており、容量Ｃ１１の他端には、抵抗Ｒ１１の一端の電圧Ｉｓｉｇｎａｌ×Ｒ１１が、電圧バッファＶＢ１１を介して印加されている。

よって、容量Ｃ１１には、Ｉｓｉｇｎａｌ×Ｒ１１×ｓＣ１１の電流が流れる。抵抗Ｒ２には、抵抗Ｒ１１に流れる電流と、容量Ｃ１１に流れる電流と、の和であるＩｓｉｇｎａｌ×（１＋ｓＣ１１Ｒ１１）が流れる。よって、トランジスタＭ２のドレイン端子電圧は、Ｉｓｉｇｎａｌ×Ｒ２×（１＋ｓＣ１１Ｒ１１）となり、容量Ｃ２の一端に印加される。容量Ｃ２の他端は接地されているので、容量Ｃ２には、Ｉｓｉｇｎａｌ×Ｒ２×（１＋ｓＣ１１Ｒ１１）の電圧がかかる。よって、容量Ｃ２を流れる電流は、Ｉｓｉｇｎａｌ×ｓＣ２Ｒ２×（１＋ｓＣ１１Ｒ１１）となる。その結果、トランジスタＭ２には、抵抗Ｒ２に流れる電流と、容量Ｃ２に流れる電流と、の和であるＩｓｉｇｎａｌ×（１＋ｓＣ１１Ｒ１１）（１＋ｓＣ２Ｒ２）の電流が流れる。

本実施形態において、トランジスタＭ２，Ｍ３のゲート端子電圧及びソース端子電圧は等しいため、トランジスタＭ３には、トランジスタＭ２に流れる電流のデバイスサイズ比倍の電流が流れる。したがって、トランジスタＭ２，Ｍ３のサイズが同一の場合、トランジスタＭ３のドレイン端子から、Ｉｓｉｇｎａｌ×（１＋ｓＣ１１Ｒ１１）（１＋ｓＣ２Ｒ２）の電流が、出力電流Ｉｏｕｔとして出力される。

（第１７実施形態）
第１７実施形態に係る波形整形フィルタについて、図３６及び図３７を参照して説明する。図３６は、本実施形態に係る波形整形フィルタを示す図である。図３６に示すように、本実施形態に係る波形整形フィルタは、トランジスタＭｃｍ１，Ｍｃｍ２と、電流源Ｉｄｃｍと、トランジスタＭＢ１１ｃと、を備える。他の構成は、図２７と同様である。また、トランジスタＭｃｍ１，Ｍｃｍ２と、電流源Ｉｄｃｍと、により構成されるカレントミラー回路の構成は、図１５と同様である。

本実施形態において、容量Ｃ１は、一端が、カレントミラー回路の出力端子であるトランジスタＭｃｍ２のドレイン端子に接続され、他端が、カレントミラー回路の入力端子であるトランジスタＭｃｍ１のドレイン端子に接続されている。

このような構成により、抵抗Ｒ１１に流れる電流は、抵抗Ｒ１に流れる電流と、容量Ｃ１に流れる電流と、容量Ｃ１に流れる電流をカレントミラー回路で複製した電流と、の和となる。例えば、トランジスタＭｃｍ１，Ｍｃｍ２のサイズが等しいとすると、抵抗Ｒ１１に流れる電流は、Ｉｓｉｇｎａｌ×Ｒ１ｂ×（１＋２ｓＣ１Ｒ１）／Ｒ１となる。よって、第９実施形態に比べ、容量値Ｃ１を半減することができる。すなわち、第９実施形態の半分の容量値Ｃ１で、第９実施形態と同様の時定数を実現することができる。

なお、以上では、トランジスタＭｃｍ１，Ｍｃｍ２のサイズが等しい場合を例に説明したが、本実施形態において、トランジスタＭｃｍ１，Ｍｃｍ２のサイズは異なってもよい。トランジスタＭｃｍ２のチャネル幅を、トランジスタＭｃｍ１のチャネル幅のｋ倍とすることにより、容量値Ｃ１を、第９実施形態に比べて１／（１＋ｋ）倍にすることができる。

また、図３６では、容量Ｃ１は、他端をカレントミラー回路に接続されたが、容量Ｃ１を分割し、その一部だけをカレントミラー回路に接続した構成も可能である。

一方、トランジスタＭＢ１１ｃは、ＮＭＯＳであり、ソース端子が接地され、ゲート端子が、電流源Ｉｂ１１ｂと、トランジスタＭＢ１１ａのドレイン端子と、トランジスタＭＢ１１ｂのゲート端子と、に接続され、ドレイン端子が、トランジスタＭ１のソース端子と、容量Ｃ１１の一端と、抵抗Ｒ１１の一端と、に接続される。

このような構成により、トランジスタＭＢ１１ｃのゲート・ソース間電圧とトランジスタＭＢ１１ｂのゲート・ソース間電圧は等しい。ここで、例えば、トランジスタＭＢ１１ｂ，ＭＢ１１ｃのサイズを等しくすると、トランジスタＭＢ１１ｃには、トランジスタＭＢ１１ｂに流れる電流を複製した電流が流れ、この電流が容量Ｃ１１の一端に流れ込む電流に加算される。その結果、容量Ｃ１１の一端に流れ込む電流の２倍の電流が、トランジスタＭ１に流れることになる。よって、第９実施形態に比べ、容量値Ｃ１１を半減することができる。すなわち、第９実施形態の半分の容量値Ｃ１１で、第９実施形態と同様の時定数を実現することができる。

なお、以上では、トランジスタＭＢ１１ｂ，ＭＢ１１ｃのサイズが等しい場合を例に説明したが、本実施形態において、トランジスタＭＢ１１ｂ，ＭＢ１１ｃのサイズは異なってもよい。トランジスタＭＢ１１ｃのチャネル幅を、トランジスタＭＢ１１ｂのチャネル幅のｋ倍とすることにより、容量値Ｃ１１を、第９実施形態に比べて１／（１＋ｋ）倍にすることができる。

また、本実施形態において、図３７に示すように、カレントミラー回路に電流源Ｉｄｃｍ２を追加したり、電圧バッファ１１ＶＢに電流源Ｉｂ１１ｄを追加したりしてもよい。電流源Ｉｄｃｍ２を追加することにより、トランジスタＭｃｍ２に流れるバイアス電流の一部又は全部を、抵抗Ｒ１１に流れないようにキャンセルし、抵抗Ｒ１１にかかる直流電圧を小さくすることができる。また、電流源Ｉｂ１１ｄを追加することにより、トランジスタＭＢ１１ｃに流れるバイアス電流の一部又は全部を、トランジスタＭ１に流れないようにキャンセルし、トランジスタＭ１に流れるバイアス電流を小さくしたりすることができる。

（第１８実施形態）
第１８実施形態に係る波形整形フィルタについて、図３８及び図３９を参照して説明する。図３８は、本実施形態に係る波形整形フィルタを示す図である。図３８に示すように、本実施形態に係る波形整形フィルタは、トランジスタＭｃｍ１〜Ｍｃｍ７と、電流源Ｉｄｃｍと、を備える。他の構成は、図２９と同様である。また、トランジスタＭｃｍ１，Ｍｃｍ２と、電流源Ｉｄｃｍと、により構成されるカレントミラー回路は、図１５と同様である。

本実施形態において、電流バッファＩＢ１２は、トランジスタＭｃｍ３〜Ｍｃｍ７を更に備える。

トランジスタＭｃｍ３は、ＮＭＯＳであり、ソース端子が接地され、ゲート端子がトランジスタＭｃｍ４，Ｍｃｍ５のゲート端子に接続され、ドレイン端子がトランジスタＭＢ１２ａのドレイン端子に接続されている。また、トランジスタＭｃｍ３のゲート端子とドレイン端子とは接続されている。

トランジスタＭｃｍ４は、ＮＭＯＳであり、ソース端子が接地され、ゲート端子がトランジスタＭｃｍ３，Ｍｃｍ５のゲート端子に接続され、ドレイン端子が電流源Ｉｂ１２ｂと、増幅器Ａ１の負入力端子と、抵抗Ｒ１２の一端と、容量Ｃ１２の一端と、に接続さている。

トランジスタＭｃｍ５は、ＮＭＯＳであり、ソース端子が接地され、ゲート端子がトランジスタＭｃｍ３，Ｍｃｍ４のゲート端子に接続され、ドレイン端子がトランジスタＭｃｍ６のドレイン端子に接続されている。

トランジスタＭｃｍ６は、ＰＭＯＳであり、ソース端子が電源線に接続され、ゲート端子がトランジスタＭｃｍ７のゲート端子に接続され、ドレイン端子がトランジスタＭｃｍ５のドレイン端子に接続されている。また、トランジスタＭｃｍ６は、ゲート端子とドレイン端子とが接続されている。

トランジスタＭｃｍ７は、ＰＭＯＳであり、ソース端子が電源線に接続され、ゲート端子がトランジスタＭｃｍ６のゲート端子に接続され、ドレイン端子が容量Ｃ１の他端に接続されている。トランジスタＭｃｍ７のドレイン端子が電流バッファＩＢ１２の出力端子である。

トランジスタＭｃｍ３〜Ｍｃｍ７は、カレントミラー回路を構成する。電流源Ｉｂ１２ｂは、このカレントミラーが動作するためのバイアス電流Ｉｂ１２ｂを供給する。

図２９を参照して説明した通り、容量Ｃ１２の他端から電流バッファＩＢ１２に流れ込む電流は、トランジスタＭＢ１２ａのソース端子に入力され、トランジスタＭＢ１２ａのドレイン端子から出力される。トランジスタＭＢ１２ａのドレイン端子から出力された電流は、トランジスタＭｃｍ３のドレイン端子からカレントミラー回路に入力され、トランジスタＭｃｍ４，Ｍｃｍ５で複製される。

また、トランジスタＭｃｍ５で複製された電流は、トランジスタＭｃｍ６，Ｍｃｍ７で折り返され（極性を反転され）、トランジスタＭｃｍ７のドレイン端子から出力される。ここで、一例として、トランジスタＭｃｍ３〜Ｍｃｍ５のサイズが等しく、トランジスタＭｃｍ７のサイズがトランジスタＭｃｍ６のサイズの２倍とすると、容量Ｃ１２の他端から電流バッファＩＢ１２に流れ込む電流と同じ大きさの電流が、トランジスタＭｃｍ４から引かれ、抵抗Ｒ１２には、容量Ｃ１２に流れる電流の２倍の電流が流れる。

一方、容量Ｃ１２の他端から電流バッファＩＢ１２に流れ込む電流の２倍の電流が、トランジスタＭｃｍ７から抵抗Ｒ１２の一端に供給され、抵抗Ｒ１２の他端から供給される電流（容量Ｃ１２に流れる電流の２倍の電流）を相殺する。これにより、抵抗Ｒ１２の一端の電圧は、Ｉｓｉｇｎａｌ×Ｒ１ｂ×（１＋２ｓＣ１２Ｒ１２）となる。よって、第１０実施形態に比べ、容量値Ｃ１２を半減することができる。すなわち、第１０実施形態の半分の容量値Ｃ１２で、第１０実施形態と同様の時定数を実現することができる。

なお、以上では、トランジスタＭｃｍ３〜Ｍｃｍ５のサイズが等しく、トランジスタＭｃｍ７のサイズがトランジスタＭｃｍ６のサイズの２倍の場合を例に説明したが、本実施形態において、各トランジスタのサイズはこれに限られない。例えば、トランジスタＭｃｍ４のチャネル幅を、トランジスタＭｃｍ３のチャネル幅のｋ倍とし、トランジスタＭｃｍ７のチャネル幅を、トランジスタＭｃｍ６のチャネル幅の（１＋ｋ）倍とすることにより、容量値Ｃ１２を、第１０実施形態に比べて１／（１＋ｋ）倍にすることができる。

また、本実施形態において、容量Ｃ１は、一端がカレントミラー回路の出力端子であるトランジスタＭｃｍ２のドレイン端子に接続され、他端がカレントミラー回路の入力端子であるトランジスタＭｃｍ１のドレイン端子に接続されている。また、電流源Ｉｄｃｍが、カレントミラー回路を動作させるためのバイアス電流Ｉｄｃｍを供給している。

このような構成により、トランジスタＭｃｍ１，Ｍｃｍ２のサイズが等しいとすると、トランジスタＭ１には、抵抗Ｒ１に流れる電流と、容量Ｃ１に流れる電流と、の和であるＩｓｉｇｎａｌ×Ｒ１ｂ×（１＋２ｓＣ１２Ｒ１２）（１＋２ｓＣ１Ｒ１）／Ｒ１の電流が流れ、ドレイン端子より出力電流Ｉｏｕｔとして出力される。よって、第１０実施形態に比べ、容量値Ｃ１を半減することができる。すなわち、第１０実施形態の半分の容量値Ｃ１で、第１０実施形態と同様の時定数を実現することができる。

なお、以上では、トランジスタＭｃｍ１，Ｍｃｍ２のサイズが等しい場合を例に説明したが、本実施形態において、トランジスタＭｃｍ１，Ｍｃｍ２のサイズはことなってもよい。例えば、トランジスタＭｃｍ２のチャネル幅を、トランジスタＭｃｍ１のチャネル幅のｋ倍とすることにより、容量値Ｃ１を、第１０実施形態に比べて１／（１＋ｋ）倍にすることができる。

また、図３８では、容量Ｃ１の他端をカレントミラー回路に接続したが、容量Ｃ１を分割し、その一部だけをカレントミラー回路に接続した構成も可能である。

さらに、図３９に示すように、カレントミラー回路に電流源Ｉｄｃｍ２を追加して、トランジスタＭ１に流れるバイアス電流を大きくしてもよい。

（第１９実施形態）
第１９実施形態に係る波形整形フィルタについて、図４０〜図４２を参照して説明する。図４０は、本実施形態に係る波形整形フィルタを示す図である。図４０に示すように、本実施形態に係る波形整形フィルタは、トランジスタＭｃｍ１，Ｍｃｍ２と、低入力インピーダンス回路Ｚと、を備える。他の構成は、図２８と同様である。また、電流バッファＩＢ１２の構成は、図３９と同様である。さらに、トランジスタＭｃｍ１，Ｍｃｍ２で構成されるカレントミラー回路及び低入力インピーダンス回路Ｚの構成は、図２３と同様である。

このような構成により、トランジスタＭ１には、抵抗Ｒ１に流れる電流と、容量Ｃ１に流れる電流と、の和であるＩｓｉｇｎａｌ×Ｒ１ｂ×（１＋２ｓＣ１２Ｒ１２）（１＋ｓＣ１Ｒ１）／Ｒ１の電流が流れる。低入力インピーダンス回路Ｚには、カレントミラー回路によりトランジスタＭ１に流れる電流を複製した電流と、容量Ｃ１に流れる電流Ｉｓｉｇｎａｌ×Ｒ１ｂ×（１＋２ｓＣ１２Ｒ１２）×ｓＣ１Ｒ１／Ｒ１と、の和であるＩｓｉｇｎａｌ×Ｒ１ｂ×（１＋２ｓＣ１２Ｒ１２）（１＋２ｓＣ１Ｒ１）／Ｒ１の電流が流れる。よって、第１０実施形態に比べ、容量値Ｃ１，Ｃ１２を半減することができる。すなわち、第１０実施形態の半分の容量値Ｃ１，Ｃ１２で、第１０実施形態と同様の時定数を実現することができる。

なお、図４０では、容量Ｃ１２に流れる電流の２倍の電流の相殺を、トランジスタＭ１のソース端子で行っていたが、トランジスタＭ１のドレイン端子で行ってもよい。これは、図４１に示すように、電流バッファＩＢ２１の出力端子であるトランジスタＭｃｍ７のドレイン端子を、トランジスタＭ１のソース端子に接続することにより可能である。

また、トランジスタＭｃｍ５のサイズをトランジスタＭｃｍ３のサイズの２倍とし、容量Ｃ１２に流れる電流の２倍の電流の相殺を、低入力インピーダンス回路Ｚの入力端子で行ってもよい。これは、図４２に示すように、電流バッファＩＢ１２からトランジスタＭｃｍ６，Ｍｃｍ７を除き、トランジスタＭｃｍ６のドレイン端子を電流バッファＩＢ１２の出力端子として、低入力インピーダンス回路Ｚの入力端子に接続することにより可能である。

さらに、本実施形態において、電流バッファＩＢ１２は、電流源Ｉｂ１２ａ，Ｉｂ１２ｄの少なくとも一方を備えなくてもよいし、図２９と同様の構成であってもよい。

（第２０実施形態）
第２０実施形態に係る波形整形フィルタについて、図４３を参照して説明する。図４３は、本実施形態に係る波形整形フィルタを示す図である。図４３に示すように、本実施形態に係る波形整形フィルタは、トランジスタＭｃｍ１，Ｍｃｍ２と、電流源Ｉｄｃｍ１，Ｉｄｃｍ２と、を備える。他の構成は、図３０と同様である。また、トランジスタＭｃｍ１，Ｍｃｍ２及び電流源Ｉｄｃｍ１，Ｉｄｃｍ２で構成されるカレントミラー回路の構成と、電圧バッファＶＢ１１の構成と、は図３７と同様である。

図４３において、容量Ｃ１は、一端がカレントミラー回路の出力端子であるトランジスタＭｃｍ２のドレイン端子に接続され、他端がカレントミラー回路の入力端子であるトランジスタＭｃｍ１のドレイン端子に接続されている。電流源Ｉｄｃｍ１は、カレントミラー回路を動作させるためのバイアス電流Ｉｄｃｍ１を供給している。電流源Ｉｄｃｍ２は、トランジスタＭｃｍ２に流れるバイアス電流の一部又は全部をキャンセルし、抵抗Ｒ１１に流れるバイアス電流を小さくして、抵抗Ｒ１１にかかる直流電圧を小さくしている。

このような構成により、トランジスタＭｃｍ１，Ｍｃｍ２のサイズが等しいとすると、抵抗Ｒ１１に流れる電流は、抵抗Ｒ１に流れる電流と、容量Ｃ１に流れる電流と、容量Ｃ１に流れる電流をカレントミラー回路で複製した電流と、の和となる。例えば、トランジスタＭｃｍ１，Ｍｃｍ２のサイズが等しいとすると、抵抗Ｒ１１に流れる電流は、Ｉｓｉｇｎａｌ×（１＋２ｓＣ１Ｒ１）となる。したがって、第１１実施形態に比べ、容量値Ｃ１を半減することができる。すなわち、第１１実施形態の半分の容量値Ｃ１で、第１１実施形態と同様の時定数を実現することができる。

なお、以上では、トランジスタＭｃｍ１，Ｍｃｍ２のサイズが等しい場合を例に説明したが、本実施形態において、トランジスタＭｃｍ１，Ｍｃｍ２のサイズは異なってもよい。例えば、トランジスタＭｃｍ２のチャネル幅を、トランジスタＭｃｍ１のチャネル幅のｋ倍とすることにより、容量値Ｃ１を、第１１実施形態に比べて１／（１＋ｋ）倍にすることができる。

また、図４３では、容量Ｃ１の他端をカレントミラー回路に接続したが、容量Ｃ１を分割し、その一部だけをカレントミラー回路に接続した構成も可能である。

また、図４３において、トランジスタＭＢ１１ｃのゲート端子は、トランジスタＭＢ１１ｂのゲート端子に接続され、トランジスタＭＢ１１ｂ，ＭＢ１１ｃのソース端子は接地されている。したがって、トランジスタＭＢ１１ｃのゲート・ソース間電圧と、トランジスタＭＢ１１ｂのゲート・ソース間電圧は等しい。

ここで、例えば、トランジスタＭＢ１１ｃのサイズをトランジスタＭＢ１１ｂのサイズと等しくすると、トランジスタＭＢ１１ｃには、トランジスタＭＢ１１ｂに流れる電流を複製した電流が流れ、この電流が容量Ｃ１１の一端に流れ込む電流に加算される。その結果、容量Ｃ１１の一端に流れ込む電流の２倍の電流が、トランジスタＭ１に流れることになる。したがって、第１１実施形態に比べ、容量値Ｃ１１を半減することができる。すなわち、第１１実施形態の半分の容量値Ｃ１１で、第１１実施形態と同様の時定数を実現することができる。

なお、以上では、トランジスタＭＢ１１ｂ，ＭＢ１１ｃのサイズが等しい場合を例に説明したが、本実施形態において、トランジスタＭＢ１１ｂ，ＭＢ１１ｃのサイズは異なってもよい。例えば、トランジスタＭＢ１１ｃのチャネル幅を、トランジスタＭＢ１１ｃのチャネル幅のｋ倍とすることにより、容量値Ｃ１１を、第１１実施形態に比べて１／（１＋ｋ）倍にすることができる。

また、本実施形態では、電流源Ｉｂ１１ｄにより、トランジスタＭＢ１１ｃに流れるバイアス電流の全部又は一部が供給される。これにより、トランジスタＭ１に流れるバイアス電流の設計自由度を向上させることができる。

（第２１実施形態）
第２１実施形態に係る波形整形フィルタについて、図４４を参照して説明する。図４４は、本実施形態に係る波形整形フィルタを示す図である。図４４に示すように、本実施形態に係る波形整形フィルタは、トランジスタＭｃｍ１，Ｍｃｍ２と、電流源Ｉｄｃｍ１，Ｉｄｃｍ２と、を備える。他の構成は、図３１と同様である。また、トランジスタＭｃｍ１，Ｍｃｍ２及び電流源Ｉｄｃｍ１，Ｉｄｃｍ２で構成されるカレントミラー回路の構成と、電圧バッファＶＢ１１の構成と、は図３７と同様である。

図４４において、容量Ｃ２は、一端がカレントミラー回路の出力端子であるトランジスタＭｃｍ２のドレイン端子に接続され、他端がカレントミラー回路の入力端子であるトランジスタＭｃｍ１のドレイン端子に接続されている。電流源Ｉｄｃｍ１は、カレントミラー回路を動作させるためのバイアス電流Ｉｄｃｍ１を供給している。電流源Ｉｄｃｍ２は、トランジスタＭｃｍ２に流れるバイアス電流の一部又は全部をキャンセルし、抵抗Ｒ１１に流れるバイアス電流を小さくし、抵抗Ｒ１１にかかる直流電圧を小さくしている。

このような構成により、抵抗Ｒ１１に流れる電流は、抵抗Ｒ２に流れる電流と、容量Ｃ２に流れる電流と、容量Ｃ２に流れる電流をカレントミラー回路で複製した電流と、の和となる。例えば、トランジスタＭｃｍ１，Ｍｃｍ２のサイズが等しいとすると、抵抗Ｒ１１に流れる電流は、Ｉｓｉｇｎａｌ×（１＋２ｓＣ２Ｒ２）となる。したがって、第１２実施形態に比べ、容量値Ｃ２を半減することができる。すなわち、第１２実施形態の半分の容量値Ｃ２で、第１２実施形態と同様の時定数を実現することができる。

なお、以上では、トランジスタＭｃｍ１，Ｍｃｍ２のサイズが等しい場合を例に説明したが、本実施形態において、トランジスタＭｃｍ１，Ｍｃｍ２のサイズは異なってもよい。例えば、トランジスタＭｃｍ２のチャネル幅を、トランジスタＭｃｍ１のチャネル幅のｋ倍とすることにより、容量値Ｃ２を、第１２実施形態に比べて１／（１＋ｋ）倍にすることができる。

また、図４４では、容量Ｃ２の他端をカレントミラー回路に接続したが、容量Ｃ２を分割し、その一部だけをカレントミラー回路に接続した構成も可能である。

また、図４４において、トランジスタＭＢ１１ｃのゲート端子は、トランジスタＭＢ１１ｂのゲート端子に接続され、トランジスタＭＢ１１ｂ，ＭＢ１１ｃのソース端子は接地されている。したがって、トランジスタＭＢ１１ｃのゲート・ソース間電圧と、トランジスタＭＢ１１ｂのゲート・ソース間電圧と、は等しい。ここで、例えば、トランジスタＭＢ１１ｃのサイズをトランジスタＭＢ１１ｂのサイズと等しくすると、トランジスタＭＢ１１ｃには、トランジスタＭＢ１１ｂに流れる電流を複製した電流が流れ、この電流が容量Ｃ１１の一端に流れ込む電流に加算される。その結果、容量Ｃ１１の一端に流れ込む電流の２倍の電流が、トランジスタＭ２に流れることになる。したがって、第１２実施形態に比べ、容量値Ｃ１１を半減することができる。すなわち、第１２実施形態の半分の容量値Ｃ１１で、第１２実施形態と同様の時定数を実現することができる。

なお、以上では、トランジスタＭＢ１１ｂ，ＭＢ１１ｃのサイズが等しい場合を例に説明したが、本実施形態において、トランジスタＭＢ１１ｂ，ＭＢ１１ｃのサイズは異なってもよい。例えば、トランジスタＭＢ１１ｃのチャネル幅を、トランジスタＭＢ１１ｂのチャネル幅のｋ倍とすることにより、容量値Ｃ１１を、第１２実施形態に比べて１／（１＋ｋ）倍にすることができる。

（第２２実施形態）
第２２実施形態に係る波形整形フィルタについて、図４５を参照して説明する。図４５は、本実施形態に係る波形整形フィルタを示す図である。図４５に示すように、本実施形態に係る波形整形フィルタは、トランジスタＭｃｍ１，Ｍｃｍ２と、電流源Ｉｄｃｍと、を備える。他の構成は、図３２と同様である。また、トランジスタＭｃｍ１，Ｍｃｍ２及び電流源Ｉｄｃｍで構成されるカレントミラー回路の構成は、図１５と同様である。

さらに、電流バッファＩＢ１３は、トランジスタＭｃｍ３〜Ｍｃｍ７と、電流源Ｉｂ１３ａ〜Ｉｂ１３ｄと、トランジスタＭＢ１３ａ，ＭＢ１３ｂと、を備える。電流バッファＩＢ１３は、図３９の電流バッファＩＢ１２と同様の構成であり、電流バッファＩＢ１３の電流源Ｉｂ１３ａ〜Ｉｂ１３ｄ及びトランジスタＭＢ１３ａ，ＭＢ１３ｂは、電流バッファＩＢ１２の電流源Ｉｂ１２ａ〜Ｉｂ１２ｄ及びトランジスタＭＢ１２ａ，ＭＢ１２ｂにそれぞれ対応する。

図４５において、トランジスタＭｃｍ３のゲート端子及びドレイン端子は、トランジスタＭｃｍ４，Ｍｃｍ５のゲート端子に接続されている。また、トランジスタＭｃｍ５のドレイン端子は、トランジスタＭｃｍ６のゲート端子及びドレイン端子と、トランジスタＭｃｍ７のゲート端子と、に接続されている。電流源Ｉｂ１３ａは、トランジスタＭｃｍ４にバイアス電流を供給する。

図２９を参照して説明した通り、容量Ｃ１３の他端から電流バッファＩＢ１３に流れ込む電流は、トランジスタＭＢ１３ａのソース端子に入力され、ドレイン端子から出力される。トランジスタＭＢ１３ａのドレイン端子から出力された電流は、カレントミラー回路の入力端子であるトランジスタＭｃｍ３のドレイン端子からカレントミラー回路に入力され、トランジスタＭｃｍ４，Ｍｃｍ５で複製される。

また、トランジスタＭｃｍ５で複製された電流は、トランジスタＭｃｍ６，Ｍｃｍ７で構成するカレントミラー回路で折り返され（極性を反転され）、トランジスタＭｃｍ７のドレイン端子から出力される。

ここで、一例として、トランジスタＭｃｍ３〜Ｍｃｍ５のサイズが等しく、トランジスタＭｃｍ７のサイズがトランジスタＭｃｍ６のサイズの２倍とすると、容量Ｃ１３の他端から電流バッファＩＢ１３に流れ込む電流と同じ大きさの電流が、トランジスタＭｃｍ４から引かれ、抵抗Ｒ１３には、容量Ｃ１３に流れる電流の２倍の電流が流れる。

つまり、抵抗Ｒ１３には、Ｉｓｉｇｎａｌ×（１＋２ｓＣ１３Ｒ１）の電流が流れる。よって、トランジスタＭ１のソース端子電圧は、Ｉｓｉｇｎａｌ×Ｒ１＋Ｉｓｉｇｎａｌ×Ｒ１３×（１＋２ｓＣ１３Ｒ１）となる。そして、容量Ｃ１には、Ｉｓｉｇｎａｌ×ｓＣ１Ｒ１＋Ｉｓｉｇｎａｌ×ｓＣ１Ｒ１３×（１＋２ｓＣ１３Ｒ１）の電流が流れる。

一方、容量Ｃ１３の他端から電流バッファＩＢ１３に流れ込む電流の２倍の電流が、トランジスタＭｃｍ７から抵抗Ｒ１３の他端に供給され、抵抗Ｒ１３の一端から供給される電流（容量Ｃ１３に流れる電流の２倍の電流）Ｉｓｉｇｎａｌ×２ｓＣ１３Ｒ１を相殺する。

また、容量Ｃ１は、一端がカレントミラー端子の出力端子であるトランジスタＭｃｍ２のドレイン端子に接続され、他端がカレントミラー回路の入力端子であるトランジスタＭｃｍ１のドレイン端子に接続されている。電流源Ｉｄｃｍは、カレントミラー回路を動作させるためのバイアス電流Ｉｄｃｍを供給している。

このような構成により、トランジスタＭｃｍ１，Ｍｃｍ２のサイズが等しいとすると、トランジスタＭ１には、抵抗Ｒ１３に流れる電流と、容量Ｃ１に流れる電流の２倍の電流と、の和から、容量Ｃ１３に流れる電流の２倍の電流を引いた、Ｉｓｉｇｎａｌ×（１＋２ｓＣ１３Ｒ１）（１＋２ｓＣ１Ｒ１３）＋Ｉｓｉｇｎａｌ×２ｓＲ１（Ｃ１−Ｃ１３）の電流が流れ、ドレイン端子より出力電流Ｉｏｕｔとして出力される。

ここで、Ｃ１３＝Ｃ１とすることにより、Ｉｏｕｔ＝Ｉｓｉｇｎａｌ×（１＋２ｓＣ１３Ｒ１）（１＋２ｓＣ１Ｒ１３）となる。したがって、本実施形態において、Ｃ１３＝Ｃ１とすることにより、第１３実施形態に比べ、容量値Ｃ１，Ｃ１３を半減することができる。すなわち、第１３実施形態の半分の容量値Ｃ１，Ｃ１３で、第１３実施形態と同様の時定数を実現することができる。

（第２３実施形態）
第２３実施形態に係る波形整形フィルタについて、図４６を参照して説明する。図４６は、本実施形態に係る波形整形フィルタを示す図である。図４６に示すように、本実施形態に係る波形整形フィルタは、トランジスタＭｃｍ１，Ｍｃｍ２と、低入力インピーダンス回路Ｚと、を備える。他の構成は、図３２と同様である。また、トランジスタＭｃｍ１，Ｍｃｍ２及び低入力インピーダンス回路Ｚの構成は、図２３と同様である。さらに、電流バッファＩＢ１３の構成は、図４５と同様である。

図４６に示すように、本実施形態に係る波形整形フィルタは、図３２の波形整形フィルタの出力端子（トランジスタＭ１のドレイン端子）を、トランジスタＭｃｍ１，Ｍｃｍ２で構成されたカレントミラー回路の入力端子（トランジスタＭｃｍ１のドレイン端子）に接続するとともに、カレントミラー回路の出力端子（トランジスタＭｃｍ２のドレイン端子）を低入力インピーダンス回路に接続する。また、容量Ｃ１の他端をカレントミラー回路の出力端子（トランジスタＭｃｍ２のドレイン端子）及び低入力インピーダンス回路Ｚに接続する。

前述の通り、容量Ｃ１３に流れる電流の２倍の電流であるＩｓｉｇｎａｌ×２ｓＣ１３Ｒ１は、抵抗Ｒ１３の他端で相殺されているので、トランジスタＭ１には、Ｉｓｉｇｎａｌ×（１＋２ｓＣ１３Ｒ１）（１＋ｓＣ１Ｒ１３）＋Ｉｓｉｇｎａｌ×２ｓＲ１（Ｃ１−Ｃ１３）の電流が流れる。低入力インピーダンス回路Ｚには、カレントミラー回路によりトランジスタＭ１に流れる電流を複製した電流と、容量Ｃ１に流れる電流Ｉｓｉｇｎａｌ×（１＋２ｓＣ１３Ｒ１）×ｓＣ１Ｒ１３と、の和であるＩｓｉｇｎａｌ×（１＋２ｓＣ１３Ｒ１）（１＋２ｓＣ１Ｒ１３）＋Ｉｓｉｇｎａｌ×２ｓＲ１（Ｃ１−Ｃ１３）の電流が流れる。

ここで、Ｃ１３＝Ｃ１とすると、低入力インピーダンスに入力される電流は、Ｉｓｉｇｎａｌ×（１＋２ｓＣ１３Ｒ１）（１＋２ｓＣ１Ｒ１３）となる。したがって、本実施形態において、Ｃ１３＝Ｃ１とすることにより、第１３実施形態に比べ、容量値Ｃ１，Ｃ１３を半減することができる。すなわち、第１３実施形態の半分の容量値Ｃ１，Ｃ１３で、第１３実施形態と同様の時定数を実現することができる。

（第２４実施形態）
第２４実施形態に係る波形整形フィルタについて、図４７を参照して説明する。図４７は、本実施形態に係る波形整形フィルタを示す図である。図４７に示すように、本実施形態に係る波形整形フィルタは、トランジスタＭｃｍ１、Ｍｃｍ２と、電流源Ｉｄｃｍと、を備える。他の構成は、図３３と同様である。また、トランジスタＭｃｍ１、Ｍｃｍ２及び電流源Ｉｄｃｍで構成されるカレントミラー回路の構成は、図１５と同様である。さらに、電流バッファＩＢ１３の構成は、図４５と同様である。

図４７において、トランジスタＭｃｍ３のゲート端子及びドレイン端子は、トランジスタＭｃｍ４，Ｍｃｍ５のゲート端子に接続されている。また、トランジスタＭｃｍ５のドレイン端子は、トランジスタＭｃｍ６のゲート端子及びドレイン端子と、トランジスタＭｃｍ７のゲート端子と、に接続されている。電流源Ｉｂ１３ａは、トランジスタＭｃｍ４にバイアス電流を供給する。

図２９を参照して説明した通り、容量Ｃ１３の他端から電流バッファＩＢ１３に流れ込む電流は、トランジスタＭＢ１３ａのソース端子に入力され、ドレイン端子から出力される。トランジスタＭＢ１３ａのドレイン端子から出力される電流は、カレントミラー回路の入力端子（トランジスタＭｃｍ３のドレイン端子）に接続され、トランジスタＭｃｍ４，Ｍｃｍ５で複製される。また、トランジスタＭｃｍ５で複製された電流は、トランジスタＭｃｍ６，Ｍｃｍ７で構成されるカレントミラー回路で折り返され（極性を反転され）、トランジスタＭｃｍ７のドレイン端子から出力される。

ここで、一例として、トランジスタＭｃｍ３〜Ｍｃｍ５のサイズが等しく、トランジスタＭｃｍ７のサイズがトランジスタＭｃｍ６のサイズの２倍とすると、容量Ｃ１３の他端から電流バッファＩＢ１３に流れ込む電流と同じ大きさの電流が、トランジスタＭｃｍ４から引かれ、抵抗Ｒ１３には、容量Ｃ１３に流れる電流の２倍の電流が流れる。つまり、抵抗Ｒ１３には、Ｉｓｉｇｎａｌ×（１＋２ｓＣ１３Ｒ２）の電流が流れる。したがって、トランジスタＭ２のソース端子電圧は、Ｉｓｉｇｎａｌ×Ｒ２＋Ｉｓｉｇｎａｌ×Ｒ１３×（１＋２ｓＣ１３Ｒ２）となる。容量Ｃ２には、Ｉｓｉｇｎａｌ×ｓＣ２Ｒ２＋Ｉｓｉｇｎａｌ×ｓＣ２Ｒ１３×（１＋２ｓＣ１３Ｒ２）の電流が流れる。

一方、容量Ｃ１３の他端から電流バッファＩＢ１３に流れ込む電流の２倍の電流が、トランジスタＭｃｍ７から抵抗Ｒ１３の他端に供給され、抵抗Ｒ１３の一端から供給される電流（容量Ｃ１３に流れる電流の２倍の電流）Ｉｓｉｇｎａｌ×２ｓＣ１３Ｒ２を相殺する。また、容量Ｃ２は、一端がカレントミラー端子の出力端子（トランジスタＭｃｍ２のドレイン端子）に接続され、他端がカレントミラー回路の入力端子（トランジスタＭｃｍ１のドレイン端子）に接続されている。電流源Ｉｄｃｍは、カレントミラー回路を動作させるためのバイアス電流Ｉｄｃｍを供給している。

このような構成により、トランジスタＭｃｍ１，Ｍｃｍ２のサイズが等しいとすると、トランジスタＭ２には、抵抗Ｒ１３に流れる電流と、容量Ｃ２に流れる電流の２倍の電流と、の和から、容量Ｃ１３に流れる電流の２倍の電流を引いた、Ｉｓｉｇｎａｌ×（１＋２ｓＣ１３Ｒ２）（１＋２ｓＣ２Ｒ１３）＋Ｉｓｉｇｎａｌ×２ｓＲ２（Ｃ２−Ｃ１３）の電流が流れ、ドレイン端子より出力電流Ｉｏｕｔとして出力される。

ここで、Ｃ１３＝Ｃ２とすると、Ｉｏｕｔ＝Ｉｓｉｇｎａｌ×（１＋２ｓＣ１３Ｒ２）（１＋２ｓＣ２Ｒ１３）となる。したがって、本実施形態において、Ｃ１３＝Ｃ２とすることにより、第１４実施形態に比べ、容量値Ｃ２，Ｃ１３を半減することができる。すなわち、第１４実施形態の半分の容量値Ｃ２，Ｃ１３で、第１４実施形態と同様の時定数を実現することができる。

（第２５実施形態）
第２５実施形態に係る波形整形フィルタについて、図４８を参照して説明する。図４８は、本実施形態に係る波形整形フィルタを示す図である。図４８に示すように、本実施形態に係る波形整形フィルタは、低入力インピーダンス回路Ｚを備える。他の構成は、図３３と同様である。また、電流バッファＩＢ１３の構成は、図４５と同様である。

図４８に示すように、本実施形態に係る波形整形フィルタは、図３３の波形整形フィルタの出力端子であるトランジスタＭ３のドレイン端子を、低入力インピーダンス回路の入力端子に接続する。また、容量Ｃ２の他端を低入力インピーダンス回路に接続する。

本実施形態では、前述の通り、容量Ｃ１３に流れる電流の２倍の電流であるＩｓｉｇｎａｌ×２ｓＣ１３Ｒ２が、抵抗Ｒ１３の他端で相殺されているので、トランジスタＭ２には、Ｉｓｉｇｎａｌ×（１＋２ｓＣ１３Ｒ２）（１＋ｓＣ２Ｒ１３）＋Ｉｓｉｇｎａｌ×２ｓＲ２（Ｃ２−Ｃ１３）の電流が流れる。低入力インピーダンス回路Ｚには、トランジスタＭ３に流れる電流と、容量Ｃ２に流れる電流Ｉｓｉｇｎａｌ×（１＋２ｓＣ１３Ｒ２）×ｓＣ２Ｒ１３と、の和であるＩｓｉｇｎａｌ×（１＋２ｓＣ１３Ｒ２）（１＋２ｓＣ２Ｒ１３）＋Ｉｓｉｇｎａｌ×２ｓＲ２（Ｃ２−Ｃ１３）の電流が流れる。

ここで、Ｃ１３＝Ｃ２とすると、低入力インピーダンス回路Ｚに入力される電流は、Ｉｓｉｇｎａｌ×（１＋２ｓＣ１３Ｒ２）（１＋２ｓＣ２Ｒ１３）となる。したがって、本実施形態において、Ｃ１３＝Ｃ２とすることにより、第１４実施形態に比べ、容量値Ｃ２，Ｃ１３を半減することができる。すなわち、第１４実施形態の半分の容量値Ｃ２，Ｃ１３で、第１４実施形態と同様の時定数を実現することができる。

（第２６実施形態）
第２６実施形態に係る波形整形フィルタについて、図４９を参照して説明する。図４９は、本実施形態に係る波形整形フィルタを示す図である。図４９に示すように、本実施形態に係る波形整形フィルタは、トランジスタＭｃｍ１，Ｍｃｍ２と、電流源Ｉｄｃｍ１，Ｉｄｃｍ２と、を備える。他の構成は、図３４と同様である。また、トランジスタＭｃｍ１，Ｍｃｍ２及び電流源Ｉｄｃｍ１，Ｉｄｃｍ２で構成されるカレントミラー回路及び電圧バッファＶＢ１１の構成は、図３７と同様である。

図４９において、トランジスタＭＢ１１ｃのゲート端子は、トランジスタＭＢ１１ｂのゲート端子に接続され、トランジスタＭＢ１１ｂ，ＭＢ１１ｃのソース端子は、接地されている。したがって、トランジスタＭＢ１１ｃのゲート・ソース間電圧と、トランジスタＭＢ１１ｂのゲート・ソース間電圧と、は等しい。

ここで、例えば、トランジスタＭＢ１１ｃのサイズを、トランジスタＭＢ１１ｂのサイズと等しくすると、トランジスタＭＢ１１ｃには、トランジスタＭＢ１１ｂに流れる電流を複製した電流が流れ、この電流が容量Ｃ１１の一端に流れ込む電流に加算される。その結果、容量Ｃ１１の一端に流れ込む電流の２倍の電流が、抵抗Ｒ１に流れることになる。よって、抵抗Ｒ１には、Ｉｓｉｇｎａｌ×（１＋２ｓＣ１１Ｒ１１）の電流が流れる。

一方、図４９において、容量Ｃ１は、一端がカレントミラー回路の出力端子（トランジスタＭｃｍ２のドレイン端子）に接続され、他端がカレントミラー回路の入力端子（トランジスタＭｃｍ１のドレイン端子）に接続されている。電流源Ｉｄｃｍ１は、カレントミラー回路を動作させるためのバイアス電流Ｉｄｃｍ１を供給している。電流源Ｉｄｃｍ２は、トランジスタＭｃｍ２に流れるバイアス電流の一部又は全部をキャンセルし、トランジスタＭ１に流れるバイアス電流を調整している。

このような構成により、トランジスタＭ１に流れる電流は、抵抗Ｒ１に流れる電流と、容量Ｃ１に流れる電流と、容量Ｃ１に流れる電流をカレントミラー回路で複製した電流と、の和となる。例えば、トランジスタＭｃｍ１，Ｍｃｍ２のサイズが等しいとすると、トランジスタＭ１に流れる電流は、Ｉｓｉｇｎａｌ×（１＋２ｓＣ１１Ｒ１１）（１＋２ｓＣ１Ｒ１）となり、ドレイン端子より出力電流Ｉｏｕｔとして出力される。したがって、第１５実施形態に比べ、容量値Ｃ１，Ｃ１１を半減することができる。すなわち、第１５実施形態の半分の容量値Ｃ１，Ｃ１１で、第１５実施形態と同様の時定数を実現することができる。

なお、以上では、トランジスタＭＢ１１ｂ，ＭＢ１１ｃのサイズが等しく、トランジスタＭｃｍ１，Ｍｃｍ２のサイズが等しい場合を例に説明したが、本実施形態において、各トランジスタのサイズは異なってもよい。例えば、トランジスタＭＢ１１ｃのチャネル幅を、トランジスタＭＢ１１ｂのチャネル幅のｋ倍とすることにより、容量値Ｃ１１を、第１５実施形態に比べて１／（１＋ｋ）倍にすることができる。トランジスタＭｃｍ２のチャネル幅を、トランジスタＭｃｍ１のチャネル幅のｍ倍とすることにより、容量値Ｃ１を、第１５実施形態に比べて１／（１＋ｍ）倍にすることができる。

また、図４９では、容量Ｃ１の他端をカレントミラー回路に接続したが、容量Ｃ１を分割し、その一部だけをカレントミラー回路に接続した構成も可能である。さらに、電圧バッファＶＢ１１が電流源Ｉｂ１１ｄを備えない構成も可能である。

（第２７実施形態）
第２７実施形態に係る波形整形フィルタについて、図５０を参照して説明する。図５０は、本実施形態に係る波形整形フィルタを示す図である。図５０に示すように、本実施形態に係る波形整形フィルタは、トランジスタＭｃｍ１，Ｍｃｍ２と、低入力インピーダンス回路Ｚと、を備える。他の構成は、図３４と同様である。また、トランジスタＭｃｍ１，Ｍｃｍ２で構成されるカレントミラー回路及び低入力インピーダンス回路Ｚの構成は、図２３と同様である。さらに、電圧バッファＶＢ１１の構成は、図３７と同様である。

図５０に示すように、トランジスタＭ１のドレイン端子は、トランジスタＭｃｍ１、Ｍｃｍ２で構成されるカレントミラー回路の入力端子（トランジスタＭｃｍ１のドレイン端子）に接続されている。また、カレントミラー回路の出力端子（トランジスタＭｃｍ２のドレイン端子）は、低入力インピーダンス回路Ｚに接続されている。さらに、容量Ｃ１は、他端がカレントミラー回路の出力端子（トランジスタＭｃｍ２のドレイン端子）及び低入力インピーダンス回路Ｚに接続されている。

図４９を参照して説明した通り、トランジスタＭＢ１１ｃのサイズをトランジスタＭＢ１１ｂのサイズと等しくすると、抵抗Ｒ１には、Ｉｓｉｇｎａｌ×（１＋２ｓＣ１１Ｒ１１）の電流が流れる。よって、トランジスタＭ１のソース端子電圧は、Ｉｓｉｇｎａｌ×Ｒ１×（１＋２ｓＣ１１Ｒ１１）となり、この電圧が容量Ｃ１の一端に印加される。

容量Ｃ１の一端からトランジスタＭ１に流れ込む電流は、Ｉｓｉｇｎａｌ×ｓＣ１Ｒ１×（１＋２ｓＣ１１Ｒ１１）となる。よって、トランジスタＭ１には、抵抗Ｒ１に流れる電流と、容量Ｃ１に流れる電流と、の和であるＩｓｉｇｎａｌ×（１＋２ｓＣ１１Ｒ１１）（１＋ｓＣ１Ｒ１）の電流が流れ、ドレイン端子より出力される。この電流は、トランジスタＭｃｍ１，Ｍｃｍ２で構成されるカレントミラー回路で複製される。そして、複製された電流と、容量Ｃ１の他端から流れ出る電流Ｉｓｉｇｎａｌ×ｓＣ１Ｒ１×（１＋２ｓＣ１１Ｒ１１）と、の和であるＩｓｉｇｎａｌ×（１＋２ｓＣ１１Ｒ１１）（１＋２ｓＣ１Ｒ１）の電流が、低入力インピーダンス回路Ｚに流れることになる。

したがって、第１５実施形態に比べ、容量値Ｃ１，Ｃ１１を半減することができる。すなわち、第１５実施形態の半分の容量値Ｃ１，Ｃ１１で、第１５実施形態と同様の時定数を実現することができる。

また、図５０では、容量Ｃ１の他端をカレントミラー回路に接続したが、容量Ｃ１を分割し、その一部だけをカレントミラー回路に接続した構成も可能である。さらに、電圧バッファＶＢ１１が電流源Ｉｂ７３を備えない構成も可能である。

（第２８実施形態）
第２８実施形態に係る波形整形フィルタについて、図５１を参照して説明する。図５１は、本実施形態に係る波形整形フィルタを示す図である。図５１に示すように、本実施形態に係る波形整形フィルタは、トランジスタＭｃｍ１，Ｍｃｍ２と、電流源Ｉｄｃｍ１，Ｉｄｃｍ２と、を備える。他の構成は、図３５と同様である。また、トランジスタＭｃｍ１，Ｍｃｍ２及び電流源Ｉｄｃｍ１，Ｉｄｃｍ２で構成されるカレントミラー回路及び電圧バッファＶＢ１１の構成は、図３７と同様である。

図５１において、トランジスタＭＢ１１ｃのゲート端子は、トランジスタＭＢ１１ｂのゲート端子に接続されている。また、トランジスタＭＢ１１ｂ，ＭＢ１１ｃのソース端子は、接地されている。したがって、トランジスタＭＢ１１ｃのゲート・ソース間電圧と、トランジスタＭＢ１１ｂのゲート・ソース間電圧と、は等しい。

例えば、トランジスタＭＢ１１ｃのサイズをトランジスタＭＢ１１ｂと等しくすると、トランジスタＭＢ１１ｃには、トランジスタＭＢ１１ｂに流れる電流を複製した電流が流れ、この電流が容量Ｃ１１の一端に流れ込む電流に加算される。その結果、容量Ｃ１１の一端に流れ込む電流の２倍の電流が、抵抗Ｒ２に流れることになる。よって、抵抗Ｒ２には、Ｉｓｉｇｎａｌ×（１＋２ｓＣ１１Ｒ１１）の電流が流れる。

一方、図５１において、容量Ｃ２は、一端がカレントミラー回路の出力端子（トランジスタＭｃｍ２のドレイン端子）に接続され、他端がカレントミラー回路の入力端子（トランジスタＭｃｍ１のドレイン端子）に接続されている。電流源Ｉｄｃｍ１は、カレントミラー回路を動作させるためのバイアス電流Ｉｄｃｍ１を供給している。電流源Ｉｄｃｍ２は、トランジスタＭｃｍ２に流れるバイアス電流の一部又は全部をキャンセルし、トランジスタＭ２に流れるバイアス電流を調整している。

このような構成により、トランジスタＭ２に流れる電流は、抵抗Ｒ２に流れる電流と、容量Ｃ２に流れる電流と、容量Ｃ２に流れる電流をカレントミラー回路で複製した電流と、の和となる。例えば、トランジスタＭｃｍ１，Ｍｃｍ２のサイズが等しいとすると、トランジスタＭ２に流れる電流は、Ｉｓｉｇｎａｌ×（１＋２ｓＣ１１Ｒ１１）（１＋２ｓＣ２Ｒ２）となる。トランジスタＭ２に流れる電流は、トランジスタＭ３で複製され、ドレイン端子より出力電流Ｉｏｕｔとして出力される。

したがって、第１６実施形態に比べ、容量値Ｃ２，Ｃ１１を半減することができる。すなわち、第１６実施形態の半分の容量値Ｃ２，Ｃ１１で、第１６実施形態と同様の時定数を実現することができる。

なお、以上では、トランジスタＭＢ１１ｂ，ＭＢ１１ｃのサイズが等しく、トランジスタＭｃｍ１，Ｍｃｍ２のサイズが等しい場合を例に説明したが、本実施形態において、各トランジスタのサイズは異なってもよい。例えば、トランジスタＭＢ１１ｃのチャネル幅を、トランジスタＭＢ１１ｂのチャネル幅のｋ倍とすることにより、容量値Ｃ１１を、第１６実施形態に比べて１／（１＋ｋ）倍にすることができる。トランジスタＭｃｍ２のチャネル幅を、トランジスタＭｃｍ１のチャネル幅のｍ倍とすることにより、容量値Ｃ１を、第１６実施形態に比べて１／（１＋ｍ）倍にすることができる。

また、図５１では、容量Ｃ２の他端をカレントミラー回路に接続したが、容量Ｃ２を分割し、その一部だけをカレントミラー回路に接続した構成も可能である。さらに、電圧バッファＶＢ１１が電流源Ｉｂ１１ｄを備えない構成も可能である。

（第２９実施形態）
第２９実施形態に係る波形整形フィルタについて、図５２を参照して説明する。図５２は、本実施形態に係る波形整形フィルタを示す図である。図５２に示すように、本実施形態に係る波形整形フィルタは、低入力インピーダンス回路Ｚを備える。他の構成は、図３５と同様である。また、電圧バッファＶＢ１１の構成は、図３７と同様である。

図５２に示すように、本実施形態に係る波形整形フィルタは、波形整形フィルタの出力端子（トランジスタＭ３のドレイン端子）を低入力インピーダンス回路Ｚに接続する。また、容量Ｃ２の他端を低入力インピーダンス回路Ｚの入力端子に接続する。

図５１を参照して説明した通り、抵抗Ｒ２には、Ｉｓｉｇｎａｌ×（１＋２ｓＣ１１Ｒ１１）の電流が流れる。容量Ｃ２には、Ｉｓｉｇｎａｌ×ｓＣ２Ｒ２×（１＋２ｓＣ１１Ｒ１１）の電流が流れる。よって、トランジスタＭ２には、Ｉｓｉｇｎａｌ×（１＋ｓＣ１１Ｒ１１）（１＋２ｓＣ２Ｒ２）の電流が流れる。トランジスタＭ２，Ｍ３のサイズが等しいとすると、トランジスタＭ３には、トランジスタＭ２に流れる電流と等しい電流が流れる。その結果、低入力インピーダンス回路Ｚには、トランジスタＭ３に流れる電流Ｉｓｉｇｎａｌ×（１＋ｓＣ１１Ｒ１１）（１＋２ｓＣ２Ｒ２）と、容量Ｃ２の他端から流れ出る電流Ｉｓｉｇｎａｌ×ｓＣ２Ｒ２×（１＋２ｓＣ１１Ｒ１１）と、の和であるＩｓｉｇｎａｌ×（１＋２ｓＣ１１Ｒ１１）（１＋２ｓＣ２Ｒ２）の電流が流れる。

（第３０実施形態）
次に、第３０実施形態に係る波形整形フィルタについて、図５３を参照して説明する。図５３は、本実施形態に係る波形整形フィルタを示す図である。図５３に示すように、本実施形態に係る波形整形フィルタは、入力端子Ｉｎと、電圧電流変換器Ｇｍと、低域通過フィルタＬＰＦと、を備える。

この波形整形フィルタは、入力端子Ｉｎから信号電流Ｉｓｉｇｎａｌが入力される。図５３における電流源Ｉｓｉｇｎａｌは、波形整形フィルタに信号電流Ｉｓｉｇｎａｌを入力する電流源である。波形整形フィルタの出力は、入力端子電圧Ｖ１となる。

電圧電流変換器Ｇｍは、負入力端子と出力端子とを備える。負入力端子は、低域通過フィルタＬＰＦの一端に接続され、出力端子は入力端子Ｉｎ及び低域通過フィルタＬＰＦの他端に接続される。電圧電流変換器Ｇｍは、負入力端子から入力された電圧を電流に変換して出力端子から出力する。図５３に示すように、電圧電流変換器Ｇｍは、トランジスタＭ４により構成することができる。

トランジスタＭ４（第３のトランジスタ）は、ソース端子、ゲート端子、及びドレイン端子を備えるＰＭＯＳである。トランジスタＭ４のソース端子（第１の端子）は、電源に接続され、ドレイン端子（第２の端子）は、入力端子Ｉｎ及び低域通過フィルタＬＰＦの一端に接続され、ゲート端子（制御端子）は、低域通過フィルタＬＰＦの他端に接続される。トランジスタＭ４のドレイン端子は、電圧電流変換器Ｇｍの出力端子となり、ゲート端子は、負入力端子となる。

このように、電圧電流変換器ＧｍをトランジスタＭ４によって構成することにより、波形整形フィルタを小型化することができる。

低域通過フィルタＬＰＦは、入力端子Ｉｎと電圧電流変換器Ｇｍの負入力端子との間に接続されている。すなわち、低域通過フィルタＬＰＦは、一端が入力端子Ｉｎに接続され、他端が電圧電流変換器Ｇｍの負入力端子に接続される。低域通過フィルタＬＰＦは、入力端子電圧Ｖ１の低域成分を電圧電流変換器Ｇｍの負入力端子に印加する。図５３に示すように、低域通過フィルタＬＰＦは、抵抗Ｒ３と、容量Ｃ３と、により構成することができる。

抵抗Ｒ３（第３の抵抗）は、一端及び他端を備える。抵抗Ｒ３の一端は、入力端子Ｉｎに接続され、他端は電圧電流変換器Ｇｍの負入力端子及び容量Ｃ３の一端に接続される。抵抗Ｒ３の一端は、低域通過フィルタＬＰＦの一端となり、他端は、低域通過フィルタＬＰＦの他端となる。

容量Ｃ３（第２の容量）は、一端及び他端を備える。容量Ｃ３の一端は、抵抗Ｒ３の他端及び電圧電流変換器Ｇｍの負入力端子に接続され、他端は、接地される。容量Ｃ３の一端は、低域通過フィルタＬＰＦの他端となる。

このように、低域通過フィルタＬＰＦを、受動素子である抵抗Ｒ３及び容量Ｃ３によって構成することにより、波形整形フィルタの消費電力を低減することができる。

次に、本実施形態に係る波形整形フィルタの動作を説明する。以下では、信号電流Ｉｓｉｇｎａｌの電流値をＩｓｉｇｎａｌ（ｓ）、入力端子電圧Ｖ１の電圧値をＶ１（ｓ）、低域通過フィルタＬＰＦの伝達関数をＨ_ＬＰＦ（ｓ）、電圧電流変換器Ｇｍの電圧電流変換係数をＧｍとする。また、Ｈ_ＬＰＦ（ｓ）＝１／（１＋ｓτ）とする。ここで、τは、低域通過フィルタＬＰＦの時定数である。図５３のように、低域通過フィルタＬＰＦを抵抗Ｒ３及び容量Ｃ３で構成した場合、τ＝Ｃ３×Ｒ３となる。

この波形整形フィルタに信号電流Ｉｓｉｇｎａｌが入力すると、入力端子電圧Ｖ１は、Ｖ１（ｓ）＝Ｉｓｉｇｎａｌ（ｓ）／｛Ｇｍ×Ｈ_ＬＰＦ（ｓ）｝＝Ｉｓｉｇｎａｌ（ｓ）×（１＋ｓτ）／Ｇｍとなる。すなわち、入力端子電圧Ｖ１は、信号電流Ｉｓｉｇｎａｌに応じた電圧に、信号電流Ｉｓｉｇｎａｌの高域成分に応じた電圧を重畳した電圧となる。これにより、信号電流Ｉｓｉｇｎａｌの高域成分を強調したフィルタ特性を実現することができる。

また、本実施形態に係る波形整形フィルタは、信号電流Ｉｓｉｇｎａｌしか消費しないため、消費電力を低減することができる。

（第３１実施形態）
次に、第３１実施形態に係る波形整形フィルタについて、図５４〜図５９を参照して説明する。図５４は、第３１実施形態に係る波形整形フィルタを示す図である。図５４に示すように、本実施形態に係る波形整形フィルタは、抵抗Ｒ４と、容量Ｃ４と、増幅器Ａ３と、抵抗Ｒ５と、を備える。

抵抗Ｒ４（第４の抵抗）は、一端及び他端を備える。抵抗Ｒ４は、一端から信号電圧Ｖｓｉｇｎａｌが入力される。抵抗Ｒ４の他端は、容量Ｃ４の他端及び増幅器Ａ３の負入力端子に接続される。

容量Ｃ４（第３の容量）は、一端及び他端を備える。容量Ｃ４の一端は、抵抗Ｒ４の一端に接続される。これにより、容量Ｃ４は、一端から信号電圧Ｖｓｉｇｎａｌが入力される。容量Ｃ４の他端は、抵抗Ｒ４の他端、増幅器Ａ３の負入力端子、及び抵抗Ｒ５の一端に接続される。

抵抗Ｒ５（第５の抵抗）は、一端及び他端を備える。抵抗Ｒ５の一端は、抵抗Ｒ４の他端、増幅器Ａ３の負入力端子、容量Ｃ４の他端に接続される。抵抗Ｒ５の他端は、増幅器Ａ３の出力端子に接続される。

増幅器Ａ３（第２の増幅器）は、負入力端子と、正入力端子と、出力端子と、を備える。負入力端子は、抵抗Ｒ４の他端、容量Ｃ４の他端、及び抵抗Ｒ５の一端に接続される。正入力端子は、所定の電圧Ｖｃを印加される。出力端子は、抵抗Ｒ５の他端に接続される。増幅器Ａ３の出力端子から出力される電圧が、波形整形フィルタの出力電圧Ｖｏｕｔとなる。

本実施形態において、増幅器Ａ３は、図５４に示すように、インバータ回路Ｉｎｖと、電圧発生回路Ｇｅｎ１，Ｇｅｎ２と、を備える。

インバータ回路Ｉｎｖ（第１のインバータ回路）は、入力端子ＶｉｎＭと、出力端子ＶｏｕｔＰと、トランジスタＭ３１，Ｍ３２と、を備える。入力端子ＶｉｎＭは、増幅器Ａ３の負入力端子である。出力端子ＶｏｕｔＰは、増幅器Ａ３の出力端子である。

トランジスタＭ３１（第４のトランジスタ）は、ＮＭＯＳであり、ソース端子（第１端子）と、ドレイン端子（第２端子）と、ゲート端子（制御端子）と、を備える。ソース端子は、後述するトランジスタＭ３３のソース端子及びトランジスタＭ３５のドレイン端子に接続される。ドレイン端子は、出力端子ＶｏｕｔＰ及びトランジスタＭ３２のドレイン端子に接続される。ゲート端子は、入力端子ＶｉｎＭに接続される。

トランジスタＭ３２（第５のトランジスタ）は、ＰＭＯＳであり、ソース端子（第１端子）と、ドレイン端子（第２端子）と、ゲート端子（制御端子）と、を備える。ソース端子は、後述するトランジスタＭ３４のソース端子及びトランジスタＭ３６のドレイン端子に接続される。ドレイン端子は、出力端子ＶｏｕｔＰ及びトランジスタＭ３１のドレイン端子に接続される。ゲート端子は、入力端子ＶｉｎＭに接続される。

電圧発生回路Ｇｅｎ１（第１の電圧発生回路）は、電流源Ｉｂ３１と、トランジスタＭ３３，Ｍ３５と、を備える。

電流源Ｉｂ３１（第２の電流源）は、一端をトランジスタＭ３３のドレイン端子に接続され、トランジスタＭ３３に所定の電流Ｉｂ３１を供給する。

トランジスタＭ３３（第６のトランジスタ）は、ＮＭＯＳであり、ソース端子（第１端子）と、ドレイン端子（第２端子）と、ゲート端子（制御端子）と、を備える。ソース端子は、トランジスタＭ３１のソース端子及びトランジスタＭ３５のドレイン端子に接続される。ドレイン端子は、電流源Ｉｂ３１及びトランジスタＭ３５のゲート端子に接続される。ゲート端子は、入力端子ＶｉｎＰ及び後述するトランジスタＭ３４のゲート端子に接続される。入力端子ＶｉｎＰは、増幅器Ａ３の正入力端子である。したがって、トランジスタＭ３３は、ゲート端子に所定の電圧Ｖｃを印加される。

トランジスタＭ３５（第７のトランジスタ）は、ＮＭＯＳであり、ソース端子（第１端子）と、ドレイン端子（第２端子）と、ゲート端子（制御端子）と、を備える。ソース端子は、接地される。ドレイン端子は、トランジスタＭ３１，Ｍ３３のソース端子に接続される。ゲート端子は、電流源Ｉｂ３１及びトランジスタＭ３３のドレイン端子に接続される。

電圧発生回路Ｇｅｎ２（第２の電圧発生回路）は、電流源Ｉｂ３２と、トランジスタＭ３４，Ｍ３６と、を備える。

電流源Ｉｂ３２（第３の電流源）は、一端をトランジスタＭ３４のドレイン端子に接続され、トランジスタＭ３４に所定の電流Ｉｂ３２を供給する。

トランジスタＭ３４（第８のトランジスタ）は、ＰＭＯＳであり、ソース端子（第１端子）と、ドレイン端子（第２端子）と、ゲート端子（制御端子）と、を備える。ソース端子は、トランジスタＭ３２のソース端子及びトランジスタＭ３６のドレイン端子に接続される。ドレイン端子は、電流源Ｉｂ３２及びトランジスタＭ３６のゲート端子に接続される。ゲート端子は、入力端子ＶｉｎＰ及びトランジスタＭ３３のゲート端子に接続される。したがって、トランジスタＭ３４は、ゲート端子に所定の電圧Ｖｃを印加される。

トランジスタＭ３６（第９のトランジスタ）は、ＰＭＯＳであり、ソース端子（第１端子）と、ドレイン端子（第２端子）と、ゲート端子（制御端子）と、を備える。ソース端子は、電源に接続される。ドレイン端子は、トランジスタＭ３２，Ｍ３４のソース端子に接続される。ゲート端子は、電流源Ｉｂ３２及びトランジスタＭ３４のドレイン端子に接続される。

次に、本実施形態に係る増幅器Ａ３の動作を説明する。以下では、トランジスタＭ３４とトランジスタＭ３２のサイズ比と、トランジスタＭ３３とトランジスタＭ３１とのサイズ比と、は等しいものとする。また、電流源Ｉｂ３１が供給する電流Ｉｂ３１と、電流源Ｉｂ３２が供給する電流Ｉｂ３２と、は等しいものとする（Ｉｂ３１＝Ｉｂ３２＝Ｉｂ３）。

電圧発生回路Ｇｅｎ１は、インバータ回路ＩｎｖのトランジスタＭ３１に流れる電流にかかわらず、電流源Ｉｂ３１の電流Ｉｂ３１がトランジスタＭ３３に流れるように帰還がかかっている。

例えば、トランジスタＭ３３に流れる電流がＩｂ３１より小さくなった場合、トランジスタＭ３５のゲート電圧が上昇し、トランジスタＭ３３に流れる電流が増加する。

また、トランジスタＭ３３に流れる電流がＩｂ３１より大きくなった場合、トランジスタＭ３５のゲート電圧が低下し、トランジスタＭ３３に流れる電流が減少する。

結果として、トランジスタＭ３３には、電流Ｉｂ３１が流れることになる。

これと同様に、電圧発生回路Ｇｅｎ２は、インバータ回路ＩｎｖのトランジスタＭ３２に流れる電流にかかわらず、電流源Ｉｂ３２の電流Ｉｂ３２がトランジスタＭ３４に流れるように帰還がかかっている。

このため、インバータ回路Ｉｎｖの入力端子ＶｉｎＭ（増幅器Ａ３の負入力端子）に、増幅器の正入力端子ＶｉｎＰに印加される電圧Ｖｃが印加された場合、トランジスタＭ３１には、トランジスタＭ３３とトランジスタＭ３１とのサイズ比倍された電流Ｉｂ３が流れ、トランジスタＭ３２には、トランジスタＭ３４とトランジスタＭ３２とのサイズ比倍された電流Ｉｂ３が流れる。

このように、インバータ回路Ｉｎｖは、増幅器Ａ３の正入力端子ＶｉｎＰに印加される電圧Ｖｃを動作点とした反転回路として動作する。動作点におけるインバータ回路Ｉｎｖのバイアス電流は、電流Ｉｂ３１の、トランジスタＭ３３とトランジスタＭ３１とのサイズ比倍の電流となる。

増幅器Ａ３の負入力端子ＶｉｎＭに印加される電圧が電圧Ｖｃより高い場合、トランジスタＭ３１に流れる電流は、上記のバイアス電流より大きくなり、トランジスタＭ３２に流れる電流は、上記のバイアス電流より小さくなる。結果として、トランジスタＭ３１に流れる電流とトランジスタＭ３２に流れる電流の差分が、増幅器Ａ３の出力端子ＶｏｕｔＰから出力され、増幅器Ａ３の出力電圧Ｖｏｕｔが低下する。

また、増幅器Ａ３の負入力端子ＶｉｎＭに印加される電圧が電圧Ｖｃより非常に高い場合、トランジスタＭ３２はオフし、トランジスタＭ３３，Ｍ３４，Ｍ３６には、電流Ｉｂ３が流れる。そして、負入力端子ＶｉｎＭに印加された電圧に応じた大電流は、トランジスタＭ３１，Ｍ３５にのみ流れる。

一方、増幅器Ａ３の負入力端子ＶｉｎＭに印加される電圧が電圧Ｖｃより低い場合、トランジスタＭ３１に流れる電流は、上記のバイアス電流より小さくなり、トランジスタＭ３２に流れる電流は、上記のバイアス電流より大きくなる。結果として、トランジスタＭ３１に流れる電流とトランジスタＭ３２に流れる電流の差分が、増幅器Ａ３の出力端子ＶｏｕｔＰから出力され、増幅器Ａ３の出力電圧Ｖｏｕｔが上昇する。

また、増幅器Ａ３の負入力端子ＶｉｎＭに印加される電圧が電圧Ｖｃより非常に低い場合、トランジスタＭ３１はオフし、トランジスタＭ３３，Ｍ３４，Ｍ３５には、電流Ｉｂ３が流れる。そして、負入力端子ＶｉｎＭに印加された電圧に応じた大電流は、トランジスタＭ３２，Ｍ３６にのみ流れる。

以上説明したように、増幅器Ａ３は、入力交流信号が０のときの動作点電圧を、正入力端子ＶｉｎＰに印加した電圧Ｖｃにより設定することができる。また、増幅器Ａ３は、インバータ回路Ｉｎｖのバイアス電流を、電流Ｉｂ３１，Ｉｂ３２、トランジスタＭ３１，Ｍ３３のサイズ比、及びトランジスタＭ３２，Ｍ３４のサイズ比、を調整することにより設定することができる。さらに、増幅器Ａ３は、大電流を出力する場合に、大電流の経路がトランジスタＭ３１，Ｍ３５又はトランジスタＭ３２，Ｍ３６に限定されるため、消費電力を低減することができる。このため、効率のよいＡＢ級増幅回路を実現することができる。またさらに、増幅器Ａ３がインバータ回路Ｉｎｖによって構成されるため、増幅動作を高速化することができる。

図５５は、本実施形態に係る増幅器Ａ３の変形例を示す図である。図５５に示すように、この増幅器Ａ３は、レベルシフト回路ＬＳ１，ＬＳ２を更に備える。他の構成は、図５４の増幅器Ａ３と同様である。

レベルシフト回路ＬＳ１は、トランジスタＭ３３のドレイン端子とトランジスタＭ３５のゲート端子との間に接続される。レベルシフト回路ＬＳ１は、トランジスタＭ３３のドレイン電圧が、トランジスタＭ３５のゲート電圧より高くなるように電圧をレベルシフトする。

レベルシフト回路ＬＳ２は、トランジスタＭ３４のドレイン端子とトランジスタＭ３６のゲート端子との間に接続される。レベルシフト回路ＬＳ２は、トランジスタＭ３４のドレイン電圧が、トランジスタＭ３６のゲート電圧より低くなるように電圧をレベルシフトする。

図５４の増幅器Ａ３では、トランジスタＭ３３，Ｍ３４のドレイン電圧は、トランジスタＭ３５，Ｍ３６のゲート電圧と一致する。このため、例えば、電源Ｖｄｄとグラウンドとの間の電圧が高い場合、トランジスタＭ３３のゲート−ソース間電圧は一定なので、トランジスタＭ３３のソース電圧が高くなり、トランジスタＭ３５のドレイン−ソース間電圧が高くなる。

トランジスタＭ３５のゲート−ソース間電圧は、トランジスタＭ３５のドレイン−ソース間電圧と、トランジスタＭ３３のドレイン−ソース間電圧と、の和となるため、トランジスタＭ３５のドレイン−ソース間電圧が高くなると、トランジスタＭ３３のドレイン−ソース間電圧が低くなる。

結果として、トランジスタＭ３３のドレイン−ソース間電圧がオーバードライブ電圧より低くなり、電圧発生回路Ｇｅｎ１が所望の動作をしなくなる恐れがある。電圧発生回路Ｇｅｎ２についても同様である。

これに対して、図５５の増幅器Ａ３では、トランジスタＭ３５のゲート−ソース間電圧と、レベルシフト回路ＬＳ１，ＬＳ２により昇圧された電圧と、の和が、トランジスタＭ３５のドレイン−ソース間電圧と、トランジスタＭ３３のドレイン−ソース間電圧と、の和となる。これにより、トランジスタＭ３３，Ｍ３６のドレイン−ソース間電圧を確保し、トランジスタＭ３３，Ｍ３６が飽和領域で動作する電源電圧Ｖｄｄの範囲や動作点の設定範囲を拡大することができる。

（レベルシフト回路の第１実施例）
図５６は、図５５のレベルシフト回路ＬＳ１，ＬＳ２の第１実施例を示す図である。図５６に示すように、レベルシフト回路ＬＳ１（ＬＳ２）は、抵抗Ｒ３１（Ｒ３２）と、電流源Ｉｂ３３（Ｉｂ３４）と、を備える。

抵抗Ｒ３１（Ｒ３２）は、一端及び他端を備える。抵抗Ｒ３１（Ｒ３２）の一端は、トランジスタＭ３３（Ｍ３４）のドレイン端子及び電流源Ｉｂ３１（Ｉｂ３２）に接続される。抵抗Ｒ３１（Ｒ３２）の他端は、トランジスタＭ３５（Ｍ３６）のゲート端子及び電流源Ｉｂ３３（Ｉｂ３４）に接続される。電流源Ｉｂ３３（Ｉｂ３４）は、抵抗Ｒ３１（Ｒ３２）に所定の電流Ｉｂ３３（Ｉｂ３４）を供給する。

このような構成により、トランジスタＭ３３（Ｍ３４）のドレイン電圧は、トランジスタＭ３５（Ｍ３６）のゲート電圧よりＲ３１×Ｉｂ３３（Ｒ３２×Ｉｂ３４）だけ高く（低く）なる。

（レベルシフト回路の第２実施例）
図５７は、図５５のレベルシフト回路ＬＳ１，ＬＳ２の第２実施例を示す図である。図５７に示すように、レベルシフト回路ＬＳ１（ＬＳ２）は、トランジスタＭ３７（Ｍ３８）と、電流源Ｉｂ３３（Ｉｂ３４）と、を備える。

トランジスタＭ３７（Ｍ３８）は、ＰＭＯＳ（ＮＭＯＳ）である。トランジスタＭ３７（Ｍ３８）のソース端子は、トランジスタＭ３３（Ｍ３４）のドレイン端子及び電流源Ｉｂ３１（Ｉｂ３２）に接続される。トランジスタＭ３７（Ｍ３８）のドレイン端子は、トランジスタＭ３５（Ｍ３６）のゲート端子及び電流源Ｉｂ３３（Ｉｂ３４）に接続される。トランジスタＭ３７（Ｍ３８）のゲート端子は、所定の電圧を印加される。電流源Ｉｂ３３（Ｉｂ３４）は、トランジスタＭ３７（Ｍ３８）に所定の電流Ｉｂ３３（Ｉｂ３４）を供給する。

このような構成により、トランジスタＭ３３（Ｍ３４）のドレイン電圧は、トランジスタＭ３５（Ｍ３６）のゲート電圧より、トランジスタＭ３７（Ｍ３８）のドレイン−ソース間電圧だけ高く（低く）なる。

（レベルシフト回路の第３実施例）
図５８は、図５５のレベルシフト回路ＬＳ１，ＬＳ２の第３実施例を示す図である。図５８に示すように、このレベルシフト回路ＬＳ１（ＬＳ２）は、図５７のレベルシフト回路ＬＳ１（ＬＳ２）のトランジスタＭ３７（Ｍ３８）のゲート端子を、トランジスタＭ３３（Ｍ３４）のゲート端子と接続したものである。トランジスタＭ３７，Ｍ３８のゲート端子には、電圧Ｖｃが印加される。このような構成により、トランジスタＭ３７，Ｍ３８のゲート端子に電圧を印加するための新たな電圧源が不要となり、回路構成を簡略化できる。

（レベルシフト回路の第４実施例）
図５９は、図５５のレベルシフト回路ＬＳ１，ＬＳ２の第４実施例を示す図である。図５９に示すように、レベルシフト回路ＬＳ１（ＬＳ２）は、トランジスタＭ３９（Ｍ４０）と、電流源Ｉｂ３３（Ｉｂ３４）と、を備える。

トランジスタＭ３９（Ｍ４０）は、ＮＭＯＳ（ＰＭＯＳ）である。トランジスタＭ３９（Ｍ４０）のソース端子は、トランジスタＭ３５（Ｍ３６）のゲート端子及び電流源Ｉｂ３３（Ｉｂ３４）に接続される。トランジスタＭ３９（Ｍ４０）のドレイン端子は、電源（グラウンド）に接続される。トランジスタＭ３９（Ｍ４０）のゲート端子は、トランジスタＭ３３（Ｍ３４）のドレイン端子及び電流源Ｉｂ３１（Ｉｂ３２）に接続される。電流源Ｉｂ３３（Ｉｂ３４）は、トランジスタＭ３９（Ｍ４０）に所定の電流Ｉｂ３３（Ｉｂ３４）を供給する。

このような構成により、トランジスタＭ３３（Ｍ３４）のドレイン電圧は、トランジスタＭ３５（Ｍ３６）のゲート電圧より、トランジスタＭ３９（Ｍ４０）のゲート−ソース間電圧だけ高く（低く）なる。

（第３２実施形態）
次に、第３２実施形態に係る波形整形フィルタについて、図６０を参照して説明する。図６０は、第３２実施形態に係る波形整形フィルタを示す図である。図６０に示すように、本実施形態に係る波形整形フィルタは、抵抗Ｒ６と、容量Ｃ５と、増幅器Ａ３と、を備える。

抵抗Ｒ６（第６の抵抗）は、一端及び他端を備える。抵抗Ｒ６の一端は、増幅器Ａ３の負入力端子及び容量Ｃ５の一端に接続される。抵抗Ｒ６の他端は、増幅器Ａ３の出力端子に接続される。

容量Ｃ５（第４の容量）は、一端及び他端を備える。容量Ｃ４の一端は、増幅器Ａ３の負入力端子及び抵抗Ｒ６の一端に接続される。容量Ｃ４の他端は、接地される。

増幅器Ａ３（第３の増幅器）は、負入力端子と、正入力端子と、出力端子と、を備える。負入力端子は、抵抗Ｒ６の一端及び容量Ｃ５の一端に接続される。正入力端子は、信号電圧Ｖｓｉｎｇａｌが入力される。出力端子は、抵抗Ｒ６の他端に接続される。増幅器Ａ３の出力端子から出力される電圧が、波形整形フィルタの出力電圧Ｖｏｕｔとなる。

図６０に示すように、増幅器Ａ３は、図５４と同様の構成を有し、インバータ回路Ｉｎｖと、電圧発生回路Ｇｅｎ１，Ｇｅｎ２と、を備える。

インバータ回路Ｉｎｖ（第２のインバータ回路）は、入力端子ＶｉｎＭと、出力端子ＶｏｕｔＰと、トランジスタＭ３１，Ｍ３２と、を備える。入力端子ＶｉｎＭは、増幅器Ａ３の負入力端子である。出力端子ＶｏｕｔＰは、増幅器Ａ３の出力端子である。

トランジスタＭ３１（第１０のトランジスタ）は、ＮＭＯＳであり、ソース端子（第１端子）と、ドレイン端子（第２端子）と、ゲート端子（制御端子）と、を備える。ソース端子は、トランジスタＭ３３のソース端子及びトランジスタＭ３５のドレイン端子に接続される。ドレイン端子は、出力端子ＶｏｕｔＰ及びトランジスタＭ３２のドレイン端子に接続される。ゲート端子は、入力端子ＶｉｎＭに接続される。

トランジスタＭ３２（第１１のトランジスタ）は、ＰＭＯＳであり、ソース端子（第１端子）と、ドレイン端子（第２端子）と、ゲート端子（制御端子）と、を備える。ソース端子は、トランジスタＭ３４のソース端子及びトランジスタＭ３６のドレイン端子に接続される。ドレイン端子は、出力端子ＶｏｕｔＰ及びトランジスタＭ３１のドレイン端子に接続される。ゲート端子は、入力端子ＶｉｎＭに接続される。

電圧発生回路Ｇｅｎ１（第３の電圧発生回路）は、電流源Ｉｂ３１と、トランジスタＭ３３，Ｍ３５と、を備える。

電流源Ｉｂ３１（第４の電流源）は、一端をトランジスタＭ３３のドレイン端子に接続され、トランジスタＭ３３に所定の電流Ｉｂ３１を供給する。

トランジスタＭ３３（第１２のトランジスタ）は、ＮＭＯＳであり、ソース端子（第１端子）と、ドレイン端子（第２端子）と、ゲート端子（制御端子）と、を備える。ソース端子は、トランジスタＭ３１のソース端子及びトランジスタＭ３５のドレイン端子に接続される。ドレイン端子は、電流源Ｉｂ３１及びトランジスタＭ３５のゲート端子に接続される。ゲート端子は、入力端子ＶｉｎＰ及び後述するトランジスタＭ３４のゲート端子に接続される。入力端子ＶｉｎＰは、増幅器Ａ３の正入力端子である。したがって、トランジスタＭ３３は、ゲート端子に信号電圧Ｖｓｉｇｎａｌを印加される。

トランジスタＭ３５（第１３のトランジスタ）は、ＮＭＯＳであり、ソース端子（第１端子）と、ドレイン端子（第２端子）と、ゲート端子（制御端子）と、を備える。ソース端子は、接地される。ドレイン端子は、トランジスタＭ３１，Ｍ３３のソース端子に接続される。ゲート端子は、電流源Ｉｂ３１及びトランジスタＭ３３のドレイン端子に接続される。

電圧発生回路Ｇｅｎ２（第４の電圧発生回路）は、電流源Ｉｂ３２と、トランジスタＭ３４，Ｍ３６と、を備える。

電流源Ｉｂ３２（第５の電流源）は、一端をトランジスタＭ３４のドレイン端子に接続され、トランジスタＭ３４に所定の電流Ｉｂ３２を供給する。

トランジスタＭ３４（第１４のトランジスタ）は、ＰＭＯＳであり、ソース端子（第１端子）と、ドレイン端子（第２端子）と、ゲート端子（制御端子）と、を備える。ソース端子は、トランジスタＭ３２のソース端子及びトランジスタＭ３６のドレイン端子に接続される。ドレイン端子は、電流源Ｉｂ３２及びトランジスタＭ３６のゲート端子に接続される。ゲート端子は、入力端子ＶｉｎＰ及びトランジスタＭ３３のゲート端子に接続される。したがって、トランジスタＭ３４は、ゲート端子に信号電圧Ｖｓｉｇｎａｌを印加される。

トランジスタＭ３６（第１５のトランジスタ）は、ＰＭＯＳであり、ソース端子（第１端子）と、ドレイン端子（第２端子）と、ゲート端子（制御端子）と、を備える。ソース端子は、電源に接続される。ドレイン端子は、トランジスタＭ３２，Ｍ３４のソース端子に接続される。ゲート端子は、電流源Ｉｂ３２及びトランジスタＭ３４のドレイン端子に接続される。

上述の通り、電圧発生回路Ｇｅｎ１は、インバータ回路ＩｎｖのトランジスタＭ３１に流れる電流にかかわらず、電流源Ｉｂ３１の電流Ｉｂ３１がトランジスタＭ３３に流れるように帰還がかかる。また、電圧発生回路Ｇｅｎ２は、インバータ回路ＩｎｖのトランジスタＭ３２に流れる電流にかかわらず、電流源Ｉｂ３２の電流Ｉｂ３２がトランジスタＭ３４に流れるように帰還がかかる。

このため、インバータ回路Ｉｎｖの入力端子ＶｉｎＭ（増幅器Ａ３の負入力端子）に、増幅器の正入力端子ＶｉｎＰに印加される信号電圧Ｖｓｉｇｎａｌと同じ電圧が印加された場合、トランジスタＭ３１には、トランジスタＭ３３とトランジスタＭ３１とのサイズ比倍された電流Ｉｂ３が流れ、トランジスタＭ３２には、トランジスタＭ３４とトランジスタＭ３２とのサイズ比倍された電流Ｉｂ３が流れる。

増幅器Ａ３の出力電圧は、抵抗Ｒ６を介して負入力端子に帰還されるため、負入力端子ＶｉｎＭの電圧は、正入力端子ＶｉｎＰに印加される信号電圧Ｖｓｉｇｎａｌに追従する。これにより、増幅器Ａ３は、非反転増幅回路として動作する。インバータ回路Ｉｎｖのバイアス電流は、電流Ｉｂ３１の、トランジスタＭ３３とトランジスタＭ３１とのサイズ比倍の電流となる。

増幅器Ａ３の負入力端子ＶｉｎＭに印加される電圧が信号電圧Ｖｓｉｇｎａｌより高い場合、トランジスタＭ３１に流れる電流は、上記のバイアス電流より大きくなり、トランジスタＭ３２に流れる電流は、上記のバイアス電流より小さくなる。結果として、トランジスタＭ３１に流れる電流とトランジスタＭ３２に流れる電流の差分が、増幅器Ａ３の出力端子ＶｏｕｔＰから出力され、増幅器Ａ３の出力電圧が低下する。

また、増幅器Ａ３の負入力端子ＶｉｎＭに印加される電圧が信号電圧Ｖｓｉｇｎａｌより非常に高い場合、トランジスタＭ３２はオフし、トランジスタＭ３３，Ｍ３４，Ｍ３６には、電流Ｉｂ３が流れる。そして、負入力端子ＶｉｎＭに印加された電圧に応じた大電流は、トランジスタＭ３１，Ｍ３５にのみ流れる。

一方、増幅器Ａ３の負入力端子ＶｉｎＭに印加される電圧が信号電圧Ｖｓｉｇｎａｌより低い場合、トランジスタＭ３１に流れる電流は、上記のバイアス電流より小さくなり、トランジスタＭ３２に流れる電流は、上記のバイアス電流より大きくなる。結果として、トランジスタＭ３１に流れる電流とトランジスタＭ３２に流れる電流の差分が、増幅器Ａ３の出力端子ＶｏｕｔＰから出力され、増幅器Ａ３の出力電圧が上昇する。

また、増幅器Ａ３の負入力端子ＶｉｎＭに印加される電圧が信号電圧Ｖｓｉｇｎａｌより非常に低い場合、トランジスタＭ３１はオフし、トランジスタＭ３３，Ｍ３４，Ｍ３５には、電流Ｉｂ３が流れる。そして、負入力端子ＶｉｎＭに印加された電圧に応じた大電流は、トランジスタＭ３２，Ｍ３６にのみ流れる。

以上説明したように、増幅器Ａ３は、負入力端子ＶｉｎＭの電圧が、正入力端子ＶｉｎＰの電圧と等しくなるため、インバータ回路Ｉｎｖのバイアス電流を設定することができる。また、増幅器Ａ３は、インバータ回路Ｉｎｖのバイアス電流を、電流Ｉｂ３１，Ｉｂ３２、トランジスタＭ３１，Ｍ３３のサイズ比、及びトランジスタＭ３２，Ｍ３４のサイズ比、を調整することにより設定することができる。さらに、増幅器Ａ３は、大電流を出力する場合に、大電流の経路がトランジスタＭ３１，Ｍ３５又はトランジスタＭ３２，Ｍ３６に限定されるため、消費電力を低減することができる。このため、効率のよいＡＢ級増幅回路を実現することができる。またさらに、増幅器Ａ３がインバータ回路Ｉｎｖによって構成されるため、増幅動作を高速化することができる。

なお、以上の説明において、増幅器Ａ３は、図５４と同様の構成であったが、図５５から図５９のいずれの構成であってもよい。

（第３３実施形態）
次に、第３３実施形態に係る放射線検出装置について、図６１〜図６６を参照して説明する。図６１は、本実施形態に係る放射線検出装置を示す概略図である。図６１に示すように、放射線検出装置は、光子検出器と、フィルタ回路と、を備える。

光子検出器は、入射した放射線光子のエネルギーに比例した電荷量を、パルス性の信号電流Ｉｓｉｇｎａｌとして出力する。図６１に示すように、光子検出器は、シンチレータと、光電子増倍器と、を備える。

シンチレータは、入射した放射線光子のエネルギーに応じたシンチレーション光を発生させる。シンチレータは、シンチレーション光の減衰時間に起因した低域通過特性を有する。以下では、シンチレータの時定数をτ１とし、低域通過特性を１／（１＋ｓτ１）とする。

光電子増倍器（ＳｉＰＭ）は、シンチレータが発生させたシンチレーション光のエネルギーに応じた電荷量を、パルス性の信号電流Ｉｓｉｇｎａｌとして出力する。一般に、光電子増倍器は、低域通過特性を有する。以下では、光電子増倍器の時定数をτ２とし、低域通過特性を１／（１＋ｓτ２）とする。

フィルタ回路は、光子検出器から入力された信号電流Ｉｓｉｇｎａｌの波形を整形して出力する。フィルタ回路は、第１実施形態から第３２実施形態に係る波形整形フィルタを少なくとも１つ備える。フィルタ回路は、同一の構成の波形整形フィルタを複数備えてもよいし、異なる構成の波形整形フィルタを複数備えてもよい。

また、フィルタ回路が第３１実施形態や第３２実施形態に係る波形整形フィルタを備える場合、フィルタ回路は、信号電流Ｉｓｉｇｎａｌを、信号電圧Ｖｓｉｇｎａｌに変換する電流電圧変換回路を備えてもよい。

さらに、フィルタ回路は、光子検出器の各構成が有する時定数と等しい時定数を有する波形整形フィルタを備えるのが好ましい。

例えば、図６１の放射線検出装置のように、光子検出器が、時定数τ１のシンチレータと、時定数τ２の光電子増倍器と、を備える場合、フィルタ回路は、時定数τ１を有する１段目の波形整形フィルタと、時定数τ２を有する２段目の波形整形フィルタと、を備えるのが好ましい。このとき、１段目の波形整形フィルタの強調特性は１＋ｓτ１となり、２段目の波形整形フィルタの強調特性は１＋ｓτ２となる。

このような構成により、信号電流Ｉｓｉｇｎａｌが有する低域通過特性を、フィルタ回路の各波形整形フィルタが有する高域強調特性によって相殺し、低域通過特性によって鈍った（パルス幅が拡大した）信号電流Ｉｓｉｇｎａｌの鈍りを除去し、パルス幅を狭めることができる。

ここで、図６２は、このような構成のフィルタ回路を備える放射線検出装置のシミュレーション結果を示す図である。図６２に示すように、光子検出器の出力電圧は、放射線光子のパルスに対して２次の低域通過特性を付与した波形となっている。これに対して、２段目の波形整形フィルタの出力電圧は、信号電圧Ｖｓｉｇｎａｌの低域通過特性が除去され、元の放射線光子のパルスに比例した波形となっていることがわかる。

なお、１段目の波形整形フィルタの時定数をτ２とし、２段目の波形整形フィルタの時定数をτ１としても同様の効果を得られる。また、フィルタ回路は、信号電流Ｉｓｉｇｎａｌが有する低域通過特性の次数に応じた段数だけ波形整形フィルタを備えればよい。例えば、信号電流Ｉｓｉｇｎａｌが１次の低域通過特性を有する場合、フィルタ回路は波形整形フィルタを１段だけ備えればよい。

（第１実施例）
図６３は、本実施形態に係るフィルタ回路の第１実施例を示す図である。図６３に示すように、このフィルタ回路は、波形整形フィルタＷＳＦ１，ＷＳＦ２と、比較器Ｃｏｍｐと、を備える。

波形整形フィルタＷＳＦ１は、図３及び図４の波形整形フィルタを組み合わせた１段目の波形整形フィルタであり、トランジスタＭ１と、抵抗Ｒ１と、容量Ｃ１と、増幅器Ａ１と、電流源Ｉｄｃ１と、抵抗Ｒ１ａと、を備える。波形整形フィルタＷＳＦ１の時定数は、Ｃ１（Ｒ１＋Ｒ１ａ）である。

波形整形フィルタＷＳＦ１は、光子検出器（電流源Ｉｓｉｇｎａｌ）から信号電流Ｉｓｉｇｎａｌが入力されると、トランジスタＭ１のドレイン端子から、Ｉｓｉｇｎａｌ×｛１＋ｓＣ１（Ｒ１＋Ｒ１ａ）｝の電流を出力する。

波形整形フィルタＷＳＦ２は、図５３の波形整形フィルタを変形した２段目の波形整形フィルタであり、トランジスタＭ４と、抵抗Ｒ３と、容量Ｃ３と、を備える。以上の構成は、図５３と同様である。波形整形フィルタＷＳＦ２は、電流源Ｉｄｃ３と、容量Ｃ３１と、抵抗Ｒ７と、を更に備える。

電流源Ｉｄｃ３は、トランジスタＭ４のゲート端子（電圧電流変換回路Ｇｍの負入力端子）と、容量Ｃ３の一端と、抵抗Ｒ３の他端と、抵抗Ｒ７の一端と、に接続される。電流源Ｉｄｃ３は、トランジスタＭ４、抵抗Ｒ３，Ｒ７に所定の電流Ｉｄｃ３を供給する。これにより、入力信号が到来しないとき、すなわち、光子検出器により放射線光子が検出されていないときであっても、トランジスタＭ４をオンすることができる。

容量Ｃ３１は、一端及び他端を備える。容量Ｃ３１の一端は、容量Ｃ３の他端と、比較器Ｃｏｍｐの負入力端子と、抵抗Ｒ７の他端と、に接続される。容量Ｃ３１の他端は、接地される。波形整形フィルタＷＳＦ２の時定数は、容量Ｃ３及び容量Ｃ３１を直列接続した合成容量に依存し、Ｒ３×Ｃ３×Ｃ３１／（Ｃ３＋Ｃ３１）となる。

抵抗Ｒ７は、一端及び他端を備える。抵抗Ｒ７の一端は、トランジスタＭ４のゲート端子と、抵抗Ｒ３の他端と、容量Ｃ３の一端と、電流源Ｉｄｃ３と、に接続される。抵抗Ｒ７の他端は、容量Ｃ３の他端と、容量Ｃ３１の一端と、比較器Ｃｏｍｐの負入力端子と、に接続される。

比較器Ｃｏｍｐは、負入力端子と、正入力端子と、出力端子と、を備える。負入力端子は、容量Ｃ３の他端と、容量Ｃ３１の一端と、抵抗Ｒ７の他端と、に接続される。正入力端子は、トランジスタＭ１，Ｍ４のドレイン端子と、抵抗Ｒ３の一端と、に接続される。

比較器Ｃｏｍｐは、負入力端子に印加された参照電圧と、正入力端子に印加された波形整形フィルタＷＳＦ２の出力電圧（入力端子電圧Ｖ１）と、を比較し、２値の信号を出力する。ここでは、比較器Ｃｏｍｐは１又は０を出力するものとする。比較器Ｃｏｍｐは、波形整形フィルタＷＳＦ２の出力電圧が参照電圧より低い場合、すなわち、入力信号が到来した場合、１を出力し、それ以外の場合、０を出力する。すなわち、図６３のフィルタ回路は、信号電流Ｉｓｉｇｎａｌの波形を整形するとともに、入力信号の到来を検出することができる。

上述の通り、信号電流Ｉｓｉｇｎａｌの波形を整形することにより、入力信号のパルス幅を狭めることができる。これにより、図６２に示すように、信号電流Ｉｓｉｇｎａｌにおいてパイルアップした入力信号を、それぞれ分離することができる。このため、フィルタ回路は、個々の入力信号の到来を精度よく検出することができる。

また、比較器Ｃｏｍｐの負入力端子に印加される参照電圧は、容量Ｃ３及び容量Ｃ３１の分圧点の電圧であるため、交流成分が低減される。これにより、参照電圧の揺らぎを抑制することができる。参照電圧の直流成分は、抵抗Ｒ７により設定される。

比較器Ｃｏｍｐの正入力端子に入力される波形整形フィルタＷＳＦ２の出力電圧は、トランジスタＭ４のゲート電圧を、Ｒ３×Ｉｄｃ３だけレベルシフトした電圧となる。したがって、Ｉｄｃ３を調整することにより、入力信号の到来を検出する（１を出力する）閾値を容易に設定することができる。したがって、トランジスタＭ４の閾値電圧の変動や比較器Ｃｏｍｐの入力オフセットがある場合でも、入力信号の到来を精度よく検出することができる。

なお、本実施例では、比較器Ｃｏｍｐによって入力信号の到来を検出したが、フィルタ回路は、比較器Ｃｏｍｐを備えず、波形整形フィルタＷＳＦ２の出力電圧（トランジスタＭ４のドレイン電圧）を出力してもよい。これにより、入力電流Ｉｓｉｇｎａｌを、パルス幅の狭い信号に整形することができる。また、フィルタ回路Ｉｄｃ３は、電流源Ｉｄｃ３、抵抗Ｒ７、及び容量Ｃ３１を備えない構成も可能である。

（第２実施例）
図６４は、本実施形態に係るフィルタ回路の第２実施例を示す図である。図６４に示すように、フィルタ回路は、波形整形フィルタＷＳＦ１，ＷＳＦ２と、ＡＤ変換器ＡＤＣと、を備える。

波形整形フィルタＷＳＦ１は、図６３の波形整形フィルタＷＳＦ１と同様の構成を有する１段目の波形整形フィルタである。

波形整形フィルタＷＳＦ２は、図７の波形整形フィルタと同様の構成を有する２段目の波形整形フィルタであり、トランジスタＭ２，Ｍ３と、抵抗Ｒ２と、容量Ｃ２と、電流源Ｉｄｃ２と、増幅器Ａ２と、を備える。波形整形フィルタＷＳＦ２の時定数は、Ｃ２×Ｒ２である。

ＡＤ変換器ＡＤＣは、抵抗Ｒｖと、トランジスタＭ５と、増幅器Ａ４と、抵抗Ｒｒｅｆ１〜Ｒｒｅｆ７と、比較器Ｃｏｍｐ１〜Ｃｏｍｐ７と、電流源Ｉｒｅｆと、を備える。

抵抗Ｒｖは、一端及び他端を備える。抵抗Ｒｖの一端は、トランジスタＭ３のドレイン端子と、抵抗Ｒｒｅｆ１の一端と、増幅器Ａ４の入力端子と、に接続される。抵抗Ｒｖの他端は、トランジスタＭ５のドレイン端子及び比較器Ｃｏｍｐ１〜Ｃｏｍｐ７の各正入力端子に接続される。

波形整形フィルタＷＳＦ２の出力電流、すなわち、トランジスタＭ３に流れる電流は、抵抗Ｒｖにより電圧Ｖｏｕｔに変換され、比較器Ｃｏｍｐ１〜Ｃｏｍｐ７の各正入力端子に印加される。

トランジスタＭ５は、ＮＭＯＳであり、ソース端子と、ドレイン端子と、ゲート端子と、を備える。ソース端子は、接地される。ドレイン端子は、抵抗Ｒｖの他端及び比較器Ｃｏｍｐ１〜Ｃｏｍｐ７の各正入力端子に接続される。ゲート端子は、増幅器Ａ４の出力端子に接続される。

増幅器Ａ４は、非反転増幅器であり、正入力端子と、負入力端子と、出力端子と、を備える。正入力端子は、トランジスタＭ３のドレイン端子と、抵抗Ｒｖ，Ｒｒｅｆ１の一端と、に接続される。負入力端子は、接地される（図示省略）。出力端子は、トランジスタＭ５のゲート端子に接続される。増幅器Ａ４の入力は仮想接地点となっており、この仮想接地点の電圧に基づいて、比較器Ｃｏｍｐ１〜Ｃｏｍｐ７の各参照電圧Ｖｒｅｆ１〜Ｖｒｅｆ７が生成される。

抵抗Ｒｒｅｆ１〜Ｒｒｅｆ７は、それぞれ一端及び他端を備える。抵抗Ｒｒｅｆ１の一端は、トランジスタＭ３のドレイン端子と、抵抗Ｒｖの一端と、増幅器Ａ４の正入力端子と、に接続される。抵抗Ｒｒｅｆ１の他端は、抵抗Ｒｒｅｆ２の一端と、比較器Ｃｏｍｐ１の負入力端子に接続される。抵抗Ｒｒｅｆ７の一端は、抵抗Ｒｒｅｆ６の他端及び比較器Ｃｏｍｐ６の負入力端子に接続される。抵抗Ｒｒｅｆ７の他端は、比較器Ｃｏｍｐ７の負入力端子及び電流源Ｉｒｅｆに接続される。

抵抗Ｒｒｅｆ２〜Ｒｒｅｆ６は、抵抗Ｒｒｅｆ１とＲｒｅｆ７との間に直列に接続される。抵抗Ｒｒｅｆ２〜Ｒｒｅｆ６の一端は、抵抗Ｒｒｅｆ１〜Ｒｒｅｆ５の他端及び比較器Ｃｏｍｐ１〜Ｃｏｍｐ５の負入力端子にそれぞれ接続される。抵抗Ｒｒｅｆ２〜Ｒｒｅｆ６の他端は、抵抗Ｒｒｅｆ３〜Ｒｒｅｆ７の一端及び比較器Ｃｏｍｐ２〜Ｃｏｍｐ６の負入力端子にそれぞれ接続される。

電流源Ｉｒｅｆは、直流電流源であり、抵抗Ｒｒｅｆ７の他端及び比較器Ｃｏｍｐ７の負入力端子に接続される。これにより、比較器ＣｏｍｐＮ（Ｎ＝１〜７）の参照電圧ＶｒｅｆＮは、増幅器Ａ４の仮想接地点の電圧より、Ｉｒｅｆ×（Ｒｒｅｆ１＋・・・＋ＲｒｅｆＮ）だけ低い電圧となる。

このように、増幅器Ａ４の仮想接地点の電圧に基づいて比較器ＣｏｍｐＮの参照電圧ＶｒｅｆＮを生成できるため、素子のばらつきにより仮想接地点の電圧がばらついた場合であっても、比較器ＣｏｍｐＮに適切な参照電圧ＶｒｅｆＮを印加することができる。

比較器ＣｏｍｐＮ（Ｎ＝１〜７）は、それぞれ負入力端子と、正入力端子と、出力端子と、を備える。比較器ＣｏｍｐＮの正入力端子は、抵抗Ｒｖの他端と、トランジスタＭ５のドレイン端子と、にそれぞれ接続される。比較器Ｃｏｍｐ１〜Ｃｏｍｐ６の負入力端子は、抵抗Ｒｒｅｆ１〜Ｒｒｅｆ６の他端と、抵抗Ｒｒｅｆ２〜Ｒｒｅｆ７の一端と、にそれぞれ接続される。比較器Ｃｏｍｐ７の負入力端子は、抵抗Ｒｒｅｆ７の他端と、電流源Ｉｒｅｆと、に接続される。

比較器ＣｏｍｐＮは、正入力端子に印加される出力電圧Ｖｏｕｔと、負入力端子に印加される参照電圧ＶｒｅｆＮ（閾値）と、をそれぞれ比較し、２値のデジタル信号ＤＮを出力する。ここでは、比較器ＣｏｍｐＮは１又は０を出力するものとする。

比較器ＣｏｍｐＮは、出力電圧Ｖｏｕｔが参照電圧ＶｒｅｆＮより低い場合、１を出力し、それ以外の場合、０を出力する。すなわち、ＡＤ変換器ＡＤＣは、出力電圧Ｖｏｕｔの波高に応じたデジタル信号を出力する。本実施例のように、比較器ＣｏｍｐＮを７つ備える場合、ＡＤ変換器ＡＤＣは、入力信号の波高を７階調にＡＤ変換することができる。

以上説明した通り、図６４のフィルタ回路は、信号電流Ｉｓｉｇｎａｌの波形を整形するとともに、信号電流Ｉｓｉｇｎａｌの波高をＡＤ変換し、波高に応じたデジタル信号を出力することができる。

なお、図６４において、ＡＤ変換器ＡＤＣは、７個の比較器ＣｏｍｐＮを備えるが、Ｎは任意に選択可能である。Ｎ＝１の場合、すなわち、ＡＤ変換器ＡＤＣが比較器ＣｏｍｐＮを１つだけ備える場合、図６３のフィルタ回路と同様に、フィルタ回路は、入力信号の到来を検出することができる。Ｎ≧２の場合、フィルタ回路は、信号電流Ｉｓｉｇｎａｌの波高をＮ階調にＡＤ変換することができる。

（第３実施例）
図６５は、本実施形態に係るフィルタ回路の第３実施例を示す図である。図６５に示すように、ＡＤ変換器ＡＤＣは、カウンタＣｎｔ１〜Ｃｎｔ７を更に備える。他の構成は図６４と同様である。

カウンタＣｎｔＮ（Ｎ＝１〜７）は、比較器ＣｏｍｐＮの出力端子にそれぞれ接続され、比較器ＣｏｍｐＮの出力結果をカウントする。カウンタＣｎｔＮは、例えば、比較器ＣｏｍｐＮが１を出力した回数、すなわち、参照電圧ＶｒｅｆＮより低い出力電圧Ｖｏｕｔが比較器ＣｏｍｐＮに入力された回数をカウントする。そして、カウンタＣｎｔＮは、カウント値ＣｎｔＮに応じたデジタル信号ＤＮを、所定の時間間隔で出力する。

このような構成により、フィルタ回路の後段の回路は、カウント値ＣｎｔＮと、カウント値Ｃｎｔ（Ｎ−１）と、の差を計算することにより、波高が参照電圧ＶｒｅｆＮと参照電圧Ｖｒｅｆ（Ｎ−１）との間の入力信号の数を求め、入力信号のヒストグラムを作成することができる。

（第４実施例）
図６６は、本実施形態に係るフィルタ回路の第４実施例を示す図である。図６６に示すように、ＡＤ変換器ＡＤＣは、オフ期間発生回路ＯＦＦを更に備える。他の構成は図６５と同様である。

オフ期間発生回路ＯＦＦは、フィルタ回路が入力信号の到来を検出した後、所定のオフ期間の間、波高の観測（ＡＤ変換）を停止させる。理由は、以下の通りである。

上述の通り、信号電流Ｉｓｉｇｎａｌにおいて入力信号がパイルアップしている場合、パイルアップした入力信号は、波形整形フィルタＷＳＦ１，ＷＳＦ２によって分離される。しかしながら、分離された入力信号（例えば、図６２の２番目及び３番目の入力信号）の波高には、パイルアップの影響により誤差が生じる恐れがある。

そこで、本実施例では、入力信号が検出された後、オフ期間発生回路ＯＦＦによって、カウンタＣｎｔ２〜Ｃｎｔ７によるカウントを停止させる。これにより、波高の検出誤差を抑制することができる。オフ期間は任意に設定可能である。

オフ期間発生回路ＯＦＦは、例えば、図６６に示すように、オフ信号発生器ｏｆｆと、アンド回路と、を備える。

オフ信号発生器ｏｆｆは、比較器Ｃｏｍｐ１の出力信号が入力され、当該出力信号に応じた２値の信号を出力する。具体的には、オフ信号発生器ｏｆｆは、比較器Ｃｏｍｐ１から１が入力された後、オフ期間の間、０（オフ信号）を出力し、それ以外の期間は、１（オン信号）を出力する。

アンド回路は、比較器Ｃｏｍｐ２〜Ｃｏｍｐ７と、カウンタＣｎｔ２〜Ｃｎｔ７と、の間にそれぞれ設けられる。各アンド回路は、比較器ＣｏｍｐＮの出力信号及びオフ信号発生器ｏｆｆの出力信号が入力される。アンド回路は、比較器ＣｏｍｐＮから１が入力され、かつ、オフ信号発生器ｏｆｆから１が入力された場合、１を出力し、それ以外の場合０を出力する。各アンド回路の出力信号は、カウンタＣｏｎｔＮ（Ｎ＝２〜７）に入力される。カウンタＣｎｔＮ（Ｎ＝２〜７）は、アンド回路から１が入力された回数をカウントする。

次に、オフ期間発生回路ＯＦＦの動作について説明する。このフィルタ回路に入力信号が到来していない場合、オフ信号発生器ｏｆｆは１（オン信号）を出力し、比較器Ｃｏｍｐ１〜Ｃｏｍｐ７は、０を出力する。このため、カウンタＣｎｔ１〜Ｃｎｔ７は、カウントしない。

フィルタ回路に入力信号が到来すると、比較器ＣｏｍｐＮ（Ｎ＝１〜７）が、出力電圧Ｖｏｕｔと参照電圧ＶｒｅｆＮとの比較結果に応じて１又は０を出力する。この時点で、オフ信号発生器ｏｆｆは１を出力しているため、比較結果がカウンタＣｎｔＮによりカウントされる。

その後、比較器Ｃｏｍｐ１から１が入力されたことにより、オフ信号発生器ｏｆｆの出力信号が０（オフ信号）となる。オフ信号発生器ｏｆｆは、オフ期間の間、０を出力し続ける。このため、オフ期間の間、アンド回路の出力が０となり、カウンタＣｎｔ２〜Ｃｎｔ７によるカウントが停止する。

オフ期間の経過後、オフ信号発生器ｏｆｆの出力信号は１（オン信号）となる。以降、次の入力信号が到来するまで、オフ信号発生器ｏｆｆは１を出力し続ける。

以上のような構成により、オフ期間の間にパイルアップした入力信号が到来しても、波高が検出されない。したがって、パイルアップした入力信号の波高の検出誤差を抑制することができる。

なお、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素を適宜組み合わせることによって種々の発明を形成できる。また例えば、各実施形態に示される全構成要素からいくつかの構成要素を削除した構成も考えられる。さらに、異なる実施形態に記載した構成要素を適宜組み合わせてもよい。

Ｍ：トランジスタ、Ｃ：容量、Ｉｄｃ：電流源、Ｒ：抵抗、Ａ：増幅器、Ｇｍ：電圧電流変換器、ＬＰＦ：低域通過フィルタ、Ｉｎｖ：インバータ、Ｇｅｎ：電圧発生回路、Ｃｏｍｐ：比較器、ＷＳＦ：波形整形フィルタ、ＡＤＣ：ＡＤコンバータ、Ｃｎｔ：カウンタ、ＯＦＦ：オフ期間発生回路、ｏｆｆ：オフ信号発生器、Ｚ：低入力インピーダンス回路、ＶＢ：電圧バッファ、ＩＢ：電流バッファ

Claims

信号電流が入力される一端と、他端と、を備える第１の抵抗と、
前記第１の抵抗の前記他端に接続された第１端子と、第２端子と、制御端子と、を備える第１のトランジスタと、
前記第１の抵抗の前記他端に接続された一端と、他端と、を備える第１の容量と、
前記第１の抵抗の前記一端に接続された入力端子と、前記第１のトランジスタの前記制御端子に接続された出力端子と、を備える第１の増幅器と、
を備える波形整形フィルタ。
前記第１の増幅器は、反転増幅器である
請求項１に記載の波形整形フィルタ。
第１端子と、第２端子と、前記第１のトランジスタの前記制御端子に接続された制御端子と、を備える第２のトランジスタを更に備え、
前記第１の増幅器は、非反転増幅器である
請求項１に記載の波形整形フィルタ。
前記第１の増幅器は、電流入力型の増幅器である
請求項１乃至請求項３のいずれか１項に記載の波形整形フィルタ。
前記第１のトランジスタの前記第１端子に接続された第１の電流源を更に備える
請求項１乃至請求項４のいずれか１項に記載の波形整形フィルタ。
前記第１の容量の前記他端に接続された第２の抵抗を更に備える
請求項１乃至請求項５のいずれか１項に記載の波形整形フィルタ。
前記信号電流が有する低域通過特性の１つ又は複数の時定数のうち、いずれか１つの時定数と等しい時定数を有する
請求項１乃至請求項６のいずれか１項に記載の波形整形フィルタ。
前記第１の抵抗の抵抗値と前記第１の容量の容量値との積は、前記信号電流の低域通過特性の１つ又は複数の時定数のうち、いずれか１つの時定数と等しい
請求項１乃至請求項７のいずれか１項に記載の波形整形フィルタ。
前記第１の容量の前記他端に接続された入力端子と、前記第１の容量の前記一端に接続された出力端子と、を備える第１のカレントミラー回路を更に備え、
前記第１のカレントミラー回路は、前記第１の容量に流れる電流の極性を反転して出力する
請求項１乃至請求項８のいずれか１項に記載の波形整形フィルタ。
前記第２のトランジスタの前記第１端子及び前記第１の容量の前記他端に接続された入力端子を備える低入力インピーダンス回路を更に備える
請求項３乃至請求項９のいずれか１項に記載の波形整形フィルタ。
前記第１のトランジスタの前記第２端子に接続された入力端子と、前記第１の容量の前記他端に接続された出力端子と、を備える第２のカレントミラー回路と、
前記第２のカレントミラー回路の前記出力端子に接続された入力端子を備える低入力インピーダンス回路と、
を更に備え、
前記第２のカレントミラー回路は、前記第１のトランジスタに流れる電流の極性を反転させて出力する
請求項１乃至請求項９のいずれか１項に記載の波形整形フィルタ。
信号電流が入力される入力端子と、
前記入力端子に接続された出力端子と、負入力端子と、を備える電圧電流変換器と、
前記入力端子と前記負入力端子との間に接続された低域通過フィルタと、
を備える波形整形フィルタ。
前記低域通過フィルタは、
前記入力端子に接続された一端と、他端と、を備える第３の抵抗と、
前記第３の抵抗の他端及び前記負入力端子に接続された一端と、他端と、を備える第２の容量と、
を備える請求項９に記載の波形整形フィルタ。
前記電圧電流変換器は、電源に接続された第１端子と、前記入力端子及び前記低域通過フィルタの一端に接続された第２端子と、前記低域通過フィルタの他端に接続された制御端子と、を有する第３のトランジスタを備える
請求項９又は請求項１０に記載の波形整形フィルタ。
信号電圧が入力される一端と、他端と、を備える第４の抵抗と、
前記第４の抵抗の前記一端に接続された一端と、前記第４の抵抗の前記他端に接続された他端と、を備える第３の容量と、
前記第４の抵抗の前記他端に接続された負入力端子と、所定の電圧を印加された正入力端子と、出力端子と、第１のインバータ回路と、第１の電圧発生回路と、第２の電圧発生回路と、を備える第２の増幅器と、
前記負入力端子に接続された一端と、前記出力端子に接続された他端と、を備える第５の抵抗と、
を備え、
前記第１のインバータ回路は、
第１端子と、前記出力端子に接続された第２端子と、前記負入力端子に接続された制御端子と、を備える第４のトランジスタと、
第１端子と、前記出力端子に接続された第２端子と、前記負入力端子に接続された制御端子と、を備える第５のトランジスタと、
を備え、
前記第１の電圧発生回路は、
所定の電流を供給する第２の電流源と、
前記第４のトランジスタの前記第１端子に接続された第１端子と、前記第２の電流源に接続された第２端子と、前記正入力端子に接続された制御端子と、を備える第６のトランジスタと、
第１端子と、前記第６のトランジスタの前記第１端子に接続された第２端子と、前記第６のトランジスタの前記第２端子に接続された制御端子と、を備える第７のトランジスタと、
を備え、
前記第２の電圧発生回路は、
所定の電流を供給する第３の電流源と、
前記第５のトランジスタの前記第１端子に接続された第１端子と、前記第３の電流源に接続された第２端子と、前記正入力端子に接続された制御端子と、を備える第８のトランジスタと、
第１端子と、前記第８のトランジスタの前記第１端子に接続された第２端子と、前記第８のトランジスタの前記第２端子に接続された制御端子と、を備える第９のトランジスタと、
を備える波形整形フィルタ。
負入力端子と、信号電圧が入力される正入力端子と、出力端子と、第２のインバータ回路と、第３の電圧発生回路と、第４の電圧発生回路と、を備える第３の増幅器と、
前記負入力端子に接続された一端と、前記出力端子に接続された他端と、を備える第６の抵抗と、
前記負入力端子に接続された一端と、他端と、を備える第４の容量と、
を備え、
前記第２のインバータ回路は、
第１端子と、前記出力端子に接続された第２端子と、前記負入力端子に接続された制御端子と、を備える第１０のトランジスタと、
第１端子と、前記出力端子に接続された第２端子と、前記負入力端子に接続された制御端子と、を備える第１１のトランジスタと、
を備え、
前記第３の電圧発生回路は、
所定の電流を供給する第４の電流源と、
前記第１０のトランジスタの前記第１端子に接続された第１端子と、前記第４の電流源に接続された第２端子と、前記正入力端子に接続された制御端子と、を備える第１２のトランジスタと、
第１端子と、前記第１２のトランジスタの前記第１端子に接続された第２端子と、前記第１２のトランジスタの前記第２端子に接続された制御端子と、を備える第１３のトランジスタと、
を備え、
前記第４の電圧発生回路は、
所定の電流を供給する第５の電流源と、
前記第１１のトランジスタの前記第１端子に接続された第１端子と、前記第５の電流源に接続された第２端子と、前記正入力端子に接続された制御端子と、を備える第１４のトランジスタと、
第１端子と、前記第１４のトランジスタの前記第１端子に接続された第２端子と、前記第１４のトランジスタの前記第２端子に接続された制御端子と、を備える第１５のトランジスタと、
を備える波形整形フィルタ。
第１の基準電圧線に接続された一端と、信号電流が入力される他端と、を備える第５の抵抗と、
前記第５の抵抗の前記他端に接続された第１入力端子と、第２入力端子と、出力端子と、を備える第４の増幅器と、
前記第４の増幅器の前記第２入力端子に接続された第１端子と、第２端子と、前記第４の増幅器の前記出力端子に接続された制御端子と、を備える第１６のトランジスタと、
前記第１の基準電圧線に接続された一端と、前記第４の増幅器の前記第２入力端子に接続された第６の抵抗と、
一端と、前記第４の増幅器の前記第２入力端子に接続された他端と、を備える第７の容量と、
を備える波形整形フィルタ。
前記第１６のトランジスタの前記第１端子に接続された第６の電流源を更に備える
請求項１７に記載の波形整形フィルタ。
前記第７の容量の他端と、前記第４の増幅器の前記第２入力端子と、の間に接続された第７の抵抗を更に備える
請求項１７又は請求項１８に記載の波形整形フィルタ。
前記第１の基準電圧線と、前記第５の抵抗の前記他端と、の間に接続された第８の容量を更に備える
請求項１７乃至請求項１９のいずれか１項に記載の波形整形フィルタ。
前記第７の容量の前記一端に接続された入力端子と、前記第７の容量の前記他端に接続された出力端子と、を備える第３のカレントミラー回路を更に備え、
前記第３のカレントミラー回路は、前記第１の容量に流れる電流の極性を反転して出力する
請求項１７乃至請求項２０のいずれか１項に記載の波形整形フィルタ。
前記第１６のトランジスタの前記第２端子に接続された入力端子と、前記第７の容量の前記一端に接続された出力端子と、を備える第４のカレントミラー回路と、
前記第４のカレントミラー回路の前記出力端子に接続された入力端子を備える低入力インピーダンス回路と、
を更に備え、
前記第４のカレントミラー回路は、前記第１６のトランジスタに流れる電流の極性を反転させて出力する
請求項１７乃至請求項２０のいずれか１項に記載の波形整形フィルタ。
前記第６の抵抗の前記他端と、前記第１６のトランジスタの前記第１端子と、の間に接続された第８の抵抗と、
前記第６の抵抗の前記他端に接続された入力端子と、出力端子と、を備える電圧バッファと、
前記第１６のトランジスタの前記第１端子に接続された一端と、前記電圧バッファの前記出力端子に接続された他端と、を備える第９の容量と、
を更に備える
請求項１７乃至請求項２２のいずれか１項に記載の波形整形フィルタ。
前記第６の抵抗の前記他端と、前記第４の増幅器の第２入力端子と、の間に接続された第９の抵抗と、
前記第６の抵抗の前記他端に接続された出力端子と、入力端子と、を備える電流バッファと、
前記第４の増幅器の前記第２入力端子に接続された一端と、前記電流バッファの前記入力端子に接続された他端と、を備える第１０の容量と、
を更に備える
請求項１７乃至請求項２３のいずれか１項に記載の波形整形フィルタ。
前記第１の抵抗の前記他端と、前記第１のトランジスタの前記第１端子と、の間に接続された第１０の抵抗と、
前記第１の抵抗の前記他端に接続された入力端子と、出力端子と、を備える電圧バッファと、
前記第１のトランジスタの前記第１端子に接続された一端と、前記電圧バッファの前記出力端子に接続された他端と、を備える第１１の容量と、
を更に備える
請求項１乃至請求項１１のいずれか１項に記載の波形整形フィルタ。
前記第１の抵抗の前記他端と、前記第１のトランジスタの前記第１端子と、の間に接続された第１１の抵抗と、
前記第１のトランジスタの前記第１端子に接続された出力端子と、入力端子と、を備える電流バッファと、
前記第１の抵抗の前記他端に接続された一端と、前記電流バッファの入力端子に接続された他端と、を備える第１２の容量と、
を更に備える
請求項１乃至請求項１１のいずれか１項に記載の波形整形フィルタ。
前記第１の抵抗の前記一端に接続された一端と、他端と、を備える第１２の抵抗と、
前記第１２の抵抗の前記他端に接続された入力端子と、出力端子と、を備える電圧バッファと、
前記第１の抵抗の前記一端に接続された一端と、前記電圧バッファの前記出力端子に接続された他端と、を備える第１３の容量と、
を更に備える
請求項１乃至請求項１１のいずれか１項に記載の波形整形フィルタ。
入射した放射線光子のエネルギーに応じた信号電流を出力する光子検出器と、
請求項１乃至請求項２７のいずれか１項に記載の前記波形整形フィルタを少なくとも１段備えるフィルタ回路と、
を備える放射線検出装置。
前記光子検出器は、
前記放射線光子の前記エネルギーに応じたシンチレーション光を発生させるシンチレータと、
前記シンチレーション光のエネルギーに応じた前記信号電流を出力する光電子増倍器と、を備え、
前記フィルタ回路は、
前記シンチレータの時定数と等しい時定数を有する前記波形整形フィルタと、
前記光電子増倍器の時定数と等しい時定数を有する前記波形整形フィルタと、
を備える請求項２８に記載の放射線検出装置。
前記フィルタ回路は、前記波形整形フィルタの出力をＮ（≧１）個の閾値でそれぞれ比較するＮ個の比較器を更に備える
請求項２８又は請求項２９に記載の放射線検出装置。
前記フィルタ回路は、前記比較器の出力結果をカウントするカウンタを更に備える
請求項３０に記載の放射線検出装置。
前記フィルタ回路は、入力信号を検出した後、所定のオフ期間の間、前記カウンタの一部によるカウントを停止させるオフ期間発生回路を更に備える
請求項３１に記載の放射線検出装置。