JP2016131261A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016131261A
JP2016131261A JP2016086120A JP2016086120A JP2016131261A JP 2016131261 A JP2016131261 A JP 2016131261A JP 2016086120 A JP2016086120 A JP 2016086120A JP 2016086120 A JP2016086120 A JP 2016086120A JP 2016131261 A JP2016131261 A JP 2016131261A
Authority
JP
Japan
Prior art keywords
transistor
oxide semiconductor
oxide
gate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016086120A
Other languages
English (en)
Other versions
JP6243959B2 (ja
Inventor
英智 小林
Hidetomo Kobayashi
英智 小林
雅史 藤田
Masafumi Fujita
雅史 藤田
拓郎 王丸
Takuo Oumaru
拓郎 王丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016131261A publication Critical patent/JP2016131261A/ja
Application granted granted Critical
Publication of JP6243959B2 publication Critical patent/JP6243959B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Memory System (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】オフ電流の小さなトランジスタを有する半導体装置を提供する。
【解決手段】第１のトランジスタと、第１のトランジスタ上の第２のトランジスタと、を有し、第１のトランジスタは、半導体基板に設けられたチャネル形成領域、高濃度不純物領域、低濃度不純物領域を有し、半導体基板に接する第１のゲート絶縁膜及び層間絶縁膜を有し、第１のゲート絶縁膜上に第１のゲート電極を有し、第２のトランジスタは、酸化物半導体層を有し、酸化物半導体層上にソース電極、ドレイン電極及び第２のゲート絶縁膜を有し、第２のゲート絶縁膜上に第２のゲート電極を有し、層間絶縁膜の上面は平坦であり、層間絶縁膜の上面に酸化物半導体層を有し、第１のゲート電極上に接し、第２のゲート電極と電気的に接続する電極を有する、半導体装置。
【選択図】図３

Description

本発明は、半導体装置に関する。本明細書において、半導体装置とは、半導体素子自体
または半導体素子を含むものをいい、このような半導体素子として、例えば薄膜トランジ
スタが挙げられる。従って、液晶表示装置及び記憶装置なども半導体装置に含まれるもの
である。
半導体装置にはその機能に応じて様々な装置（回路）が搭載されている。このような装
置（回路）として、情報の処理を行う中央演算処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒ
ｏｃｅｓｓｉｎｇ Ｕｎｉｔ）が挙げられる。ＣＰＵには低消費電力化が求められている
。
また、ＣＰＵには、情報の処理を行うに際して用いる記憶装置が搭載される。このよう
な記憶装置の一例として、ラッチ型メモリが挙げられる。
一方で、近年、半導体特性を示す金属酸化物（以下、酸化物半導体と呼ぶ。）が注目さ
れている。酸化物半導体は、トランジスタに適用することができる（特許文献１及び特許
文献２）。
特開２００７−１２３８６１号公報 特開２００７−０９６０５５号公報
ラッチ型メモリの記憶素子にデータを記憶させる方式としては、データを記憶素子に処
理毎に記憶する方式（以下、常時記憶方式と呼ぶ。）と、データを記憶素子に処理終了時
のみ記憶する方式（以下、終了時記憶方式と呼ぶ。）が挙げられる。
常時記憶方式では、ＣＰＵが演算処理を実行している際にも記憶素子に順次アクセスし
てデータを記憶するため、すぐに電源をオフすることができる。しかし、記憶素子に順次
アクセスするため、記憶素子への書き込みや消去による消費電力が大きい。
一方、終了時記憶方式では、ＣＰＵが演算処理を実行している際には記憶素子にアクセ
スしないため、消費電力を小さくすることができる。しかし、処理終了時にのみ記憶素子
にすべてのデータを記憶するため、電源をオフするに際して常時記憶方式よりも長い時間
を要する。
なお、このように電源をオフするに際して要する時間をオーバーヘッドと呼ぶ。なお、
常時記憶方式においてもオーバーヘッドは存在するが、非常に短い。
本発明の一態様は、ラッチ型メモリが搭載されたＣＰＵを動作させるに際して、処理内
容に応じて常時記憶方式と終了時記憶方式のいずれかを選択し、ラッチ型メモリが搭載さ
れたＣＰＵの消費電力を低減することを課題とする。
本発明の一態様は、ラッチ型メモリが搭載されたＣＰＵを動作させるに際して、電源の
オンオフの繰り返し動作が多い場合には常時記憶方式とし、電源のオンオフの繰り返し動
作が少ない場合には終了時記憶方式とするＣＰＵの動作方法である。
ここで、電源のオンオフの繰り返し動作が多い場合と少ない場合の選別は、演算処理時
におけるデータの記憶と読み出しのトータルの消費電力により行う。すなわち、常時記憶
方式においては、処理実行中に、常に記憶素子の充放電による消費電力が存在するが、オ
ーバーヘッド時間は短いため、オーバーヘッドにおける消費電力は小さい。一方で、終了
時記憶方式においては、処理実行中に記憶素子の充放電による消費電力が存在しないが、
オーバーヘッド時間が長いため、オーバーヘッドにおける消費電力が大きい。そのため、
ＣＰＵの処理内容に応じて、記憶素子の充放電による消費電力とオーバーヘッドにおける
消費電力のトータルの消費電力が小さい方式を選択する。
ところで、常時記憶方式と終了時記憶方式の選択は、半導体装置の製造者または使用者
のいずれかが行えばよい。ＣＰＵが行う処理内容が予め決定されている場合には製造者が
行えばよいし、ＣＰＵが行う処理内容が予め決定されておらずＣＰＵが搭載される半導体
装置の構成及び動作に応じて適宜変更の必要がある場合などは使用者が行えばよい。
または、常時記憶方式と終了時記憶方式の選択は、過去の電源のオンオフの繰り返し動
作に応じて、ＣＰＵが自動で行う方式としてもよい。
すなわち、本発明の一態様は、少なくとも制御回路と中央演算処理装置を有し、前記制
御回路は、少なくとも、モニター回路と、信号制御回路と、第１の記憶素子と、を有し、
前記中央演算処理装置は、少なくとも、複数の第２の記憶素子と、複数のフリップフロッ
プ回路と、を有し、前記モニター回路は、前記信号制御回路のオンまたはオフする回数を
検知し、前記信号制御回路は、前記中央演算処理装置が有する前記複数の第２の記憶素子
及び前記複数のフリップフロップ回路に入力する信号を生成し、且つ前記検知した回数が
しきい値以上である場合には前記第１の記憶素子に常時記憶方式のデータを記憶し、また
は前記検知した回数がしきい値未満である場合には前記第１の記憶素子に終了時記憶方式
のデータを記憶し、前記複数の第２の記憶素子は一定の電位に保持された配線に一方の電
極が電気的に接続された容量素子と、前記容量素子の他方の電極にソース及びドレインの
一方が電気的に接続されたトランジスタと、を有し、チャネル幅１μｍあたりの前記トラ
ンジスタのオフ電流が１０ａＡ／μｍ以下であることを特徴とする半導体装置である。
また、前記制御回路はタイマー及びインターフェースを有するとよい。また、前記中央
演算処理装置が論理回路を有するとよい。
なお、このような半導体装置において、記憶素子にはオフ電流が極めて小さいトランジ
スタを用いることができる。すなわち、オフ電流が極めて小さいトランジスタのソース及
びドレインの一方と容量素子の一方の電極の間にフローティングとなるノードを設け、該
ノードの電位をＨレベルまたはＬレベルにすることによりデータを保持することができる
。オフ電流が極めて小さいトランジスタを用いることで、電源をオフしてもデータを保持
することができる。
なお、本明細書において、オフ電流が極めて小さいトランジスタとは、チャネル幅１μ
ｍあたりのオフ電流値を室温下において１０ａＡ／μｍ（１×１０−１７Ａ／μｍ）以下
にすること、好ましくは、１ａＡ／μｍ（１×１０−１８Ａ／μｍ）以下、より好ましく
は１ｚＡ／μｍ（１×１０−２１Ａ／μｍ）以下、最も好ましくは１ｙＡ／μｍ（１×１
０−２４Ａ／μｍ）以下にすることが可能なトランジスタをいう。
なお、オフ電流が極めて小さいトランジスタは、バンドギャップの広い半導体材料（２
．０ｅＶ〜３．５ｅＶ）によりチャネル形成領域が設けられたトランジスタであることが
好ましく、少数キャリアが実質的に存在しないものとみなせるトランジスタ（少数キャリ
アが実質的に存在しないトランジスタ）であるとよい。このようなオフ電流が極めて小さ
いトランジスタに用いられる半導体材料としては、真性キャリア密度がシリコンよりも低
い炭化シリコン若しくは窒化ガリウムなどの化合物半導体または酸化亜鉛などの酸化物半
導体などが挙げられる。例えば、チャネル形成領域が酸化物半導体により設けられたトラ
ンジスタでは、少数キャリア密度が低く、少数キャリアが誘起されにくい。そのため、チ
ャネル形成領域が酸化物半導体により設けられたトランジスタにおいては、リーク電流が
発生し難く、オフ電流が小さい。
なお、本明細書において、「原子」または「分子」は、イオン化されていてもよい。
本発明の一態様によれば、ラッチ型メモリが搭載されたＣＰＵの消費電力を低減するこ
とができる。
本発明の一態様である半導体装置の概略を説明する図。 図１の半導体装置１００の部分１２２を説明する図。 適用可能なトランジスタの断面概略図。 図３に示すトランジスタの作製方法を説明する図。 トランジスタに適用できる酸化物半導体の結晶構造を説明する図。 トランジスタに適用できる酸化物半導体の結晶構造を説明する図。 トランジスタに適用できる酸化物半導体の結晶構造を説明する図。 計算によって得られた移動度のゲート電圧依存性を説明する図。 計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。 計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。 計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。 計算に用いたトランジスタの断面構造を説明する図。 酸化物半導体膜を用いたトランジスタ特性を説明する図。 試料１のトランジスタのＢＴ試験後のＶｇ−Ｉｄ特性を説明する図。 試料２であるトランジスタのＢＴ試験後のＶｇ−Ｉｄを説明する図。 Ｉｄおよび電界効果移動度のＶｇ依存性を説明する図。 基板温度としきい値電圧の関係及び基板温度と電界効果移動度の関係を説明する図。 試料Ａおよび試料ＢのＸＲＤスペクトルを説明する図。 トランジスタのオフ電流と測定時基板温度との関係を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発
明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
まず、本発明の一態様である半導体装置の一構成例について説明する。
図１には、本発明の一態様である半導体装置１００の概略を示す。半導体装置１００は
、制御回路１０２と、ＣＰＵ１０４と、を有し、制御回路１０２は、タイマー１０６と、
モニター回路１０８と、ＥＮ信号制御回路１１０と、方式記憶用記憶素子１１２と、イン
ターフェース１１４と、を有し、ＣＰＵ１０４は、データ記憶用記憶素子１１６と、フリ
ップフロップ回路１１８と、論理回路１２０と、を有する。
ここで、データ記憶用記憶素子１１６、フリップフロップ回路１１８及び論理回路１２
０は、複数設けられている。また、データ記憶用記憶素子１１６は図１に示すようにｍ個
（ｍは自然数）設けられており、フリップフロップ回路１１８もｍ個設けられている。た
だし、フリップフロップ回路１１８（ｋ）とフリップフロップ回路１１８（ｋ＋１）の間
には論理回路１２０が配されている（ｋは自然数）が、論理回路１２０はランダムに配置
されており、例えば、フリップフロップ回路１１８（ｋ）とフリップフロップ回路１１８
（ｋ＋１）の間には論理回路１２０が配され、フリップフロップ回路１１８（ｋ−１）と
フリップフロップ回路１１８（ｋ）の間には論理回路１２０が配されていなくてもよい。
従って、論理回路１２０はｎ個（ｎは自然数であって、ｎ＜ｍ）設けられている。
ＣＰＵ１０４は、演算処理を行う回路である。
タイマー１０６は、モニター回路１０８の計測期間を設定する。
モニター回路１０８は、タイマー１０６により設定された期間におけるＥＮ信号の変化
の回数（Ｈ信号がＬ信号に、Ｌ信号がＨ信号に遷移した回数）を計測する回路である。
ＥＮ信号制御回路１１０は、方式記憶用記憶素子１１２のデータから常時記憶方式と終
了時記憶方式のいずれかを選択し、選択された方式に応じてＥＮ信号を生成して出力する
回路である（初期）。また、モニター回路１０８により計測されたＥＮ信号の変化の回数
により、常時記憶方式と終了時記憶方式のいずれかを選択する（動作時）。ＥＮ信号の変
化の回数のしきい値（基準値）は、消費電力に応じて所定の値とする。ＥＮ信号の変化の
回数がしきい値以上である場合には常時記憶方式とし、ＥＮ信号の変化の回数がしきい値
未満である場合には終了時記憶方式とする。常時記憶方式とするか、または終了時記憶方
式とするかは、方式記憶用記憶素子１１２に記憶すればよい。
なお、ＥＮ信号制御回路１１０が生成するＥＮ信号には、ＲＥＮ（Ｒｅａｄ ＥＮａｂ
ｌｅ）信号とＷＥＮ（Ｗｒｉｔｅ ＥＮａｂｌｅ）信号がある。すなわち、ＥＮ信号と呼
ぶ場合には、ＲＥＮ信号とＷＥＮ信号の双方を含む。
方式記憶用記憶素子１１２は、ＥＮ信号制御回路１１０により選択された方式を記憶す
る素子である。方式記憶用記憶素子１１２は、常時記憶方式と終了時記憶方式のいずれで
あるかを記憶すれば足りるため、少なくとも１ビットのデータを記憶できればよい。
インターフェース１１４は、半導体装置１００の製造者または使用者などが半導体装置
１００の動作方式を常時記憶方式と終了時記憶方式のいずれにするかを入力するために用
いられるものである。ＣＰＵ１０４が行う処理内容が予め決定されている場合には製造者
がインターフェース１１４を介して入力すればよいし、ＣＰＵ１０４が行う処理内容が予
め決定されておらず半導体装置１００の構成及び動作に応じて適宜変更の必要がある場合
などは使用者がインターフェース１１４を介して入力すればよい。
データ記憶用記憶素子１１６は、演算処理に用いるデータまたは演算処理により算出さ
れたデータを記憶する。すべてのデータ記憶用記憶素子１１６にはＥＮ信号制御回路１１
０が電気的に接続されており、ＷＥＮ信号が入力されている。
フリップフロップ回路１１８には、Ｄフリップフロップ回路を用いればよい。すべての
フリップフロップ回路１１８にはＥＮ信号制御回路１１０が電気的に接続されており、Ｒ
ＥＮ及び反転したＲＥＮ信号（ＲＥＮＢ）が入力されている。
論理回路１２０は、演算処理に用いる回路であり、二のフリップフロップ回路１１８の
間に設けられている。
ここで、ＣＰＵ１０４の一部である部分１２２に注目して説明する。なお、部分１２２
には、データ記憶用記憶素子１１６（１）とフリップフロップ回路１１８（１）が設けら
れている。
図２（Ａ）には、部分１２２の具体的な回路構成の一例が示されている。部分１２２は
、データ記憶用記憶素子１１６（１）とフリップフロップ回路１１８（１）から構成され
ている。
ここで、データ記憶用記憶素子１１６（１）は、トランジスタ１６４と容量素子１６６
を有し、容量素子１６６の一方の電極は低電位側電源線（Ｖｓｓ）に電気的に接続され、
容量素子１６６の他方の電極はトランジスタ１６４のソース及びドレインの一方に電気的
に接続され、トランジスタ１６４のソース及びドレインの他方はフリップフロップ回路１
１８（１）に電気的に接続されている。なお、トランジスタ１６４のゲートはＥＮ信号制
御回路１１０に電気的に接続されており、トランジスタ１６４のゲートにはＷＥＮ信号が
入力される。
フリップフロップ回路１１８（１）は、第１のトランスミッションゲート１５２と、第
１のクロックドインバータ回路１５４と、第２のクロックドインバータ回路１５６と、第
２のトランスミッションゲート１５８と、インバータ回路１６０と、第３のクロックドイ
ンバータ回路１６２と、を有する。フリップフロップ回路１１８（１）の入力端子は、第
１のトランスミッションゲート１５２の第１の端子に電気的に接続され、第１のトランス
ミッションゲート１５２の第２の端子は、第１のクロックドインバータ回路１５４の第１
の端子及び第２のクロックドインバータ回路１５６の第２の端子に電気的に接続され、第
１のクロックドインバータ回路１５４の第２の端子は、第２のクロックドインバータ回路
１５６の第１の端子、第２のトランスミッションゲート１５８の第１の端子及びトランジ
スタ１６４のソース及びドレインの他方に電気的に接続され、第２のトランスミッション
ゲート１５８の第２の端子は、インバータ回路１６０の第１の端子と第３のクロックドイ
ンバータ回路１６２の第２の端子に電気的に接続され、インバータ回路１６０の第２の端
子及び第３のクロックドインバータ回路１６２の第１の端子は、フリップフロップ回路１
１８（１）の出力端子に電気的に接続されている。
そして、第１のトランスミッションゲート１５２のｎチャネル型トランジスタのゲート
にはクロック信号（ＣＬＫ）が入力され、ｐチャネル型トランジスタのゲートには反転し
たクロック信号（ＣＬＫＢ）が入力されている。第１のクロックドインバータ回路１５４
には、ＲＥＮ信号及びＲＥＮＢ信号が入力されている。第２のクロックドインバータ回路
１５６のｎチャネル型トランジスタのゲートには反転したクロック信号（ＣＬＫＢ）が入
力され、ｐチャネル型トランジスタのゲートにはクロック信号（ＣＬＫ）が入力されてい
る。第２のトランスミッションゲート１５８のｎチャネル型トランジスタのゲートには反
転したクロック信号（ＣＬＫＢ）が入力され、ｐチャネル型トランジスタのゲートにはク
ロック信号（ＣＬＫ）が入力されている。第３のクロックドインバータ回路１６２のｎチ
ャネル型トランジスタのゲートには反転したクロック信号（ＣＬＫＢ）が入力され、ｐチ
ャネル型トランジスタのゲートにはクロック信号（ＣＬＫ）が入力されている。
ここで、念のため、図２（Ａ）に示す各回路の具体的な構成の一例を図２（Ｂ−１）、
（Ｂ−２）、（Ｃ−１）及び（Ｃ−２）に示す。
図２（Ｂ−１）に示すトランスミッションゲートの具体的な構成を図２（Ｂ−２）に示
す。図２（Ｂ−１）に示すＳ１〜Ｓ４のそれぞれが図２（Ｂ−２）に示すＳ１〜Ｓ４のそ
れぞれに対応する。
図２（Ｃ−１）に示すクロックドインバータ回路の具体的な構成を図２（Ｃ−２）に示
す。図２（Ｃ−１）に示すＳ１〜Ｓ４のそれぞれが図２（Ｃ−２）に示すＳ１〜Ｓ４のそ
れぞれに対応する。
ここで、トランジスタ１６４のオフ電流は極めて小さいため、トランジスタ１６４のソ
ース及びドレインの一方と容量素子１６６の一方の電極の間にデータを保持することがで
きる。このように、電源をオフするに際しても、データを、データ記憶用記憶素子１１６
及びフリップフロップ回路１１８の外部の不揮発性記憶素子ではなくデータ記憶用記憶素
子１１６に記憶するため、データの記憶に長い時間を要することなく、且つ電源をオフし
てもデータを保持することができる。
なお、オフ電流が極めて小さいトランジスタとは、チャネル幅１μｍあたりのオフ電流
値を室温下において１０ａＡ／μｍ（１×１０−１７Ａ／μｍ）以下にすること、さらに
は、１ａＡ／μｍ（１×１０−１８Ａ／μｍ）以下、さらには１ｚＡ／μｍ（１×１０−
２１Ａ／μｍ）以下、さらには１ｙＡ／μｍ（１×１０−２４Ａ／μｍ）以下にすること
が可能なトランジスタをいう。
オフ電流が極めて小さいトランジスタは、バンドギャップの広い半導体材料（２．０ｅ
Ｖ〜３．５ｅＶ）によりチャネル形成領域が設けられたトランジスタであることが好まし
く、少数キャリアが実質的に存在しないものとみなせるトランジスタ（少数キャリアが実
質的に存在しないトランジスタ）であるとよい。このようなオフ電流が極めて小さいトラ
ンジスタに用いられる半導体材料としては、真性キャリア密度がシリコンよりも低い炭化
シリコン若しくは窒化ガリウムなどの化合物半導体または酸化亜鉛などの酸化物半導体な
どが挙げられる。例えば、チャネル形成領域が酸化物半導体により設けられたトランジス
タでは、少数キャリア密度が低く、少数キャリアが誘起されにくい。そのため、チャネル
形成領域が酸化物半導体により設けられたトランジスタにおいては、リーク電流が発生し
難く、オフ電流が小さい。
以上説明したように、図１及び図２（Ａ）に示す構成とし、オフ電流が極めて小さいト
ランジスタを用いることで、記憶保持部からの電荷のリークを防止することができると同
時に、消費電力を小さくすることができる。
ただし、フリップフロップ回路１１８（１）は、図２（Ａ）に示した形態に限定されず
、Ｄフリップフロップ回路であればよい。
上記説明したトランジスタ１６４としては酸化物半導体トランジスタを用いることが好
ましい。
ただし、本発明において、トランジスタは特定の構成のものに限定されず、様々な構成
のものを用いることができる。従って、トランジスタは、多結晶シリコンにより構成され
るトランジスタであってもよいし、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ
）基板に設けられるトランジスタであってもよい。
なお、上記の説明では、トランジスタ１６４はｎチャネル型トランジスタとしたが、こ
れに限定されず、適宜ｐチャネル型トランジスタを用いてもよい。
次に、本発明に適用することのできるオフ電流の小さいトランジスタについて説明する
。オフ電流の小さいトランジスタとしては、半導体特性を示す金属酸化物により設けられ
たトランジスタが挙げられる。オフ電流の小さいトランジスタ以外のトランジスタとして
は、半導体基板に設けられたトランジスタが挙げられる。
図３は、本発明に適用することのできるトランジスタの断面構造の概略の一例を示す図
である。図３においては、半導体基板に設けられたトランジスタ上にオフ電流の小さいト
ランジスタが形成されている。半導体基板に設けられたトランジスタは、ｐチャネル型ト
ランジスタとｎチャネル型トランジスタの双方を含んでいてもよいし、一方のみが設けら
れていてもよい。
半導体基板に設けられたｐチャネル型トランジスタ及びｎチャネル型トランジスタは、
一般的な方法により形成すればよい。半導体基板に設けられたｐチャネル型トランジスタ
及び半導体基板に設けられたｎチャネル型トランジスタを形成した後に、これらの上にオ
フ電流の小さいトランジスタを形成する。すなわち、ｐチャネル型トランジスタ及びｎチ
ャネル型トランジスタが設けられた半導体基板２００を被形成基板として、該基板上にオ
フ電流の小さいトランジスタを形成する。オフ電流の小さいトランジスタとしては、酸化
物半導体層にチャネル形成領域を有するトランジスタが挙げられる。
なお、ｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基
板２００は、ソース領域及びドレイン領域として機能する高濃度不純物領域２０１、低濃
度不純物領域２０２、ゲート絶縁膜２０３、ゲート電極２０４、層間絶縁膜２０５を有す
る（図３）。
酸化物半導体層にチャネル形成領域を有するトランジスタ２１０は、ｐチャネル型トラ
ンジスタ及びｎチャネル型トランジスタが設けられた半導体基板２００上に設けられた酸
化物半導体層２１１と、酸化物半導体層２１１に接して離間して設けられたソース電極２
１２ａ及びドレイン電極２１２ｂと、酸化物半導体層２１１の少なくともチャネル形成領
域上に設けられたゲート絶縁膜２１３と、酸化物半導体層２１１に重畳してゲート絶縁膜
２１３上に設けられたゲート電極２１４ｂと、を有する（図４（Ｄ））。なお、図示して
いないが電極２１４ａとゲート電極２１４ｂは電気的に接続され、ゲート電極２０４と電
極２１４ａは電気的に接続されている。
層間絶縁膜２０５は、酸化物半導体層２１１の下地絶縁膜としても機能する。
層間絶縁膜２０５は、少なくとも表面に酸素を含み、酸素の一部が加熱処理により脱離
する絶縁性酸化物により形成するとよい。酸素の一部が加熱処理により脱離する絶縁性酸
化物としては、化学量論比よりも多くの酸素を含むものを用いることが好ましい。これは
、該加熱処理により、層間絶縁膜２０５に接する酸化物半導体膜に酸素を供給することが
できるためである。
化学量論比よりも多くの酸素を含む絶縁性酸化物として、例えば、ＳｉＯｘにおいてｘ
＞２である酸化シリコンが挙げられる。ただし、これに限定されず、層間絶縁膜２０５は
、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化窒化アルミニウム、酸化ガ
リウム、酸化ハフニウムまたは酸化イットリウムなどで形成してもよい。
なお、層間絶縁膜２０５は、複数の膜が積層されて形成されていてもよい。層間絶縁膜
２０５は、例えば、窒化シリコン膜上に酸化シリコン膜が設けられた積層構造であっても
よい。
ところで、化学量論比よりも多くの酸素を含む絶縁性酸化物では、酸素の一部が加熱処
理により脱離しやすい。酸素の一部が加熱処理により脱離しやすいときのＴＤＳ分析によ
る酸素の脱離量（酸素原子に換算した値）は、１．０×１０１８ａｔｏｍｓ／ｃｍ３以上
、好ましくは１．０×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは３．０×１０２
０ａｔｏｍｓ／ｃｍ３以上であるとよい。
ここで、ＴＤＳ分析の方法について説明する。ＴＤＳ分析における気体の脱離量は、イ
オン強度の時間積分値に比例する。このため、酸化物におけるイオン強度の時間積分値と
標準試料の基準値から、気体の脱離量を計算することができる。標準試料の基準値は、あ
る特定の原子を含む試料（標準試料）におけるスペクトルの積分値に対する原子密度の割
合である。
例えば、所定の密度の水素を含むシリコンウェハ（標準試料）のイオン強度と酸化物の
イオン強度から、酸化物の酸素分子（Ｏ２）の脱離量（ＮＯ２）は、ＮＯ２＝ＮＨ２／Ｓ
Ｈ２×ＳＯ２×αの式で求めることができる。
ＮＨ２は、標準試料から脱離した水素分子（Ｈ２）を密度に換算した値である。ＳＨ２
は、標準試料の水素分子（Ｈ２）のイオン強度の時間積分値である。すなわち、ＮＨ２／
ＳＨ２を標準試料の基準値とする。ＳＯ２は、絶縁性酸化物の酸素分子（Ｏ２）のイオン
強度の時間積分値である。αは、イオン強度に影響する係数である。前記式の詳細に関し
ては、特開平０６−２７５６９７号公報を参照されたい。
なお、ＴＤＳ分析による酸素の脱離量（酸素原子に換算した値）は、電子科学株式会社
製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６
ａｔｏｍｓ／ｃｍ３の水素原子を含むシリコンウェハを用いて測定した場合の値を示して
いる。
なお、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素
原子の比率は、酸素分子のイオン化率から算出することができる。なお、前記係数αは酸
素分子のイオン化率を含んでいるため、酸素分子の放出量を評価することで、酸素原子の
放出量についても算出することができる。
なお、ＮＯ２は酸素分子（Ｏ２）の脱離量である。そのため、酸素原子で換算した酸素
の脱離量は、酸素分子（Ｏ２）の脱離量の２倍である。
層間絶縁膜２０５は、スパッタリング法またはＣＶＤ法などにより形成すればよいが、
好ましくはスパッタリング法を用いて形成する。層間絶縁膜２０５として、酸化シリコン
膜を形成する場合には、ターゲットとして石英（好ましくは合成石英）ターゲット、スパ
ッタリングガスとしてアルゴンガスを用いればよい。または、ターゲットとしてシリコン
ターゲット、スパッタリングガスとして酸素を含むガスを用いてもよい。なお、酸素を含
むガスとしては、アルゴンガスと酸素ガスの混合ガスでもよいし、酸素ガスのみであって
もよい。
層間絶縁膜２０５を形成した後、酸化物半導体層２１１となる酸化物半導体膜を形成す
る前に、第１の加熱処理を行う。第１の加熱処理は、層間絶縁膜２０５中に含まれる水及
び水素を除去するための工程である。第１の加熱処理の温度は、層間絶縁膜２０５中に含
まれる水及び水素が脱離する温度（脱離量のピークを有する温度）以上ｐチャネル型トラ
ンジスタ及びｎチャネル型トランジスタが設けられた半導体基板２００の変質または変形
する温度未満とするとよく、好ましくは４００℃以上７５０℃以下とし、後に行う第２の
加熱処理よりも低い温度とすればよい。
そして、酸化物半導体膜を形成した後、第２の加熱処理を行う。第２の加熱処理は、層
間絶縁膜２０５を酸素の供給源として酸化物半導体膜に酸素を供給する工程である。ただ
し、第２の加熱処理を行うタイミングはこれに限定されず、酸化物半導体膜を加工して酸
化物半導体層２１１を形成した後に行ってもよい。
なお、第２の加熱処理は、窒素ガス、またはヘリウム、ネオン若しくはアルゴンなどの
希ガス雰囲気中で行い、該雰囲気中に、水素、水、水酸基または水素化物などが含まれて
いないことが好ましい。または、加熱処理装置に導入する窒素ガス、またはヘリウム、ネ
オン、アルゴンなどの希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ
（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐ
ｍ以下）とすることが好ましい。
また、第２の加熱処理の条件、または酸化物半導体膜若しくは酸化物半導体層２１１の
材料によっては、酸化物半導体膜若しくは酸化物半導体層２１１が結晶化され、微結晶層
または多結晶層となる場合もある。例えば、結晶化率が９０％以上または８０％以上の微
結晶層となる場合もある。また、第２の加熱処理の条件、または酸化物半導体膜若しくは
酸化物半導体層２１１の材料によっては、結晶成分を含まない非晶質となる場合もある。
また、非晶質層中に微結晶（結晶粒径１ｎｍ以上２０ｎｍ以下）が混在することもある。
なお、第２の加熱処理に際して層間絶縁膜２０５は、酸素の供給源となる。
なお、酸化物半導体膜の被形成面である層間絶縁膜２０５の平均面粗さ（Ｒａ）は０．
１ｎｍ以上０．５ｎｍ未満であることが好ましい。酸化物半導体膜が結晶性である場合に
結晶方位を実質的に同一な方向に揃えることができるためである。
なお、ここで、平均面粗さ（Ｒａ）とは、ＪＩＳＢ０６０１：２００１（ＩＳＯ４２８
７：１９９７）で定義されている中心線平均粗さ（Ｒａ）を、測定面に対して適用できる
よう三次元に拡張したものをいう。平均面粗さ（Ｒａ）は、基準面から指定面までの偏差
の絶対値を平均した値で表現される。
ここで、中心線平均粗さ（Ｒａ）は、粗さ曲線からその中心線の方向に測定長さＬの部
分を抜き取り、この抜き取り部の中心線の方向をＸ軸、縦倍率の方向（Ｘ軸に垂直な方向
）をＹ軸とし、粗さ曲線をＹ＝Ｆ（Ｘ）で表すとき、下記の式（１）で与えられる。
そして、平均面粗さ（Ｒａ）は、測定データの示す面である測定面をＺ＝Ｆ（Ｘ，Ｙ）
で表すとき、基準面から指定面までの偏差の絶対値を平均した値で表現され、下記の式（
２）で与えられる。
ここで、指定面は、粗さ計測の対象となる面であり、座標（Ｘ１，Ｙ１）（Ｘ１，Ｙ２
）（Ｘ２，Ｙ１）（Ｘ２，Ｙ２）で表される４点により囲まれる長方形の領域とし、指定
面が理想的にフラットであるとしたときの面積をＳ０とする。
また、基準面は、指定面の平均の高さにおける、ＸＹ平面と平行な面である。つまり、
指定面の高さの平均値をＺ０とするとき、基準面の高さもＺ０で表される。
このように、層間絶縁膜２０５の平均面粗さを０．１ｎｍ以上０．５ｎｍ未満とするた
めには、化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉ
ｎｇ：ＣＭＰ）処理を行えばよい。ＣＭＰ処理は、酸化物半導体膜の形成前に行えばよい
が、第１の加熱処理の前に行うことが好ましい。
ここで、ＣＭＰ処理は、一回以上行えばよい。複数回に分けてＣＭＰ処理を行う場合に
は、高い研磨レートで一次研磨を行った後、低い研磨レートで仕上げ研磨を行うことが好
ましい。
また、層間絶縁膜２０５を平坦化させるためには、ＣＭＰ処理に代えてドライエッチン
グなどを行ってもよい。ここで、エッチングガスとしては、塩素、塩化ボロン、塩化シリ
コンまたは四塩化炭素などの塩素系ガス、四フッ化炭素、フッ化硫黄またはフッ化窒素な
どのフッ素系ガスなどを用いればよい。
また、層間絶縁膜２０５を平坦化させるためには、ＣＭＰ処理に代えてプラズマ処理な
どを行ってもよい。ここで、プラズマ処理には希ガスを用いればよい。このプラズマ処理
により、被処理面に不活性ガスのイオンが照射され、スパッタリング効果により被処理面
の微細な凹凸が平坦化される。このようなプラズマ処理は逆スパッタとも呼ばれる。
なお、層間絶縁膜２０５を平坦化するためには、前記処理のいずれを用いてもよい。例
えば、逆スパッタのみを行ってもよいし、ＣＭＰ処理を行った後にドライエッチングを行
ってもよい。ただし、酸化物半導体膜の被形成面である層間絶縁膜２０５に水などを混入
させないためには、ドライエッチングまたは逆スパッタを用いることが好ましい。特に、
第１の加熱処理を行った後に平坦化処理を行う場合には、ドライエッチングまたは逆スパ
ッタを用いることが好ましい。
酸化物半導体層２１１は、例えば、酸化物半導体膜を形成し、該酸化物半導体膜上にエ
ッチングマスクを形成してエッチングを行うことで選択的に形成すればよい。または、イ
ンクジェット法などを用いてもよい。
酸化物半導体膜は、少なくともインジウム（Ｉｎ）または亜鉛（Ｚｎ）を含むことが好
ましい。特に、ＩｎとＺｎの双方を含むことが好ましい。さらには、ガリウム（Ｇａ）を
有することが好ましい。ガリウム（Ｇａ）を有すると、トランジスタ特性のばらつきを低
減することができる。このようなトランジスタ特性のばらつきを低減することができる元
素をスタビライザーと呼ぶ。スタビライザーとしては、スズ（Ｓｎ）、ハフニウム（Ｈｆ
）またはアルミニウム（Ａｌ）が挙げられる。
また、この他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セ
リウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウ
ロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ
）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙ
ｂ）、ルテチウム（Ｌｕ）が挙げられる。これらのいずれか一種または複数種を有しても
よい。
また、酸化物半導体としては、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸
化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ
系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属
の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ
系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系
酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸
化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化
物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物
、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、
Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉ
ｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、
Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ
−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を
例示することができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分と
して有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、Ｉｎと
ＧａとＺｎ以外の金属元素が入っていてもよい。
例えば、原子数比Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）または
Ｉｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）のＩｎ−Ｇａ−Ｚｎ系酸化
物やその組成の近傍の酸化物を用いることができる。または、原子数比Ｉｎ：Ｓｎ：Ｚｎ
＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３
：１／６：１／２）若しくはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８
）のＩｎ−Ｓｎ−Ｚｎ系酸化物やその近傍の組成の酸化物を用いるとよい。
しかし、本発明の一態様において用いることができる酸化物半導体膜は、これらに限定
されるものではなく、必要とする半導体特性（移動度、しきい値、ばらつきなど）に応じ
て適切な組成のものを用いればよい。必要とするトランジスタ特性（半導体特性）に応じ
て、キャリア密度、不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離
及び密度などを適宜調整すればよい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的高い移動度が得られる。しかしながら、
Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げる
ことができる。
酸化物半導体は、単結晶でもよいし、非単結晶でもよい。非単結晶である場合には、非
晶質でもよいし、多結晶でもよい。また、非晶質中に結晶性を有する部分を含む構造であ
ってもよい。または、非アモルファスであってもよい。
なお、前記金属酸化物には、これらの化学量論比に対し、酸素を過剰に含ませることが
好ましい。酸素を過剰に含ませると、形成される酸化物半導体膜の酸素欠損によるキャリ
アの生成を抑制することができる。
なお、一例として、酸化物半導体膜をＩｎ−Ｚｎ系金属酸化物により形成する場合には
、ターゲットの組成を原子数比で、Ｉｎ／Ｚｎ＝１〜１００、好ましくはＩｎ／Ｚｎ＝１
〜２０、さらに好ましくはＩｎ／Ｚｎ＝１〜１０とする。Ｚｎの原子数比を好ましい前記
範囲とすることで、電界効果移動度を向上させることができる。ここで、酸素を過剰に含
ませるために、金属酸化物の原子数比Ｉｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚを、Ｚ＞１．５Ｘ＋Ｙ
とすることが好ましい。
なお、ここで、ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上
９９．９％以下であるとよい。ターゲットの充填率を高くすることで、形成される酸化物
半導体膜を緻密なものとすることができる。
なお、酸化物半導体膜に適用することができる金属酸化物は、エネルギーギャップが２
ｅＶ以上、好ましくは２．５ｅＶ以上、更に好ましくは３ｅＶ以上であるとよい。このよ
うに、バンドギャップの広い金属酸化物を用いると、トランジスタのオフ電流を低減する
ことができる。
なお、酸化物半導体膜には、水素が含まれる。この水素は、水素原子の他、水素分子、
水、水酸基、またはその他の水素化物として含まれる場合もある。酸化物半導体膜に含ま
れる水素は、極力少ないことが好ましい。
なお、酸化物半導体膜のアルカリ金属及びアルカリ土類金属は少なくすることが好まし
く、これらの濃度は、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、更に好ましくは
２×１０１６ａｔｏｍｓ／ｃｍ３以下とする。アルカリ金属及びアルカリ土類金属は、酸
化物半導体と結合するとキャリアを生成することがあり、トランジスタのオフ電流を増大
させる原因となるからである。
なお、酸化物半導体膜の形成方法及び厚さは特に限定されず、作製するトランジスタの
サイズなどに応じて決めればよい。酸化物半導体膜の形成方法としては、例えば、スパッ
タリング法、分子線エピタキシー法、塗布法、印刷法またはパルスレーザー蒸着法などが
挙げられる。酸化物半導体膜の厚さは、３ｎｍ以上５０ｎｍ以下とすればよい。５０ｎｍ
より厚くするとノーマリーオンとなるおそれがあるためである。また、トランジスタのチ
ャネル長を３０μｍとしたときには、酸化物半導体膜の厚さは５ｎｍ以下とすると、短チ
ャネル効果を抑制することができる。
ここでは、好ましい一例として、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物ターゲットを用いてス
パッタリング法により酸化物半導体膜を形成する。ここで、スパッタリングガスとしては
、希ガス（例えばアルゴンガス）、酸素ガス、または希ガスと酸素ガスの混合ガスを用い
ればよい。
なお、酸化物半導体膜を形成する際に用いるスパッタリングガスとしては、水素、水、
水酸基または水素化物などが除去された高純度ガスを用いることが好ましい。スパッタリ
ングガスを高純度ガスとするためには、処理室の内壁などに付着したガスを除去し、酸化
物半導体膜を形成する前にｐチャネル型トランジスタ及びｎチャネル型トランジスタが設
けられた半導体基板２００を加熱処理すればよい。また、処理室に導入するスパッタリン
グガスを高純度ガスとしてもよく、このとき、アルゴンガスにおいて、純度は９Ｎ（９９
．９９９９９９９％）以上、露点は−１２１℃以下、水は０．１ｐｐｂ以下、水素は０．
５ｐｐｂ以下とすればよい。酸素ガスにおいて、純度は８Ｎ（９９．９９９９９９％）以
上、露点は−１１２℃以下、水は１ｐｐｂ以下、水素は１ｐｐｂ以下とすればよい。また
、ｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板２０
０を加熱しつつ高温に保持した状態で酸化物半導体膜を形成すると、酸化物半導体膜に含
まれる水などの不純物の濃度を低減することができる。さらには、スパッタリング法を適
用したことにより酸化物半導体膜に混入する損傷を少なくすることができる。ここで、ｐ
チャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板２００の
温度は、１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下とすればよい
。
また、酸化物半導体膜に酸素を過剰に含ませるために、イオン注入により酸素を供給し
てもよい。
なお、酸化物半導体膜は、非晶質構造であってもよいし、結晶構造を有していてもよい
。結晶構造を有している場合の好ましい一態様として、ｃ軸方向に配向した結晶性の（Ｃ
Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ：ＣＡＡＣ）酸化物半導体膜が挙
げられる。酸化物半導体膜をＣＡＡＣ酸化物半導体膜とすることで、トランジスタの信頼
性を高めることができる。
なお、ＣＡＡＣ酸化物半導体膜とは、結晶がｃ軸配向し、且つａｂ面、表面または界面
の方向から見て三角形状または六角形状の原子配列を有し、ｃ軸においては、金属原子が
層状に配列し、または金属原子と酸素原子が層状に配列し、ａｂ面（あるいは表面または
界面）においては、ａ軸またはｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶を含む
酸化物半導体膜をいう。
なお、広義には、ＣＡＡＣ酸化物半導体膜とは、非単結晶であって、そのａｂ面に垂直
な方向から見て、三角形若しくは六角形、または正三角形若しくは正六角形の原子配列を
有し、且つｃ軸に垂直な方向から見て、金属原子が層状に配列した相、または金属原子と
酸素原子が層状に配列した相を含む酸化物半導体膜をいう。
なお、ＣＡＡＣ酸化物半導体膜は単結晶ではないが、非晶質のみから形成されているも
のでもない。また、ＣＡＡＣ酸化物半導体膜は結晶化した部分（結晶部分）を含むが、一
つの結晶部分と他の結晶部分の境界を明確に判別できなくてもよい。
また、ＣＡＡＣ酸化物半導体膜を構成する酸素の一部が窒素で置換されていてもよい。
また、ＣＡＡＣ酸化物半導体膜を構成する個々の結晶部分のｃ軸は一定の方向（例えば、
ＣＡＡＣ酸化物半導体膜を支持する基板面またはＣＡＡＣ酸化物半導体膜の表面若しくは
界面などに垂直な方向）に揃えられていてもよい。または、ＣＡＡＣ酸化物半導体膜を構
成する個々の結晶部分のａｂ面の法線は一定の方向（例えば、基板面、表面若しくは界面
などに垂直な方向）であってもよい。
なお、ＣＡＡＣ酸化物半導体膜は、その組成などに応じて、導体であってもよいし、半
導体であってもよいし、絶縁体であってもよい。また、ＣＡＡＣ酸化物半導体膜は、その
組成などに応じて、可視光に対して透明であってもよいし、不透明であってもよい。
このようなＣＡＡＣ酸化物半導体膜の例として、膜状に形成され、膜表面、基板面、ま
たは界面に垂直な方向から観察すると三角形または六角形の原子配列が確認され、且つそ
の膜の断面に金属原子または金属原子と酸素原子（あるいは窒素原子）の層状配列が観察
される材料などを挙げることができる。
このようなＣＡＡＣ酸化物半導体膜に含まれる結晶構造の一例について図５乃至図７を
用いて詳細に説明する。なお、原則として、図５乃至図７は上方向をｃ軸方向とし、ｃ軸
方向と垂直な面をａｂ面とする。なお、単に上半分または下半分という場合、ａｂ面を境
界とする。また、図５において、丸で囲まれたＯは４配位のＯを示し、二重丸で囲まれた
Ｏは３配位のＯを示す。
図５（Ａ）には、１個の６配位のインジウム（以下Ｉｎ）と、Ｉｎに近接の６個の４配
位の酸素（以下４配位のＯ）と、を有する構造を示す。Ｉｎが１個に対して、近接の酸素
のみ示した構造を、ここではサブユニットと呼ぶ。図５（Ａ）の構造は、八面体構造をと
るが、簡単のため平面構造で示している。なお、図５（Ａ）の上半分及び下半分にはそれ
ぞれ３個ずつ４配位のＯがある。図５（Ａ）に示すサブユニットは電荷が０である。
図５（Ｂ）には、１個の５配位のガリウム（以下Ｇａ）と、Ｇａに近接の３個の３配位
の酸素（以下３配位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。
３配位のＯは、いずれもａｂ面に存在する。図５（Ｂ）の上半分及び下半分にはそれぞれ
１個ずつ４配位のＯがある。また、Ｉｎも５配位をとるため、図５（Ｂ）に示す構造をと
りうる。図５（Ｂ）に示すサブユニットは電荷が０である。
図５（Ｃ）には、１個の４配位の亜鉛（以下Ｚｎ）と、Ｚｎに近接の４個の４配位のＯ
と、を有する構造を示す。図５（Ｃ）の上半分には１個の４配位のＯがあり、下半分には
３個の４配位のＯがある。または、図１０（Ｃ）の上半分に３個の４配位のＯがあり、下
半分に１個の４配位のＯがあってもよい。図５（Ｃ）に示すサブユニットは電荷が０であ
る。
図５（Ｄ）には、１個の６配位のスズ（以下Ｓｎ）と、Ｓｎに近接の６個の４配位のＯ
と、を有する構造を示す。図５（Ｄ）の上半分には３個の４配位のＯがあり、下半分には
３個の４配位のＯがある。図５（Ｄ）に示すサブユニットは電荷が＋１となる。
図５（Ｅ）には、２個のＺｎを含むサブユニットを示す。図５（Ｅ）の上半分には１個
の４配位のＯがあり、下半分には１個の４配位のＯがある。図５（Ｅ）に示すサブユニッ
トは電荷が−１となる。
ここでは、サブユニットのいくつかの集合体を１グループと呼び、複数のグループから
なる１周期分を１ユニットと呼ぶ。
ここで、これらのサブユニット同士の結合する規則について説明する。図５（Ａ）に示
す６配位のＩｎの上半分の３個のＯは下方向にそれぞれ３個の近接Ｉｎを有し、下半分の
３個のＯは、上方向にそれぞれ３個の近接Ｉｎを有する。図５（Ｂ）に示す５配位のＧａ
の上半分の１個のＯは下方向に１個の近接Ｇａを有し、下半分の１個のＯは上方向に１個
の近接Ｇａを有する。図５（Ｃ）に示す４配位のＺｎの上半分の１個のＯは下方向に１個
の近接Ｚｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｚｎを有する。こ
のように、金属原子の上方向の４配位のＯの数と、そのＯの下方向にある近接金属原子の
数は等しく、同様に金属原子の下方向の４配位のＯの数と、そのＯの上方向にある近接金
属原子の数は等しい。Ｏは４配位なので、下方向にある近接金属原子の数と、上方向にあ
る近接金属原子の数の和は４になる。従って、金属原子の上方向にある４配位のＯの数と
、別の金属原子の下方向にある４配位のＯの数との和が４個のとき、金属原子を有する二
種のサブユニット同士は結合することができる。例えば、６配位の金属原子（Ｉｎまたは
Ｓｎ）が下半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５配
位の金属原子（ＧａまたはＩｎ）、４配位の金属原子（Ｚｎ）のいずれかと結合すること
になる。
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する
。また、このほかにも、層構造の合計の電荷が０となるようにサブユニット同士が結合し
て１グループを構成する。
図６（Ａ）には、Ｉｎ−Ｓｎ−Ｚｎ系の層構造を構成する１グループのモデル図を示す
。図６（Ｂ）には、３のグループで構成されるユニットを示す。なお、図６（Ｃ）は、図
６（Ｂ）の層構造をｃ軸方向から観察した場合の配列を示す。
図６（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し
、例えば、Ｓｎの上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠
３として示している。同様に、図６（Ａ）において、Ｉｎの上半分及び下半分にはそれぞ
れ１個ずつ４配位のＯがあり、丸枠１として示している。また、同様に、図６（Ａ）にお
いて、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあるＺｎと、
上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎと、を示し
ている。
図６（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ系の層構造を構成するグループは、上から順に
４配位のＯが３個ずつ上半分及び下半分にあるＳｎが、４配位のＯが１個ずつ上半分及び
下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがあるＺｎと結合し
、そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分及び下半分
にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺｎ２個からなるサ
ブユニットと結合し、このサブユニットの下半分の１個の４配位のＯを介して４配位のＯ
が３個ずつ上半分及び下半分にあるＳｎと結合している構成である。このグループを複数
結合して１周期分であるユニットを構成する。
ここで、３配位のＯ及び４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６
６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４
配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従っ
て、Ｓｎを含むサブユニットは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成す
るためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図
５（Ｅ）に示すように、２個のＺｎを含むサブユニットが挙げられる。例えば、Ｓｎを含
むサブユニットが１個に対し、２個のＺｎを含むサブユニットが１個あれば、電荷が打ち
消されるため、層構造の合計の電荷を０とすることができる。
また、Ｉｎは５配位および６配位のいずれもとることができる。具体的には、図６（Ｂ
）に示したユニットとすることで、Ｉｎ−Ｓｎ−Ｚｎ系の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）
を得ることができる。なお、得られるＩｎ−Ｓｎ−Ｚｎ系の結晶の層構造は、Ｉｎ２Ｓｎ
Ｚｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。）の組成式で表すことができる。
また、このほかの金属酸化物を用いた場合も同様である。例えば、図７（Ａ）には、Ｉ
ｎ−Ｇａ−Ｚｎ系の結晶の層構造を構成する１グループのモデル図を示す。
図７（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ系の層構造を構成するグループは、上から順に
４配位のＯが３個ずつ上半分および下半分にあるＩｎが、Ｚｎの上半分にある１個の４配
位のＯと結合し、そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが１個ずつ
上半分および下半分にあるＧａと結合し、そのＧａの下半分の１個の４配位のＯを介して
、４配位のＯが３個ずつ上半分及び下半分にあるＩｎと結合している構成である。このグ
ループを複数結合して１周期分であるユニットを構成する。
図７（Ｂ）には、３のグループで構成されるユニットを示す。なお、図７（Ｃ）は、図
７（Ｂ）の層構造をｃ軸方向から観察した場合の配列を示す。
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）及びＧａ（５配位）の電荷は、
それぞれ＋３、＋２、＋３であるため、Ｉｎ、Ｚｎ及びＧａのいずれかを含むサブユニッ
トでは、電荷が０となる。そのため、これらのサブユニットの組み合わせであればグルー
プの合計の電荷は常に０となる。
なお、Ｉｎ−Ｇａ−Ｚｎ系の結晶の層構造を構成するグループは、図７（Ａ）に示した
グループに限定されない。
ここで、ＣＡＡＣ酸化物半導体膜の形成方法について説明する。
まず、酸化物半導体膜をスパッタリング法などによって形成する。なお、ｐチャネル型
トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板２００を高温に保持
しつつ酸化物半導体膜の形成を行うことで、非晶質部分よりも結晶部分の占める割合を大
きくすることができる。このとき、ｐチャネル型トランジスタ及びｎチャネル型トランジ
スタが設けられた半導体基板２００の温度は、例えば、１５０℃以上４５０℃以下とすれ
ばよく、好ましくは２００℃以上３５０℃以下とする。
ここで、形成された酸化物半導体膜に対して加熱処理を行ってもよい。この加熱処理に
よって、非晶質部分よりも結晶部分の占める割合を大きくすることができる。この加熱処
理時のｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板
２００の温度は、例えば、２００℃以上ｐチャネル型トランジスタ及びｎチャネル型トラ
ンジスタが設けられた半導体基板２００自体が変質または変形しない程度の温度未満とす
ればよく、好ましくは２５０℃以上４５０℃以下とすればよい。この加熱処理の時間は３
分以上とすればよく、２４時間以下とすることが好ましい。この加熱処理の時間を長くす
ると非晶質部分よりも結晶部分の占める割合を大きくすることができるが、生産性の低下
を招くことになるからである。なお、この加熱処理は、酸化性雰囲気または不活性雰囲気
で行えばよいが、これらに限定されるものではない。また、この加熱処理は減圧下で行わ
れてもよい。
酸化性雰囲気は、酸化性ガスを含む雰囲気である。酸化性ガスとしては、例えば、酸素
、オゾンまたは亜酸化窒素などを例示することができる。酸化性雰囲気からは、酸化物半
導体膜に含まれないことが好ましい成分（例えば、水及び水素）が極力除去されているこ
とが好ましい。例えば、酸素、オゾン、亜酸化窒素の純度を、８Ｎ（９９．９９９９９９
％）以上、好ましくは９Ｎ（９９．９９９９９９９％）以上とすればよい。
なお、酸化性雰囲気には、希ガスなどの不活性ガスが含まれていてもよい。ただし、酸
化性雰囲気には、１０ｐｐｍ以上の酸化性ガスが含まれているものとする。不活性雰囲気
には、不活性ガス（窒素ガスまたは希ガスなど）が含まれ、酸化性ガスなどの反応性ガス
が１０ｐｐｍ未満で含まれているものとする。
なお、すべての加熱処理は、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装
置を用いて行えばよい。ＲＴＡ装置を用いることで、短時間であれば、高い温度で熱処理
を行うこともできる。そのため、非晶質部分よりも結晶部分の占める割合の大きい酸化物
半導体膜を形成することができ、生産性の低下を抑制することができる。
ただし、すべての加熱処理に用いられる装置はＲＴＡ装置に限定されず、例えば、抵抗
発熱体などからの熱伝導または熱輻射によって、被処理物を加熱する機構が備えられた装
置を用いればよい。すべての加熱処理に用いられる加熱処理装置として、例えば、電気炉
や、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（
Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置などを挙げることができる。なお、ＬＲＴＡ装置
は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークラ
ンプ、高圧ナトリウムランプまたは高圧水銀ランプなどのランプから発せられる光（電磁
波）の輻射により、被処理物を加熱する装置である。また、ＧＲＴＡ装置は、高温のガス
を熱媒体として用いて被処理物を加熱する装置である。ここで、高温のガスは、被処理物
の加熱温度よりも高いことが好ましい。
なお、窒素の濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃ
ｍ３以下であるＩｎ−Ｇａ−Ｚｎ系金属酸化物を用いると、ｃ軸配向した六方晶の結晶構
造を含む金属酸化物膜が形成され、一または複数のＧａ及びＺｎを有する層が、二層のＩ
ｎ−Ｏの結晶面（インジウムと酸素を含む結晶面）の間に配される。
また、Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物の形成には、例えば、Ｉｎ：Ｓｎ：Ｚｎが原子数
比で、１：２：２、２：１：３、１：１：１、または２０：４５：３５のターゲットを用
いればよい。
以上説明したようにＣＡＡＣ酸化物半導体膜を形成することができる。
ＣＡＡＣ酸化物半導体膜は、非晶質構造の酸化物半導体膜と比較して、金属と酸素の結
合の秩序性が高い。すなわち、酸化物半導体膜が非晶質構造の場合には、隣接する金属に
よって金属原子に配位している酸素原子の数が異なるが、ＣＡＡＣ酸化物半導体膜では金
属原子に配位している酸素原子の数はほぼ一定となる。そのため、微視的なレベルにおい
ても酸素欠損がほぼ見られず、水素原子（水素イオンを含む）やアルカリ金属原子などに
よる電荷の移動や電気伝導性の不安定さを抑制することができる。
従って、ＣＡＡＣ酸化物半導体膜をチャネル形成領域に用いてトランジスタを作製する
と、トランジスタへの光照射またはバイアス−熱ストレス（ＢＴ）の付加を行った後に生
じる、トランジスタのしきい値電圧の変化を抑制することができ、安定した電気的特性を
有するトランジスタを作製することができる。
次に、酸化物半導体膜上にエッチングマスクを形成してエッチングを行うことにより、
酸化物半導体層２１１を形成する（図４（Ａ））。
そして、酸化物半導体層２１１に接して離間して設けられたソース電極２１２ａ及びド
レイン電極２１２ｂを形成する（図４（Ｂ））。
ソース電極２１２ａ及びドレイン電極２１２ｂは、例えば、スパッタリング法を用いて
導電膜（例えば金属膜、または一導電型の不純物元素が添加されたシリコン膜など）を形
成し、該導電膜上にエッチングマスクを形成してエッチングを行うことで選択的に形成す
ればよい。または、インクジェット法などを用いてもよい。なお、ソース電極２１２ａ及
びドレイン電極２１２ｂとなる導電膜は、単層で形成してもよいし、複数の層を積層して
形成してもよい。例えば、Ｔｉ層によりＡｌ層を挟持した３層の積層構造とすればよい。
なお、ソース電極２１２ａ及びドレイン電極２１２ｂとなる層は、信号線としても機能す
る。
次に、酸化物半導体層２１１の少なくともチャネル形成領域上にゲート絶縁膜２１３を
形成し、ゲート絶縁膜２１３の形成後に開口部を形成する（図４（Ｃ））。該開口部はゲ
ート電極２０４と重畳する部分に形成する。
ゲート絶縁膜２１３としては、例えば、スパッタリング法を用いて絶縁性材料（例えば
、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンまたは酸化シリコンなど）膜を形
成すればよい。なお、ゲート絶縁膜２１３は、単層で形成してもよいし、複数の層を積層
して形成してもよい。ここでは、例えば、窒化シリコン層上に酸化窒化シリコン層が積層
された２層の積層構造とする。なお、ゲート絶縁膜２１３をスパッタリング法により形成
すると、酸化物半導体層２１１に水素及び水分が混入することを防ぐことができる。また
、ゲート絶縁膜２１３を絶縁性酸化物膜とすると、酸素を供給して酸素欠損を埋めること
ができるため好ましい。
なお、「窒化酸化シリコン」とは、その組成として、酸素よりも窒素の含有量が多いも
のをいう。なお、「酸化窒化シリコン」とは、その組成として、窒素よりも酸素の含有量
が多いものをいう。
ここで、酸化物半導体膜の加工は、ドライエッチングにより行えばよい。ドライエッチ
ングに用いるエッチングガスとしては、例えば塩素ガス、または三塩化ホウ素ガスと塩素
ガスの混合ガスを用いればよい。ただし、これに限定されず、ウエットエッチングを用い
てもよいし、酸化物半導体膜を加工することができる他の手段を用いてもよい。
ゲート絶縁膜２１３は、少なくとも酸化物半導体層２１１に接する部分に酸素を含み、
酸素の一部が加熱により脱離する絶縁性酸化物により形成することが好ましい。すなわち
、層間絶縁膜２０５の材料として例示列挙したものを用いることが好ましい。ゲート絶縁
膜２１３の酸化物半導体層２１１と接する部分を酸化シリコンにより形成すると、酸化物
半導体層２１１に酸素を拡散させることができ、トランジスタの低抵抗化を防止すること
ができる。
なお、ゲート絶縁膜２１３として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添
加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムア
ルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムまたは酸化ラン
タンなどのｈｉｇｈ−ｋ材料を用いると、ゲートリーク電流を低減することができる。こ
こで、ゲートリーク電流とは、ゲート電極とソース電極またはドレイン電極の間に流れる
リーク電流をいう。さらには、前記ｈｉｇｈ−ｋ材料により形成される層と、酸化シリコ
ン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化
アルミニウム及び酸化ガリウムにより形成される層が積層されていてもよい。ただし、ゲ
ート絶縁膜２１３を積層構造とする場合であっても、酸化物半導体層２１１に接する部分
は、絶縁性酸化物であることが好ましい。
ゲート絶縁膜２１３は、スパッタリング法により形成すればよい。また、ゲート絶縁膜
２１３の厚さは、１ｎｍ以上３００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下とすれ
ばよい。ゲート絶縁膜２１３の厚さを５ｎｍ以上とすると、ゲートリーク電流を特に小さ
くすることができる。
ここで、更に、不活性ガス雰囲気下、または酸素ガス雰囲気下で第３の加熱処理（好ま
しくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行ってもよい。
第３の加熱処理により、酸化物半導体層２１１中に残留する水素若しくは水分をゲート絶
縁膜に拡散させることができる。さらには、第３の加熱処理を行うことで、ゲート絶縁膜
２１３を供給源として酸化物半導体層２１１に酸素を供給することができる。
また、ここで第３の加熱処理は、酸化物半導体層２１１上にゲート絶縁膜２１３を形成
した後に行ったが、タイミングはこれに限定されない。電極２１４ａ及びゲート電極２１
４ｂ、または電極２１４ａ及びゲート電極２１４ｂとなる導電膜を形成した後に行っても
よい。
なお、ここで酸化物半導体層２１１の水素濃度は５．０×１０１９ａｔｏｍｓ／ｃｍ３
以下、好ましくは５．０×１０１８ａｔｏｍｓ／ｃｍ３以下とするとよい。このように水
素濃度を低くすることで、トランジスタのしきい値電圧がマイナスにシフトすることを防
止することができる。
なお、酸化物半導体層２１１のキャリア濃度は１．０×１０１４／ｃｍ３未満まで小さ
くすることが好ましい。キャリア濃度を小さくするとオフ電流を低く抑えることができる
。
次に、ゲート絶縁膜２１３上に導電膜を形成し、該導電膜上にエッチングマスクを形成
してエッチングを行うことにより、電極２１４ａ及びゲート電極２１４ｂを形成する（図
４（Ｄ））。
電極２１４ａ及びゲート電極２１４ｂは、ソース電極２１２ａ及びドレイン電極２１２
ｂと同様の材料及び方法により形成すればよい。
なお、図示していないが、酸化物半導体層２１１にドーパントを添加して、酸化物半導
体層２１１にソース領域及びドレイン領域を形成することが好ましい。
ここで、ドーパントの添加は、イオンインプランテーション法またはイオンドーピング
法により行えばよい。または、ドーパントを含むガス雰囲気中でプラズマ処理を行うこと
でドーパントの添加を行ってもよい。また、添加するドーパントとしては、窒素、リンま
たはホウ素などを用いればよい。
以上説明したように、図３に示す、半導体基板に設けられたトランジスタ上に酸化物半
導体トランジスタを作製することができる。
上記説明したように、酸化物半導体トランジスタには酸化物半導体を用いることが好ま
しい。酸化物半導体を用いたトランジスタでは、電界効果移動度も高くすることができる
。
ただし、実際の酸化物半導体を用いたトランジスタの電界効果移動度は、本来の移動度
よりも低くなる。移動度を低下させる要因としては半導体内部の欠陥や半導体と絶縁膜と
の界面の欠陥がある。Ｌｅｖｉｎｓｏｎモデルを用いると、半導体内部に欠陥がないと仮
定した場合の電界効果移動度を理論的に導き出せる。
半導体本来の移動度をμ０、測定される電界効果移動度をμとし、半導体中に何らかの
ポテンシャル障壁（粒界など）が存在すると仮定すると、下記の式（３）で表現できる。
ここで、Ｅはポテンシャル障壁の高さ、ｋはボルツマン定数、Ｔは絶対温度である。ま
た、ポテンシャル障壁が欠陥に由来すると仮定すると、Ｌｅｖｉｎｓｏｎモデルでは、ポ
テンシャル障壁は下記の式（４）で表される。
ここで、ｅは電気素量、Ｎはチャネル内の単位面積当たりの平均欠陥密度、εは半導体
の誘電率、ｎは単位面積当たりのチャネルに含まれるキャリア数、Ｃｏｘは単位面積当た
りの容量、Ｖｇはゲート電圧、ｔはチャネルの厚さである。なお、厚さ３０ｎｍ以下の半
導体層であれば、チャネルの厚さは半導体層の厚さと同一として差し支えない。
また、線形領域におけるドレイン電流Ｉｄは、下記の式（５）で表される。
ここで、Ｌはチャネル長、Ｗはチャネル幅であり、Ｌ＝Ｗ＝１０μｍとしている。また
、Ｖｄはドレイン電圧である。式（５）の両辺をＶｇで割り、更に両辺の対数をとると、
下記の式（６）が得られる。
式（６）の右辺はＶｇの関数である。式（６）からわかるように、縦軸をｌｎ（Ｉｄ／
Ｖｇ）、横軸を１／Ｖｇとして実測値をプロットして得られるグラフの直線の傾きから欠
陥密度Ｎが求められる。すなわち、トランジスタのＩｄ―Ｖｇ特性から、欠陥密度を評価
できる。酸化物半導体としては、インジウム（Ｉｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）の比
率が、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１のものでは欠陥密度Ｎは１×１０１２／ｃｍ２程度
である。
このようにして求めた欠陥密度などをもとに式（３）及び式（４）よりμ０＝１２０ｃ
ｍ２／Ｖｓが導出される。欠陥のあるＩｎ−Ｓｎ−Ｚｎ酸化物で測定される移動度は４０
ｃｍ２／Ｖｓ程度である。しかし、上記導出された結果より、半導体内部及び半導体と絶
縁膜の界面に欠陥がない場合の酸化物半導体の移動度μ０は１２０ｃｍ２／Ｖｓとなる。
ただし、半導体内部に欠陥がなくても、トランジスタの輸送特性はチャネルとゲート絶
縁膜との界面での散乱による影響を受ける。すなわち、ゲート絶縁膜界面からｘだけ離れ
た場所における移動度μ１は、下記の式（７）で表される。
ここで、Ｄはゲート方向の電界、Ｂ、ｌは定数である。Ｂ及びｌは、実際の測定結果よ
り求めることができ、上記の測定結果からは、Ｂ＝４．７５×１０７ｃｍ／ｓ、ｌ＝１０
ｎｍ（界面散乱が及ぶ深さ）である。Ｄが増加する（すなわち、ゲート電圧が高くなる）
と数７の第２項が増加するため、移動度μ１は低下することがわかる。
半導体内部の欠陥が無い理想的な酸化物半導体をチャネルに用いたトランジスタの移動
度μ２を計算した結果を図８に示す。なお、計算にはデバイスシミュレーションソフトＳ
ｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅ（シノプシス社製）を使用し、酸化物半導体のバンドギ
ャップを２．８ｅＶ、電子親和力を４．７ｅＶ、比誘電率を１５、厚さを１５ｎｍとした
。さらに、ゲートの仕事関数を５．５ｅＶ、ソースの仕事関数を４．６ｅＶ、ドレインの
仕事関数を４．６ｅＶとした。また、ゲート絶縁膜の厚さは１００ｎｍ、比誘電率は４．
１とした。チャネル長及びチャネル幅はともに１０μｍ、ドレイン電圧Ｖｄは０．１Ｖと
した。
図８で示されるように、ゲート電圧１Ｖ強で移動度１００ｃｍ２／Ｖｓ以上のピークを
つけるが、ゲート電圧がさらに高くなると、界面散乱が大きくなり、移動度が低下する。
なお、界面散乱を低減するためには、上記式（１）などを示して説明したように、半導体
層表面を原子レベルで平坦にすること（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｆｌａｔｎｅｓｓ）
が好ましい。
このような移動度を有する酸化物半導体を用いて微細なトランジスタを作製した場合の
特性の計算結果を図９乃至図１１に示す。ここで、計算に用いたトランジスタの断面構造
を図１２に示す。図１２に示すトランジスタは、酸化物半導体層にｎ＋の導電型を呈する
半導体領域３０３ａ及び半導体領域３０３ｃを有する。計算において、半導体領域３０３
ａ及び半導体領域３０３ｃの抵抗率は２×１０−３Ωｃｍとした。
図１２（Ａ）に示すトランジスタは、下地絶縁膜３０１と、下地絶縁膜３０１に埋め込
まれるように形成された酸化アルミニウムよりなる埋め込み絶縁膜３０２の上に形成され
ており、半導体領域３０３ａ及び半導体領域３０３ｃと、それらに挟まれておりチャネル
形成領域となる真性の半導体領域３０３ｂと、ゲート３０５と、を有する。計算において
、ゲート３０５の幅は３３ｎｍとした。
ゲート３０５と半導体領域３０３ｂの間には、ゲート絶縁膜３０４を有し、また、ゲー
ト３０５の両側面には側壁絶縁物３０６ａおよび側壁絶縁物３０６ｂ、ゲート３０５の上
部には、ゲート３０５と他の配線との短絡を防止するための絶縁膜３０７を有する。側壁
絶縁物の幅は５ｎｍとした。また、半導体領域３０３ａおよび半導体領域３０３ｃに接し
て、ソース３０８ａおよびドレイン３０８ｂを有する。なお、このトランジスタにおける
チャネル幅を４０ｎｍとする。
図１２（Ｂ）に示すトランジスタは、下地絶縁膜３０１と、酸化アルミニウムよりなる
埋め込み絶縁膜３０２の上に形成されており、半導体領域３０３ａ及び半導体領域３０３
ｃと、それらに挟まれておりチャネル形成領域となる真性の半導体領域３０３ｂと、ゲー
ト絶縁膜３０４と、ゲート３０５と、側壁絶縁物３０６ａ及び側壁絶縁物３０６ｂと、絶
縁膜３０７と、ソース３０８ａ及びドレイン３０８ｂと、を有する。
図１２（Ａ）に示すトランジスタと図１２（Ｂ）に示すトランジスタは、側壁絶縁物３
０６ａ及び側壁絶縁物３０６ｂ直下の半導体領域の導電型が異なる。側壁絶縁物３０６ａ
及び側壁絶縁物３０６ｂ直下の半導体領域は、図１２（Ａ）に示すトランジスタではｎ＋
の導電型を呈する領域であるが、図１２（Ｂ）に示すトランジスタでは真性の半導体領域
である。すなわち、半導体領域３０３ａ（半導体領域３０３ｃ）とゲート３０５がＬｏｆ
ｆだけ重ならない領域ができている。この領域をオフセット領域といい、その幅Ｌｏｆｆ
をオフセット長という。オフセット長は、側壁絶縁物３０６ａ（側壁絶縁物３０６ｂ）の
幅と同じである。
その他の計算に使用するパラメータは上述の通りである。計算にはシノプシス社製デバ
イスシミュレーションソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用した。図９は、
図１２（Ａ）に示される構造のトランジスタのドレイン電流（Ｉｄ、実線）及び移動度（
μ、点線）のゲート電圧（Ｖｇ：ソースを基準としたゲートとの電位差）依存性を示す。
ドレイン電流Ｉｄは、ドレイン電圧（Ｖｄ：ソースを基準としたドレインとの電位差）を
＋１Ｖとし、移動度μはドレイン電圧を＋０．１Ｖとして計算したものである。
ゲート絶縁膜の厚さは、図９（Ａ）では１５ｎｍとしており、図９（Ｂ）では１０ｎｍ
としており、図９（Ｃ）は５ｎｍとしている。ゲート絶縁膜が薄くなるほど、特にオフ状
態でのドレイン電流Ｉｄ（オフ電流）が顕著に低下する。一方、移動度μのピーク値やオ
ン状態でのドレイン電流Ｉｄ（オン電流）には目立った変化が無い。
図１０は、図１２（Ｂ）に示すトランジスタで、オフセット長Ｌｏｆｆを５ｎｍとした
ときのドレイン電流Ｉｄ（実線）及び移動度μ（点線）のゲート電圧Ｖｇ依存性を示す。
ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電圧を＋０．１Ｖ
として計算したものである。ゲート絶縁膜の厚さは、図１０（Ａ）では１５ｎｍとしてお
り、図１０（Ｂ）では１０ｎｍとしており、図１０（Ｃ）は５ｎｍとしている。
図１１は、図１２（Ｂ）に示すトランジスタで、オフセット長Ｌｏｆｆを１５ｎｍとし
たもののドレイン電流Ｉｄ（実線）および移動度μ（点線）のゲート電圧依存性を示す。
ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電圧を＋０．１Ｖ
として計算したものである。ゲート絶縁膜の厚さは、図１１（Ａ）では１５ｎｍとしてお
り、図１１（Ｂ）では１０ｎｍとしており、図１１（Ｃ）は５ｎｍとしている。
いずれもゲート絶縁膜が薄くなるほど、オフ電流が顕著に低下する一方、移動度μのピ
ーク値やオン電流には目立った変化が無い。
なお、移動度μのピークは、図９では８０ｃｍ２／Ｖｓ程度であるが、図１０では６０
ｃｍ２／Ｖｓ程度、図１１では４０ｃｍ２／Ｖｓ程度と、オフセット長Ｌｏｆｆが増加す
るほど低下する。また、オフ電流も同様な傾向がある。一方、オン電流にはオフセット長
Ｌｏｆｆの増加にともなって減少するが、オフ電流の低下に比べるとはるかに緩やかであ
る。
以上説明したように、酸化物半導体を用いた酸化物半導体トランジスタは非常に高い移
動度とすることができる。
なお、ここで、酸化物半導体トランジスタとして説明したトランジスタは一例であり、
酸化物半導体トランジスタはこれに限定されず、様々な形態とすることができる。
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体をチャネル形成領域とするトランジスタ
は、該酸化物半導体を形成する際に基板を加熱して成膜すること、或いは酸化物半導体膜
を形成した後に熱処理を行うことで良好な特性を得ることができる。なお、主成分とは組
成比で５ａｔｏｍｉｃ％以上含まれる元素をいう。
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜の成膜後に基板を意図的に加熱するこ
とで、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジス
タのしきい値電圧をプラスシフトさせ、ノーマリ・オフ化させることが可能となる。
例えば、図１３（Ａ）〜（Ｃ）は、Ｉｎ、Ｓｎ、Ｚｎを主成分とし、チャネル長Ｌが３
μｍ、チャネル幅Ｗが１０μｍである酸化物半導体膜と、厚さ１００ｎｍのゲート絶縁膜
を用いたトランジスタの特性である。なお、Ｖｄは１０Ｖとした。
図１３（Ａ）は基板を意図的に加熱せずにスパッタリング法でＩｎ、Ｓｎ、Ｚｎを主成
分とする酸化物半導体膜を形成したときのトランジスタ特性である。このとき電界効果移
動度は１８．８ｃｍ２／Ｖｓｅｃが得られている。一方、基板を意図的に加熱してＩｎ、
Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を形成すると電界効果移動度を向上させること
が可能となる。図１３（Ｂ）は基板を２００℃に加熱してＩｎ、Ｓｎ、Ｚｎを主成分とす
る酸化物半導体膜を形成したときのトランジスタ特性を示すが、電界効果移動度は３２．
２ｃｍ２／Ｖｓｅｃが得られている。
電界効果移動度は、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を形成した後に熱
処理をすることによって、さらに高めることができる。図１３（Ｃ）は、Ｉｎ、Ｓｎ、Ｚ
ｎを主成分とする酸化物半導体膜を２００℃でスパッタリング成膜した後、６５０℃で熱
処理をしたときのトランジスタ特性を示す。このとき電界効果移動度は３４．５ｃｍ２／
Ｖｓｅｃが得られている。
基板を意図的に加熱することでスパッタリング成膜中の水分が酸化物半導体膜中に取り
込まれるのを低減する効果が期待できる。また、成膜後に熱処理をすることによっても、
酸化物半導体膜から水素や水酸基若しくは水分を放出させ除去することができ、上記のよ
うに電界効果移動度を向上させることができる。このような電界効果移動度の向上は、脱
水化・脱水素化による不純物の除去のみならず、高密度化により原子間距離が短くなるた
めとも推定される。また、酸化物半導体から不純物を除去して高純度化することで結晶化
を図ることができる。このように高純度化された非単結晶酸化物半導体は、理想的には１
００ｃｍ２／Ｖｓｅｃを超える電界効果移動度を実現することも可能になると推定される
。
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体に酸素イオンを注入し、熱処理により該
酸化物半導体に含まれる水素や水酸基若しくは水分を放出させ、その熱処理と同時に又は
その後の熱処理により酸化物半導体を結晶化させても良い。このような結晶化若しくは再
結晶化の処理により結晶性の良い非単結晶酸化物半導体を得ることができる。
基板を意図的に加熱して成膜すること及び／又は成膜後に熱処理することの効果は、電
界効果移動度の向上のみならず、トランジスタのノーマリ・オフ化を図ることにも寄与し
ている。基板を意図的に加熱しないで形成されたＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物
半導体膜をチャネル形成領域としたトランジスタは、しきい値電圧がマイナスシフトして
しまう傾向がある。しかし、基板を意図的に加熱して形成された酸化物半導体膜を用いた
場合、このしきい値電圧のマイナスシフト化は解消される。つまり、しきい値電圧はトラ
ンジスタがノーマリ・オフとなる方向に動き、このような傾向は図１３（Ａ）と図１３（
Ｂ）の対比からも確認することができる。
なお、しきい値電圧はＩｎ、Ｓｎ及びＺｎの比率を変えることによっても制御すること
が可能であり、組成比としてＩｎ：Ｓｎ：Ｚｎ＝２：１：３とすることでトランジスタの
ノーマリ・オフ化を期待することができる。また、ターゲットの組成比をＩｎ：Ｓｎ：Ｚ
ｎ＝２：１：３とすることで結晶性の高い酸化物半導体膜を得ることができる。
意図的な基板加熱温度若しくは熱処理温度は、１５０℃以上、好ましくは２００℃以上
、より好ましくは４００℃以上であり、より高温で成膜し或いは熱処理することでトラン
ジスタのノーマリ・オフ化を図ることが可能となる。
また、意図的に基板を加熱した成膜及び／又は成膜後に熱処理をすることで、ゲートバ
イアス・ストレスに対する安定性を高めることができる。例えば、２ＭＶ／ｃｍ、１５０
℃、１時間印加の条件において、ドリフトがそれぞれ±１．５Ｖ未満、好ましくは１．０
Ｖ未満を得ることができる。
実際に、酸化物半導体膜成膜後に加熱処理を行っていない試料１と、６５０℃の加熱処
理を行った試料２のトランジスタに対してＢＴ試験を行った。
まず基板温度を２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ−Ｉｄ特性の測定
を行った。次に、基板温度を１５０℃とし、Ｖｄを０．１Ｖとした。次に、ゲート絶縁膜
に印加される電界強度が２ＭＶ／ｃｍとなるようにＶｇに２０Ｖを印加し、そのまま１時
間保持した。次に、Ｖｇを０Ｖとした。次に、基板温度２５℃とし、Ｖｄを１０Ｖとし、
トランジスタのＶｇ−Ｉｄ測定を行った。これをプラスＢＴ試験と呼ぶ。
同様に、まず基板温度を２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ−Ｉｄ特
性の測定を行った。次に、基板温度を１５０℃とし、Ｖｄを０．１Ｖとした。次に、ゲー
ト絶縁膜に印加される電界強度が−２ＭＶ／ｃｍとなるようにＶｇに−２０Ｖを印加し、
そのまま１時間保持した。次に、Ｖｇを０Ｖとした。次に、基板温度２５℃とし、Ｖｄを
１０Ｖとし、トランジスタのＶｇ−Ｉｄ測定を行った。これをマイナスＢＴ試験と呼ぶ。
試料１のプラスＢＴ試験の結果を図１４（Ａ）に、マイナスＢＴ試験の結果を図１４（
Ｂ）に示す。また、試料２のプラスＢＴ試験の結果を図１５（Ａ）に、マイナスＢＴ試験
の結果を図１５（Ｂ）に示す。
試料１のプラスＢＴ試験およびマイナスＢＴ試験によるしきい値電圧の変動は、それぞ
れ１．８０Ｖおよび−０．４２Ｖであった。また、試料２のプラスＢＴ試験およびマイナ
スＢＴ試験によるしきい値電圧の変動は、それぞれ０．７９Ｖおよび０．７６Ｖであった
。
試料１および試料２のいずれも、ＢＴ試験前後におけるしきい値電圧の変動が小さく、信
頼性が高いことがわかる。
熱処理は酸素を含む雰囲気中で行うことができるが、まず窒素若しくは不活性ガスを含
む雰囲気中、または減圧下での熱処理による脱水化・脱水素化を行ってから酸素を含む雰
囲気中で熱処理を行い酸化物半導体に酸素を加えても良い。最初に脱水化・脱水素化を行
ってから酸素を酸化物半導体に加えることで、熱処理の効果をより高めることができる。
また、熱処理後に酸素を加えるには、酸素イオンを電界で加速して酸化物半導体膜に注入
する方法を適用しても良い。
酸化物半導体中及び積層される膜との界面には、酸素欠損による欠陥が生成されやすい
が、かかる熱処理により酸化物半導体中に酸素を過剰に含ませることにより、定常的に生
成される酸素欠損を過剰な酸素によって補償することが可能となる。過剰酸素は主に格子
間に存在する酸素であり、その酸素濃度は１×１０１６／ｃｍ３以上２×１０２０／ｃｍ
３以下とすれば、結晶に歪み等を与えることなく酸化物半導体中に含ませることができる
。
また、熱処理によって酸化物半導体に結晶が少なくとも一部に含まれるようにすること
で、より安定な酸化物半導体膜を得ることができる。例えば、組成比Ｉｎ：Ｓｎ：Ｚｎ＝
１：１：１のターゲットを用いて、基板を意図的に加熱せずにスパッタリング成膜した酸
化物半導体膜は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）でハローパ
タンが観測される。この成膜された酸化物半導体膜を熱処理することによって結晶化させ
ることができる。熱処理温度は任意であるが、例えば６５０℃の熱処理を行うことで、Ｘ
線回折により明確な回折ピークを観測することができる。
実際に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜のＸＲＤ分析を行った。ＸＲＤ分析には、Ｂｒｕｋｅ
ｒ ＡＸＳ社製Ｘ線回折装置Ｄ８ ＡＤＶＡＮＣＥを用い、Ｏｕｔ−ｏｆ−Ｐｌａｎｅ法
で測定した。
ＸＲＤ分析を行った試料として、試料Ａおよび試料Ｂを用意した。以下に試料Ａおよび
試料Ｂの作製方法を説明する。
脱水素化処理済みの石英基板上にＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を１００ｎｍの厚さで成膜し
た。
Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜は、スパッタリング装置を用い、酸素雰囲気で電力を１００Ｗ
（ＤＣ）として成膜した。ターゲットは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１［原子数比］の
Ｉｎ−Ｓｎ−Ｚｎ−Ｏターゲットを用いた。なお、成膜時の基板加熱温度は２００℃とし
た。このようにして作製した試料を試料Ａとした。
次に、試料Ａと同様の方法で作製した試料に対し加熱処理を６５０℃の温度で行った。
加熱処理は、はじめに窒素雰囲気で１時間の加熱処理を行い、温度を下げずに酸素雰囲気
でさらに１時間の加熱処理を行っている。このようにして作製した試料を試料Ｂとした。
図１８に試料Ａおよび試料ＢのＸＲＤスペクトルを示す。試料Ａでは、結晶由来のピー
クが観測されなかったが、試料Ｂでは、２θが３５ｄｅｇ近傍および３７ｄｅｇ〜３８ｄ
ｅｇに結晶由来のピークが観測された。
このように、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体は成膜時に意図的に加熱す
ること及び／又は成膜後に熱処理することによりトランジスタの特性を向上させることが
できる。
この基板加熱や熱処理は、酸化物半導体にとって悪性の不純物である水素や水酸基を膜
中に含ませないようにすること、或いは膜中から除去する作用がある。すなわち、酸化物
半導体中でドナー不純物となる水素を除去することで高純度化を図ることができ、それに
よってトランジスタのノーマリ・オフ化を図ることができ、酸化物半導体が高純度化され
ることによりオフ電流を１ａＡ／μｍ以下にすることができる。ここで、上記オフ電流値
の単位は、チャネル幅１μｍあたりの電流値を示す。
図１９に、トランジスタのオフ電流と測定時の基板温度（絶対温度）の逆数との関係を
示す。ここでは、簡単のため測定時の基板温度の逆数に１０００を掛けた数値（１０００
／Ｔ）を横軸としている。
具体的には、図１９に示すように、基板温度が１２５℃の場合には０．１ａＡ／μｍ（
１×１０−１９Ａ／μｍ）以下、８５℃の場合には１０ｚＡ／μｍ（１×１０−２０Ａ／
μｍ）以下であった。電流値の対数が温度の逆数に比例することから、室温（２７℃）の
場合には０．１ｚＡ／μｍ（１×１０−２２Ａ／μｍ）以下であると予想される。従って
、オフ電流を１２５℃において１ａＡ／μｍ（１×１０−１８Ａ／μｍ）以下に、８５℃
において１００ｚＡ／μｍ（１×１０−１９Ａ／μｍ）以下に、室温において１ｚＡ／μ
ｍ（１×１０−２１Ａ／μｍ）以下にすることができる。
もっとも、酸化物半導体膜の成膜時に水素や水分が膜中に混入しないように、成膜室外
部からのリークや成膜室内の内壁からの脱ガスを十分抑え、スパッタガスの高純度化を図
ることが好ましい。例えば、スパッタガスは水分が膜中に含まれないように露点−７０℃
以下であるガスを用いることが好ましい。また、ターゲットそのものに水素や水分などの
不純物が含まれていていないように、高純度化されたターゲットを用いることが好ましい
。Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体は熱処理によって膜中の水分を除去する
ことができるが、Ｉｎ、Ｇａ、Ｚｎを主成分とする酸化物半導体と比べて水分の放出温度
が高いため、好ましくは最初から水分の含まれない膜を形成しておくことが好ましい。
また、酸化物半導体膜成膜後に６５０℃の加熱処理を行った試料のトランジスタにおい
て、基板温度と電気的特性の関係について評価した。
測定に用いたトランジスタは、チャネル長Ｌが３μｍ、チャネル幅Ｗが１０μｍ、Ｌｏ
ｖが０μｍ、ｄＷが０μｍである。なお、Ｖｄは１０Ｖとした。なお、基板温度は−４０
℃、−２５℃、２５℃、７５℃、１２５℃および１５０℃で行った。ここで、トランジス
タにおいて、ゲート電極と一対の電極とチャネル長方向に重畳する幅をＬｏｖと呼び、酸
化物半導体膜に対する一対の電極のチャネル幅方向へのはみ出しをｄＷと呼ぶ。
図１６に、Ｉｄ（実線）および電界効果移動度（点線）のＶｇ依存性を示す。また、図
１７（Ａ）に基板温度としきい値電圧の関係を、図１７（Ｂ）に基板温度と電界効果移動
度の関係を示す。
図１７（Ａ）より、基板温度が高いほどしきい値電圧は低くなることがわかる。なお、
その範囲は−４０℃〜１５０℃で１．０９Ｖ〜−０．２３Ｖであった。
また、図１７（Ｂ）より、基板温度が高いほど電界効果移動度が低くなることがわかる
。なお、その範囲は−４０℃〜１５０℃で３６ｃｍ２／Ｖｓ〜３２ｃｍ２／Ｖｓであった
。従って、上述の温度範囲において電気的特性の変動が小さいことがわかる。
上記のようなＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体をチャネル形成領域とする
トランジスタによれば、オフ電流を１ａＡ／μｍ以下に保ちつつ、電界効果移動度を３０
ｃｍ２／Ｖｓｅｃ以上、好ましくは４０ｃｍ２／Ｖｓｅｃ以上、より好ましくは６０ｃｍ
２／Ｖｓｅｃ以上とし、ＬＳＩで要求されるオン電流の値を満たすことができる。例えば
、Ｌ／Ｗ＝３３ｎｍ／４０ｎｍのＦＥＴで、ゲート電圧２．７Ｖ、ドレイン電圧１．０Ｖ
のとき１２μＡ以上のオン電流を流すことができる。またトランジスタの動作に求められ
る温度範囲においても、十分な電気的特性を確保することができる。
１００ 半導体装置
１０２ 制御回路
１０４ ＣＰＵ
１０６ タイマー
１０８ モニター回路
１１０ ＥＮ信号制御回路
１１２ 方式記憶用記憶素子
１１４ インターフェース
１１６ データ記憶用記憶素子
１１８ フリップフロップ回路
１２０ 論理回路
１２２ 部分
１５２ 第１のトランスミッションゲート
１５４ 第１のクロックドインバータ回路
１５６ 第２のクロックドインバータ回路
１５８ 第２のトランスミッションゲート
１６０ インバータ回路
１６２ 第３のクロックドインバータ回路
１６４ トランジスタ
１６６ 容量素子
２００ ｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体
基板
２０１ 高濃度不純物領域
２０２ 低濃度不純物領域
２０３ ゲート絶縁膜
２０４ ゲート電極
２０５ 層間絶縁膜
２１０ 酸化物半導体層にチャネル形成領域を有するトランジスタ
２１１ 酸化物半導体層
２１２ａ ソース電極
２１２ｂ ドレイン電極
２１３ ゲート絶縁膜
２１４ａ 電極
２１４ｂ ゲート電極
３０１ 下地絶縁膜
３０２ 埋め込み絶縁膜
３０３ａ 半導体領域
３０３ｂ 半導体領域
３０３ｃ 半導体領域
３０４ ゲート絶縁膜
３０５ ゲート
３０６ａ 側壁絶縁物
３０６ｂ 側壁絶縁物
３０７ 絶縁膜
３０８ａ ソース
３０８ｂ ドレイン

Claims (1)

  1. 第１のトランジスタと、前記第１のトランジスタ上の第２のトランジスタと、を有し、
    前記第１のトランジスタは、
    半導体基板に設けられたチャネル形成領域、高濃度不純物領域、低濃度不純物領域を有し、
    前記半導体基板に接する第１のゲート絶縁膜及び層間絶縁膜を有し、
    前記第１のゲート絶縁膜上に第１のゲート電極を有し、
    前記第２のトランジスタは、
    酸化物半導体層を有し、
    前記酸化物半導体層上にソース電極、ドレイン電極及び第２のゲート絶縁膜を有し、
    前記第２のゲート絶縁膜上に第２のゲート電極を有し、
    前記層間絶縁膜の上面は平坦であり、
    前記層間絶縁膜の上面に前記酸化物半導体層を有し、
    前記第１のゲート電極上に接し、前記第２のゲート電極と電気的に接続する電極を有する、半導体装置。
JP2016086120A 2011-05-13 2016-04-22 半導体装置 Expired - Fee Related JP6243959B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011108623 2011-05-13
JP2011108623 2011-05-13

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012105341A Division JP2012257209A (ja) 2011-05-13 2012-05-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2016131261A true JP2016131261A (ja) 2016-07-21
JP6243959B2 JP6243959B2 (ja) 2017-12-06

Family

ID=47141789

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012105341A Withdrawn JP2012257209A (ja) 2011-05-13 2012-05-02 半導体装置
JP2016086120A Expired - Fee Related JP6243959B2 (ja) 2011-05-13 2016-04-22 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012105341A Withdrawn JP2012257209A (ja) 2011-05-13 2012-05-02 半導体装置

Country Status (4)

Country Link
US (1) US8817527B2 (ja)
JP (2) JP2012257209A (ja)
TW (1) TWI522791B (ja)
WO (1) WO2012157472A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8792260B2 (en) 2010-09-27 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Rectifier circuit and semiconductor device using the same
TWI590249B (zh) * 2010-12-03 2017-07-01 半導體能源研究所股份有限公司 積體電路，其驅動方法，及半導體裝置
KR102081792B1 (ko) 2011-05-19 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산회로 및 연산회로의 구동방법
US9287370B2 (en) 2012-03-02 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Memory device comprising a transistor including an oxide semiconductor and semiconductor device including the same
US9673786B2 (en) * 2013-04-12 2017-06-06 Qualcomm Incorporated Flip-flop with reduced retention voltage
US20180018565A1 (en) * 2016-07-14 2018-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display system, and electronic device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60151147U (ja) * 1984-03-16 1985-10-07 ソニー株式会社 半導体装置
JPH1093099A (ja) * 1996-09-18 1998-04-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2006286752A (ja) * 2005-03-31 2006-10-19 Sharp Corp ３次元半導体集積回路装置の製造方法および３次元半導体集積回路装置
JP2009135350A (ja) * 2007-12-03 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010003910A (ja) * 2008-06-20 2010-01-07 Toshiba Mobile Display Co Ltd 表示素子
JP2010141230A (ja) * 2008-12-15 2010-06-24 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US20110101333A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61107414A (ja) * 1984-10-30 1986-05-26 Toshiba Corp 文書作成装置
JPH0553386A (ja) * 1991-08-26 1993-03-05 Mita Ind Co Ltd 画像形成装置用バツクアツプ制御装置
JPH05110392A (ja) * 1991-10-16 1993-04-30 Hitachi Ltd 状態保持回路を具備する集積回路
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
US5687382A (en) * 1995-06-07 1997-11-11 Hitachi America, Ltd. High speed, reduced power memory system implemented according to access frequency
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10240391A (ja) * 1997-03-03 1998-09-11 Toshiba Corp 携帯型ドキュメント表示／処理装置及び同装置に適用されるパワー管理制御方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001243697A (ja) * 2000-02-24 2001-09-07 Hitachi Ltd ディスク装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4133877B2 (ja) * 2004-03-12 2008-08-13 シャープ株式会社 データ記憶装置及び撮像装置
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006050208A (ja) * 2004-08-04 2006-02-16 Denso Corp 電源瞬断対応論理回路
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5023709B2 (ja) * 2006-04-03 2012-09-12 株式会社デンソー 通信システム及び通信装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2010015316A (ja) * 2008-07-02 2010-01-21 Okuma Corp 数値制御装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2011052351A1 (en) 2009-10-29 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102281043B1 (ko) 2009-10-29 2021-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102668077B (zh) 2009-11-20 2015-05-13 株式会社半导体能源研究所 非易失性锁存电路和逻辑电路,以及使用其的半导体器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60151147U (ja) * 1984-03-16 1985-10-07 ソニー株式会社 半導体装置
JPH1093099A (ja) * 1996-09-18 1998-04-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2006286752A (ja) * 2005-03-31 2006-10-19 Sharp Corp ３次元半導体集積回路装置の製造方法および３次元半導体集積回路装置
JP2009135350A (ja) * 2007-12-03 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010003910A (ja) * 2008-06-20 2010-01-07 Toshiba Mobile Display Co Ltd 表示素子
JP2010141230A (ja) * 2008-12-15 2010-06-24 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US20110101333A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20120287703A1 (en) 2012-11-15
JP6243959B2 (ja) 2017-12-06
TW201301015A (zh) 2013-01-01
TWI522791B (zh) 2016-02-21
US8817527B2 (en) 2014-08-26
JP2012257209A (ja) 2012-12-27
WO2012157472A1 (en) 2012-11-22

Similar Documents

Publication Publication Date Title
JP7183243B2 (ja) 半導体装置
JP6243959B2 (ja) 半導体装置
JP6080408B2 (ja) イメージセンサ
TWI521539B (zh) 半導體裝置的驅動方法
JP5800631B2 (ja) 半導体装置
JP5886128B2 (ja) 半導体装置
JP5815466B2 (ja) 半導体装置
KR101984310B1 (ko) 반도체 장치
JP5886127B2 (ja) 半導体装置
JP5960493B2 (ja) 半導体装置
JP6076616B2 (ja) 半導体装置
JP5936908B2 (ja) パリティビット出力回路およびパリティチェック回路
KR20120127295A (ko) 반도체 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171110

R150 Certificate of patent or registration of utility model

Ref document number: 6243959

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees