JP2016127289A - 発光素子、発光素子アレイ及びそれを含む照明装置 - Google Patents

発光素子、発光素子アレイ及びそれを含む照明装置 Download PDF

Info

Publication number
JP2016127289A
JP2016127289A JP2015252329A JP2015252329A JP2016127289A JP 2016127289 A JP2016127289 A JP 2016127289A JP 2015252329 A JP2015252329 A JP 2015252329A JP 2015252329 A JP2015252329 A JP 2015252329A JP 2016127289 A JP2016127289 A JP 2016127289A
Authority
JP
Japan
Prior art keywords
light emitting
electrode
semiconductor layer
layer
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015252329A
Other languages
English (en)
Other versions
JP2016127289A5 (ja
JP6755656B2 (ja
Inventor
イ・ゴンファ
Keon Hwa Lee
チョイ・カンキ
Kwang Ki Choi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2016127289A publication Critical patent/JP2016127289A/ja
Publication of JP2016127289A5 publication Critical patent/JP2016127289A5/ja
Application granted granted Critical
Publication of JP6755656B2 publication Critical patent/JP6755656B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

【課題】生産効率が改善された発光素子及び発光素子アレイを具現する。【解決手段】第１導電型半導体層１２２、第１導電型半導体層上の活性層及び活性層上の第２導電型半導体層を含む発光構造物、第１導電型半導体層と電気的に接触する第１電極１４２、発光構造物の一部分及び第１電極の上に配置される絶縁層１５０、及び第２導電型半導体層と電気的に接触する第２電極１４６を含み、第１電極は、第１導電型半導体層の側面から突出するように設けられる第１部分を含む。【選択図】図５

Description

実施例は、発光素子、発光素子アレイ及びそれを含む照明装置に関する。
ＧａＮ、ＡｌＧａＮなどのＩＩＩ−Ｖ族化合物半導体は、広くて調整が容易なバンドギャップエネルギーを有するなどの多くの利点により、光電子工学分野（ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ）と電子素子などのために広範囲に使用される。
特に、半導体のＩＩＩ−Ｖ族又はＩＩ−ＶＩ族化合物半導体物質を用いた発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）やレーザーダイオードのような発光素子は、薄膜成長技術及び素子材料の開発によって赤色、緑色、青色及び紫外線などの様々な色を具現することができ、蛍光物質を用いたり、色を組み合わせたりすることによって効率の良い白色光線も具現可能であり、蛍光灯、白熱灯などの既存の光源に比べて低消費電力、半永久的な寿命、速い応答速度、安全性、環境親和性の利点を有する。
したがって、光通信手段の送信モジュール、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）表示装置のバックライトを構成する冷陰極管（ＣＣＦＬ：Ｃｏｌｄ Ｃａｔｈｏｄｅ Ｆｌｕｏｒｅｓｃｅｎｃｅ Ｌａｍｐ）を代替する発光ダイオードバックライト、蛍光灯や白熱電球を代替し得る白色発光ダイオード照明装置、自動車のヘッドライト及び信号灯にまでその応用が拡大されている。
また、最近は、携帯用機器などの光源又は照明装置への応用が増加するに伴い、光特性に優れながらも、小型サイズである発光ダイオードの開発が行われている。
特に、複数個の発光ダイオードをＰＣＢ基板に配列して電気的に接続する発光素子アレイの場合、小型化された発光素子によって、貼り合わせ工程や配線工程などにおいて精密な工程管理が必要であるため、生産効率の改善が必要な状況である。
実施例は、回路基板との貼り合わせ工程の前にウエハレベルで電極配線を形成することで、生産効率が改善された発光素子及び発光素子アレイを具現しようとする。
本発明は、上述した課題を解決するために、第１導電型半導体層、前記第１導電型半導体層上の活性層及び前記活性層上の第２導電型半導体層を含む発光構造物と、前記第１導電型半導体層と電気的に接触する第１電極と、前記発光構造物の一部分及び前記第１電極の上に配置される絶縁層と、前記第２導電型半導体層と電気的に接触する第２電極とを含み、前記第１電極は、前記第１導電型半導体層の側面から突出するように設けられる第１部分を含む、発光素子を提供することを課題の解決手段とする。
また、前記第１導電型半導体層は第１メサ領域及び第２メサ領域を含み、前記第１メサ領域上に前記活性層及び前記第２導電型半導体層が配置される、発光素子を提供することを課題の解決手段とする。
また、前記第１電極の前記第１部分は、前記第１導電型半導体層の前記第２メサ領域の側面から突出して配置される、発光素子を提供することを課題の解決手段とする。
また、前記第１電極は、前記第１導電型半導体層の前記第２メサ領域の側面に配置される第２部分をさらに含む、発光素子を提供することを課題の解決手段とする。
また、前記第１電極は、前記第１導電型半導体層の前記第２メサ領域の上部面に配置される第３部分をさらに含む、発光素子を提供することを課題の解決手段とする。
また、前記第１電極の前記第１部分の下部面の高さは、前記第１導電型半導体層の底面の高さと同一である、発光素子を提供することを課題の解決手段とする。
また、回路基板と、前記回路基板上に配置され、第１導電型半導体層と活性層及び第２導電型半導体層を含む発光構造物、前記第１導電型半導体層と電気的に接触する第１電極、及び前記第２導電型半導体層と電気的に接触する第２電極を含み、前記第１電極は、前記第１導電型半導体層の側面から突出する第１部分を含む、複数個の発光素子と、前記発光構造物の一部分及び前記第１電極の上に配置される絶縁層と、前記回路基板と前記複数個の発光素子との間に充填される絶縁性レジン層と、前記複数個の発光素子のうち第１方向に隣接する前記複数個の発光素子の前記第１電極と電気的に接触する少なくとも１つ以上の第１電極線と、前記複数個の発光素子のうち前記第１方向と交差する第２方向に隣接する前記複数個の発光素子の前記第２電極と電気的に接触する少なくとも１つ以上の第２電極線とを含む、発光素子アレイを提供することを課題の解決手段とする。
また、前記発光素子の前記第１導電型半導体層は第１メサ領域及び第２メサ領域を含み、前記第１メサ領域上に前記活性層及び前記第２導電型半導体層が配置され、前記第１電極の前記第１部分は、前記第１導電型半導体層の前記第２メサ領域の側面から突出して配置される、発光素子アレイを提供することを課題の解決手段とする。
また、前記第１電極線の下部面は、前記第１電極の前記第１部分の上部面と接触するように設けられる、発光素子アレイを提供することを課題の解決手段とする。
また、前記第１電極は、前記第１導電型半導体層の前記第２メサ領域の側面に配置される第２部分をさらに含み、前記第１電極線は、前記第１電極の前記第２部分の少なくとも一部の領域と接触するように設けられる、発光素子アレイを提供することを課題の解決手段とする。
また、前記第１電極は、前記第１導電型半導体層の前記第２メサ領域の上部面に配置される第３部分をさらに含み、前記第１電極線の上部面の高さは、前記第１電極の前記第３部分の上部面の高さよりも低くなるように設けられる、発光素子アレイを提供することを課題の解決手段とする。
また、前記絶縁層はＤＢＲ（ＤＩＳＴＲＩＢＵＴＥＤ ＢＲＡＧＧ ＲＥＦＬＥＣＴＯＲ）構造で設けられる、発光素子アレイを提供することを課題の解決手段とする。
また、前記絶縁層は、ＳｉＯ２、Ｓｉ３Ｎ４またはポリイミド化合物のうち少なくとも１つを含む、発光素子アレイを提供することを課題の解決手段とする。
また、前記第１電極は、オーミック層、反射層及び結合層を含む、発光素子アレイを提供することを課題の解決手段とする。
また、前記第２電極は、オーミック層及び反射層を含む、発光素子アレイを提供することを課題の解決手段とする。
また、前記第１電極線は、第１面上で前記絶縁層と接触するように設けられ、前記第１面と対向する第２面は露出するように配置される、発光素子アレイを提供することを課題の解決手段とする。
また、前記第２電極線は、第１面で前記絶縁性レジン層に露出するように設けられ、前記第１面と対向する第２面で前記絶縁層と接触する、発光素子アレイを提供することを課題の解決手段とする。
また、前記第２導電型半導体層は前記第１メサ領域上に配置され、前記第２電極は前記第２導電型半導体層上に配置され、前記第１メサ領域の前記第２導電型半導体層上に導電層をさらに含む、発光素子アレイを提供することを課題の解決手段とする。
また、前記少なくとも１つ以上の第１電極線は、前記第１方向に対して所定の角度傾斜するように配置される、発光素子アレイを提供することを課題の解決手段とする。
また、回路基板と、前記回路基板上に配置され、第１導電型半導体層と活性層及び第２導電型半導体層を含む発光構造物、前記第１導電型半導体層と電気的に接触する第１電極、及び前記第２導電型半導体層と電気的に接触する第２電極を含み、前記第１電極は、前記第１導電型半導体層の側面から突出する第１部分を含む、複数個の発光素子と、前記発光構造物の一部分及び前記第１電極の上に配置される絶縁層と、前記回路基板と前記複数個の発光素子との間に充填され、導電性ボールを有するレジン層と、前記複数個の発光素子のうち第１方向に隣接する前記複数個の発光素子の前記第１電極と電気的に接触する少なくとも１つ以上の第１電極線と、前記複数個の発光素子のうち前記第１方向と交差する第２方向に隣接する前記複数個の発光素子の前記第２電極と電気的に接触する少なくとも１つ以上の第２電極線とを含む、発光素子アレイ、及び前記発光素子アレイで励起される光の経路を変更する光学部材を含む、照明装置を提供することを課題の解決手段とする。
実施例に係る発光素子アレイ及び照明装置は、ウエハレベルで各発光素子の電極を互いに接続した電極線パターンを形成することによって、回路基板との貼り合わせ工程を容易に行うことができ、発光素子を成長させるための基板を除去する工程において半導体層の損傷を低減して生産性を向上させることができる。
下記の図面を参照して実施形態について詳細に説明する。ただし、図面中、同一の構成要素には同一の参照符号を付する。
一実施例の発光素子アレイの断面図である。 発光素子の一実施例を示す図である。 発光素子の一実施例を示す図である。 発光素子の一実施例を示す図である。 図１の複数の発光素子の配列を示す図である。 一実施例の発光素子アレイの断面図である。 図４の複数の発光素子の配列を示す図である。 一実施例の発光素子アレイの断面図である。 図６の複数の発光素子の配列に対する平面図である。 複数の発光素子の配列に対する一実施例の平面図である。 複数の発光素子の配列に対する一実施例の平面図である。 発光素子アレイの製造工程を示す図である。 発光素子アレイの製造工程を示す図である。 発光素子アレイの製造工程を示す図である。 発光素子アレイの製造工程を示す図である。 発光素子アレイの製造工程を示す図である。 発光素子アレイの製造工程を示す図である。 発光素子アレイの製造工程を示す図である。 発光素子アレイの製造工程を示す図である。 スマートウォッチの一実施例を示す図である。
以下、上記の目的を具体的に実現できる本発明の実施例を、添付の図面を参照して説明する。
本発明に係る実施例の説明において、各構成要素（ｅｌｅｍｅｎｔ）の「上（上部）又は下（下部）（ｏｎ ｏｒ ｕｎｄｅｒ）」に形成されると記載される場合において、上（上部）又は下（下部）は、２つの構成要素が互いに直接（ｄｉｒｅｃｔｌｙ）接触したり、１つ以上の他の構成要素が前記２つの構成要素の間に配置されて（ｉｎｄｉｒｅｃｔｌｙ）形成されることを全て含む。また、「上（上部）又は下（下部）」と表現される場合、一つの構成要素を基準として上側方向のみならず、下側方向の意味も含むことができる。
また、以下で使用される「第１」及び「第２」、「上／上部／上側」及び「下／下部／下側」などのような関係的用語は、かかる実体または要素間のいかなる物理的又は論理的関係、または順序を必ず要求したり、内包したりすることなく、ある一つの実体または要素を他の実体または要素と区別するためにのみ用いることもできる。
図面において、各層の厚さや大きさは、説明の便宜及び明確性のために誇張されたり、省略されたり、または概略的に示されている。また、各構成要素の大きさは実際の大きさを全的に反映するものではない。
図１は、発光素子アレイの一実施例を示す断面図である。
実施例に係る発光素子アレイは、回路基板２００、回路基板上に配置された複数の発光素子、及び回路基板と複数の発光素子との間に充填されるレジン層２１０を含むことができる。
回路基板２００は、ＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）またはＦＰＣＢ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）であってもよい。
図１において、回路基板２００の表面には、後述する発光素子の第２電極１４６と対向する位置に電極パターンを形成することができる。例えば、回路基板２００上に形成された電極パターンと複数の発光素子の第２電極１４６は電気的に接続され得る。
回路基板２００として、柔軟性のあるＦＰＣＢ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）が使用される場合、発光素子アレイ全体は、支持するＦＰＣＢの柔軟性によって曲げ可能な発光素子アレイを具現することができる。
回路基板２００上には複数の発光素子が配置されてもよい。
図２Ａ乃至図２Ｃは、発光素子１００ａ，１００ｂ，１００ｃの一実施例を示す図である。
図２Ａは、図１に示された発光素子アレイに含まれる発光素子の実施例であり得る。また、図２Ｂ及び図２Ｃは、図２Ａと第１電極１４２の配置が異なる発光素子の実施例であり得る。
図２Ａ乃至図２Ｃの実施例において、発光素子１００ａ，１００ｂ，１００ｃは、第１導電型半導体層１２２、第１導電型半導体層上に配置される活性層１２４及び活性層上に配置される第２導電型半導体層１２６を含む発光構造物１２０と、第１導電型半導体層１２２上の第１電極１４２と、第２導電型半導体層１２６上の第２電極１４６とを含むことができる。
また、第２導電型半導体層１２６上には導電層１３０をさらに含むことができ、このとき、第２電極１４６は導電層１３０上に配置することができる。
第１導電型半導体層１２２は、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族などの化合物半導体で具現することができ、第１導電型ドーパントがドープされてもよい。第１導電型半導体層１２２は、ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体物質、ＡｌＧａＮ、ＧａＮ、ＩｎＡｌＧａＮ、ＡｌＧａＡｓ、ＧａＰ、ＧａＡｓ、ＧａＡｓＰ、ＡｌＧａＩｎＰのいずれか１つ以上で形成されてもよい。
第１導電型半導体層１２２がｎ型半導体層である場合、第１導電型ドーパントは、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅなどのようなｎ型ドーパントを含むことができる。第１導電型半導体層１２２は単層または多層に形成されてもよく、これに限定されない。
活性層１２４は、第１導電型半導体層１２２と第２導電型半導体層１２６との間に配置され、単一井戸構造、多重井戸構造、単一量子井戸構造、多重量子井戸（ＭＱＷ：Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）構造、量子点構造または量子線構造のいずれか１つを含むことができる。
活性層１２４は、ＩＩＩ−Ｖ族元素の化合物半導体材料を用いて井戸層と障壁層、例えば、ＡｌＧａＮ／ＡｌＧａＮ、ＩｎＧａＮ／ＧａＮ、ＩｎＧａＮ／ＩｎＧａＮ、ＡｌＧａＮ／ＧａＮ、ＩｎＡｌＧａＮ／ＧａＮ、ＧａＡｓ（ＩｎＧａＡｓ）／ＡｌＧａＡｓ、ＧａＰ（ＩｎＧａＰ）／ＡｌＧａＰのいずれか１つ以上のペア構造で形成されてもよいが、これに限定されない。井戸層は、障壁層のエネルギーバンドギャップよりも小さいエネルギーバンドギャップを有する物質で形成することができる。
第２導電型半導体層１２６は、活性層１２４の表面に半導体化合物で形成することができる。第２導電型半導体層１２６は、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族などの化合物半導体で具現することができ、第２導電型ドーパントがドープされてもよい。第２導電型半導体層１２６は、例えば、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体物質、ＡｌＧａＮ、ＧａＮ ＡｌＩｎＮ、ＡｌＧａＡｓ、ＧａＰ、ＧａＡｓ、ＧａＡｓＰ、ＡｌＧａＩｎＰのいずれか１つ以上で形成されてもよく、例えば、第２導電型半導体層１２６がＡｌｘＧａ（１−ｘ）Ｎからなることができる。
第２導電型半導体層１２６がｐ型半導体層である場合、第２導電型ドーパントは、Ｍｇ、Ｚｎ、Ｃａ、Ｓｒ、Ｂａなどのようなｐ型ドーパントであってもよい。第２導電型半導体層１２６は、単層または多層に形成されてもよく、これに限定されない。
第２導電型半導体層１２６上には導電層１３０が配置されてもよい。
導電層１３０は、第２導電型半導体層１２６の電気的特性を向上させ、第２電極１４６との電気的接触を改善することができる。導電層１３０は、複数の層またはパターンを有して形成されてもよく、導電層１３０は、透過性を有する透明電極層で形成されてもよい。
導電層１３０は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＺＴＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｔｉｎ Ｏｘｉｄｅ）、ＩＡＺＯ（Ｉｎｄｉｕｍ Ａｌｕｍｉｎｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＧＴＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＡＺＯ（Ａｌｕｍｉｎｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＡＴＯ（Ａｎｔｉｍｏｎｙ Ｔｉｎ Ｏｘｉｄｅ）、ＧＺＯ（Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＺＯＮ（ＩＺＯ Ｎｉｔｒｉｄｅ）、ＡＧＺＯ（Ａｌ−Ｇａ ＺｎＯ）、ＩＧＺＯ（Ｉｎ−Ｇａ ＺｎＯ）、ＺｎＯ（Ｚｉｎｃ Ｏｘｉｄｅ）、ＩｒＯｘ（Ｉｒｉｄｉｕｍ Ｏｘｉｄｅ）、ＲｕＯｘ（Ｒｕｔｈｅｎｉｕｍ Ｏｘｉｄｅ）、ＮｉＯ（Ｎｉｃｋｅｌ Ｏｘｉｄｅ）、ＲｕＯｘ／ＩＴＯ、Ｎｉ／ＩｒＯｘ／Ａｕ（Ｇｏｌｄ）のうちの少なくとも１つを含んで形成されてもよいが、このような材料に限定されない。
図２Ａ乃至図２Ｃを参照すると、発光構造物１２０は、少なくとも１つのメサ（Ｍｅｓａ）領域を有することができる。ここで、メサ領域は、メサエッチングによって形成された構造物の上部面と側面を含む領域に該当する。
例えば、図２Ａ乃至図２Ｃの発光素子の第１メサ（Ｆｉｒｓｔ Ｍｅｓａ）領域は第１導電型半導体層１２２、活性層１２４及び第２導電型半導体層１２６を含むことができ、第２メサ（Ｓｅｃｏｎｄ Ｍｅｓａ）領域は第１導電型半導体層１２２のみを含むことができる。また、第１メサ領域は第２メサ領域上に配置され得る。
図２Ａ乃至図２Ｃにおいて、第１メサ領域及び第２メサ領域の側面が垂直に近く示されているが、実施例はこれに限定されず、メサ領域の側面は、発光素子の底面に対して一定の角度で傾斜して配置されてもよい。
第１導電型半導体層１２２と第２導電型半導体層１２６の上には、それぞれ第１電極１４２と第２電極１４６を配置することができる。
第１電極１４２は、メサエッチングによって露出した第１導電型半導体層１２２の一部の領域に配置することができる。
図２Ａを参照すると、第１電極１４２は、上述した第２メサ領域をなす第１導電型半導体層１２２の上部面の一部と第２メサ領域の側面、そして、第２メサ領域と段差をなし、第２メサ領域のエッチングによって露出した第１導電型半導体層１２２上に配置され得る。
例えば、第１電極１４２は、第１メサ領域の側面から２μｍ〜１０μｍ離隔して形成されてもよい。第１メサ領域の側面から離隔して第２メサ領域の第１導電型半導体層上の一部の領域に配置された第１電極１４２は、第２メサ領域の縁部まで延びて形成され得る。また、第１電極１４２において第２メサ領域の上部面に配置される部分の横幅は５μｍ〜１５μｍであってもよく、詳細には１０μｍであり得る。また、第２メサ領域の上部面、側面、そして第２メサ領域の縁部から延びて形成された部分の第１電極の横幅は１０μｍ〜３０μｍであってもよく、詳細には２０μｍであり得る。
ただし、これは、一例を説明するためのものであり、図３に示したように、第１電極１４２において第２メサ領域の上部面に配置される部分の横幅と、第２メサ領域の上部面、側面、そして第２メサ領域の縁部から延びて形成された部分の第１電極の横幅とは同一に設けられてもよい。
図２Ｂの発光素子１００ｂの実施例において、第１電極１４２は、第１導電型半導体層１２２の上部面、すなわち、第２メサ領域の上部面の一部と第２メサ領域の側面、そして、第２メサ領域の縁部から延びて形成され得る。
図２Ｂの実施例において、第２メサ領域の縁部から延びて形成された第１電極部分の一面（ａ）上には絶縁層１５０が形成され、第１電極の他の一面（ｂ）は露出して形成され得る。
また、図２Ｃを参照すると、第１電極１４２は、第１メサ領域の形成工程で露出した第１導電型半導体層１２２上の一部の領域に配置され得る。
図２Ａ乃至図２Ｃにおいて、第２電極１４６は第２導電型半導体層１２６上に配置することができる。
第１導電型半導体層１２６上には導電層１３０が配置され、導電層１３０の上部面の一部及び側面を覆って絶縁層１５０が配置され得る。このとき、導電層１３０の上部面の中央領域には、絶縁層１５０が配置されずにオープンされてもよい。
言い換えると、前記絶縁層１５０は、前記発光構造物１２０の一部分及び前記第１電極１４２の上に配置することができる。
一方、図２Ａ乃至図２Ｃを参照すると、第２導電型半導体層１２６上には導電層１３０が配置され、導電層１３０のオープン領域上に、第２電極１４６が前記導電層１３０と接触して配置され得る。
第２電極１４６は、第２導電型半導体層１２６と電気的に接続され得、外部から提供される電源を第２導電型半導体層１２６に提供することができる。
例えば、図１に示された発光素子アレイの実施例において、第２電極１４６は回路基板２００と電気的に接続され得、このとき、後述するＡＣＦによって接続され得る。
第１電極１４２及び第２電極１４６は、伝導性物質、例えば、インジウム（Ｉｎ）、コバルト（Ｃｏ）、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、金（Ａｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）、レニウム（Ｒｅ）、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、タングステン（Ｗ）、チタン（Ｔｉ）、銀（Ａｇ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、銅（Ｃｕ）及びチタンタングステン合金（ＷＴｉ）から選択された金属または合金を用いて単層または多層に形成されてもよいが、これに限定されない。
例えば、第１電極１４２は、オーミック層、反射層及び結合層に区分される複数個の電極層で形成されてもよく、第２電極１４６はオーミック層及び反射層を含むことができる。
オーミック層は、クロム（Ｃｒ）や銀（Ａｇ）を含むことができ、反射層は、白金（Ｐｔ）／金（Ａｕ）、ニッケル（Ｎｉ）／金（Ａｕ）、アルミニウム（Ａｌ）／白金（Ｐｔ）／金（Ａｕ）、及びアルミニウム（Ａｌ）／ニッケル（Ｎｉ）／金（Ａｕ）の構造のいずれか１つを有することができ、結合層は、チタン（Ｔｉ）を含むことができる。
図１を参照すると、絶縁層１５０は、発光構造物１２０の露出面及び第１電極１４２上に配置することができる。
すなわち、絶縁層１５０は、露出した第１導電型半導体層１２２、第１メサ領域の側面、第２導電型半導体層上の一部の領域及び第１電極１４２の上に配置することができる。
絶縁層１５０は、第１導電型半導体層１２２と第２導電型半導体層１２６の電気的接触を防止するために絶縁性材料で形成することができ、また、活性層１２４から放出された光の反射のために、反射率が高い材料、例えば、ＤＢＲ（ＤＩＳＴＲＩＢＵＴＥＤ ＢＲＡＧＧ ＲＥＦＬＥＣＴＯＲ）構造を有することができる。
また、絶縁層１５０は、第１電極１４２とレジン層２１０との電気的接触を防止するために、第１電極１４２全体を覆って形成され得、例えば、ＳｉＯ２、Ｓｉ３Ｎ４、ポリイミド（Ｐｏｌｙｉｍｉｄｅ）などの材料で形成することができ、特に、ポリイミドで絶縁層が形成される場合、発光素子アレイが柔軟性を有することができる。
図３は、図１の発光素子アレイにおいて複数の発光素子が配列された形態を示したもので、回路基板を除いた複数の発光素子が配置された発光素子アレイを示した図である。
また、図３に示してはいないが、絶縁層１５０は、露出した第２電極１４６を除いた発光素子アレイの上部の全領域に形成することができる。
図３に示された発光素子は、図２Ａの構造を有する発光素子１００ａであり得る。
図３を参照すると、複数の発光素子のうち第１方向に隣接する発光素子の第１電極１４２は、互いに接続されて第１電極線１４２ａを形成することができる。
一方、図３の発光素子アレイにおいて第１電極線１４２ａは、第１方向に隣接する発光素子の第１電極１４２の一部分が接続されて形成され得る。
前記第１電極線１４２ａは、前記絶縁層１５０と前記第１導電型半導体層１２２との間に配置され、複数個の第１電極１４２を互いに電気的に接続させるように設けられ得る。
例えば、図３において、第２メサの上部面及び側面に形成された第１電極の部分を第２領域１４２−１とし、第２メサ領域と段差をなし、第２メサ領域のエッチングによって露出した第１導電型半導体層上に形成された第１電極の部分を第１領域１４２−２とするとき、第１電極線１４２ａは、第１領域１４２−２の第１電極を互いに接続するものであり得る。
また、図２Ｂにおいて、第１電極１４２は、第１導電型半導体層１２２の側面から突出するように設けられる第１部分１４２−２、第１導電型半導体層１２２の第２メサ領域の側面に配置される第２部分１４２−１ａ、及び第１導電型半導体層１２２の第２メサ領域の上部面に配置される第３部分１４２−１ｂを含むことができ、第１電極線１４２ａは、少なくとも１つ以上の第１部分１４２−２を互いに電気的に接続するように配置されてもよい。
すなわち、第１電極線１４２ａの第１領域１４２−２は、第２メサ領域の縁部から延びて形成された、第１電極線１４２ａが配置された領域であり得る。
互いに隣接する発光素子の第１電極を接続した第１電極線１４２ａは、複数形成されてもよく、第１方向に接続されて形成された複数の第１電極線１４２ａは、互いに平行に配置されてもよい。
第１電極線１４２ａは、発光素子の第１電極形成工程中に形成することができ、すなわち、ウエハレベルの発光素子製造工程で第１電極線１４２ａの配線構造を形成することができる。
第１電極線１４２ａは、第１電極１４２と同一の物質で形成することができ、第１電極１４２が多層構造で形成される場合、第１電極線１４２ａも多層の電極構造を有することができる。
再び図１を参照すると、一実施例の発光素子アレイにおいて、回路基板と複数の発光素子との間にはレジン層２１０を充填することができる。
レジン層２１０は、樹脂部２１１及び導電性ボール２１２を含むことができ、図１のレジン層はＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）であり得る。
図１において、第２電極１４６と回路基板２００との間に導電性ボール２１２を配置することができ、このような導電性ボール２１２によって、回路基板２００と第２電極１４６を電気的に接続することができる。
導電性ボール２１２による電気的接続は、発光素子アレイの作製において熱と圧力を加え、導電性ボールを回路基板の電極パターンと発光素子に形成された第２電極との両方にそれぞれ接触させることによって達成することができる。
また、複数の発光素子に形成された第１電極線は、回路基板の一側で回路基板と電気的に接続され得る。
第１電極線を回路基板の電極線と接続するときにコネクタ（ｃｏｎｎｅｃｔｏｒ）が使用されてもよく、または、第１電極線と回路基板から延びた外部電極線との接続はＡＣＦによって行われてもよい。
図４は、発光素子アレイの他の実施例を示す図である。
以下、図４の発光素子アレイの実施例についての説明では、上述した実施例と重複する内容は再び説明せず、相違点を中心に説明する。
図４の発光素子アレイは、回路基板２００、回路基板上に配置される複数の発光素子、及び回路基板と複数の発光素子との間に充填されるレジン層２１０を含むことができる。
図４の実施例の回路基板２００は電極パターンを含まなくてもよい。
したがって、複数の発光素子が回路基板２００上に配置される場合、精密な整列（Ａｌｉｇｎ）工程を必要としない。
また、図４の実施例では、図１の実施例とは異なり、レジン層２１０が回路基板２００と複数の発光素子との間に配置され得る。レジン層２１０は熱硬化性樹脂からなることができ、例えば、エポキシ樹脂が使用されてもよい。
複数の発光素子は、第１導電型半導体層１２２、活性層１２４及び第２導電型半導体層１２６を含む発光構造物１２０、第１導電型半導体層の一部の領域に配置される第１電極１４２、発光構造物の露出面及び第１電極の上に配置される絶縁層１５０、及び第２導電型半導体層上に配置される第２電極１４６を含むことができる。
第２導電型半導体層１２６上には導電層１３０がさらに含まれてもよい。
また、実施例の複数の発光素子は、第１方向に隣接する複数の発光素子の第１電極１４２を互いに接続して形成された第１電極線と、第１方向と垂直な第２方向に隣接する複数の発光素子の第２電極１４６を互いに接続して形成された第２電極線とを含むことができる。
第２電極線は、オープンされた導電層領域と絶縁層の屈曲に沿って絶縁層上に形成され得る。
図５は、図４の発光素子アレイの実施例において、回路基板が貼り合わされていない状態の複数の発光素子の配列形態を示す図である。
図５を参照すると、第１方向に接続されて形成された複数個の第１電極線１４２ａは互いに平行に配置され、また、第１方向と垂直な第２方向に接続されて形成された複数の第２電極線１４６ａは互いに平行に配置されてもよい。
第１電極線１４２ａと第２電極線１４６ａは垂直に交差して第１導電型半導体層１２２上で重なり得る。
例えば、図５を参照すると、第１電極線１４２ａと第２電極線１４６ａは、第２メサ領域の第１導電型半導体層上で交差して形成され得、このとき、第１電極線１４２ａと第２電極線１４６ａとの間には絶縁層が配置されて電気的接触を防止することができる。
また、第２電極線１４６ａは、回路基板と対向する第１面で絶縁性レジン層に露出し、第１面と対向する第２面で絶縁層と接触することができる。
第１電極線１４２ａと第２電極線１４６ａは、それぞれ第１電極及び第２電極と同一の物質で形成することができ、第１電極及び第２電極の形成時にパターニング工程を通じて発光素子アレイの複数の発光素子全体において形成することができる。
第１電極線１４２ａ及び第２電極線１４６ａは、それぞれ延長されて回路基板の少なくとも１つの一側で回路基板と電気的に接続され得る。このとき、第１及び第２電極線と回路基板とはコネクタによって接続されてもよく、または、第１電極線及び第２電極線と回路基板から延びた外部電極線との接続はＡＣＦによって行われてもよい。
図６は、図４の実施例における発光素子の構造を異ならせた発光素子アレイの一実施例である。
図６の発光素子アレイは、図２Ｃに示された発光素子１００ｃが配置されたものであり得る。
図６の実施例においても、図４の実施例と同様に第１電極線及び第２電極線を発光素子の電極形成工程で同時に形成することができる。
図７は、図６の発光素子アレイの実施例において複数の発光素子の配列形態に対する平面図である。
図６及び図７を参照すると、絶縁層１５０は、導電層１３０のオープンされた領域を除いた発光素子の全領域に形成することができ、第２電極線１４６ａは導電層及び絶縁層の上に形成され、第２電極線１４６ａの幅は第１メサ領域の幅以下であってもよい。
例えば、第２電極線１４６ａの幅は５μｍ〜１５μｍであってもよく、詳細には６μｍ〜１０μｍであり得る。
また、対応する第１メサ領域の幅に対して５０％〜１００％であってもよく、より詳細には第１メサ領域の幅に対して５０％〜７０％であり得る。
図８及び図９は、発光素子アレイにおいて第１電極線１４２ａと第２電極線１４６ａの配列を示した図である。
発光素子アレイに含まれる発光素子の数は、図示した実施例に限定されず、図面の発光素子の数よりも少ないか、または多くてもよい。
図８の実施例において、複数の第１電極線１４２ａは、第１方向に延びて発光素子アレイの外部に露出し、露出した部分で回路基板と接続され得る。
また、複数の第２電極線１４６ａは、第１電極線１４２ａと垂直な第２方向に延びて発光素子アレイの外部に露出し、露出した部分で回路基板と接続され得る。
すなわち、図８の実施例において、第１電極線１４２ａと第２電極線１４６ａの配線方向は互いに異なり得る。
図９の実施例において、複数の第１電極線１４２ａは、第１方向に延びて発光素子アレイの外部に露出し、第２電極線１４６ａは、第２方向に隣接する複数の発光素子の間を接続して形成され得る。このとき、第２電極線１４６ａは第２方向に露出しなくてもよい。
一方、図９の実施例では、各行の第２電極線１４６ａに外部電気を供給するために外部接続電極線１４６ｂがさらに配置されてもよい。外部接続電極線１４６ｂは、第１電極線１４２ａと平行に配列されてもよい。
外部接続電極線１４６ｂは、図９に示すように発光素子が配置される場合、各行の発光素子のうち少なくとも１つの発光素子上の第２電極線１４６ａと接続され得る。
第２電極線１４６ａと外部接続電極線１４６ｂとが電気的に接続される領域を除いた第２電極線１４６ａと外部接続電極線１４６ｂとの交差地点には絶縁層を配置することができる。
図７乃至図９の発光素子アレイの実施例において、第１電極線１４２ａが、第２電極線１４６ａと同じ側面、すなわち、回路基板と貼り合わせる場合において回路基板と対向する第１面に配置されることを示した。
しかし、実施例はこれに限定されず、第１電極線は、回路基板と対向する第１面と異なる面である第２面で露出して配置されてもよい。例えば、図２Ｂの発光素子を含む発光素子アレイの場合、第１電極線は外部に露出して配置され得る。
第１電極線と第２電極線をウエハレベルで形成する上述した実施例の発光素子アレイの場合、複数の発光素子と回路基板を貼り合わせる際に、回路基板の電極パターンと発光素子の電極部を正確に一致させなくてもよいので、回路基板貼り合わせ工程の生産性を向上させることができる。
より詳細には、図５に示したように、全ての複数個の第１電極線は第１方向と平行に配置されてもよいが、これに限定されず、複数個の第１電極線のうち少なくとも１つは、第１方向に対して所定の角度傾斜するように配置されてもよい。
第２電極線も、全ての複数個の第２電極線は第２方向と平行に配置されてもよいが、これに限定されず、複数個の第２電極線のうち少なくとも１つは、第２方向に対して所定の角度傾斜するように配置されてもよい。
これは、回路基板貼り合わせ工程で複数個の第１電極線または第２電極線のうち少なくとも１つが第１方向または第２方向に対して所定の角度傾斜するように配置されても、実際に発光素子アレイが作動するのに問題がないためであり、工程生産性をより向上させることができる。
また、電極パターンがない回路基板を使用して発光素子アレイを製造することもできるので、様々な形態の回路基板を使用することができる。
一方、第２電極線を同時に形成した発光素子の実施例の場合、レジン層を絶縁素材で形成することができる。すなわち、導電性ボールを含有するＡＣＦのような材料を使用せずに、回路基板と複数の発光素子との接着力を高めることができる材料を使用することができ、レジン層の材料選択の幅が広がる。
図１０Ａ乃至図１０Ｈは、発光素子アレイの製造工程を示した図であり、例えば、図４に示された発光素子アレイの実施例の製造工程であり得る。
発光素子アレイの複数の発光素子は、ウエハレベルの基板で複数個を一つの工程で製造することができる。
図１０Ａに示したように、基板１１０上に発光構造物１２０と導電層１３０を成長させる。
基板１１０は、伝導性基板または絶縁性基板を含み、例えば、サファイア（Ａｌ２Ｏ３）やＳｉＯ２、ＳｉＣ、Ｓｉ、ＧａＡｓ、ＧａＮ、ＺｎＯ、ＧａＰ、ＩｎＰ、Ｇｅ、Ｇａ２Ｏ３のうち少なくとも１つを使用することができる。基板１１０の厚さは、発光構造物１２０と透光性導電層１３０よりも数倍〜数百倍であり得るが、説明の便宜のため、基板１１０の厚さを小さく示しており、以下でも同一である。
サファイアからなる基板１１０上に発光構造物１２０を成長させるとき、窒化ガリウム系材料からなる発光構造物１２０と基板１１０との格子不整合（ｌａｔｔｉｃｅ ｍｉｓｍａｔｃｈ）が非常に大きく、これらの間の熱膨張係数の差も非常に大きいため、結晶性を悪化させる転位（ｄｉｓｌｏｃａｔｉｏｎ）、メルトバック（ｍｅｌｔ−ｂａｃｋ）、クラック（ｃｒａｃｋ）、ピット（ｐｉｔ）、表面モルフォロジー（ｓｕｒｆａｃｅ ｍｏｒｐｈｏｌｏｇｙ）不良などが発生し得るため、ＡｌＮなどでバッファ層（図示せず）を形成することもできる。
第１導電型半導体層１２２、活性層１２４及び第２導電型半導体層１２６を含む発光構造物１２０は、例えば、有機金属化学蒸着法（ＭＯＣＶＤ；Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、化学蒸着法（ＣＶＤ；Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、プラズマ化学蒸着法（ＰＥＣＶＤ；Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、分子線成長法（ＭＢＥ；Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）、水素化物気相成長法（ＨＶＰＥ；Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）などの方法を用いて形成されてもよく、これに限定されない。
第２導電型半導体層１２６上には、ＩＴＯなどからなる導電層１３０が形成されてもよく、例えば、導電層１３０の厚さは４０ｎｍ前後に成長することができる。
図１０Ｂは、第１メサ（Ｆｉｒｓｔ Ｍｅｓａ）領域の形成工程を示した図である。
図１０Ｂに示したように、発光構造物１２０の一部を一次的にメサエッチングし、第１導電型半導体層１２２の上部表面が一部露出するようにする。このとき、一次的にエッチングされる発光構造物１２０の厚さｔ１は、約１μｍ程度であり得る。第１メサエッチングによって導電層１３０、第２導電型半導体層１２６、活性層１２４及び第１導電型半導体層１２２を含む第１メサ（Ｆｉｒｓｔ Ｍｅｓａ）領域が形成され得る。
次に、図１０Ｃは、２次メサエッチング工程後の発光素子を示した図である。
図１０Ｃを参照すると、１次メサエッチング工程で露出した第１導電型半導体層の一部が再び２次メサエッチング工程によって第２メサ（Ｓｅｃｏｎｄ Ｍｅｓａ）領域を形成することができる。
２次メサエッチング工程で形成された第２メサ領域の第１導電型半導体層１２２の厚さｔ２は、約２μｍ程度であり得る。また、第２メサ領域の上部面では第１導電型半導体層１２２が露出し得る。
そして、図１０Ｄに示したように、第２メサ領域をなす第１導電型半導体層１２２の上部面の一部と側面、そして、第２メサ領域と段差をなす第１導電型半導体層１２２上に第１電極１４２を形成することができる。断面図である図１０Ｄに示されてはいないが、第１電極は、第１方向に隣接する発光素子同士が接続されて第１電極線を形成することができる。
すなわち、第１電極線は、発光素子の製造工程中であるウエハレベルで配線形成工程が行われ得る。第１電極線は、例えば、第２メサ領域と段差をなす第１導電型半導体層上の第１電極部分のみを接続して形成され得る。
図１０Ｅは、絶縁層１５０の形成ステップを示した図である。
絶縁層１５０は、導電層１３０のオープンされた一部の領域を除いた発光構造物１２０、第１電極１４２及び隣接する発光素子の分離領域に形成される。
絶縁層１５０は、発光構造物１２０と第１電極１４２の形状に沿って形成され得、したがって、第２メサ領域で露出した第１導電型半導体層において第１電極が形成されていない部分に絶縁層の段差が形成され得る。
絶縁層１５０は、蒸着などの方法で成長することができ、例えば、ポリイミド材質で形成することができる。また、絶縁層は、ＤＢＲ（ＤＩＳＴＲＩＢＵＴＥＤ ＢＲＡＧＧ ＲＥＦＬＥＣＴＯＲ）構造で形成することができる。
そして、図１０Ｆに示したように、導電層１３０の露出した中央領域と絶縁層１５０上に、第２電極１４６及び第２電極が延びた第２電極線を成長させることができる。
第２電極線は、第２電極と同一の電極材料で形成することができ、ウエハレベルでパターニング工程によって形成することができる。
次に、図１０Ｇに示したように、複数の発光素子と回路基板２００を貼り合わせて発光素子アレイを形成する工程が行われる。回路基板と複数の発光素子との間にはレジン層２１０を充填することができる。
実施例の場合、ウエハレベルで第１電極線及び第２電極線が形成され、第１電極線及び第２電極線は、一側に延びて回路基板と電気的に接続され得る。このとき、延びた電極線と回路基板との接続にはＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を使用することができる。
図１０Ｈに示したように基板１１０を除去することができる。
例えば、基板１１０がサファイア（Ａｌ２Ｏ３）基板である場合、基板の除去は、レーザリフトオフ（Ｌａｓｅｒ Ｌｉｆｔ Ｏｆｆ： ＬＬＯ）方法を用いて行うことができ、基板１１０がＳｉ基板である場合、化学的リフトオフ（Ｃｈｅｍｉｃａｌ Ｌｉｆｔ Ｏｆｆ：ＣＬＯ）によって除去することができるが、基板の除去方法はこれに限定されず、様々な形態の乾式及び湿式エッチング方法を使用することができる。
レーザリフトオフ法を例に挙げると、基板１１０の方向に一定領域の波長を有するエキシマレーザ光をフォーカシング（ｆｏｃｕｓｉｎｇ）して照射すると、基板１１０と発光構造物１２０との境界面に熱エネルギーが集中して境界面がガリウムと窒素分子とに分離されながら、レーザ光が通る部分で瞬間的に基板１１０の分離が起こる。
基板分離後に露出した第１導電型半導体層の一部がさらに除去されてもよい。基板が分離された第１導電型半導体の下部面は、エッチング工程によって一部分が除去されてもよく、例えば、第１電極１４２が外部に露出するまで除去することができる。
このとき、除去される第１導電型半導体層の厚さは２μｍ〜３μｍであってもよい。
このような発光素子アレイは、高さが回路基板を除いて数μｍの規模であり、１つの発光素子において横と縦の長さがそれぞれ１００μｍ以内であってもよく、例えば、発光素子は、横が８２μｍであり、縦が３０μｍである長方形の形状を有することができる。
複数の発光素子は、行と列に整列されて各種表示装置でピクセル（ｐｉｘｅｌ）に対応して配置されてもよい。例えば、発光素子は、横方向と縦方向にそれぞれ４００個と１０８０個が整列されて表示装置のピクセルをなし得る。
上述した実施例の発光素子アレイは、小型化された発光素子の大きさによって、精度を要する装置に使用することができ、電源の供給のための配線工程をウエハレベルで行うことができるので、回路基板との貼り合わせ工程が容易に行われることで生産性を向上させることができる。
上述した実施例の発光素子アレイは、ウェアラブルデバイス（Ｗｅａｒａｂｌｅ）装置に含まれてもよい。
図１１は、発光素子アレイを含むスマートウォッチ３００の一実施例を示す図である。
スマートウォッチ３００は、外部デジタルデバイスとペアリングを行うことができ、外部デジタルデバイスは、スマートウォッチ３００と通信接続が可能なデジタルデバイスであってもよく、例えば、図示したスマートフォン４００、ノートパソコン４１０、ＩＰＴＶ（Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ Ｔｅｌｅｖｉｓｉｏｎ）４２０などを含むことができる。
スマートウォッチ３００の光源として、上述した発光素子アレイ３１０を使用することができ、ＦＰＣＢの柔軟性によって手首に装着することができ、発光素子の微細なサイズ（ｓｉｚｅ）によって微小画素を具現することができる。
以下では、上述した発光素子アレイを含む一実施例として、映像表示装置及び照明装置を説明する。
実施例に係る発光素子アレイは、発光素子の光経路上に、光学部材である導光板、プリズムシート、拡散シートなどが配置されてもよい。このような発光素子アレイ３１０、基板、光学部材はバックライトユニットとして機能することができる。
また、実施例に係る発光素子アレイを含む表示装置、指示装置、照明装置で具現することができる。
ここで、表示装置は、ボトムカバーと、ボトムカバー上に配置される反射板と、光を放出する発光素子アレイと、反射板の前方に配置され、発光素子アレイから発散される光を前方に案内する導光板と、導光板の前方に配置されるプリズムシートを含む光学シートと、光学シートの前方に配置されるディスプレイパネルと、ディスプレイパネルと接続され、ディスプレイパネルに画像信号を供給する画像信号出力回路と、ディスプレイパネルの前方に配置されるカラーフィルターとを含むことができる。ここで、ボトムカバー、反射板、発光素子アレイ、導光板、及び光学シートはバックライトユニット（Ｂａｃｋｌｉｇｈｔ Ｕｎｉｔ）をなすことができる。
また、照明装置は、基板と実施例に係る発光素子アレイを含む光源モジュール、光源モジュールの熱を発散させる放熱体、及び外部から提供された電気的信号を処理又は変換して光源モジュールに提供する電源提供部を含むことができる。例えば、照明装置は、ランプ、ヘッドランプ、または街灯を含むことができる。
上述した映像表示装置及び照明装置の場合、上述した実施例の発光素子アレイを含むことによって、装置の大きさを小型化することができ、柔軟性を有する発光素子アレイの特性によってデザインの制約を低減することができる。
以上、実施例を中心に説明したが、これは単なる例示であり、本発明を限定するものではなく、本発明の属する分野における通常の知識を有する者であれば、本実施例の本質的な特性を逸脱しない範囲で、以上で例示していない様々な変形及び応用が可能であるということが理解されるであろう。例えば、実施例に具体的に示した各構成要素は変形実施が可能である。そして、このような変形及び応用に係る差異点は、添付の特許請求の範囲で規定する本発明の範囲に含まれるものと解釈しなければならない。
１００ａ，１００ｂ，１００ｃ 発光素子
１２０ 発光構造物
１２２ 第１導電型半導体層
１２４ 活性層
１２６ 第２導電型半導体層
１３０ 導電層
１４２ 第１電極
１４２ａ 第１電極線
１４６ 第２電極
１４６ａ 第２電極線
１４６ｂ 外部接続電極線
１５０ 絶縁層
２００ 回路基板
２１０ レジン層
３００ スマートウォッチ
３１０ 発光素子アレイ

Claims (20)

  1. 第１導電型半導体層、前記第１導電型半導体層上の活性層及び前記活性層上の第２導電型半導体層を含む発光構造物と、
    前記第１導電型半導体層と電気的に接触する第１電極と、
    前記発光構造物の一部分及び前記第１電極の上に配置される絶縁層と、
    前記第２導電型半導体層と電気的に接触する第２電極とを含み、
    前記第１電極は、前記第１導電型半導体層の側面から突出するように設けられる第１部分を含む、発光素子。
  2. 前記第１導電型半導体層は第１メサ領域及び第２メサ領域を含み、前記第１メサ領域上に前記活性層及び前記第２導電型半導体層が配置される、請求項１に記載の発光素子。
  3. 前記第１電極の前記第１部分は、前記第１導電型半導体層の前記第２メサ領域の側面から突出して配置される、請求項１又は２に記載の発光素子。
  4. 前記第１電極は、前記第１導電型半導体層の前記第２メサ領域の側面に配置される第２部分をさらに含む、請求項２又は３に記載の発光素子。
  5. 前記第１電極は、前記第１導電型半導体層の前記第２メサ領域の上部面に配置される第３部分をさらに含む、請求項２乃至４のいずれかに記載の発光素子。
  6. 前記第１電極の前記第１部分の下部面の高さは、前記第１導電型半導体層の底面の高さと同一である、請求項１乃至５のいずれかに記載の発光素子。
  7. 回路基板と、
    前記回路基板上に配置され、第１導電型半導体層と活性層及び第２導電型半導体層を含む発光構造物、前記第１導電型半導体層と電気的に接触する第１電極、及び前記第２導電型半導体層と電気的に接触する第２電極を含み、前記第１電極は、前記第１導電型半導体層の側面から突出する第１部分を含む、複数個の発光素子と、
    前記発光構造物の一部分及び前記第１電極の上に配置される絶縁層と、
    前記回路基板と前記複数個の発光素子との間に充填される絶縁性レジン層と、
    前記複数個の発光素子のうち第１方向に隣接する前記複数個の発光素子の前記第１電極と電気的に接触する少なくとも１つ以上の第１電極線と、
    前記複数個の発光素子のうち前記第１方向と交差する第２方向に隣接する前記複数個の発光素子の前記第２電極と電気的に接触する少なくとも１つ以上の第２電極線とを含む、発光素子アレイ。
  8. 前記発光素子の前記第１導電型半導体層は第１メサ領域及び第２メサ領域を含み、前記第１メサ領域上に前記活性層及び前記第２導電型半導体層が配置され、
    前記第１電極の前記第１部分は、前記第１導電型半導体層の前記第２メサ領域の側面から突出して配置される、請求項７に記載の発光素子アレイ。
  9. 前記第１電極線の下部面は、前記第１電極の前記第１部分の上部面と接触するように設けられる、請求項７又は８に記載の発光素子アレイ。
  10. 前記第１電極は、前記第１導電型半導体層の前記第２メサ領域の側面に配置される第２部分をさらに含み、
    前記第１電極線は、前記第１電極の前記第２部分の少なくとも一部の領域と接触するように設けられる、請求項８又は９に記載の発光素子アレイ。
  11. 前記第１電極は、前記第１導電型半導体層の前記第２メサ領域の上部面に配置される第３部分をさらに含み、
    前記第１電極線の上部面の高さは、前記第１電極の前記第３部分の上部面の高さよりも低くなるように設けられる、請求項８乃至１０のいずれかに記載の発光素子アレイ。
  12. 前記絶縁層はＤＢＲ（ＤＩＳＴＲＩＢＵＴＥＤ ＢＲＡＧＧ ＲＥＦＬＥＣＴＯＲ）構造で設けられる、請求項７乃至１１のいずれかに記載の発光素子アレイ。
  13. 前記絶縁層は、ＳｉＯ２、Ｓｉ３Ｎ４またはポリイミド化合物のうち少なくとも１つを含む、請求項７乃至１２のいずれかに記載の発光素子アレイ。
  14. 前記第１電極は、オーミック層、反射層及び結合層を含む、請求項７乃至１３のいずれかに記載の発光素子アレイ。
  15. 前記第２電極は、オーミック層及び反射層を含む、請求項７乃至１４のいずれかに記載の発光素子アレイ。
  16. 前記第１電極線は、
    第１面上で前記絶縁層と接触するように設けられ、
    前記第１面と対向する第２面は露出するように配置される、請求項７乃至１５のいずれかに記載の発光素子アレイ。
  17. 前記第２電極線は、
    第１面で前記絶縁性レジン層に露出するように設けられ、
    前記第１面と対向する第２面で前記絶縁層と接触する、請求項７乃至１６のいずれかに記載の発光素子アレイ。
  18. 前記第２導電型半導体層は前記第１メサ領域上に配置され、
    前記第２電極は前記第２導電型半導体層上に配置され、
    前記第１メサ領域の前記第２導電型半導体層上に導電層をさらに含む、請求項７乃至１７のいずれかに記載の発光素子アレイ。
  19. 前記少なくとも１つ以上の第１電極線は、前記第１方向に対して所定の角度傾斜するように配置される、請求項７乃至１８のいずれかに記載の発光素子アレイ。
  20. 回路基板と、
    前記回路基板上に配置され、第１導電型半導体層と活性層及び第２導電型半導体層を含む発光構造物、前記第１導電型半導体層と電気的に接触する第１電極、及び前記第２導電型半導体層と電気的に接触する第２電極を含み、前記第１電極は、前記第１導電型半導体層の側面から突出する第１部分を含む、複数個の発光素子と、
    前記発光構造物の一部分及び前記第１電極の上に配置される絶縁層と、
    前記回路基板と前記複数個の発光素子との間に充填され、導電性ボールを有するレジン層と、
    前記複数個の発光素子のうち第１方向に隣接する前記複数個の発光素子の前記第１電極と電気的に接触する少なくとも１つ以上の第１電極線と、
    前記複数個の発光素子のうち前記第１方向と交差する第２方向に隣接する前記複数個の発光素子の前記第２電極と電気的に接触する少なくとも１つ以上の第２電極線とを含む、発光素子アレイと、
    前記発光素子アレイで励起される光の経路を変更する光学部材と、を含む、照明装置。
JP2015252329A 2014-12-26 2015-12-24 発光素子、発光素子アレイ及びそれを含む照明装置 Active JP6755656B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0190407 2014-12-26
KR1020140190407A KR102322842B1 (ko) 2014-12-26 2014-12-26 발광 소자 어레이

Publications (3)

Publication Number Publication Date
JP2016127289A true JP2016127289A (ja) 2016-07-11
JP2016127289A5 JP2016127289A5 (ja) 2019-02-07
JP6755656B2 JP6755656B2 (ja) 2020-09-16

Family

ID=55022398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015252329A Active JP6755656B2 (ja) 2014-12-26 2015-12-24 発光素子、発光素子アレイ及びそれを含む照明装置

Country Status (5)

Country Link
US (1) US9620683B2 (ja)
EP (1) EP3038172B1 (ja)
JP (1) JP6755656B2 (ja)
KR (1) KR102322842B1 (ja)
CN (1) CN105742444B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101847100B1 (ko) 2017-01-02 2018-04-09 박승환 Uv 임프린팅 기술을 이용한 투명 발광장치 제조 방법 및 그에 따라 제조되는 투명 발광장치
US10535641B2 (en) 2017-06-30 2020-01-14 Nichia Corporation Light emitting device and method of manufacturing same
WO2020100392A1 (ja) * 2018-11-12 2020-05-22 株式会社ジャパンディスプレイ 表示装置
JP7425618B2 (ja) 2020-02-10 2024-01-31 アオイ電子株式会社 発光装置の製造方法、および発光装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102256632B1 (ko) * 2015-01-21 2021-05-26 엘지이노텍 주식회사 발광 소자 및 이를 제조하는 전자 빔 증착 장치
CN106206872A (zh) * 2016-08-04 2016-12-07 南京大学 Si‑CMOS阵列驱动电路控制的GaN基可见光微米柱阵列LED器件及其制备方法
KR20180023881A (ko) * 2016-08-26 2018-03-07 김영범 시트 조명 및 이의 제조방법
JP6936574B2 (ja) * 2016-12-07 2021-09-15 日機装株式会社 光半導体装置
WO2018174434A1 (ko) * 2017-03-23 2018-09-27 서울반도체주식회사 디스플레이 장치 및 그의 제조 방법
CN109599465A (zh) * 2017-09-30 2019-04-09 展晶科技(深圳)有限公司 发光二极管芯片结构
CN107731864B (zh) * 2017-11-20 2020-06-12 开发晶照明（厦门）有限公司 微发光二极管显示器和制作方法
US11402075B2 (en) * 2018-01-03 2022-08-02 Lg Electronics Inc. Vehicle lamp using semiconductor light-emitting device
TWI685096B (zh) * 2018-11-21 2020-02-11 瑩耀科技股份有限公司 多層堆疊補隙發光半導體結構及其製作方法
CN110767642B (zh) * 2019-12-25 2020-09-01 佛山市国星半导体技术有限公司 一种阵列集成微型led芯片及其制作方法
CN114373839A (zh) * 2020-10-14 2022-04-19 京东方科技集团股份有限公司 发光二极管芯片及其制备方法和显示装置
CN112582443B (zh) * 2020-12-07 2023-06-13 Oppo（重庆）智能科技有限公司 Led显示结构的制作方法、led显示结构以及显示面板
US11869923B2 (en) * 2021-12-14 2024-01-09 Lumileds Llc Light-emitting array with dielectric light collection structures

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06250591A (ja) * 1993-02-24 1994-09-09 Matsushita Electric Ind Co Ltd Ｌｅｄディスプレイ装置
JP2000012973A (ja) * 1998-06-22 2000-01-14 Fuji Xerox Co Ltd ２次元発光素子アレイ、画像表示装置及び画像形成装置
US6492661B1 (en) * 1999-11-04 2002-12-10 Fen-Ren Chien Light emitting semiconductor device having reflection layer structure
US20040066307A1 (en) * 2002-09-04 2004-04-08 Ming-Der Lin Light-emitting device array
JP2008130875A (ja) * 2006-11-22 2008-06-05 Eudyna Devices Inc 半導体発光装置およびその製造方法
JP2010087515A (ja) * 2008-09-30 2010-04-15 Seoul Opto Devices Co Ltd 発光素子及びその製造方法
JP2010135513A (ja) * 2008-12-03 2010-06-17 Sumitomo Electric Ind Ltd 実装体
JP2010263016A (ja) * 2009-04-30 2010-11-18 Showa Denko Kk 半導体発光素子および半導体発光素子の製造方法
US20110018006A1 (en) * 2006-11-13 2011-01-27 Electronics And Telecommunications Research Institute Micro-sized semiconductor light-emitting diode having emitting layer including silicon nano-dot, semiconductor light-emitting diode array including the micro-sized semiconductor light-emitting diode, and method of fabricating the micro-sized semiconductor light-emitting diode
JP2011139037A (ja) * 2009-12-28 2011-07-14 Seoul Opto Devices Co Ltd 発光ダイオード
JP2011249425A (ja) * 2010-05-24 2011-12-08 Toshiba Corp 半導体発光装置
JP2012033695A (ja) * 2010-07-30 2012-02-16 Stanley Electric Co Ltd 半導体発光装置
JP2013171982A (ja) * 2012-02-21 2013-09-02 Nichia Chem Ind Ltd 半導体発光素子及びその製造方法
US8536605B2 (en) * 2011-11-28 2013-09-17 Bridgelux, Inc. Micro-bead blasting process for removing a silicone flash layer
CN103367591A (zh) * 2012-04-09 2013-10-23 展晶科技(深圳)有限公司 发光二极管芯片
WO2014038776A1 (en) * 2012-09-04 2014-03-13 Lg Electronics Inc. Display device using semiconductor light emitting device
US8735910B2 (en) * 2009-12-10 2014-05-27 Lg Innotek Co., Ltd. Light-emitting device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008060053A1 (en) * 2006-11-13 2008-05-22 Electronics And Telecommunications Research Institute Micro-sized semiconductor light-emitting diode having emitting layer including silicon nano-dot, semiconductor light-emitting diode array including the micro-sized semiconductor light-emitting diode, and method of fabricating the micro-sized semiconductor light-emitting diode
KR100966372B1 (ko) 2007-11-23 2010-06-28 삼성엘이디 주식회사 모놀리식 발광다이오드 어레이 및 그 제조방법
KR100991939B1 (ko) * 2008-05-26 2010-11-04 한국광기술원 발광다이오드 및 그의 제조방법
JP2012009619A (ja) 2010-06-24 2012-01-12 Toshiba Corp 発光素子および半導体ウェーハ
US8785904B2 (en) * 2011-04-20 2014-07-22 Invenlux Corporation Light-emitting device with low forward voltage and method for fabricating the same
US8794501B2 (en) 2011-11-18 2014-08-05 LuxVue Technology Corporation Method of transferring a light emitting diode
US9337405B2 (en) * 2012-08-31 2016-05-10 Nichia Corporation Light emitting device and method for manufacturing the same

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06250591A (ja) * 1993-02-24 1994-09-09 Matsushita Electric Ind Co Ltd Ｌｅｄディスプレイ装置
JP2000012973A (ja) * 1998-06-22 2000-01-14 Fuji Xerox Co Ltd ２次元発光素子アレイ、画像表示装置及び画像形成装置
US6492661B1 (en) * 1999-11-04 2002-12-10 Fen-Ren Chien Light emitting semiconductor device having reflection layer structure
US20040066307A1 (en) * 2002-09-04 2004-04-08 Ming-Der Lin Light-emitting device array
US20110018006A1 (en) * 2006-11-13 2011-01-27 Electronics And Telecommunications Research Institute Micro-sized semiconductor light-emitting diode having emitting layer including silicon nano-dot, semiconductor light-emitting diode array including the micro-sized semiconductor light-emitting diode, and method of fabricating the micro-sized semiconductor light-emitting diode
JP2008130875A (ja) * 2006-11-22 2008-06-05 Eudyna Devices Inc 半導体発光装置およびその製造方法
JP2010087515A (ja) * 2008-09-30 2010-04-15 Seoul Opto Devices Co Ltd 発光素子及びその製造方法
JP2010135513A (ja) * 2008-12-03 2010-06-17 Sumitomo Electric Ind Ltd 実装体
JP2010263016A (ja) * 2009-04-30 2010-11-18 Showa Denko Kk 半導体発光素子および半導体発光素子の製造方法
US8735910B2 (en) * 2009-12-10 2014-05-27 Lg Innotek Co., Ltd. Light-emitting device
JP2011139037A (ja) * 2009-12-28 2011-07-14 Seoul Opto Devices Co Ltd 発光ダイオード
JP2011249425A (ja) * 2010-05-24 2011-12-08 Toshiba Corp 半導体発光装置
JP2012033695A (ja) * 2010-07-30 2012-02-16 Stanley Electric Co Ltd 半導体発光装置
US8536605B2 (en) * 2011-11-28 2013-09-17 Bridgelux, Inc. Micro-bead blasting process for removing a silicone flash layer
JP2013171982A (ja) * 2012-02-21 2013-09-02 Nichia Chem Ind Ltd 半導体発光素子及びその製造方法
CN103367591A (zh) * 2012-04-09 2013-10-23 展晶科技(深圳)有限公司 发光二极管芯片
WO2014038776A1 (en) * 2012-09-04 2014-03-13 Lg Electronics Inc. Display device using semiconductor light emitting device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101847100B1 (ko) 2017-01-02 2018-04-09 박승환 Uv 임프린팅 기술을 이용한 투명 발광장치 제조 방법 및 그에 따라 제조되는 투명 발광장치
US10925169B2 (en) 2017-01-02 2021-02-16 Seung Hwan Park Method for manufacturing transparent light emitting device by using UV imprinting technology and transparent light emitting device manufactured thereby
US10535641B2 (en) 2017-06-30 2020-01-14 Nichia Corporation Light emitting device and method of manufacturing same
US10950590B2 (en) 2017-06-30 2021-03-16 Nichia Corporation Light emitting device
WO2020100392A1 (ja) * 2018-11-12 2020-05-22 株式会社ジャパンディスプレイ 表示装置
JP2020080356A (ja) * 2018-11-12 2020-05-28 株式会社ジャパンディスプレイ 表示装置
JP7237536B2 (ja) 2018-11-12 2023-03-13 株式会社ジャパンディスプレイ 表示装置
JP7425618B2 (ja) 2020-02-10 2024-01-31 アオイ電子株式会社 発光装置の製造方法、および発光装置

Also Published As

Publication number Publication date
CN105742444A (zh) 2016-07-06
KR102322842B1 (ko) 2021-11-08
KR20160079276A (ko) 2016-07-06
EP3038172B1 (en) 2022-04-27
EP3038172A3 (en) 2016-09-14
EP3038172A2 (en) 2016-06-29
US20160190396A1 (en) 2016-06-30
US9620683B2 (en) 2017-04-11
JP6755656B2 (ja) 2020-09-16
CN105742444B (zh) 2019-09-13

Similar Documents

Publication Publication Date Title
JP6755656B2 (ja) 発光素子、発光素子アレイ及びそれを含む照明装置
JP6934812B2 (ja) 発光素子及びそれを含む発光素子アレイ
CN102280816B (zh) 发光器件、发光器件封装以及照明系统
CN103178183A (zh) 发光器件
CN102983243A (zh) 发光器件及包括该发光器件的发光器件封装
KR101778161B1 (ko) 발광소자
JP2012028779A (ja) 発光素子、これを含む発光素子パッケージ及び照明システム
KR101860320B1 (ko) 발광소자
CN102856462B (zh) 发光器件和具有发光器件的照明系统
US10062811B2 (en) Light-emitting element and light-emitting element array comprising the same
KR20120111364A (ko) 발광 소자 및 발광 소자 패키지
CN108431970B (zh) 发光元件
KR102294318B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 어레이
KR102540645B1 (ko) 발광소자
KR20160118787A (ko) 발광 소자
KR102455224B1 (ko) 발광소자
KR102462994B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR101710889B1 (ko) 발광 소자
KR102462718B1 (ko) 반도체 소자
KR102042444B1 (ko) 발광소자
KR101983775B1 (ko) 발광소자
KR20130058234A (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR20130071061A (ko) 발광소자 패키지 및 그 제조방법
KR20160131724A (ko) 발광 소자 및 이의 제조 방법
KR20140093299A (ko) 발광소자

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200826

R150 Certificate of patent or registration of utility model

Ref document number: 6755656

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250