JP7237536B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP7237536B2
JP7237536B2 JP2018212415A JP2018212415A JP7237536B2 JP 7237536 B2 JP7237536 B2 JP 7237536B2 JP 2018212415 A JP2018212415 A JP 2018212415A JP 2018212415 A JP2018212415 A JP 2018212415A JP 7237536 B2 JP7237536 B2 JP 7237536B2
Authority
JP
Japan
Prior art keywords
layer
emitting element
light emitting
light
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018212415A
Other languages
English (en)
Other versions
JP2020080356A (ja
Inventor
理 伊東
雅延 池田
匡孝 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2018212415A priority Critical patent/JP7237536B2/ja
Priority to PCT/JP2019/035445 priority patent/WO2020100392A1/ja
Priority to CN201980074302.4A priority patent/CN113016081B/zh
Priority to DE112019005135.0T priority patent/DE112019005135T5/de
Publication of JP2020080356A publication Critical patent/JP2020080356A/ja
Priority to US17/316,927 priority patent/US20210265533A1/en
Application granted granted Critical
Publication of JP7237536B2 publication Critical patent/JP7237536B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H01L33/465—Reflective coating, e.g. dielectric Bragg reflector with a resonant cavity structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Description

本発明は、表示装置に関する。
表示素子として有機発光ダイオード（ＯＬＥＤ：Organic Light Emitting Diode）や無機発光ダイオード（マイクロＬＥＤ（ｍｉｃｒｏ ＬＥＤ））を用いた表示装置が知られている。マイクロＬＥＤは、サイズが小さく高輝度であるため、表示装置の発光素子に適している。特許文献１に記載された有機発光素子において、発光層の背面に、光共振器として作用するように構成された半透明反射層が設けられている。
特開平８－２１３１７４号公報
無機発光ダイオードを用いた表示装置は、光取出し効率の向上が望まれている。特許文献１には、無機発光ダイオードの光取出し効率を向上させる構成について記載されていない。
本発明は、光取出し効率を向上させることができる表示装置を提供することを目的とする。
本発明の一態様の表示装置は、基板と、前記基板に設けられた複数の画素と、複数の前記画素の各々に設けられる発光素子と、透光性を有し、前記発光素子の少なくとも一部を覆う無機絶縁層と、を有し、前記無機絶縁層は、前記発光素子の側面に設けられた側部と、前記側部の下端側に設けられ、前記基板の法線方向からの平面視で、前記側部よりも発光素子の外側に延出する延出部と、を含む。
図１は、第１実施形態に係る表示装置を模式的に示す斜視図である。 図２は、複数の画素を示す平面図である。 図３は、画素回路を示す回路図である。 図４は、図２におけるＩＶ－ＩＶ’断面図である。 図５は、図４の発光素子を拡大して示す断面図である。 図６は、発光素子からの光が、光取出し層を伝播する様子を説明するための説明図である。 図７は、第１実施形態の第１変形例に係る表示装置を示す断面図である。 図８は、第１実施形態の第２変形例に係る表示装置を示す断面図である。 図９は、第１実施形態の第３変形例に係る表示装置を示す断面図である。 図１０は、第２実施形態に係る表示装置を示す断面図である。 図１１は、第２実施形態の第４変形例に係る表示装置を示す断面図である。 図１２は、第２実施形態の第４変形例において、光の伝播を説明するための説明図である。 図１３は、第２実施形態の第４変形例において、光の伝播の他の例を説明するための説明図である。 図１４は、第３実施形態に係る表示装置の光取出し層を拡大して示す断面図である。 図１５は、第３実施形態の第５変形例に係る表示装置の光取出し層を拡大して示す断面図である。 図１６は、第４実施形態に係る表示装置の光取出し層を拡大して示す断面図である。 図１７は、第４実施形態の第６変形例に係る表示装置の光取出し層を拡大して示す断面図である。 図１８は、第５実施形態に係る表示装置を示す断面図である。 図１９は、第５実施形態に係る表示装置において複数の画素を示す平面図である。 図２０は、第６実施形態に係る表示装置を示す断面図である。 図２１は、第６実施形態の第７変形例に係る表示装置を示す断面図である。 図２２は、第６実施形態及び第７変形例に係る表示装置において、波長と発光強度との関係を示すグラフである。 図２３は、第６実施形態及び第７変形例に係る表示装置において、極角と発光強度との関係を示すグラフである。 図２４は、第６実施形態の第８変形例に係る表示装置の光取出し層及び第３共振層を拡大して示す断面図である。
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
（第１実施形態）
図１は、第１実施形態に係る表示装置を模式的に示す斜視図である。図１に示すように、表示装置ＤＳＰは、基板ＳＵと、画素Ｐｉｘと、周辺回路ＧＣと、接続部ＣＮとを有する。基板ＳＵ、複数のトランジスタ、複数の容量及び各種配線等により、各画素Ｐｉｘを駆動するためのアレイ基板が構成される。アレイ基板は、駆動回路基板であり、バックプレーン又はアクティブマトリクス基板とも呼ばれる。駆動ＩＣ（Integrated Circuit）は、接続部ＣＮを介して接続される。
図１に示すように、表示装置ＤＳＰは、表示領域ＤＡと、周辺領域ＧＡとを有する。表示領域ＤＡは、表示部ＤＰと重なって配置され、画像を表示する領域である。周辺領域ＧＡは、表示部ＤＰと重ならない領域であり、表示領域ＤＡの外側に配置される。
表示部ＤＰは複数の画素Ｐｉｘを有し、複数の画素Ｐｉｘは、表示領域ＤＡにおいて、第１方向Ｄｘ及び第２方向Ｄｙに配列される。なお、第１方向Ｄｘ及び第２方向Ｄｙは、基板ＳＵの表面に対して平行な方向である。第１方向Ｄｘは、第２方向Ｄｙと直交する。ただし、第１方向Ｄｘは、第２方向Ｄｙと直交しないで交差してもよい。第３方向Ｄｚは、第１方向Ｄｘ及び第２方向Ｄｙと直交する方向である。第３方向Ｄｚは、例えば、基板ＳＵの法線方向に対応する。なお、以下、平面視とは、第３方向Ｄｚから見た場合の位置関係を示す。
周辺回路ＧＣ及び接続部ＣＮは、周辺領域ＧＡに設けられる。周辺回路ＧＣは、駆動ＩＣからの各種制御信号に基づいて複数のゲート線（例えば、リセット制御信号線ＲＳＬ、出力制御信号線ＭＳＬ、画素制御信号線ＳＳＬ、初期化制御信号線ＩＳＬ（図３参照））を駆動する回路である。周辺回路ＧＣは、複数のゲート線を順次又は同時に選択し、選択されたゲート線にゲート駆動信号を供給する。これにより、周辺回路ＧＣは、ゲート線に接続された複数の画素Ｐｉｘを選択する。
駆動ＩＣは、表示装置ＤＳＰの表示を制御する回路である。駆動ＩＣは、基板ＳＵの接続部ＣＮに接続されたフレキシブルプリント基板やリジット基板の上にＣＯＦ（Chip On Film）として実装されてもよい。これに限定されず、駆動ＩＣは、基板ＳＵの周辺領域ＧＡにＣＯＧ（Chip On Glass）として実装されてもよい。
図２は、複数の画素を示す平面図である。図２に示すように、１つの画素Ｐｉｘは、例えば、第１画素ＰｘＲと、第２画素ＰｘＧと、第３画素ＰｘＢとを有する。第１画素ＰｘＲは、第１色としての原色の赤色を表示する。第２画素ＰｘＧは、第２色としての原色の緑色を表示する。第３画素ＰｘＢは、第３色としての原色の青色を表示する。図２に示すように、１つの画素Ｐｉｘにおいて、第１画素ＰｘＲと第２画素ＰｘＧと第３画素ＰｘＢとは第１方向Ｄｘで並ぶ。なお、第１色、第２色、第３色は、それぞれ赤色、緑色、青色に限られず、補色などの任意の色を選択することができる。以下において、第１画素ＰｘＲと、第２画素ＰｘＧと、第３画素ＰｘＢとをそれぞれ区別する必要がない場合、画素Ｐｘという。
画素Ｐｘは、それぞれ発光素子ＬＥＤ（ＲＬＥＤ、ＧＬＥＤ、ＢＬＥＤ）と、アノード電極ＡＤと、光取出し層ＬＰＬを有する。また、図２では、画素回路ＰＩＣＡの各種配線のうち、映像信号線ＳＬ、アノード電源線ＩＰＬ及び画素制御信号線ＳＳＬを示している。映像信号線ＳＬ及びアノード電源線ＩＰＬは、第２方向Ｄｙに延出している。一対の映像信号線ＳＬ及びアノード電源線ＩＰＬは、第１方向Ｄｘに複数配列されている。画素制御信号線ＳＳＬは、第１方向Ｄｘに延出し、平面視で、映像信号線ＳＬ及びアノード電源線ＩＰＬと交差する。コンタクトホールＣＨは、一対の映像信号線ＳＬ及びアノード電源線ＩＰＬと、画素制御信号線ＳＳＬとで形成される格子中に配置される。複数のコンタクトホールＣＨは、第１方向Ｄｘに配列される。
発光素子ＲＬＥＤは赤色の光を出射する。発光素子ＧＬＥＤは緑色の光を出射する。発光素子ＢＬＥＤは青色の光を出射する。図２において、複数のコンタクトホールＣＨの配列に対して、発光素子ＲＬＥＤ及び発光素子ＢＬＥＤは第２方向Ｄｙの一方に配置され、発光素子ＧＬＥＤは第２方向Ｄｙの他方に配置される。言い換えると、発光素子ＲＬＥＤ及び発光素子ＢＬＥＤと、発光素子ＧＬＥＤとの間に、複数のコンタクトホールＣＨ及び画素制御信号線ＳＳＬが設けられる。以下において、発光素子ＲＬＥＤ、ＧＬＥＤ、ＢＬＥＤをそれぞれ区別する必要がない場合、発光素子ＬＥＤという。
表示装置ＤＳＰは、第１画素ＰｘＲ、第２画素ＰｘＧ及び第３画素ＰｘＢにおいて、発光素子ＲＬＥＤ、ＧＬＥＤ、ＢＬＥＤごとに異なる光を出射することで画像を表示する。発光素子ＬＥＤは、平面視で、３μｍ以上、１００μｍ以下程度の大きさを有する無機発光ダイオード（ＬＥＤ：Light Emitting Diode）チップであり、マイクロＬＥＤ（ｍｉｃｒｏ ＬＥＤ）と呼ばれる。各画素にマイクロＬＥＤを備える表示装置ＤＳＰは、マイクロＬＥＤ表示装置とも呼ばれる。なお、マイクロＬＥＤのマイクロは、発光素子ＬＥＤの大きさを限定するものではない。
なお、複数の発光素子ＬＥＤは、４色以上の異なる光を出射してもよい。また、複数の画素Ｐｘ及び発光素子ＬＥＤの配置は、図２に示す構成に限定されない。例えば、発光素子ＲＬＥＤ、ＧＬＥＤ、ＢＬＥＤは、第１方向Ｄｘに隣り合っていてもよい。また、発光素子ＲＬＥＤと発光素子ＢＬＥＤとが、第１方向Ｄｘに隣り合い、発光素子ＧＬＥＤと発光素子ＢＬＥＤとが第２方向Ｄｙに隣り合うように配置されていてもよい。
発光素子ＬＥＤは、アノード電極ＡＤに接続される。また、光取出し層ＬＰＬは、平面視で、発光素子ＬＥＤの内側から外側に延出し、発光素子ＬＥＤの周囲に設けられる。光取出し層ＬＰＬは、発光素子ＬＥＤの側面から出射された光を、第３方向Ｄｚ、すなわち表示面側に出射させることで、発光素子ＬＥＤの光取出し効率を向上させる。
図３は、画素回路を示す回路図である。図３は、１つの画素Ｐｘに設けられた画素回路ＰＩＣＡを示しており、画素回路ＰＩＣＡは複数の画素Ｐｘのそれぞれに設けられている。図３に示すように、画素回路ＰＩＣＡは、発光素子ＬＥＤと、５つのトランジスタと、２つの容量とを含む。具体的には、画素回路ＰＩＣＡは、駆動トランジスタＤＲＴ、出力トランジスタＢＣＴ、初期化トランジスタＩＳＴ、画素選択トランジスタＳＳＴ及びリセットトランジスタＲＳＴを含む。駆動トランジスタＤＲＴ、出力トランジスタＢＣＴ、初期化トランジスタＩＳＴ、画素選択トランジスタＳＳＴ及びリセットトランジスタＲＳＴは、それぞれｎ型ＴＦＴ（Thin Film Transistor）で構成される。また、画素回路ＰＩＣＡは、第１容量Ｃｓ１及び第２容量Ｃｓ２を含む。
発光素子ＬＥＤのカソード（カソード端子ＥＬＥＤ２（図５参照））は、カソード電源線ＣＤＬに接続される。また、発光素子ＬＥＤのアノード（アノード端子ＥＬＥＤ１（図５参照））は、駆動トランジスタＤＲＴ及び出力トランジスタＢＣＴを介してアノード電源線ＩＰＬに接続される。アノード電源線ＩＰＬには、アノード電源電位ＰＶＤＤが供給される。カソード電源線ＣＤＬには、カソード電源電位ＰＶＳＳが供給される。アノード電源電位ＰＶＤＤは、カソード電源電位ＰＶＳＳよりも高い電位である。
アノード電源線ＩＰＬは、画素Ｐｘに、駆動電位であるアノード電源電位ＰＶＤＤを供給する。具体的には、発光素子ＬＥＤは、アノード電源電位ＰＶＤＤとカソード電源電位ＰＶＳＳとの電位差（ＰＶＤＤ－ＰＶＳＳ）により順方向電流（駆動電流）が供給され発光する。つまり、アノード電源電位ＰＶＤＤは、カソード電源電位ＰＶＳＳに対し、発光素子ＬＥＤを発光させる電位差を有している。発光素子ＬＥＤのアノード端子ＥＬＥＤ１はアノード電極ＡＤに接続され、アノード電極ＡＤとアノード電源線ＩＰＬと間に等価回路として、第２容量Ｃｓ２が接続される。
駆動トランジスタＤＲＴのソース電極は、アノード電極ＡＤを介して発光素子ＬＥＤのアノード端子ＥＬＥＤ１に接続され、ドレイン電極は、出力トランジスタＢＣＴのソース電極に接続される。駆動トランジスタＤＲＴのゲート電極は、第１容量Ｃｓ１、画素選択トランジスタＳＳＴのドレイン電極及び初期化トランジスタＩＳＴのドレイン電極に接続される。
出力トランジスタＢＣＴのゲート電極は、出力制御信号線ＭＳＬに接続される。出力制御信号線ＭＳＬには、出力制御信号ＢＧが供給される。出力トランジスタＢＣＴのドレイン電極は、アノード電源線ＩＰＬに接続される。
初期化トランジスタＩＳＴのソース電極は、初期化電源線ＩＮＬに接続される。初期化電源線ＩＮＬには、初期化電位Ｖｉｎｉが供給される。初期化トランジスタＩＳＴのゲート電極は、初期化制御信号線ＩＳＬに接続される。初期化制御信号線ＩＳＬには、初期化制御信号ＩＧが供給される。すなわち、駆動トランジスタＤＲＴのゲート電極には、初期化トランジスタＩＳＴを介して初期化電源線ＩＮＬが接続される。
画素選択トランジスタＳＳＴのソース電極は、映像信号線ＳＬに接続される。映像信号線ＳＬには、映像信号Ｖｓｉｇが供給される。画素選択トランジスタＳＳＴのゲート電極には、画素制御信号線ＳＳＬが接続されている。画素制御信号線ＳＳＬには、画素制御信号ＳＧが供給される。
リセットトランジスタＲＳＴのソース電極は、リセット電源線ＲＬに接続される。リセット電源線ＲＬには、リセット電源電位Ｖｒｓｔが供給される。リセットトランジスタＲＳＴのゲート電極には、リセット制御信号線ＲＳＬが接続される。リセット制御信号線ＲＳＬには、リセット制御信号ＲＧが供給される。リセットトランジスタＲＳＴのドレイン電極は、発光素子ＬＥＤのアノード端子ＥＬＥＤ１及び駆動トランジスタＤＲＴのソース電極に接続される。
リセットトランジスタＲＳＴのドレイン電極と、駆動トランジスタＤＲＴのゲート電極との間に、等価回路として、第１容量Ｃｓ１が設けられる。画素回路ＰＩＣＡは、第１容量Ｃｓ１及び第２容量Ｃｓ２により、駆動トランジスタＤＲＴの寄生容量とリーク電流とによるゲート電圧の変動を抑制することができる。
駆動トランジスタＤＲＴのゲート電極には、映像信号Ｖｓｉｇ（または、階調信号）に応じた電位が供給される。つまり、駆動トランジスタＤＲＴは、出力トランジスタＢＣＴを介して供給されたアノード電源電位ＰＶＤＤに基づいて、映像信号Ｖｓｉｇに応じた電流を発光素子ＬＥＤに供給する。このように、アノード電源線ＩＰＬに供給されたアノード電源電位ＰＶＤＤは、駆動トランジスタＤＲＴ及び出力トランジスタＢＣＴによって降下するため、発光素子ＬＥＤのアノード端子ＥＬＥＤ１には、アノード電源電位ＰＶＤＤよりも低い電位が供給される。
第２容量Ｃｓ２の一方の電極には、アノード電源線ＩＰＬを介してアノード電源電位ＰＶＤＤが供給され、第２容量Ｃｓ２の他方の電極には、アノード電源電位ＰＶＤＤよりも低い電位が供給される。つまり、第２容量Ｃｓ２の一方の電極には、第２容量Ｃｓ２の他方の電極よりも高い電位が供給される。第２容量Ｃｓ２の一方の電極は、例えば、アノード電源線ＩＰＬであり、第２容量Ｃｓ２の他方の電極は、駆動トランジスタＤＲＴのアノード電極ＡＤ及びこれに接続されたアノード接続電極である。
表示装置ＤＳＰにおいて、周辺回路ＧＣ（図１参照）は、複数の画素行を、先頭行（例えば、図１中の表示領域ＤＡにおいて、最上部に位置する画素行）から順番に選択する。駆動ＩＣは、選択された画素行の画素Ｐｘに映像信号Ｖｓｉｇ（映像書き込み電位）を書き込み、発光素子ＬＥＤを発光させる。駆動ＩＣは、１水平走査期間ごとに、映像信号線ＳＬに映像信号Ｖｓｉｇを供給し、リセット電源線ＲＬにリセット電源電位Ｖｒｓｔを供給し、初期化電源線ＩＮＬに初期化電位Ｖｉｎｉを供給する。表示装置ＤＳＰは、これらの動作が１フレームの画像ごとに繰り返される。
なお、上述した図３に示す画素回路ＰＩＣＡの構成は適宜変更することができる。例えば１つの画素Ｐｘでの配線の数及びトランジスタの数は異なっていてもよい。また、画素回路ＰＩＣＡはカレントミラー回路等であってもよい。
次に、図４から図６を参照しつつ、発光素子ＬＥＤ及び光取出し層ＬＰＬの具体的な構成例について説明する。図４は、図２におけるＩＶ－ＩＶ’断面図である。
図４に示すように、発光素子ＬＥＤは、基板ＳＵの上に設けられる。基板ＳＵは絶縁基板であり、例えば、ガラス基板、樹脂基板又は樹脂フィルム等が用いられる。基板ＳＵは、例えば、厚さ１００μｍのホウケイ酸ガラスを用いることができる。
本明細書において、基板ＳＵの表面に垂直な方向において、基板ＳＵからオーバーコート層ＯＣに向かう方向を「上側」とする。また、オーバーコート層ＯＣから基板ＳＵに向かう方向を「下側」とする。
駆動トランジスタＤＴＲは、基板ＳＵの一方の面側に設けられる。図４では、画素回路ＰＩＣＡの複数のトランジスタのうち、駆動トランジスタＤＴＲを示す。出力トランジスタＢＣＴ、初期化トランジスタＩＳＴ、画素選択トランジスタＳＳＴ及びリセットトランジスタＲＳＴも基板ＳＵの一方の面側に設けられる。出力トランジスタＢＣＴ、初期化トランジスタＩＳＴ、画素選択トランジスタＳＳＴ及びリセットトランジスタＲＳＴの積層構造は、駆動トランジスタＤＴＲと類似した構成であり、詳細な説明は省略する。
基板ＳＵの一方の面に、遮光層ＬＳ、アンダーコート層ＵＣ、半導体層ＰＳ、ゲート絶縁膜ＧＺＬ、走査配線ＧＬ、層間絶縁膜ＬＺＬ、アノード電源線ＩＰＬ及び台座ＢＳ、第１平坦化層ＬＬ１、共通電極ＣＥ、容量窒化膜ＬＳＮ、画素電極ＰＥ、アノード電極ＡＤ、接続層ＣＬ、発光素子ＬＥＤ、光取出し層ＬＰＬ、第２平坦化層ＬＬ２、カソード電極ＣＤ、オーバーコート層ＯＣ、円偏光板ＣＰＬの順に設けられている。
遮光層ＬＳは、層厚５０ｎｍ程度のモリブデンタングステン（ＭｏＷ）合金膜である。遮光層ＬＳは、基板ＳＵよりも光の透過率が小さい材料で形成され、半導体層ＰＳの下に設けられる。アンダーコート層ＵＣは、窒化珪素（ＳｉＮ）層と酸化珪素（ＳｉＯ２）層の積層体で、層厚はそれぞれ１００ｎｍ、１５０ｎｍ程度である。半導体層ＰＳは、例えばポリシリコンであり、アモルファスシリコン層をレーザアニール法で多結晶化したものである。半導体層ＰＳの層厚は、例えば５０ｎｍ程度である。
ゲート絶縁膜ＧＺＬは、層厚１００ｎｍ程度の酸化珪素層である。走査配線ＧＬは、層厚３００ｎｍ程度のモリブデンタングステン合金膜である。走査配線ＧＬは、画素選択トランジスタＳＳＴのドレイン線と、初期化トランジスタＩＳＴのドレイン線とが合流した配線である。基板ＳＵの法線方向において、半導体層ＰＳと走査配線ＧＬとの間にゲート絶縁膜ＧＺＬが設けられる。層間絶縁膜ＬＺＬは、酸化珪素層と窒化珪素層の積層体であり、層厚はそれぞれ３５０ｎｍ、３７５ｎｍ程度である。
アノード電源線ＩＰＬ及び台座ＢＳは、同層に設けられ、それぞれ、チタン（Ｔｉ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）の３層積層膜である。各層の層厚は、それぞれ、１００ｎｍ、４００ｎｍ、２００ｎｍ程度である。アノード電源線ＩＰＬのうち、半導体層ＰＳと重なる部分が駆動トランジスタＤＴＲのドレイン電極ＤＥとして機能する。台座ＢＳのうち、半導体層ＰＳと重なる部分が駆動トランジスタＤＴＲのソース電極ＳＥとして機能する。ドレイン電極ＤＥ及びソース電極ＳＥは、それぞれ、層間絶縁膜ＬＺＬ及びゲート絶縁膜ＧＺＬに設けられたコンタクトホールを介して半導体層ＰＳと接続される。
第１平坦化層ＬＬ１及び第２平坦化層ＬＬ２は、有機絶縁膜であり、層厚はそれぞれ２μｍ、１０μｍ程度である。第１平坦化層ＬＬ１は、アノード電源線ＩＰＬ及び台座ＢＳを覆って層間絶縁膜ＬＺＬの上に設けられる。共通電極ＣＥ、画素電極ＰＥ及びカソード電極ＣＤは、インジウムスズ酸化物（ＩＴＯ、Indium Tin Oxide）であり、層厚は、それぞれ５０ｎｍ、５０ｎｍ、１００ｎｍ程度である。容量窒化膜ＬＳＮは、低温成膜した窒化珪素層であり、層厚は１２０ｎｍ程度である。容量窒化膜ＬＳＮは、基板ＳＵの法線方向において、共通電極ＣＥと画素電極ＰＥとの間に設けられる。
アノード電極ＡＤは、ＩＴＯ、銀（Ａｇ）、ＩＴＯの積層体である。アノード電極ＡＤは、画素電極ＰＥの上に設けられ、第１平坦化層ＬＬ１に設けられたコンタクトホールＣＨを介して台座ＢＳに接続される。接続層ＣＬは、銀ペーストにより形成され、基板ＳＵと発光素子ＬＥＤとの間において、アノード電極ＡＤの上に設けられる。発光素子ＬＥＤは、接続層ＣＬの上に設けられ、接続層ＣＬと電気的に接続される。つまり、発光素子ＬＥＤは、接続層ＣＬを介してアノード電極ＡＤと電気的に接続される。オーバーコート層ＯＣは、層厚２００ｎｍの窒化珪素膜と、層厚１０μｍの有機絶縁膜との積層体である。
なお、各層の材料及び層厚はあくまで一例であり、適宜変更することができる。例えば、半導体層ＰＳは、ポリシリコンに限定されず、アモルファスシリコン、微結晶酸化物半導体、アモルファス酸化物半導体、低温ポリシリコン（ＬＴＰＳ：Low Temperature Polycrystalline Silicone）又は窒化ガリウム（ＧａＮ）であってもよい。酸化物半導体としては、ＩＧＺＯ、酸化亜鉛（ＺｎＯ）、ＩＴＺＯが例示される。ＩＧＺＯは、インジウムガリウム亜鉛酸化物である。ＩＴＺＯは、インジウムスズ亜鉛酸化物である。また、図４に示す例では、駆動トランジスタＤＴＲは、いわゆるトップゲート構造である。ただし、駆動トランジスタＤＴＲは、半導体層ＰＳの下側にゲート電極が設けられたボトムゲート構造でもよく、半導体層ＰＳの上側及び下側の両方にゲート電極が設けられたデュアルゲート構造でもよい。
光取出し層ＬＰＬは、発光素子ＬＥＤ、接続層ＣＬ、アノード電極ＡＤ及び画素電極ＰＥを覆って容量窒化膜ＬＳＮの上に設けられる。光取出し層ＬＰＬは、透光性を有する無機絶縁層であり、例えば、層厚３００ｎｍ程度の酸化チタン層である。光取出し層ＬＰＬは、発光素子ＬＥＤを接続層ＣＬの上に配置した後、ＣＶＤ法で成膜することができる。
光取出し層ＬＰＬは、発光素子ＬＥＤの少なくとも一部を覆う。光取出し層ＬＰＬは、発光素子ＬＥＤの上面及び側面を囲み、さらに、発光素子ＬＥＤの周辺にも設けられる。具体的には、光取出し層ＬＰＬは、側部ＬＰＬａと、傾斜部ＬＰＬｂと、延出部ＬＰＬｃと、頂部ＬＰＬｄとを含む。側部ＬＰＬａは、発光素子ＬＥＤの側面を囲んで設けられる。傾斜部ＬＰＬｂは、側部ＬＰＬａの下端と接続され、側部ＬＰＬａと延出部ＬＰＬｃとの間に設けられる。傾斜部ＬＰＬｂは、接続層ＣＬの側面に沿って設けられ、側部ＬＰＬａに対して傾斜する。
延出部ＬＰＬｃは、容量窒化膜ＬＳＮの上に設けられ、傾斜部ＬＰＬｂの下端と接続される。つまり、延出部ＬＰＬｃは、側部ＬＰＬａの下端側に設けられ、平面視で、側部ＬＰＬａよりも発光素子ＬＥＤの外側、すなわち発光素子ＬＥＤの側面から離れる方向に延出する。頂部ＬＰＬｄは、側部ＬＰＬａの上端と接続され、発光素子ＬＥＤの上面に設けられる。言い換えると、頂部ＬＰＬｄは、発光素子ＬＥＤの上面とカソード電極ＣＤとの間に設けられる。
第２平坦化層ＬＬ２は、発光素子ＬＥＤの側面、側部ＬＰＬａ、傾斜部ＬＰＬｂ及び延出部ＬＰＬｃを覆って容量窒化膜ＬＳＮの上に設けられる。カソード電極ＣＤは、第２平坦化層ＬＬ２及び頂部ＬＰＬｄの上に設けられ、発光素子ＬＥＤのカソード端子ＥＬＥＤ２と電気的に接続される。カソード電極ＣＤは、表示領域ＤＡの全面に設けられ、複数の発光素子ＬＥＤのカソード端子ＥＬＥＤ２と電気的に接続される。
次に、発光素子ＬＥＤの構成について説明する。図５は、図４の発光素子を拡大して示す断面図である。図５に示すように、発光素子ＬＥＤは、発光素子基板ＳＵＬＥＤ、ｎ型クラッド層ＮＣ、発光層ＥＭ、ｐ型クラッド層ＰＣ、アノード端子ＥＬＥＤ１及びカソード端子ＥＬＥＤ２を有する。発光素子基板ＳＵＬＥＤの上に、ｎ型クラッド層ＮＣ、発光層ＥＭ、ｐ型クラッド層ＰＣ及びカソード端子ＥＬＥＤ２の順に積層される。アノード端子ＥＬＥＤ１は、発光素子基板ＳＵＬＥＤと接続層ＣＬとの間に設けられる。
青色の光を出射する発光素子ＢＬＥＤにおいて、発光層ＥＭは、窒化インジウムガリウム（ＩｎＧａＮ）であり、インジウムとガリウムの組成比は、例えば０．２：０．８である。ｐ型クラッド層ＰＣとｎ型クラッド層ＮＣは、窒化ガリウム（ＧａＮ）である。発光素子基板ＳＵＬＥＤは、炭化珪素（ＳｉＣ）である。
緑色の光を出射する発光素子ＧＬＥＤにおいて、発光層ＥＭは、窒化インジウムガリウム（ＩｎＧａＮ）であり、インジウムとガリウムの組成比は、例えば０．４５：０．５５である。ｐ型クラッド層ＰＣとｎ型クラッド層ＮＣは、窒化ガリウム（ＧａＮ）である。発光素子基板ＳＵＬＥＤは、炭化珪素（ＳｉＣ）である。
赤色の光を出射する発光素子ＲＬＥＤにおいて、発光層ＥＭは、アルミニウムガリウムインジウム（ＡｌＧａＩｎ）であり、アルミニウムとガリウムとインジウムの組成比は、例えば０．２２５：０．２７５：０．５である。ｐ型クラッド層ＰＣとｎ型クラッド層ＮＣは、燐化アルミニウムインジウム（ＡｌＩｎＰ）である。発光素子基板ＳＵＬＥＤは、ヒ化ガリウム（ＧａＡｓ）である。
発光素子ＲＬＥＤ、ＧＬＥＤ、ＢＬＥＤのアノード端子ＥＬＥＤ１及びカソード端子ＥＬＥＤ２は、いずれもアルミニウムである。
発光素子ＲＬＥＤ、ＧＬＥＤ、ＢＬＥＤの極大発光波長は、それぞれ６４５ｎｍ、５３０ｎｍ、４５０ｎｍである。
各発光素子ＬＥＤの製造工程において、製造装置は、発光素子基板ＳＵＬＥＤの上に、ｎ型クラッド層ＮＣ、発光層ＥＭ、ｐ型クラッド層ＰＣ及びカソード端子ＥＬＥＤ２を成膜する。その後、製造装置は、発光素子基板ＳＵＬＥＤを薄膜化して、発光素子基板ＳＵＬＥＤの底面にアノード端子ＥＬＥＤ１を形成する。そして、製造装置は、方形に切断加工した発光素子ＬＥＤを接続層ＣＬの上に配置した。
接続層ＣＬに銀ペーストを用いることで、発光素子ＬＥＤを配置する際に、接続層ＣＬは、圧力に応じて変形しつつ、発光素子ＬＥＤと密着して導通する。又は、接続層ＣＬに、アノード端子ＥＬＥＤ１と同じ金属材料、例えばアルミニウムを用いてもよい。この場合、接続層ＣＬの上に発光素子ＬＥＤを配置した後に加熱処理を施すことで、アノード端子ＥＬＥＤ１と接続層ＣＬとが一体化される。これにより、接続層ＣＬは、発光素子ＬＥＤと良好に導通する。
図６は、発光素子からの光が、光取出し層を伝播する様子を説明するための説明図である。発光素子ＬＥＤから、これに近接する層への光Ｌａの入射のし易さは、全反射角θｒで表される。全反射角θｒとは、発光素子ＬＥＤで生じた光Ｌａが、近接する層との界面において全反射される入射角度である。図６に示すように、光Ｌａの側部ＬＰＬａへの入射角θａは、発光素子ＬＥＤの側面の法線方向と、光Ｌａの進行方向とが成す角度である。入射角θａが全反射角θｒ以下の場合、透過成分が存在するので、全反射角θｒが大きいほど、光Ｌａは近接する層に入射しやすい。
ここで、発光素子ＬＥＤの屈折率をｎＬＥＤとし、近接する層の屈折率をｎＡＪとすると、全反射角θｒは下記の式（１）で表される。
θｒ＝ａｒｃｓｉｎ（ｎＡＪ／ｎＬＥＤ） ・・・ （１）
ｎＡＪ＞ｎＬＥＤの関係を満たす場合、全ての入射角θａで光Ｌａは近接する層に入射できる。ｎＡＪ＜ｎＬＥＤの場合、ｎＡＪが大きいほど全反射角θｒが大きくなるので、光Ｌａのうち、近接する層に入射する成分が大きくなる。
本実施形態では、発光素子ＬＥＤの側面と第２平坦化層ＬＬ２との間に、光取出し層ＬＰＬの側部ＬＰＬａが設けられている。発光素子ＬＥＤの屈折率ｎＬＥＤは、例えば、ｎＬＥＤ＝２．４であり、第２平坦化層ＬＬ２の屈折率は、例えば１．５である。光取出し層ＬＰＬの屈折率は、ｎＡＪ＝２．４程度であり、第２平坦化層ＬＬ２の屈折率よりも大きい。すなわち、光取出し層ＬＰＬの屈折率と発光素子ＬＥＤの屈折率ｎＬＥＤとの差は、第２平坦化層ＬＬ２の屈折率と発光素子ＬＥＤの屈折率との差よりも小さい。このため、発光素子ＬＥＤの側面に接して第２平坦化層ＬＬ２を設けた場合に比べて、本実施形態では、発光素子ＬＥＤと側部ＬＰＬａとの界面での全反射角θｒが大きくなり、発光素子ＬＥＤからの光Ｌａは、側部ＬＰＬａに入射しやすくなる。なお、発光素子ＬＥＤの屈折率ｎＬＥＤは、光取出し層ＬＰＬの屈折率ｎＡＪと同じであるが、異なっていてもよい。
側部ＬＰＬａと延出部ＬＰＬｃとの間に傾斜部ＬＰＬｂが設けられているので、側部ＬＰＬａと延出部ＬＰＬｃとを直接連結した場合に比べて、側部ＬＰＬａと傾斜部ＬＰＬｂとが成す角度及び延出部ＬＰＬｃと傾斜部ＬＰＬｂとが成す角度が緩やかになる。これにより、側部ＬＰＬａに入射した光Ｌｂは、傾斜部ＬＰＬｂを介して延出部ＬＰＬｃに良好に導かれる。
延出部ＬＰＬｃの上部に第２平坦化層ＬＬ２が設けられ、下部に容量窒化膜ＬＳＮが設けられる。容量窒化膜ＬＳＮの屈折率は、例えば１．９である。すなわち、延出部ＬＰＬｃの屈折率は第２平坦化層ＬＬ２の屈折率及び容量窒化膜ＬＳＮの屈折率よりも大きい。これにより、光Ｌｂは、延出部ＬＰＬｃの内部で反射しながら、発光素子ＬＥＤから離れる方向に伝播する。その過程で、光Ｌｂの入射角が、延出部ＬＰＬｃと第２平坦化層ＬＬ２との界面の全反射角よりも小さくなると、光Ｌｃが上側に向けて出射される。このように、本実施形態では、光取出し層ＬＰＬを設けたことにより、発光素子ＬＥＤからの光Ｌａは、光取出し層ＬＰＬの全面から出射できる。これにより、表示装置ＤＳＰは、光取出し効率を向上させることができる。
また、光取出し層ＬＰＬは、光Ｌｂを伝播させることができるため、第１画素ＰｘＲ、第２画素ＰｘＧ及び第３画素ＰｘＢ（図２参照）ごとに光取出し層ＬＰＬを区切ることで、発光素子ＬＥＤの混色を抑制することができる。
光取出し層ＬＰＬの材料として酸化チタン層を例示したが、これに限定されない。光取出し層ＬＰＬの材料として、高屈折率で透光性を有する材料が好ましく、例えば、酸化タンタル、酸化ニオブ、バリウムチタン酸化物、シロキサン等が適用可能である。また、光取出し層ＬＰＬの厚さも、あくまで一例であり適宜変更できる。また、オーバーコート層ＯＣと円偏光板ＣＰＬとの間に紫外線吸収層を設けてもよい。光取出し層ＬＰＬの材料として酸化チタンを用いた場合、酸化チタンは紫外線を吸収するため、第２平坦化層ＬＬ２が光分解する可能性がある。紫外線吸収層を設けることにより、第２平坦化層ＬＬ２への紫外線の入射が低減され、光分解反応を抑制できる。
（第１実施形態の第１変形例）
図７は、第１実施形態の第１変形例に係る表示装置を示す断面図である。なお、以下の説明において、上述した実施形態で説明した構成要素については、同じ符号を付して、説明を省略する。
図７に示すように、第１変形例において、光取出し層ＬＰＬの頂部ＬＰＬｄが設けられていない。すなわち、光取出し層ＬＰＬは、側部ＬＰＬａ、傾斜部ＬＰＬｂ及び延出部ＬＰＬｃを有し、発光素子ＬＥＤの上面と重なる部分に開口ＬＰＬｏが設けられる。発光素子ＬＥＤの上面は、開口ＬＰＬｏにおいて、カソード電極ＣＤと直接、接する。言い換えると、発光素子ＬＥＤのカソード端子ＥＬＥＤ２（図５参照）は、カソード電極ＣＤと直接、接する。これにより、第１変形例では、カソード端子ＥＬＥＤ２とカソード電極ＣＤとの間の接続抵抗を抑制することができるので、駆動電圧（アノード電源電位ＰＶＤＤ）を低減できる。
（第１実施形態の第２変形例）
図８は、第１実施形態の第２変形例に係る表示装置を示す断面図である。図８に示すように、第２変形例において、カソード電極ＣＤは、光取出し層ＬＰＬを覆って容量窒化膜ＬＳＮの上に設けられている。具体的には、カソード電極ＣＤは、光取出し層ＬＰＬの全面に接し、側部ＬＰＬａ、傾斜部ＬＰＬｂ、延出部ＬＰＬｃ及び頂部ＬＰＬｄに重なって設けられる。第２変形例においても、カソード電極ＣＤは、複数の発光素子ＬＥＤのカソード端子ＥＬＥＤ２に電気的に接続される。
カソード電極ＣＤの上に、オーバーコート層ＯＣ及び円偏光板ＣＰＬが設けられる。オーバーコート層ＯＣは、発光素子ＬＥＤの側面及び上面を覆って設けられ、上面が平坦化されるように発光素子ＬＥＤの高さよりも高く形成される。第２変形例では、上述した第１実施形態及び第１変形例と比較して、第２平坦化層ＬＬ２を省略することができるため、表示装置ＤＳＰの製造コストを低減することができる。
（第１実施形態の第３変形例）
図９は、第１実施形態の第３変形例に係る表示装置を示す断面図である。第１実施形態、第１変形例及び第２変形例の発光素子ＬＥＤは、下部でアノード電極ＡＤと接続され、上部でカソード電極ＣＤと接続される垂直構造であるが、これに限定されない。図９に示すように、第３変形例において、アノード端子ＥＬＥＤ１及びカソード端子ＥＬＥＤ２は、いずれも発光素子ＬＥＤの上面側に設けられている。光取出し層ＬＰＬの頂部ＬＰＬｄは、アノード端子ＥＬＥＤ１及びカソード端子ＥＬＥＤ２の上に設けられる。
カソード端子ＥＬＥＤ２は頂部ＬＰＬｄを介してカソード電極ＣＤと電気的に接続される。アノード端子ＥＬＥＤ１は、アノード接続層ＡＤＣＬを介して接続層ＣＬに電気的に接続される。アノード接続層ＡＤＣＬは、モリブデンタングステン合金を用いることができる。又は、アノード接続層ＡＤＣＬは、モリブデンタングステン合金とアルミニウムの積層膜を用いることができる。
このように、アノード端子ＥＬＥＤ１及びカソード端子ＥＬＥＤ２が同一面側に配置された水平構造の発光素子ＬＥＤも適用可能である。
以上説明したように、本実施形態の表示装置ＤＳＰは、基板ＳＵと、複数の画素Ｐｘと、発光素子ＬＥＤと、無機絶縁層（光取出し層ＬＰＬ）と、を有する。複数の画素Ｐｘは、基板ＳＵに設けられる。発光素子ＬＥＤは、複数の画素Ｐｘの各々に設けられる。無機絶縁層（光取出し層ＬＰＬ）は、透光性を有し、発光素子ＬＥＤの少なくとも一部を覆う。無機絶縁層（光取出し層ＬＰＬ）は、発光素子ＬＥＤの側面に設けられた側部ＬＰＬａと、側部ＬＰＬａの下端側に設けられ、基板ＳＵの法線方向からの平面視で、側部ＬＰＬａよりも発光素子ＬＥＤの外側に延出する延出部ＬＰＬｃと、を含む。
また、本実施形態の表示装置ＤＳＰにおいて、無機絶縁層（光取出し層ＬＰＬ）は、側部ＬＰＬａと延出部ＬＰＬｃとの間に設けられ、側部ＬＰＬａに対して傾斜する傾斜部ＬＰＬｂを含む。
（第２実施形態）
図１０は、第２実施形態に係る表示装置を示す断面図である。図１０に示すように、本実施形態では、光取出し層ＬＰＬの下にアノード電極ＡＤが設けられている。具体的には、アノード電極ＡＤは、平面視で、発光素子ＬＥＤと重なる領域と、発光素子ＬＥＤと重ならない周囲の領域とに亘って設けられる。延出部ＬＰＬｃは、アノード電極ＡＤと接してアノード電極ＡＤに上に設けられている。基板ＳＵの法線方向において、容量窒化膜ＬＳＮと光取出し層ＬＰＬとの間にアノード電極ＡＤが設けられている。
アノード電極ＡＤは、光取出し層ＬＰＬと重なる全領域に設けられている。図１０では、アノード電極ＡＤの端部と、延出部ＬＰＬｃの端部は、同じ位置である。ただし、アノード電極ＡＤの端部と、延出部ＬＰＬｃの端部とがずれていてもよい。延出部ＬＰＬｃの端部がアノード電極ＡＤよりも発光素子ＬＥＤから離れて配置されていてもよく、あるいはアノード電極ＡＤの端部が延出部ＬＰＬｃよりも発光素子ＬＥＤから離れて配置されていてもよい。
アノード電極ＡＤは、上述したように銀などの金属材料を含む。このため、アノード電極ＡＤは、反射層として機能する。これにより、延出部ＬＰＬｃの内部を伝播する光Ｌｂは、延出部ＬＰＬｃとアノード電極ＡＤとの界面で反射されるので、延出部ＬＰＬｃの下側に透過する光Ｌｂを抑制できる。これにより、第２実施形態では、光の取出し効率を向上させることができる。
（第２実施形態の第４変形例）
図１１は、第２実施形態の第４変形例に係る表示装置を示す断面図である。図１１に示すように、第４変形例では、発光素子ＬＥＤの側面と対向する壁状構造ＷＬが設けられている。壁状構造ＷＬは、発光素子ＬＥＤの周囲を囲むように容量窒化膜ＬＳＮの上に設けられる。壁状構造ＷＬと容量窒化膜ＬＳＮとで形成される凹部内に画素電極ＰＥ、アノード電極ＡＤ、接続層ＣＬ、発光素子ＬＥＤ、光取出し層ＬＰＬ及び第２平坦化層ＬＬ２が設けられる。カソード電極ＣＤは、壁状構造ＷＬ、第２平坦化層ＬＬ２及び光取出し層ＬＰＬの上面に設けられる。
アノード電極ＡＤは、アノード電極底部ＡＤａとアノード電極傾斜部ＡＤｂとを含む。アノード電極底部ＡＤａは容量窒化膜ＬＳＮの上に設けられ、発光素子ＬＥＤと重なる領域及び延出部ＬＰＬｃと重なる領域に設けられる。アノード電極傾斜部ＡＤｂは、アノード電極底部ＡＤａの端部と接続され、壁状構造ＷＬの内壁面に沿って傾斜して設けられる。
光取出し層ＬＰＬは、さらに対向部ＬＰＬｅを有する。対向部ＬＰＬｅは、発光素子ＬＥＤの側面と対向する。具体的には、対向部ＬＰＬｅは、延出部ＬＰＬｃの端部に接続され、壁状構造ＷＬの内壁面及びアノード電極傾斜部ＡＤｂに沿って傾斜して設けられる。アノード電極傾斜部ＡＤｂは、壁状構造ＷＬの内壁面と対向部ＬＰＬｅとの間に設けられる。
アノード電極傾斜部ＡＤｂ及び対向部ＬＰＬｅの高さは、壁状構造ＷＬの高さよりも低い。すなわち、アノード電極傾斜部ＡＤｂの上端は、カソード電極ＣＤと離れて設けられる。アノード電極傾斜部ＡＤｂ及び対向部ＬＰＬｅは同じ高さで形成されているが、これに限定されない。対向部ＬＰＬｅは、アノード電極傾斜部ＡＤｂよりも高く形成され、アノード電極傾斜部ＡＤｂの上端を覆っていてもよい。
図１２は、第２実施形態の第４変形例において、光の伝播を説明するための説明図である。図１３は、第２実施形態の第４変形例において、光の伝播の他の例を説明するための説明図である。図１２に示すように、延出部ＬＰＬｃの内部を伝播する光Ｌｂの一部が延出部ＬＰＬｃと第２平坦化層ＬＬ２との界面から出射される。光Ｌｃは、斜め上側に第２平坦化層ＬＬ２に出射され、壁状構造ＷＬに向かって進行する。アノード電極傾斜部ＡＤｂで反射された光Ｌｄは、上側に進行する。これにより、第４変形例は、延出部ＬＰＬｃから出射された光Ｌｃが、基板ＳＵの表面に対して平行に近い角度で進む場合であっても、光の取出し効率を向上させることができる。
なお、図１２では省略しているが、光Ｌｂは、延出部ＬＰＬｃの内部から、対向部ＬＰＬｅの内部まで伝播して、対向部ＬＰＬｅと第２平坦化層ＬＬ２との界面から上側に出射してもよい。
図１３に示すように、発光素子ＬＥＤの側面から出射した光Ｌｅの一部は、側部ＬＰＬａを透過して、第２平坦化層ＬＬ２に出射される場合がある。光Ｌｅは、基板ＳＵの表面に対して平行に近い角度で、壁状構造ＷＬに向かって進行する。そして、アノード電極傾斜部ＡＤｂで反射された光Ｌｆは、上側に進行する。
なお、第４変形例において、アノード電極傾斜部ＡＤｂが設けられていなくてもよい。すなわち、対向部ＬＰＬｅは延出部ＬＰＬｃの端部に接続され、壁状構造ＷＬの内壁面に接して設けられていてもよい。また、第２実施形態及び第４変形例においても、上述した第１実施形態の第１変形例から第３変形例の構成を適用することができる。
（第３実施形態）
図１４は、第３実施形態に係る表示装置の光取出し層を拡大して示す断面図である。図１４に示すように、第３実施形態において、光取出し層ＬＰＬの表面に複数の微小な凹部ＣＯＣが設けられる。凹部ＣＯＣは、側部ＬＰＬａ及び延出部ＬＰＬｃに設けられる。ただし、凹部ＣＯＣは、傾斜部ＬＰＬｂにも設けられていてもよい。凹部ＣＯＣは、光取出し層ＬＰＬの表面を削って形成することができ、例えば、サンドブラストなどの研磨剤を光取出し層ＬＰＬに吹き付ける方法で形成できる。
延出部ＬＰＬｃの内部を伝播する光Ｌｂは、延出部ＬＰＬｃと第２平坦化層ＬＬ２との界面のうち、凹部ＣＯＣが設けられていない領域で反射する。凹部ＣＯＣが設けられた部分では、局所的に界面が傾いており、凹部ＣＯＣが設けられていない領域とは、光Ｌｂの入射角が異なる。このため、光Ｌｃは、効率よく第２平坦化層ＬＬ２側に出射される。
（第３実施形態の第５変形例）
図１５は、第３実施形態の第５変形例に係る表示装置の光取出し層を拡大して示す断面図である。図１５に示すように、第３実施形態の第５変形例において、光取出し層ＬＰＬの表面に複数の微小な凸部ＣＯＶが設けられる。凸部ＣＯＶは、側部ＬＰＬａ及び延出部ＬＰＬｃに設けられる。ただし、凸部ＣＯＶは、傾斜部ＬＰＬｂにも設けられていてもよい。凸部ＣＯＶは、光取出し層ＬＰＬと同じ材料、例えば酸化チタンの微粒子を付着させることで形成できる。より具体的には、第２平坦化層ＬＬ２を構成する有機材料中に酸化チタンの微粒子を混合させて第２平坦化層ＬＬ２を形成し、第２平坦化層ＬＬ２中の微粒子の一部が、光取出し層ＬＰＬの表面に付着することで凸部ＣＯＶが形成される。
第５変形例においても、凸部ＣＯＶが設けられた部分では、局所的に界面が傾いており、凸部ＣＯＶが設けられていない領域とは、光Ｌｂの入射角度が異なる。このため、光Ｌｃは効率よく第２平坦化層ＬＬ２側に出射される。なお、図１４及び図１５の構成に限定されず、光取出し層ＬＰＬの表面に複数の微小な凹凸構造が形成されていてもよい。具体的には、逆スパッタ法などにより、光取出し層ＬＰＬの表面を粗面化することで、凹凸構造を形成してもよい。
なお、第３実施形態及び第５変形例においても、上述した第１実施形態の第１変形例から第３変形例の構成、第２実施形態及び第４変形例の構成を適用することができる。例えば、第４変形例において、図１１に示す対向部ＬＰＬｅの表面にも凹部ＣＯＣ、凸部ＣＯＶ又は凹凸構造を形成してもよい。
（第４実施形態）
図１６は、第４実施形態に係る表示装置の光取出し層を拡大して示す断面図である。図１６に示すように、第４実施形態において、容量窒化膜ＬＳＮの上に複数の凸状構造ＰＴが設けられている。複数の凸状構造ＰＴは、容量窒化膜ＬＳＮの上に有機レジストをパターニングすることで形成できる。その後、熱処理を施すことにより有機レジストが溶融しながら固化して、複数の凸状構造ＰＴは、曲面を有する半円状の断面構造となる。
アノード電極ＡＤ及び延出部ＬＰＬｃは、容量窒化膜ＬＳＮ及び複数の凸状構造ＰＴの上に設けられる。アノード電極ＡＤの延出部ＬＰＬｃと重なる部分には、凸状構造ＰＴの形状に倣って複数の凸部が形成される。延出部ＬＰＬｃの表面にも、凸状構造ＰＴの形状に倣って複数の凸部が形成される。
これにより、アノード電極ＡＤと、延出部ＬＰＬｃとの界面は、複数の凸部が設けられた部分で局所的に傾いており、光Ｌｂの反射角が異なる。これにより、光Ｌｂの反射角度が、複数の凸部が設けられた部分と、複数の凸部が設けられていない部分とで光Ｌｂの進行方向が変化する。光Ｌｂのうち、延出部ＬＰＬｃと第２平坦化層ＬＬ２との界面の法線方向に進行する成分が増大し、光Ｌｃは、第２平坦化層ＬＬ２に透過できる。また、延出部ＬＰＬｃと第２平坦化層ＬＬ２との界面においても複数の凸部が設けられた部分で局所的に傾いている。これにより、凸部が設けられた部分と、凸部が設けられていない部分とは、光Ｌｂの入射角度が異なる。このため、光Ｌｃは効率よく第２平坦化層ＬＬ２側に出射される。
（第４実施形態の第６変形例）
図１７は、第４実施形態の第６変形例に係る表示装置の光取出し層を拡大して示す断面図である。図１７に示すように、第４実施形態の第６変形例において、容量窒化膜ＬＳＮの上に設けられた複数の凸状構造ＰＴの断面形状は台形状である。凸状構造ＰＴは、有機レジストの溶融温度よりも低い温度で熱処理を施すことにより形成できる。
第６変形例においても、アノード電極ＡＤ及び延出部ＬＰＬｃには、凸状構造ＰＴの形状に倣って、複数の凸部が形成される。光Ｌｂの一部は、アノード電極ＡＤに形成された凸部の側面で反射して、進行方向が変化する。凸部の側面で反射した光Ｌｂは、さらに接続層ＣＬの表面で反射する。そして、光Ｌｃは、傾斜部ＬＰＬｂから上側に向けて出射される。なお、図１７では図面を見やすくするために、延出部ＬＰＬｃの内部を進行する光Ｌｂは省略している。第６変形例においても、上述した第４実施形態と同様に、アノード電極ＡＤ及び延出部ＬＰＬｃに形成された複数の凸部により、光Ｌｃは効率よく第２平坦化層ＬＬ２側に出射される。
なお、第４実施形態及び第６変形例においても、上述した第１実施形態の第１変形例から第３変形例の構成及び第２実施形態及び第４変形例の構成を適用することができる。
（第５実施形態）
図１８は、第５実施形態に係る表示装置を示す断面図である。図１９は、第５実施形態に係る表示装置において複数の画素を示す平面図である。図１８に示すように、第５実施形態において、発光素子ＬＥＤの上にカソード電極ＣＤ、光取出し層ＬＰＬの順に積層されている。言い換えると、頂部ＬＰＬｄは、カソード電極ＣＤの上に設けられ、側部ＬＰＬａは、発光素子ＬＥＤ及びカソード電極ＣＤの側面を覆っている。また、オーバーコート層ＯＣは、光取出し層ＬＰＬを覆って容量窒化膜ＬＳＮの上に設けられる。
図１９に示すように、カソード電極ＣＤは、複数の発光素子ＬＥＤ（ＲＬＥＤ、ＧＬＥＤ、ＢＬＥＤ）のそれぞれに個別に設けられている。カソード電極ＣＤは、カソード接続線ＣＤＳに電気的に接続される。カソード電極ＣＤは、カソード接続線ＣＤＳを介して他の発光素子ＬＥＤに設けられたカソード電極ＣＤと電気的に接続される。これにより、複数の発光素子ＬＥＤに共通のカソード電源電位ＰＶＳＳが供給される。
本実施形態では、発光素子ＬＥＤの上にカソード電極ＣＤをパターニングした後、カソード電極ＣＤ及び発光素子ＬＥＤを覆うように光取出し層ＬＰＬが形成される。この場合、真空プロセスにおいて、光取出し層ＬＰＬの成膜工程が最後の工程となる。第３実施形態で説明したように、光取出し層ＬＰＬの表面に複数の微小な凹部ＣＯＣ（図１４参照）を設ける場合、凹部ＣＯＣは、例えば、サンドブラストなどの研磨剤を光取出し層ＬＰＬに吹き付ける方法で形成できる。研磨加工後には、研磨剤や削れた光取出し層ＬＰＬを除去する洗浄工程が必要である。本実施形態では、光取出し層ＬＰＬの成膜後に真空プロセスがないので、凹部ＣＯＣを形成する等、光取出し層ＬＰＬの加工を行った場合であっても、洗浄工程を軽減できる。
なお、カソード電極ＣＤは、カソード接続線ＣＤＳと接続するために、発光素子ＬＥＤの側面の一部にも設けられる。この場合、発光素子ＬＥＤの側面を傾斜させて断面形状を台形とすることで、カソード電極ＣＤの断線を抑制できる。なお、第５実施形態においても、上述した第１実施形態から第４実施形態及び第１変形例から第６変形例の構成を適用することができる。
（第６実施形態）
図２０は、第６実施形態に係る表示装置を示す断面図である。図２０に示すように、第６実施形態の表示装置ＤＳＰは、さらに第１共振層ＣＡ１、第２共振層ＣＡ２及び第３共振層ＣＡ３を有する。第１共振層ＣＡ１及び第２共振層ＣＡ２は、発光素子ＬＥＤＡの内部に設けられる。具体的には、第１共振層ＣＡ１は、発光素子基板ＳＵＬＥＤとｎ型クラッド層ＮＣとの間に設けられる。第１共振層ＣＡ１は、１層の誘電体層で構成される。第１共振層ＣＡ１の材料として低屈折率の酸化珪素膜を用いることができる。第１共振層ＣＡ１の層厚は、赤色の発光素子ＲＬＥＤ、緑色の発光素子ＧＬＥＤ、青色の発光素子ＢＬＥＤにおいて、それぞれ２１６ｎｍ、１７４ｎｍ、１５４ｎｍ程度である。
第２共振層ＣＡ２は、ｎ型クラッド層ＮＣ、発光層ＥＭ及びｐ型クラッド層ＰＣの層厚を調整したものである。第２共振層ＣＡ２の層厚は、発光素子ＬＥＤＡから出射される光の主要な発光波長の二分の一を、その屈折率で割った値である。つまり、第２共振層ＣＡ２の層厚をｄ２とし、発光素子ＬＥＤＡから出射される光の主要な発光波長をλとし、第２共振層ＣＡ２の屈折率をｎ２としたときに、下記の式（２）の関係を満たす。
ｄ２＝ｉλ／２ｎ２ ・・・ （２）
ただし、ｉは正の整数である。
第３共振層ＣＡ３は、発光素子ＬＥＤＡ及び光取出し層ＬＰＬの上側に設けられる。発光素子ＬＥＤＡの上に、カソード電極ＣＤ、第３共振層ＣＡ３、オーバーコート層ＯＣの順に積層される。本実施形態において、図７に示す第１実施形態の第１変形例と同様に、光取出し層ＬＰＬの頂部ＬＰＬｄは設けられていない。
第３共振層ＣＡ３は、１層の低屈折率誘電体層ＣＡＬ３と、１層の高屈折率誘電体層ＣＡＨ３とを有する。低屈折率誘電体層ＣＡＬ３は、第１共振層ＣＡ１と同じ層厚の酸化珪素膜である。高屈折率誘電体層ＣＡＨ３の材料として酸化チタンが用いられる。高屈折率誘電体層ＣＡＨ３の層厚は、赤色の発光素子ＲＬＥＤ、緑色の発光素子ＧＬＥＤ、青色の発光素子ＢＬＥＤにおいて、それぞれ１０８ｎｍ、８６ｎｍ、７６ｎｍ程度である。
本実施形態では、発光素子ＬＥＤＡの内部に設けられた第１共振層ＣＡ１及び第２共振層ＣＡ２と、発光素子ＬＥＤＡの外部に設けられた第３共振層ＣＡ３とで、共振器構造を形成する。これにより、発光層ＥＭから上側に向かって出射された光Ｌｇは、第３共振層ＣＡ３に入射する。光Ｌｇのうち、一部の光Ｌｈは第３共振層ＣＡ３を透過して発光素子ＬＥＤＡの上側に出射され、一部の光は発光層ＥＭ側に戻る。発光層ＥＭに戻った光は、第１共振層ＣＡ１で反射される。光Ｌｇは、第３共振層ＣＡ３と第１共振層ＣＡ１との間で複数回、繰り返し反射する。
第３共振層ＣＡ３の低屈折率誘電体層ＣＡＬ３又は高屈折率誘電体層ＣＡＨ３の層厚ｄ３は、下記の式（３）で表される。
ｄ３＝ｉλ／２ｎ３ ・・・ （３）
ただし、ｎ３は、低屈折率誘電体層ＣＡＬ３又は高屈折率誘電体層ＣＡＨ３の屈折率である。
これにより、各界面で反射した光は、位相が揃って互いに強め合う。その結果、第１共振層ＣＡ１及び第３共振層ＣＡ３で反射されて上側に出射された光Ｌｇの発光強度が増大する。
上述した低屈折率誘電体層ＣＡＬ３及び高屈折率誘電体層ＣＡＨ３の層厚ｄ３は、上記の式（３）において、ｉ＝１とした場合である。ｉの値が大きくなるほど、共振器構造から出射される光Ｌｈの入射角度依存性、発光波長依存性が急峻になり、法線方向における発光成分が増大し、半値幅が減少する。このため、表示総理ＤＳＰは、色純度を向上させることができる。ただし、ｉの値が大きくなるほど、各共振器構造の層厚を大きくする必要があり、製造コストが増大する可能性がある。このため、ｉ＝１とすることが好ましい。
（第６実施形態の第７変形例）
図２１は、第６実施形態の第７変形例に係る表示装置を示す断面図である。図２１に示すように、第６実施形態の第７変形例において、発光素子ＬＥＤＢは、５層の誘電体層で構成された第１共振層ＣＡ１を含む。すなわち、第１共振層ＣＡ１は、発光素子基板ＳＵＬＥＤの上に、低屈折率層、高屈折率層、低屈折率層、高屈折率層、低屈折率層の順に積層される。また、第３共振層ＣＡ３は６層の誘電体層で構成される。第３共振層ＣＡ３は、カソード電極ＣＤの上に、低屈折率層、高屈折率層、低屈折率層、高屈折率層、低屈折率層、高屈折率層の順に積層される。第３共振層ＣＡ３の最上層に高屈折率層が設けられる。
図２２は、第６実施形態及び第７変形例に係る表示装置において、波長と発光強度との関係を示すグラフである。図２３は、第６実施形態及び第７変形例に係る表示装置において、極角と発光強度との関係を示すグラフである。図２２のグラフ１は、第６実施形態で示した発光素子ＬＥＤＡから出射された光の発光スペクトルと、第７変形例で示した発光素子ＬＥＤＢから出射された光の発光スペクトルとを比較して示す。図２２に示すように、発光素子ＬＥＤＢを用いた表示装置ＤＳＰは、発光素子ＬＥＤＡを用いた表示装置ＤＳＰに比べ、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれの波長においても、発光スペクトルの強度が大きくなり、かつ、半値幅が小さくなる。
また、図２３のグラフ２に示すように、発光素子ＬＥＤＢを用いた表示装置ＤＳＰは、発光素子ＬＥＤＡを用いた表示装置ＤＳＰに比べ、法線方向（極角０度）の発光強度が大きくなっている。このように、第１共振層ＣＡ１及び第３共振層ＣＡ３の積層数を増やすことで、表示装置ＤＳＰは、法線方向の発光強度が増大し、且つ、半値幅も減少してさらに鮮やかな発光色が得られる。これにより、表示装置ＤＳＰを使用する際に観察頻度が高い法線方向で、表示性能を向上させることができる。なお、極角とは、基板ＳＵの法線方向と、出射光の進行方向とが成す角度である。
（第６実施形態の第８変形例）
図２４は、第６実施形態の第８変形例に係る表示装置の、光取出し層及び第３共振層を拡大して示す断面図である。図２４に示すように、第８変形例において、第３共振層ＣＡ３は、光取出し層ＬＰＬに重なって設けられる。具体的には、第３共振層ＣＡ３は、側部ＬＰＬａ、傾斜部ＬＰＬｂ及び延出部ＬＰＬｃに重なって設けられる。第１共振層ＣＡ１及び第２共振層ＣＡ２は、図２０に示した第６実施形態と同様に、発光素子ＬＥＤＡの内部に設けられる。
アノード電極ＡＤは、延出部ＬＰＬｃと重なる領域まで設けられている。言い換えると、容量窒化膜ＬＳＮの上に、アノード電極ＡＤ、延出部ＬＰＬｃ、第３共振層ＣＡ３の順に積層される。第８変形例において、アノード電極ＡＤ、延出部ＬＰＬｃ及び第３共振層ＣＡ３が重なる部分も共振器構造としている。すなわち、アノード電極ＡＤは第１共振層ＣＡ１の機能を兼ねている。アノード電極ＡＤを、金属材料と誘電体層の積層構造として、誘電体層の層厚を第１共振層ＣＡ１と同様の構成とする。
また、延出部ＬＰＬｃは、第２共振層ＣＡ２の機能を兼ねている。延出部ＬＰＬｃの層厚は、赤色の発光素子ＲＬＥＤ、緑色の発光素子ＧＬＥＤ、青色の発光素子ＢＬＥＤにおいて、それぞれ２１６ｎｍ、１７２ｎｍ、１５２ｎｍ程度である。これは、上述した式（２）において、ｉ＝２とした場合に相当し、光取出し層ＬＰＬへの光注入効率を勘案して、厚膜化することが好ましい。
発光素子ＬＥＤＡの側面から出射された光Ｌａは、側部ＬＰＬａに入射して、光取出し層ＬＰＬ及び第３共振層ＣＡ３の内部を伝播する。延出部ＬＰＬｃを伝播する光Ｌｂは、第３共振層ＣＡ３とアノード電極ＡＤとの間で反射を繰り返しつつ、光Ｌｂの一部が第２平坦化層ＬＬ２に出射される。アノード電極ＡＤ、延出部ＬＰＬｃ及び第３共振層ＣＡ３で構成される共振器構造により、第２平坦化層ＬＬ２に出射される光Ｌｃの発光強度が増大し、半値幅も減少する。これにより、表示装置ＤＳＰは、発光素子ＬＥＤＡの側面から出射された光Ｌａの取出し効率を向上させて、表示性能を向上させることができる。
なお、第６実施形態、第７変形例及び第８変形例において、各共振層の積層数及び層厚はあくまで一例であり、適宜変更してもよい。例えば、第７変形例の第３共振層ＣＡ３は、５層以下でもよく、７層以上でもよい。第６実施形態、第７変形例及び第８変形例においても、上述した第１実施形態から第４実施形態及び第１変形例から第６変形例の構成を適用することができる。
以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。上述した各実施形態及び各変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。
ＡＤ アノード電極
ＣＡ１ 第１共振層
ＣＡ２ 第２共振層
ＣＡ３ 第３共振層
ＣＤ カソード電極
ＣＬ 接続層
ＤＡ 表示領域
ＤＳＰ 表示装置
ＤＲＴ 駆動トランジスタ
ＥＭ 発光層
ＩＰＬ アノード電源線
ＬＥＤ、ＬＥＤＡ、ＬＥＤＢ、ＲＬＥＤ、ＧＬＥＤ、ＢＬＥＤ 発光素子
ＬＬ１ 第１平坦化層
ＬＬ２ 第２平坦化層
ＬＰＬ 光取出し層
ＬＰＬａ 側部
ＬＰＬｂ 傾斜部
ＬＰＬｃ 延出部
ＬＰＬｄ 頂部
ＬＰＬｅ 対向部
ＬＳ 遮光層
ＬＳＮ 容量窒化膜
ＮＣ ｎ型クラッド層
ＰＣ ｐ型クラッド層
Ｐｉｘ、Ｐｘ 画素
ＰＳ 半導体層
ＰＴ 凸状構造
ＰＶＤＤ アノード電源電位
ＰＶＳＳ カソード電源電位
ＳＬ 映像信号線
ＳＵ 基板
ＳＵＬＥＤ 発光素子基板
ＷＬ 壁状構造

Claims (16)

  1. 基板と、
    前記基板に設けられた複数の画素と、
    複数の前記画素の各々に設けられる発光素子と、
    透光性を有し、前記発光素子の少なくとも一部を覆う無機絶縁層からなる光取り出し層と、
    前記発光素子及び前記光取り出し層の下側に設けられた下部絶縁膜と、
    前記光取り出し層及び前記発光素子の少なくとも側面を覆う平坦化層と、を有し、
    前記無機絶縁層からなる前記光取り出し層は、
    前記発光素子の側面を囲んで設けられた側部と、
    前記側部の下端側に設けられ、前記基板の法線方向からの平面視で、前記側部よりも前記発光素子の外側に延出し、前記下部絶縁膜の上に設けられる延出部と、
    前記側部の下端に接続され、前記側部と前記延出部との間に設けられ、前記側部に対して傾斜する傾斜部と、を含み、
    前記基板の法線方向で、前記下部絶縁膜、前記光取り出し層の前記延出部、前記平坦化層の順に積層され、かつ、前記平坦化層は前記延出部の上に直接接し、
    前記発光素子の側面と前記平坦化層との間に前記光取り出し層の側部が設けられ、
    前記光取り出し層の屈折率は前記平坦化層の屈折率及び前記下部絶縁膜の屈折率よりも大きく、前記光取り出し層の屈折率と前記発光素子の屈折率との差は、前記平坦化層の屈折率と前記発光素子の屈折率との差よりも小さい
    表示装置。
  2. 基板と、
    前記基板に設けられた複数の画素と、
    複数の前記画素の各々に設けられる発光素子と、
    透光性を有し、前記発光素子の少なくとも一部を覆う無機絶縁層からなる光取り出し層と、
    前記発光素子及び前記光取り出し層の下側に設けられた下部絶縁膜と、
    前記下部絶縁膜の上に設けられ、前記発光素子に電気的に接続され、前記基板の法線方向からの平面視で、前記発光素子と重なる領域と、前記発光素子と重ならない周囲の領域とに亘って設けられるアノード電極と、
    前記光取り出し層及び前記発光素子の少なくとも側面を覆う平坦化層と、を有し、
    前記無機絶縁層からなる前記光取り出し層は、
    前記発光素子の側面を囲んで設けられた側部と、
    前記側部の下端側に設けられ、前記基板の法線方向からの平面視で、前記側部よりも前記発光素子の外側に延出し、前記アノード電極の上に設けられる延出部と、
    前記側部の下端に接続され、前記側部と前記延出部との間に設けられ、前記側部に対して傾斜する傾斜部と、を含み、
    前記基板の法線方向で、前記下部絶縁膜、前記アノード電極、前記光取り出し層の前記延出部、前記平坦化層の順に積層され、かつ、前記平坦化層は前記延出部の上に直接接し、
    前記発光素子の側面と前記平坦化層との間に前記光取り出し層の側部が設けられ、
    前記光取り出し層の屈折率は前記平坦化層の屈折率よりも大きく、前記光取り出し層の屈折率と前記発光素子の屈折率との差は、前記平坦化層の屈折率と前記発光素子の屈折率との差よりも小さい
    表示装置。
  3. 前記発光素子と前記基板との間に設けられ、前記発光素子と電気的に接続された接続部を有し、
    前記傾斜部は前記接続部の側面に沿って設けられる
    請求項１又は請求項２に記載の表示装置。
  4. 複数の前記光取り出し層を有し、
    複数の前記光取り出し層は、複数の前記発光素子のそれぞれに設けられ、複数の前記発光素子ごとに離隔して配置される
    請求項１又は請求項２に記載の表示装置。
  5. 前記平坦化層の上に設けられ、前記発光素子に電気的に接続されるカソード電極を有し、
    前記光取り出し層は、前記側部の上端と接続され、前記発光素子の上面と前記カソード電極との間に設けられた頂部を含む
    請求項１又は請求項２に記載の表示装置。
  6. 前記平坦化層の上に設けられ、前記発光素子の上面に電気的に接続されるカソード電極を有し、
    前記光取り出し層は、前記発光素子の上面と重なる部分に開口が設けられる
    請求項１又は請求項２に記載の表示装置。
  7. 前記光取り出し層の前記側部及び前記延出部に重なって設けられ、前記発光素子に電気的に接続されるカソード電極を有する
    請求項１に記載の表示装置。
  8. 前記発光素子の上面に設けられ、前記発光素子に電気的に接続されるカソード電極を有し、
    前記光取り出し層は、前記カソード電極の上に設けられた頂部を含む、
    請求項１に記載の表示装置。
  9. 前記発光素子の側面と対向する壁状構造を有し、
    前記光取り出し層は、前記延出部と接続され、前記壁状構造の壁面に沿って設けられた対向部を含み、
    前記アノード電極は、前記壁状構造の壁面と、前記対向部との間に設けられる
    請求項２に記載の表示装置。
  10. 前記アノード電極の、前記延出部と重なる部分に、複数の凸部が設けられる
    請求項２又は請求項９に記載の表示装置。
  11. 前記光取り出し層の表面に、複数の凹部又は複数の凸部が設けられる
    請求項１から請求項９のいずれか１項に記載の表示装置。
  12. 前記発光素子の側面と対向する壁状構造を有し、
    前記光取り出し層は、前記延出部と接続され、前記壁状構造の壁面に沿って設けられた対向部を含む
    請求項１に記載の表示装置。
  13. 前記発光素子及び前記光取り出し層の上側に、複数層の誘電体層が積層された共振層が設けられる
    請求項１から請求項１２のいずれか１項に記載の表示装置。
  14. 前記発光素子は、第１共振層と、第２共振層とを含み、
    前記発光素子及び前記光取り出し層の上側に、複数層の誘電体層が積層された第３共振層が設けられる
    請求項１から請求項１２のいずれか１項に記載の表示装置。
  15. 前記第１共振層は、前記発光素子の基板と、前記発光素子の発光層との間に設けられ、
    前記第２共振層は、前記発光素子の前記発光層及びクラッド層で構成される
    請求項１４に記載の表示装置。
  16. 前記光取り出し層の前記側部及び前記延出部の上に、複数層の誘電体層が積層された共振層が設けられる
    請求項１から請求項１２のいずれか１項に記載の表示装置。
JP2018212415A 2018-11-12 2018-11-12 表示装置 Active JP7237536B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018212415A JP7237536B2 (ja) 2018-11-12 2018-11-12 表示装置
PCT/JP2019/035445 WO2020100392A1 (ja) 2018-11-12 2019-09-10 表示装置
CN201980074302.4A CN113016081B (zh) 2018-11-12 2019-09-10 显示装置
DE112019005135.0T DE112019005135T5 (de) 2018-11-12 2019-09-10 Anzeigevorrichtung
US17/316,927 US20210265533A1 (en) 2018-11-12 2021-05-11 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018212415A JP7237536B2 (ja) 2018-11-12 2018-11-12 表示装置

Publications (2)

Publication Number Publication Date
JP2020080356A JP2020080356A (ja) 2020-05-28
JP7237536B2 true JP7237536B2 (ja) 2023-03-13

Family

ID=70730489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018212415A Active JP7237536B2 (ja) 2018-11-12 2018-11-12 表示装置

Country Status (5)

Country Link
US (1) US20210265533A1 (ja)
JP (1) JP7237536B2 (ja)
CN (1) CN113016081B (ja)
DE (1) DE112019005135T5 (ja)
WO (1) WO2020100392A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7451328B2 (ja) 2020-07-06 2024-03-18 株式会社ジャパンディスプレイ 表示装置
CN114898690A (zh) * 2022-01-24 2022-08-12 北京京东方技术开发有限公司 显示面板和显示装置

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228563A (ja) 1999-02-05 2000-08-15 Agilent Technol Inc デバイス及びＡｌｘＧａｙＩｎｚＮ構造の組立方法
JP2000315062A (ja) 1999-05-06 2000-11-14 Hitachi Ltd 平面表示装置
JP2008527626A (ja) 2004-12-30 2008-07-24 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 光共振器を有する電子デバイス
JP2008277651A (ja) 2007-05-02 2008-11-13 Mitsubishi Chemicals Corp 発光ダイオード
JP2011197347A (ja) 2010-03-19 2011-10-06 Sharp Corp 液晶表示装置
JP2014086533A (ja) 2012-10-23 2014-05-12 Showa Denko Kk 発光ダイオードおよびその製造方法
JP2015192100A (ja) 2014-03-28 2015-11-02 豊田合成株式会社 発光素子および発光素子の製造方法
JP2016127289A (ja) 2014-12-26 2016-07-11 エルジー イノテック カンパニー リミテッド 発光素子、発光素子アレイ及びそれを含む照明装置
WO2017018059A1 (ja) 2015-07-28 2017-02-02 ソニー株式会社 表示パネル、表示装置、及び、電子機器
WO2017142817A1 (en) 2016-02-18 2017-08-24 Sxaymiq Technologies Llc Backplane structure and process for microdriver and micro led
JP2017168411A (ja) 2016-03-18 2017-09-21 株式会社ジャパンディスプレイ 表示装置の製造方法
JP2017174553A (ja) 2016-03-22 2017-09-28 株式会社ジャパンディスプレイ 表示装置
US20180166429A1 (en) 2016-12-13 2018-06-14 Hong Kong Beida Jade Bird Display Limited Mass Transfer Of Micro Structures Using Adhesives
US20180323342A1 (en) 2017-05-05 2018-11-08 E Ink Holdings Inc. Pixel structure and display apparatus having the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3274527B2 (ja) 1992-09-22 2002-04-15 株式会社日立製作所 有機発光素子とその基板

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228563A (ja) 1999-02-05 2000-08-15 Agilent Technol Inc デバイス及びＡｌｘＧａｙＩｎｚＮ構造の組立方法
JP2000315062A (ja) 1999-05-06 2000-11-14 Hitachi Ltd 平面表示装置
JP2008527626A (ja) 2004-12-30 2008-07-24 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 光共振器を有する電子デバイス
JP2008277651A (ja) 2007-05-02 2008-11-13 Mitsubishi Chemicals Corp 発光ダイオード
JP2011197347A (ja) 2010-03-19 2011-10-06 Sharp Corp 液晶表示装置
JP2014086533A (ja) 2012-10-23 2014-05-12 Showa Denko Kk 発光ダイオードおよびその製造方法
JP2015192100A (ja) 2014-03-28 2015-11-02 豊田合成株式会社 発光素子および発光素子の製造方法
JP2016127289A (ja) 2014-12-26 2016-07-11 エルジー イノテック カンパニー リミテッド 発光素子、発光素子アレイ及びそれを含む照明装置
WO2017018059A1 (ja) 2015-07-28 2017-02-02 ソニー株式会社 表示パネル、表示装置、及び、電子機器
WO2017142817A1 (en) 2016-02-18 2017-08-24 Sxaymiq Technologies Llc Backplane structure and process for microdriver and micro led
JP2017168411A (ja) 2016-03-18 2017-09-21 株式会社ジャパンディスプレイ 表示装置の製造方法
JP2017174553A (ja) 2016-03-22 2017-09-28 株式会社ジャパンディスプレイ 表示装置
US20180166429A1 (en) 2016-12-13 2018-06-14 Hong Kong Beida Jade Bird Display Limited Mass Transfer Of Micro Structures Using Adhesives
US20180323342A1 (en) 2017-05-05 2018-11-08 E Ink Holdings Inc. Pixel structure and display apparatus having the same

Also Published As

Publication number Publication date
WO2020100392A1 (ja) 2020-05-22
US20210265533A1 (en) 2021-08-26
DE112019005135T5 (de) 2021-07-15
CN113016081B (zh) 2024-03-29
JP2020080356A (ja) 2020-05-28
CN113016081A (zh) 2021-06-22

Similar Documents

Publication Publication Date Title
US10886327B2 (en) Light emitting stacked structure and display device having the same
JP7266387B2 (ja) 表示装置
KR102607698B1 (ko) 표시 장치
JP7452775B2 (ja) アレイ基板及び表示装置
US10770631B2 (en) Display apparatus using semi-conductor light-emitting device
CN108230991A (zh) 发光二极管显示装置
US20160126224A1 (en) Display device using semiconductor light emitting device and method of fabricating the same
US20210265420A1 (en) Display device
CN108922899B (zh) 像素阵列基板及其驱动方法
KR102384663B1 (ko) 발광 소자를 포함하는 표시 장치
KR102645419B1 (ko) 발광 표시 장치
KR102555828B1 (ko) 고 해상도 마이크로 led 표시 장치 및 그 제조 방법
US20190288163A1 (en) Display device using semiconductor light emitting element
US20210265533A1 (en) Display device
US20210066564A1 (en) Display device
US20220293579A1 (en) Display device
WO2020100417A1 (ja) 表示装置
US11837628B2 (en) Display array
KR102569732B1 (ko) 고 해상도 마이크로 led 표시 장치
KR20230124870A (ko) 표시 장치 및 표시 장치 제조 방법
KR20220019198A (ko) 표시 장치
US10276632B2 (en) Display device using semiconductor light-emitting diodes, and manufacturing method therefor
KR102515632B1 (ko) 유기 발광 표시 장치
JP2021196583A (ja) 表示装置
TW202213820A (zh) 發光裝置及顯示裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230301

R150 Certificate of patent or registration of utility model

Ref document number: 7237536

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150