TW202213820A - 發光裝置及顯示裝置 - Google Patents

發光裝置及顯示裝置 Download PDF

Info

Publication number
TW202213820A
TW202213820A TW110124723A TW110124723A TW202213820A TW 202213820 A TW202213820 A TW 202213820A TW 110124723 A TW110124723 A TW 110124723A TW 110124723 A TW110124723 A TW 110124723A TW 202213820 A TW202213820 A TW 202213820A
Authority
TW
Taiwan
Prior art keywords
light
emitting device
layer
insulating layer
electrode
Prior art date
Application number
TW110124723A
Other languages
English (en)
Inventor
森山壌
柏原博之
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202213820A publication Critical patent/TW202213820A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

本揭示之一實施形態之發光裝置具備：絕緣層，其具有對向之第1面及第2面；複數個柱狀構造體，其等具有：於相對於絕緣層之第1面垂直之方向豎立設置之具有第1導電型之柱狀結晶構造體、以及於柱狀結晶構造體之側面及上表面，依序積層之活性層及具有第2導電型之半導體層；及遮光構件，其設置於複數個柱狀構造體之間，且具有相對於第1面未達90ﾟ之傾斜面。

Description

發光裝置及顯示裝置
本揭示例如係關於一種具有複數個發光部之發光裝置及具備其之顯示裝置。
例如，於專利文獻1中，曾揭示藉由在第1半導體層、活性層及第2半導體層依序積層而成之複數個柱狀部之間，在光傳遞層及其上下設置折射率低於光傳遞層之低折射率部而增大光侷限係數之發光裝置。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2019-054127號公報
且說，於具有包含發光二極體(LED)之複數個發光部之發光裝置中，謀求相鄰之發光部間之混色之抑制。
較理想為提供一種可抑制混色之產生之發光裝置及具備其之顯示裝置。
本揭示之一實施形態之發光裝置具備：絕緣層，其具有對向之第1面及第2面；複數個柱狀構造體，其等具有：於相對於絕緣層之第1面垂直之方向豎立設置之具有第1導電型之柱狀結晶構造體、以及於柱狀結晶構造體之側面及上表面，依序積層之活性層及具有第2導電型之半導體層；及遮光構件，其設置於複數個柱狀構造體之間，且具有相對於第1面未達90ﾟ之傾斜面。
本揭示之一實施形態之顯示裝置具備上述一實施形態之發光裝置作為1個或複數個發光裝置。
於本揭示之一實施形態之發光裝置及本揭示之一實施形態之顯示裝置中，於在具有對向之第1面及第2面之絕緣層之第1面豎立設置之複數個柱狀構造體之間，設置具有相對於第1面未達90ﾟ之傾斜面之遮光構件。藉此，抑制光向相鄰之柱狀構造體之漏入。
以下，針對本揭示之實施形態，參照圖式，詳細地說明。以下之說明係本揭示之一具體例，本揭示並非係限定於以下之態樣者。又，本揭示針對各圖所示之各構成要件之配置或尺寸、尺寸比等亦然，並不限定於其等。此外，說明之順序係如下述般。 1.第1實施形態(於相鄰之發光元件之間設置有具有未達90ﾟ之傾斜面之分隔壁之發光裝置之一例) 1-1.發光裝置之構成 1-2.發光裝置之製造方法 1-3.顯示裝置之構成 1-4.作用、效果 2.變化例1(利用黑色抗蝕劑形成分隔壁之例) 3.變化例2(利用平面型LED之例) 4.變化例3(分隔壁之平面形狀之另一例) 5.第2實施形態(於相鄰之發光元件之間設置有具有未達90ﾟ之傾斜面之分隔壁之發光裝置之另一例) 6.變化例4(製造方法之另一例) 7.變化例5(利用邏輯配線形成分隔壁之例) 8.變化例6(顯示裝置之另一例)
＜1.第1實施形態＞ 圖1係示意性顯示本揭示之第1實施形態之發光裝置(發光裝置1)之剖面構成之一例者。圖2係示意性顯示圖1所示之發光裝置1之平面構成之一例者，圖1係顯示與圖2所示之I-I’線對應之剖面者。發光裝置1係可較佳地應用作為所謂被稱為LED顯示器之顯示裝置(例如，圖像顯示裝置100、參照圖5)之顯示像素者。本實施形態之發光裝置1例如具有將複數個奈米柱型發光元件(柱狀構造體12)設置於絕緣層11上，進而具有相對於絕緣層11之面未達90ﾟ之傾斜面之分隔壁17設置於相鄰之柱狀構造體之間之構成。
(1-1.發光裝置之構成) 發光裝置1如上述般具有：包含複數個柱狀構造體12之發光部10、設置於發光部10之光出射面10S1側之波長轉換部20、及設置於發光部10之配線層10E側之驅動基板30。以下，針對發光部10、波長轉換部20及驅動基板30，詳細地說明。
發光部10具有：具有對向之第1面11S1及第2面11S2之絕緣層11、例如矩陣狀配置之複數個柱狀構造體12、覆蓋複數個柱狀構造體12之側面及上表面之p電極13及鈍化膜14、自第2面11S2側貫通絕緣層11且與柱狀構造體12相接之n電極15A、將複數個柱狀構造體12埋設之絕緣膜16、及設置於相鄰之柱狀構造體12之間之分隔壁17。
圖3係示意性顯示柱狀構造體12之剖面構成之一例者。柱狀構造體12為例如奈米柱型發光二極體(LED)，例如具有n型結晶構造體12A、活性層12B、及p型半導體層12C。
n型結晶構造體12A之細節於後文描述，係於設置於遮罩層11A之開口11H內設置於積層於生長基板41之緩衝層42上者，由例如n型之GaN系之半導體材料形成(例如，參照圖4B)。n型結晶構造體12A如例如圖1及圖2所示般大致六角柱狀地於緩衝層42上在垂直方向(Z軸方向)豎立設置，具有側面之面積大於上表面之面積之形狀。該n型結晶構造體12A相當於本揭示之「柱狀結晶構造體」之一具體例。
活性層12B例如沿n型結晶構造體12A之側面及上表面設置。活性層12B具有例如InGaN與GaN交替地積層而成之多重量子井構造，於層內具有發光區域。活性層12B例如發出發光波長為430 nm以上500 nm以下之藍色頻帶之光。該活性層12B相當於本揭示之「活性層」之一具體例。
p型半導體層12C沿活性層12B之側面及上表面設置。p型半導體層12C由例如p型之GaN系半導體材料形成。該p型半導體層12C相當於本揭示之「半導體層」之一具體例。
p電極13覆蓋p型半導體層12C之周圍，且作為對於複數個柱狀構造體12之共通層而設置。p電極13例如由ITO(Indiun Tin Oxide，銦錫氧化物)、IZO、SnO或TiO等之透明電極材料形成。
鈍化膜14係用於保護柱狀構造體12之表面者，例如覆蓋p電極13之側面及上表面，且作為對於複數個柱狀構造體12之共通層而設置。鈍化膜14由例如SiO或SiN等形成。
n電極15A相互獨立地設置於複數個柱狀構造體12各者，如上述般自絕緣層11之第2面11S2側貫通絕緣層11且與n型結晶構造體12A相接。又，於絕緣層11之第2面11S2側，與n電極15A同層地，例如在與相鄰之柱狀構造體12之間，進一步設置有貫通絕緣層11且與p電極13電性連接之p電極墊15B及與分隔壁17電性連接之墊電極15C。n電極15A、p電極墊15B及墊電極15C例如利用ITO或IZO等之透明電極材料而形成。此外，n電極15A、p電極墊15B及墊電極15C例如可利用鈀(Pd)、鈦(Ti)、鋁(Al)、鉑(Pt)、銀(Ag)、鎳(Ni)或金(Au)等金屬材料而形成。
絕緣膜16係將複數個柱狀構造體12埋設，且形成發光部10之平坦之光出射面10S1者。絕緣膜16係由例如SiO或SiN等形成。
分隔壁17用於在將發光裝置1應用於後述之圖像顯示裝置100之顯示像素123時，抑制因相鄰之RGB之子像素間之光之漏入所致之混色之產生。分隔壁17如例如圖2所示般格子狀設置，將矩陣狀配置之複數個柱狀構造體12之間進行區劃。於本實施形態中，分隔壁17於剖視下具有例如相對於絕緣層11之第1面11S1未達90ﾟ之傾斜面。即，分隔壁17於剖視下具有正錐形形狀。該分隔壁17相當於本揭示之「遮光構件」之一具體例。
分隔壁17例如包含遮光膜17A、及覆蓋遮光膜17A之側面及上表面之絕緣膜17B。遮光膜17A較佳為具有遮光性，且進一步利用具有光反射性之材料而形成。作為如此之材料，可舉出例如Al、Ag及銠(Rh)等。絕緣膜17B係用於減少包含例如ITO之p電極13與包含例如Al之遮光膜17A之間之電腐蝕者，由例如氧化矽(SiO)或氮化矽(SiN)等形成。如此，藉由形成具有正錐形形狀之分隔壁17，進而，利用具有遮光性及光反射性之材料形成遮光膜17A，而自柱狀構造體12之側面出射之光藉由分隔壁17之傾斜面而向光出射面10S1反射。藉此，光取出效率提高。
於本實施形態中，分隔壁17貫通絕緣層11，遮光膜17A之底部露出於絕緣層11之第2面11S2側。遮光膜17A與例如後述之墊電極15C電性連接，例如連接於GND。藉此，抑制遮光膜17A之異常放電。
發光部10進一步於絕緣層11之第2面11S2側具有配線層10W。配線層10W形成與驅動基板30之接合面10S2。配線層10W於絕緣層18中具有與n電極15A、p電極墊15B及墊電極15C分別電性連接之複數個接觸電極19。該等複數個接觸電極19由例如銅(Cu)墊構成，且露出於接合面10S2。該等複數個接觸電極19相當於本揭示之「第1接觸電極」之一具體例。
波長轉換部20具有：配置於複數個柱狀構造體12之上方之色彩轉換層21(紅色轉換層21R、綠色轉換層21G及藍色轉換層21B)、設置於各色彩轉換層21R、21G、21B之間之絕緣膜22及分離部23、覆蓋絕緣膜22及分離部23之側面之絕緣膜24、及保護層25。
色彩轉換層21(紅色轉換層21R、綠色轉換層21G及藍色轉換層21B)係用於將自複數個柱狀構造體12出射之光轉換成所期望之波長(例如，紅色(R)/綠色(G)/藍色(B))且出射者。紅色轉換層21R、綠色轉換層21G及藍色轉換層21B可分別包含並使用與各色對應之量子點而形成。具體而言，於獲得紅色光之情形下，量子點例如可選自InP、GaInP、InAsP、CdSe、CdZnSe、CdTeSe或CdTe等。於獲得綠色光之情形下，量子點例如可選自InP、GaInP、ZnSeTe、ZnTe、CdSe、CdZnSe、CdS或CdSeS等。於獲得藍色光之情形下，可選自ZnSe、ZnTe、ZnSeTe、CdSe、CdZnSe、CdS、CdZnS及CdSeS等。此外，於如上述般自柱狀構造體12出射藍色光之情形下，藍色轉換層21B可由具有光透過性之樹脂層形成。
分離部23與上述分隔壁17同樣地用於在將發光裝置1應用於後述之圖像顯示裝置100之顯示像素123時，抑制因相鄰之RGB之子像素間之光之漏入所致之混色之產生。分離部23包含後述之例如矽(Si)基板23A、及具有例如遮光性及光反射性之遮光膜(未圖示)而構成。
絕緣膜22、24由例如SiO或SiN等形成。保護層25係用於保護發光裝置1之表面者，由例如SiO或SiN等形成。
驅動基板30具有：半導體基板31、及與發光部10之接合面10S2相接之配線層30W。配線層30W例如於絕緣層32內自半導體基板31側，依序積層有複數個配線33及複數個接觸電極34。複數個接觸電極34與上述複數個接觸電極19同樣地由例如銅(Cu)墊構成，且露出於絕緣層32之表面。該等複數個接觸電極34相當於本揭示之「第2接觸電極」之一具體例。
(1-2.發光裝置之製造方法) 發光裝置1可如例如以下般製造。圖4A～圖4N係按步驟順序顯示發光裝置1之製造方法者。
首先，如圖4A所示，於在生長基板41上形成有緩衝層42之後，在緩衝層42上例如利用化學汽相沈積法(CVD法)形成例如於特定位置具有開口11H之遮罩層11A。
繼而，如圖4B所示，藉由磊晶生長，於露出於開口11H內之緩衝層42上使n型結晶構造體12A、活性層12B及p型半導體層12C依序生長，形成柱狀構造體12。其次，如圖4C所示，例如，於利用原子層沈積法(ALD法)在柱狀構造體12之上表面及側面以及遮罩層11A上成膜連續之p電極13之後，於p電極13上形成鈍化膜14。進而，如圖4C所示，例如，於利用CVD法將包含例如SiO之絕緣膜16成膜於鈍化膜14上且將柱狀構造體12埋設之後，例如利用CMP(Chemical Mechanical Polishing，化學機械研磨)法將絕緣膜16之表面平坦化。
繼而，如圖4D所示，於在絕緣膜16上介隔著絕緣膜22貼合Si基板23A之後，使上下反轉。其次，如圖4E所示，於去除生長基板41及緩衝層42之後，如圖4F所示，自遮罩層11A側於相鄰之柱狀構造體12之間形成貫通遮罩層11A、p電極13、鈍化膜14及絕緣膜16之開口17H。
繼而，如圖4G所示，例如，利用ALD法將包含例如SiO之絕緣膜17B成膜於遮罩層11A上及柱狀構造體12之n型結晶構造體12A上以及開口17H之側面及底面。其次，同樣，於將包含例如Al之遮光膜17A成膜且將開口17H埋設之後，例如藉由回蝕，去除成膜於開口17H外之遮光膜17A。
繼而，於在遮光膜17A及絕緣膜17B上，進一步形成包含例如SiO之絕緣膜之後，如圖4H所示，例如，藉由光微影術及蝕刻分別形成使柱狀構造體12之n型結晶構造體12A及遮光膜17A露出之開口15H1、15H2。其次，如圖4I所示，例如，藉由光微影術及蝕刻，形成使p電極13露出之開口15H3。
繼而，如圖4J之剖面圖(A)及平面圖(B)所示，例如，於利用濺鍍法在開口15H1、15H2、15H3內成膜包含例如Ti之金屬膜之後，藉由光微影術及蝕刻將其圖案化，而分別形成n電極15A、p電極墊15B及墊電極15C。
其次，如圖4K之剖面圖(A)及平面圖(B)所示，以覆蓋絕緣層11及n電極15A、p電極墊15B及墊電極15C之方式，例如，利用CVD法成膜包含例如SiO之絕緣層18。之後，利用與上述同樣之方法，形成與n電極15A、p電極墊15B及墊電極15C分別電性連接之接觸電極19，且將表面平坦化而形成接合面10S2。
繼而，如圖4L所示，將露出於接合面10S2之接觸電極19、與露出於另行準備之驅動基板30之配線層30W之表面之接觸電極34，藉由例如CuCu接合而貼合。
其次，如圖4M所示，於對Si基板23A進行加工，在各柱狀構造體12之上方形成開口23H之後，藉由包含例如SiO等之氧化膜之成膜與回蝕及遮光膜之成膜與回蝕，於例如分隔壁17之上方形成分離部23。繼而，如圖4N所示，於分離部23之側面及上表面以及分離部23之間成膜連續之包含例如SiO之絕緣膜24。之後，於在開口23H內形成對應之色彩轉換層21(紅色轉換層21R、綠色轉換層21G、藍色轉換層21B)之後，成膜保護層25。根據以上步驟，圖1所示之發光裝置1完成。
(1-3.顯示裝置之構成) 圖5係顯示本揭示之顯示裝置(圖像顯示裝置100)之概略構成之一例之立體圖。圖像顯示裝置100係所謂被稱為LED顯示器者，係利用本實施形態之發光裝置1作為顯示像素者。圖像顯示裝置100如例如圖5所示般具備顯示面板110、及驅動顯示面板110之控制電路140。
顯示面板110係將安裝基板120與對向基板130相互重疊而成者。對向基板130之表面成為映像表示面，於中央部分具有顯示區域100A，於其周圍具有作為非顯示區域之邊框區域100B。
圖6係顯示安裝基板120之對向基板130側之表面中與顯示區域100A對應之區域之配線布局之一例者。於安裝基板120之表面中與顯示區域100A對應之區域中，如例如圖6所示，複數個資料配線121於特定方向延伸而形成，且以特定間距並排配置。於安裝基板120之表面中與顯示區域100A對應之區域中，進而，例如，複數個掃描配線122在與資料配線121交叉(例如正交)之方向延伸而形成，且以特定間距並排配置。資料配線121及掃描配線122例如包含Cu(銅)等導電性材料。
掃描配線122例如形成於最表層，例如在形成於基材表面之絕緣層(未圖示)上形成。此外，安裝基板120之基材例如包含矽基板、或樹脂基板等，基材上之絕緣層例如包含氮化矽(SiN)、氧化矽(SiO)、氧化鋁(AlO)或樹脂材料。另一方面，資料配線121形成於與包含掃描配線122之最表層不同之層(例如，較最表層靠下之層)內，例如，形成於基材上之絕緣層內。
資料配線121與掃描配線122之交叉部分之附近成為顯示像素123，複數個顯示像素123於顯示區域100A內矩陣狀配置。於各顯示像素123例如安裝具有與R、G、B對應之發光部之發光裝置1。此外，於圖6中例示可以3個發光部R、G、B構成一個顯示像素123，分別而言自發光部R輸出紅色之光，自發光部G輸出綠色之光，自發光部B輸出藍色之光之情形。
於發光裝置1例如就發光部R、G、B之每一者設置一對端子電極，或設置一者共通且另一者就發光部R、G、B之每一者配置之端子電極。而且，一個端子電極電性連接於資料配線121，另一端子電極電性連接於掃描配線122。例如，一個端子電極電性連接於設置於資料配線121之分支121A之前端之墊電極121B。又，例如，另一端子電極電性連接於設置於掃描配線122之分支122A之前端之墊電極122B。
各墊電極121B、122B例如形成於最表層，例如，如圖6所示般設置於供安裝各發光裝置1之部位。此處，墊電極121B、122B例如包含Au(金)等導電性材料。
於安裝基板120進而設置有例如規制安裝基板120與對向基板130之間之間隔之複數個支柱(未圖示)。支柱可設置於與顯示區域100A之對向區域內，亦可設置於與邊框區域100B之對向區域內。
對向基板130例如包含玻璃基板、或樹脂基板等。於對向基板130中，發光裝置1側之表面可成為平坦，但較佳為成為粗面。粗面可跨及與顯示區域100A之對向區域整體而設置，亦可僅設置於與顯示像素123之對向區域。粗面具有供自發光部R、G、B發出之光進入該粗面之細小之凹凸。粗面之凹凸例如可藉由噴砂、或乾式蝕刻等而製作。
控制電路140係基於映像信號而驅動各顯示像素123(各發光裝置1)者。控制電路140例如藉由驅動連接於顯示像素123之資料配線121之資料驅動器、及驅動連接於顯示像素123之掃描配線122之掃描驅動器構成。控制電路140例如如圖5所示般與顯示面板110以個別構體設置，且可經由配線與安裝基板120連接，亦可安裝於安裝基板120上。
(1-4.作用、效果) 於本實施形態中，在相鄰之柱狀構造體12之間設置有具有例如相對於絕緣層11之第1面11S1未達90ﾟ之傾斜面之分隔壁17。藉此，於將發光裝置1用於例如圖像顯示裝置100之顯示像素123時，抑制光向相鄰之RGB之子像素之漏入。
根據以上所述，於本實施形態之發光裝置1中，可抑制混色之產生。因此，可提高具備其之圖像顯示裝置100之顯示品質。
又，於本實施形態中，作為構成分隔壁17之遮光膜17A，係利用除了遮光性以外亦具有光反射性之材料而形成。藉此，自柱狀構造體12之側面出射之光藉由分隔壁17之傾斜面而向光出射面10S1反射。因此，可提高光取出效率。
進而，於本實施形態中，由於在形成複數個柱狀構造體12之後，自與光出射面10S1為相反側之面(絕緣層11之第2面11S2)側形成，故可如上述般容易形成具有傾斜面之角度未達90ﾟ之正錐形形狀之分隔壁17。又，例如，與早於複數個柱狀構造體12形成之情形比較，可進行細微加工。
又，進而，於本實施形態中，由於將墊電極15C連接於構成分隔壁17之遮光膜17A，且施加固定電位，故抑制因浮動狀態所致之異常放電。因此，可提高具備其之圖像顯示裝置100之可靠性。
又，於本實施形態中，由於將p電極13設為對於複數個柱狀構造體12之共通電極，進而，於分隔壁17之正下方之絕緣層11之第2面11S2側設置與p電極13電性連接之p電極墊15B，故可實現窄間距化。因此，於具備其之圖像顯示裝置100中，可實現高精細化。
其次，針對本揭示之第2實施形態及變化例(變化例1～6)，進行說明。以下，針對與上述第1實施形態同樣之構成要素賦予同一符號，且適宜地省略其說明。
＜2.變化例1＞ 圖7係示意性顯示本揭示之變化例1之發光裝置(發光裝置1A)之剖面構成之一例者。於本變化例之發光裝置1A中，分別利用例如黑色抗蝕劑等之樹脂材料形成分隔壁57之遮光膜57A及分離部63之點與上述第1實施形態不同。
如此，於上述第1實施形態中，顯示了分隔壁17包含具有遮光性及光反射性之遮光膜17A、及設置於其周圍之絕緣膜17B之例，且顯示了分離部23包含Si基板及具有遮光性及光反射性之遮光膜之例，但並不限定於此。
此外，於如本變化例般利用黑色抗蝕劑形成分隔壁57之情形下，可省略用於對在上述第1實施形態中形成之分隔壁17施加固定電位之墊電極15C及與其電性連接之接觸電極19。
又，分離部23無須具備遮光性及光反射性之兩者。例如，可省略例如在上述第1實施形態中構成分離部23之遮光膜。該情形下，分離部23可包含經加工之Si基板、及包含例如SiO等之絕緣膜，或可由經加工之Si基板構成。
＜3.變化例2＞ 圖8A及圖8B係示意性顯示上述第1實施形態之發光裝置1之平面構成之另一例者。於上述第1實施形態中，顯示可將分隔壁17例如格子狀設置於相鄰之柱狀構造體12之間之例，但並不限定於此。
分隔壁17可如例如圖8A所示般於俯視下形成為將複數個柱狀構造體12分別圓狀包圍，亦可如例如圖8B所示般於俯視下將複數個柱狀構造體12分別形成為多角形狀。此外，於如圖8B所示般與柱狀構造體12之平面形狀同樣地設為六角形狀之情形下，可省略覆蓋柱狀構造體12之側面之絕緣膜16，且柱狀構造體12之側面與分隔壁17形成為相接。
＜4.變化例3＞ 圖9係示意性顯示本揭示之變化例3之發光裝置1B之剖面構成之一例者。於上述第1實施形態中顯示了利用奈米柱型發光元件(柱狀構造體12)之例，但本技術亦可應用於如圖9所示之平面型發光元件，可獲得與上述第1實施形態同樣之效果。
＜5.第2實施形態＞ 圖10係示意性顯示本揭示之第2實施形態之發光裝置(發光裝置2)之剖面構成之一例者。發光裝置2係與上述第1實施形態同樣地可較佳地應用作為所謂被稱為LED顯示器之顯示裝置(例如，圖像顯示裝置100)之顯示像素者。本實施形態之發光裝置2之例如自光出射面10S1側形成分隔壁77之點與上述第1實施形態不同。
發光裝置2可如例如以下般製造。圖11A～圖11C係按步驟順序顯示發光裝置2之製造方法者。
首先，利用與上述第1實施形態同樣之方法，於柱狀構造體12之形成、及隔著配線層10W將驅動基板30貼合之後，如圖11A所示，將其上下反轉，去除貼合於絕緣膜16上之支持基板(未圖示)。
繼而，如圖11B所示，於在絕緣膜16上，例如利用化學汽相沈積法(CVD法)形成例如於特定位置具有開口之遮罩層82之後，例如，藉由DET(Double Exposure Technology，雙重曝光)形成貫通絕緣膜16且具有正錐形形狀之開口77H1。其次，如圖11C所示，例如，於利用CVD法將例如Al成膜且將開口77H1埋設之後，藉由例如回蝕，去除成膜於開口77H1外之Al膜及遮罩層82，形成包含Al之分隔壁77。之後，於光出射面10S1上形成波長轉換部20。根據以上步驟，圖10所示之發光裝置2完成。
根據以上步驟，具有傾斜面之角度未達90ﾟ之正錐形形狀之分隔壁77亦可自光出射面10S1側形成。又，分隔壁77由於可與上述第1實施形態同樣地於形成複數個柱狀構造體12之後形成，故與上述第1實施形態同樣地，與早於複數個柱狀構造體12形成之情形比較，可進行細微加工。
＜6.變化例4＞ 圖12係示意性顯示本揭示之變化例4之發光裝置(發光裝置2A)之剖面構成之一例者。本變化例之發光裝置2A之利用印刷技術自光出射面10S1側形成分隔壁77之點與上述第2實施形態不同。
發光裝置2A可如例如以下般製造。圖13A～圖13F係按步驟順序顯示發光裝置2之製造方法者。
首先，在與上述第2實施形態同樣地形成柱狀構造體12、及隔著配線層10W將驅動基板30貼合之後，將其上下反轉，去除貼合於絕緣膜16上之支持基板(未圖示)。繼而，如圖13A所示，於絕緣膜16上例如利用微影術形成例如於特定位置具有開口之遮罩層83之後，藉由乾式蝕刻，形成貫通絕緣膜16之開口77H2。
其次，於藉由例如濕式去除蝕刻遮罩層83之後，如圖13B所示，利用例如微影術於開口77H2之側面形成遮罩層84，將開口77H2設為正錐形形狀。繼而，如圖13C所示，藉由例如印刷，於開口77H2內形成包含例如Al之遮光膜77A。藉此，於開口77H2內形成具有正錐形形狀之遮光膜77A。
其次，如圖13D所示，藉由例如濕式蝕刻，去除形成於開口77H內之遮罩層84。繼而，如圖13E所示，例如，於利用CVD法，於開口77H2成膜包含例如SiO之絕緣膜77B之後，如圖13F所示，例如，利用CMP法，將絕緣膜77B之表面平坦化。之後，於光出射面10S1上形成波長轉換部20。根據以上步驟，圖12所示之發光裝置2A完成。
如此，具有傾斜面之角度未達90ﾟ之正錐形形狀之分隔壁77亦可利用印刷技術來形成。
＜7.變化例5＞ 圖14係示意性顯示本揭示之變化例5之發光裝置(發光裝置2B)之剖面構成之一例者。於本變化例之發光裝置2B中，利用在設置有複數個柱狀構造體12之發光區域10X之周圍之周邊區域10Y形成之複數個配線來形成設置於相鄰之柱狀構造體12之間之分隔壁97之點與上述第2實施形態不同。
於周邊區域10Y設置有例如積層形成有複數個配線91、92、93之配線層90W，該等複數個配線91、92、93構成例如邏輯電路等。
發光裝置2B可如例如以下般製造。圖15A～圖15N係按步驟順序顯示發光裝置2之製造方法者。
首先，如圖15A所示，與上述變化例4同樣地，於絕緣膜16上例如藉由微影術形成例如於特定位置具有開口85H之遮罩層85。繼而，如圖15B所示，藉由乾式蝕刻，形成貫通絕緣膜16之開口16H。
其次，於去除遮罩層85之後，如圖15C所示，例如，利用濺鍍法，於絕緣膜16上及開口16H之側面及底面成膜連續之包含例如Al之導電膜91X。繼而，如圖15D所示，例如，於利用微影術於開口16H內形成遮罩層86之後，進行濕式蝕刻。藉此，於開口16H內，形成成為分隔壁97之第1層之於側面具有傾斜面之遮光膜91A。
其次，如圖15E所示，例如，利用CVD法，於絕緣膜16上及開口16H之側面及底面成膜絕緣膜94A。繼而，如圖15F所示，例如，於利用微影術於絕緣膜94A上形成在開口16H內之特定位置具有開口之遮罩層87之後，藉由乾式蝕刻，形成貫通至遮光膜91A之開口94H。其次，於去除遮罩層87之後，如圖15G所示，成膜包含例如Al之導電膜92X且將開口94H埋設。
繼而，如圖15H所示，例如，於利用微影術於開口16H內形成遮罩層88之後，進行濕式蝕刻。藉此，於開口16H內形成成為分隔壁97之第2層之於側面具有傾斜面之遮光膜92A。其次，如圖15I所示，例如，利用CVD法於絕緣膜94A上成膜絕緣膜94B。繼而，如圖15J所示，利用同樣之方法於開口16H內形成成為分隔壁97之第3層之遮光膜93A。
其次，如圖15K所示，例如，利用CVD法成膜絕緣膜94且將開口16H埋設。繼而，如圖15L所示，例如，利用CMP法去除設置於絕緣膜16上之絕緣膜94。其次，如圖15M所示，於形成在特定位置具有開口之遮罩層89之後，例如，利用乾式蝕刻形成貫通絕緣膜94至遮光膜93A之開口94H。
繼而，例如，於利用濕式蝕刻去除遮罩層89之後，如圖15N所示，例如，利用濺鍍法及回蝕於開口94H內成膜包含例如Al之金屬膜。藉此，形成分隔壁97。之後，於光出射面10S1上形成波長轉換部20。根據以上步驟，圖14所示之發光裝置2B完成。
如此，設置於相鄰之柱狀構造體12之間之分隔壁97可利用形成於周邊區域10Y之構成例如邏輯電路之複數個配線91、92、93來形成。藉由利用形成於周邊區域10Y之多層配線(例如，配線91、92、93)來形成分隔壁97，而可於邏輯電路之形成步驟中同時形成分隔壁97。因此，與如上述第2實施形態等般另行形成(例如，分隔壁77)之情形比較，可削減製造步驟。
＜8.變化例6＞ 圖16係顯示利用本揭示之發光裝置(例如，發光裝置1)之顯示裝置之另一構成例(圖像顯示裝置200)之立體圖。圖像顯示裝置200係利用LED作為光源之所謂被稱為平鋪式顯示器者，且係利用本實施形態之發光裝置1來作為顯示像素者。圖像顯示裝置200例如如圖16所示般，具備顯示面板210、及驅動顯示面板210之控制電路240。
顯示面板210係將安裝基板220與對向基板230相互重疊而成者。對向基板230之表面成為映像顯示面，於中央部分具有顯示區域，於其周圍具有作為非顯示區域之邊框區域(均未圖示)。對向基板230例如介隔著特定間隙，配置於與安裝基板220對向之位置。此外，對向基板230亦可與安裝基板220之上表面相接。
圖17係示意性顯示安裝基板220之構成之一例者。安裝基板220例如如圖17所示般，藉由瓷磚狀鋪設之複數個單元基板250構成。此外，於圖17中顯示可由9個單元基板250構成安裝基板220之例，但單元基板250之數量可為10以上，亦可為8以下。
圖18係顯示單元基板250之構成之一例者。單元基板250例如具有：具有瓷磚狀鋪設之複數個發光部(例如，發光部A1、A2、A3、A4、A5、A6)之發光裝置1、及支持各發光裝置1之支持基板260。各單元基板250進而具有控制基板(未圖示)。支持基板260係例如以金屬框架(金屬板)、或配線基板等而構成。於支持基板260以配線基板構成之情形下，亦可兼作為控制基板。此時，支持基板260及控制基板之至少一者，與各發光裝置1電性連接。
以上，舉出第1、第2實施形態及變化例1～6說明本揭示，但本揭示並非係限定於上述實施形態者，可進行各種變化。例如，於上述實施形態等中例示之發光元件(柱狀構造體12)之構成要素、配置及數量等僅為一例，無須具備所有構成要素，且亦可進而具備其他構成要素。
又，於上述實施形態等中，顯示了將發光裝置1等應用於圖像顯示裝置100、200等之例，但本揭示之發光裝置1等亦可作為照明裝置而利用。
此外，本說明書所記載之效果僅為例示，但並不限定於此，且可具有其他效果。
本技術亦可採用如以下之構成。根據以下之構成之本技術，於在具有對向之第1面及第2面之絕緣層之第1面豎立設置之複數個柱狀構造體之間，設置具有相對於第1面未達90ﾟ之傾斜面之遮光構件，故而減少光向相鄰之柱狀構造體之漏入。因此，可抑制混色之產生。 (1) 一種發光裝置，其具備： 絕緣層，其具有對向之第1面及第2面； 複數個柱狀構造體，其等具有：於相對於前述絕緣層之前述第1面垂直之方向豎立設置之具有第1導電型之柱狀結晶構造體、以及於前述柱狀結晶構造體之側面及上表面，依序積層之活性層及具有第2導電型之半導體層；及 遮光構件，其設置於前述複數個柱狀構造體之間，且具有相對於前述第1面未達90ﾟ之傾斜面。 (2) 如前述(1)之發光裝置，其中前述遮光構件具有光反射性。 (3) 如前述(1)或(2)之發光裝置，其中前述遮光構件具有正錐形形狀。 (4) 如前述(1)至(3)中任一項之發光裝置，其中前述遮光構件包含複數個配線層。 (5) 如前述(1)至(4)中任一項之發光裝置，其進而具有： 第1電極，其自前述絕緣層之前述第2面，與前述複數個柱狀構造體各者之前述柱狀結晶構造體相接；及 第2電極，其在前述絕緣層之前述第1面側中，連續覆蓋前述複數個柱狀構造體之前述半導體層之側面及上表面。 (6) 如前述(5)之發光裝置，其進而具有驅動基板，該驅動基板設置於前述絕緣層之前述第2面側，且經由前述第1電極及前述第2電極與前述柱狀構造體及前述半導體層電性連接。 (7) 如前述(6)之發光裝置，其中前述遮光構件貫通前述第2電極及前述絕緣層。 (8) 如前述(1)至(7)中任一項之發光裝置，其中前述遮光構件包含具有導電性之材料。 (9) 如前述(6)至(8)中任一項之發光裝置，其進而具有配線層，該配線層於前述絕緣層之前述第2面側，具有露出於與前述驅動基板對向之表面之複數個第1接觸電極；且 前述第1電極、前述第2電極及前述遮光構件與前述複數個第1接觸電極分別電性連接。 (10) 如前述(9)之發光裝置，其中前述驅動基板進而具有露出於與前述絕緣層之對向面之複數個第2接觸電極；且 前述絕緣層與前述驅動基板，經由前述第1接觸電極與前述第2接觸電極而接合。 (11) 如前述(1)至(10)中任一項之發光裝置，其中前述複數個柱狀構造體係矩陣狀設置於前述絕緣層之前述第1面；且 前述遮光構件係格子狀設置於前述絕緣層之前述第1面。 (12) 如前述(1)至(11)中任一項之發光裝置，其進而具有絕緣膜，該絕緣膜設置於前述絕緣層之前述第1面，且覆蓋前述複數個柱狀構造體之側面及上表面；且 前述遮光構件貫通前述絕緣膜而設置。 (13) 如前述(1)至(12)中任一項之發光裝置，其中於前述柱狀構造體之上方進而具有將自前述活性層出射之光之波長轉換之波長轉換部。 (14) 如前述(13)之發光裝置，其中前述波長轉換部具有複數個波長轉換層，前述複數個波長轉換層將自前述複數個柱狀構造體各者之前述活性層出射之光轉換成互不相同之波長。 (15) 一種顯示裝置，其具有1個或複數個發光裝置；且 前述發光裝置具有： 絕緣層，其具有對向之第1面及第2面； 複數個柱狀構造體，其等具有：於相對於前述絕緣層之前述第1面垂直之方向豎立設置之具有第1導電型之柱狀結晶構造體、以及於前述柱狀結晶構造體之側面及上表面，依序積層之活性層及具有第2導電型之半導體層；及 遮光構件，其設置於前述複數個柱狀構造體之間，且具有相對於前述第1面未達90ﾟ之傾斜面。
本發明申請案係以在日本專利廳於2020年7月17日申請之日本專利申請案編號2020-123308號為基礎而主張其優先權者，並藉由參照該發明申請案之全部內容而援用於本發明申請案。
雖然只要是熟悉此項技術者根據設計方面之要件及其他要因即可想到各種修正、組合、子組合、及變更，但可理解為其等包含於後附之申請專利之範圍及其均等物之範圍內。
1,1A,1B,2,2A,2B:發光裝置 10:發光部 10S1:光出射面 10S2:接合面 10W,30W,90W:配線層 10X:發光區域 10Y:周邊區域 11,18,32:絕緣層 11A,82,83,84,85,87,88,89:遮罩層 11H,15H1,15H2,15H3,16H,17H,23H,77H1,77H2,85H,94H:開口 11S1:第1面 11S2:第2面 12:柱狀構造體 12A:n型結晶構造體 12B:活性層 12C:p型半導體層 13:p電極 14:鈍化膜 15A:n電極 15B:p電極墊 15C,121B,122B:墊電極 16,17B,22,24,77B,94,94A,94B:絕緣膜 17,77,97:分隔壁 17A,57A,77A,91A,92A,93A:遮光膜 19,34:接觸電極 20:波長轉換部 21:色彩轉換層 21B:藍色轉換層/色彩轉換層 21G:綠色轉換層/色彩轉換層 21R:紅色轉換層/色彩轉換層 23,63:分離部 23A:矽(Si)基板 25:保護層 30:驅動基板 31:半導體基板 33:配線 41:生長基板 42:緩衝層 86:遮罩層 91,92,93:配線 91X,92X:導電膜 100,200:圖像顯示裝置 100A:顯示區域 100B:邊框區域 110,210:顯示面板 120,220:安裝基板 121:資料配線 121A,122A:分支 122:掃描配線 123:顯示像素 130,230:對向基板 140,240:控制電路 250:單元基板 260:支持基板 B,G,R:發光部 I-I’:線 Z:軸
圖1係顯示本揭示之第1實施形態之發光裝置之構成之一例之剖視示意圖。 圖2係顯示圖1所示之發光裝置之平面構成之一例之示意圖。 圖3係顯示圖1所示之柱狀構造體之構成之一例之剖視示意圖。 圖4A係說明圖1所示之發光裝置之製造步驟之一例之剖視示意圖。 圖4B係顯示接續圖4A之步驟之剖視示意圖。 圖4C係顯示接續圖4B之步驟之剖視示意圖。 圖4D係顯示接續圖4C之步驟之剖視示意圖。 圖4E係顯示接續圖4D之步驟之剖視示意圖。 圖4F係顯示接續圖4E之步驟之剖視示意圖。 圖4G係顯示接續圖4F之步驟之剖視示意圖。 圖4H係顯示接續圖4G之步驟之剖視示意圖。 圖4I係顯示接續圖4H之步驟之剖視示意圖。 圖4J係顯示接續圖4I之步驟之剖視示意圖。 圖4K係顯示接續圖4J之步驟之剖視示意圖。 圖4L係顯示接續圖4K之步驟之剖視示意圖。 圖4M係顯示接續圖4L之步驟之剖視示意圖。 圖4N係顯示接續圖4M之步驟之剖視示意圖。 圖5係顯示具備本揭示之發光裝置之顯示裝置之構成之一例之立體圖。 圖6係顯示圖5所示之圖像顯示裝置之配線布局之一例之示意圖。 圖7係顯示本揭示之變化例1之發光裝置之構成之一例之剖視示意圖。 圖8A係顯示本揭示之變化例2之發光裝置之構成之平面構成之一例之示意圖。 圖8B係顯示本揭示之變化例2之發光裝置之構成之平面構成之另一例之示意圖。 圖9係顯示本揭示之變化例3之發光裝置之構成之一例之剖視示意圖。 圖10係顯示本揭示之第2實施形態之發光裝置之構成之一例之剖視示意圖。 圖11A係說明圖10所示之發光裝置之製造步驟之一例之剖視示意圖。 圖11B係顯示接續圖11A之步驟之剖視示意圖。 圖11C係顯示接續圖11B之步驟之剖視示意圖。 圖12係顯示本揭示之變化例4之發光裝置之構成之一例之剖視示意圖。 圖13A係說明圖12所示之發光裝置之製造步驟之一例之剖視示意圖。 圖13B係顯示接續圖13A之步驟之剖視示意圖。 圖13C係顯示接續圖13B之步驟之剖視示意圖。 圖13D係顯示接續圖13C之步驟之剖視示意圖。 圖13E係顯示接續圖13D之步驟之剖視示意圖。 圖13F係顯示接續圖13E之步驟之剖視示意圖。 圖14係顯示本揭示之變化例5之發光裝置之構成之一例之剖視示意圖。 圖15A係說明圖14所示之發光裝置之製造步驟之一例之剖視示意圖。 圖15B係顯示接續圖15A之步驟之剖視示意圖。 圖15C係顯示接續圖15B之步驟之剖視示意圖。 圖15D係顯示接續圖15C之步驟之剖視示意圖。 圖15E係顯示接續圖15D之步驟之剖視示意圖。 圖15F係顯示接續圖15E之步驟之剖視示意圖。 圖15G係顯示接續圖15F之步驟之剖視示意圖。 圖15H係顯示接續圖15G之步驟之剖視示意圖。 圖15I係顯示接續圖15H之步驟之剖視示意圖。 圖15J係顯示接續圖15I之步驟之剖視示意圖。 圖15K係顯示接續圖15J之步驟之剖視示意圖。 圖15L係顯示接續圖15K之步驟之剖視示意圖。 圖15M係顯示接續圖15L之步驟之剖視示意圖。 圖15N係顯示接續圖15M之步驟之剖視示意圖。 圖16係顯示具備本揭示之發光裝置之顯示裝置之構成之另一例之立體圖。 圖17係顯示圖16所示之安裝基板之構成之立體圖。 圖18係顯示圖17所示之單元基板之構成之立體圖。
1:發光裝置
10:發光部
10S1:光出射面
10S2:接合面
10W,30W:配線層
11,18,32:絕緣層
11S1:第1面
11S2:第2面
12:柱狀構造體
13:p電極
14:鈍化膜
15A:n電極
15B:p電極墊
15C:墊電極
16,17B,22,24:絕緣膜
17:分隔壁
17A:遮光膜
19,34:接觸電極
20:波長轉換部
21:色彩轉換層
21B:藍色轉換層/色彩轉換層
21G:綠色轉換層/色彩轉換層
21R:紅色轉換層/色彩轉換層
23:分離部
25:保護層
30:驅動基板
31:半導體基板
33:配線
Z:軸

Claims (15)

  1. 一種發光裝置，其包含： 絕緣層，其具有對向之第1面及第2面； 複數個柱狀構造體，其等包含：於相對於前述絕緣層之前述第1面垂直之方向豎立設置之具有第1導電型之柱狀結晶構造體、以及於前述柱狀結晶構造體之側面及上表面，依序積層之活性層及具有第2導電型之半導體層；及 遮光構件，其設置於前述複數個柱狀構造體之間，且具有相對於前述第1面未達90ﾟ之傾斜面。
  2. 如請求項1之發光裝置，其中前述遮光構件具有光反射性。
  3. 如請求項1之發光裝置，其中前述遮光構件具有正錐形形狀。
  4. 如請求項1之發光裝置，其中前述遮光構件包含複數個配線層。
  5. 如請求項1之發光裝置，其進而包含： 第1電極，其自前述絕緣層之前述第2面，與前述複數個柱狀構造體各者之前述柱狀結晶構造體相接；及 第2電極，其在前述絕緣層之前述第1面側中，連續覆蓋前述複數個柱狀構造體之前述半導體層之側面及上表面。
  6. 如請求項5之發光裝置，其進而包含驅動基板，該驅動基板設置於前述絕緣層之前述第2面側，且經由前述第1電極及前述第2電極與前述柱狀構造體及前述半導體層電性連接。
  7. 如請求項6之發光裝置，其中前述遮光構件貫通前述第2電極及前述絕緣層。
  8. 如請求項1之發光裝置，其中前述遮光構件包含具有導電性之材料。
  9. 如請求項6之發光裝置，其進而具有配線層，該配線層於前述絕緣層之前述第2面側，包含露出於與前述驅動基板對向之表面之複數個第1接觸電極；且 前述第1電極、前述第2電極及前述遮光構件，與前述複數個第1接觸電極分別電性連接。
  10. 如請求項9之發光裝置，其中前述驅動基板進而包含露出於與前述絕緣層之對向面之複數個第2接觸電極；且 前述絕緣層與前述驅動基板，經由前述第1接觸電極與前述第2接觸電極而接合。
  11. 如請求項1之發光裝置，其中前述複數個柱狀構造體係矩陣狀設置於前述絕緣層之前述第1面；且 前述遮光構件係格子狀設置於前述絕緣層之前述第1面。
  12. 如請求項1之發光裝置，其進而包含絕緣膜，該絕緣膜設置於前述絕緣層之前述第1面，且覆蓋前述複數個柱狀構造體之側面及上表面；且 前述遮光構件貫通前述絕緣膜而設置。
  13. 如請求項1之發光裝置，其中於前述柱狀構造體之上方進而包含將自前述活性層出射之光之波長轉換之波長轉換部。
  14. 如請求項13之發光裝置，其中前述波長轉換部包含複數個波長轉換層，該複數個波長轉換層將自前述複數個柱狀構造體各者之前述活性層出射之光，轉換成互不相同之波長。
  15. 一種顯示裝置，其包含1個或複數個發光裝置；且 前述發光裝置包含： 絕緣層，其具有對向之第1面及第2面； 複數個柱狀構造體，其等包含：於相對於前述絕緣層之前述第1面垂直之方向豎立設置之具有第1導電型之柱狀結晶構造體、以及於前述柱狀結晶構造體之側面及上表面，依序積層之活性層及具有第2導電型之半導體層；及 遮光構件，其設置於前述複數個柱狀構造體之間，且具有相對於前述第1面未達90ﾟ之傾斜面。
TW110124723A 2020-07-17 2021-07-06 發光裝置及顯示裝置 TW202213820A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020123308A JP2022019456A (ja) 2020-07-17 2020-07-17 発光装置および表示装置
JP2020-123308 2020-07-17

Publications (1)

Publication Number Publication Date
TW202213820A true TW202213820A (zh) 2022-04-01

Family

ID=79555194

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110124723A TW202213820A (zh) 2020-07-17 2021-07-06 發光裝置及顯示裝置

Country Status (7)

Country Link
US (1) US20230261158A1 (zh)
EP (1) EP4184595A4 (zh)
JP (1) JP2022019456A (zh)
KR (1) KR20230039634A (zh)
CN (1) CN115803901A (zh)
TW (1) TW202213820A (zh)
WO (1) WO2022014216A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101603207B1 (ko) * 2013-01-29 2016-03-14 삼성전자주식회사 나노구조 반도체 발광소자 제조방법
US10361337B2 (en) * 2017-08-18 2019-07-23 Intel Corporation Micro light-emitting diode (LED) display and fluidic self-assembly of same
JP6954562B2 (ja) 2017-09-15 2021-10-27 セイコーエプソン株式会社 発光装置およびその製造方法、ならびにプロジェクター
US11637093B2 (en) * 2018-05-24 2023-04-25 Intel Corporation Micro light-emitting diode display fabrication and assembly
WO2020046710A2 (en) * 2018-08-24 2020-03-05 Matthew Hartensveld Nanowire light emitting switch devices and methods thereof
US11482644B2 (en) * 2018-09-29 2022-10-25 Intel Corporation Nanowire light emitting diodes with high extraction efficiency for micro LED displays
JP7266387B2 (ja) * 2018-11-12 2023-04-28 株式会社ジャパンディスプレイ 表示装置
CN111507483A (zh) 2019-01-30 2020-08-07 鸿富锦精密电子(天津)有限公司 返修板检测装置、方法及计算机可读存储介质

Also Published As

Publication number Publication date
JP2022019456A (ja) 2022-01-27
KR20230039634A (ko) 2023-03-21
US20230261158A1 (en) 2023-08-17
CN115803901A (zh) 2023-03-14
EP4184595A4 (en) 2024-01-24
WO2022014216A1 (ja) 2022-01-20
EP4184595A1 (en) 2023-05-24

Similar Documents

Publication Publication Date Title
JP7389021B2 (ja) 発光素子及びそれを有する表示装置
US11527514B2 (en) LED unit for display and display apparatus having the same
CN107211504B (zh) 使用半导体发光器件的显示装置及制造方法
US11398464B2 (en) Micro light emitting element and image display device
JP7079106B2 (ja) 画像表示素子、及び画像表示素子の製造方法
US20160293805A1 (en) Display device using semiconductor light emitting device and method of manufacturing the same
US10902756B2 (en) Display apparatus using semiconductor light emitting device and manufacturing method therefor
US11949047B2 (en) Display device using semiconductor light emitting element
CN108922899B (zh) 像素阵列基板及其驱动方法
US20180192495A1 (en) Display device using semiconductor light-emitting device and manufacturing method therefor
US10658423B2 (en) Method of manufacturing light emitting device
US10381400B2 (en) Method of manufacturing light emitting device
WO2021006112A1 (ja) 画像表示装置の製造方法および画像表示装置
WO2022014421A1 (ja) 発光装置および画像表示装置
WO2022118634A1 (ja) 発光デバイスおよび画像表示装置
US20180138235A1 (en) Display device using semiconductor light-emitting diodes, and manufacturing method therefor
WO2021193277A1 (ja) 発光デバイスおよび画像表示装置
WO2022014216A1 (ja) 発光装置および表示装置
WO2022239354A1 (ja) 発光装置および画像表示装置
WO2023176539A1 (ja) 発光装置および発光装置の製造方法ならびに画像表示装置