JP2016046473A - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
JP2016046473A
JP2016046473A JP2014171730A JP2014171730A JP2016046473A JP 2016046473 A JP2016046473 A JP 2016046473A JP 2014171730 A JP2014171730 A JP 2014171730A JP 2014171730 A JP2014171730 A JP 2014171730A JP 2016046473 A JP2016046473 A JP 2016046473A
Authority
JP
Japan
Prior art keywords
solder resist
resist layer
layer
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014171730A
Other languages
English (en)
Inventor
史貴 高木
Fumitaka Takagi
史貴 高木
健二 今林
Kenji Imabayashi
健二 今林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2014171730A priority Critical patent/JP2016046473A/ja
Publication of JP2016046473A publication Critical patent/JP2016046473A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 プリント配線板の反りを小さくする
【解決手段】 プリント配線板10は外周領域OAと中央領域CAを有し、中央領域CAに形成される第1ソルダーレジスト層70FLの厚みは外周領域OAに形成される第2ソルダーレジスト層70FHの厚みより薄い。そして、電子部品は第2ソルダーレジスト層の開口70TT内に収容されている。
【選択図】 図6

Description

本発明は、樹脂絶縁層上に形成されている第1ソルダーレジスト層と第2ソルダーレジスト層を有するプリント配線板に関する。
特許文献1は、パッケージ基板を開示している。特許文献1の図4によれば、特許文献1のパッケージ基板では、ダミー領域上のソルダーレジスト層の厚みはパッド領域上のソルダーレジスト層の厚みより薄い。
特開2010−141284号
特許文献1のパッケージ基板では、ダミー領域上のソルダーレジスト層の厚みはパッド領域上のソルダーレジスト層の厚みより薄い。そのため、ダミー領域の強度が低いと考えられる。従って、特許文献1の技術では、プリント配線板の反りが大きくなると予想される。
本発明の目的は、プリント配線板の反りを小さくすることである。
本発明に係るプリント配線板は、中央領域と前記中央領域を囲む外周領域とを含む層間樹脂絶縁層と、前記層間樹脂絶縁層の前記中央領域に形成されている第1パッドと前記層間樹脂絶縁層の前記外周領域に形成されている第2パッドとを含む最上の導体層と、前記中央領域の前記層間樹脂絶縁層上に形成され、前記第1パッドを露出させる第1開口を有する第1ソルダーレジスト層と、前記外周領域の前記層間樹脂絶縁層上に形成され、前記第2パッドを露出させる第2開口を有する第2ソルダーレジスト層と、を有する。そして、前記第2ソルダーレジスト層は前記第1ソルダーレジスト層を露出する1つの開口部を有し、前記第2ソルダーレジスト層の厚みは前記第1ソルダーレジスト層の厚みより厚い。
本発明の実施形態に係るプリント配線板の製造方法を示す工程図。 実施形態のプリント配線板の製造方法を示す工程図。 実施形態のプリント配線板の製造方法を示す工程図。 実施形態のプリント配線板の応用例の断面図。 図5(A)は実施形態のプリント配線板の断面図であり、図5(B)は応用例の断面図である。 実施形態のプリント配線板や応用例の平面図。
[実施形態]
図5(A)は実施形態のプリント配線板の断面図である。
図5(A)に示されるように実施形態のプリント配線板10は、コア基板30を有する。コア基板30は第1面Fと第1面Fと反対側の第2面Sとを有する絶縁基板20zと絶縁基板の第1面F上に形成されている第1導体層34Fと絶縁基板の第2面上に形成されている第2導体層34Sを有する。コア基板はさらに第1導体層34Fと第2導体層34Sとを接続しているスルーホール導体36を有する。スルーホール導体36は絶縁基板を貫通している貫通孔31に形成されている。貫通孔31の形状やスルーホール導体36の形状の例は砂時計形状である。図5(A)に示されているコア基板は例えば、US7786390に開示されている方法で製造される。コア基板の導体層は複数の導体回路やスルーホール導体36の周りに形成されているスルーホール導体のランドを含む。
コア基板30の第1面Fと第1導体層34F上に層間樹脂絶縁層(最上の層間樹脂絶縁層)50Fが形成されている。層間樹脂絶縁層50F上に導体層(最上の導体層)58Fが形成されている。導体層58Fと第1導体層34Fやスルーホール導体36は、層間樹脂絶縁層50Fを貫通するビア導体60Fで接続されている。層間樹脂絶縁層50F、導体層58Fとビア導体60Fで上側のビルドアップ層55Fが形成されている。導体層58Fは、第1パッド73FIと第2パッド73FOを有する。第1パッド73FIは層間樹脂絶縁層50Fの中央領域CAに形成されている。第1パッド73FIはプリント配線板10の中央領域CAに形成されている。第1パッド73FI上にICチップなどの電子部品が実装される。第2パッド73FOは層間樹脂絶縁層50Fの外周領域OAに形成されている。第2パッド73FOはプリント配線板10の外周領域OAに形成されている。第2パッド上に回路基板が搭載される。もしくは、第2パッドはワイヤーボンディング用のパッドとして機能する。中央領域CAは全ての第1パッド73FIを含む。中央領域CA内に全ての第1パッド73FIが形成されている。中央領域CAの形状は矩形であることが好ましい。外周領域OAは中央領域CA以外の領域である。プリント配線板10は中央領域CAと外周領域OAに分割される。なお、中央領域CAと外周領域OAは図6(A)に示されている。
プリント配線板10は第1パッド領域PAを有する。第1パッド領域PAの形状は矩形であって、第1パッド領域PAは全ての第1パッド73FIを含む。さらに、第1パッド領域PAは第1パッド領域PAの面積が最少になるように形成されている。図6(C)に中央領域CAと第1パッド領域PAの関係が示されている。図6(C)に外周領域OAも示されている。図6(C)に示されるように、中央領域CAの大きさは第1パッド領域PAの大きさより大きい。中央領域CAは第1パッド領域PAを含む。中央領域CAの外周は第1パッド領域PAの外周より外に形成されている。中央領域CAの外周と第1パッド領域PAの外周との間にギャップGが存在する。尚、図6(C)はプリント配線板の平面図であって、上側のソルダーレジスト層側からプリント配線板10を観察することで得られる図である。図6(C)に示されるように、中央領域CAと第1パッド領域PAの間にギャップGが存在している。
コア基板30の第2面Sと第2導体層34S上に層間樹脂絶縁層(最下の層間樹脂絶縁層)50Sが形成されている。層間樹脂絶縁層50S上に導体層(最下の導体層)58Sが形成されている。導体層58Sと第2導体層34Sやスルーホール導体36は、層間樹脂絶縁層50Sを貫通するビア導体60Sで接続されている。層間樹脂絶縁層50Sと導体層58Sとビア導体60Sで下側のビルドアップ層55Sが形成されている。導体層58Sは第3パッド73Sを含む。第3パッド73Sを介して、プリント配線板10はマザーボードに接続される。
上側のビルドアップ層55F上にソルダーレジスト層(上側のソルダーレジスト層)70Fが形成されている。図5(A)中のプリント配線板の平面図が図6(A)に示されている。図6(A)は、プリント配線板10を上側のソルダーレジスト層70F側から観察することで得られる平面図である。図6(A)のX1−X1間の断面が、図5(A)に示されている。上側のソルダーレジスト層70Fは、第2ソルダーレジスト層70FHと第1ソルダーレジスト層70FLとで形成されている。図6(A)と図5(A)に示されるように、第1ソルダーレジスト層70FLは層間樹脂絶縁層50Fの中央領域CAに形成され、第2ソルダーレジスト層70FHは層間樹脂絶縁層50Fの外周領域OAに形成されている。第1ソルダーレジスト層70FLはプリント配線板10の中央領域CAに形成され、第2ソルダーレジスト層70FHはプリント配線板10の外周領域OAに形成されている。第2ソルダーレジスト層70FHは、第1ソルダーレジスト層70FLを露出する開口部70TTを有する。1つの開口部70TTにより第1ソルダーレジスト層70FLは露出される。また、第2ソルダーレジスト層70FHは第1ソルダーレジスト層70FLの周縁部を覆っている。薄い第1ソルダーレジスト層の剥がれが防止される。第1ソルダーレジスト層と第2ソルダーレジスト層間の剥がれが防止される。第2ソルダーレジスト層は第2パッド73FOを露出する第2開口71FOを有する。第1ソルダーレジスト層70FLは、第1パッド73FIを露出する第1開口71FIを有する。第1ソルダーレジスト層70FLと第2ソルダーレジスト層70FHは同じ材料で形成されている。第1ソルダーレジスト層70FLの膜厚t1と第2ソルダーレジスト層70FHの膜厚t2が図5(A)に示されている。第1ソルダーレジスト層70FLの膜厚t1は、第2ソルダーレジスト層70FHの膜厚t2より薄い。そのため、第2ソルダーレジスト層70FHと第1ソルダーレジスト層70FLとの間に側壁70TSが形成されている。図5(A)に示されるように、膜厚t1は第1パッド73FIの上面と第1ソルダーレジスト層70FLの上面との間の距離である。膜厚t2は第2パッド73FOの上面と第2ソルダーレジスト層70FHの上面との間の距離である。膜厚t2と膜厚t1との比(t2/t1)は2から5である。第1ソルダーレジスト層70FLと第2ソルダーレジスト層70FHの物性は異なる。物性は熱膨張係数やヤング率や硬化度である。硬化度はFT−IRで測定される。比(t2/t1)が2未満であったり、5を超えると、第1ソルダーレジスト層70FLの物性と第2ソルダーレジスト層70FHの物性の差が大きすぎる。第1ソルダーレジスト層70FLと第2ソルダーレジスト層70FHの界面を基点として、クラックなどの不具合が発生しやすい。
膜厚t1は、5μm〜8μmである。膜厚t2は、18〜22μmである。膜厚t1、t2が、これらの値を満足すると、ヒートサイクルで第1ソルダーレジスト層の伸縮量と第2ソルダーレジスト層の伸縮量の差が大きすぎない。プリント配線板の反りやうねりが小さくなる。
図6(C)に示されるギャップGは0μmより大きく、100μm以下である。第2ソルダーレジスト層がアンダーフィルのダムとして機能しやすい。ギャップGが50μm以下であると、ヒートサイクルで第1ソルダーレジスト層の伸縮量と第2ソルダーレジスト層の伸縮量の差が大きすぎない。プリント配線板の反りやうねりが小さくなる。
下側のビルドアップ層55S上に下側のソルダーレジスト層70Sが形成されている。
下側のソルダーレジスト層70Sは、第3パッド73Sを露出する開口71Sを有する。下側のソルダーレジスト層70Sの膜厚t3が図5(A)に示されている。膜厚t3は、図5(A)に示されるように、第3パッド73Sの上面と下側のソルダーレジスト層70Sの上面との間の距離である。膜厚t3と膜厚t2の差は3μm以下であることが好ましい。プリント配線板10の反りが小さくなる。
第1パッド73FI、第2パッド73FO、第3パッド73S上に保護膜72を形成することができる。保護膜は、パッドの酸化を防止するための膜である。保護膜は、例えば、Ni/Au、Ni/Pd/Au、Pd/AuやOSP(Organic Solderability Preservative)膜で形成される。
パッド73FI、73FO、73S上に保護膜が形成されている時、膜厚t1、t2、t3は保護膜下のパッド73FI、73FO、73Sの上面とソルダーレジスト層70FL、70FH、70Sの上面との間の距離である。
下側のソルダーレジスト層は熱硬化タイプのソルダーレジスト層である。
図5(B)と図4(A)、図4(B)は、図5(A)のプリント配線板10の応用例110、210、310を示す。
図5(B)は、第1応用例110の断面図であり、図6(B)は、第1応用例の平面図である。図6(B)は第1応用例を電子部品90側から観察することで得られる図である。そして、図6(B)のX2−X2間の第1応用例の断面が図5(B)に示されている。
第1応用例では、プリント配線板10の第1パッド73FI上に半田バンプ76FIが形成されている。そして、半田バンプ76FIを介して、第1パッド73FI上にICチップなどの電子部品90が実装されている。
図5(B)や図6(B)に示されるように、第2ソルダーレジスト層の開口部70TTは電子部品90の外形より大きい。従って、平面方向の電子部品90は第2ソルダーレジスト層の開口部70TT内に収まっている。また、図5(B)に示されるように、断面方向の電子部品90の一部が第2ソルダーレジスト層の開口部70TTに収まっている。そのため、第1応用例の厚みが薄くなる。また、断面方向の電子部品90の一部は第2ソルダーレジスト層の上面から突出している。
図4(A)は第2応用例210の断面図である。第2応用例では、プリント配線板10の第2パッドに接合部材76FOが形成されている。接合部材76FOの例は、半田やポストである。ポストはめっきで形成される。あるいは、ポストは金属線から形成される。第2応用例では、第1応用例上に接合部材76FOを介して第2のパッケージ基板200が搭載されている。第2のパッケージ基板200は回路基板と回路基板に実装されているメモリなどの電子部品で形成されている。
図4(B)は第3応用例310の断面図である。第3応用例では、プリント配線板10の第1パッド73FI上に半田バンプ76FIが形成されている。そして、半田バンプ76FIを介して、第1パッド73FI上にICチップなどの電子部品90が実装されている。そして、電子部品90上にメモリなどの第2電子部品91が搭載されている。第2電子部品の電極212は図5(C)に示されるように上を向いている。電子部品90はフェイスダウンで実装されていて、電子部品91はフェイスアップで実装されている。第3応用例では、プリント配線板10の第2パッド73FOは第2電子部品91と接続するためのパッドとして機能する。プリント配線板10と第2電子部品91はワイヤー214で接続されている。第3応用例では、第2パッドはワイヤーボンディング用のパッドである。
実施形態のプリント配線板は、厚い厚みを有する第2ソルダーレジスト層70FHがプリント配線板の外周領域に形成されている。そのため、プリント配線板の外周領域が強化される。外周領域に第2パッドを露出する第2開口が形成されていても、実施形態によれば、プリント配線板の反りが抑制される。
一般的に上側のビルドアップ層に属する導体の体積は下側のビルドアップ層に属する導体の体積より少ない。そのため、ヒートサイクルでプリント配線板は反りやすい。上側のソルダーレジスト層が第2ソルダーレジスト層のみで形成されると、ソルダーレジスト層の硬化収縮によりプリント配線板の反りが大きくなる。しかしながら、実施形態では、上側のソルダーレジスト層が第1ソルダーレジスト層と第2ソルダーレジスト層で形成されているので、収縮量が小さくなる。プリント配線板の反りが小さくなる。
[実施形態のプリント配線板の製造方法]
実施形態のプリント配線板10の製造方法が図1〜図3に示される。
第1面Fと第1面と反対側の第2面Sを有する絶縁基板20zと絶縁基板20zの両面に積層されている金属箔22、22からなる両面銅張積層板20が準備される(図1(A))。両面銅張積層板として住友ベークライト社製のELC4785TH−Gを用いることができる。
絶縁基板は樹脂と補強材で形成されていて、補強材の例は、ガラスクロス、アラミド繊維、ガラス繊維である。樹脂の例は、エポキシ樹脂、BT(ビスマレイミドトリアジン)樹脂である。
両面銅張積層板が加工され、スルーホール導体36と第1導体層34F、第2導体層34Sを有するコア基板30が完成する(図1(B))。コア基板の第1面と絶縁基板の第1面は同じ面であり、コア基板の第2面と絶縁基板の第2面は同じ面である。コア基板30はUS7786390に開示されている方法で製造される。
コア基板30の第1面F上に層間樹脂絶縁層50Fが形成される。コア基板30の第2面S上に層間樹脂絶縁層50Sが形成される(図1(C))。層間樹脂絶縁層50F、50Sはシリカ等の無機粒子とエポキシ等の樹脂で形成されている。層間樹脂絶縁層50F、50Sは、さらに、ガラスクロス等の補強材を有しても良い。
CO2ガスレーザにて層間樹脂絶縁層50F、50Sにそれぞれビア導体用の開口51F、51Sが形成される(図1(D))。
周知のセミアディティブ法で層間樹脂絶縁層50F上に導体層58Fが形成される。同時に、開口51F内に導体層58Fと第1導体層34Fを接続するビア導体60Fが形成される。層間樹脂絶縁層50Fの中央領域CAに第1パッド73FIが形成されている。そして、層間樹脂絶縁層50Fの外周領域OAに第2パッド73FOが形成されている。コア基板の第1面F上に上側のビルドアップ層55Fが形成される(図2(A))。
周知のセミアディティブ法で層間樹脂絶縁層50S上に導体層58Sが形成される。同時に、開口51S内に導体層58Sと第2導体層34Sを接続するビア導体60Sが形成される。コア基板の第2面S上に下側のビルドアップ層55Sが形成される(図2(A))。
上側のビルドアップ層50F上に第1ソルダーレジスト組成物70αが形成される(図2(B))。第1ソルダーレジスト組成物70αは薄く形成される。
図示しない第1露光用マスクが第1ソルダーレジスト組成物70F上に置かれ、露光が行われる。そして、現像され、上側のビルドアップ層50Fの中央領域CAに第1ソルダーレジスト層70FLが形成される(図2(C))。第1ソルダーレジスト層70FLは、第1パッド73FIを露出する第1開口71FIを有する。第1ソルダーレジスト層は外周領域OAを露出している。第1ソルダーレジスト層70FLの厚みt1は、5〜8μmに形成されている。なお、露光は、露光マスクを使用せず光源又は電子線を走査して未硬化ソルダーレジスト組成物に照射する露光方法を用いてもよい。
外周領域OA及び第1ソルダーレジスト層70FL上に第2ソルダーレジスト組成物70βが形成される。同様に、下側のビルドアップ層50S上にソルダーレジスト組成物70βが形成される(図2(D))。第2ソルダーレジスト組成物70βは、第1ソルダーレジスト組成物と同じ組成であることが望ましい。組成が同じであれば、応力差による剥離が起き難い。
露光現像により、外周領域OAに第2ソルダーレジスト層70FHが形成される。下側のビルドアップ層50S上に下側のソルダーレジスト層70Sが形成される(図3(A))。第2ソルダーレジスト層70FHは、中央部に第1ソルダーレジスト層70FLを露出させる開口部70TTを有する。第2ソルダーレジスト層70FHは、第2パッド73FOを露出する第2開口71FOを有する。第2ソルダーレジスト層70FHの厚みt2は、18〜22μmに形成されている。第1ソルダーレジスト層の周縁部70FLEは、第2ソルダーレジスト層70FHで覆われている。
下側のビルドアップ層55S上に第3パッド73Sを露出する開口71Sを有する下側のソルダーレジスト層70Sが形成される。下側のソルダーレジスト層70Sは上側のソルダーレジスト層と同じソルダーレジスト組成物から形成されても良い。但し、下側のソルダーレジスト層は、一回の露光処理と一回の現像処理で形成される。例えば、下側のソルダーレジスト層70Sは、第2ソルダーレジスト層70FHと同時に形成される。もしくは、下側のソルダーレジスト層70Sは、第1ソルダーレジスト層70FLと同時に形成される。もしくは、下側のソルダーレジスト層の材料と上側のソルダーレジスト層の材料が異なり、下側のソルダーレジスト層と上側のソルダーレジスト層は別々に形成される。下側のソルダーレジスト層は、一定な厚みを有する。
各パッド73FI、73FO、73S上にパッド73FI、73FO、73Sの酸化を防止するための保護膜72が形成される。保護膜72は、例えば、ニッケルめっき層とニッケルめっき層上の金めっき層で形成される(図4(B))。図5(A)に示されるプリント配線板10が完成する。
以上の方法によれば、第1パッドと第2パッド、第3パッドはSMDタイプのパッドである。もしくは、第1パッドと第2パッド、第3パッドは、NSMDタイプのパッドである。
各パッド73FI、73FO、73S上に半田バンプ76FI、76FO、76Sを形成することができる。第2パッド73FOの大きさは第1パッド73FIの大きさより大きく、第2パッド73FO上の第2半田バンプ76FOの高さは第1パッド73FI上の第1半田バンプ76FIの高さより高いことが好ましい。半田バンプを有するプリント配線板が完成する。
第1半田バンプ76FIを介して半導体素子などの第1の電子部品90が実装される。図5(B)に示されるプリント配線板10の第1応用例110が完成する。第1ソルダーレジスト層70FIの厚みが第2ソルダーレジスト層70FHの厚みより薄い。また、電子部品90が第1ソルダーレジスト層を露出する第2ソルダーレジスト層の開口70TT内に実装されている。そのため、第1応用例の厚みが薄くなる。
図4(A)にプリント配線板10の第2応用例210が示されている。第2応用例は、第1応用例110と第1応用例上の第2のパッケージ基板200とからなる。第2のパッケージ基板200が第2半田バンプ76FOを介してプリント配線板10上に搭載される(図4(B))。第1応用例の厚みが薄い。そのため、第2応用例の厚みも薄くなる。厚み方向の電子部品90の一部が第2ソルダーレジスト層の開口70TTに形成されている。そのため、第2ソルダーレジスト層の上面から突出している電子部品の厚みは、電子部品の厚みより薄くなる。第2ソルダーレジスト層70FHの上面と第2のパッケージ基板200との間の距離Kが小さくても、プリント配線板10と第2のパッケージ基板200との間に電子部品90が収容される。距離Kは図4(A)に示されている。第2半田バンプ76FOの高さを小さくすることができる。第2パッド73FOの大きさを小さくすることができる。隣接する第2パッド間の距離を小さくすることができる。プリント配線板のサイズを小さくすることができる。第1応用例のサイズや第2応用例のサイズを小さくすることができる。プリント配線板10と第1応用例110と第2応用例210の反りが小さくなる。
通常、中央領域から外周領域に向かって反りは大きくなる。そのため、反りを抑制するため、外周領域の剛性が中央領域の剛性より高いことが好ましい。プリント配線板10では、厚い厚みを有する第2ソルダーレジスト層が外周領域に形成され、薄い厚みを有する第1ソルダーレジスト層が中央領域に形成されている。そのため、プリント配線板10では、外周領域が第2ソルダーレジスト層で補強される。また、第1ソルダーレジスト層の厚みが第2ソルダーレジスト層の厚みより薄い。そのため、第1ソルダーレジスト層の各第1開口71FIの大きさを小さくすることができる。各第1パッド73FIの大きさを小さくすることができる。従って、実施形態によれば、プリント配線板10の大きさを小さくすることができる。そして、外周領域の剛性が高い。プリント配線板10や第1応用例110と第2応用例210の反りが小さくなる。
図4(B)は第3応用例310の断面図である。
第3応用例では、第2パッド73FOは、ボンディング用パッドとして用いられる。第1の電子部品90上に第2の電子部品91が積層され、第2の電子部品91の電極212と、プリント配線板の第2パッド73FOはワイヤー214で接続されている。第1と第2の電子部品の例は、ICチップやメモリである。
30 コア基板
50F 層間樹脂絶縁層
50S 層間樹脂絶縁層
58F 導体層
70F ソルダーレジスト層
70FH 第2ソルダーレジスト層
70FL 第1ソルダーレジスト層
71FI 第1開口
71FO 第2開口
76FI 第1半田バンプ
76FO 第2半田バンプ(接合部材)
90 電子部品
200 第2のパッケージ基板

Claims (4)

  1. 中央領域と前記中央領域を囲む外周領域とを含む層間樹脂絶縁層と、
    前記層間樹脂絶縁層の前記中央領域に形成されている第1パッドと前記層間樹脂絶縁層の前記外周領域に形成されている第2パッドとを含む最上の導体層と、
    前記中央領域の前記層間樹脂絶縁層上に形成され、前記第1パッドを露出させる第1開口を有する第1ソルダーレジスト層と、
    前記外周領域の前記層間樹脂絶縁層上に形成され、前記第2パッドを露出させる第2開口を有する第2ソルダーレジスト層と、を有するプリント配線板であって、
    前記第2ソルダーレジスト層は前記第1ソルダーレジスト層を露出する1つの開口部を有し、前記第2ソルダーレジスト層の厚みは前記第1ソルダーレジスト層の厚みより厚い。
  2. 請求項1のプリント配線板であって、前記第1ソルダーレジスト層の周縁部は、前記第2ソルダーレジスト層で覆われている。
  3. 請求項1のプリント配線板であって、前記第1ソルダーレジスト層と前記第2ソルダーレジスト層は同じ材料で形成されている。
  4. 請求項1のプリント配線板であって、前記第2ソルダーレジスト層の膜厚は18μm〜22μmであって、前記第1ソルダーレジスト層の膜厚は5μm〜8μmである。
JP2014171730A 2014-08-26 2014-08-26 プリント配線板 Pending JP2016046473A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014171730A JP2016046473A (ja) 2014-08-26 2014-08-26 プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014171730A JP2016046473A (ja) 2014-08-26 2014-08-26 プリント配線板

Publications (1)

Publication Number Publication Date
JP2016046473A true JP2016046473A (ja) 2016-04-04

Family

ID=55636729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014171730A Pending JP2016046473A (ja) 2014-08-26 2014-08-26 プリント配線板

Country Status (1)

Country Link
JP (1) JP2016046473A (ja)

Similar Documents

Publication Publication Date Title
US9723729B2 (en) Printed wiring board
JP5851211B2 (ja) 半導体パッケージ、半導体パッケージの製造方法及び半導体装置
US9917025B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP5795196B2 (ja) 半導体パッケージ
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP2015106615A (ja) プリント配線板、プリント配線板の製造方法
US9793200B2 (en) Printed wiring board
JP2007158341A (ja) メタルコア、パッケージ基板およびその製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2015211194A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2014072372A (ja) プリント配線板の製造方法及びプリント配線板
JP2017084997A (ja) プリント配線板及びその製造方法
JP2017050313A (ja) プリント配線板及びプリント配線板の製造方法
JP2014239218A (ja) 半導体パッケージ基板及び半導体パッケージ基板の製造方法
US20160113110A1 (en) Printed wiring board
JP2016082143A (ja) プリント配線板
JP5660462B2 (ja) プリント配線板
JP2013172073A (ja) プリント配線板及びプリント配線板の製造方法
JP2016111297A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2005243850A (ja) 多層プリント配線基板及びその製造方法
JP2016082089A (ja) プリント配線板
JP2016046399A (ja) プリント配線板の製造方法
JP2016046473A (ja) プリント配線板
JP2014123592A (ja) プリント配線板の製造方法及びプリント配線板
JP6467858B2 (ja) プリント配線板