JP2016039680A - ブリッジレス力率改善コンバータ - Google Patents
ブリッジレス力率改善コンバータ Download PDFInfo
- Publication number
- JP2016039680A JP2016039680A JP2014160598A JP2014160598A JP2016039680A JP 2016039680 A JP2016039680 A JP 2016039680A JP 2014160598 A JP2014160598 A JP 2014160598A JP 2014160598 A JP2014160598 A JP 2014160598A JP 2016039680 A JP2016039680 A JP 2016039680A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- voltage
- sub
- pair
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0083—Converters characterised by their input or output configuration
- H02M1/0085—Partially controlled bridges
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
Abstract
【課題】EMIノイズの発生および交流電源へのノイズの流出を抑制する。【解決手段】ダイオード4,6、スイッチ5,7、コイル8,9、直列整流素子10,11、各直列整流素子10,11に並列に接続された並列コンデンサ12,13、およびスイッチ5,7をスイッチングさせる制御回路25を備え、コイル16、各副スイッチ17,18および各副整流素子19,20を有し、制御回路25は、交流電圧Vacの正電圧から負電圧へのゼロクロスポイントを含む第1デッドタイム期間、および交流電圧Vacの負電圧から正電圧へのゼロクロスポイントを含む第2デッドタイム期間を除く他の期間に各副スイッチ17,18をオフ状態に移行させ、第1デッドタイム期間に副スイッチ17をオフ状態に副スイッチ18をオン状態に移行させ、かつ第2デッドタイム期間に副スイッチ17をオン状態に副スイッチ18をオフ状態に移行させる。【選択図】図1
Description
本発明は、入力される交流電圧を整流するダイオードブリッジ回路を有しないブリッジレス力率改善コンバータに関するものである。
この種のブリッジレス力率改善コンバータ(以下、単に「コンバータ」ともいう)として、本願出願人は、下記特許文献1に開示されているコンバータを既に提案している。このコンバータは、交流電源の一端に第1の端子が接続されたインダクタと、インダクタの第2の端子に第1の端子が接続された第1のスイッチング素子と、第1のスイッチング素子の第2の端子にアノードが接続され、かつ交流電源の他端にカソードが接続された第1のダイオードと、インダクタの第2の端子に第1の端子が接続された第2のスイッチング素子と、第2のスイッチング素子の第2の端子にカソードが接続され、かつ交流電源の他端にアノードが接続される第2のダイオードとを備えている。
この構成のコンバータでは、第1のスイッチング素子は、交流電源から供給される入力電圧(交流電圧)の正の半サイクルで高周波スイッチングの対象となり、第2のスイッチング素子は、負の半サイクルで高周波スイッチングの対象となる。また、第1のスイッチング素子が高周波スイッチングの対象となっている入力電圧の正の半サイクルでは、第2のスイッチング素子はOFFに維持され、これにより、この第2のスイッチング素子と協働する第2のダイオードもOFFに維持されている。一方、第2のスイッチング素子が高周波スイッチングの対象となっている入力電圧の負の半サイクルでは、第1のスイッチング素子はOFFに維持され、これにより、この第1のスイッチング素子と協働する第1のダイオードもOFFに維持されている。
したがって、第1のスイッチング素子が高周波スイッチングの対象となっている入力電圧の正の半サイクルでは、OFFに維持されている第2のダイオードの両端間には、アノード端子を基準としてカソード端子に出力電圧が印加された状態になっている。つまり、OFFに維持されている第2のダイオードの寄生キャパシタ(以下、寄生容量ともいう)は出力電圧に充電され、かつONに維持されている第1のダイオードの寄生容量はほぼゼロボルトに放電された状態になっている。一方、第2のスイッチング素子が高周波スイッチングの対象となっている入力電圧の負の半サイクルでは、OFFに維持されている第1のダイオードの両端間には、アノード端子を基準としてカソード端子に出力電圧が印加された状態になっている。つまり、OFFに維持されている第1のダイオードの寄生容量は出力電圧に充電され、かつONに維持されている第2のダイオードの寄生容量はほぼゼロボルトに放電された状態になっている。
このようにして、入力電圧が負から正、または、正から負へ切り替わるポイント(ゼロクロスポイント)の直後において、OFFに維持されていたダイオードがONに移行することによってこのダイオードの寄生容量の両端電圧が出力電圧からほぼゼロボルトに放電され、かつONに維持されていたダイオードがOFFに移行することによってこのダイオードの寄生容量の両端電圧がほぼゼロボルトから出力電圧まで充電されることで、第1のダイオードおよび第2のダイオードの接続点の電圧は、出力電圧分だけ変動する。
このため、ゼロクロスポイントの直後に高周波スイッチングの対象とするスイッチング素子を通常のオン時比率(ゼロクロスポイントの直後では入力電圧が低いため、予め規定された大きなオン時比率)でスイッチングを開始させる構成では、OFFに維持されていたダイオードの寄生容量の両端電圧が出力電圧からほぼゼロボルトに急速に放電され、かつONに維持されていたダイオードの寄生容量が出力電圧まで急速に充電されることで、第1のダイオードおよび第2のダイオードの接続点の電圧は、出力電圧分だけ急速に変動する。したがって、このコンバータには、この接続点の電圧が出力電圧分だけ急速に変動することに起因したサージ電流が発生することになり、EMIノイズが増大する。
そこで、特許文献1に開示されているコンバータでは、ゼロクロスポイントの直後に高周波スイッチングの対象とするスイッチング素子に対してソフトスタート制御、つまりオン時比率を0%から通常のオン時比率まで徐々に上昇させる制御を行うことで、上記したダイオードの寄生容量に対する放電や充電が徐々に行われるようにし、これによって各ダイオードの接続点に生じる出力電圧分の急速な変動を回避することで、サージ電流の発生の原因、ひいてはEMIノイズの増大の原因を排除するようにしている。
ところが、従来のコンバータには、以下のような改善すべき課題が存在している。すなわち、このコンバータでは、スイッチング素子(スイッチ)に対して、オン時比率を徐々に上昇させるというソフトスタート制御を入力電圧のゼロクロスポイントの直後において行わなければならないため、スイッチング素子に対するスイッチング制御がその分だけ複雑になっているという改善すべき課題が存在している。
この課題を改善するため、本願出願人は、第1のダイオードおよび第2のダイオードのうちの少なくとも一方のダイオードに、この一方のダイオードとは別体のコンデンサを並列に接続することにより、各スイッチング素子にスイッチングを開始させたときに、第1のダイオードおよび第2のダイオードの接続点に生じる出力電圧分の変動を若干緩やかにして、発生するサージ電流を低減するという技術を既に提案している。この技術によれば、スイッチング素子(スイッチ)に対して上記のソフトスタート制御を行うことなく、上記の接続点での電圧の変化量(dV/dtの絶対値)を低減できるため、EMIノイズのレベルを大幅に抑制することが可能になっている。
ところで、発生するサージ電流を上記したように各ダイオードに並列に接続したコンデンサで低減するというコンバータでは、入力電圧が負から正、または、正から負へ切り替わる都度、直流電圧分だけ変動する交流電源の他端の電圧変動を、各ダイオードに並列接続された各コンデンサに対する充放電時において、この各コンデンサと交流電源の一端に接続されたインダクタとが共振することによっても緩やかにしている。
しかしながら、この共振時に発生する電流(共振電流)は、交流電源の一端に接続されたインダクタに流れ(つまり、図21に示すように、交流電源から入力される入力電流Iinにこの共振電流Ireが重畳した状態になり)、この入力電流Iinへの共振電流Ireの重畳は交流電源へのノイズの流出となるので、共振電流Ireのレベルを低減するのが好ましい。
本発明は、かかる課題を改善するためになされたものであり、EMIノイズを抑制すると共に交流電源へのノイズの流出を低減し得るブリッジレス力率改善コンバータを提供することを主目的とする。
上記目的を達成すべく、本発明に係るブリッジレス力率改善コンバータは、交流電圧が入力される一対の入力端子と、一方が他方の電位を基準として正電位となる出力電圧が相互間から出力される一対の出力端子と、電流流出側が前記一対の出力端子のうちの前記一方の出力端子に接続された第1整流素子と、前記第1整流素子の電流流入側と前記一対の出力端子のうちの前記他方の出力端子との間に接続された第1スイッチと、電流流入側が前記他方の出力端子に接続された第2整流素子と、前記第2整流素子の電流流出側と前記一方の出力端子との間に接続された第2スイッチと、一端が前記一対の入力端子のうちの一方の入力端子に接続されると共に他端が前記第1整流素子および前記第1スイッチの接続点に接続された第1コイルと、一端が前記一方の入力端子に接続されると共に他端が前記第2整流素子および前記第2スイッチの接続点に接続された第2コイルと、順方向の状態で直列に接続されると共に、電流流出側が前記一方の出力端子に接続され、電流流入側が前記他方の出力端子に接続され、かつ双方の接続点が前記一対の入力端子のうちの他方の入力端子に接続された一対の直列整流素子と、前記一対の直列整流素子のうちの少なくとも一方の直列整流素子とは別体で当該一方の直列整流素子に並列に接続されたコンデンサと、前記交流電圧に基づいて前記一方の入力端子が前記他方の入力端子に対して正電圧となる期間では、前記第1スイッチのみをスイッチングさせ、当該交流電圧に基づいて当該一方の入力端子が当該他方の入力端子に対して負電圧となる期間では、前記第2スイッチのみをスイッチングさせる制御回路とを備え、コイルおよび抵抗のうちの少なくとも一方の部品で構成されて一端が前記一対の直列整流素子同士の接続点に接続された第1回路と、前記他方の出力端子と前記第1回路の他端との間に接続された第1副スイッチと、前記一方の出力端子と前記第1回路の他端との間に接続された第2副スイッチと、電流流入側が前記他方の出力端子に接続された状態で前記第1副スイッチに並列に接続された第1副整流素子と、電流流出側が前記一方の出力端子に接続された状態で前記第2副スイッチに並列に接続された第2副整流素子とを有し、前記制御回路は、前記正電圧となる期間から前記負電圧となる期間への切り替わりポイントを含む前記第1スイッチおよび前記第2スイッチについての第1デッドタイム期間、および当該負電圧となる期間から当該正電圧となる期間への切り替わりポイントを含む当該第1スイッチおよび当該第2スイッチについての第2デッドタイム期間を除く他の期間においては前記第1副スイッチおよび前記第2副スイッチをオフ状態に移行させ、前記第1デッドタイム期間においては当該第1副スイッチをオフ状態に移行させると共に当該第2副スイッチをオン状態に移行させ、かつ前記第2デッドタイム期間においては当該第1副スイッチをオン状態に移行させると共に当該第2副スイッチをオフ状態に移行させる。
また、本発明に係るブリッジレス力率改善コンバータは、交流電圧が入力される一対の入力端子と、一方が他方の電位を基準として正電位となる出力電圧が相互間から出力される一対の出力端子と、電流流出側が前記一対の出力端子のうちの前記一方の出力端子に接続された第1整流素子と、前記第1整流素子の電流流入側と前記一対の出力端子のうちの前記他方の出力端子との間に接続された第1スイッチと、電流流入側が前記他方の出力端子に接続された第2整流素子と、前記第2整流素子の電流流出側と前記一方の出力端子との間に接続された第2スイッチと、一端が前記一対の入力端子のうちの一方の入力端子に接続されると共に他端が前記第1整流素子および前記第1スイッチの接続点に接続された第1コイルと、一端が前記一方の入力端子に接続されると共に他端が前記第2整流素子および前記第2スイッチの接続点に接続された第2コイルと、順方向の状態で直列に接続されると共に、電流流出側が前記一方の出力端子に接続され、電流流入側が前記他方の出力端子に接続され、かつ双方の接続点が前記一対の入力端子のうちの他方の入力端子に接続された一対の直列整流素子と、前記一対の直列整流素子のうちの少なくとも一方の直列整流素子とは別体で当該一方の直列整流素子に並列に接続されたコンデンサと、前記交流電圧に基づいて前記一方の入力端子が前記他方の入力端子に対して正電圧となる期間では、前記第1スイッチのみをスイッチングさせ、当該交流電圧に基づいて当該一方の入力端子が当該他方の入力端子に対して負電圧となる期間では、前記第2スイッチのみをスイッチングさせる制御回路とを備え、前記一対の直列整流素子のうちの電流流入側が前記他方の出力端子に接続された一方の直列整流素子に並列に接続された第1副半導体スイッチ素子と、前記一対の直列整流素子のうちの電流流出側が前記一方の出力端子に接続された他方の直列整流素子に並列に接続された第2副半導体スイッチ素子とを有し、前記制御回路は、前記第1副半導体スイッチ素子については、前記正電圧となる期間から前記負電圧となる期間への切り替わりポイントを含む前記第1スイッチおよび前記第2スイッチについての第1デッドタイム期間並びに当該第2スイッチがオン状態の期間においてオフ状態に移行させ、当該負電圧となる期間から当該正電圧となる期間への切り替わりポイントを含む当該第1スイッチおよび当該第2スイッチについての第2デッドタイム期間においてリニア領域でのオン状態に移行させ、かつ当該第1スイッチがオン状態の期間において飽和領域でのオン状態およびオフ状態のうちの一方の作動状態に移行させ、前記第2副半導体スイッチ素子については、前記第2デッドタイム期間および前記第1スイッチがオン状態の期間においてオフ状態に移行させ、前記第1デッドタイム期間においてリニア領域でのオン状態に移行させ、かつ前記第2スイッチがオン状態の期間において飽和領域でのオン状態およびオフ状態のうちの一方の作動状態に移行させる。
また、本発明に係るブリッジレス力率改善コンバータは、交流電圧が入力される一対の入力端子と、一方が他方の電位を基準として正電位となる出力電圧が相互間から出力される一対の出力端子と、前記一対の出力端子のうちの前記他方の出力端子に接続された第1スイッチと、前記第1スイッチと前記一対の出力端子のうちの前記一方の出力端子との間に、当該第1スイッチと直列となるように接続された第2スイッチと、一端が前記一対の入力端子のうちの一方の入力端子に接続されると共に他端が前記第1スイッチおよび前記第2スイッチの接続点に接続されたコイルと、順方向の状態で直列に接続されると共に、電流流出側が前記一方の出力端子に接続され、電流流入側が前記他方の出力端子に接続され、かつ双方の接続点が前記一対の入力端子のうちの他方の入力端子に接続された一対の直列整流素子と、前記一対の直列整流素子のうちの少なくとも一方の直列整流素子とは別体で当該一方の直列整流素子に並列に接続されたコンデンサと、前記交流電圧に基づいて前記一方の入力端子が前記他方の入力端子に対して正電圧となる期間では、前記第1スイッチのみをスイッチングさせ、当該交流電圧に基づいて当該一方の入力端子が当該他方の入力端子に対して負電圧となる期間では、前記第2スイッチのみをスイッチングさせる制御回路とを備え、コイルおよび抵抗のうちの少なくとも一方の部品で構成されて一端が前記一対の直列整流素子同士の接続点に接続された第1回路と、前記他方の出力端子と前記第1回路の他端との間に接続された第1副スイッチと、前記一方の出力端子と前記第1回路の他端との間に接続された第2副スイッチと、電流流入側が前記他方の出力端子に接続された状態で前記第1副スイッチに並列に接続された第1副整流素子と、電流流出側が前記一方の出力端子に接続された状態で前記第2副スイッチに並列に接続された第2副整流素子とを有し、前記制御回路は、前記正電圧となる期間から前記負電圧となる期間への切り替わりポイントを含む前記第1スイッチおよび前記第2スイッチについての第1デッドタイム期間、および当該負電圧となる期間から当該正電圧となる期間への切り替わりポイントを含む当該第1スイッチおよび当該第2スイッチについての第2デッドタイム期間を除く他の期間においては前記第1副スイッチおよび前記第2副スイッチをオフ状態に移行させ、前記第1デッドタイム期間においては当該第1副スイッチをオフ状態に移行させると共に当該第2副スイッチをオン状態に移行させ、かつ前記第2デッドタイム期間においては当該第1副スイッチをオン状態に移行させると共に当該第2副スイッチをオフ状態に移行させる。
また、本発明に係るブリッジレス力率改善コンバータは、交流電圧が入力される一対の入力端子と、一方が他方の電位を基準として正電位となる出力電圧が相互間から出力される一対の出力端子と、前記一対の出力端子のうちの前記他方の出力端子に接続された第1スイッチと、前記第1スイッチと前記一対の出力端子のうちの前記一方の出力端子との間に、当該第1スイッチと直列となるように接続された第2スイッチと、一端が前記一対の入力端子のうちの一方の入力端子に接続されると共に他端が前記第1スイッチおよび前記第2スイッチの接続点に接続されたコイルと、順方向の状態で直列に接続されると共に、電流流出側が前記一方の出力端子に接続され、電流流入側が前記他方の出力端子に接続され、かつ双方の接続点が前記一対の入力端子のうちの他方の入力端子に接続された一対の直列整流素子と、前記一対の直列整流素子のうちの少なくとも一方の直列整流素子とは別体で当該一方の直列整流素子に並列に接続されたコンデンサと、前記交流電圧に基づいて前記一方の入力端子が前記他方の入力端子に対して正電圧となる期間では、前記第1スイッチのみをスイッチングさせ、当該交流電圧に基づいて当該一方の入力端子が当該他方の入力端子に対して負電圧となる期間では、前記第2スイッチのみをスイッチングさせる制御回路とを備え、前記一対の直列整流素子のうちの電流流入側が前記他方の出力端子に接続された一方の直列整流素子に並列に接続された第1副半導体スイッチ素子と、前記一対の直列整流素子のうちの電流流出側が前記一方の出力端子に接続された他方の直列整流素子に並列に接続された第2副半導体スイッチ素子とを有し、前記制御回路は、前記第1副半導体スイッチ素子については、前記正電圧となる期間から前記負電圧となる期間への切り替わりポイントを含む前記第1スイッチおよび前記第2スイッチについての第1デッドタイム期間並びに当該第2スイッチがオン状態の期間においてオフ状態に移行させ、当該負電圧となる期間から当該正電圧となる期間への切り替わりポイントを含む当該第1スイッチおよび当該第2スイッチについての第2デッドタイム期間においてリニア領域でのオン状態に移行させ、かつ当該第1スイッチがオン状態の期間において飽和領域でのオン状態およびオフ状態のうちの一方の作動状態に移行させ、前記第2副半導体スイッチ素子については、前記第2デッドタイム期間および前記第1スイッチがオン状態の期間においてオフ状態に移行させ、前記第1デッドタイム期間においてリニア領域でのオン状態に移行させ、かつ前記第2スイッチがオン状態の期間において飽和領域でのオン状態およびオフ状態のうちの一方の作動状態に移行させる。
本発明に係るブリッジレス力率改善コンバータによれば、一対の直列整流素子の接続点の電圧を、第1デッドタイム期間においては第2副スイッチをオン状態に移行させて第1回路を介してコンデンサを放電させることで他方の出力端子の電圧(ゼロボルト)から出力電圧と同じ電圧に緩やかに移行させ、また第2デッドタイム期間においては第1副スイッチをオン状態に移行させて第1回路を介してコンデンサを放電させることで出力電圧と同じ電圧からゼロボルトに緩やかに移行させるため、この接続点の電圧を出力電圧と同じ電圧分だけ変動させるという電圧変動に伴って発生して入力電流に重畳する共振電流のレベルを十分に低減すること(つまり、交流電源へのノイズの流出を十分に低減すること)ができる。
また、このブリッジレス力率改善コンバータによれば、第1デッドタイム期間の終了後に第2スイッチがスイッチング動作を開始したときには、一対の直列整流素子の接続点の電圧は既に出力電圧と同じ電圧に移行して、電流流出側が一方の出力端子に接続された直列整流素子の各端子の電圧がほぼ同じ電圧になっているため、また第2デッドタイム期間の終了後に第1スイッチがスイッチング動作を開始したときには、一対の直列整流素子の接続点の電圧は既に他の出力端子の電圧(ゼロボルト)に移行して、電流流入側が他方の出力端子に接続された直列整流素子の各端子の電圧がほぼ同じ電圧になっているため、第1スイッチや第2スイッチのスイッチングの開始時に各直列整流素子に流れるサージ電流のレベルを抑制することができ、このサージ電流に起因したEMIノイズを十分に抑制することができる。
本発明に係るブリッジレス力率改善コンバータによれば、一対の直列整流素子の接続点の電圧を、第1デッドタイム期間においては第2副スイッチをリニア領域でのオン状態に移行させて(第2副スイッチを抵抗体として機能させて)コンデンサを放電させることで他の出力端子の電圧(ゼロボルト)から出力電圧と同じ電圧に緩やかに移行させ、また第2デッドタイム期間においては第1副スイッチをリニア領域でのオン状態に移行させて(第1副スイッチを抵抗体として機能させて)コンデンサを放電させることで出力電圧と同じ電圧からゼロボルトに緩やかに移行させるため、この接続点の電圧を出力電圧と同じ電圧分だけ変動させるという電圧変動に伴って発生して入力電流に重畳する共振電流のレベルを十分に低減すること(つまり、交流電源へのノイズの流出を十分に低減すること)ができる。
また、このブリッジレス力率改善コンバータによれば、第1デッドタイム期間の終了後に第2スイッチがスイッチング動作を開始したときには、一対の直列整流素子の接続点の電圧は既に出力電圧と同じ電圧に移行して、電流流出側が一方の出力端子に接続された直列整流素子の各端子の電圧がほぼ同じ電圧になっているため、また第2デッドタイム期間の終了後に第1スイッチがスイッチング動作を開始したときには、一対の直列整流素子の接続点の電圧は既に他の出力端子の電圧(ゼロボルト)に移行して、電流流入側が他方の出力端子に接続された直列整流素子の各端子の電圧がほぼ同じ電圧になっているため、第1スイッチや第2スイッチのスイッチングの開始時に各直列整流素子に流れるサージ電流のレベルを抑制することができ、このサージ電流に起因したEMIノイズを十分に抑制することができる。
以下、ブリッジレス力率改善コンバータの実施の形態について、添付図面を参照して説明する。
最初に、ブリッジレス力率改善コンバータ(以下、「コンバータ」ともいう)の一例としての図1に示すコンバータ1の構成について説明する。
コンバータ1は、一対の入力端子2a,2b(特に区別しないときには、「入力端子2」ともいう)、一対の出力端子3a,3b(特に区別しないときには、「出力端子3」ともいう)、第1整流素子4、第1スイッチ5、第2整流素子6、第2スイッチ7、第1コイル8、第2コイル9、一対の直列整流素子10,11、一対の並列コンデンサ12,13、出力コンデンサ14、コイルおよび抵抗のうちの少なくとも一方の部品で構成された第1回路16(本例では一例として、第1回路16はコイルのみで構成されているため、以下では、コイル16ともいう)、第1副スイッチ17、第2副スイッチ18、第1副整流素子19、第2副整流素子20および制御回路25を備えている。
また、このコンバータ1は、一対の入力端子2a,2bに入力される交流電圧Vac(50Hzや60Hzなどの商用周波数のAC100Vなどの交流電圧)を直流電圧Vdc(例えば約DC390V)に変換して一対の出力端子3a,3bから出力電圧として出力する。この場合、直流電圧Vdcは、一対の出力端子3a,3bのうちの他方の出力端子3bの電位(基準電位)を基準として一方の出力端子3aが正電位となる状態で、一対の出力端子3a,3b間から出力される。
このコンバータ1では、第1整流素子4は、一例としてダイオードで構成されて(以下、「ダイオード4」ともいう)、電流流出側(本例ではダイオード4のカソード端子)が出力端子3aに接続されている。第1スイッチ5は、第1整流素子4の電流流入側(本例ではダイオード4のアノード端子)と出力端子3bとの間に接続されている。本例では、第1スイッチ5は、一例としてn型のMOSFET(metal-oxide-semiconductor field-effect transistor )で構成されて、ドレイン端子がダイオード4のアノード端子に接続され、かつソース端子が出力端子3bに接続されることで、ダイオード4のアノード端子と出力端子3bとの間に接続されている。この第1スイッチ5は、制御回路25から出力される駆動信号S1を入力したとき(具体的には、駆動信号S1の論理がハイのとき)にオン状態に移行し、それ以外のときにオフ状態に移行する。また、第1スイッチ5内には、寄生ダイオード5aが形成されている。
また、第2整流素子6は、一例としてダイオードで構成されて(以下、「ダイオード6」ともいう)、電流流入側(本例ではダイオード6のアノード端子)が出力端子3bに接続されている。第2スイッチ7は、第2整流素子6の電流流出側(本例ではダイオード6のカソード端子)と出力端子3aとの間に接続されている。本例では、第2スイッチ7は、一例として第1スイッチ5と同じn型のMOSFETで構成されて、ドレイン端子が出力端子3aに接続され、かつソース端子がダイオード6のカソード端子に接続されることで、ダイオード6のカソード端子と出力端子3aとの間に接続されている。この第2スイッチ7は、制御回路25から出力される駆動信号S2を入力したとき(具体的には、駆動信号S2の論理がハイのとき)にオン状態に移行し、それ以外のときにオフ状態に移行する。また、第2スイッチ7内には、寄生ダイオード7aが形成されている。
なお、第1整流素子4および第2整流素子6は、制御回路25によって同期整流動作するように制御されるMOSFETなどの同期整流素子で構成することもできる。
第1コイル8は、一端が一対の入力端子2a,2bのうちの一方の入力端子2aに接続されると共に他端がダイオード4および第1スイッチ5の接続点Aに接続されている。第2コイル9は、一端が入力端子2aに接続されると共に他端がダイオード6および第2スイッチ7の接続点Bに接続されている。
一対の直列整流素子10,11のうちの一方の直列整流素子10は、一例としてダイオードで構成されて(以下、「直列ダイオード10」ともいう)、電流流出側(本例では直列ダイオード10のカソード端子)が出力端子3aに接続され、また電流流入側(本例では直列ダイオード10のアノード端子)が入力端子2bに接続されている。また、他方の直列整流素子11は、一例としてダイオードで構成されて(以下、「直列ダイオード11」ともいう)、電流流出側(本例では直列ダイオード11のカソード端子)が入力端子2bに接続され、また電流流入側(本例では直列ダイオード10のアノード端子)が出力端子3bに接続されている。また、直列ダイオード10,11には、逆方向回復時間の短いダイオードが使用されている。
一対の並列コンデンサ12,13のうちの一方の並列コンデンサ12は、例えば、セラミックコンデンサやフィルムコンデンサのような直列ダイオード10とは別体のコンデンサで構成されて、直列ダイオード10に並列に接続されている。また、他方の並列コンデンサ13も、並列コンデンサ12と同様にして、直列ダイオード11とは別体のコンデンサで構成されて、直列ダイオード11に並列に接続されている。また、ダイオードには、種類によって容量値は異なるものの寄生容量(接合部容量)が存在しており、直列整流素子10,11にも寄生容量(例えば、数十pFから百数十pF程度の容量値)が存在している。このため、並列コンデンサ12,13の容量値は、この寄生容量の容量値よりも十分に大きな値(例えば、数百nF程度の容量値)に規定されている。
また、本例では一例として、並列コンデンサ12,13の容量値は同一に規定されているが、異なる容量値に規定することもできる。このコンバータ1を含む一般的なコンバータでは、後述するように、一対の出力端子3a,3b間のインピーダンス(コンバータ1の出力インピーダンス)が十分に低くなるように設定されている。このため、並列コンデンサ12,13は、等価的に、入力端子2bと、出力端子3a,3bのうちのいずれか一方の端子(例えば、出力端子3a)との間に並列に接続される構成となっている。したがって、並列コンデンサ12,13の合成容量値が予め規定された容量値(基準容量値)以上になるのであれば、並列コンデンサ12,13のうちの一方の容量値を大きくし、他方の容量値を小さくすることもでき、さらには、基準容量値以上の容量値のコンデンサを並列コンデンサ12,13のうちの一方として使用し、並列コンデンサ12,13のうちの他方を省く構成を採用することもできる。
出力コンデンサ14は、一対の出力端子3a,3b間に接続されている。また、出力コンデンサ14は、一対の出力端子3a,3b間のインピーダンス(コンバータ1の出力インピーダンス)が十分に低くなるように、十分に大きな容量値のコンデンサ(例えば、数百μF程度の電解コンデンサ)が使用されている。
第1回路16(本例ではコイル16)は、その一端が一対の直列整流素子10,11同士の接続点Eに接続されている。
第1副スイッチ17は、他方の出力端子3bと第1回路16(本例ではコイル16)の他端との間に接続されている。本例では、第1副スイッチ17は、一例としてn型のMOSFETで構成されて、ドレイン端子がコイル16の他端に接続され、かつソース端子が出力端子3bに接続されることで、出力端子3bとコイル16の他端との間に接続されている。この第1副スイッチ17は、制御回路25から出力される駆動信号S3を入力したとき(具体的には、駆動信号S3の論理がハイのとき)にオン状態に移行し、それ以外のときにオフ状態に移行する。また、第1副スイッチ17内には寄生ダイオードが形成されており、本例では一例として、この寄生ダイオードが第1副整流素子19として機能する。なお、図示はしないが、第1副スイッチ17とは別体の整流素子(ダイオードなど)を第1副整流素子19として、寄生ダイオードと同じ極性で第1副スイッチ17に並列に接続する構成を採用することもできる。
第2副スイッチ18は、一方の出力端子3aと第1回路16(本例ではコイル16)の他端との間に接続されている。本例では、第2副スイッチ18は、一例としてn型のMOSFETで構成されて、ドレイン端子が一方の出力端子3aに接続され、かつソース端子がコイル16の他端に接続されることで、出力端子3bとコイル16の他端との間に接続されている。この第2副スイッチ18は、制御回路25から出力される駆動信号S4を入力したとき(具体的には、駆動信号S4の論理がハイのとき)にオン状態に移行し、それ以外のときにオフ状態に移行する。また、第2副スイッチ18内には寄生ダイオードが形成されており、本例では一例として、この寄生ダイオードが第2副整流素子20として機能する。なお、図示はしないが、第2副スイッチ18とは別体の整流素子(ダイオードなど)を第2副整流素子20として、寄生ダイオードと同じ極性で第2副スイッチ18に並列に接続する構成を採用することもできる。
制御回路25は、位相検知部25aおよび駆動信号生成部25bを備え、交流電圧Vacの状態をモニタしつつ、第1スイッチ5および第2スイッチ7に対する駆動信号S1,S2を交流電圧Vacの電圧極性に応じて切り替えて生成する。また、制御回路25は、駆動信号S1,S2の生成タイミングに基づいて、第1副スイッチ17および第2副スイッチ18に対する駆動信号S3,S4を生成する。
具体的には、制御回路25では、位相検知部25aが、図2に示すように、交流電圧Vacの状態をモニタして、その電圧極性が、負から正、または正から負へ切り替わる切り替わりポイント(ゼロクロスポイント)を検出する処理を実行する。また、位相検知部25aは、このゼロクロスポイントの検出結果に基づいて、交流電圧Vacの極性が正の期間に亘って論理ハイとなり、それ以外の期間では論理ゼロとなる正検波信号Saと、交流電圧Vacの極性が負の期間に亘って論理ハイとなり、それ以外の期間では論理ゼロとなる負検波信号Sbとを生成する。
なお、位相検知部25aは、正検波信号Saと負検波信号Sbとを生成する際に、両検波信号Sa,Sb間に双方とも論理ゼロになる適切な長さのゼロ期間を付加して生成する。すなわち、位相検知部25aは、駆動信号生成部25bにおいて正検波信号Saに基づいて生成される駆動信号S1と負検波信号Sbに基づいて生成される駆動信号S2との間に、ゼロクロスポイントの前後において2つの駆動信号S1,S2が共に出力されない適切な長さの期間(ゼロクロスポイントを含む期間であるデッドタイム期間)を付加する。以下では、説明のため、交流電圧Vacの電圧極性が正から負へ切り替わるゼロクロスポイントを含む第1スイッチ5および第2スイッチ7についてのデッドタイム期間を第1デッドタイム期間ともいい、交流電圧Vacの電圧極性が負から正へ切り替わるゼロクロスポイントを含むこのデッドタイム期間を第2デッドタイム期間ともいう。
駆動信号生成部25bは、交流電圧Vacの周波数よりも十分に高い周波数(例えば数百kHz程度)のパルス信号(出力期間には論理ハイとなり、それ以外の期間では論理ゼロとなる信号)を内部で生成可能に構成されている。このパルス信号の生成に際して、駆動信号生成部25bは、位相検知部25aから入力されている正検波信号Saおよび負検波信号Sbの論理に基づいて、パルス信号を駆動信号S1および駆動信号S2のいずれとして生成するか、または駆動信号S1および駆動信号S2のいずれとしても生成しないかを判別する。
具体的には、駆動信号生成部25bは、図2に示すように、正検波信号Saおよび負検波信号Sbの論理がいずれもゼロのとき(上記のデッドタイム期間のとき)には、駆動信号S1および駆動信号S2のいずれとしても生成しないと判別して、パルス信号の生成を停止する。したがって、制御回路25は、駆動信号S1および駆動信号S2の出力を停止する。
また、駆動信号生成部25bは、このパルス信号の生成を停止している停止状態において、正検波信号Saの論理がゼロからハイになったことを検出したときには、この検出の時点から正検波信号Saの論理がハイからゼロになるまでの期間において、パルス信号を駆動信号S1として生成すると判別して、パルス信号を駆動信号S1として生成して第1スイッチ5のゲート端子に出力する。また、駆動信号生成部25bは、上記の停止状態において、負検波信号Sbの論理がゼロからハイになったことを検出したときには、この検出の時点から負検波信号Sbの論理がハイからゼロになるまでの期間において、パルス信号を駆動信号S2として生成すると判別して、パルス信号を駆動信号S2として生成して第2スイッチ7のゲート端子に出力する。
この構成により、制御回路25は、交流電圧Vacに基づいて、デッドタイム期間を除き、交流電圧Vacの極性が正のとき(入力端子2aが入力端子2bに対して正電圧となる期間)には、第1スイッチ5のみをスイッチングさせ、交流電圧Vacの極性が負のとき(入力端子2aが入力端子2bに対して負電圧となる期間)には、第2スイッチ7のみをスイッチングさせる。
また、駆動信号生成部25bは、駆動信号S1または駆動信号S2としてパルス信号の生成を開始したときには、正検波信号Saおよび負検波信号Sbの論理ハイの期間長(交流電圧Vacのほぼ半周期に相当する長さ)と、正検波信号Saまたは負検波信号Sbの論理がゼロからハイに移行した時点からの経過時間とに基づいて交流電圧Vacの瞬時値の変化を把握しつつ、パルス信号のデューティ比を予め決められた可変範囲内で制御することにより、直流電圧Vdcの変動を抑制する。
具体的には、駆動信号生成部25bは、図2に示すように、パルス信号の生成を開始した直後(正検波信号Saまたは負検波信号Sbの論理がゼロからハイに移行した直後)の交流電圧Vacの瞬時値の絶対値が小さい状態のときにはパルス信号のデューティ比を上記の可変範囲内で最も大きい値とする。その後に、駆動信号生成部25bは、交流電圧Vacの瞬時値の絶対値が増加するのに伴いパルス信号のデューティ比を徐々に低下させて、交流電圧Vacの瞬時値の絶対値が最も大きくなった状態のときにデューティ比を最も小さい値とする。その後に、駆動信号生成部25bは、交流電圧Vacの瞬時値の絶対値が減少するのに伴いパルス信号のデューティ比を徐々に大きくして、パルス信号の生成を終了させる直前(正検波信号Saまたは負検波信号Sbの論理がハイからゼロに移行する直前)の交流電圧Vacの瞬時値の絶対値が小さい状態のときにパルス信号のデューティ比を可変範囲内で最も大きい値とする。このように、駆動信号生成部25bは、パルス信号のデューティ比を制御する。
また、駆動信号生成部25bは、正検波信号Saおよび負検波信号Sbの生成タイミング(駆動信号S1,S2の生成タイミングでもある)に基づいて、正検波信号Saおよび負検波信号Sbのいずれかの論理がハイの期間、並びに第1デッドタイム期間においては論理がゼロになり、第2デッドタイム期間にのみ論理がハイとなる駆動信号S3(第1副スイッチ17に対する駆動信号)を生成すると共に、正検波信号Saおよび負検波信号Sbのいずれかの論理がハイの期間、並びに第2デッドタイム期間においては論理がゼロになり、第1デッドタイム期間にのみ論理がハイとなる駆動信号S4(第2副スイッチ18に対する駆動信号)を生成する。
次いで、コンバータ1の単体での動作について図3,4を参照して説明する。なお、出力端子3a,3b間には不図示の負荷が接続されているものとする。また、図3,4を参照して説明するコンバータ1の動作は、第1デッドタイム期間および第2デッドタイム期間を除く期間での基本動作であるため、各同図では、第1デッドタイム期間および第2デッドタイム期間での動作に関連する第1回路16(コイル16)、第1副スイッチ17、第2副スイッチ18、第1副整流素子19および第2副整流素子20は不図示としている。
このコンバータ1では、制御回路25は、上記したように、交流電圧Vacに基づいて、交流電圧Vacの極性が正のとき(入力端子2aが入力端子2bに対して正電圧となる期間)であって、第1デッドタイム期間および第2デッドタイム期間を除く期間には、第2スイッチ7をオフ状態に維持して、第1スイッチ5のみをスイッチングさせる。この場合、第1スイッチ5がオン状態のときには、図3において破線で示す経路、すなわち、入力端子2aから、第1コイル8、オン状態の第1スイッチ5および直列ダイオード11を経由して入力端子2bに戻る経路に電流が流れて、第1コイル8にエネルギーが蓄積される。なお、この状態においては、負荷には、出力コンデンサ14からエネルギーが供給される。
このスイッチング状態において第1スイッチ5がオン状態からオフ状態に移行したときには、第1コイル8に蓄積されているエネルギーが放出されることにより、図3において一点鎖線で示す経路、すなわち、入力端子2aから、第1コイル8、ダイオード4、出力端子3a、不図示の負荷(および出力コンデンサ14)、出力端子3bおよび直列ダイオード11を経由して入力端子2bに戻る経路に電流が流れて、一対の出力端子3a,3b間から直流電圧Vdcが出力される。
一方、制御回路25は、上記したように、交流電圧Vacに基づいて、交流電圧Vacの極性が負のとき(入力端子2aが入力端子2bに対して負電圧となる期間)であって、第1デッドタイム期間および第2デッドタイム期間を除く期間には、第1スイッチ5をオフ状態に維持して、第2スイッチ7のみをスイッチングさせる。この場合、第2スイッチ7がオン状態のときには、図4において破線で示す経路、すなわち、入力端子2bから、直列ダイオード10、オン状態の第2スイッチ7および第2コイル9を経由して入力端子2aに戻る経路に電流が流れて、第2コイル9にエネルギーが蓄積される。なお、この状態においては、負荷には、出力コンデンサ14からエネルギーが供給される。
このスイッチング状態において第2スイッチ7がオン状態からオフ状態に移行したときには、第2コイル9に蓄積されているエネルギーが放出されることにより、図4において一点鎖線で示す経路、すなわち、入力端子2bから、直列ダイオード10、出力端子3a、不図示の負荷(および出力コンデンサ14)、出力端子3b、ダイオード6および第2コイル9を経由して入力端子2aに戻る経路に電流が流れて、一対の出力端子3a,3b間から直流電圧Vdcが出力される。
また、このコンバータ1では、図2に示すように、交流電圧Vacの極性が正のときには(具体的には、第1スイッチ5のみをスイッチングさせている期間(正検波信号Saの論理がハイの期間)では)、直列ダイオード11が常時オン状態に維持されていることから(図3参照)、一対の直列ダイオード10,11の接続点E(つまり、入力端子2b)の電圧は、出力端子3bの電圧とほぼ同じ状態に維持されている。なお、実際には、一対の直列ダイオード10,11の接続点Eの電圧は、直列ダイオード11の順方向電圧分だけ出力端子3bの電圧よりも低くなるが、直流電圧Vdcと比べて直列ダイオード11の順方向電圧は無視できるため、出力端子3bの電圧(ゼロボルト)とほぼ同じと見なすことができる。
一方、交流電圧Vacの極性が負のときには(具体的には、第2スイッチ7のみをスイッチングさせている期間(負検波信号Sbの論理がハイの期間)では)、直列ダイオード10が常時オン状態に維持されていることから(図4参照)、図2に示すように、一対の直列ダイオード10,11の接続点E(つまり、入力端子2b)の電圧は、出力端子3aの電圧(直流電圧Vdc)と一致した状態に維持されている。
したがって、このコンバータ1では、基本動作として、交流電圧Vacの極性が切り替わる都度、一対の直列ダイオード10,11の接続点E(つまり、入力端子2b)の電圧が、直流電圧Vdc分だけ変動する。このため、このコンバータ1では、上記の課題の説明においても述べたように、この直列ダイオード10,11の接続点E(つまり、入力端子2b)の電圧が急速に変動するとき(電圧の変化量(dV/dtの絶対値)が大きいとき)には、これに起因したサージ電流が発生し、EMIノイズが増大するおそれがある。
この点に関して、このコンバータ1では、上記の課題の説明においても述べた構成(各直列ダイオード10,11に並列接続された各並列コンデンサ12,13)に加えて、第1回路16(コイル16)、第1副スイッチ17、第2副スイッチ18、第1副整流素子19および第2副整流素子20を備えて、これらの構成要素が各デッドタイム期間において後述するように作動して、第1スイッチ5のスイッチング期間(正検波信号Saの論理がハイの期間)の終了後の第1デッドタイム期間において、直列ダイオード10,11の接続点Eの電圧をゼロボルトから直流電圧Vdcに緩やかに移行させ、その後に第2スイッチ7のスイッチングを開始させることで、また、第2スイッチ7のスイッチング期間(負検波信号Sbの論理がハイの期間)の終了後の第2デッドタイム期間において、直列ダイオード10,11の接続点Eの電圧を直流電圧Vdcからゼロボルトに緩やかに移行させ、その後に第1スイッチ5のスイッチングを開始させることで、交流電圧Vacの極性が切り替わるときに生じる接続点Eの直流電圧Vdc分の電圧変動を緩やかにしている(接続点Eの電圧の変化量(dV/dtの絶対値)を低下させている)。
以下、各デッドタイム期間における各並列コンデンサ12,13、第1回路16(コイル16)、第1副スイッチ17、第2副スイッチ18、第1副整流素子19および第2副整流素子20の動作について、第1デッドタイム期間と第2デッドタイム期間とに分けて説明する。
まず、交流電圧Vacの電圧極性が正から負へ切り替わるゼロクロスポイントを含む第1デッドタイム期間での動作について図5,6を参照して説明する。
この第1デッドタイム期間の開始の直前までは、図3に示すように、直列ダイオード11がオン状態に維持されていることから、第1デッドタイム期間の開始時での一対の直列ダイオード10,11の接続点Eの電圧は、図2,6に示すように、出力端子3bの電圧(ゼロボルト)とほぼ同じ状態に維持されている。これにより、第1デッドタイム期間の開始時においては、並列コンデンサ13はほぼ完全に放電された状態(その両端間電圧がほぼゼロボルトの状態)であり、並列コンデンサ12はほぼ直流電圧Vdcに充電された状態になっている。
この状態において、図2,6に示すように、制御回路25は、駆動信号S3を論理ゼロに維持した状態で、駆動信号S4を論理ハイに移行させることにより、第1副スイッチ17および第2副スイッチ18のうちの第2副スイッチ18のみをオン状態に移行させる。これにより、直流電圧Vdcに充電されている並列コンデンサ12は、オン状態に移行した第2副スイッチ18と第1回路16(本例ではコイル16)の直列回路で短絡される。このため、図5に示すように、LC共振(並列コンデンサ12,13、コンデンサCy1,Cy2およびコンデンサCfgの合成キャパシタンスとコイル16とのLC共振)に基づく電流ILがコイル16に流れて、並列コンデンサ12は緩やかに放電されると共に、並列コンデンサ13は逆に緩やかに充電される。したがって、並列コンデンサ13の両端間電圧(直列ダイオード10,11の接続点Eの電圧)は次第に上昇する。
その後、駆動信号S4が論理ハイに移行した時点からの経過時間が上記したLC共振の共振周期の1/4の時間Tr以上になると、並列コンデンサ13の両端間電圧(直列ダイオード10,11の接続点Eの電圧)は、直流電圧Vdcに達し、その後は直列ダイオード10により直流電圧Vdcにクランプ(維持)される。また、これにより、第1回路16(コイル16)の両端間電圧がほぼゼロボルトになり、コイル16内部の磁束変化がゼロになるため、電流ILは、図6に示すように、コイル16の両端間電圧がほぼゼロボルトになった時点の電流値で流れ続ける。
その後、制御回路25は、第1デッドタイム期間の終了前に、駆動信号S4を論理ハイから論理ゼロに移行させて、第2副スイッチ18をオン状態からオフ状態に移行させる。この場合、第1回路16(コイル16)には、第1副スイッチ17の寄生ダイオード(第1副整流素子19)を経由して、第1副スイッチ17側から並列コンデンサ13側に電流IL(第1副スイッチ17の寄生ダイオードを流れる電流IBDでもある)が引き続き流れるが、第1回路16(コイル16)の第1副スイッチ17側の端子の電圧がゼロボルトであるのに対して、第1回路16(コイル16)の並列コンデンサ13側の端子の電圧が直流電圧Vdcであることから、電流ILは徐々に低下してゼロになる。
このようにして、このコンバータ1では、直列ダイオード10,11の接続点Eの電圧が第1デッドタイム期間においてほぼ時間Trをかけて直流電圧Vdcに緩やかに移行させられるため、接続点Eの電圧をゼロボルトから直流電圧Vdcに移行させるという電圧変動に伴って発生する共振電流Ireのレベルを十分に低減すること(つまり、交流電圧Vacへのノイズの流出を十分に低減すること)が可能になっている。また、このコンバータ1では、第1デッドタイム期間の終了後に、制御回路25が、駆動信号S2の出力を開始して、第2スイッチ7に対してスイッチング動作を開始させる。これにより、このコンバータ1では、図4に示すように、直列ダイオード10が常時オンとなる状態に移行しても、接続点Eの電圧は既に直流電圧Vdcになっている(つまり、直列ダイオード10の各端子の電圧がほぼ同じ電圧になっている)ため、この直列ダイオード10を経由してコイル(第1コイル8または第2コイル9)に流れる電流(サージ電流)のレベルを抑制することが可能であり、これにより、この電流(サージ電流)に起因したEMIノイズを十分に抑制することが可能になっている。
また、このコンバータ1については、図1に示すように、一般的な電源用EMCフィルタFLを接続し、LISN(Line Impedance Stabilizing Network)および電源用EMCフィルタFLを介して交流電圧Vacを供給している状態において、LISNに設けられた一対の端子TP1,TP2間のノイズ電圧スペクトル(雑音端子電圧)を測定するという評価実験により、その雑音端子電圧が、ノイズ規格で規定されている周波数範囲の全域に亘ってclassBの限度値未満になることが確認されている。なお、電源用EMCフィルタFLは、コモンモードチョークコイルCMC、ラインライン間コンデンサCx、およびラインFG間コンデンサCy1,Cy2を備えている。また、LISNは、互いに直列接続された状態で一方のラインとFG(フレームグランド)との間に接続されたコンデンサC1および抵抗R1と、互いに直列接続された状態で他方のラインとFGとの間に接続されたコンデンサC2および抵抗R2とを備え、上記の端子TP1はコンデンサC1および抵抗R1の接続点に、また上記の端子TP2はコンデンサC2および抵抗R2の接続点にそれぞれ接続されている。また、コンデンサCfgは、コンバータ1の出力端子3bとFGとの間に形成される(または、積極的に配設される)コンデンサであり、例えば、数千pF程度の容量値を有している。
次いで、交流電圧Vacの電圧極性が負から正へ切り替わるゼロクロスポイントを含む第2デッドタイム期間での動作について説明する。
この第2デッドタイム期間の開始の直前までは、図4に示すように、直列ダイオード10がオン状態に維持されていることから、第2デッドタイム期間の開始時での一対の直列ダイオード10,11の接続点Eの電圧は、出力端子3aの電圧(直流電圧Vdc)とほぼ同じ状態に維持されている。これにより、第2デッドタイム期間の開始時においては、並列コンデンサ12はほぼ完全に放電された状態(その両端間電圧がほぼゼロボルトの状態)であり、並列コンデンサ13はほぼ直流電圧Vdcに充電された状態になっている。
この状態において、図2に示すように、制御回路25は、駆動信号S4を論理ゼロに維持した状態で、駆動信号S3を論理ハイに移行させることにより、第1副スイッチ17および第2副スイッチ18のうちの第1副スイッチ17のみをオン状態に移行させる。これにより、直流電圧Vdcに充電されている並列コンデンサ13は、オン状態に移行した第1副スイッチ17と第1回路16(本例ではコイル16)の直列回路で短絡される。このため、図示はしないが、LC共振(並列コンデンサ12,13、コンデンサCy1,Cy2およびコンデンサCfgの合成キャパシタンスとコイル16とのLC共振)に基づく電流ILがコイル16に第1デッドタイム期間のときとは逆向きに流れて、並列コンデンサ13は緩やかに放電されると共に、並列コンデンサ12は逆に緩やかに充電される。したがって、並列コンデンサ12の両端間電圧は次第に上昇し、これにより、直列ダイオード10,11の接続点Eの電圧は次第に下降する。
その後、駆動信号S3が論理ハイに移行した時点からの経過時間が上記した時間Tr以上になると、並列コンデンサ12の両端間電圧は直流電圧Vdcに達し、これに伴い接続点Eの電圧は出力端子3bの電圧(ゼロボルト)に達するが、その後は直列ダイオード11によりこの電圧(ゼロボルト)にクランプ(維持)される。また、これにより、第1回路16(コイル16)の両端間電圧がほぼゼロボルトになり、コイル16内部の磁束変化がゼロになるため、電流ILは、コイル16の両端間電圧がほぼゼロボルトになった時点の電流値で流れ続ける。
その後、制御回路25は、第2デッドタイム期間の終了前に、駆動信号S3を論理ハイから論理ゼロに移行させて、第1副スイッチ17をオン状態からオフ状態に移行させる。この場合、第1回路16(コイル16)には、第2副スイッチ18の寄生ダイオード(第2副整流素子20)を経由して、並列コンデンサ13側から第2副スイッチ18側に電流IL(第2副スイッチ18の寄生ダイオードを流れる電流IBDでもある)が引き続き流れるが、第1回路16(コイル16)の並列コンデンサ13側の電圧がゼロボルトであるのに対して、第1回路16(コイル16)の第2副スイッチ18側の端子の電圧が直流電圧Vdcであることから、電流ILは徐々に低下してゼロになる。
このようにして、このコンバータ1では、直列ダイオード10,11の接続点Eの電圧が第2デッドタイム期間においてほぼ時間Trをかけて出力端子3bの電圧(ゼロボルト)に緩やかに移行させられるため、接続点Eの電圧を直流電圧Vdcからゼロボルトに移行させるという電圧変動に伴って発生する共振電流Ireのレベルを十分に低減すること(つまり、交流電圧Vacへのノイズの流出を十分に低減すること)が可能になっている。また、このコンバータ1では、第2デッドタイム期間の終了後に、制御回路25が、駆動信号S1の出力を開始して、第1スイッチ5に対してスイッチング動作を開始させる。これにより、図3に示すように、直列ダイオード11が常時オンとなる状態に移行しても、接続点Eの電圧は既に出力端子3bの電圧(ゼロボルト)になっている(つまり、直列ダイオード11の各端子の電圧がほぼ同じ電圧になっている)ため、この直列ダイオード11を経由してコイル(第1コイル8または第2コイル9)に流れる電流(サージ電流)のレベルを抑制することが可能であり、これにより、この電流(サージ電流)に起因したEMIノイズを十分に抑制することが可能になっている。
また、上記のコンバータ1では、コイルのみで第1回路16を構成しているが、第1回路16は、コイルに代えて抵抗のみで構成したり、1または2以上のコイルと1または2以上の抵抗とを備えたコイルおよび抵抗の合成回路で構成することもできる。
以下では、一例として、抵抗のみで構成した第1回路16を備えたコンバータ1について図7,8を参照して説明する。なお、このコンバータ1は、コイルのみで構成した第1回路16を備えたコンバータ1と比較して、第1回路16が抵抗のみで構成されている以外の構成は同一であるため、構成についての説明を省略し、動作についてのみ説明する。また、動作についても、第1スイッチ5のみをスイッチングさせている期間(正検波信号Saの論理がハイの期間)での動作、および第2スイッチ7のみをスイッチングさせている期間(負検波信号Sbの論理がハイの期間)での動作は、コイルのみで構成した第1回路16を備えたコンバータ1と同じである。このため、第1デッドタイム期間および第2デッドタイム期間での動作を主として説明する。
まず、交流電圧Vacの電圧極性が正から負へ切り替わるゼロクロスポイントを含む第1デッドタイム期間での動作について図7,8を参照して説明する。
第1デッドタイム期間の開始時での一対の直列ダイオード10,11の接続点Eの電圧は、出力端子3bの電圧(ゼロボルト)とほぼ同じ状態に維持されている。これにより、第1デッドタイム期間の開始時においては、並列コンデンサ13はほぼ完全に放電された状態(その両端間電圧がほぼゼロボルトの状態)であり、並列コンデンサ12はほぼ直流電圧Vdcに充電された状態になっている。
この状態において、図8に示すように、制御回路25は、駆動信号S3を論理ゼロに維持した状態で、駆動信号S4を論理ハイに移行させることにより、第1副スイッチ17および第2副スイッチ18のうちの第2副スイッチ18のみをオン状態に移行させる。これにより、直流電圧Vdcに充電されている並列コンデンサ12は、オン状態に移行した第2副スイッチ18と第1回路16(本例では抵抗16)の直列回路で短絡される。このため、抵抗16には、図7,8に示すように、この抵抗16の抵抗値Rで直流電圧Vdcを除算して得られる初期値Ioから合成キャパシタンス(並列コンデンサ12,13、コンデンサCy1,Cy2およびコンデンサCfgの合成キャパシタンス)と抵抗16の抵抗値Rとで決定される時定数τで電流値が徐々に減少する電流IRが流れて、並列コンデンサ12は緩やかに放電されると共に、並列コンデンサ13は逆に緩やかに充電される。したがって、並列コンデンサ13の両端間電圧(直列ダイオード10,11の接続点Eの電圧)は次第に上昇する。
その後、駆動信号S4が論理ハイに移行した時点からの経過時間が上記した時定数τの例えば2〜3倍程度の時間Trになると、電流IRの電流値は極めて小さい電流値まで低下する。また、並列コンデンサ13の両端間電圧(直列ダイオード10,11の接続点Eの電圧)は、直流電圧Vdcに達し、その後は直列ダイオード10により直流電圧Vdcにクランプ(維持)される。なお、時定数τの2〜3倍程度の時間Trが第1デッドタイム期間や第2デッドタイム期間よりも短くなるように、抵抗16の抵抗値、並びに並列コンデンサ12,13、コンデンサCy1,Cy2およびコンデンサCfgの各容量値が予め規定されているものとする。
その後、制御回路25は、第1デッドタイム期間の終了前に、出力している駆動信号S4を論理ハイから論理ゼロに移行させる。
このようにして、このコンバータ1では、直列ダイオード10,11の接続点Eの電圧が第1デッドタイム期間においてほぼ時間Trをかけて直流電圧Vdcに緩やかに移行させられるため、接続点Eの電圧をゼロボルトから直流電圧Vdcに移行させるという電圧変動に伴って発生する共振電流Ireのレベルを十分に低減することが可能になっている。また、このコンバータ1では、制御回路25が第1デッドタイム期間の終了後に駆動信号S2の出力を開始して第2スイッチ7に対してスイッチング動作を開始させ、これにより、図4に示すように、直列ダイオード10が常時オンとなる状態に移行しても、接続点Eの電圧は既に直流電圧Vdcになっている(つまり、直列ダイオード10の各端子の電圧がほぼ同じ電圧になっている)。このため、このコンバータ1では、直列ダイオード10を経由してコイル(第1コイル8または第2コイル9)に流れる電流(サージ電流)のレベルを抑制することが可能になっている。
次いで、交流電圧Vacの電圧極性が負から正へ切り替わるゼロクロスポイントを含む第2デッドタイム期間での動作について説明する。
この第2デッドタイム期間の開始時での一対の直列ダイオード10,11の接続点Eの電圧は、出力端子3aの電圧(直流電圧Vdc)とほぼ同じ状態に維持されている。これにより、第2デッドタイム期間の開始時においては、並列コンデンサ12はほぼ完全に放電された状態(その両端間電圧がほぼゼロボルトの状態)であり、並列コンデンサ13はほぼ直流電圧Vdcに充電された状態になっている。
この状態において、図示はしないが、制御回路25は、駆動信号S4を論理ゼロに維持した状態で、駆動信号S3を論理ハイに移行させることにより、第1副スイッチ17および第2副スイッチ18のうちの第1副スイッチ17のみをオン状態に移行させる。これにより、直流電圧Vdcに充電されている並列コンデンサ13は、オン状態に移行した第1副スイッチ17と第1回路16(本例では抵抗16)の直列回路で短絡される。このため、抵抗16には、この抵抗16の抵抗値Rで直流電圧Vdcを除算して得られる初期値Ioから合成キャパシタンス(並列コンデンサ12,13、コンデンサCy1,Cy2およびコンデンサCfgの合成キャパシタンス)と抵抗16の抵抗値Rとで決定される時定数τで電流値が徐々に減少する電流IRが第1デッドタイム期間のときとは逆向きに流れて、並列コンデンサ13は緩やかに放電されると共に、並列コンデンサ12は逆に緩やかに充電される。したがって、並列コンデンサ12の両端間電圧は次第に上昇し、これにより、直列ダイオード10,11の接続点Eの電圧は次第に下降する。
その後、駆動信号S3が論理ハイに移行した時点からの経過時間が上記した時間Tr以上になると、並列コンデンサ12の両端間電圧は直流電圧Vdcに達し、これに伴い接続点Eの電圧は出力端子3bの電圧(ゼロボルト)に達するが、その後は直列ダイオード11によりこの電圧(ゼロボルト)にクランプ(維持)される。
その後、制御回路25は、第2デッドタイム期間の終了前に、出力している駆動信号S3を論理ハイから論理ゼロに移行させる。
このようにして、このコンバータ1では、直列ダイオード10,11の接続点Eの電圧が第2デッドタイム期間においてほぼ時間Trをかけて直流電圧Vdcに緩やかに移行させられるため、接続点Eの電圧をゼロボルトから直流電圧Vdcに移行させるという電圧変動に伴って発生する共振電流Ireのレベルを十分に低減することが可能になっている。また、このコンバータ1では、制御回路25が第2デッドタイム期間の終了後に駆動信号S1の出力を開始して第1スイッチ5に対してスイッチング動作を開始させ、これにより、図3に示すように、直列ダイオード11が常時オンとなる状態に移行しても、接続点Eの電圧は既に出力端子3bの電圧(ゼロボルト)になっている(つまり、直列ダイオード11の各端子の電圧がほぼ同じ電圧になっている)。このため、このコンバータ1では、直列ダイオード11を経由してコイル(第1コイル8または第2コイル9)に流れる電流(サージ電流)のレベルを抑制することが可能になっている。
このように、このコンバータ1によれば、直列ダイオード10,11の接続点Eの電圧を、第1デッドタイム期間においては第2副スイッチ18をオン状態に移行させて第1回路16を介して並列コンデンサ12を放電させることでゼロボルトから直流電圧Vdcにほぼ時間Trをかけて緩やかに移行させ、また第2デッドタイム期間においては第1副スイッチ17をオン状態に移行させて第1回路16を介して並列コンデンサ13を放電させることで直流電圧Vdcからゼロボルトにほぼ時間Trをかけて緩やかに移行させるため、接続点Eの電圧を直流電圧Vdc分だけ変動させるという電圧変動に伴って発生する共振電流Ireのレベルを十分に低減すること(つまり、交流電圧Vacへのノイズの流出を十分に低減すること)ができる。
また、このコンバータ1によれば、第1デッドタイム期間の終了後に第2スイッチ7がスイッチング動作を開始したときには、接続点Eの電圧は既に直流電圧Vdcに移行して、直列ダイオード10の各端子の電圧がほぼ同じ電圧になっているため、また第2デッドタイム期間の終了後に第1スイッチ5がスイッチング動作を開始したときには、接続点Eの電圧は既に出力端子3bの電圧(ゼロボルト)に移行して、直列ダイオード11の各端子の電圧がほぼ同じ電圧になっているため、第1スイッチ5や第2スイッチ7のスイッチングの開始時に直列ダイオード11や直列ダイオード10に流れるサージ電流のレベルを抑制することができ、これにより、このサージ電流に起因したEMIノイズを確実に抑制することができる。
また、上記した2つの態様(第1回路16がコイルの態様と抵抗の態様)のコンバータ1では、第1回路16を有する構成を採用しているが、図9に示すコンバータ31のように、第1回路16を不要とする構成を採用することもできる。以下、図面を参照してコンバータ31について説明する。なお、コンバータ1と同一の構成については同一の符号を付して重複する説明を省略する。
コンバータ31は、一対の入力端子2a,2b、一対の出力端子3a,3b、ダイオード4、第1スイッチ5、ダイオード6、第2スイッチ7、第1コイル8、第2コイル9、一対の直列整流素子10,11、一対の並列コンデンサ12,13、出力コンデンサ14、第1副半導体スイッチ素子32、第2副半導体スイッチ素子33および制御回路35を備えている。このコンバータ31は、コンバータ1と比較して、第1回路16、第1副スイッチ17、第2副スイッチ18、第1副整流素子19および第2副整流素子20を備えていない代わりに、第1副半導体スイッチ素子32および第2副半導体スイッチ素子33を備えている。また、コンバータ31は、コンバータ1の制御回路25に代えて、制御回路35を備えている。
具体的には、第1副半導体スイッチ素子32(以下では、第1副スイッチ32ともいう)および第2副半導体スイッチ素子33(以下では、第2副スイッチ33ともいう)は、バイポーラ型トランジスタや電界効果型トランジスタのように、制御端子(バイポーラ型トランジスタでのベース端子、電界効果型トランジスタでのゲート端子)に印加する電流や電圧に応じて、リニア領域および飽和領域の任意の一方の領域で作動させ得る半導体スイッチ素子で構成されている。本例では一例として、第1副スイッチ32および第2副スイッチ33は、電界効果型トランジスタ(本例では一例として、n型のMOSFET)で構成されている。
また、第1副スイッチ32は、電流流入側が他方の出力端子3bに接続された直列整流素子11に対して、ソース端子が他方の出力端子3bに接続される状態で、並列に接続されている。また、第2副スイッチ33は、電流流出側が一方の出力端子3aに接続された直列整流素子10に対して、ドレイン端子が一方の出力端子3aに接続される状態で、並列に接続されている。
また、n型のMOSFETで構成された第1副スイッチ32および第2副スイッチ33は不図示の寄生ダイオードをそれぞれ備え、それぞれの寄生ダイオードは、対応する直列整流素子11,10と極性が揃った状態で、対応する直列整流素子11,10に並列に接続されている(カソード端子同士が接続され、かつアノード端子同士が接続された状態で接続されている)。このため、n型のMOSFETで構成された第1副スイッチ32の寄生ダイオードを直列整流素子11として使用し、n型のMOSFETで構成された第2副スイッチ33の寄生ダイオードを直列整流素子10として使用する構成を採用して、第1副スイッチ32および第2副スイッチ33とは別体の直列整流素子10,11を使用しない簡易な構成とすることもできる。
制御回路35は、位相検知部25aおよび駆動信号生成部35bを備え、交流電圧Vacの状態をモニタしつつ、第1スイッチ5および第2スイッチ7に対する駆動信号S1,S2を交流電圧Vacの電圧極性に応じて切り替えて生成する。また、制御回路35は、駆動信号S1,S2の生成タイミングに基づいて、第1副スイッチ17および第2副スイッチ18に対する駆動信号S3,S4を生成する。
具体的には、制御回路35では、位相検知部25aが、交流電圧Vacの状態をモニタして、ゼロクロスポイントを検出する処理を実行しつつ、その検出結果に基づいて、図10に示すように、正検波信号Saと負検波信号Sbとを、両検波信号Sa,Sb間に双方とも論理ゼロになる適切な長さのゼロ期間(第1デッドタイム期間および第2デッドタイム期間)を付加して生成する。
駆動信号生成部35bは、駆動信号生成部25bと同様にして、図10に示すように、正検波信号Saおよび負検波信号Sbの論理がいずれもゼロのとき(上記のデッドタイム期間のとき)には、パルス信号の生成を停止する。したがって、制御回路25は、第1デッドタイム期間および第2デッドタイム期間のときには、駆動信号S1および駆動信号S2の出力を停止する。また、駆動信号生成部35bは、駆動信号生成部25bと同様にして、正検波信号Saの論理がゼロからハイになったことを検出したときには、この検出の時点から正検波信号Saの論理がハイからゼロになるまでの期間において、駆動信号S1を生成して第1スイッチ5のゲート端子に出力する。また、駆動信号生成部35bは、駆動信号生成部25bと同様にして、負検波信号Sbの論理がゼロからハイになったことを検出したときには、この検出の時点から負検波信号Sbの論理がハイからゼロになるまでの期間において、駆動信号S2を生成して第2スイッチ7のゲート端子に出力する。
また、駆動信号生成部35bは、駆動信号生成部25bと同様にして、駆動信号S1または駆動信号S2としてパルス信号の生成を開始したときには、正検波信号Saおよび負検波信号Sbの論理ハイの期間長(交流電圧Vacのほぼ半周期に相当する長さ)と、正検波信号Saまたは負検波信号Sbの論理がゼロからハイに移行した時点からの経過時間とに基づいて交流電圧Vacの瞬時値の変化を把握しつつ、パルス信号のデューティ比を予め決められた可変範囲内で制御することにより、直流電圧Vdcの変動を抑制する。
この構成により、制御回路35は、制御回路25と同様にして、各デッドタイム期間を除き、交流電圧Vacの極性が正のときには、第1スイッチ5のみをスイッチングさせ、交流電圧Vacの極性が負のときには、第2スイッチ7のみをスイッチングさせる。
また、駆動信号生成部35bは、正検波信号Saおよび負検波信号Sbの生成タイミングに基づいて、第1副スイッチ32については、第1副スイッチ32に出力している駆動信号S3のレベルを図10に示すように制御することにより、第1デッドタイム期間および第2スイッチ7がオン状態に制御される期間(負検波信号Sbの出力期間)においてオフ状態(ソース端子とドレイン端子との間の抵抗が例えば数十MΩ以上の状態)に移行させ、第2デッドタイム期間においてリニア領域でのオン状態(オン抵抗が例えば数kΩから十数kΩ程度の状態)に移行させ、かつ第1スイッチ5がオン状態に制御される期間(正検波信号Saの出力期間)において飽和領域でのオン状態(オン抵抗が例えば1Ω未満の状態)およびオフ状態のうちの一方の作動状態に移行させる。なお、本例では一例として、この一方の作動状態として、第1副スイッチ32を飽和領域でのオン状態に移行させているが、第1副スイッチ32をオフ状態に移行させてもよい。
また、駆動信号生成部35bは、正検波信号Saおよび負検波信号Sbの生成タイミングに基づいて、第2副スイッチ33については、第2副スイッチ33に出力している駆動信号S4のレベルを図10に示すように制御することにより、第2デッドタイム期間および第1スイッチ5がオン状態に制御される期間(正検波信号Saの出力期間)においてオフ状態(ソース端子とドレイン端子との間の抵抗が例えば数十MΩ以上の状態)に移行させ、第1デッドタイム期間においてリニア領域でのオン状態(オン抵抗が例えば数kΩから十数kΩ程度の状態)に移行させ、かつ第2スイッチ7がオン状態に制御される期間(負検波信号Sbの出力期間)において飽和領域でのオン状態(オン抵抗が例えば1Ω未満の状態)およびオフ状態のうちの一方の作動状態に移行させる。なお、本例では一例として、この一方の作動状態として、第2副スイッチ33を飽和領域でのオン状態に移行させているが、第2副スイッチ33をオフ状態に移行させてもよい。
なお、上記のようにして第1副スイッチ32や第2副スイッチ33を、オフ状態(オン抵抗が例えば数十MΩ以上の状態)、リニア領域でのオン状態(オン抵抗が例えば数kΩから十数kΩ程度の状態)および飽和領域でのオン状態(オン抵抗が例えば1Ω未満の状態)の3つの状態のうちの任意の状態に選択的に移行させるための駆動信号生成部35bの回路例について、第1副スイッチ32についての回路を例に挙げて説明する。なお、駆動信号生成部35bの第2副スイッチ33についての回路は、第1副スイッチ32についての回路と同じであるため、説明を省略する。
図12に示す駆動信号生成部35bの第1副スイッチ32についての回路は、パルス電圧Vpを出力するパルス信号源41、および出力抵抗42を備えて構成されている。この回路では、パルス信号源41は、図13に示すように、第1副スイッチ32をオフ状態に移行させるときには、パルス電圧Vpの出力を停止し、第1副スイッチ32をリニア領域でのオン状態に移行させるときには、所定のデューティ比でパルス電圧Vpを出力し、第1副スイッチ32を飽和領域でのオン状態に移行させるときには、例えばのデューティ比1(パルス波ではなく連続波)でパルス電圧Vpを出力する。出力抵抗42は、その一端がパルス信号源41に接続され、その他端が第1副スイッチ32のゲート端子に配設されている。これにより、第1副スイッチ32のゲート端子とソース端子との間に存在するゲート容量Cgは、パルス電圧Vpが出力されているときには出力抵抗42を介して充電され、パルス電圧Vpが停止されているときには出力抵抗42を介して放電される。
したがって、図12に示す構成の駆動信号生成部35bは、パルス信号源41が上記のようにしてパルス電圧Vpを出力することにより、図13に示すように、第1副スイッチ32をオフ状態に移行させるときには駆動信号S3のレベルを論理ゼロに移行させ、第1副スイッチ32をリニア領域でのオン状態に移行させるときには駆動信号S3のレベルをゼロボルトを超え、かつ第1副スイッチ32の閾値電圧Vth未満のレベル(所定のデューティ比で出力されるパルス電圧Vpの平均電圧。以下では「中間レベル」ともいう)に移行させ、第1副スイッチ32をリニア領域でのオン状態に移行させるときには駆動信号S3のレベルを論理ハイ(第1副スイッチ32の閾値電圧Vthを超えるレベル)に移行させることが可能になっている。
一方、図14に示す駆動信号生成部35bの第1副スイッチ32についての回路は、駆動信号S3の論理ハイとほぼ同じ電圧値の電圧Vccが供給されるラインL1と、対応するスイッチ(この例では第1副スイッチ32)のソース端子に接続されるラインL2との間に直列に接続された2つの抵抗45,46と、抵抗45(電圧Vccに接続されている抵抗)に並列に接続されたスイッチ素子47(この例では一例としてn型のMOSFET)と、抵抗46(ラインL2に接続されている抵抗)に並列に接続されたスイッチ素子48(この例では一例としてn型のMOSFET)とを備えている。また、同図に示すように、スイッチ素子47は正検波信号Saで駆動され、スイッチ素子48は負検波信号Sbで駆動される。また、各抵抗45,46の抵抗値は、抵抗45,46で電圧Vccを分圧したときの電圧値が、図13に示すリニア領域でのオン状態のときの駆動信号S3のレベルとほぼ等しいレベルになるように予め規定されている。
したがって、図14に示す駆動信号生成部35bは、第1副スイッチ32をオフ状態に移行させるときには、正検波信号Saの論理がゼロで、かつ負検波信号Sbの論理がハイに移行されることで、スイッチ素子48のみがオン状態に移行して駆動信号S3のレベルを論理ゼロに移行させる。また、駆動信号生成部35bは、第1副スイッチ32をリニア領域でのオン状態に移行させるときには、正検波信号Saの論理がゼロで、かつ負検波信号Sbの論理がゼロに移行されることで、スイッチ素子47,48が共にオフ状態に移行して、駆動信号S3のレベルを図3に示す中間レベルに移行させる。また、駆動信号生成部35bは、第1副スイッチ32を飽和領域でのオン状態に移行させるときには、正検波信号Saの論理がハイで、かつ負検波信号Sbの論理がゼロに移行されることで、スイッチ素子47のみがオン状態に移行して駆動信号S3のレベルを図3に示す論理ハイのレベルに移行させることが可能になっている。
次いで、コンバータ31の動作について説明する。なお、第1スイッチ5のみをスイッチングさせている期間(正検波信号Saの論理がハイの期間)でのコンバータ31の動作、および第2スイッチ7のみをスイッチングさせている期間(負検波信号Sbの論理がハイの期間)でのコンバータ31の動作は、第1回路16を備えた上記のコンバータ1の動作と同じである。このため、第1デッドタイム期間および第2デッドタイム期間での動作を主として説明する。
まず、交流電圧Vacの電圧極性が正から負へ切り替わるゼロクロスポイントを含む第1デッドタイム期間での動作について図10,11を参照して説明する。
この第1デッドタイム期間の開始の直前までは、図10,11に示すように、駆動信号S3が論理ハイに維持されて、第1副スイッチ32がオン状態(直列ダイオード11もオン状態)に維持されていることから、第1デッドタイム期間の開始時での一対の直列ダイオード10,11の接続点Eの電圧は、出力端子3bの電圧(ゼロボルト)とほぼ同じ状態に維持されている。これにより、第1デッドタイム期間の開始時においては、並列コンデンサ13はほぼ完全に放電された状態(その両端間電圧がほぼゼロボルトの状態)であり、並列コンデンサ12はほぼ直流電圧Vdcに充電された状態になっている。
この状態において、図10,11に示すように、制御回路35は、駆動信号S3を論理ゼロに移行させると共に、駆動信号S4を中間レベルに移行させることにより、第1副スイッチ32をオフ状態に維持しつつ、第2副スイッチ33のみをリニア領域でのオン状態に移行させる。この場合、オン抵抗が数kΩから十数kΩ程度の第2副スイッチ33は抵抗体として機能するため、直流電圧Vdcに充電されている並列コンデンサ12は、抵抗体に移行した第2副スイッチ33で短絡される。このため、第2副スイッチ33には、第2副スイッチ33のオン抵抗の抵抗値Rで直流電圧Vdcを除算して得られる初期値Ioから合成キャパシタンス(並列コンデンサ12,13、コンデンサCy1,Cy2およびコンデンサCfgの合成キャパシタンス)とオン抵抗の抵抗値Rとで決定される時定数τで電流値が徐々に減少する電流IQ2(図9参照)が流れて、並列コンデンサ12は緩やかに放電されると共に、並列コンデンサ13は逆に緩やかに充電される。したがって、並列コンデンサ13の両端間電圧(直列ダイオード10,11の接続点Eの電圧)は次第に上昇する。
その後、駆動信号S4が中間レベルに移行した時点からの経過時間が上記した時定数τの例えば2〜3倍程度の時間Trになると、電流IQ2の電流値は極めて小さい電流値まで低下する。また、並列コンデンサ13の両端間電圧(直列ダイオード10,11の接続点Eの電圧)は、直流電圧Vdcに達し、その後は直列ダイオード10により直流電圧Vdcにクランプ(維持)される。なお、時定数τの2〜3倍程度の時間Trが第1デッドタイム期間よりも短くなるように、第2副スイッチ33のリニア領域でのオン抵抗の抵抗値、並びに並列コンデンサ12,13、コンデンサCy1,Cy2およびコンデンサCfgの各容量値が予め規定されているものとする。
その後、制御回路35は、第1デッドタイム期間の終了前に、出力している駆動信号S4を中間レベルから論理ハイに移行させることにより、第2副スイッチ33のみを飽和領域でのオン状態に移行させる。
このようにして、このコンバータ31では、直列ダイオード10,11の接続点Eの電圧が第1デッドタイム期間においてほぼ時間Trをかけて直流電圧Vdcに緩やかに移行させられるため、接続点Eの電圧をゼロボルトから直流電圧Vdcに移行させるという電圧変動に伴って発生する共振電流Ireのレベルを十分に低減することが可能になっている。また、このコンバータ31では、制御回路35が第1デッドタイム期間の終了後に駆動信号S2の出力を開始して第2スイッチ7に対してスイッチング動作を開始させ、これにより、図4に示すように、直列ダイオード10が常時オンとなる状態に移行しても、接続点Eの電圧は既に直流電圧Vdcになっている(つまり、直列ダイオード10の各端子の電圧がほぼ同じ電圧になっている)。このため、このコンバータ31では、直列ダイオード10を経由してコイル(第1コイル8または第2コイル9)に流れる電流(サージ電流)のレベルを抑制することが可能になっている。
次いで、交流電圧Vacの電圧極性が負から正へ切り替わるゼロクロスポイントを含む第2デッドタイム期間での動作について説明する。
この第2デッドタイム期間の開始の直前までは、図10に示すように、駆動信号S4が論理ハイに維持されて、第2副スイッチ33がオン状態(直列ダイオード10もオン状態)に維持されていることから、第2デッドタイム期間の開始時での一対の直列ダイオード10,11の接続点Eの電圧は、出力端子3aの電圧(直流電圧Vdc)とほぼ同じ状態に維持されている。これにより、第2デッドタイム期間の開始時においては、並列コンデンサ12はほぼ完全に放電された状態(その両端間電圧がほぼゼロボルトの状態)であり、並列コンデンサ13はほぼ直流電圧Vdcに充電された状態になっている。
この状態において、制御回路35は、図10に示すように、駆動信号S4を論理ゼロに移行させると共に、駆動信号S3を中間レベルに移行させることにより、第2副スイッチ33をオフ状態に維持しつつ、第1副スイッチ32のみをリニア領域でのオン状態に移行させる。この場合、オン抵抗が数kΩから十数kΩ程度の第1副スイッチ32は抵抗体として機能するため、直流電圧Vdcに充電されている並列コンデンサ13は、抵抗体に移行した第1副スイッチ32で短絡される。このため、第1副スイッチ32には、第1副スイッチ32のオン抵抗の抵抗値Rで直流電圧Vdcを除算して得られる初期値Ioから合成キャパシタンス(並列コンデンサ12,13、コンデンサCy1,Cy2およびコンデンサCfgの合成キャパシタンス)とオン抵抗の抵抗値Rとで決定される時定数τで電流値が徐々に減少する電流IQ1が流れて、並列コンデンサ13は緩やかに放電されると共に、並列コンデンサ12は逆に緩やかに充電される。したがって、並列コンデンサ12の両端間電圧は次第に上昇し、これにより、直列ダイオード10,11の接続点Eの電圧は次第に下降する。
その後、駆動信号S3が中間レベルに移行した時点からの経過時間が上記した時間Tr以上になると、電流IQ1の電流値は極めて小さい電流値まで低下する。また、並列コンデンサ12の両端間電圧(直列ダイオード10,11の接続点Eの電圧)は、直流電圧Vdcに達し、これに伴い接続点Eの電圧は出力端子3bの電圧(ゼロボルト)に達するが、その後は直列ダイオード11によりこの電圧(ゼロボルト)にクランプ(維持)される。なお、時定数τの2〜3倍程度の時間Trが第2デッドタイム期間よりも短くなるように、第1副スイッチ32のリニア領域でのオン抵抗の抵抗値、並びに並列コンデンサ12,13、コンデンサCy1,Cy2およびコンデンサCfgの各容量値が予め規定されているものとする。
その後、制御回路35は、第2デッドタイム期間の終了前に、出力している駆動信号S3を中間レベルから論理ハイに移行させることにより、第1副スイッチ32のみを飽和領域でのオン状態に移行させる。
このようにして、このコンバータ31では、直列ダイオード10,11の接続点Eの電圧が第2デッドタイム期間においてほぼ時間Trをかけて出力端子3bの電圧(ゼロボルト)に緩やかに移行させられるため、接続点Eの電圧を直流電圧Vdcからゼロボルトに移行させるという電圧変動に伴って発生する共振電流Ireのレベルを十分に低減することが可能になっている。また、このコンバータ31では、制御回路35が第2デッドタイム期間の終了後に駆動信号S1の出力を開始して第1スイッチ5に対してスイッチング動作を開始させ、これにより、図3に示すように、直列ダイオード11が常時オンとなる状態に移行しても、接続点Eの電圧は既に出力端子3bの電圧(ゼロボルト)になっている(つまり、直列ダイオード11の各端子の電圧がほぼ同じ電圧になっている)。このため、このコンバータ31では、直列ダイオード11を経由してコイル(第1コイル8または第2コイル9)に流れる電流(サージ電流)のレベルを抑制することが可能になっている。
このように、このコンバータ31によれば、直列ダイオード10,11の接続点Eの電圧を、第1デッドタイム期間においては第2副スイッチ33をリニア領域でのオン状態に移行させて(第2副スイッチ33を抵抗体(放電用抵抗体)として機能させて)並列コンデンサ12を放電させることでゼロボルトから直流電圧Vdcにほぼ時間Trをかけて緩やかに移行させ、また第2デッドタイム期間においては第1副スイッチ32をリニア領域でのオン状態に移行させて(第1副スイッチ32を抵抗体(放電用抵抗体)として機能させて)並列コンデンサ13を放電させることで直流電圧Vdcからゼロボルトにほぼ時間Trをかけて緩やかに移行させるため、接続点Eの電圧を直流電圧Vdc分だけ変動させるという電圧変動に伴って発生する共振電流Ireのレベルを十分に低減すること(つまり、交流電圧Vacへのノイズの流出を十分に低減すること)ができる。
また、このコンバータ31によれば、第1デッドタイム期間の終了後に第2スイッチ7がスイッチング動作を開始したときには、接続点Eの電圧は既に直流電圧Vdcに移行して、直列ダイオード10の各端子の電圧がほぼ同じ電圧になっているため、また第2デッドタイム期間の終了後に第1スイッチ5がスイッチング動作を開始したときには、接続点Eの電圧は既に出力端子3bの電圧(ゼロボルト)に移行して、直列ダイオード11の各端子の電圧がほぼ同じ電圧になっているため、第1スイッチ5や第2スイッチ7のスイッチングの開始時に直列ダイオード11や直列ダイオード10に流れるサージ電流のレベルを抑制することができ、これにより、このサージ電流に起因したEMIノイズを十分に抑制することができる。
また、上記のコンバータ1,31は、図1,9に示すように、ダイオード4、第1スイッチ5、ダイオード6、第2スイッチ7、第1コイル8、第2コイル9および一対のダイオード10,11を備え、ダイオード4および第1スイッチ5の直列回路と、ダイオード6および第2スイッチ7の直列回路とが一対の出力端子3a,3b間に並列に接続され、ダイオード4および第1スイッチ5の接続点Aに第1コイル8が接続され、ダイオード6および第2スイッチ7の接続点Bに第2コイル9が接続される構成のコンバータであるが、図15に示す公知の構成のコンバータ51、すなわち、他方の出力端子3bに接続された第1スイッチ5と、第1スイッチ5と一方の出力端子3aとの間に、第1スイッチ5と直列となるように接続された第2スイッチ7と、一端が一方の入力端子2aに接続されると共に他端が第1スイッチ5および第2スイッチ7の接続点Aに接続された第1コイル8と、順方向の状態で直列に接続されると共に電流流出側が一方の出力端子3aに接続され、電流流入側が他方の出力端子3bに接続され、かつ双方の接続点Eが他方の入力端子2bに接続された一対のダイオード10,11とを備えたコンバータ51においても、上記したコンバータ1,31と同様にして、一対の直列ダイオード10,11の接続点Eに入力端子2bが接続されているため、基本動作として、この入力端子2bの電圧が、交流電圧Vacの極性が切り替わる都度、直流電圧Vdc分だけ変動する。
また、図16に示す公知の構成のコンバータ61、すなわち、コンバータ51のスイッチ回路(第1スイッチ5および第2スイッチ7の直列回路、並びに第1コイル8)と同等のスイッチ回路を2組(第1スイッチ5および第2スイッチ7の直列回路、並びに第1コイル8の組と、第3スイッチ21および第4スイッチ22の直列回路、並びに第2コイル9の組)備え、この2組のスイッチ回路を出力端子3a,3b間に並列に接続して構成された、いわゆるインターリーブ方式のブリッジレス力率改善コンバータにおいても、上記したコンバータ1,31と同様にして、一対の直列ダイオード10,11の接続点Eに入力端子2bが接続されているため、基本動作として、この入力端子2bの電圧が、交流電圧Vacの極性が切り替わる都度、直流電圧Vdc分だけ変動する。
このため、このコンバータ51,61でも、直列ダイオード10,11の接続点Eの電圧が急速に変動するときには、これに起因して、レベルの大きな共振電流Ireが発生したり、サージ電流が発生したり(このサージ電流に起因してEMIノイズが増大したり)するおそれがある。したがって、これらのコンバータ51,61においても、図17,18に示すように、上記したコンバータ1と同様にして、一対の並列コンデンサ12,13、第1回路16、第1副スイッチ17、第2副スイッチ18、第1副整流素子19、第2副整流素子20および制御回路25を設けることで、接続点Eの電圧を直流電圧Vdc分だけ変動させるという電圧変動に伴って発生する共振電流Ireのレベルを十分に低減すること(つまり、交流電圧Vacへのノイズの流出を十分に低減すること)ができると共に、第1スイッチ5や第2スイッチ7のスイッチングの開始時に直列ダイオード11や直列ダイオード10に流れるサージ電流のレベルを抑制することができ、このサージ電流に起因したEMIノイズを十分に抑制することができる。
また、これらのコンバータ51,61においても、図19,20に示すように、上記したコンバータ31と同様にして、一対の並列コンデンサ12,13、第1副スイッチ32、第2副スイッチ33および制御回路35を設けることで、接続点Eの電圧を直流電圧Vdc分だけ変動させるという電圧変動に伴って発生する共振電流Ireのレベルを十分に低減すること(つまり、交流電圧Vacへのノイズの流出を十分に低減すること)ができると共に、第1スイッチ5や第2スイッチ7のスイッチングの開始時に直列ダイオード11や直列ダイオード10に流れるサージ電流のレベルを抑制することができ、このサージ電流に起因したEMIノイズを十分に抑制することができる。
1,31,51,61 コンバータ
2a,2b 入力端子
3a,3b 出力端子
4 ダイオード
5 第1スイッチ
6 ダイオード
7 第2スイッチ
8 第1コイル
9 第2コイル
10,11 直列ダイオード
12,13 並列コンデンサ
16 第1回路
17 第1副スイッチ
18 第2副スイッチ
19 第1副整流素子
20 第2副整流素子
32 第1副スイッチ
33 第2副スイッチ
25,35 制御回路
Vac 交流電圧
2a,2b 入力端子
3a,3b 出力端子
4 ダイオード
5 第1スイッチ
6 ダイオード
7 第2スイッチ
8 第1コイル
9 第2コイル
10,11 直列ダイオード
12,13 並列コンデンサ
16 第1回路
17 第1副スイッチ
18 第2副スイッチ
19 第1副整流素子
20 第2副整流素子
32 第1副スイッチ
33 第2副スイッチ
25,35 制御回路
Vac 交流電圧
Claims (4)
- 交流電圧が入力される一対の入力端子と、
一方が他方の電位を基準として正電位となる出力電圧が相互間から出力される一対の出力端子と、
電流流出側が前記一対の出力端子のうちの前記一方の出力端子に接続された第1整流素子と、
前記第1整流素子の電流流入側と前記一対の出力端子のうちの前記他方の出力端子との間に接続された第1スイッチと、
電流流入側が前記他方の出力端子に接続された第2整流素子と、
前記第2整流素子の電流流出側と前記一方の出力端子との間に接続された第2スイッチと、
一端が前記一対の入力端子のうちの一方の入力端子に接続されると共に他端が前記第1整流素子および前記第1スイッチの接続点に接続された第1コイルと、
一端が前記一方の入力端子に接続されると共に他端が前記第2整流素子および前記第2スイッチの接続点に接続された第2コイルと、
順方向の状態で直列に接続されると共に、電流流出側が前記一方の出力端子に接続され、電流流入側が前記他方の出力端子に接続され、かつ双方の接続点が前記一対の入力端子のうちの他方の入力端子に接続された一対の直列整流素子と、
前記一対の直列整流素子のうちの少なくとも一方の直列整流素子とは別体で当該一方の直列整流素子に並列に接続されたコンデンサと、
前記交流電圧に基づいて前記一方の入力端子が前記他方の入力端子に対して正電圧となる期間では、前記第1スイッチのみをスイッチングさせ、当該交流電圧に基づいて当該一方の入力端子が当該他方の入力端子に対して負電圧となる期間では、前記第2スイッチのみをスイッチングさせる制御回路とを備え、
コイルおよび抵抗のうちの少なくとも一方の部品で構成されて一端が前記一対の直列整流素子同士の接続点に接続された第1回路と、
前記他方の出力端子と前記第1回路の他端との間に接続された第1副スイッチと、
前記一方の出力端子と前記第1回路の他端との間に接続された第2副スイッチと、
電流流入側が前記他方の出力端子に接続された状態で前記第1副スイッチに並列に接続された第1副整流素子と、
電流流出側が前記一方の出力端子に接続された状態で前記第2副スイッチに並列に接続された第2副整流素子とを有し、
前記制御回路は、前記正電圧となる期間から前記負電圧となる期間への切り替わりポイントを含む前記第1スイッチおよび前記第2スイッチについての第1デッドタイム期間、および当該負電圧となる期間から当該正電圧となる期間への切り替わりポイントを含む当該第1スイッチおよび当該第2スイッチについての第2デッドタイム期間を除く他の期間においては前記第1副スイッチおよび前記第2副スイッチをオフ状態に移行させ、前記第1デッドタイム期間においては当該第1副スイッチをオフ状態に移行させると共に当該第2副スイッチをオン状態に移行させ、かつ前記第2デッドタイム期間においては当該第1副スイッチをオン状態に移行させると共に当該第2副スイッチをオフ状態に移行させるブリッジレス力率改善コンバータ。 - 交流電圧が入力される一対の入力端子と、
一方が他方の電位を基準として正電位となる出力電圧が相互間から出力される一対の出力端子と、
電流流出側が前記一対の出力端子のうちの前記一方の出力端子に接続された第1整流素子と、
前記第1整流素子の電流流入側と前記一対の出力端子のうちの前記他方の出力端子との間に接続された第1スイッチと、
電流流入側が前記他方の出力端子に接続された第2整流素子と、
前記第2整流素子の電流流出側と前記一方の出力端子との間に接続された第2スイッチと、
一端が前記一対の入力端子のうちの一方の入力端子に接続されると共に他端が前記第1整流素子および前記第1スイッチの接続点に接続された第1コイルと、
一端が前記一方の入力端子に接続されると共に他端が前記第2整流素子および前記第2スイッチの接続点に接続された第2コイルと、
順方向の状態で直列に接続されると共に、電流流出側が前記一方の出力端子に接続され、電流流入側が前記他方の出力端子に接続され、かつ双方の接続点が前記一対の入力端子のうちの他方の入力端子に接続された一対の直列整流素子と、
前記一対の直列整流素子のうちの少なくとも一方の直列整流素子とは別体で当該一方の直列整流素子に並列に接続されたコンデンサと、
前記交流電圧に基づいて前記一方の入力端子が前記他方の入力端子に対して正電圧となる期間では、前記第1スイッチのみをスイッチングさせ、当該交流電圧に基づいて当該一方の入力端子が当該他方の入力端子に対して負電圧となる期間では、前記第2スイッチのみをスイッチングさせる制御回路とを備え、
前記一対の直列整流素子のうちの電流流入側が前記他方の出力端子に接続された一方の直列整流素子に並列に接続された第1副半導体スイッチ素子と、
前記一対の直列整流素子のうちの電流流出側が前記一方の出力端子に接続された他方の直列整流素子に並列に接続された第2副半導体スイッチ素子とを有し、
前記制御回路は、
前記第1副半導体スイッチ素子については、前記正電圧となる期間から前記負電圧となる期間への切り替わりポイントを含む前記第1スイッチおよび前記第2スイッチについての第1デッドタイム期間並びに当該第2スイッチがオン状態の期間においてオフ状態に移行させ、当該負電圧となる期間から当該正電圧となる期間への切り替わりポイントを含む当該第1スイッチおよび当該第2スイッチについての第2デッドタイム期間においてリニア領域でのオン状態に移行させ、かつ当該第1スイッチがオン状態の期間において飽和領域でのオン状態およびオフ状態のうちの一方の作動状態に移行させ、
前記第2副半導体スイッチ素子については、前記第2デッドタイム期間および前記第1スイッチがオン状態の期間においてオフ状態に移行させ、前記第1デッドタイム期間においてリニア領域でのオン状態に移行させ、かつ前記第2スイッチがオン状態の期間において飽和領域でのオン状態およびオフ状態のうちの一方の作動状態に移行させるブリッジレス力率改善コンバータ。 - 交流電圧が入力される一対の入力端子と、
一方が他方の電位を基準として正電位となる出力電圧が相互間から出力される一対の出力端子と、
前記一対の出力端子のうちの前記他方の出力端子に接続された第1スイッチと、
前記第1スイッチと前記一対の出力端子のうちの前記一方の出力端子との間に、当該第1スイッチと直列となるように接続された第2スイッチと、
一端が前記一対の入力端子のうちの一方の入力端子に接続されると共に他端が前記第1スイッチおよび前記第2スイッチの接続点に接続されたコイルと、
順方向の状態で直列に接続されると共に、電流流出側が前記一方の出力端子に接続され、電流流入側が前記他方の出力端子に接続され、かつ双方の接続点が前記一対の入力端子のうちの他方の入力端子に接続された一対の直列整流素子と、
前記一対の直列整流素子のうちの少なくとも一方の直列整流素子とは別体で当該一方の直列整流素子に並列に接続されたコンデンサと、
前記交流電圧に基づいて前記一方の入力端子が前記他方の入力端子に対して正電圧となる期間では、前記第1スイッチのみをスイッチングさせ、当該交流電圧に基づいて当該一方の入力端子が当該他方の入力端子に対して負電圧となる期間では、前記第2スイッチのみをスイッチングさせる制御回路とを備え、
コイルおよび抵抗のうちの少なくとも一方の部品で構成されて一端が前記一対の直列整流素子同士の接続点に接続された第1回路と、
前記他方の出力端子と前記第1回路の他端との間に接続された第1副スイッチと、
前記一方の出力端子と前記第1回路の他端との間に接続された第2副スイッチと、
電流流入側が前記他方の出力端子に接続された状態で前記第1副スイッチに並列に接続された第1副整流素子と、
電流流出側が前記一方の出力端子に接続された状態で前記第2副スイッチに並列に接続された第2副整流素子とを有し、
前記制御回路は、前記正電圧となる期間から前記負電圧となる期間への切り替わりポイントを含む前記第1スイッチおよび前記第2スイッチについての第1デッドタイム期間、および当該負電圧となる期間から当該正電圧となる期間への切り替わりポイントを含む当該第1スイッチおよび当該第2スイッチについての第2デッドタイム期間を除く他の期間においては前記第1副スイッチおよび前記第2副スイッチをオフ状態に移行させ、前記第1デッドタイム期間においては当該第1副スイッチをオフ状態に移行させると共に当該第2副スイッチをオン状態に移行させ、かつ前記第2デッドタイム期間においては当該第1副スイッチをオン状態に移行させると共に当該第2副スイッチをオフ状態に移行させるブリッジレス力率改善コンバータ。 - 交流電圧が入力される一対の入力端子と、
一方が他方の電位を基準として正電位となる出力電圧が相互間から出力される一対の出力端子と、
前記一対の出力端子のうちの前記他方の出力端子に接続された第1スイッチと、
前記第1スイッチと前記一対の出力端子のうちの前記一方の出力端子との間に、当該第1スイッチと直列となるように接続された第2スイッチと、
一端が前記一対の入力端子のうちの一方の入力端子に接続されると共に他端が前記第1スイッチおよび前記第2スイッチの接続点に接続されたコイルと、
順方向の状態で直列に接続されると共に、電流流出側が前記一方の出力端子に接続され、電流流入側が前記他方の出力端子に接続され、かつ双方の接続点が前記一対の入力端子のうちの他方の入力端子に接続された一対の直列整流素子と、
前記一対の直列整流素子のうちの少なくとも一方の直列整流素子とは別体で当該一方の直列整流素子に並列に接続されたコンデンサと、
前記交流電圧に基づいて前記一方の入力端子が前記他方の入力端子に対して正電圧となる期間では、前記第1スイッチのみをスイッチングさせ、当該交流電圧に基づいて当該一方の入力端子が当該他方の入力端子に対して負電圧となる期間では、前記第2スイッチのみをスイッチングさせる制御回路とを備え、
前記一対の直列整流素子のうちの電流流入側が前記他方の出力端子に接続された一方の直列整流素子に並列に接続された第1副半導体スイッチ素子と、
前記一対の直列整流素子のうちの電流流出側が前記一方の出力端子に接続された他方の直列整流素子に並列に接続された第2副半導体スイッチ素子とを有し、
前記制御回路は、
前記第1副半導体スイッチ素子については、前記正電圧となる期間から前記負電圧となる期間への切り替わりポイントを含む前記第1スイッチおよび前記第2スイッチについての第1デッドタイム期間並びに当該第2スイッチがオン状態の期間においてオフ状態に移行させ、当該負電圧となる期間から当該正電圧となる期間への切り替わりポイントを含む当該第1スイッチおよび当該第2スイッチについての第2デッドタイム期間においてリニア領域でのオン状態に移行させ、かつ当該第1スイッチがオン状態の期間において飽和領域でのオン状態およびオフ状態のうちの一方の作動状態に移行させ、
前記第2副半導体スイッチ素子については、前記第2デッドタイム期間および前記第1スイッチがオン状態の期間においてオフ状態に移行させ、前記第1デッドタイム期間においてリニア領域でのオン状態に移行させ、かつ前記第2スイッチがオン状態の期間において飽和領域でのオン状態およびオフ状態のうちの一方の作動状態に移行させるブリッジレス力率改善コンバータ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014160598A JP5825410B1 (ja) | 2014-08-06 | 2014-08-06 | ブリッジレス力率改善コンバータ |
US14/639,384 US9252654B1 (en) | 2014-08-06 | 2015-03-05 | Bridgeless power factor improvement converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014160598A JP5825410B1 (ja) | 2014-08-06 | 2014-08-06 | ブリッジレス力率改善コンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5825410B1 JP5825410B1 (ja) | 2015-12-02 |
JP2016039680A true JP2016039680A (ja) | 2016-03-22 |
Family
ID=54776720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014160598A Active JP5825410B1 (ja) | 2014-08-06 | 2014-08-06 | ブリッジレス力率改善コンバータ |
Country Status (2)
Country | Link |
---|---|
US (1) | US9252654B1 (ja) |
JP (1) | JP5825410B1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109084446A (zh) * | 2018-08-23 | 2018-12-25 | 奥克斯空调股份有限公司 | 一种空调控制方法、装置及空调器 |
JP2019129670A (ja) * | 2018-01-26 | 2019-08-01 | 新電元工業株式会社 | 力率改善回路及び力率改善回路の制御方法 |
WO2019225262A1 (ja) * | 2018-05-23 | 2019-11-28 | ソニー株式会社 | トーテムポール型単相pfcコンバータ |
US11804786B2 (en) | 2018-09-28 | 2023-10-31 | Mitsubishi Electric Corporation | Power converting apparatus, motor driving apparatus, and air conditioner |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10656026B2 (en) | 2016-04-15 | 2020-05-19 | Emerson Climate Technologies, Inc. | Temperature sensing circuit for transmitting data across isolation barrier |
US11387729B2 (en) | 2016-04-15 | 2022-07-12 | Emerson Climate Technologies, Inc. | Buck-converter-based drive circuits for driving motors of compressors and condenser fans |
US9933842B2 (en) | 2016-04-15 | 2018-04-03 | Emerson Climate Technologies, Inc. | Microcontroller architecture for power factor correction converter |
US10763740B2 (en) | 2016-04-15 | 2020-09-01 | Emerson Climate Technologies, Inc. | Switch off time control systems and methods |
US9965928B2 (en) | 2016-04-15 | 2018-05-08 | Emerson Climate Technologies, Inc. | System and method for displaying messages in a column-by-column format via an array of LEDs connected to a circuit of a compressor |
US10075065B2 (en) | 2016-04-15 | 2018-09-11 | Emerson Climate Technologies, Inc. | Choke and EMI filter circuits for power factor correction circuits |
US10305373B2 (en) * | 2016-04-15 | 2019-05-28 | Emerson Climate Technologies, Inc. | Input reference signal generation systems and methods |
US10277115B2 (en) | 2016-04-15 | 2019-04-30 | Emerson Climate Technologies, Inc. | Filtering systems and methods for voltage control |
US10320322B2 (en) | 2016-04-15 | 2019-06-11 | Emerson Climate Technologies, Inc. | Switch actuation measurement circuit for voltage converter |
US10116233B2 (en) * | 2017-02-14 | 2018-10-30 | Yang Chen | Hybrid full bridge-voltage doubler rectifier and single stage LLC converter thereof |
US9954453B1 (en) * | 2017-06-27 | 2018-04-24 | Tdk Corporation | Switching power supply device and switching control circuit |
WO2019200813A1 (zh) * | 2018-04-17 | 2019-10-24 | 中山大洋电机股份有限公司 | Bldc电机的转换电路板及应用其的旅馆用的空调控制系统 |
KR102084192B1 (ko) * | 2019-09-10 | 2020-03-03 | 금호이앤지 (주) | 브리지리스 회로를 이용한 에너지 효율 향상 시스템 |
US11183932B2 (en) | 2020-01-08 | 2021-11-23 | Astec International Limited | Switch-mode AC-DC power converter for reducing common mode noise |
EP4012906A1 (en) * | 2020-12-09 | 2022-06-15 | Infineon Technologies Austria AG | Switched mode power supply with power factor control |
CN112398330B (zh) * | 2020-12-25 | 2021-10-15 | 重庆宏一电气有限公司 | 一种无桥pfc变换器及其控制方法 |
EP4210211A1 (en) * | 2022-01-07 | 2023-07-12 | Solaredge Technologies Ltd. | Method, system, and apparatus for power conversion |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI316166B (en) * | 2006-05-30 | 2009-10-21 | Delta Electronics Inc | Bridgeless pfc converter with low common-mode noise and high power density |
US7518895B2 (en) * | 2006-06-30 | 2009-04-14 | Fairchild Semiconductor Corporation | High-efficiency power converter system |
US20080316775A1 (en) * | 2007-06-22 | 2008-12-25 | Lead Year Enterprise Co., Ltd. | Soft-switching circuit for power supply |
JP5271691B2 (ja) * | 2008-12-23 | 2013-08-21 | 株式会社日立製作所 | Ac−dcコンバータ |
US9088216B2 (en) * | 2009-01-19 | 2015-07-21 | Power Systems Technologies, Ltd. | Controller for a synchronous rectifier switch |
FR2953663B1 (fr) * | 2009-12-03 | 2012-02-03 | Aeg Power Solutions Bv | Circuit de pre-charge pour convertisseur ac/dc |
JP2012070490A (ja) * | 2010-09-21 | 2012-04-05 | Tdk Corp | ブリッジレス力率改善コンバータ |
JP5642243B1 (ja) * | 2013-10-04 | 2014-12-17 | 三菱電機株式会社 | 整流装置 |
CN103580502A (zh) * | 2013-11-15 | 2014-02-12 | 华为技术有限公司 | 电源转换电路及控制直流-交流电路的方法 |
US9455620B2 (en) * | 2013-12-12 | 2016-09-27 | Infineon Technologies Austria Ag | AC/DC converter with clamped boost and buck modes and DC output harmonic control |
-
2014
- 2014-08-06 JP JP2014160598A patent/JP5825410B1/ja active Active
-
2015
- 2015-03-05 US US14/639,384 patent/US9252654B1/en active Active
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019129670A (ja) * | 2018-01-26 | 2019-08-01 | 新電元工業株式会社 | 力率改善回路及び力率改善回路の制御方法 |
WO2019225262A1 (ja) * | 2018-05-23 | 2019-11-28 | ソニー株式会社 | トーテムポール型単相pfcコンバータ |
JPWO2019225262A1 (ja) * | 2018-05-23 | 2021-05-27 | ソニーグループ株式会社 | トーテムポール型単相pfcコンバータ |
US11323023B2 (en) | 2018-05-23 | 2022-05-03 | Sony Corporation | Totem-pole single-phase PFC converter |
JP7279715B2 (ja) | 2018-05-23 | 2023-05-23 | ソニーグループ株式会社 | トーテムポール型単相pfcコンバータ |
CN109084446A (zh) * | 2018-08-23 | 2018-12-25 | 奥克斯空调股份有限公司 | 一种空调控制方法、装置及空调器 |
CN109084446B (zh) * | 2018-08-23 | 2019-09-13 | 奥克斯空调股份有限公司 | 一种空调控制方法、装置及空调器 |
US11804786B2 (en) | 2018-09-28 | 2023-10-31 | Mitsubishi Electric Corporation | Power converting apparatus, motor driving apparatus, and air conditioner |
Also Published As
Publication number | Publication date |
---|---|
US20160043632A1 (en) | 2016-02-11 |
US9252654B1 (en) | 2016-02-02 |
JP5825410B1 (ja) | 2015-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5825410B1 (ja) | ブリッジレス力率改善コンバータ | |
JP6287473B2 (ja) | ブリッジレス力率改善コンバータ | |
US10608543B2 (en) | Resonant converter and driving method thereof | |
US9906147B2 (en) | Adaptive dead time control apparatus and method for switching power converters | |
JP5768657B2 (ja) | 直流−直流変換装置 | |
JP6702010B2 (ja) | スイッチング電源装置 | |
US20150357910A1 (en) | Dc power supply circuit | |
US7535733B2 (en) | Method of controlling DC-to-DC converter whereby switching control sequence applied to switching elements suppresses voltage surges at timings of switch-off of switching elements | |
EP2618443A1 (en) | Dynamic damper and lighting driving circuit comprising the dynamic damper | |
JP5955294B2 (ja) | スイッチング電源装置 | |
TW201005461A (en) | Voltage regulator and control method thereof | |
JP6012822B1 (ja) | 電力変換装置 | |
JP7279852B2 (ja) | 集積回路、電源装置 | |
JP5195849B2 (ja) | Dc−dcコンバータ | |
JPWO2018128101A1 (ja) | Ac−dcコンバータ | |
US10554118B2 (en) | Power supply device | |
US8854850B2 (en) | AC power supply apparatus | |
JP2008125217A (ja) | スイッチング電源装置 | |
CN112152432A (zh) | 用于驱动电力转换器中的电子开关的方法及控制电路 | |
JP5136317B2 (ja) | 電源装置 | |
JP6783738B2 (ja) | コンバータ | |
JP5767408B2 (ja) | スイッチング電源回路 | |
JP6607018B2 (ja) | スイッチング電源装置 | |
JP2017208961A (ja) | ダブルエンド絶縁型のスイッチング電源装置及びその制御方法 | |
CN105515383A (zh) | 开关控制电路、转换器以及开关控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150915 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150928 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5825410 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |