KR102084192B1 - 브리지리스 회로를 이용한 에너지 효율 향상 시스템 - Google Patents

브리지리스 회로를 이용한 에너지 효율 향상 시스템 Download PDF

Info

Publication number
KR102084192B1
KR102084192B1 KR1020190112345A KR20190112345A KR102084192B1 KR 102084192 B1 KR102084192 B1 KR 102084192B1 KR 1020190112345 A KR1020190112345 A KR 1020190112345A KR 20190112345 A KR20190112345 A KR 20190112345A KR 102084192 B1 KR102084192 B1 KR 102084192B1
Authority
KR
South Korea
Prior art keywords
terminal
channel fet
circuit
electrically connected
source
Prior art date
Application number
KR1020190112345A
Other languages
English (en)
Inventor
이임식
Original Assignee
금호이앤지 (주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금호이앤지 (주) filed Critical 금호이앤지 (주)
Priority to KR1020190112345A priority Critical patent/KR102084192B1/ko
Application granted granted Critical
Publication of KR102084192B1 publication Critical patent/KR102084192B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H02M1/092—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices the control signals being transmitted optically

Abstract

본 발명은 브리지리스 회로를 이용한 에너지 효율 향상 시스템에 관한 것이다. 본 발명의 일실시 예에 따른 브리지리스 회로를 이용한 에너지 효율 향상 시스템은 컨버터나 SMPS 입력단에 사용하는 브리지 다이오드 회로를 대신하여 전계효과 트랜지스터를 사용하여 회로를 구성함으로써 전압 강하를 현저히 줄일 수 있어 전력 소비를 감소할 수 있는 효과가 있다.

Description

브리지리스 회로를 이용한 에너지 효율 향상 시스템{System for Improving Energy Efficiency Using Bridgeless Circuit}
본 발명은 에너지 효율 향상 시스템에 관한 것으로서, 더욱 상세하게는 컨버터나 SMPS 입력단에 사용하는 브리지 다이오드 회로를 대신하여 전계효과 트랜지스터를 사용하여 회로를 구성함으로써 전압 강하를 최소화하여 전력 소비를 줄일 수 있는 브리지리스 회로를 이용한 에너지 효율 향상 시스템에 관한 것이다.
도 1에 도시된 바와 같이, 조명장치, 냉장고, TV 등의 전자제품(10)은 AC 입력을 받는 컨버터 또는 SMPS(Switching Mode Power Supply) 회로(12)를 구성한다.
예컨대, 상기 컨버터 또는 SMPS 회로(12)를 구성하는 조명장치는 복수의 LED를 직렬 연결하여 전원에 대해 각 LED에서 전압 강하를 수행하는 방식으로 구동하는 기술이 사용된다. 그리고 이를 위해서 컨버터 또는 SMPS 회로(12)의 앞단에 브리지 다이오드와 같은 전파정류 장치를 구성한다.
브리지 다이오드의 전파정류 장치는 입력 교류전원을 정류하여 맥류 형태의 전원으로 변환시키는 작업을 수행한다.
컨버터 또는 SMPS 회로(12)는 전원이 전파정류 장치를 통과할 때 약 1.4V 떨어지는 단점이 있다.
브리지 다이오드 회로(11)는 2개의 터미널(V1)(V2) 중 어느 하나의 터미널에 높은 전압준위가 인가되고 다른 하나의 터미널에 낮은 전압준위가 인가된다.
컨버터 또는 SMPS 회로(12)는 브리지 다이오드 회로(11)로부터 일정한 전압 강하가 이루어진 상태로 결정된 전원(VDC)이 공급된다는 문제점이 있다. 예를 들어, 발광다이오드 스트링을 직렬로 연결하는 경우, 전압준위가 낮다는 것은 직렬 연결하는 발광다이오드의 수가 적어진다는 것을 의미한다.
따라서 브리지 다이오드 회로(11)를 적용하는 것은 실질적으로 전자제품(10)을 제조할 때 에너지의 낭비 요소가 될 수 있다.
대한민국 등록실용신안번호 제20-0482184호
본 발명의 목적은 컨버터나 SMPS 입력단에 사용하는 브리지 다이오드 회로를 대신하여 전계효과 트랜지스터를 사용한 회로를 구성함으로써 전압 강하를 최소화하여 전력 소비를 줄일 수 있도록 한 브리지리스 회로를 이용한 에너지 효율 향상 시스템을 제공하는 데 있다.
상기 과제를 해결하기 위하여,
본 발명의 일실시 예에 따른 브리지리스 회로를 이용한 에너지 효율 향상 시스템은 2개의 단자(+,-)로부터 인가되는 AC 전원의 극성에 따라 제1 전압경로와 제2 전압경로를 선택하는 제1 경로 선택 회로 및 제2 경로 선택 회로를 구비한 전원 선택 회로; 및
상기 전원 선택 회로의 스위치 제어 신호에 응답하여 컨버터 또는 SMPS 회로에 전기적으로 연결된 전자회로;
를 포함하고,
상기 제1 경로 선택 회로는 일측의 드레인 단자(D)가 상기 컨버터 또는 SMPS 회로의 (-) 단자에 연결되고 다른 타측의 소스 단자(S)가 N 채널 FET 2의 소스 단자에 전기적으로 연결되는 N 채널 FET 1;
일측의 소스 단자가 상기 N 채널 FET 1의 소스 단자에 전기적으로 연결되고, 다른 타측의 드레인 단자(D)가 상기 AC 전원의 (-)단자에 전기적으로 연결되는 N 채널 FET 2; 및
상기 N 채널 FET 1의 게이트 단자(G)와 상기 N 채널 FET 2의 게이트 단자(G) 에 전기적으로 연결되고, 온 또는 오프 신호에 의해 상기 N 채널 FET 1과 상기 N 채널 FET 2의 온 오프를 제어하는 포토 커플러 1;
를 포함하며,
상기 제2 경로 선택 회로는 일측의 드레인 단자(D)가 상기 컨버터 또는 SMPS 회로의 (-)단자에 전기적으로 연결되고, 다른 타측의 소스 단자(S)가 N 채널 FET 4의 소스 단자에 전기적으로 연결되는 N 채널 FET 3;
일측의 소스 단자(S)가 상기 N 채널 FET 3의 소스 단자에 전기적으로 연결되고, 다른 타측의 드레인 단자(D)가 상기 AC 전원의 (+)단자에 전기적으로 연결되는N 채널 FET 4; 및
상기 N 채널 FET 3의 게이트 단자(G)와 상기 N 채널 FET 4의 게이트 단자(G) 에 전기적으로 연결되고, 온 또는 오프 신호에 의해 상기 N 채널 FET 3과 상기 N 채널 FET 4의 온 오프를 제어하는 포토 커플러 2;
를 포함할 수 있다.
한편, 본 발명의 일실시 예에 따른 브리지리스 회로를 이용한 에너지 효율 향상 시스템은 2개의 단자(+,-)로부터 인가되는 AC 전원의 극성에 따라 제1 전압경로와 제2 전압경로를 선택하는 제1 경로 선택 회로 및 제2 경로 선택 회로를 구비한 전원 선택 회로; 및
상기 전원 선택 회로의 스위치 제어 신호에 응답하여 컨버터 또는 SMPS 회로에 전기적으로 연결된 전자회로;
를 포함하고,
상기 제1 경로 선택 회로는 일측의 드레인 단자(D)가 상기 AC 전원의 (+)단자에 전기적으로 연결되고, 다른 타측의 소스 단자(S)가 상기 컨버터 또는 SMPS 회로의 (+)단자에 전기적으로 연결되는 P 채널 FET 1;
일측의 드레인 단자(D)가 상기 AC 전원의 (-)단자에 전기적으로 연결되고, 다른 타측의 소스 단자(S)가 상기 컨버터 또는 SMPS 회로의 (-)단자에 전기적으로 연결되는 N 채널 FET 1; 및
출력단이 상기 AC 전원의 (-)단자에 전기적으로 연결된 제1 다이오드와, 일측 단자가 상기 제1 다이오드에 직렬로 접속되고, 다른 타측 단자가 상기 N 채널 FET 1의 게이트 단자에 연결되는 제2 저항을 구비하며, 상기 제1 다이오드의 온 신호에 따라 상기 N 채널 FET 1과 상기 P 채널 FET 1이 활성화되는 제1 경로 제어 회로;
를 포함하며,
상기 제2 경로 선택 회로는 일측의 드레인 단자(D)가 상기 AC 전원의 (+)단자에 전기적으로 연결되고, 다른 타측의 소스 단자(S)가 상기 컨버터 또는 SMPS 회로의 (-)단자에 전기적으로 연결되는 N 채널 FET 2;
일측의 드레인 단자(D)가 상기 AC 전원의 (-)단자에 전기적으로 연결되고, 다른 타측의 소스 단자(S)가 상기 컨버터 또는 SMPS 회로의 (+)단자에 전기적으로 연결되는 P 채널 FET 2; 및
출력단이 상기 AC 전원의 (+)단자에 전기적으로 연결된 제3 다이오드와, 일측 단자가 상기 제3 다이오드의 입력단에 직렬로 접속되고, 다른 타측 단자가 상기 N 채널 FET 2의 게이트 단자에 연결되는 제5 저항을 구비하고, 상기 제3 다이오드의 온 신호에 따라 상기 N 채널 FET 2과 상기 P 채널 FET 2가 활성화되는 제2 경로 제어 회로;
를 포함할 수 있다.
한편, 본 발명의 일실시 예에 따른 브리지리스 회로를 이용한 에너지 효율 향상 시스템은 2개의 단자(+,-)로부터 인가되는 AC 전원의 극성에 따라 제1 전압경로와 제2 전압경로를 선택하는 제1 경로 선택 회로 및 제2 경로 선택 회로를 구비한 전원 선택 회로; 및
상기 전원 선택 회로의 스위치 제어 신호에 응답하여 컨버터 또는 SMPS 회로에 전기적으로 연결된 전자회로;
를 포함하고,
상기 제1 경로 선택 회로는 일측의 드레인 단자(D)가 상기 컨버터 또는 SMPS 회로의 (+) 단자에 연결되고 다른 타측의 소스 단자(S)가 AC 전원의 (+)단자에 전기적으로 연결되는 N 채널 FET 1;
일측의 소스 단자가 상기 컨버터 또는 SMPS 회로의 (-) 단자에 전기적으로 연결되고, 다른 타측의 드레인 단자(D)가 상기 AC 전원의 (-)단자에 전기적으로 연결되는 N 채널 FET 2;
일측의 소스 단자가 상기 AC 전원의 (-) 단자와 N 채널 FET 2의 드레인 단자(D)에 전기적으로 연결되고, 다른 타측의 드레인 단자(D)가 상기 AC 전원의 (+)단자와 N 채널 FET 1의 드레인 단자에 전기적으로 연결되는 N 채널 FET 3;
일측의 소스 단자가 상기 컨버터 또는 SMPS 회로의 (-) 단자와 상기 N 채널 FET 2의 소스 단자에 전기적으로 연결되고, 다른 타측의 드레인 단자(D)가 상기 AC 전원의 (+)단자와 상기 N 채널 FET 1의 소스 단자에 전기적으로 연결되는 N 채널 FET 4;
상기 N 채널 FET 1과, 상기 N 채널 FET 2와, 상기 N 채널 FET 3과, 상기 N 채널 FET 4에 각각 전기적으로 연결되어 온 오프를 수행하는 복수의 릴레이 장치;
를 포함할 수 있다.
이러한 해결 수단은 첨부된 도면에 의거한 다음의 발명을 실시하기 위한 구체적인 내용으로부터 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 일실시 예에 따르면, 컨버터나 SMPS 입력단에 사용하는 브리지 다이오드 회로를 대신하여 전계효과 트랜지스터를 사용한 회로를 구성함으로써 전압 강하를 현저히 줄일 수 있어 전력 소비를 감소시킬 수 있고, 이에 따라 에너지효율이 향상될 수 있다.
도 1은 종래기술에 따른 브리지 다이오드 회로를 구비한 전자제품 회로를 나타낸 회로도.
도 2는 본 발명의 제1 실시예에 따른 브리지리스 회로를 이용한 에너지 효율 향상 시스템을 나타낸 회로도.
도 3은 본 발명의 제2 실시예에 따른 브리지리스 회로를 이용한 에너지 효율 향상 시스템을 나타낸 회로도.
도 4는 본 발명의 제3 실시예에 따른 브리지리스 회로를 이용한 에너지 효율 향상 시스템을 나타낸 회로도.
도 5는 본 발명의 제4 실시예에 따른 브리지리스 회로를 이용한 에너지 효율 향상 시스템을 나타낸 회로도.
도 6은 본 발명의 제5 실시예에 따른 브리지리스 회로를 이용한 에너지 효율 향상 시스템을 나타낸 회로도.
도 7은 본 발명의 제6 실시예에 따른 브리지리스 회로를 이용한 에너지 효율 향상 시스템을 나타낸 회로도.
본 발명의 특이한 관점, 특정한 기술적 특징들은 첨부된 도면들과 연관되는 이하의 구체적인 내용과 일실시 예로부터 더욱 명백해 질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조 부호를 부가함에 있어, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 일실시 예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 본 발명의 구성요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성요소 사이에 또 다른 구성요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
이하, 본 발명의 일실시 예를 첨부된 도면에 의거하여 구체적으로 설명하면 다음과 같다.
도 2는 본 발명의 제1 실시예에 따른 브리지리스 회로를 이용한 에너지 효율 향상 시스템을 나타낸 회로도이다.
본 발명의 제1 실시예에 따른 브리지리스 회로를 이용한 에너지 효율 향상 시스템은 전원 선택 회로(100) 및 전자회로에 연결되는 컨버터 또는 SMPS 회로(102)를 포함한다.
전원 선택 회로(100)는 2개의 단자(+,-)로부터 인가되는 AC 전원(101)의 극성에 따라 제1 전압경로(빨간색) 및 제2 전압경로(파란색)를 선택하는 제1 경로 선택 회로(110) 및 제2 경로 선택 회로(120)가 구비된다.
전자회로는 전원 선택 회로(100)의 스위치 제어 신호에 응답하여 구동된다.
제1 경로 선택 회로(110)는 2개의 단자(+,-)로부터 인가되는 AC 전원(101)을 그대로 컨버터 또는 SMPS 회로(102)의 입출력 단자에 연결하는 경우 제1 전압경로가 활성화되며, 제2 경로 선택 회로(120)는 2개의 단자(+,-)로부터 인가되는 AC 전원(101)의 극성을 반대로 변경하여 컨버터 또는 SMPS 회로(102)의 입출력 단자에 연결하는 경우, 제2 전압경로가 활성화된다.
제1 경로 선택 회로(110)는 N 채널 FET 1(112), N 채널 FET 2(113) 및 제1 경로 제어 회로(111)를 포함한다.
N 채널 FET 1(112)은 일측의 드레인 단자(D)가 컨버터 또는 SMPS 회로(102)의 (+)단자에 연결되고, 다른 타측의 소스 단자(S)가 AC 전원(101)의 (+)단자에 연결된다.
N 채널 FET 2(113)은 일측의 드레인 단자(D)가 AC 전원(101)의 (-)단자에 연결되고, 다른 타측의 소스 단자(S)가 컨버터 또는 SMPS 회로(102)의 (-)단자에 연결된다.
제1 경로 제어 회로는 출력단이 AC 전원(101)의 (-)단자에 연결된 제1 다이오드(115)와, 일측 단자가 상기 제1 다이오드(115)에 직렬로 접속되고, 다른 타측 단자가 N 채널 FET 2(113)의 게이트 단자에 연결되는 제2 저항(114)을 포함한다.
제1 변압기(111)의 1차측 코일 측에는 제1 저항(128)이 연결되어 있다.
N 채널 FET 1(112)은 게이트 단자와 소스 단자 사이를 제1 변압기(111)의 2차 코일 측에 연결한다.
N 채널 FET 2(113)의 소스 단자는 N 채널 FET 4(121)의 소스 단자와 컨버터 또는 SMPS 회로(102)의 (-)단자에 병렬로 접속되어 있다.
이러한 제1 변압기(111)는 N 채널 FET 1(112)의 소스 단자보다 큰 전압을 N 채널 FET 1(112)의 게이트 단자에 인가하여 N 채널 FET 1(112)를 구동하는 경우, 2차측 코일에 N 채널 FET 1(112)의 게이트 단자와 소스 단자에 연결되어 있으므로 N 채널 FET 1(112)에 적절한 게이트 전압을 인가하여 고속의 스위칭을 수행할 수 있게 도와주는 기능을 한다.
제2 경로 선택 회로(120)는 N 채널 FET 4(121), N 채널 FET 3(125) 및 제2 경로 제어 회로를 포함한다.
N 채널 FET 4(121)는 일측의 드레인 단자(D)가 AC 전원(101)의 (+)단자에 전기적으로 연결되고, 다른 타측의 소스 단자(S)가 컨버터 또는 SMPS 회로(102)의 (-)단자에 전기적으로 연결된다.
N 채널 FET 3(125)은 일측의 드레인 단자(D)가 컨버터 또는 SMPS 회로(102)의 (+)단자에 전기적으로 연결되고, 다른 타측의 소스 단자(S)가 AC 전원(101)의 (-)단자에 전기적으로 연결된다.
제2 경로 제어 회로는 출력단이 AC 전원(101)의 (+)단자에 연결된 제2 다이오드(123)와, 일측 단자가 상기 제2 다이오드(123)의 입력단에 직렬로 접속되고, 다른 타측 단자가 N 채널 FET 4(121)의 게이트 단자에 연결되는 제4 저항(122)을 포함한다.
제2 변압기(124)의 2차측 코일 측에는 제3 저항(126)이 연결되어 있다.
N 채널 FET 3(125)은 게이트 단자와 소스 단자 사이를 제2 변압기(124)의 1차 코일 측에 연결한다. 이러한 제2 변압기(124)는 N 채널 FET 3(125)의 소스 단자보다 큰 전압을 N 채널 FET 3(125)의 게이트 단자에 인가하여 N 채널 FET 3(125)를 구동하는 경우, 소스 단자와 드레인 단자 간의 전류의 크기를 변화시키는 기능을 한다.
제2 변압기(124)의 1차측 코일은 N 채널 FET 3(125)의 게이트 단자와 소스 단자에 연결된다.
제2 변압기(124)는 N 채널 FET 3(125)에 적절한 게이트 전압을 인가하여 고속의 스위칭을 수행할 수 있게 도와준다.
N 채널 FET 3(125)의 드레인 단자는 N 채널 FET 1(112)의 드레인 단자와 컨버터 또는 SMPS 회로(102)의 (+)단자에 병렬로 접속되어 있다.
이하, 본 발명의 제1 실시예에 따른 에너지 효율 향상 시스템의 동작 과정을 상세하게 설명한다.
AC 전원(101)의 (+)단자에 전압이 인가되고, (+)단자보다 (-)단자에 상대적으로 낮은 전압이 인가된다고 가정한다.
제2 다이오드(123)의 P형 입력단자에 낮은 전압이 인가되므로 턴 오프되어 N 채널 FET 4(121)와 N 채널 FET 3(125)의 게이트 단자가 하이임피던스 상태가 되어 제2 경로 선택 회로(120)가 비활성화된다.
이와 반대로 제1 경로 제어 회로를 구성하는 제1 변압기(111)의 입력단에 전압이 인가되면, 제1 변압기(111)의 입력 저항인 제1 저항(128)에 전압이 인가되어 제1 변압기(111)의 출력 전압을 통해 N 채널 FET 1(112)의 게이트 단자와 소스 단자에 전압을 인가하여 N 채널 FET 1(112)이 턴 온된다.
제1 경로 제어 회로를 구성하는 제1 다이오드(115)는 턴 온 되기 때문에 N 채널 FET 2(113)의 게이트 단자에 일정한 크기의 전압이 인가되므로 N 채널 FET 2(113)가 턴 온된다.
이어서, AC 전원(101)의 (+)단자 전압은 N 채널 FET 1(112)을 경유하여 컨버터 또는 SMPS 회로(102)의 (+)단자로 인가되고, 컨버터 또는 SMPS 회로(102)의 (-)단자 전압은 N 채널 FET 2(113)를 경유하여 컨버터 또는 SMPS 회로(102)의 (-)단자로 인가된다.
N 채널 FET 2(113)의 게이트 단자에는 제1 다이오드(115)의 턴 온 전압과 제2 저항(114)에 강하되는 전압의 합이 인가된다.
N 채널 FET 2(113)에 흐르는 전류의 크기는 제1 다이오드(115)에 직렬로 연결된 제2 저항(114)의 저항값을 변경하여 조절할 수 있다.
N 채널 FET 1(112)에 흐르는 전류의 크기는 제1 변압기(111)의 입력단에 연결된 제1 저항(128)의 저항값을 변경하여 조절할 수 있다.
전술한 과정과 반대로 AC 전원(101)의 (-)단자에 전압이 인가되고, (+)단자보다 (-)단자에 상대적으로 높은 전압이 인가된다고 가정한다.
제1 경로 선택 회로(110)가 비활성화되고, 제2 경로 선택 회로(120)가 활성화된다. 다시 말해, 제1 다이오드(115)의 P형 입력단자에 낮은 전압이 인가되므로 턴 오프되어 N 채널 FET 2(113)가 하이임피던스가 되고, 제1 저항(128)에 전압이 인가되지 못하므로 N 채널 FET 1(112)의 게이트 단자가 하이임피던스 상태가 되어 제1 경로 선택 회로(110)가 비활성화된다.
AC 전원(101)의 (-)단자 전압은 제2 변압기(124)의 입력단에 전압을 인가한다. 제2 변압기(124)에 전압이 인가되면, N 채널 FET 3(125)의 게이트 단자와 소스 단자에 전압을 인가하여 N 채널 FET 3(125)이 턴 온된다.
제2 변압기(124)의 출력단인 제3 저항(126)에 일정한 전압이 인가되어 전류가 흐르게 된다. 이어서, 제3 저항(126)에 흐르는 전류는 제2 경로 제어 회로를 구성하는 제2 다이오드(123)를 턴 온 시키고, 제4 저항(122)을 통해 N 채널 FET 4(121)의 게이트 단자에 일정한 크기의 전압을 인가되므로 N 채널 FET 4(121)가 턴온된다.
이어서, AC 전원(101)의 (-)단자 전압은 N 채널 FET 3(125)을 경유하여 부하(227)의 (+)단자로 인가되고, 제1 입력단자(V1)의 전압은 N 채널 FET 4(121)를 경유하여 컨버터 또는 SMPS 회로(102)의 (-)단자로 인가된다.
N 채널 FET 4(121)의 게이트 단자에는 제2 다이오드(123)의 턴 온 전압과 제4 저항(122)에 강하되는 전압의 합이 인가된다.
본 발명은 컨버터나 SMPS 입력단에 사용하는 브리지 다이오드 회로를 대신하여 전계효과 트랜지스터(Field Effect Transistor, FET)를 사용한 회로를 구성함으로써 전압 강하를 최소화하여 전자제품 회로를 구현한다.
본 발명은 FET를 사용할 경우, FET의 Ron 저항분 만큼 전압 다운이 발생하지만, 브리지 다이오드 회로를 사용할 때의 전압 강하보다 현저히 작다.
예를 들면, 1A 전류가 공급되는 회로에서 브리지 다이오드 입력단에 AC 220V가 공급된다고 가정하면, 브리지 다이오드에서 소모되는 전력은 1.4V × 1A = 1.4W가 된다. 10A의 전류가 공급되는 회로인 경우, 14W의 전력이 컨버터나 SMPS의 회로에 공급되기 전 다이오드에서 소모하게 된다.
본 발명은 전력 소비를 감소시키기 위한 방법으로 컨버터나 SMPS의 회로에 인가되는 AC 전압을 N 채널 FET 즉, 스위치 소자를 이용한 브리지리스(브리지 다이오드가 없는) 회로를 이용하여 에너지 효율을 향상할 수 있다.
N 채널 FET의 Ron 저항이 32 mΩ인 경우, 1A 전류가 입력된다면 1A × 32 mΩ × 2 = 0.064V의 소모 전력이 발생하게 되어 기존 브리지 다이오드 회로에 비해 1.4W - 0.064W = 1.136W의 절감 효과를 얻을 수 있다.
10A의 전류가 공급되는 회로인 경우, 14W - 0.64W이므로 13.36W의 절감 효과를 얻을 수 있다.
도 3은 본 발명의 제2 실시예에 따른 브리지리스 회로를 이용한 에너지 효율 향상 시스템을 나타낸 회로도이다.
본 발명의 제2 실시예에 따른 브리지리스 회로를 이용한 에너지 효율 향상 시스템은 전원 선택 회로(200) 및 전자회로에 연결되는 컨버터 또는 SMPS 회로(202)를 포함한다.
전원 선택 회로(200)는 2개의 단자(+,-)로부터 인가되는 AC 전원(201)의 극성에 따라 제1 전압경로(빨간색) 및 제2 전압경로(파란색)를 선택하는 제1 경로 선택 회로(210) 및 제2 경로 선택 회로(220)가 구비된다.
전자회로는 전원 선택 회로(200)의 스위치 제어 신호에 응답하여 구동된다.
제1 경로 선택 회로(210)는 N 채널 FET 1(211), N 채널 FET 2(212) 및 포토 커플러 1(214) 및 브릿지 정류 회로(215)를 포함한다.
N 채널 FET 1(211)은 일측의 드레인 단자(D)가 컨버터 또는 SMPS 회로(202)의 (-) 단자에 전기적으로 연결되고, 다른 타측의 소스 단자(S)가 N 채널 FET 2(212)의 소스 단자에 전기적으로 연결된다.
N 채널 FET 2(212)는 일측의 소스 단자(S)가 N 채널 FET 1(211)의 소스 단자에 전기적으로 연결되고, 다른 타측의 드레인 단자(D)가 AC 전원(201)의 (-)단자에 전기적으로 연결된다.
N 채널 FET 1(211)의 게이트 단자(G)와 N 채널 FET 2(212)의 게이트 단자(G)는 서로 전기적으로 연결된다.
N 채널 FET 1(211)의 드레인 단자는 제2 다이오드(213)의 입력단에 전기적으로 연결되고, 제2 다이오드(213)의 출력단은 N 채널 FET 2(212)의 드레인 단자에 전기적으로 연결된다.
포토 커플러 1(214)은 물리적인 스위치를 대신해서 온 또는 오프 신호에 의해 교류전원의 공급 차단신호로서 기능할 수 있도록 구성할 수 있다. 포토 커플러 1(214)은 발광소자와 수광소자를 조합시켜 하나의 소자를 구성한 광결합 소자이다.
포토 커플러 1(214)에 의해 N 채널 FET 1(211)의 게이트 단자(G)와 N 채널 FET 2(212)의 게이트 단자(G) 측을 전기적으로 절연되고 입력측 전기신호를 출력측으로 광에 의한 신호가 전송된다. 따라서, 종래의 물리적인 스위칭 소자를 전자적인 스위칭 소자로 대체함으로써, 물리적 전원 제어로 발생할 수 있는 스위칭 동작의 불안정성을 극복할 수 있도록 한다.
포토 커플러 1(214)은 온 또는 오프 신호에 의해 N 채널 FET 1(211)과 N 채널 FET 2(212)의 온 오프를 제어한다.
교류전원의 (+)단자는 제1 저항(217)을 거쳐 포토 커플러 1(214)의 애노드(Anode) 단자에 전기적으로 연결되고, 교류전원의 (-)단자는 포토 커플러 1(214)의 캐소드(Cathode) 단자에 전기적으로 연결된다.
포토 커플러 1(214)은 콜렉터(Collector) 단자가 브릿지 정류 회로(215)의 출력단에 전기적으로 연결되고, 에미터(Emitter) 단자가 N 채널 FET 1(211)의 게이트 단자(G)와 N 채널 FET 2(212)의 게이트 단자(G)에 전기적으로 연결된다.
브릿지 정류 회로(215)는 입력 교류전원을 전파 정류하여 맥류 형태의 전원으로 변환시키는 기능을 수행한다.
브릿지 정류 회로(215)는 (+)단자를 제3 저항(216)에 직렬로 연결하고, 제3 저항(216)은 브릿지 정류 회로(215)의 (-)단자에 연결된 제4 저항(217)과 제1 콘덴서(218)에 병렬로 연결된다. 브릿지 정류 회로(215)의 (+)단자는 포토 커플러 1(214)의 콜렉터(Collector) 단자에 전기적으로 연결된다.
교류전원의 (+)단자는 제1 다이오드(219)을 거쳐 컨버터 또는 SMPS 회로(202)의 (+) 단자에 전기적으로 연결된다.
제2 경로 선택 회로(220)는 N 채널 FET 3(221), N 채널 FET 4(222) 및 포토 커플러 2(223)를 포함한다.
N 채널 FET 3(221)는 일측의 드레인 단자(D)가 컨버터 또는 SMPS 회로(202)의 (-)단자에 전기적으로 연결되고, 다른 타측의 소스 단자(S)가 N 채널 FET 4(222)의 소스 단자에 전기적으로 연결된다.
N 채널 FET 4(222)는 일측의 소스 단자(S)가 N 채널 FET 3(221)의 소스 단자에 전기적으로 연결되고, 다른 타측의 드레인 단자(D)가 AC 전원(201)의 (+)단자에 전기적으로 연결된다.
N 채널 FET 3(221)의 드레인 단자는 제4 다이오드(224)의 입력단에 전기적으로 연결되고, 제4 다이오드(224)의 출력단은 N 채널 FET 4(222)의 드레인 단자에 전기적으로 연결된다.
포토 커플러 2(223)는 온 또는 오프 신호에 의해 N 채널 FET 3(221)과 N 채널 FET 4(222)의 온 오프를 제어한다.
포토 커플러 2(223)는 애노드(Anode) 단자가 제2 저항(225)을 거쳐 AC 전원(201)의 (-)단자에 전기적으로 연결되고, 캐소드(Cathode) 단자가 AC 전원(201)의 (+)단자에 전기적으로 연결된다.
포토 커플러 2(223)는 콜렉터(Collector) 단자가 브릿지 정류 회로(215)의 출력단에 전기적으로 연결되고, 에미터(Emitter) 단자가 N 채널 FET 3(221)의 게이트 단자(G)와 N 채널 FET 4(222)의 게이트 단자(G)에 전기적으로 연결된다.
교류전원의 (-)단자는 제3 다이오드(226)을 거쳐 컨버터 또는 SMPS 회로(202)의 (+) 단자에 전기적으로 연결된다.
이하, 본 발명의 제1 실시예에 따른 에너지 효율 향상 시스템의 동작 과정을 상세하게 설명한다.
AC 전원(201)의 (-)단자에 (+)단자보다 상대적으로 낮은 전압이 인가된다고 가정한다.
포토 커플러 2(223)는 AC 전원(201)의 (+)단자에 전기적으로 연결된 캐소드(Cathode) 단자에 높은 전압이 인가되므로 턴 오프된다.
포토 커플러 2(223)의 턴 오프에 따라 N 채널 FET 3(221)과 N 채널 FET 4(222)의 게이트 단자가 하이임피던스 상태가 되어 제2 경로 선택 회로(220)가 비활성화된다.
AC 전원(201)은 제1 다이오드(219)의 입력단자에 높은 전압을 인가하여 턴 온시킨다.
AC 전원(201)의 (+)단자 전압은 제1 다이오드(219)를 경유하여 컨버터 또는 SMPS 회로(202)의 (+)단자에 인가된다.
AC 전원(201)의 (+)단자 전압은 제1 저항(217)을 거쳐 포토 커플러 1(214)의 애노드(Anode) 단자에 인가하여 포토 커플러 1(214)을 턴 온 시킨다. 이에 따라 포토 커플러 1(214)은 N 채널 FET 1(211)의 게이트 단자와 N 채널 FET 2(212)의 게이트 단자에 일정한 크기의 전압을 인가하여 N 채널 FET 1(211)과 N 채널 FET 2(212)를 턴 온 시킨다.
AC 전원(201)의 (-)단자 전압은 N 채널 FET 2(212)와 N 채널 FET 1(211)을 거쳐 컨버터 또는 SMPS 회로(202)의 (-)단자에 인가된다.
전술한 과정과 반대로, AC 전원(201)의 (+)단자에 (-)단자보다 상대적으로 낮은 전압이 인가된다고 가정한다.
포토 커플러 1(214)은 AC 전원(201)의 (-)단자에 전기적으로 연결된 캐소드(Cathode) 단자에 높은 전압이 인가되므로 턴 오프된다.
포토 커플러 1(214)의 턴 오프에 따라 N 채널 FET 1(211)과 N 채널 FET 2(212)의 게이트 단자가 하이임피던스 상태가 되어 제1 경로 선택 회로(210)가 비활성화된다.
AC 전원(201)은 제1 다이오드(219)의 입력단자에 낮은 전압을 인가하여 턴 오프시킨다.
AC 전원(201)의 (-)단자 전압은 제3 다이오드(226)를 경유하여 컨버터 또는 SMPS 회로(202)의 (+)단자에 인가된다.
AC 전원(201)의 (-)단자 전압은 제2 저항(225)을 거쳐 포토 커플러 2(223)의 애노드(Anode) 단자에 인가하여 포토 커플러 2(225)를 턴 온시킨다. 이에 따라 포토 커플러 2(225)는 N 채널 FET 3(221)의 드레인 단자와 N 채널 FET 4(222)의 드레인 단자에 일정한 크기의 전압을 인가하여 N 채널 FET 3(221)과 N 채널 FET 4(222)를 턴 온시킨다.
AC 전원(201)의 (+)단자 전압은 N 채널 FET 3(221)과 N 채널 FET 4(222)를 거쳐 컨버터 또는 SMPS 회로(202)의 (-)단자에 인가된다.
본 발명은 컨버터나 SMPS 입력단에 전계효과 트랜지스터(Field Effect Transistor, FET)를 사용한 회로를 구성함으로써 전압 강하를 최소화하여 전자제품 회로를 구현한다.
본 발명은 FET를 사용할 경우, FET의 Ron 저항분 만큼 전압 다운이 발생하지만, 브리지 다이오드 회로를 사용할 때의 전압 강하보다 현저히 작다.
예를 들면, 1A 전류가 공급되는 회로에서 브릿지 다이오드 입력단에 AC 220V가 공급된다고 가정하면, 브릿지 다이오드에서 소모되는 전력은 1.4V × 1A = 1.4W가 된다. 10A의 전류가 공급되는 회로인 경우, 14W의 전력이 컨버터나 SMPS의 회로에 공급되기 전 다이오드에서 소모하게 된다.
본 발명은 전력 소비를 감소시키기 위한 방법으로 컨버터나 SMPS의 회로에 인가되는 AC 전압을 N 채널 FET 즉, 스위치 소자를 이용한 브리지리스(브리지 다이오드가 없는) 회로를 이용하여 에너지 효율을 향상할 수 있다.
N 채널 FET의 Ron 저항이 32 mΩ인 경우, 1A 전류가 입력된다면 1A × 32 mΩ × 2 = 0.064V의 소모 전력이 발생하게 되어 기존 브리지 다이오드 회로에 비해 1.4W - 0.064W = 1.136W의 절감 효과를 얻을 수 있다.
10A의 전류가 공급되는 회로인 경우, 14W - 0.64W이므로 13.36W의 절감 효과를 얻을 수 있다.
도 4는 본 발명의 제3 실시예에 따른 브리지리스 회로를 이용한 에너지 효율 향상 시스템을 나타낸 회로도이다.
본 발명의 제3 실시예에 따른 브리지리스 회로를 이용한 에너지 효율 향상 시스템은 전원 선택 회로(300) 및 전자회로에 연결되는 컨버터 또는 SMPS 회로(302)를 포함한다.
전원 선택 회로(300)는 2개의 단자(+,-)로부터 인가되는 AC 전원(301)의 극성에 따라 제1 전압경로(빨간색) 및 제2 전압경로(파란색)를 선택하는 제1 경로 선택 회로(310) 및 제2 경로 선택 회로(320)가 구비된다.
제1 경로 선택 회로(310)는 2개의 단자(+,-)로부터 인가되는 AC 전원(301)을 그대로 컨버터 또는 SMPS 회로(302)의 입출력 단자에 연결하는 경우 제1 전압경로가 활성화되며, 제2 경로 선택 회로(320)는 2개의 단자(+,-)로부터 인가되는 AC 전원(301)의 극성을 반대로 변경하여 컨버터 또는 SMPS 회로(302)의 입출력 단자에 연결하는 경우, 제2 전압경로가 활성화된다.
제1 경로 선택 회로(310)는 P 채널 FET 1(313), N 채널 FET 1(318) 및 제1 경로 제어 회로를 포함한다.
P 채널 FET 1(313)은 일측의 드레인 단자(D)가 AC 전원(301)의 (+)단자에 전기적으로 연결되고, 다른 타측의 소스 단자(S)가 컨버터 또는 SMPS 회로(302)의 (+)단자에 전기적으로 연결된다.
N 채널 FET 1(318)은 일측의 드레인 단자(D)가 AC 전원(301)의 (-)단자에 전기적으로 연결되고, 다른 타측의 소스 단자(S)가 컨버터 또는 SMPS 회로(302)의 (-)단자에 전기적으로 연결된다.
제1 경로 제어 회로는 출력단이 AC 전원(301)의 (-)단자에 전기적으로 연결된 제1 다이오드(317)와, 일측 단자가 상기 제1 다이오드(317)에 직렬로 접속되고, 다른 타측 단자가 N 채널 FET 1(318)의 게이트 단자에 연결되는 제2 저항(316)을 포함한다.
제2 저항(316)의 다른 타측 단자는 N 채널 FET 1(318)의 게이트 단자와 제2 다이오드(312)의 입력 단자에 병렬로 연결되어 있다.
P 채널 FET 1(313)은 게이트 단자와 소스 단자 사이에 제1 NPN 트랜지스터(314)가 연결되어 있다. 제1 NPN 트랜지스터(314)는 에미터 단자에 N 채널 FET 1(318)의 게이트 단자를 전기적으로 연결하고, 콜렉터 단자에 P 채널 FET 1(313)의 소스 단자를 전기적으로 연결한다.
역전압 방지용인 제2 다이오드(312)는 출력 단자를 P 채널 FET 1(313)의 게이트 단자와 제1 NPN 트랜지스터(314)의 에미터 단자를 병렬로 연결하고, 입력 단자를 제1 저항(311)을 전기적으로 연결한다. 제1 저항(311)은 AC 전원(301)의 (+)단자에 전기적으로 연결한다.
제1 NPN 트랜지스터(314)는 베이스 단자를 제3 저항(315)을 거쳐 AC 전원(301)의 (-)단자에 전기적으로 연결되어 있다.
이러한 제1 NPN 트랜지스터(314)는 베이스 단자로부터 에미터 단자로 전류가 흐르게 되어 도통되면, N 채널 FET 1(318)에 적절한 게이트 전압을 인가하여 고속의 스위칭을 수행할 수 있게 도와주는 기능을 한다.
제2 경로 선택 회로(320)는 N 채널 FET 2(321), P 채널 FET 2(326) 및 제2 경로 제어 회로를 포함한다.
N 채널 FET 2(321)은 일측의 드레인 단자(D)가 AC 전원(301)의 (+)단자에 전기적으로 연결되고, 다른 타측의 소스 단자(S)가 컨버터 또는 SMPS 회로(302)의 (-)단자에 전기적으로 연결된다.
P 채널 FET 2(326)는 일측의 드레인 단자(D)가 AC 전원(301)의 (-)단자에 전기적으로 연결되고, 다른 타측의 소스 단자(S)가 컨버터 또는 SMPS 회로(302)의 (+)단자에 전기적으로 연결된다.
제2 경로 제어 회로는 출력단이 AC 전원(301)의 (+)단자에 전기적으로 연결된 제3 다이오드(323)와, 일측 단자가 상기 제3 다이오드(323)의 입력단에 직렬로 접속되고, 다른 타측 단자가 N 채널 FET 2(321)의 게이트 단자에 연결되는 제5 저항(322)을 포함한다.
제5 저항(322)의 다른 타측 단자는 N 채널 FET 2(321)의 게이트 단자와 제4 다이오드(327)의 입력 단자에 병렬로 연결되어 있다.
P 채널 FET 2(326)는 게이트 단자와 소스 단자 사이에 제2 NPN 트랜지스터(325)가 연결되어 있다. 제2 NPN 트랜지스터(325)는 에미터 단자에 P 채널 FET 2(326)의 게이트 단자를 전기적으로 연결하고, 콜렉터 단자에 P 채널 FET 2(326)의 소스 단자를 연결한다.
역전압 방지용인 제4 다이오드(327)는 출력 단자를 P 채널 FET 2(326)의 게이트 단자와 제2 NPN 트랜지스터(325)의 에미터 단자를 병렬로 연결하고, 입력 단자를 제4 저항(328)에 전기적으로 연결한다. 제4 저항(328)은 AC 전원(301)의 (-)단자에 전기적으로 연결된다.
제2 NPN 트랜지스터(325)는 베이스 단자를 제6 저항(324)을 거쳐 AC 전원(301)의 (+)단자에 전기적으로 연결되어 있다.
이러한 제2 NPN 트랜지스터(325)는 베이스 단자로부터 에미터 단자로 전류가 흐르게 되어 도통되면, P 채널 FET 2(326)에 적절한 게이트 전압을 인가하여 고속의 스위칭을 수행할 수 있게 도와주는 기능을 한다.
이하, 본 발명의 제2 실시예에 따른 에너지 효율 향상 시스템의 동작 과정을 상세하게 설명한다.
AC 전원(301)의 (-)단자에 (+)단자보다 상대적으로 낮은 전압이 인가된다고 가정한다.
제1 다이오드(D1)는 도통되어 P 채널 FET 1(313) 및 N 채널 FET 1(318)의 게이트에 임계전압 이상의 전압이 인가되므로 제1 경로 제어 회로가 활성화된다.
전술한 과정과 반대로, AC 전원(301)의 (+)단자에 (-)단자보다 상대적으로 낮은 전압이 인가된다고 가정한다.
P 채널 FET 1(313)과 제2 NPN 트랜지스터(325)가 동작하게 되는데, 즉 제2 NPN 트랜지스터(325)의 베이스에 제6 저항(324)에 강하된 전압이 인가되고, 제2 NPN 트랜지스터(325)의 콜렉터 단자로부터 에미터로 전류가 흐르게 되어서 P 채널 FET 1(313)의 게이트 단자와 소스 단자 간 전위차가 없어져서 P 채널 FET 2(326)가 활성화되는 것을 방지하게 된다.
이하의 도 5, 도 6 및 도 7은 전술한 제1 실시예와 같이, N 채널 FET를 이용하여 제1 경로 선택 회로(210) 및 제2 경로 선택 회로(220)를 구성하여 2개의 단자(+,-)로부터 인가되는 AC 전원(201)의 극성에 따라 제1 전압경로 및 제2 전압경로를 선택하는 동작 과정(제1 실시예, 제2 실시예)이 동일하다. 따라서, 도 5, 도 6 및 도 7은 제1 실시예의 동일한 구성요소의 설명을 생략하고, 제1 실시예와 동일한 구성요소는 도면부호를 중복하여 사용할 수 있다.
도 5, 도 6 및 도 7은 FFT를 온오프시키는 스위칭 회로와, 제로 크로싱 주기를 보정하여 에너지 소모를 최소화하는 구성이 제1 실시예, 제2 실시예와의 차이점으로 차이점을 중심으로 상세하게 설명한다.
도 5는 본 발명의 제4 실시예에 따른 브리지리스 회로를 이용한 에너지 효율 향상 시스템을 나타낸 회로도이다.
본 발명의 제4 실시예에 따른 브리지리스 회로를 이용한 에너지 효율 향상 시스템은 전원 선택 회로(400)와, 전자회로에 연결되는 컨버터 또는 SMPS 회로(402), 브릿지 정류 회로(430), 센싱부(432), 프로세스(434)를 포함한다.
전원 선택 회로(400)는 2개의 단자(+,-)로부터 인가되는 AC 전원(401)의 극성에 따라 제1 전압경로(빨간색) 및 제2 전압경로(파란색)를 선택하는 제1 경로 선택 회로(410) 및 제2 경로 선택 회로(420)가 구비된다. 여기서, 제1 경로 선택 회로(410) 및 제2 경로 선택 회로(420)는 전술한 제1 실시예, 제2 실시예의 FET의 동작 원리와 동일하므로 상세한 설명을 생략한다.
제1 경로 선택 회로(410)는 N 채널 FET 1(211), N 채널 FET 2(212)로 이루어져 있으며, 제1 무접점 릴레이(Solid State Relay, SSR)(411)가 N 채널 FET 1(211)의 게이트 단자에 전기적으로 연결되고, 제1 드라이브(412)가 N 채널 FET 2(212)의 게이트 단자에 전기적으로 연결된다.
제2 경로 선택 회로(420)는 N 채널 FET 3(221), N 채널 FET 4(222)로 이루어져 있으며, 제2 무접점 릴레이(421)가 N 채널 FET 3(221)의 게이트 단자에 전기적으로 연결되고, 제2 드라이브(422)가 N 채널 FET 4(222)의 게이트 단자에 전기적으로 연결된다.
N 채널 FET 1(211)은 일측의 드레인 단자(D)가 상기 컨버터 또는 SMPS 회로의 (-) 단자에 연결되고 다른 타측의 소스 단자(S)가 AC 전원의 (+)단자에 전기적으로 연결된다.
N 채널 FET 2(212)는 일측의 소스 단자가 상기 컨버터 또는 SMPS 회로의 (-) 단자에 전기적으로 연결되고, 다른 타측의 드레인 단자(D)가 상기 AC 전원의 (-)단자에 전기적으로 연결된다.
N 채널 FET 3(221)은 일측의 소스 단자가 상기 AC 전원의 (-) 단자와 N 채널 FET 2의 드레인 단자(D)에 전기적으로 연결되고, 다른 타측의 드레인 단자(D)가 컨버터 또는 SMPS(402)의 (+)단자와 N 채널 FET 1(211)의 드레인 단자(D)에 전기적으로 연결된다.
N 채널 FET 4(222)는 일측의 소스 단자가 상기 컨버터 또는 SMPS 회로의 (-) 단자와 상기 N 채널 FET 2의 소스 단자에 전기적으로 연결되고, 다른 타측의 드레인 단자(D)가 상기 AC 전원의 (+)단자와 상기 N 채널 FET 1의 소스 단자에 전기적으로 연결된다.
브릿지 정류 회로(430)는 입력 교류전원을 전파 정류하여 맥류 형태의 전원으로 변환시키는 기능을 수행하며, AC 전원(401)에 전기적으로 연결되어 있다.
센싱부(432)는 AC 전원(401)으로부터 검출되는 입력 전압을 검출하여 프로세스(434)로 전송하는 기능을 수행한다.
프로세스(434)는 센싱부(432)와 일정한 전압 이하로 전압을 조정하는 레귤레이터(431)에 병렬로 연결되어 있다.
프로세스(434)는 키입력부(미도시)의 동작 신호(A, B, C, D)에 따라 제1 무접점 릴레이(411), 제1 드라이브(412)를 온오프시키거나, 제2 무접점 릴레이(421), 제2 드라이브(422)를 온 오프시키는 기능을 수행할 수 있다.
프로세스(434)는 센싱부(432)에 의해 검출되는 입력 전압을 일정한 레벨의 기준 전압과 비교하여 입력 전압의 전압 레벨을 판정하고, 전압 레벨에 대해 제1 무접점 릴레이(411), 제1 드라이브(412), 제2 무접점 릴레이(421), 제2 드라이브(422)가 온되는 타이밍을 제로크로싱 주기로 보정하기 위한 릴레이 보정값을 산출하며, 릴레이 보정값에 의해 제1 무접점 릴레이(411), 제1 드라이브(412), 제2 무접점 릴레이(421), 제2 드라이브(422)를 구동시키도록 제어한다.
예를 들면, 본 발명의 릴레이가 0.7V에서 온되는 타이밍을 0.3V에서 온되도록 릴레이 보정값을 산출하여 산출된 릴레이 보정값에 따라 제로크로싱 주기를 보정하는 것이다.
도 6은 본 발명의 제5 실시예에 따른 브리지리스 회로를 이용한 에너지 효율 향상 시스템을 나타낸 회로도이다.
본 발명의 제5 실시예에 따른 브리지리스 회로를 이용한 에너지 효율 향상 시스템은 전원 선택 회로(500)와, 전자회로에 연결되는 컨버터 또는 SMPS 회로(502), 브릿지 정류 회로(530), 센싱부(532), 프로세스(534)를 포함한다.
전원 선택 회로(500)는 2개의 단자(+,-)로부터 인가되는 AC 전원(501)의 극성에 따라 제1 전압경로(빨간색) 및 제2 전압경로(파란색)를 선택하는 제1 경로 선택 회로(510) 및 제2 경로 선택 회로(520)가 구비된다. 여기서, 제1 경로 선택 회로(510) 및 제2 경로 선택 회로(520)는 전술한 제1 실시예, 제2 실시예의 FET의 동작 원리와 동일하므로 상세한 설명을 생략한다.
제1 경로 선택 회로(510)는 N 채널 FET 1(211), N 채널 FET 2(212)로 이루어져 있으며, 제1 드라이브(511)가 N 채널 FET 1(211)의 게이트 단자와 소스 단자에 전기적으로 연결되고, 제2 드라이브(512)가 N 채널 FET 2(212)의 게이트 단자와 소스 단자에 전기적으로 연결된다.
제2 경로 선택 회로(520)는 N 채널 FET 3(221), N 채널 FET 4(222)로 이루어져 있으며, 제3 드라이브(521)가 N 채널 FET 3(221)의 게이트 단자와 소스 단자에 전기적으로 연결되고, 제4 드라이브(522)가 N 채널 FET 4(222)의 게이트 단자와 소스 단자에 전기적으로 연결된다.
N 채널 FET 1(211)은 일측의 드레인 단자(D)가 상기 컨버터 또는 SMPS 회로의 (+) 단자에 연결되고 다른 타측의 소스 단자(S)가 AC 전원의 (+)단자에 전기적으로 연결된다.
N 채널 FET 2(212)는 일측의 소스 단자가 상기 컨버터 또는 SMPS 회로의 (-) 단자에 전기적으로 연결되고, 다른 타측의 드레인 단자(D)가 상기 AC 전원의 (-)단자에 전기적으로 연결된다.
N 채널 FET 3(221)은 일측의 소스 단자가 상기 AC 전원의 (-) 단자와 N 채널 FET 2의 드레인 단자(D)에 전기적으로 연결되고, 다른 타측의 드레인 단자(D)가 컨버터 또는 SMPS 회로의 (+)단자와 N 채널 FET 1의 드레인 단자에 전기적으로 연결된다.
N 채널 FET 4(222)는 일측의 소스 단자가 상기 컨버터 또는 SMPS 회로의 (-) 단자와 상기 N 채널 FET 2의 소스 단자에 전기적으로 연결되고, 다른 타측의 드레인 단자(D)가 상기 AC 전원의 (+)단자와 상기 N 채널 FET 1의 소스 단자에 전기적으로 연결된다.
브릿지 정류 회로(530)는 입력 교류전원을 전파 정류하여 맥류 형태의 전원으로 변환시키는 기능을 수행하며, AC 전원(501)에 전기적으로 연결되어 있다.
센싱부(532)는 AC 전원(501)으로부터 검출되는 입력 전압을 검출하여 프로세스(534)로 전송하는 기능을 수행한다.
프로세스(534)는 센싱부(532)와 DC/DC 컨버터(531)에 병렬로 연결되어 있다.
브릿지 정류 회로(530)는 1번, 2번, 3번, 4번으로 전원을 공급하는 전원 공급 장치(533)가 병렬로 연결되어 있다.
프로세스(534)는 브릿지 정류 회로(530)의 (+)단자가 DC/DC 컨버터(531)를 매개체로 전기적으로 연결되고, 브릿지 정류 회로(530)의 (-)단자가 직접적으로 연결된다.
제1 드라이브(511)는 프로세스(534)의 A 동작 신호에 따라 온오프 되는 포토 커플러 1(511a)에 전기적으로 연결되고, 전원 공급 장치(533)로부터 전원(1번)을 공급받는다.
제2 드라이브(512)는 프로세스(534)의 B 동작 신호에 따라 온오프 되는 포토 커플러 2(512a)에 전기적으로 연결되고, 전원 공급 장치(533)로부터 전원(2번)을 공급받는다.
제3 드라이브(521)는 프로세스(534)의 C 동작 신호에 따라 온오프 되는 포토 커플러 3(513a)에 전기적으로 연결되고, 전원 공급 장치(533)로부터 전원(3번)을 공급받는다.
제4 드라이브(522)는 프로세스(534)의 D 동작 신호에 따라 온오프 되는 포토 커플러 4(514a)에 전기적으로 연결되고, 전원 공급 장치(533)로부터 전원(4번)을 공급받는다.
프로세스(534)는 키입력부(미도시)의 동작 신호(A, B, C, D)에 따라 포토 커플러 1(511a), 포토 커플러 2(512a)를 온오프시키거나, 포토 커플러 3(513a), 포토 커플러 4(514a)를 온 오프시키는 기능을 수행할 수 있다.
프로세스(534)는 센싱부(532)에 의해 검출되는 입력 전압을 일정한 레벨의 기준 전압과 비교하여 입력 전압의 전압 레벨을 판정하고, 전압 레벨에 대해 포토 커플러 1(511a), 포토 커플러 2(512a), 포토 커플러 3(513a), 포토 커플러 4(514a)가 온되는 타이밍을 제로크로싱 주기로 보정하기 위한 릴레이 보정값을 산출하며, 릴레이 보정값에 의해 포토 커플러 1(511a), 포토 커플러 2(512a), 포토 커플러 3(513a), 포토 커플러 4(514a)를 구동시키도록 제어한다.
예를 들면, 본 발명의 릴레이가 0.7V에서 온되는 타이밍을 0.3V에서 온되도록 릴레이 보정값을 산출하여 산출된 릴레이 보정값에 따라 제로크로싱 주기를 보정하는 것이다.
도 7은 본 발명의 제6 실시예에 따른 브리지리스 회로를 이용한 에너지 효율 향상 시스템을 나타낸 회로도이다.
본 발명의 제6 실시예에 따른 브리지리스 회로를 이용한 에너지 효율 향상 시스템은 전원 선택 회로(600)와, 전자회로에 연결되는 컨버터 또는 SMPS 회로(602)를 포함한다.
전원 선택 회로(600)는 2개의 단자(+,-)로부터 인가되는 AC 전원(601)의 극성에 따라 제1 전압경로(빨간색) 및 제2 전압경로(파란색)를 선택하는 제1 경로 선택 회로(610) 및 제2 경로 선택 회로(620)가 구비된다. 여기서, 제1 경로 선택 회로(610) 및 제2 경로 선택 회로(620)는 전술한 제1 실시예, 제2 실시예의 FET의 동작 원리와 동일하므로 상세한 설명을 생략한다.
제1 경로 선택 회로(610)는 N 채널 FET 1(211), N 채널 FET 2(212)로 이루어져 있으며, 제1 스위칭 제어부(630)가 N 채널 FET 1(211)의 게이트 단자에 전기적으로 연결되고, 제2 스위칭 제어부(640)가 N 채널 FET 2(212)의 게이트 단자에 전기적으로 연결된다.
제2 경로 선택 회로(620)는 N 채널 FET 3(221), N 채널 FET 4(222)로 이루어져 있으며, 제3 스위칭 제어부(650)가 N 채널 FET 3(221)의 게이트 단자에 전기적으로 연결되고, 제4 스위칭 제어부(660)가 N 채널 FET 4(222)의 게이트 단자에 전기적으로 연결된다.
N 채널 FET 1(211)은 일측의 드레인 단자(D)가 상기 컨버터 또는 SMPS 회로의 (+) 단자에 연결되고 다른 타측의 소스 단자(S)가 AC 전원의 (+)단자에 전기적으로 연결된다.
N 채널 FET 2(212)는 일측의 소스 단자가 상기 컨버터 또는 SMPS 회로의 (-) 단자에 전기적으로 연결되고, 다른 타측의 드레인 단자(D)가 상기 AC 전원의 (-)단자에 전기적으로 연결된다.
N 채널 FET 3(221)은 일측의 소스 단자가 상기 AC 전원의 (-) 단자와 N 채널 FET 2의 드레인 단자(D)에 전기적으로 연결되고, 다른 타측의 드레인 단자(D)가 컨버터 또는 SMPS 회로의 (+)단자와 N 채널 FET 1의 드레인 단자에 전기적으로 연결된다.
N 채널 FET 4(222)는 일측의 소스 단자가 상기 컨버터 또는 SMPS 회로의 (-) 단자와 상기 N 채널 FET 2의 소스 단자에 전기적으로 연결되고, 다른 타측의 드레인 단자(D)가 상기 AC 전원의 (+)단자와 상기 N 채널 FET 1의 소스 단자에 전기적으로 연결된다.
제1 스위칭 제어부(630)는 센서부(631), 비교부(632), 제어부(633), 드라이브(634), 파워부(635)를 포함한다.
센서부(631)는 AC 전원(601)으로부터 검출되는 입력 전압을 검출하여 제어부(632)로 전송하는 기능을 수행한다.
비교부(632)는 센서부(631)에 의해 검출되는 입력 전압을 일정한 레벨의 기준 전압과 비교하여 입력 전압의 전압 레벨을 판정한다.
드라이브(634)는 N 채널 FET 1(211)의 게이트 단자에 전기적으로 연결되어 있다.
제어부(633)는 전압 레벨에 대해 드라이브(635)가 온되는 타이밍을 제로크로싱 주기로 보정하기 위한 릴레이 보정값을 산출하며, 릴레이 보정값에 의해 드라이브(634)를 구동시키도록 제어한다.
제2 스위치 제어부(640)는 센서부(641), 비교부(642), 제어부(643), 드라이브(644), 파워부(645)를 포함하고, 제1 스위칭 제어부(630)의 동일한 구성요소이므로 설명을 생략한다.
드라이브(644)는 N 채널 FET 2(212)의 게이트 단자에 전기적으로 연결되어 있다.
제3 스위치 제어부(650)는 센서부(651), 비교부(652), 제어부(653), 드라이브(654), 파워부(655)를 포함하고, 제1 스위칭 제어부(630)의 동일한 구성요소이므로 설명을 생략한다.
드라이브(654)는 N 채널 FET 3(221)의 게이트 단자에 전기적으로 연결되어 있다.
제4 스위치 제어부(660)는 센서부(661), 비교부(662), 제어부(663), 드라이브(664), 파워부(665)를 포함하고, 제1 스위칭 제어부(630)의 동일한 구성요소이므로 설명을 생략한다.
드라이브(664)는 N 채널 FET 4(222)의 게이트 단자에 전기적으로 연결되어 있다.
이상에서 본 발명의 실시예는 장치 및/또는 방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시예의 구성에 대응하는 기능을 실현하기 위한 프로그램, 그 프로그램이 기록된 기록 매체 등을 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시예의 기재로부터 본 발명이 속하는 기술분야의 전문가라면 쉽게 구현할 수 있는 것이다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상 본 발명을 일실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 브리지리스 회로를 이용한 에너지 효율 향상 시스템은 이에 한정되지 않는다. 그리고 이상에서 기재된 "포함하다", "구성하다", 또는 "가지다", 등의 용어는 특별히 반대되는 기재가 없는 한 해당 구성요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것으로 해석되어야 하며, 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다.
또한, 이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형 가능하다. 따라서, 본 발명에 개시된 일실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 일실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 200, 300, 400, 500, 600: 전원 선택 회로
110, 210, 310, 410, 510, 610: 제1 경로 선택 회로
210, 220, 320, 420, 520, 620: 제2 경로 선택 회로

Claims (6)

  1. 삭제
  2. 2개의 단자(+,-)로부터 인가되는 AC 전원의 극성에 따라 제1 전압경로와 제2 전압경로를 선택하는 제1 경로 선택 회로 및 제2 경로 선택 회로를 구비한 전원 선택 회로; 및
    상기 전원 선택 회로의 스위치 제어 신호에 응답하여 컨버터 또는 SMPS 회로에 전기적으로 연결된 전자회로;
    를 포함하고,
    상기 제1 경로 선택 회로는 일측의 드레인 단자(D)가 상기 AC 전원의 (+)단자에 전기적으로 연결되고, 다른 타측의 소스 단자(S)가 상기 컨버터 또는 SMPS 회로의 (+)단자에 전기적으로 연결되는 P 채널 FET 1;
    일측의 드레인 단자(D)가 상기 AC 전원의 (-)단자에 전기적으로 연결되고, 다른 타측의 소스 단자(S)가 상기 컨버터 또는 SMPS 회로의 (-)단자에 전기적으로 연결되는 N 채널 FET 1; 및
    출력단이 상기 AC 전원의 (-)단자에 전기적으로 연결된 제1 다이오드와, 일측 단자가 상기 제1 다이오드에 직렬로 접속되고, 다른 타측 단자가 상기 N 채널 FET 1의 게이트 단자에 연결되는 제2 저항을 구비하며, 상기 제1 다이오드의 온 신호에 따라 상기 N 채널 FET 1과 상기 P 채널 FET 1이 활성화되는 제1 경로 제어 회로;
    를 포함하며,
    상기 제2 경로 선택 회로는 일측의 드레인 단자(D)가 상기 AC 전원의 (+)단자에 전기적으로 연결되고, 다른 타측의 소스 단자(S)가 상기 컨버터 또는 SMPS 회로의 (-)단자에 전기적으로 연결되는 N 채널 FET 2;
    일측의 드레인 단자(D)가 상기 AC 전원의 (-)단자에 전기적으로 연결되고, 다른 타측의 소스 단자(S)가 상기 컨버터 또는 SMPS 회로의 (+)단자에 전기적으로 연결되는 P 채널 FET 2; 및
    출력단이 상기 AC 전원의 (+)단자에 전기적으로 연결된 제3 다이오드와, 일측 단자가 상기 제3 다이오드의 입력단에 직렬로 접속되고, 다른 타측 단자가 상기 N 채널 FET 2의 게이트 단자에 연결되는 제5 저항을 구비하고, 상기 제3 다이오드의 온 신호에 따라 상기 N 채널 FET 2과 상기 P 채널 FET 2가 활성화되는 제2 경로 제어 회로;
    를 포함하고,
    상기 P 채널 FET 1은 게이트 단자와 소스 단자 사이에 제1 NPN 트랜지스터가 연결되고, 상기 제1 NPN 트랜지스터는 에미터 단자에 상기 N 채널 FET 1의 게이트 단자를 연결하고, 콜렉터 단자에 상기 N 채널 FET 1의 소스 단자를 연결하며,
    상기 P 채널 FET 2는 게이트 단자와 소스 단자 사이에 제2 NPN 트랜지스터가 연결되고, 상기 제2 NPN 트랜지스터는 에미터 단자에 상기 P 채널 FET 2의 게이트 단자를 연결하고, 콜렉터 단자에 상기 P 채널 FET 2의 소스 단자를 연결하는 것을 특징으로 하는 브리지리스 회로를 이용한 에너지 효율 향상 시스템.
  3. 삭제
  4. 청구항 2에 있어서,
    상기 N 채널 FET 1의 게이트 단자와 상기 제1 NPN 트랜지스터의 에미터 단자를 출력 단자에 병렬로 연결하고, 입력 단자에 상기 AC 전원의 (+)단자에 연결된 제1 저항을 연결하는 역전압 방지용 제2 다이오드;
    를 더 포함하며,
    출력 단자에 상기 P 채널 FET 2의 게이트 단자와 상기 제2 NPN 트랜지스터의 에미터 단자를 병렬로 연결하고, 입력 단자에 상기 AC 전원의 (-)단자에 연결된 제4 저항을 연결하는 제4 다이오드를 더 포함하는 것을 특징으로 하는 브리지리스 회로를 이용한 에너지 효율 향상 시스템.
  5. 2개의 단자(+,-)로부터 인가되는 AC 전원의 극성에 따라 제1 전압경로와 제2 전압경로를 선택하는 제1 경로 선택 회로 및 제2 경로 선택 회로를 구비한 전원 선택 회로;
    상기 전원 선택 회로의 스위치 제어 신호에 응답하여 컨버터 또는 SMPS 회로에 전기적으로 연결된 전자회로; 및
    상기 AC 전원으로부터 검출되는 입력 전압을 검출하는 센싱부;
    를 포함하고,
    상기 제1 경로 선택 회로는 일측의 드레인 단자(D)가 상기 컨버터 또는 SMPS 회로의 (+) 단자에 연결되고 다른 타측의 소스 단자(S)가 AC 전원의 (+)단자에 전기적으로 연결되는 N 채널 FET 1;
    일측의 소스 단자가 상기 컨버터 또는 SMPS 회로의 (-) 단자에 전기적으로 연결되고, 다른 타측의 드레인 단자(D)가 상기 AC 전원의 (-)단자에 전기적으로 연결되는 N 채널 FET 2;
    일측의 소스 단자가 상기 AC 전원의 (-) 단자와 N 채널 FET 2의 드레인 단자(D)에 전기적으로 연결되고, 다른 타측의 드레인 단자(D)가 상기 AC 전원의 (+)단자와 N 채널 FET 1의 드레인 단자에 전기적으로 연결되는 N 채널 FET 3;
    일측의 소스 단자가 상기 컨버터 또는 SMPS 회로의 (-) 단자와 상기 N 채널 FET 2의 소스 단자에 전기적으로 연결되고, 다른 타측의 드레인 단자(D)가 컨버터 또는 SMPS 회로의 (+)단자와 상기 N 채널 FET 1의 소스 단자에 전기적으로 연결되는 N 채널 FET 4;
    상기 N 채널 FET 1과, 상기 N 채널 FET 2와, 상기 N 채널 FET 3과, 상기 N 채널 FET 4에 각각 전기적으로 연결되어 온 오프를 수행하는 복수의 릴레이 장치;
    를 포함하며,
    상기 센싱부에 의해 검출되는 입력 전압을 일정한 레벨의 기준 전압과 비교하여 입력 전압의 전압 레벨을 판정하고, 전압 레벨에 대해 각각의 릴레이 장치가 온되는 타이밍을 제로크로싱 주기로 보정하기 위한 릴레이 보정값을 산출하며, 릴레이 보정값에 의해 상기 각각의 릴레이 장치를 구동시키도록 제어하는 프로세스;
    를 더 포함하는 브리지리스 회로를 이용한 에너지 효율 향상 시스템.
  6. 삭제
KR1020190112345A 2019-09-10 2019-09-10 브리지리스 회로를 이용한 에너지 효율 향상 시스템 KR102084192B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190112345A KR102084192B1 (ko) 2019-09-10 2019-09-10 브리지리스 회로를 이용한 에너지 효율 향상 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190112345A KR102084192B1 (ko) 2019-09-10 2019-09-10 브리지리스 회로를 이용한 에너지 효율 향상 시스템

Publications (1)

Publication Number Publication Date
KR102084192B1 true KR102084192B1 (ko) 2020-03-03

Family

ID=69938002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190112345A KR102084192B1 (ko) 2019-09-10 2019-09-10 브리지리스 회로를 이용한 에너지 효율 향상 시스템

Country Status (1)

Country Link
KR (1) KR102084192B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102228297B1 (ko) 2020-09-02 2021-03-16 기민전자주식회사 교류전원과 직류부하의 양방향 무극성 접속시 단락방지를 위한 듀얼 모스펫 하프브릿지 엘이디 구동회로

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050005772A (ko) * 2003-06-30 2005-01-14 소니 가부시끼 가이샤 전계효과 트랜지스터의 구동기 회로
KR101501090B1 (ko) * 2014-03-03 2015-03-12 순천향대학교 산학협력단 절연형 전력변환기용 동기정류기 구동회로
JP5825410B1 (ja) * 2014-08-06 2015-12-02 Tdk株式会社 ブリッジレス力率改善コンバータ
KR200482184Y1 (ko) 2016-05-26 2016-12-27 금호이앤지 (주) 스위칭 소자를 이용한 에너지 효율 향상 시스템
KR20170056797A (ko) * 2015-11-13 2017-05-24 한국에너지기술연구원 절연형 브릿지리스 pfc컨버터

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050005772A (ko) * 2003-06-30 2005-01-14 소니 가부시끼 가이샤 전계효과 트랜지스터의 구동기 회로
KR101501090B1 (ko) * 2014-03-03 2015-03-12 순천향대학교 산학협력단 절연형 전력변환기용 동기정류기 구동회로
JP5825410B1 (ja) * 2014-08-06 2015-12-02 Tdk株式会社 ブリッジレス力率改善コンバータ
KR20170056797A (ko) * 2015-11-13 2017-05-24 한국에너지기술연구원 절연형 브릿지리스 pfc컨버터
KR200482184Y1 (ko) 2016-05-26 2016-12-27 금호이앤지 (주) 스위칭 소자를 이용한 에너지 효율 향상 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102228297B1 (ko) 2020-09-02 2021-03-16 기민전자주식회사 교류전원과 직류부하의 양방향 무극성 접속시 단락방지를 위한 듀얼 모스펫 하프브릿지 엘이디 구동회로

Similar Documents

Publication Publication Date Title
EP2629411B1 (en) Active bridge rectification
US9641061B2 (en) Power source apparatus and electric device
US9373997B1 (en) Power converting apparatus with dynamic driving adjustment
US9485816B2 (en) Method and apparatus for dimmable LED driver
JP2006033723A (ja) 電力制御用光結合素子およびこの電力制御用光結合素子を用いた電子機器
US7573251B2 (en) AC-to-DC voltage regulator
US8461765B2 (en) LED driving device
US10893591B2 (en) Controllers, systems, and methods for driving a light source
KR20160021507A (ko) 전원장치 및 그의 구동방법
KR20150003042A (ko) 대기전력소모를 감소시키는 전력변환장치
US8427071B2 (en) Light emitting diode driving device with a simple structure and an enhanced efficiency
US9307594B2 (en) Apparatus for driving light emitting diode having a current switch
KR102084192B1 (ko) 브리지리스 회로를 이용한 에너지 효율 향상 시스템
US11398782B2 (en) Power converters including bias voltage supply circuit and method of supplying bias supply voltage
JP6942559B2 (ja) 受電装置
US8907583B1 (en) LED driving device
KR102118349B1 (ko) 게이트 구동 회로, 스위치 장치 및 이를 갖는 전원 공급 장치
KR20150032710A (ko) 발광다이오드 구동기 회로
KR102182466B1 (ko) Ｌｅｄ 발광 장치 및 그 구동 방법
US7592793B2 (en) Voltage regulator providing power from AC power source
US8908396B2 (en) Control circuit for controlling the maximum output current of power converter and method thereof
WO2018141766A1 (en) A power converter and power conversion method
US8415928B2 (en) Power circuit
US8917028B2 (en) Driving circuit
US20160105122A1 (en) Synchronous rectification controller and power converter using the same

Legal Events

Date Code Title Description
GRNT Written decision to grant