KR20050005772A

KR20050005772A - 전계효과 트랜지스터의 구동기 회로

Info

Publication number: KR20050005772A
Application number: KR1020040047184A
Authority: KR
Inventors: 나가이다미지; 야마자키가즈오; 에노모토겐지; 아이타다카유키
Original assignee: 소니 가부시끼 가이샤
Priority date: 2003-06-30
Filing date: 2004-06-23
Publication date: 2005-01-14
Also published as: US20050116764A1; CN1307796C; US7202633B2; JP4150297B2; CN1578142A; KR101089206B1; TW200515625A; TWI241726B; JP2005026732A

Abstract

N형의 FET를 지연시키지 않고 오프한다.

FET(2)의 드레인은 2차 전지(1)의 정극측과 접속되며, 그 소스는 FET(4)의 소스와 접속된다. 트랜지스터(3)의 콜렉터는 FET(2)의 게이트와 접속되며, 그 에미터는 2차 전지(1)의 음극측과 접속되며, 그 베이스는 구동기 회로(7)로 접속된다. 트랜지스터(5)의 콜렉터는 FET(4)의 게이트와 접속되며, 그 2차 전지(1)의 음극측과 접속되고, 그 베이스는 구동기 회로(7)와 접속된다. 구동기 회로 (7)는 2차 전지(1)의 음극측과 접속된다. 다이오드(6)의 음극은 FET(2)의 소스와 접속되며, 그 애노드는 2차 전지(1)의 음극측과 접속된다. FET(2)의 게이트와 FET(4)의 게이트와의 사이에 저항(12, 13)이 직렬로 접속된다. 전압원(11)의 정극측은 저항(12, 13)의 접속점과 접속되며, 그 음극측은 FET(2)의 소스와 FET(4)의 소스와의 접속점과 접속된다.

Description

전계효과 트랜지스터의 구동기 회로{A drive circuit comprising a field effect transistor}

이 발명은, N형의 FET(Field Effect Transistor)를 전원회로의 정극측에 접속했을 때에 이용하기에 적합한 전계효과 트랜지스터의 구동기 회로에 관한 것이다.

근년, 노트 PC와 휴대형 전화기등의 전자기기의 전원으로서 2차 전지가 넓게 사용되고 있다. 충전상태에 대해 과충전과 과전류에 의한 2차 전지의 열화나 발열을 방지하거나, 방전상태에 대해 과전류에 의한 전류 경로의 소실과 과방전에 의한 2차 전지의 열화를 방지하기 위한 보호회로가 설치되고 있다.

이 보호회로에는, N형의 FET와 비교하면 특성은 나쁘지만, 전원의 정극측에 배치했을 때의 제어가 용이하므로, P형의 FET가 사용되고 있었다.

도 19에 도시한 바와같이, 2차 전지(141)의 정극측에, 방전 제어용의 P형의 FET(142)와 충전 제어용의 P형의 FET(144)가 설치된다. 그리고, FET(142)의 게이트와 2차 전지(141)의 음극측에 NPN형의 트랜지스터(143)가 설치되며, FET(144)의 게이트와 2차 전지(141)의 음극측에 NPN형의 트랜지스터(145)가 설치된다. 트랜지스터(143 및 145)의 베이스는, 구동기 회로(146)에 접속된다. 이와 같이 하여, P형의 FET가 2차 전지의 보호회로로서 사용되고 있었다.

이 P형의 FET는 소스에 걸리는 전압보다 낮은 전압을 게이트에게 부여함으로써 그 제어가 행해지지만, N형의 FET는 소스에 걸리는 전압보다 높은 전압을 게이트에게 부여함으로써 그 제어가 행해진다. 그 때문에, P형의 FET의 특성과 비교해 특성이 좋은 N형의 FET를 2차 전지의 정극측에 배치했을 경우, N형의 FET의 제어에 필요한 게이트 전압을 충전펌프에 의해서 생성하고, 전지 전압보다 높게 하도록 한 것이다(예를 들면, 특허 문헌 1 참조).

[특허 문헌 1]　특개 2003－079058호 공보

도 20에 도시한 바와같이, 2차 전지(141)의 정극측에, 방전 제어용의 N형의 FET(152)와 충전 제어용의 N형의 FET(154)가 설치된다. 그리고, FET(152)의 게이트는 저항(13)을 통해 전압원(156)의 정극측과 접속되며, FET(154)의 게이트는 저항(155)을 통해 전압원(156)의 정극측과 접속된다. 전압원(156)의 음극측은, FET(152) 및(154)의 접속점으로 접속된다. 이 전압원(156)은, 제어부 (158)에 의해서 제어되는 충전펌프 제어부(157)에 의해서 제어된다. 이와같이 하여, N형의 FET가 2차 전지의 보호 회로로서 사용되고 있었다.

그렇지만, 충전펌프회로를 동작시켜 FET(152 및 154)를 제어하는 경우, FET(152 및 154)는, 각각의 게이트·소스간에 큰 용량이 되는, 이른바 가상 콘덴서가 생기기게 되므로, FET(152 및 154)를 스위치 회로로서 사용했을 때에 변환 속도가 늦어진다는 문제가 있었다.

이것은, FET(152 및 154)를 오프 시킬 때, 각각의 가상 콘덴서에 축적된 전하가 저항(153 및 155)을 통과해 방전되므로, 도 21에 도시한 바와같이, FET(152및 154)의 게이트 전압에 능동기간이 발생하는, 즉 FET(152 및 154)에 일시적으로 전력이 발생하는 것이 기인하고 있다.

한편, 도 22에 도시한 바와같이, 충전펌프회로(171)는, 스위치 회로(172, 174, 175, 176), 및 콘덴서(173)로 구성되며, 제어부(168)에 의해 제어된다.

이 때, FET(152 및 154)를 오프에 시키는 경우, 콘덴서 (173)에 축적된 전하를 저항(177)으로 방전시킨 후, 오프상태로 바꾸기 위해, 게이트에 걸리는 전압이 도 21에 도시한 바와같이 능동기간이 발생한다. 상술한 바와 같이, 콘덴서(173)에 축적된 전하를 저항(177)으로 방전하기 때문이다. 이것에 의해서, FET(152 및 154)의 게이트에 일시적으로 전력이 걸린다. 그 때문에, FET(152 및 154)의 온으로부터 오프로 바꾸는 동작이 늦어진다.

따라서, 이 발명의 목적은, 2차 전지의 정극측에 설치되는 보호회로에, P형의 FET보다 특성이 좋은 N형의 FET를 이용하고, 지연하지 않고 오프할 수 있는 전계효과 트랜지스터의 구동기 회로를 제공하는 것에 있다.

상술한 과제를 달성하기 위한 청구항 1의 발명은, 2차전지의 정극측에 제 1의 N형 전계효과 트랜지스터의 드레인이 접속되며, 상기 제 1의 N형 전계효과 트랜지스터의 소스와 제 2의 N형 전계효과 트랜지스터의 소스가 접속되며, 상기 제 2의 N형 전계효과 트랜지스터의 드레인이 출력 단자의 한 편으로서 도출되고, 상기 제 1 및 제 2의 N형 전계효과 트랜지스터의 각각의 게이트와 상기 2차 전지의 음극측과의 사이에, 상기 제 1 및 제 2의 N형 전계효과 트랜지스터를 온／오프 하는 제 1및 제 2의 스위칭 소자가 접속되며, 상기 제 1 및 제 2의 스위칭 소자를 제어하는 구동기 수단이 접속되며, 상기 제 1 및 제 2의 N형 전계효과 트랜지스터의 서로의 소스 접속점과, 상기 제 1 및 제 2의 N형 전계효과 트랜지스터의 각각의 게이트와의 사이에, 상기 제 1 및 제 2의 N형 전계효과 트랜지스터의 소스 전위보다 높은 게이트 전위를 주는 전압원이 접속되고, 상기 전압원의 음극측에 다이오드의 음극이 접속되며, 상기 다이오드의 애노드가 상기 2차전지의 음극측에 접속되며, 상기 2차 전지의 음극측이 출력단자의 한편으로서 도출되도록 한 것을 특징으로 하는 전계효과 트랜지스터의 구동기 회로이다.

이와같이, 2차 전지의 정극측에 설치된 2개의 N형의 FET의 사이에, FET의 구동기 전원으로서 다이오드를 설치하여, 용이하게 N형의 FET를 구동기할 수 있다.

도 1은, 이 발명이 적용된 제 1의 실시 형태에 대해 설명하기 위한 회로도이다.

도 2는, 이 발명이 적용된 제 2의 실시 형태에 대해 설명하기 위한 회로도이다.

도 3은, 이 발명이 적용된 제 2의 실시 형태에 대해 설명하기 위한 회로도이다.

도 4는, 이 발명이 적용된 제 2의 실시 형태의 충전제어의 일례에 대해 설명하기 위한 회로도이다.

도 5는, 이 발명이 적용된 제 2의 실시 형태의 방전제어의 일례에 대해 설명하기 위한 회로도이다.

도 6은, 이 발명이 적용된 실시 형태에 대해 설명하기 위한 특성도이다.

도 7은, 이 발명이 적용된 제 3의 실시 형태에 대해 설명하기 위한 특성도이다.

도 8은, 이 발명이 적용된 제 3의 실시 형태에 대해 설명하기 위한 회로도이다.

도 9는, 이 발명이 적용된 제 3의 실시 형태의 제 1의 변형예에 대해 설명하기 위한 회로도이다.

도 10은, 이 발명이 적용된 제 3의 실시 형태의 제 2의 변형예에 대해 설명하기 위한 회로도이다.

도 11은, 이 발명이 적용된 제 3의 실시 형태의 제 3의 변형예에 대해 설명하기 위한 회로도이다.

도 12는, 이 발명이 적용된 제 4의 실시 형태에 대해 설명하기 위한 회로도이다.

도 13은, 이 발명이 적용된 제 5의 실시 형태에 대해 설명하기 위한 회로도이다.

도 14는, 이 발명이 적용된 제 6의 실시 형태에 대해 설명하기 위한 회로도이다.

도 15는, 이 발명이 적용된 제 6의 실시 형태의 변형예에 대해 설명하기 위한 회로도이다.

도 16은, 이 발명이 적용된 제 7의 실시 형태에 대해 설명하기 위한 회로도이다.

도 17은, 종래의 P형을 사용한 보호회로에 대해 설명하기 위한 회로도이다.

도 18은, 이 발명이 적용된 실시 형태에 대해 설명하기 위한 회로도이다.

도 19는, 종래의 P형을 사용한 보호회로에 대해 설명하기 위한 회로도이다.

도 20은, 종래의 N형을 사용한 보호회로에 대해 설명하기 위한 회로도이다.

도 21은, 종래의 N형을 사용한 보호회로에 대해 설명하기 위한 특성도이다.

도 22는, 종래의 N형을 사용한 보호회로에 대해 설명하기 위한 회로도이다.

이하, 이 발명의 실시 형태에 대해서 도면을 참조해 설명한다. 도 1을 참조하여, 이 발명이 적용된 제 1의 실시 형태에 대해 설명한다. N형의 FET(2)(제 1의 전계효과 트랜지스터)의 드레인은, 2차 전지(1)의 정극측과 접속되며, 그 소스는, N형의 FET(4)(제 2의 전계효과 트랜지스터)의 소스와 접속되고, 그 드레인은, 출력단자의 한편으로서 도출된다. 또, 2차 전지(1)의 음극측은 출력단자의 다른 편으로서 도출된다. 이와 같이, 2차 전지(1)의 정극측에 FET(2 및 4)가 설치된다.

FET(2)는, 방전 제어용의 FET이며, FET(4)는, 충전 제어용의 FET이다. 또, 이 FET(2 및 4)에는, 기생 다이오드가 설치되어 있다. NPN형의 트랜지스터(3)(제 1의 스위칭 소자)의 콜렉터는, FET(2)의 게이트와 접속되며, 그 에미터는, 2차 전지(1)의 음극측과 접속되며, 그 베이스는, 구동기 회로(7)와 접속된다.

NPN형의 트랜지스터(5)(제 2의 스위칭 소자)의 콜렉터는, FET(4)의 게이트와 접속되며, 그 2차 전지(1) 음극측과 접속되며, 그 베이스는, 구동기 회로(7)와 접속된다. 또, 구동기 회로(7)는, 2차 전지(1)의 음극측과 접속된다.다이오드(6)의 음극은, FET(2)의 소스와, FET(4)의 소스와의 접속점과 접속되며, 그 애노드는, 2차 전지(1)의 음극측과 접속된다. 이 다이오드(6)는, FET(2 및 4)의 동작에 필요한 게이트 전압(구동기 전원)을 생성하기 위해서 사용된다. 충전펌프회로(8)는, FET(2 및 4)의 각각의 게이트와 접속된다.

이와 같이, 전원회로의 정극측에 FET(2 및 4)를 접속하고, 전원회로의 음극측에 구동기 회로(7)를 접속한 것이며, FET(2 및 4)의 사이에 다이오드(6)을 설치함으로써, FET가 전지 전압이 되어도 FET(2 및 4)를 오프할 수 있다. 이 FET(2 및 4)는, 트랜지스터(3 및 5)에 의해서, 온／오프가 제어되며, 트랜지스터(3 및 5)는, 구동기 회로(7)에 의해서, 온／오프가 제어된다.

또, 이 제 1의 실시 형태에서는, N형의 FET(2 및 4)의 제어에 필요한 게이트 전압을, 충전펌프회로(8)를 이용하여 2차 전지(1)보다 높게 하고 있다.

한편, 2차 전지(1)에는, 비수계 2차 전지의 일례로서 리튬 이온 2차 전지 및 니켈 수소 2차 전지등이 사용된다.

도 2를 참조하여, 이 발명이 적용된 제 2의 실시 형태에 대해 설명한다. FET(2)의 게이트와 FET(4)의 게이트와의 사이에 저항(12 및 13)이 직렬로 접속된다. 전압원 (11)의 정극측은, 저항(12 및 13)의 접속점으로 접속되며, 그 음극측은, FET(2)의 소스와 FET(4)의 소스와의 접속점으로 접속된다.

트랜지스터(3)를 온 하면, 다이오드(6)를 통해서 FET(2)의 게이트와 소스가 쇼트 되므로, FET(2)가 오프가 된다. 이 때, 저항(12)을 통과하지 않고, FET(2)의 게이트·소스간의 가상 콘덴서에 축적된 전하는 방전하므로, FET(2)는 즉시 오프가 된다.

마찬가지로, 트랜지스터(5)를 온 하면, 다이오드(6)을 통해서 FET(4)의 게이트와 소스가 쇼트 되므로, FET(4)가 오프가 된다. 이 때, 저항(13)을 통과하지 않고, FET(4)의 게이트·소스간의 가상 콘덴서에 축적된 전하는 방전하므로, FET(4)는 즉시 오프가 된다.

일례로서 전압원(11)에는, 콘덴서로 구성되는 충전펌프 회로가 이용된다. 그렇지만, 충전펌프회로로 한정하는 것이 아니고, 충전펌프회로 대신에 전압원이 될 수 있는 것이면 어떠한 것이라도 좋다.

이와 같이, 다이오드(6)를 이용함으로써, P형의 FET와 같이 간단한 구동기 회로로 구성할 수 있다.

여기에서, 다이오드(6)를 사용하지 않을 때의 일례를 도 3에 도시하고 있다. PNP형의 트랜지스터(21)의 콜렉터는, 저항(12)을 통해 FET(2)의 게이트와 접속되며, 그 에미터는, 전압원(11)의 정극측과 접속되며, 그 베이스는, 구동기 회로(23)와 접속된다. PNP형의 트랜지스터(22)의 콜렉터는, 저항(13)을 통해 FET(4)의 게이트와 접속되며, 그 에미터는, 전압원(11)의 정극측과 접속되고, 그 베이스는,구동기 회로(23)와 접속된다. PNP형의 트랜지스터(24)의 에미터는, FET(2)의 게이트와 접속되며, 그 콜렉터는, 전압원(11)의 음극측과 접속된다. PNP형의 트랜지스터(25)의 에미터는, FET(4)의 게이트와 접속되며, 그 콜렉터는, 전압원(11)의 음극측과 접속된다.

이 도 3의 회로에서는, 다이오드(6)를 사용하고 있지 않기 때문에, 트랜지스터(21, 22, 24, 및 25)를 제어할 수 없다. 이것은, 전압원(11)의 전원이 분리되어 있으므로, 제어하는 경로가 없기 때문이다. 이와 같이, 충전펌프를 제어하는 방식은, 각 FET의 전원을 제어하는 회로가 필요하게 된다. 이 실시 형태에서는, 1개의 다이오드를 사용하여, 1개의 충전펌프만을 사용하여 N형의 FET를 제어할 수 있는 것이다.　

도 4를 참조하여, 이 제 2의 실시 형태에 있어서, 방전 제어용의 FET(2)를 제어하는 일례를 설명한다. 트랜지스터(3)를 온 상태로 함으로써, FET(2)의 게이트와 소스가 쇼트 되어 FET(2)를 오프할 수 있다. 이 때, FET(2)가 전지 전압이 되어도, 다이오드(6)가 설치되어 있으므로, FET(2)를 오프할 수 있다.

위에서 설명한 바와 같이, 저항(12)을 통과하지 않고, FET(2)의 가상 콘덴서에 축적된 전하를 방전할 수 있으므로, FET(2)의 게이트에는, 도 6에 도시한 바와같은 게이트 전압이 걸린다. 시점(t1)에 있어서, 트랜지스터(3)가 오프가 되는 동시에 FET(2)는 온이 되며, 시점(t2)에 있어서, 트랜지스터(3)가 온이 되는 동시에 FET(2)는 오프가 된다.

도 5를 참조하여, 이 제 2의 실시 형태에 있어서, 충전 제어용의 FET(4)를제어하는 일례를 설명한다. 트랜지스터(5)를 온 상태로 함으로써, FET(4)의 게이트와 소스가 쇼트 되어, FET(4)를 오프할 수 있다. 이 때, FET(4)가 전지 전압이 되더라도, 다이오드(6)가 설치되어 있으므로, FET(4)를 오프할 수 있다.

위에서 설명한 바와 같이, 저항(13)을 통과하지 않고, FET(4)의 가상 콘덴서에 축적된 전하를 방전할 수 있으므로, FET(4)의 게이트에는, 도 6에 도시한 바와같은 게이트 전압이 걸린다. 시점(t1)에 있어서, 트랜지스터(5)가 오프가 되는 동시에 FET(4)는 온이 되며, 시점(t2)에 있어서, 트랜지스터(5)가 온이 되는 동시에 FET(4)는 오프가 된다.

다음에, 이 발명이 적용된 제 3의 실시 형태를 설명한다. 우선, 도 7a에는, FET(2 및 4)의 각각의 게이트에 걸리는 게이트 전압의 특성을 도시하고 있고, 도 7b에는, 트랜지스터(3 및 5)의 각각의 베이스에 걸리는 베이스 전압의 특성을 도시하고 있다.

이 제 3의 실시 형태에서는, 시점(t11)에 있어서, 트랜지스터(3 및 5)가 온이 되면, FET(2 및 4)가 오프가 된다. 이 때, 충전펌프의 동작도 정지된다. 그리고, 시간 ΔT경과후의 시점(t12)에 있어서, 트랜지스터(3 및 5)가 오프가 된다. 그리고, 시점(t13)에 있어서, FET(2 및 4)가 온이 되고, 동시에 충전펌프의 동작이 개시된다. 이와 같이, 동작시킴으로써, FET를 오프시켰을 때에, 게이트에 내압 이상의 전압이 걸리는 것을 방지한다.

도 8을 참조하여, 이 발명이 적용된 제 3의 실시 형태에 대해 설명한다. 저항(31)은, FET(2)의 게이트와 트랜지스터(3)의 콜렉터와의 사이에 설치된다.정전압 다이오드(32)의 애노드는, FET(2)의 게이트와 접속되며, 그 음극은, 정전압 다이오드(33)의 음극과 접속된다. 정전압 다이오드(33)의 애노드는, 다이오드(6)의 음극과 접속된다.

저항(34)은, FET(4)의 게이트와 트랜지스터(5)의 콜렉터와의 사이에 설치된다. 정전압 다이오드(35)의 애노드는, FET(4)의 게이트와 접속되며, 그 음극은, 정전압 다이오드(36)의 음극과 접속된다. 정전압 다이오드(36)의 애노드는, 다이오드(6)의 음극과 접속된다.

이와 같이 구성하는 것에 의해서, 상술한 것처럼, 트랜지스터(3)가 온이 되면, FET(2)가 오프가 되며, 트랜지스터 (3)이 오프가 되면, 정전압 다이오드(32)의 제너 전압을 넘을 때까지 FET(2)는 오프상태로 그대로 된다. 그리고, 정전압 다이오드(32)의 제너 전압을 넘으면 FET(2)가 온이 된다. 이와같이 트랜지스터(5)가 온이 되면, FET(4)가 오프가 되며, 트랜지스터(5)가 오프가 되면, 정전압 다이오드(35)의 제너 전압을 넘을 때까지 FET(4)는 오프상태로 그대로 된다. 그리고, 정전압 다이오드(35)의 제너 전압을 넘으면 FET(4)가 온이 된다.

도 9를 참조하여, 이 발명이 적용된 제 3의 실시 형태의 제 1의 변형예에 대해 설명한다. 정전압 다이오드(41)의 애노드는, FET(4)의 게이트와 접속되며, 그 음극은, 다이오드(42)의 음극과 접속된다. 다이오드(42)의 애노드는, 다이오드(6)의 음극과 접속된다.

다이오드(43)의 애노드는, FET(4)의 게이트와 접속되며, 그 음극은, 정전압 다이오드(44)의 음극과 접속된다. 정전압 다이오드(44)의 애노드는, 다이오드(6)의 음극과 접속된다. FET(4)의 게이트는, 트랜지스터(5)의 콜렉터와 접속된다.

이 제 3의 실시 형태의 제 1의 변형예는, 트랜지스터(5)가 온이 되면, FET(4)가 오프가 되며, 트랜지스터(5)가 오프가 되면, 정전압 다이오드(41)의 제너 전압을 넘을 때까지 FET(4)는 오프상태로 그대로 된다. 그리고, 정전압 다이오드(41)의 제너 전압을 넘으면 FET(2)가 온이 된다.

도 10을 참조하여, 이 발명이 적용된 제 3의 실시 형태의 제 2의 변형예에 대해 설명한다. 정전압 다이오드(51)의 애노드는, FET(4)의 게이트와 접속되며, 그 음극은, 다이오드(52)의 음극과 접속된다. 다이오드(52)의 애노드는, 다이오드(6)의 음극과 접속된다. FET(4)의 게이트는, 트랜지스터(5)의 콜렉터와 접속된다.

이와 같이, 제 3의 실시 형태, 제 3의 실시 형태의 제 1 및 제 2의 변형예에 도시한 회로구성에 의하면, FET(2 및 4)의 각각의 게이트·소스의 사이의 내압 안전회로를 이용하지 않으므로 좋다.

이 제 3의 실시 형태의 제 2의 변형예는, 트랜지스터(5)가 온이 되면, FET(4)가 오프가 되며, 트랜지스터(5)가 오프가 되면, 정전압 다이오드(51)의 제너 전압을 넘을 때까지 FET(4)는 오프상태 그대로 된다. 그리고, 정전압 다이오드(51)의 제너 전압을 넘으면 FET(4)가 온이 된다.

도 11을 참조하여, 이 발명이 적용된 제 3의 실시 형태의 제 3의 변형예에 대해 설명한다. 저항(56)은, FET(4)의 게이트와 다이오드(6)의 음극과의 사이에 설치된다.

이 제 3의 실시 형태의 제 3의 변형예는, 2차 전지(1)의 단자전압이 높아지면, 저항(34 및 56)의 선정과, 트랜지스터(5)의 온 기간, 이른바 펄스폭을 변경시킴으로써 대응할 수 있다.

도 12를 참조하여, 이 발명의 제 4의 실시 형태에 대해 설명한다. 충전펌프회로(61)는, 스위치 회로(62, 64, 65, 66, 67), 및 콘덴서(63)로 구성되며, 제어부(70)에 의해 제어된다.

직렬로 접속되는 스위치 회로(62, 64) 및 콘덴서(63)는, 2차 전지(1)로 병렬로 설치된다. 스위치 회로(62) 및 콘덴서(63)의 접속점과, FET(2)의 게이트와의 사이에, 스위치 회로(65)가 설치된다. 스위치 회로(62) 및 콘덴서(63)의 접속점과 FET(4)의 게이트와의 사이에, 스위치 회로(66)가 설치된다. 스위치 회로(63) 및 스위치 회로 (64)의 접속점과, FET(2)의 소스와의 사이에, 스위치 회로 (67)가 설치된다.

저항(68)은, FET(2)의 소스·게이트의 사이에 설치된다. FET(2)의 게이트·소스의 사이에는, 용량이 큰 가상 콘덴서(71)가 생긴다.

저항(69)은, FET(4)의 소스·게이트의 사이에 설치된다. FET(4)의 게이트·소스의 사이에는, 용량이 큰 가상 콘덴서(72)가 생긴다.

우선, 가상 콘덴서(71)를 충전하는 경우, 스위치 회로 (62 및 64)를 온으로 하고, 콘덴서(63)에 충전한다. 그리고, 스위치 회로(62 및 64)를 오프로 하고, 스위치 회로(65 및 67)를 온으로 한다. 따라서, 콘덴서(63)에 저축할 수 있었던 전기 에너지에 의해서, 가상 콘덴서(71)가 충전된다.

이와같이, 가상 콘덴서(72)를 충전하는 경우, 스위치 회로(62 및 64)를 온으로 하여, 콘덴서(63)에 충전한다. 그리고, 스위치 회로(62 및 64)를 오프로 하고, 스위치 회로 (66 및 67)를 온으로 한다. 따라서, 콘덴서(63)에 저축할 수 있었던 전기 에너지에 의해서, 가상 콘덴서(72)가 충전된다.

이와같이, 가상 콘덴서(71 및 72)를, 충전펌프회로(61)에 의해 개별적으로 충전하도록 한 것이다. 이 때, 저항 (68 및 69)의 저항값은, 높게 설정해도 도 6에 도시한 바와같이, FET(2 및 4)를 오프 할 수 있다.

도 13을 참조하여, 이 발명의 제 5의 실시 형태에 대해 설명한다. PNP형의 트랜지스터(81)의 에미터는, FET(2)의 게이트와 접속되며, 그 콜렉터는, FET(2)의 소스와 접속되며, 그 베이스는, 저항(82)을 통해 트랜지스터(3)의 콜렉터와 접속된다. PNP형의 트랜지스터(83)의 에미터는, FET(4)의 게이트와 접속되며, 그 콜렉터는, FET(4)의 소스와 접속되고, 그 베이스는, 저항(84)을 통해 트랜지스터(5)의 콜렉터와 접속된다. 트랜지스터(3 및 5)는, 제어부 (85)에 의해 제어된다.

이 제어부(85)에 의해, 트랜지스터(3)가 온 하면, 트랜지스터(81)의 베이스 전류가, 가상 콘덴서(71), 트랜지스터(81), 저항(82), 트랜지스터(3), 및 다이오드(6)의 순서로 흐르고, 트랜지스터(81)를 온 시킨다. 트랜지스터(81)가 온 되면, 가상 콘덴서(71)에 저축할 수 있었던 전기 에너지는 방전해, FET(2)가 오프가 된다.

이와같이, 제어부(85)에 의해, 트랜지스터(5)가 온 되면, 트랜지스터(83)의베이스 전류가, 가상 콘덴서(72), 트랜지스터(83), 저항(84), 트랜지스터(5), 및 다이오드(6)의 순서로 흐르고, 트랜지스터(83)를 온 시킨다. 트랜지스터(83)가 온 되면, 가상 콘덴서(72)에 저축할 수 있었던 전기 에너지는 방전해, FET(4)가 오프가 된다.

이 제 5의 실시 형태는, 트랜지스터(81 및 83)의 구동에 다이오드(6)를 사용하는 것이다.

도 14를 참조하여, 이 발명의 제 6의 실시 형태에 대해 설명한다. N형의 FET(91)의 드레인은, 2차 전지(1)의 정극측과 접속되며, 그 소스는, N형의 FET(96)의 소스와 접속된다. N형의 FET(101)의 드레인은, FET(96)의 드레인과 접속되며, 그 소스는, N형의 FET(106)의 소스와 접속된다. 이와 같이, 2차 전지(1)의 정극측에 FET(91, 96, 101, 및 106)가 설치된다.

PNP형의 트랜지스터(92)의 에미터는, FET(91)의 게이트와 접속되며, 그 콜렉터는, FET(91)의 소스와 접속되며, 그 베이스는, 저항(93)을 통해 NPN형의 트랜지스터(111)의 콜렉터와 접속된다. FET(91)의 게이트·소스의 사이에는, 가상 콘덴서(94)가 생긴다. 다이오드(95)의 음극은, FET(91)의 소스와 접속되며, 그 애노드는, 2차 전지(1)의 음극측과 접속된다.

PNP형의 트랜지스터(97)의 에미터는, FET(96)의 게이트와 접속되며, 그 콜렉터는, FET(96)의 소스와 접속되고, 그 베이스는, 저항(98)을 통해 트랜지스터(111)의 콜렉터와 접속된다. FET(96)의 게이트·소스의 사이에는, 가상 콘덴서(99)가 생긴다.

PNP형의 트랜지스터(102)의 에미터는, FET(101)의 게이트와 접속되며, 그 콜렉터는, FET(101)의 소스와 접속되고, 그 베이스는, 저항(103)을 통해 트랜지스터(111)의 콜렉터와 접속된다. FET(101)의 게이트·소스의 사이에는, 가상 콘덴서(104)가 생긴다. 다이오드(105)의 음극은, FET(101)의 소스와 접속되며, 그 애노드는, 2차 전지(1)의 음극측과 접속된다.

PNP형의 트랜지스터(107)의 에미터는, FET(106)의 게이트와 접속되며, 그 콜렉터, FET(106)의 소스와 접속되고, 그 베이스는, 저항(108)을 통해 트랜지스터(111)의 콜렉터와 접속된다. FET(106)의 게이트·소스의 사이에는, 가상 콘덴서(109)가 생긴다.

트랜지스터(111)의 에미터는, 2차 전지(1)의 음극측과 접속되며, 그 베이스는, 제어부(112)와 접속된다. 또, 제어부(112)는, 2차 전지(1)의 음극측과도 접속된다.

이 제 6의 실시 형태에서는, 제어부(112)에 의해서, 트랜지스터(111)가 온 하면, 트랜지스터(92)의 베이스 전류가, 가상 콘덴서(94), 트랜지스터(92), 저항(93), 트랜지스터(111), 및 다이오드(95)의 순서로 흐르고, 트랜지스터(92)를 온 시킨다. 트랜지스터(92)가 온 하면, 가상 콘덴서(94)에 저축할 수 있었던 전기 에너지는 방전해, FET(91)가 오프가 된다.

또, 제어부(112)에 의해서, 트랜지스터(111)가 온 하면, 트랜지스터(97)의 베이스 전류가, 가상 콘덴서(99), 트랜지스터(97), 저항(98), 트랜지스터(111), 및 다이오드(95)의 순서로 흐르고, 트랜지스터(97)를 온 시킨다. 트랜지스터(97)가 온 하면, 가상 콘덴서(99)에 저축할 수 있었던 전기 에너지는 방전해, FET(96)가 오프가 된다.

이와같이, 제어부(112)에 의해서, 트랜지스터(111)가 온 하면, 트랜지스터(102)의 베이스 전류가, 가상 콘덴서 (104), 트랜지스터(102), 저항(103), 트랜지스터(111), 및 다이오드(105)의 순서로 흐르고, 트랜지스터(102)를 온 시킨다. 트랜지스터(102)가 온 하면, 가상 콘덴서(104)에 저축할 수 있었던 전기 에너지는 방전해, FET(101)가 오프가 된다.

또, 제어부(112)에 의해서, 트랜지스터(111)가 온 하면, 트랜지스터(107)의 베이스 전류가, 가상 콘덴서(109), 트랜지스터(107), 저항(108), 트랜지스터(111), 및 다이오드 (105)의 순서로 흐르고, 트랜지스터(107)를 온 시킨다. 트랜지스터(107)가 온 하면, 가상 콘덴서(109)에 저축할 수 있었던 전기 에너지는 방전해, FET(106)가 오프가 된다. 이와 같이, 트랜지스터(111)를 온 상태로 함으로써, FET(91, 96, 101, 및 106)가 오프가 된다.

도 15를 참조하여, 이 발명의 제 6의 실시 형태의 변형예에 대해 설명한다. 이 변형예는, 제 6의 실시 형태에 도시된 회로로부터 트랜지스터(92, 97, 102, 및 107)를 삭제하고, 다이오드(116 및 117)를 설치한 일례이다. 다이오드 (116)의 애노드는, 저항(93)을 통해 FET(91)의 게이트와 저항(98)을 통해 FET(96)의 게이트와 접속되며, 그 음극은, 트랜지스터(111)의 콜렉터와 접속된다. 다이오드(117)의 애노드는, 저항(103)을 통해 FET(101)의 게이트와 저항(108)을 통해 FET(106)의 게이트와 접속되며, 그 음극은, 트랜지스터(111)의 콜렉터와 접속된다.

다이오드(116 및 117)는, FET(91 및 96)과 FET(101 및 106)를 분리하기 위해서 이용되고 있다. 한편, 이 제 6의 실시 형태의 변형예도, 상술한 제 6의 실시 형태와 같은 동작으로 되며, 트랜지스터(111)를 온 상태로 함으로써, FET(91, 96, 101, 및 106)가 오프가 된다.

도 16을 참조하여, 이 발명의 제 7의 실시 형태에 대해 설명한다. 이 제 7의 실시 형태에서는, 상술한 실시 형태와 같이 충전제어용의 P형의 FET와, 방전제어용의 P형의 FET와의 사이에 다이오드를 설치한 일례이다. P형의 FET(121)의 드레인은, 2차 전지(1)의 음극측과 접속되며, 그 소스는, P형의 FET(126)의 소스와 접속되며, 그 게이트는, 저항(122)을 통해 PNP형의 트랜지스터(123)의 콜렉터와 접속된다. FET(124)의 게이트·소스의 사이에는, 가상 콘덴서(124)가 생긴다.

FET(126)의 게이트는, 저항(127)을 통해 PNP형의 트랜지스터(128)의 콜렉터와 접속된다. FET(126)의 게이트·소스의 사이에는, 가상 콘덴서(129)가 생긴다. 이와 같이, 2차 전지(1)의 음극 측에 FET(121 및 126)가 설치되어 있다.

트랜지스터(123)의 에미터는, 2차 전지(1)의 정극측과 접속되며, 그 베이스는, 제어부(130)와 접속된다. 트랜지스터(128)의 에미터는, 2차 전지(1)의 정극측과 접속되며, 그 베이스는, 제어부(130)와 접속된다. 다이오드 (125)의 애노드는, FET(121)의 소스와 접속되며, 그 음극은, 2차 전지(1)의 정극측과 접속된다.

이 제 7의 실시 형태에서는, 마찬가지로 다이오드를 설치하여도 N형의 FET와같이 P형의 FET를 제어할 수 있다.

또한, 종래 도 17에 도시한 바와같이, 방전제어용의 P형의 FET(131)와 충전제어용의 P형의 FET(132)가 2차 전지(1)의 정극측에 설치되지만, 상술한 실시 형태와 같이, 다이오드를 사용함으로써, N형의 FET를 사용해도 같은 배열로 할 수 있다.

도 18에 도시한 바와같이, N형의 FET(136)의 드레인은 2차 전지(1)의 정극측과 접속되며, 그 소스는, N형의 FET(137)의 소스와 접속된다. 다이오드(138)의 음극은, FET(136)의 소스와 접속되며, 그 애노드는, 2차 전지(1)의 )음극측과 접속된다. 이와 같이, 다이오드(138)를 사용함으로써, 상술한 실시 형태에서는, 방전제어용의 P형의 FET(131)와 충전제어용의 P형의 FET(132)와 같은 배열로 할 수 있다.

이 발명은, 상술한 이 발명의 일실시 형태등으로 한정되는 것이 아니고, 이 발명의 요지를 일탈하지 않는 범위내에서 여러가지 변형이나 응용이 가능하다.

이 발명에 의하면, 다이오드를 사용함으로써, P형의 FET와 비교해서 특성이 좋은 N형의 FET를 사용해 보호회로를 구성할 수 있다. 또, 다이오드를 사용함으로써, 저항을 통과시키지 않고, FET의 게이트·소스간에 생기는 가상 콘덴서에 축적된 전하를 방전할 수 있다.

Claims

2차전지의 정극측에 제 1의 N형 전계효과 트랜지스터의 드레인이 접속되며, 상기 제 1의 N형 전계효과 트랜지스터의 소스와 제 2의 N형 전계효과 트랜지스터의 소스가 접속되며, 상기 제 2의 N형 전계효과 트랜지스터의 드레인이 출력 단자의 한 편으로서 도출되고,

상기 제 1 및 제 2의 N형 전계효과 트랜지스터의 각각의 게이트와 상기 2차 전지의 음극측과의 사이에, 상기 제 1 및 제 2의 N형 전계효과 트랜지스터를 온／오프 하는 제 1 및 제 2의 스위칭 소자가 접속되며,

상기 제 1 및 제 2의 스위칭 소자를 제어하는 구동기 수단이 접속되며,

상기 제 1 및 제 2의 N형 전계효과 트랜지스터의 서로의 소스 접속점과, 상기 제 1 및 제 2의 N형 전계효과 트랜지스터의 각각의 게이트와의 사이에, 상기 제 1 및 제 2의 N형 전계효과 트랜지스터의 소스 전위보다 높은 게이트 전위를 주는 전압원이 접속되고,

상기 전압원의 음극측에 다이오드의 음극이 접속되며, 상기 다이오드의 애노드가 상기 2차전지의 음극측에 접속되며,

상기 2차 전지의 음극측이 출력단자의 한편으로서 도출되도록 한 것을 특징으로 하는 전계효과 트랜지스터의 구동기 회로.
제 1항에 있어서,

상기 전압원은, 충전펌프로 한 것을 특징으로 하는 전계효과 트랜지스터의 구동기 회로.