JP4150297B2 - 電界効果トランジスタのドライブ回路 - Google Patents
電界効果トランジスタのドライブ回路 Download PDFInfo
- Publication number
- JP4150297B2 JP4150297B2 JP2003186657A JP2003186657A JP4150297B2 JP 4150297 B2 JP4150297 B2 JP 4150297B2 JP 2003186657 A JP2003186657 A JP 2003186657A JP 2003186657 A JP2003186657 A JP 2003186657A JP 4150297 B2 JP4150297 B2 JP 4150297B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- field effect
- transistor
- turned
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M10/00—Secondary cells; Manufacture thereof
- H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
- H01M10/44—Methods for charging or discharging
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
- H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
- H01M50/50—Current conducting connections for cells or batteries
- H01M50/572—Means for preventing undesired use or discharge
- H01M50/574—Devices or arrangements for the interruption of current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
- H02J7/00308—Overvoltage protection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Description
【発明の属する技術分野】
この発明は、N型のFET(Field Effect Transistor)を電源回路の正極側に接続したときに用いて好適な電界効果トランジスタのドライブ回路に関する。
【0002】
【従来の技術】
近年、ノートパソコンや携帯型電話機などの電子機器の電源として、二次電池が広く使用されている。充電状態においては過充電や過電流による二次電池の劣化や発熱を防止したり、放電状態においては過電流による電流経路の焼損や過放電による二次電池の劣化を防止したりするための保護回路が設けられている。
【0003】
この保護回路には、N型のFETと比べると特性は悪いが、電源の正極側に配置したときの制御のし易さからP型のFETが使用されていた。
【0004】
図19に示すように、二次電池141の正極側に、放電制御用のP型のFET142と、充電制御用のP型のFET144とが設けられる。そして、FET142のゲートと二次電池141の負極側にNPN型のトランジスタ143が設けられ、FET144のゲートと二次電池141の負極側にNPN型のトランジスタ145が設けられる。トランジスタ143および145のベースは、ドライブ回路146と接続される。このようにして、P型のFETが二次電池の保護回路として使用されていた。
【0005】
このP型のFETはソースにかかる電圧より低い電圧をゲートに与えることによってその制御が行われるが、N型のFETはソースにかかる電圧より高い電圧をゲートに与えることによってその制御が行われる。そのため、P型のFETの特性と比して特性の良いN型のFETを二次電池の正極側に配置した場合、N型のFETの制御に必要なゲート電圧をチャージポンプによって生成し、電池電圧より高くするようにしているものもある(例えば、特許文献1参照。)。
【0006】
【特許文献1】
特開2003−079058号公報
【0007】
図20に示すように、二次電池141の正極側に、放電制御用のN型のFET152と、充電制御用のN型のFET154とが設けられる。そして、FET152のゲートは抵抗153を介して電圧源156の正極側と接続され、FET154のゲートは抵抗155を介して電圧源156の正極側と接続される。電圧源156の負極側は、FET152および154の接続点と接続される。この電圧源156は、制御回路158によって制御されるチャージポンプ制御回路157によって制御される。このようにして、N型のFETが二次電池の保護回路として使用されていた。
【0008】
【発明が解決しようとする課題】
しかしながら、チャージポンプ回路を動作させてFET152および154を制御する場合、FET152および154は、それぞれのゲート・ソース間に大きな容量となる、いわゆる仮想コンデンサができるため、FET152および154をスイッチ回路として使用したときに切り替え速度が遅くなるという問題があった。
【0009】
これは、FET152および154をオフさせるときに、それぞれの仮想コンデンサに蓄積された電荷が抵抗153および155を通過して放電されるため、図21に示すように、FET152および154のゲート電圧に能動期間が発生する、すなわちFET152および154に一時的に電力が発生することが起因している。
【0010】
なお、図22に示すように、チャージポンプ回路171は、スイッチ回路172、174、175、176、およびコンデンサ173から構成され、制御回路168によって制御される。
【0011】
このとき、FET152および154をオフにさせる場合、コンデンサ173に蓄積された電荷を抵抗177へ放電させた後、オフへ切り替えるため、ゲートにかかる電圧が図21に示すように能動期間が発生する。上述のように、コンデンサ173に蓄積された電荷を抵抗177で放電するためである。これによって、FET152および154のゲートに一時的に電力がかかる。そのため、FET152および154のオンからオフへ切り替える動作が遅くなる。
【0012】
従って、この発明の目的は、二次電池の正極側に設けられる保護回路に、P型のFETより特性の良いN型のFETを用いて、遅延することなくオフすることができる電界効果トランジスタのドライブ回路を提供することにある。
【0013】
【課題を解決するための手段】
上述した課題を達成するために請求項1の発明は、正極及び負極を有する二次電池と、各々がゲート、ドレイン及びソースを有する第1及び第2のN型電界効果トランジスタと、第1および第2のN型電界効果トランジスタのそれぞれのゲートと二次電池の負極側との間に接続されると共に、第1及び第2のN型電界効果トランジスタをオン/オフする第1及び第2のスイッチング素子と、第1及び第2のスイッチング素子を制御するドライブ手段と、第1及び第2の出力端子と、ダイオードとを有し、前記二次電池の正極側に第1のN型電界効果トランジスタのドレインが接続され、第1のN型電界効果トランジスタのソースと第2のN型電界効果トランジスタのソースが接続され、第2のN型電界効果トランジスタのドレインが前記第1の出力端子として導出されると共に、二次電池の負極側が前記第2の出力端子として導出され、第1および第2のN型電界効果トランジスタの互いのソース接続点と、第1および第2のN型電界効果トランジスタのそれぞれのゲートとの間に、第1および第2のN型電界効果トランジスタのソース電位より高いゲート電位を与えるチャージポンプ電圧源が第1および第2の抵抗を介して接続され、チャージポンプ電圧源の負極側にダイオードのカソードが接続され、ダイオードのアノードが二次電池の負極側に接続されると共に、第1及び第2のN型電界効果トランジスタのオフ時には、チャージポンプ電圧源の動作を停止するようにしたことを特徴とする電界効果トランジスタのドライブ回路である。
【0014】
このように、二次電池の正極側に設けられた2つのN型のFETの間に、FETのドライブ電源としてダイオードを設けることによって、容易にN型のFETをドライブすることができる。
【0015】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照して説明する。図1を参照して、この発明が適用された第1の実施形態について説明する。N型のFET2(第1の電界効果トランジスタ)のドレインは、二次電池1の正極側と接続され、そのソースは、N型のFET4(第2の電界効果トランジスタ)のソースと接続され、そのドレインは、出力端子の一方として導出される。また、二次電池1の負極側は出力端子の他方として導出される。このように、二次電池1の正極側にFET2および4が設けられる。
【0016】
FET2は、放電制御用のFETであり、FET4は、充電制御用のFETである。また、このFET2および4には、寄生ダイオードが設けられている。NPN型のトランジスタ3(第1のスイッチング素子)のコレクタは、FET2のゲートと接続され、そのエミッタは、二次電池1の負極側と接続され、そのベースは、ドライブ回路7と接続される。
【0017】
NPN型のトランジスタ5(第2のスイッチング素子)のコレクタは、FET4のゲートと接続され、そのエミッタは、二次電池1の負極側と接続され、そのベースは、ドライブ回路7と接続される。また、ドライブ回路7は、二次電池1の負極側と接続される。ダイオード6のカソードは、FET2のソースと、FET4のソースとの接続点と接続され、そのアノードは、二次電池1の負極側と接続される。このダイオード6は、FET2および4の動作に必要なゲート電圧(ドライブ電源)を生成するために使用される。チャージポンプ回路8は、FET2および4のそれぞれのゲートと接続される。
【0018】
このように、電源回路の正極側にFET2および4を接続し、電源回路の負極側にドライブ回路7を接続したものであり、FET2および4の間にダイオード6を設けることによって、FETが電池電圧になってもFET2および4をオフすることができる。このFET2および4は、トランジスタ3および5によって、オン/オフが制御され、トランジスタ3および5は、ドライブ回路7によって、オン/オフが制御される。
【0019】
また、この第1の実施形態では、N型のFET2および4の制御に必要なゲート電圧を、チャージポンプ回路8を用いて二次電池1より高くしている。
【0020】
なお、二次電池1には、非水系二次電池の一例としてリチウムイオン二次電池およびニッケル水素二次電池などが使用される。
【0021】
図2を参照して、この発明が適用された第2の実施形態について説明する。FET2のゲートとFET4のゲートとの間に抵抗12および13が直列に接続される。電圧源11の正極側は、抵抗12および13の接続点と接続され、その負極側は、FET2のソースとFET4のソースとの接続点と接続される。
【0022】
トランジスタ3をオンすると、ダイオード6を通じてFET2のゲートとソースとがショートされるので、FET2がオフとなる。このとき、抵抗12を通過することなく、FET2のゲート・ソース間の仮想コンデンサに蓄積された電荷は放電するので、FET2は直ちにオフとなる。
【0023】
同様に、トランジスタ5をオンすると、ダイオード6を通じてFET4のゲートとソースとがショートされるので、FET4がオフとなる。このとき、抵抗13を通過することなく、FET4のゲート・ソース間の仮想コンデンサに蓄積された電荷は放電するので、FET4は直ちにオフとなる。
【0024】
一例として、電圧源11には、コンデンサから構成されるチャージポンプ回路が用いられる。しかしながら、チャージポンプ回路に限定するものではなく、チャージポンプ回路の代わりに電圧源となりうるものであればどのようなものでも良い。
【0025】
このように、ダイオード6を用いることによって、P型のFETのように簡単なドライブ回路で構成することができる。
【0026】
ここで、ダイオード6を使用しないときの一例を図3に示す。PNP型のトランジスタ21のコレクタは、抵抗12を介してFET2のゲートと接続され、そのエミッタは、電圧源11の正極側と接続され、そのベースは、ドライブ回路23と接続される。PNP型のトランジスタ22のコレクタは、抵抗13を介してFET4のゲートと接続され、そのエミッタは、電圧源11の正極側と接続され、そのベースは、ドライブ回路23と接続される。PNP型のトランジスタ24のエミッタは、FET2のゲートと接続され、そのコレクタは、電圧源11の負極側と接続される。PNP型のトランジスタ25のエミッタは、FET4のゲートと接続され、そのコレクタは、電圧源11の負極側と接続される。
【0027】
この図3の回路では、ダイオード6を使用していないために、トランジスタ21、22、24、および25を制御することができない。これは、電圧源11の電源が分離しているので、制御する経路がないことによるものである。このように、チャージポンプを制御する方式は、各FETの電源を制御する回路が必要になる。この実施形態では、1つのダイオードを使用することによって、1個のチャージポンプを使用するのみでN型のFETを制御することができるものである。
【0028】
図4を参照して、この第2の実施形態において、放電制御用のFET2を制御する一例を説明する。トランジスタ3をオンすることによって、FET2のゲートとソースとがショートされ、FET2をオフすることができる。このとき、FET2が電池電圧になっても、ダイオード6が設けられているので、FET2をオフすることができる。
【0029】
上述のように、抵抗12を通過することなく、FET2の仮想コンデンサに蓄積された電荷を放電することができるので、FET2のゲートには、図6に示すようなゲート電圧がかかる。時点t1において、トランジスタ3がオフとなると同時にFET2はオンとなり、時点t2において、トランジスタ3がオンとなると同時にFET2はオフとなる。
【0030】
図5を参照して、この第2の実施形態において、充電制御用のFET4を制御する一例を説明する。トランジスタ5をオンすることによって、FET4のゲートとソースとがショートされ、FET4をオフすることができる。このとき、FET4が電池電圧になっても、ダイオード6が設けられているので、FET4をオフすることができる。
【0031】
上述のように、抵抗13を通過することなく、FET4の仮想コンデンサに蓄積された電荷を放電することができるので、FET4のゲートには、図6に示すようなゲート電圧がかかる。時点t1において、トランジスタ5がオフとなると同時にFET4はオンとなり、時点t2において、トランジスタ5がオンとなると同時にFET4はオフとなる。
【0032】
次に、この発明が適用された第3の実施形態を説明する。まず、図7Aには、FET2および4のそれぞれのゲートにかかるゲート電圧の特性を示し、図7Bには、トランジスタ3および5のそれぞれのベースにかかるベース電圧の特性を示す。
【0033】
この第3の実施形態では、時点t11において、トランジスタ3および5がオンとなると、FET2および4がオフとなる。このとき、チャージポンプの動作も停止される。そして、時間ΔT経過後の時点t12において、トランジスタ3および5がオフとなる。そして、時点t13において、FET2および4がオンとなり、同時にチャージポンプの動作が開始される。このように、動作させることによって、FETをオフさせたときに、ゲートに耐圧以上の電圧がかかるのを防止する。
【0034】
図8を参照して、この発明が適用された第3の実施形態について説明する。抵抗31は、FET2のゲートとトランジスタ3のコレクタとの間に設けられる。定電圧ダイオード32のアノードは、FET2のゲートと接続され、そのカソードは、定電圧ダイオード33のカソードと接続される。定電圧ダイオード33のアノードは、ダイオード6のカソードと接続される。
【0035】
抵抗34は、FET4のゲートとトランジスタ5のコレクタとの間に設けられる。定電圧ダイオード35のアノードは、FET4のゲートと接続され、そのカソードは、定電圧ダイオード36のカソードと接続される。定電圧ダイオード36のアノードは、ダイオード6のカソードと接続される。
【0036】
このように構成することによって、上述したように、トランジスタ3がオンとなると、FET2がオフとなり、トランジスタ3がオフとなると、定電圧ダイオード32のツェナー電圧を超えるまでFET2はオフのままとなる。そして、定電圧ダイオード32のツェナー電圧を超えるとFET2がオンとなる。同様に、トランジスタ5がオンとなると、FET4がオフとなり、トランジスタ5がオフとなると、定電圧ダイオード35のツェナー電圧を超えるまでFET4はオフのままとなる。そして、定電圧ダイオード35のツェナー電圧を超えるとFET4がオンとなる。
【0037】
図9を参照して、この発明が適用された第3の実施形態の第1の変形例について説明する。定電圧ダイオード41のアノードは、FET4のゲートと接続され、そのカソードは、ダイオード42のカソードと接続される。ダイオード42のアノードは、ダイオード6のカソードと接続される。
【0038】
ダイオード43のアノードは、FET4のゲートと接続され、そのカソードは、定電圧ダイオード44のカソードと接続される。定電圧ダイオード44のアノードは、ダイオード6のカソードと接続される。FET4のゲートは、トランジスタ5のコレクタと接続される。
【0039】
この第3の実施形態の第1の変形例は、トランジスタ5がオンとなると、FET4がオフとなり、トランジスタ5がオフとなると、定電圧ダイオード41のツェナー電圧を超えるまでFET4はオフのままとなる。そして、定電圧ダイオード41のツェナー電圧を超えるとFET2がオンとなる。
【0040】
図10を参照して、この発明が適用された第3の実施形態の第2の変形例について説明する。定電圧ダイオード51のアノードは、FET4のゲートと接続され、そのカソードは、ダイオード52のカソードと接続される。ダイオード52のアノードは、ダイオード6のカソードと接続される。FET4のゲートは、トランジスタ5のコレクタと接続される。
【0041】
このように、第3の実施形態、第3の実施形態の第1および第2の変形例に示す回路構成にすれば、FET2および4のそれぞれのゲート・ソースの間の耐圧安全回路を用いないで良い。
【0042】
この第3の実施形態の第2の変形例は、トランジスタ5がオンとなると、FET4がオフとなり、トランジスタ5がオフとなると、定電圧ダイオード51のツェナー電圧を超えるまでFET4はオフのままとなる。そして、定電圧ダイオード51のツェナー電圧を超えるとFET4がオンとなる。
【0043】
図11を参照して、この発明が適用された第3の実施形態の第3の変形例について説明する。抵抗56は、FET4のゲートとダイオード6のカソードとの間に設けられる。
【0044】
この第3の実施形態の第3の変形例は、二次電池1の端子電圧が高くなると、抵抗34および56の選定と、トランジスタ5のオンする期間、いわゆるパルス幅を変えることによって対応することができる。
【0045】
図12を参照して、この発明の第4の実施形態について説明する。チャージポンプ回路61は、スイッチ回路62、64、65、66、67、およびコンデンサ63から構成され、制御回路70によって制御される。
【0046】
直列に接続されるスイッチ回路62、64、およびコンデンサ63は、二次電池1と並列に設けられる。スイッチ回路62およびコンデンサ63の接続点と、FET2のゲートとの間に、スイッチ回路65が設けられる。スイッチ回路62およびコンデンサ63の接続点と、FET4のゲートとの間に、スイッチ回路66が設けられる。コンデンサ63およびスイッチ回路64の接続点と、FET2のソースとの間に、スイッチ回路67が設けられる。
【0047】
抵抗68は、FET2のソース・ゲートの間に設けられる。FET2のゲート・ソースの間には、容量が大きい仮想コンデンサ71ができる。抵抗69は、FET4のソース・ゲートの間に設けられる。FET4のゲート・ソースの間には、容量が大きい仮想コンデンサ72ができる。
【0048】
まず、仮想コンデンサ71を充電する場合、スイッチ回路62および64をオンとし、コンデンサ63に充電する。そして、スイッチ回路62および64をオフとし、スイッチ回路65および67をオンとする。従って、コンデンサ63に蓄えられた電気エネルギーによって、仮想コンデンサ71が充電される。
【0049】
同様に、仮想コンデンサ72を充電する場合、スイッチ回路62および64をオンとし、コンデンサ63に充電する。そして、スイッチ回路62および64をオフとし、スイッチ回路66および67をオンとする。従って、コンデンサ63に蓄えられた電気エネルギーによって、仮想コンデンサ72が充電される。
【0050】
このように、仮想コンデンサ71および72を、チャージポンプ回路61で個別に充電するようにしたものである。このとき、抵抗68および69の抵抗値は、高く設定しても図6に示すように、FET2および4をオフすることができる。
【0051】
図13を参照して、この発明の第5の実施形態について説明する。PNP型のトランジスタ81のエミッタは、FET2のゲートと接続され、そのコレクタは、FET2のソースと接続され、そのベースは、抵抗82を介してトランジスタ3のコレクタと接続される。PNP型のトランジスタ83のエミッタは、FET4のゲートと接続され、そのコレクタは、FET4のソースと接続され、そのベースは、抵抗84を介してトランジスタ5のコレクタと接続される。トランジスタ3および5は、制御回路85によって制御される。
【0052】
この制御回路85によって、トランジスタ3がオンすると、トランジスタ81のベース電流が、仮想コンデンサ71、トランジスタ81、抵抗82、トランジスタ3、およびダイオード6の順序で流れて、トランジスタ81をオンさせる。トランジスタ81がオンすると、仮想コンデンサ71に蓄えられた電気エネルギーは放電し、FET2がオフとなる。
【0053】
同様に、制御回路85によって、トランジスタ5がオンすると、トランジスタ83のベース電流が、仮想コンデンサ72、トランジスタ83、抵抗84、トランジスタ5、およびダイオード6の順序で流れて、トランジスタ83をオンさせる。トランジスタ83がオンすると、仮想コンデンサ72に蓄えられた電気エネルギーは放電し、FET4がオフとなる。
【0054】
この第5の実施形態は、トランジスタ81および83の駆動にダイオード6を使用するものである。
【0055】
図14を参照して、この発明の第6の実施形態について説明する。N型のFET91のドレインは、二次電池1の正極側と接続され、そのソースは、N型のFET96のソースと接続される。N型のFET101のドレインは、FET96のドレインと接続され、そのソースは、N型のFET106のソースと接続される。このように、二次電池1の正極側にFET91、96、101、および106が設けられる。
【0056】
PNP型のトランジスタ92のエミッタは、FET91のゲートと接続され、そのコレクタは、FET91のソースと接続され、そのベースは、抵抗93を介してNPN型のトランジスタ111のコレクタと接続される。FET91のゲート・ソースの間には、仮想コンデンサ94ができる。ダイオード95のカソードは、FET91のソースと接続され、そのアノードは、二次電池1の負極側と接続される。
【0057】
PNP型のトランジスタ97のエミッタは、FET96のゲートと接続され、そのコレクタは、FET96のソースと接続され、そのベースは、抵抗98を介してトランジスタ111のコレクタと接続される。FET96のゲート・ソースの間には、仮想コンデンサ99ができる。
【0058】
PNP型のトランジスタ102のエミッタは、FET101のゲートと接続され、そのコレクタは、FET101のソースと接続され、そのベースは、抵抗103を介してトランジスタ111のコレクタと接続される。FET101のゲート・ソースの間には、仮想コンデンサ104ができる。ダイオード105のカソードは、FET101のソースと接続され、そのアノードは、二次電池1の負極側と接続される。
【0059】
PNP型のトランジスタ107のエミッタは、FET106のゲートと接続され、そのコレクタは、FET106のソースと接続され、そのベースは、抵抗108を介してトランジスタ111のコレクタと接続される。FET106のゲート・ソースの間には、仮想コンデンサ109ができる。
【0060】
トランジスタ111のエミッタは、二次電池1の負極側と接続され、そのベースは、制御回路112と接続される。また、制御回路112は、二次電池1の負極側とも接続される。
【0061】
この第6の実施形態では、制御回路112によって、トランジスタ111がオンすると、トランジスタ92のベース電流が、仮想コンデンサ94、トランジスタ92、抵抗93、トランジスタ111、およびダイオード95の順序で流れて、トランジスタ92をオンさせる。トランジスタ92がオンすると、仮想コンデンサ94に蓄えられた電気エネルギーは放電し、FET91がオフとなる。
【0062】
また、制御回路112によって、トランジスタ111がオンすると、トランジスタ97のベース電流が、仮想コンデンサ99、トランジスタ97、抵抗98、トランジスタ111、およびダイオード95の順序で流れて、トランジスタ97をオンさせる。トランジスタ97がオンすると、仮想コンデンサ99に蓄えられた電気エネルギーは放電し、FET96がオフとなる。
【0063】
同様に、制御回路112によって、トランジスタ111がオンすると、トランジスタ102のベース電流が、仮想コンデンサ104、トランジスタ102、抵抗103、トランジスタ111、およびダイオード105の順序で流れて、トランジスタ102をオンさせる。トランジスタ102がオンすると、仮想コンデンサ104に蓄えられた電気エネルギーは放電し、FET101がオフとなる。
【0064】
また、制御回路112によって、トランジスタ111がオンすると、トランジスタ107のベース電流が、仮想コンデンサ109、トランジスタ107、抵抗108、トランジスタ111、およびダイオード105の順序で流れて、トランジスタ107をオンさせる。トランジスタ107がオンすると、仮想コンデンサ109に蓄えられた電気エネルギーは放電し、FET106がオフとなる。このように、トランジスタ111をオンすることによって、FET91、96、101、および106がオフとなる。
【0065】
図15を参照して、この発明の第6の実施形態の変形例について説明する。この変形例は、第6の実施形態に示す回路からトランジスタ92、97、102、および107を取り除いて、ダイオード116および117を設けるようにした一例である。ダイオード116のアノードは、抵抗93を介してFET91のゲートと、抵抗98を介してFET96のゲートと接続され、そのカソードは、トランジスタ111のコレクタと接続される。ダイオード117のアノードは、抵抗103を介してFET101のゲートと、抵抗108を介してFET106のゲートと接続され、そのカソードは、トランジスタ111のコレクタと接続される。
【0066】
ダイオード116および117は、FET91および96と、FET101および106とを分離するために用いられている。なお、この第6の実施形態の変形例も、上述した第6の実施形態と同様の動作となり、トランジスタ111をオンすることによって、FET91、96、101、および106がオフとなる。
【0067】
図16を参照して、この発明の第7の実施形態について説明する。この第7の実施形態では、上述した実施形態と同様に充電制御用のP型のFETと、放電制御用のP型のFETとの間にダイオードを設けた一例である。P型のFET121のドレインは、二次電池1の負極側と接続され、そのソースは、P型のFET126のソースと接続され、そのゲートは、抵抗122を介してPNP型のトランジスタ123のコレクタと接続される。FET124のゲート・ソースの間には、仮想コンデンサ124ができる。
【0068】
FET126のゲートは、抵抗127を介してPNP型のトランジスタ128のコレクタと接続される。FET126のゲート・ソースの間には、仮想コンデンサ129ができる。このように、二次電池1の負極側にFET121および126が設けられる。
【0069】
トランジスタ123のエミッタは、二次電池1の正極側と接続され、そのベースは、制御回路130と接続される。トランジスタ128のエミッタは、二次電池1の正極側と接続され、そのベースは、制御回路130と接続される。ダイオード125のアノードは、FET121のソースと接続され、そのカソードは、二次電池1の正極側と接続される。
【0070】
この第7の実施形態では、同じようにダイオードを設けてもN型のFETと同じようにP型のFETを制御することができる。
【0071】
また、従来図17に示すように、放電制御用のP型のFET131と、充電制御用のP型のFET132とが二次電池1の正極側に設けられるが、上述した実施形態のように、ダイオードを使用することによって、N型のFETを使用しても同様の配列にすることができる。
【0072】
図18に示すように、N型のFET136のドレインは二次電池1の正極側と接続され、そのソースは、N型のFET137のソースと接続される。ダイオード138のカソードは、FET136のソースと接続され、そのアノードは、二次電池1の負極側と接続される。このように、ダイオード138を使用することによって、上述した実施形態では、放電制御用のP型のFET131と、充電制御用のP型のFET132と同様の配列にすることができる。
【0073】
この発明は、上述したこの発明の一実施形態等に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
【0074】
【発明の効果】
この発明に依れば、ダイオードを使用することによって、P型のFETと比べて特性の良いN型のFETを使用して保護回路を構成することができる。また、ダイオードを使用することによって、抵抗を通過させず、FETのゲート・ソース間にできる仮想コンデンサに蓄積された電荷を放電することができる。
【図面の簡単な説明】
【図1】この発明が適用された第1の実施形態について説明するための回路図である。
【図2】この発明が適用された第2の実施形態について説明するための回路図である。
【図3】この発明が適用された第2の実施形態について説明するための回路図である。
【図4】この発明が適用された第2の実施形態の充電制御の一例について説明するための回路図である。
【図5】この発明が適用された第2の実施形態の放電制御の一例について説明するための回路図である。
【図6】この発明が適用された実施形態について説明するための特性図である。
【図7】この発明が適用された第3の実施形態について説明するための特性図である。
【図8】この発明が適用された第3の実施形態について説明するための回路図である。
【図9】この発明が適用された第3の実施形態の第1の変形例について説明するための回路図である。
【図10】この発明が適用された第3の実施形態の第2の変形例について説明するための回路図である。
【図11】この発明が適用された第3の実施形態の第3の変形例について説明するための回路図である。
【図12】この発明が適用された第4の実施形態について説明するための回路図である。
【図13】この発明が適用された第5の実施形態について説明するための回路図である。
【図14】この発明が適用された第6の実施形態について説明するための回路図である。
【図15】この発明が適用された第6の実施形態の変形例について説明するための回路図である。
【図16】この発明が適用された第7の実施形態について説明するための回路図である。
【図17】従来のP型を使用した保護回路について説明するための回路図である。
【図18】この発明が適用された実施形態について説明するための回路図である。
【図19】従来のP型を使用した保護回路について説明するための回路図である。
【図20】従来のN型を使用した保護回路について説明するための回路図である。
【図21】従来のN型を使用した保護回路について説明するための特性図である。
【図22】従来のN型を使用した保護回路について説明するための回路図である。
【符号の説明】
1・・・二次電池、2、4・・・N型のFET、3、5・・・NPN型のトランジスタ、6・・・ダイオード、7・・・ドライブ回路、8・・・チャージポンプ回路8、11・・・電圧源、12、13・・・抵抗
Claims (2)
- 正極及び負極を有する二次電池と、
各々がゲート、ドレイン及びソースを有する第1及び第2のN型電界効果トランジスタと、
上記第1および第2のN型電界効果トランジスタのそれぞれのゲートと上記二次電池の負極側との間に接続されると共に、上記第1及び第2のN型電界効果トランジスタをオン/オフする第1及び第2のスイッチング素子と、
上記第1及び第2のスイッチング素子を制御するドライブ手段と、
第1及び第2の出力端子と、
ダイオードとを有し、
前記二次電池の正極側に第1のN型電界効果トランジスタのドレインが接続され、上記第1のN型電界効果トランジスタのソースと第2のN型電界効果トランジスタのソースが接続され、上記第2のN型電界効果トランジスタのドレインが前記第1の出力端子として導出されると共に、上記二次電池の負極側が前記第2の出力端子として導出され、
上記第1および第2のN型電界効果トランジスタの互いのソース接続点と、上記第1および第2のN型電界効果トランジスタのそれぞれのゲートとの間に、上記第1および第2のN型電界効果トランジスタのソース電位より高いゲート電位を与えるチャージポンプ電圧源が第1および第2の抵抗を介して接続され、
上記チャージポンプ電圧源の負極側に上記ダイオードのカソードが接続され、上記ダイオードのアノードが上記二次電池の負極側に接続されると共に、上記第1及び第2のN型電界効果トランジスタのオフ時には、上記チャージポンプ電圧源の動作を停止する
ようにしたことを特徴とする電界効果トランジスタのドライブ回路。 - 請求項1において、
上記第1及び第2のN型電界効果トランジスタの各ゲートに定電圧ダイオードが接続され、
上記第1及び第2のスイッチング素子がオンの時、上記第1及び第2のN型電界効果トランジスタがオフにされると共に、上記第1及び第2のスイッチング素子がオフの時、上記定電圧ダイオードのツエナー電圧を超えた時に上記第1及び第2のN型電界効果トランジスタをオンにするようにしたことを特徴とする電界効果トランジスタのドライブ回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003186657A JP4150297B2 (ja) | 2003-06-30 | 2003-06-30 | 電界効果トランジスタのドライブ回路 |
KR1020040047184A KR101089206B1 (ko) | 2003-06-30 | 2004-06-23 | 전계효과 트랜지스터의 구동기 회로 |
US10/874,244 US7202633B2 (en) | 2003-06-30 | 2004-06-24 | Driving circuit for field effect transistor |
TW093119556A TWI241726B (en) | 2003-06-30 | 2004-06-30 | Driving circuit for FETs |
CNB2004100550065A CN1307796C (zh) | 2003-06-30 | 2004-06-30 | 场效应晶体管的驱动电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003186657A JP4150297B2 (ja) | 2003-06-30 | 2003-06-30 | 電界効果トランジスタのドライブ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005026732A JP2005026732A (ja) | 2005-01-27 |
JP4150297B2 true JP4150297B2 (ja) | 2008-09-17 |
Family
ID=34185727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003186657A Expired - Fee Related JP4150297B2 (ja) | 2003-06-30 | 2003-06-30 | 電界効果トランジスタのドライブ回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7202633B2 (ja) |
JP (1) | JP4150297B2 (ja) |
KR (1) | KR101089206B1 (ja) |
CN (1) | CN1307796C (ja) |
TW (1) | TWI241726B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7167296B2 (ja) | 2017-08-31 | 2022-11-08 | パイオニア株式会社 | 振動子ユニット |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4511445B2 (ja) * | 2005-10-26 | 2010-07-28 | 三洋電機株式会社 | パック電池 |
ATE545202T1 (de) * | 2009-03-03 | 2012-02-15 | St Microelectronics Grenoble | Analogschalter |
WO2014024337A1 (ja) * | 2012-08-10 | 2014-02-13 | パナソニック株式会社 | バッテリー装置およびバッテリー制御装置 |
KR20150010871A (ko) * | 2013-07-19 | 2015-01-29 | 삼성전자주식회사 | 전력 제어 장치 및 이를 구비하는 화상 형성 장치 |
KR101733740B1 (ko) | 2016-01-07 | 2017-05-08 | 삼성에스디아이 주식회사 | 배터리 보호 회로 |
JP6668897B2 (ja) * | 2016-04-05 | 2020-03-18 | 株式会社オートネットワーク技術研究所 | 給電制御装置 |
CN110431723B (zh) * | 2017-03-10 | 2023-06-09 | 株式会社村田制作所 | 电池装置、电池管理装置、电子设备、电动车辆、蓄电装置及电力系统 |
CN107809231B (zh) * | 2017-09-25 | 2021-07-30 | 上海卫星工程研究所 | 星载加热片功率场效应驱动控制及状态采集电路及方法 |
KR102400459B1 (ko) * | 2019-01-14 | 2022-05-20 | (주)팔콘시스템 | 트랜지스터 드라이버 회로 |
CN111884489B (zh) * | 2019-05-03 | 2022-03-11 | 台达电子工业股份有限公司 | 电力电路以及驱动电路 |
KR102084192B1 (ko) * | 2019-09-10 | 2020-03-03 | 금호이앤지 (주) | 브리지리스 회로를 이용한 에너지 효율 향상 시스템 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58168893U (ja) * | 1982-05-07 | 1983-11-10 | 株式会社牧野フライス製作所 | 放電加工用パルス電源装置 |
JPH02113622A (ja) * | 1988-10-21 | 1990-04-25 | Nec Corp | Mosfetトランジスタ駆動回路 |
JPH0487373A (ja) * | 1990-07-31 | 1992-03-19 | Fujitsu Ltd | 半導体装置 |
JPH04150765A (ja) * | 1990-10-12 | 1992-05-25 | Matsushita Electric Ind Co Ltd | Dc―dcコンバータ |
US5789902A (en) * | 1996-02-22 | 1998-08-04 | Hitachi Metals, Ltd. | Bi-direction current control circuit for monitoring charge/discharge of a battery |
JPH09289734A (ja) * | 1996-04-22 | 1997-11-04 | Hitachi Metals Ltd | 電池監視回路 |
KR20010106448A (ko) * | 1998-08-18 | 2001-11-29 | 추후제출 | 드라이버 회로 |
JP2001027909A (ja) * | 1999-07-13 | 2001-01-30 | Mitsubishi Electric Corp | スイッチ駆動装置 |
US6222346B1 (en) * | 1999-08-18 | 2001-04-24 | Matsushita Electric Industrial Co., Ltd. | Battery protection device |
JP4491917B2 (ja) * | 2000-06-02 | 2010-06-30 | ソニー株式会社 | バッテリパック |
JP2003079058A (ja) | 2001-09-04 | 2003-03-14 | Matsushita Electric Ind Co Ltd | 電池パック |
EP1320168A1 (en) * | 2001-12-12 | 2003-06-18 | Dialog Semiconductor GmbH | Power switch for battery protection |
-
2003
- 2003-06-30 JP JP2003186657A patent/JP4150297B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-23 KR KR1020040047184A patent/KR101089206B1/ko not_active IP Right Cessation
- 2004-06-24 US US10/874,244 patent/US7202633B2/en not_active Expired - Fee Related
- 2004-06-30 TW TW093119556A patent/TWI241726B/zh not_active IP Right Cessation
- 2004-06-30 CN CNB2004100550065A patent/CN1307796C/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7167296B2 (ja) | 2017-08-31 | 2022-11-08 | パイオニア株式会社 | 振動子ユニット |
Also Published As
Publication number | Publication date |
---|---|
JP2005026732A (ja) | 2005-01-27 |
TWI241726B (en) | 2005-10-11 |
US20050116764A1 (en) | 2005-06-02 |
KR20050005772A (ko) | 2005-01-14 |
TW200515625A (en) | 2005-05-01 |
CN1307796C (zh) | 2007-03-28 |
US7202633B2 (en) | 2007-04-10 |
KR101089206B1 (ko) | 2011-12-05 |
CN1578142A (zh) | 2005-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN212543359U (zh) | 单晶圆电池保护电路、电池充放电电路及便携式电子设备 | |
US10756550B2 (en) | Battery protection circuit module and battery pack comprising same | |
KR102285228B1 (ko) | 이차전지 보호 회로, 이차전지 보호 장치, 전지 팩 및 이차전지 보호 회로의 제어 방법 | |
KR100993236B1 (ko) | 백게이트 전압 생성 회로, 4 단자 백게이트 스위칭 fet및 이를 이용한 충방전 보호 회로 | |
JP4150297B2 (ja) | 電界効果トランジスタのドライブ回路 | |
KR102246769B1 (ko) | 배터리 팩 및 이를 포함하는 전기 청소기 | |
KR102649721B1 (ko) | 배터리 보호 회로 및 리튬 배터리 시스템 | |
CN110021978B (zh) | 电池包及其电池管理系统和放电方法 | |
KR102515881B1 (ko) | 배터리 보호회로 및 이를 갖는 배터리 팩 | |
JP2925241B2 (ja) | 充電式電池装置 | |
JP2000102182A (ja) | 2次電池の過充電・過放電防止回路 | |
JP2004297914A (ja) | パワースイッチング素子の駆動回路 | |
TWI807862B (zh) | 應用於電池模組之保護開關上的驅動電路 | |
US20230198519A1 (en) | Relay driving circuit and battery system having the same | |
US20220216702A1 (en) | Pre-charge circuit and battery system having the same | |
JP3525433B2 (ja) | バッテリの過放電防止回路、及び、バッテリの過放電防止方法 | |
JP2005027365A (ja) | 電池パック | |
JP2020501492A (ja) | バッテリパックの通信システム、及びそれを含むバッテリパック | |
TW202040900A (zh) | 半導體裝置 | |
CN103683211A (zh) | 电池保护电路及包括其的电池组 | |
JPH08106923A (ja) | バツテリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060206 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060404 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060524 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060706 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060901 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080627 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |