JP3525433B2 - バッテリの過放電防止回路、及び、バッテリの過放電防止方法 - Google Patents
バッテリの過放電防止回路、及び、バッテリの過放電防止方法Info
- Publication number
- JP3525433B2 JP3525433B2 JP2000354964A JP2000354964A JP3525433B2 JP 3525433 B2 JP3525433 B2 JP 3525433B2 JP 2000354964 A JP2000354964 A JP 2000354964A JP 2000354964 A JP2000354964 A JP 2000354964A JP 3525433 B2 JP3525433 B2 JP 3525433B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- battery
- gate
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Description
【０００１】
【発明の属する技術分野】本発明は、バッテリの過放電
防止回路、及び、バッテリの過放電防止方法に関し、特
に、電子回路に電圧を供給するバッテリの過放電を防止
するバッテリの過放電防止回路、及び、バッテリの過放
電防止方法に関する。
防止回路、及び、バッテリの過放電防止方法に関し、特
に、電子回路に電圧を供給するバッテリの過放電を防止
するバッテリの過放電防止回路、及び、バッテリの過放
電防止方法に関する。
【０００２】
【従来の技術】バッテリから電圧が供給される電子回路
を持つ電子機器が豊富に提供されている。その電子機器
の小型化に随伴して高性能・大容量化が進められる。そ
こに用いられるバッテリの寿命・連続動作時間の延長が
求められ、過放電は極力に防止されることが望まれる。
一般に、再充電型のバッテリはその長時間使用によりバ
ッテリ電荷が減少し、それに伴って内部抵抗が増加し出
力電圧が低下する性質がある。バッテリの過放電防止
は、特開平１１−２９９１２１号で知られている。
を持つ電子機器が豊富に提供されている。その電子機器
の小型化に随伴して高性能・大容量化が進められる。そ
こに用いられるバッテリの寿命・連続動作時間の延長が
求められ、過放電は極力に防止されることが望まれる。
一般に、再充電型のバッテリはその長時間使用によりバ
ッテリ電荷が減少し、それに伴って内部抵抗が増加し出
力電圧が低下する性質がある。バッテリの過放電防止
は、特開平１１−２９９１２１号で知られている。
【０００３】長時間使用により、図５に示されるよう
に、バッテリ電圧ＶＢＡＴが低下して、そのバッテリ電
圧ＶＢＡＴが電子回路の動作に必要である電圧を下回れ
ば、電子回路が停止し、バッテリの放電が停止する。バ
ッテリ放電の停止により、バッテリの内部抵抗による電
圧低下がなくなって、一次的にバッテリ電圧が上昇し、
電子回路が再び動作し、その結果、バッテリから電流が
引き出される。このような電流により、内部抵抗による
電圧降下が再び発生してバッテリ電圧が再び低下する。
このような低下が起こると、その電子回路に必要である
動作電圧が不足して、再びその電子回路が停止する繰り
返し現象が起きる。このような繰り返しが続くと、バッ
テリ電荷が減少して電子回路の動作に必要である電圧ま
でバッテリ電圧は上昇できなくなり、遂に電子回路に対
する電流供給が停止する。
に、バッテリ電圧ＶＢＡＴが低下して、そのバッテリ電
圧ＶＢＡＴが電子回路の動作に必要である電圧を下回れ
ば、電子回路が停止し、バッテリの放電が停止する。バ
ッテリ放電の停止により、バッテリの内部抵抗による電
圧低下がなくなって、一次的にバッテリ電圧が上昇し、
電子回路が再び動作し、その結果、バッテリから電流が
引き出される。このような電流により、内部抵抗による
電圧降下が再び発生してバッテリ電圧が再び低下する。
このような低下が起こると、その電子回路に必要である
動作電圧が不足して、再びその電子回路が停止する繰り
返し現象が起きる。このような繰り返しが続くと、バッ
テリ電荷が減少して電子回路の動作に必要である電圧ま
でバッテリ電圧は上昇できなくなり、遂に電子回路に対
する電流供給が停止する。
【０００４】電子回路は一般に内部の能動素子を動作さ
せるためのバイアス回路を有していて、電子回路として
の機能が停止した後にも、その内部バイアス回路にバッ
テリから漏れ電流が流れ込み続ける。つまり、電子回路
の電源端子からみた入力抵抗が有限であるので、回路が
正常動作できない低い電圧でも、このような漏れ電流が
流れる。このため、電子回路の動作が停止した後に、長
時間報知しておけば、漏れ電流が流れ続けて遂にバッテ
リが空になってしまう。
せるためのバイアス回路を有していて、電子回路として
の機能が停止した後にも、その内部バイアス回路にバッ
テリから漏れ電流が流れ込み続ける。つまり、電子回路
の電源端子からみた入力抵抗が有限であるので、回路が
正常動作できない低い電圧でも、このような漏れ電流が
流れる。このため、電子回路の動作が停止した後に、長
時間報知しておけば、漏れ電流が流れ続けて遂にバッテ
リが空になってしまう。
【０００５】このようにバッテリが空になること以外
に、多くの問題点を合わせ持っている。バッテリから放
電電流がバースト的にオンとオフを繰り返して電子回路
に突入電流として流れ込んで、電子回路にダメージを与
える危険がある。無駄な放電は、再充電時間を長くす
る。動作・停止の繰り返しは、電源状態をモニタするＬ
ＥＤを点滅させる。完全放電は、再充電による復旧の回
数を減少させ、バッテリ寿命を短縮することなど、多く
の問題点の存在が指摘されている。
に、多くの問題点を合わせ持っている。バッテリから放
電電流がバースト的にオンとオフを繰り返して電子回路
に突入電流として流れ込んで、電子回路にダメージを与
える危険がある。無駄な放電は、再充電時間を長くす
る。動作・停止の繰り返しは、電源状態をモニタするＬ
ＥＤを点滅させる。完全放電は、再充電による復旧の回
数を減少させ、バッテリ寿命を短縮することなど、多く
の問題点の存在が指摘されている。
【０００６】
【発明が解決しようとする課題】本発明の課題は、バッ
テリが放電し再充電が必要である期間の放電又は過放電
を防止することができるバッテリの過放電防止回路、及
び、バッテリの過放電防止方法を提供することにある。
テリが放電し再充電が必要である期間の放電又は過放電
を防止することができるバッテリの過放電防止回路、及
び、バッテリの過放電防止方法を提供することにある。
【０００７】
【課題を解決するための手段】その課題を解決するため
の手段が、下記のように表現される。その表現中に現れ
る技術的事項には、括弧（）つきで、番号、記号等が添
記されている。その番号、記号等は、本発明の実施の複
数の形態又は複数の実施例のうちの少なくとも１つの実
施の形態又は複数の実施例を構成する技術的事項、特
に、その実施の形態又は実施例に対応する図面に表現さ
れている技術的事項に付せられている参照番号、参照記
号等に一致している。このような参照番号、参照記号
は、請求項記載の技術的事項と実施の形態又は実施例の
技術的事項との対応・橋渡しを明確にしている。このよ
うな対応・橋渡しは、請求項記載の技術的事項が実施の
形態又は実施例の技術的事項に限定されて解釈されるこ
とを意味しない。
の手段が、下記のように表現される。その表現中に現れ
る技術的事項には、括弧（）つきで、番号、記号等が添
記されている。その番号、記号等は、本発明の実施の複
数の形態又は複数の実施例のうちの少なくとも１つの実
施の形態又は複数の実施例を構成する技術的事項、特
に、その実施の形態又は実施例に対応する図面に表現さ
れている技術的事項に付せられている参照番号、参照記
号等に一致している。このような参照番号、参照記号
は、請求項記載の技術的事項と実施の形態又は実施例の
技術的事項との対応・橋渡しを明確にしている。このよ
うな対応・橋渡しは、請求項記載の技術的事項が実施の
形態又は実施例の技術的事項に限定されて解釈されるこ
とを意味しない。
【０００８】本発明によるバッテリの過放電防止回路
は、電子回路（７）とバッテリ（２）の間に介設されバ
ッテリ（２）の第１極側に接続される第１スイッチング
素子（１３）と、バッテリ（２）の正負極間に介設され
る分圧抵抗回路（８）とを含み、第１スイッチング素子
（１３）は、第１スイッチング電圧を有し、分圧抵抗回
路（８）により分圧されるバッテリ電圧の分圧電圧が第
１スイッチング電圧よりも高い条件で動作し、第１スイ
ッチング素子（１３）が動作すれば分圧抵抗回路（８）
により分圧される分圧点（１２）をバッテリ（２）の第
２極側に短絡する第２スイッチング素子（１４）を更に
含み、第２スイッチング素子（１４）は、第２スイッチ
ング電圧を有し、第１スイッチング素子（１３）の電子
回路側の端子電圧が第２スイッチング電圧よりも高い条
件で動作する。バッテリの再充電が必要である期間の放
電が実質的に完全に防止される。
は、電子回路（７）とバッテリ（２）の間に介設されバ
ッテリ（２）の第１極側に接続される第１スイッチング
素子（１３）と、バッテリ（２）の正負極間に介設され
る分圧抵抗回路（８）とを含み、第１スイッチング素子
（１３）は、第１スイッチング電圧を有し、分圧抵抗回
路（８）により分圧されるバッテリ電圧の分圧電圧が第
１スイッチング電圧よりも高い条件で動作し、第１スイ
ッチング素子（１３）が動作すれば分圧抵抗回路（８）
により分圧される分圧点（１２）をバッテリ（２）の第
２極側に短絡する第２スイッチング素子（１４）を更に
含み、第２スイッチング素子（１４）は、第２スイッチ
ング電圧を有し、第１スイッチング素子（１３）の電子
回路側の端子電圧が第２スイッチング電圧よりも高い条
件で動作する。バッテリの再充電が必要である期間の放
電が実質的に完全に防止される。
【０００９】規定された電圧（Ｖ１）より低い電圧で
は、第１スイッチング素子（１３）は動作せず、バッテ
リから電子回路（７）には全く電流が流れず、オン・オ
フの繰り返しは全くない。電子回路（７）に必要である
電圧より低い電圧が電子回路（７）に供給されようとし
た瞬間に、その電圧供給が概ね完全に停止し、無駄に流
れる電流はほぼ完全に零になる。降下する電池電圧（Ｖ
ＢＡＴ）に対応して第１スイッチング素子（１３）が敏
捷に反応して停止し、無駄な電流の流れが更に有効に防
止される。
は、第１スイッチング素子（１３）は動作せず、バッテ
リから電子回路（７）には全く電流が流れず、オン・オ
フの繰り返しは全くない。電子回路（７）に必要である
電圧より低い電圧が電子回路（７）に供給されようとし
た瞬間に、その電圧供給が概ね完全に停止し、無駄に流
れる電流はほぼ完全に零になる。降下する電池電圧（Ｖ
ＢＡＴ）に対応して第１スイッチング素子（１３）が敏
捷に反応して停止し、無駄な電流の流れが更に有効に防
止される。
【００１０】第１スイッチング素子は、第１トランジス
タ（１３）で形成され、第２スイッチング素子は第２ト
ランジスタ（１４）で形成され、その端子電圧は第１ト
ランジスタ（１３）のドレイン側の電圧である。第１ス
イッチング電圧は、第１トランジスタ（１３）のゲート
カット電圧であり、第２スイッチング電圧は、第２トラ
ンジスタ（１４）のゲートカット電圧である。第１トラ
ンジスタ（１３）のゲートカット電圧は、バッテリ
（２）の電圧の上昇点と下降点に高精度に対応して、バ
ッテリ電圧（ＶＢＡＴ）の供給を適正時点で高精度に開
始し、且つ、停止させることができる。
タ（１３）で形成され、第２スイッチング素子は第２ト
ランジスタ（１４）で形成され、その端子電圧は第１ト
ランジスタ（１３）のドレイン側の電圧である。第１ス
イッチング電圧は、第１トランジスタ（１３）のゲート
カット電圧であり、第２スイッチング電圧は、第２トラ
ンジスタ（１４）のゲートカット電圧である。第１トラ
ンジスタ（１３）のゲートカット電圧は、バッテリ
（２）の電圧の上昇点と下降点に高精度に対応して、バ
ッテリ電圧（ＶＢＡＴ）の供給を適正時点で高精度に開
始し、且つ、停止させることができる。
【００１１】第１トランジスタ（１３）はｐチャンネル
ＭＯＳトランジスタ又はｎチャンネルＭＯＳトランジス
タであり、第２トランジスタ（１４）はｎチャンネルＭ
ＯＳトランジスタ又はｐチャンネルＭＯＳトランジスタ
であり、動作の開始と停止が瞬時的である。この場合、
第１トランジスタ（１３）のソースはバッテリの正極側
又は負極側に接続され、第２トランジスタ（１４）のソ
ースはバッテリの負極側又は正極側に接続されることに
なる。その分圧点（１２）は、第１トランジスタ（１
３）のゲートと第２トランジスタ（１４）のドレインに
接続され、第１トランジスタ（１３）のドレインは第２
トランジスタ（１４）のゲートに接続されている。
ＭＯＳトランジスタ又はｎチャンネルＭＯＳトランジス
タであり、第２トランジスタ（１４）はｎチャンネルＭ
ＯＳトランジスタ又はｐチャンネルＭＯＳトランジスタ
であり、動作の開始と停止が瞬時的である。この場合、
第１トランジスタ（１３）のソースはバッテリの正極側
又は負極側に接続され、第２トランジスタ（１４）のソ
ースはバッテリの負極側又は正極側に接続されることに
なる。その分圧点（１２）は、第１トランジスタ（１
３）のゲートと第２トランジスタ（１４）のドレインに
接続され、第１トランジスタ（１３）のドレインは第２
トランジスタ（１４）のゲートに接続されている。
【００１２】本発明によるバッテリの過放電防止方法
は、バッテリ（２）から電子回路（７）にスイッチング
素子（１３）を介して電力を供給すること、時刻ｔ０で
バッテリ（２）を電子回路（７）にスイッチング素子
（１３）を介して接続すること、バッテリ電圧（ＶＢＡ
Ｔ）が規定される電圧に上昇する時刻ｔ１でスイッチン
グ素子（１３）の導通を急峻に開始すること、バッテリ
電圧（ＶＢＡＴ）が規定される電圧に下降する時刻ｔ２
でスイッチング素子（１３）の導通を急峻に停止するこ
ととから構成されている。
は、バッテリ（２）から電子回路（７）にスイッチング
素子（１３）を介して電力を供給すること、時刻ｔ０で
バッテリ（２）を電子回路（７）にスイッチング素子
（１３）を介して接続すること、バッテリ電圧（ＶＢＡ
Ｔ）が規定される電圧に上昇する時刻ｔ１でスイッチン
グ素子（１３）の導通を急峻に開始すること、バッテリ
電圧（ＶＢＡＴ）が規定される電圧に下降する時刻ｔ２
でスイッチング素子（１３）の導通を急峻に停止するこ
ととから構成されている。
【００１３】
【発明の実施の形態】図に対応して、本発明によるバッ
テリの過放電防止回路の実施の形態は、ＢＡＴ（バッテ
リ）とＣＫＴ（電子回路）との間に過放電防止回路が設
けられている。その過放電防止回路１は、図１に示され
るように、ＢＡＴ２の正極側に接続する正極側端子３
と、ＢＡＴ２の負極側に接続する負極側端子４とを介し
て、ＢＡＴ２に接続している。過放電防止回路１は、正
極側出力端子５と、負極側出力端子６とを介して、ＣＫ
Ｔ７に接続している。
テリの過放電防止回路の実施の形態は、ＢＡＴ（バッテ
リ）とＣＫＴ（電子回路）との間に過放電防止回路が設
けられている。その過放電防止回路１は、図１に示され
るように、ＢＡＴ２の正極側に接続する正極側端子３
と、ＢＡＴ２の負極側に接続する負極側端子４とを介し
て、ＢＡＴ２に接続している。過放電防止回路１は、正
極側出力端子５と、負極側出力端子６とを介して、ＣＫ
Ｔ７に接続している。
【００１４】ＢＡＴ２の正電極と負電極の間に、分圧抵
抗回路８が介設されている。分圧抵抗回路８は、高抵抗
の第１抵抗９と高抵抗の第２抵抗１１の直列接続により
形成されている。第１抵抗９は、正電極側に配置され、
第２抵抗１１は負電極側に配置されている。第１抵抗９
と第２抵抗１１によりバッテリ電圧ＶＢＡＴが分圧さ
れ、第１抵抗９と第２抵抗１１との間に分圧点１２が形
成されている。
抗回路８が介設されている。分圧抵抗回路８は、高抵抗
の第１抵抗９と高抵抗の第２抵抗１１の直列接続により
形成されている。第１抵抗９は、正電極側に配置され、
第２抵抗１１は負電極側に配置されている。第１抵抗９
と第２抵抗１１によりバッテリ電圧ＶＢＡＴが分圧さ
れ、第１抵抗９と第２抵抗１１との間に分圧点１２が形
成されている。
【００１５】相補的トランジスタ対が、正極側端子３と
負極側端子４との間に相補的に介設されている。その相
補的トランジスタ対は、第１トランジスタ１３と第２ト
ランジスタ１４とにより構成されている。第１トランジ
スタ１３は、ｐチャンネルＭＯＳトランジスタが例示さ
れている。第２トランジスタ１４は、ｎチャンネルＭＯ
Ｓトランジスタが例示されている。
負極側端子４との間に相補的に介設されている。その相
補的トランジスタ対は、第１トランジスタ１３と第２ト
ランジスタ１４とにより構成されている。第１トランジ
スタ１３は、ｐチャンネルＭＯＳトランジスタが例示さ
れている。第２トランジスタ１４は、ｎチャンネルＭＯ
Ｓトランジスタが例示されている。
【００１６】第１トランジスタ１３のソースは、正極側
端子３に直接に接続されている。第１トランジスタ１３
のドレインは、正極側出力端子５に直接に接続されてい
る。第２トランジスタ１４のソースは、負極側端子４と
負極側出力端子６とに直接に接続されている。第２トラ
ンジスタ１４のゲートは、正極側出力端子５に直接に接
続されている。第１トランジスタ１３のゲートと第２ト
ランジスタ１４のドレインは、直接に分圧点１２に接続
されている。従って、第２トランジスタ１４のゲート
は、第１トランジスタ１３のドレインに直接に接続し、
分圧点１２の分圧電圧が第１トランジスタ１３のゲート
と第２トランジスタ１４のドレインに印加されている。
端子３に直接に接続されている。第１トランジスタ１３
のドレインは、正極側出力端子５に直接に接続されてい
る。第２トランジスタ１４のソースは、負極側端子４と
負極側出力端子６とに直接に接続されている。第２トラ
ンジスタ１４のゲートは、正極側出力端子５に直接に接
続されている。第１トランジスタ１３のゲートと第２ト
ランジスタ１４のドレインは、直接に分圧点１２に接続
されている。従って、第２トランジスタ１４のゲート
は、第１トランジスタ１３のドレインに直接に接続し、
分圧点１２の分圧電圧が第１トランジスタ１３のゲート
と第２トランジスタ１４のドレインに印加されている。
【００１７】分圧抵抗回路８は、第１トランジスタ１３
にバイアス電圧を供給するためのものであり、バイアス
電流を供給するためのものではないから、第１抵抗９と
第２抵抗１１とには高抵抗Ｒ１と高抵抗Ｒ２とがそれぞ
れに適正に与えられている。Ｒ１＋Ｒ２＝１ＭΩであれ
ば、バッテリ電圧ＶＢＡＴが平均的に１２Ｖが仮定さ
れ、分圧抵抗回路８には、１２μＡ（＝１２Ｖ／１Ｍ
Ω）の電流が流れる。バッテリ容量は６００ｍＡＨが通
常に許容され、この場合の電流値は、放電時間換算で５
万時間（＝６００ｍＡＨ／１２μＡ）に相当し、想定さ
れる通常の使用状況では無視し得るほどに小さい値であ
る。
にバイアス電圧を供給するためのものであり、バイアス
電流を供給するためのものではないから、第１抵抗９と
第２抵抗１１とには高抵抗Ｒ１と高抵抗Ｒ２とがそれぞ
れに適正に与えられている。Ｒ１＋Ｒ２＝１ＭΩであれ
ば、バッテリ電圧ＶＢＡＴが平均的に１２Ｖが仮定さ
れ、分圧抵抗回路８には、１２μＡ（＝１２Ｖ／１Ｍ
Ω）の電流が流れる。バッテリ容量は６００ｍＡＨが通
常に許容され、この場合の電流値は、放電時間換算で５
万時間（＝６００ｍＡＨ／１２μＡ）に相当し、想定さ
れる通常の使用状況では無視し得るほどに小さい値であ
る。
【００１８】図２は、第１トランジスタ１３の電流特性
を示している。その横軸は、ソース・ゲート間電圧Ｖｓ
ｇを示し、その縦軸はドレイン電流Ｉｄを示している。
ソース・ゲート間電圧Ｖｓｇがゲートカット電圧Ｖ１を
越えればドレイン電流Ｉｄが流れ、ソース・ゲート間電
圧Ｖｓｇがゲートカット電圧Ｖ１未満であれば第１トラ
ンジスタ１３はオフしていてドレイン電流は流れない。
第１トランジスタ１３のこのようなゲートカット電圧Ｖ
１は、バッテリ電圧ＶＢＡＴの充電電圧値を抵抗分割す
る分圧点１２の電圧以下になるように設定されている。
分圧点１２の電圧であるソース・ゲート間電圧Ｖｓｇが
このように設定されたゲートカット電圧Ｖ１を越えるこ
とが、第１トランジスタ１３がオンするための条件であ
る。
を示している。その横軸は、ソース・ゲート間電圧Ｖｓ
ｇを示し、その縦軸はドレイン電流Ｉｄを示している。
ソース・ゲート間電圧Ｖｓｇがゲートカット電圧Ｖ１を
越えればドレイン電流Ｉｄが流れ、ソース・ゲート間電
圧Ｖｓｇがゲートカット電圧Ｖ１未満であれば第１トラ
ンジスタ１３はオフしていてドレイン電流は流れない。
第１トランジスタ１３のこのようなゲートカット電圧Ｖ
１は、バッテリ電圧ＶＢＡＴの充電電圧値を抵抗分割す
る分圧点１２の電圧以下になるように設定されている。
分圧点１２の電圧であるソース・ゲート間電圧Ｖｓｇが
このように設定されたゲートカット電圧Ｖ１を越えるこ
とが、第１トランジスタ１３がオンするための条件であ
る。
【００１９】第２トランジスタ１４のゲートカット電圧
Ｖ２は、バッテリ電圧ＶＢＡＴの充電電圧から第１トラ
ンジスタ１３のオン電圧を引いた値より以下になるよう
に設定されている。バッテリ電圧ＶＢＡＴの充電電圧か
ら第１トランジスタ１３のソース・ドレイン間電圧を引
いた値が、第２トランジスタ１４のゲートカット電圧Ｖ
２以上になることが、第２トランジスタ１４がオンする
ための条件である。第１トランジスタ１３のオン電圧Ｖ
１と第２トランジスタ１４のオン電圧Ｖ２の間に、大小
関係の制限はない。
Ｖ２は、バッテリ電圧ＶＢＡＴの充電電圧から第１トラ
ンジスタ１３のオン電圧を引いた値より以下になるよう
に設定されている。バッテリ電圧ＶＢＡＴの充電電圧か
ら第１トランジスタ１３のソース・ドレイン間電圧を引
いた値が、第２トランジスタ１４のゲートカット電圧Ｖ
２以上になることが、第２トランジスタ１４がオンする
ための条件である。第１トランジスタ１３のオン電圧Ｖ
１と第２トランジスタ１４のオン電圧Ｖ２の間に、大小
関係の制限はない。
【００２０】図３は、本発明によるバッテリの過放電防
止方法の実施の形態を示している。図３（ａ）は、バッ
テリ電圧ＶＢＡＴと第１トランジスタ１３のソース・ゲ
ート間電圧Ｖｓｇの時間波形を示している。図３（ｂ）
は、バッテリ２から電子回路７に供給される電流（ＣＫ
Ｔ電流）を示している。時刻ｔ０でバッテリが過放電防
止回路１を介してＣＫＴ７に接続される。第１トランジ
スタ１３は、時刻ｔ１まではオフである。第１トランジ
スタ１３のソースとゲートの間には、バッテリ電圧ＶＢ
ＡＴの抵抗分割電圧（分圧点１２の電圧）が印加され
る。第１トランジスタ１３に関して、次式が成立する。 Ｖｓｇ＝ＶＢＡＴ・Ｒ１／（Ｒ１＋Ｒ２）・・・（１）
止方法の実施の形態を示している。図３（ａ）は、バッ
テリ電圧ＶＢＡＴと第１トランジスタ１３のソース・ゲ
ート間電圧Ｖｓｇの時間波形を示している。図３（ｂ）
は、バッテリ２から電子回路７に供給される電流（ＣＫ
Ｔ電流）を示している。時刻ｔ０でバッテリが過放電防
止回路１を介してＣＫＴ７に接続される。第１トランジ
スタ１３は、時刻ｔ１まではオフである。第１トランジ
スタ１３のソースとゲートの間には、バッテリ電圧ＶＢ
ＡＴの抵抗分割電圧（分圧点１２の電圧）が印加され
る。第１トランジスタ１３に関して、次式が成立する。 Ｖｓｇ＝ＶＢＡＴ・Ｒ１／（Ｒ１＋Ｒ２）・・・（１）
【００２１】第１トランジスタ１３がバッテリから受け
る印加電圧が上昇して、時刻ｔ１で、ソース・ゲート間
電圧Ｖｓｇ１がゲートカット電圧Ｖ１を越えると、第１
トランジスタ１３がオンして、正極側出力端子５を介し
てＣＫＴ７に電流が流れる。時刻ｔ１までは、そのゲー
トに電圧が加わっていない第２トランジスタ１４はオフ
しているが、第１トランジスタ１３がオンすれば、第２
トランジスタ１４のゲートに電圧が印加する。このとき
の第２トランジスタ１４のゲートに印加する電圧よりも
第２トランジスタ１４のゲートカット電圧Ｖ２が低く設
定されているので、第２トランジスタ１４もオンする。
第２トランジスタ１４がオンすれば、第２抵抗１１が第
２トランジスタ１４により短絡され、第１トランジスタ
１３のゲートにはほぼバッテリの負電極電位に等しい電
位が印加される。このとき、バッテリ２の正電極から第
１抵抗９に流れる電流の大部分は、第２抵抗１１を通ら
ずに第２トランジスタ１４のドレインからソースに流れ
てＢＡＴ２の負電極に戻る。従って、時刻ｔ１以降で
は、バッテリ電圧ＶＢＡＴはほとんどが第１抵抗９に印
加し、次式が成立する。 Ｖｓｇ１≒ＶＢＡＴ・・・（２）
る印加電圧が上昇して、時刻ｔ１で、ソース・ゲート間
電圧Ｖｓｇ１がゲートカット電圧Ｖ１を越えると、第１
トランジスタ１３がオンして、正極側出力端子５を介し
てＣＫＴ７に電流が流れる。時刻ｔ１までは、そのゲー
トに電圧が加わっていない第２トランジスタ１４はオフ
しているが、第１トランジスタ１３がオンすれば、第２
トランジスタ１４のゲートに電圧が印加する。このとき
の第２トランジスタ１４のゲートに印加する電圧よりも
第２トランジスタ１４のゲートカット電圧Ｖ２が低く設
定されているので、第２トランジスタ１４もオンする。
第２トランジスタ１４がオンすれば、第２抵抗１１が第
２トランジスタ１４により短絡され、第１トランジスタ
１３のゲートにはほぼバッテリの負電極電位に等しい電
位が印加される。このとき、バッテリ２の正電極から第
１抵抗９に流れる電流の大部分は、第２抵抗１１を通ら
ずに第２トランジスタ１４のドレインからソースに流れ
てＢＡＴ２の負電極に戻る。従って、時刻ｔ１以降で
は、バッテリ電圧ＶＢＡＴはほとんどが第１抵抗９に印
加し、次式が成立する。 Ｖｓｇ１≒ＶＢＡＴ・・・（２）
【００２２】一般的には、時刻ｔ０から時刻ｔ１までの
間隔は、一瞬のごく短い時間である。時間の経過ととも
にバッテリ電圧ＶＢＡＴが低下して、時刻ｔ２で第１ト
ランジスタ１３のソース・ゲート電圧Ｖｓｇがゲートカ
ット電圧Ｖ１よりも再び低くなれば、第１トランジスタ
１３はオフして、第１トランジスタ１３のドレイン電流
が停止し、第２トランジスタ１４のゲート電圧が低下し
てゲートカット電圧Ｖ２より低くなって、第２トランジ
スタ１４もオフする。このようにオフする第２トランジ
スタ１４は第２抵抗１１を短絡できないので、第１トラ
ンジスタ１３のソース・ゲート間電圧は式（１）で示さ
れる抵抗分割された値に戻る。従って、第１トランジス
タ１３のソース・ゲート間電圧Ｖｓｇは時刻ｔ２で瞬間
的に縮小する。このような時刻ｔ２の以降では、ＣＫＴ
７に対する給電は停止する。
間隔は、一瞬のごく短い時間である。時間の経過ととも
にバッテリ電圧ＶＢＡＴが低下して、時刻ｔ２で第１ト
ランジスタ１３のソース・ゲート電圧Ｖｓｇがゲートカ
ット電圧Ｖ１よりも再び低くなれば、第１トランジスタ
１３はオフして、第１トランジスタ１３のドレイン電流
が停止し、第２トランジスタ１４のゲート電圧が低下し
てゲートカット電圧Ｖ２より低くなって、第２トランジ
スタ１４もオフする。このようにオフする第２トランジ
スタ１４は第２抵抗１１を短絡できないので、第１トラ
ンジスタ１３のソース・ゲート間電圧は式（１）で示さ
れる抵抗分割された値に戻る。従って、第１トランジス
タ１３のソース・ゲート間電圧Ｖｓｇは時刻ｔ２で瞬間
的に縮小する。このような時刻ｔ２の以降では、ＣＫＴ
７に対する給電は停止する。
【００２３】この停止により、ＢＡＴ２の放電は停止
し、その内部抵抗による電圧降下が止まり、出力電圧が
過渡的に上昇する。このような過渡的昇に伴って上昇す
る第１トランジスタ１３のソース・ゲート間電圧は、そ
のゲートカット電圧Ｖ１よりも低く設定されているの
で、第１トランジスタ１３がオンすることはない。第１
トランジスタ１３がオンしない限り第２トランジスタ１
４はオンせず、このため、第１トランジスタ１３のゲー
ト・ソース間電圧が切り替わって拡大することはない。
し、その内部抵抗による電圧降下が止まり、出力電圧が
過渡的に上昇する。このような過渡的昇に伴って上昇す
る第１トランジスタ１３のソース・ゲート間電圧は、そ
のゲートカット電圧Ｖ１よりも低く設定されているの
で、第１トランジスタ１３がオンすることはない。第１
トランジスタ１３がオンしない限り第２トランジスタ１
４はオンせず、このため、第１トランジスタ１３のゲー
ト・ソース間電圧が切り替わって拡大することはない。
【００２４】このような状態で、ＭＯＳトランジスタで
ある第１トランジスタ１３と第２トランジスタ１４は高
インピーダンスであるので、ＢＡＴ２の放電電流は高抵
抗の第１抵抗９と第２抵抗１１に流れて漏れる電流だけ
であり、その漏れ電流は、既述の通り、無視し得る程度
に少ない。バッテリが再充電されバッテリ電圧が復旧す
れば、既述の通り、ＣＫＴ７に対する給電が再開され
る。
ある第１トランジスタ１３と第２トランジスタ１４は高
インピーダンスであるので、ＢＡＴ２の放電電流は高抵
抗の第１抵抗９と第２抵抗１１に流れて漏れる電流だけ
であり、その漏れ電流は、既述の通り、無視し得る程度
に少ない。バッテリが再充電されバッテリ電圧が復旧す
れば、既述の通り、ＣＫＴ７に対する給電が再開され
る。
【００２５】図４は、本発明によるバッテリの過放電防
止回路の実施の他の形態を示している。本実施の形態
は、既述の実施の形態の第１トランジスタ１３と第２ト
ランジスタ１４とでチャンネルの種類が入れ替わってい
る点と、ＢＡＴ２の正負極が逆に接続されている点とを
除いて、既述の実施の形態に同じである。第１トランジ
スタ１３’は、ｎチャンネルＭＯＳトランジスタであ
り、第２トランジスタ１４’は、ｐチャンネルＭＯＳト
ランジスタである。この場合、既述の実施の形態の正極
側出力端子は負極側出力端子に変わり、既述の負極側出
力端子は正極側出力端子に変わる。
止回路の実施の他の形態を示している。本実施の形態
は、既述の実施の形態の第１トランジスタ１３と第２ト
ランジスタ１４とでチャンネルの種類が入れ替わってい
る点と、ＢＡＴ２の正負極が逆に接続されている点とを
除いて、既述の実施の形態に同じである。第１トランジ
スタ１３’は、ｎチャンネルＭＯＳトランジスタであ
り、第２トランジスタ１４’は、ｐチャンネルＭＯＳト
ランジスタである。この場合、既述の実施の形態の正極
側出力端子は負極側出力端子に変わり、既述の負極側出
力端子は正極側出力端子に変わる。
【００２６】
【発明の効果】本発明によるバッテリの過放電防止回
路、及び、バッテリの過放電防止方法は、不必要時間帯
でバッテリの放電をほぼ完全に停止させることができ
る。
路、及び、バッテリの過放電防止方法は、不必要時間帯
でバッテリの放電をほぼ完全に停止させることができ
る。
【図１】図１は、本発明によるバッテリの過放電防止回
路の実施の形態を示す回路図である。
路の実施の形態を示す回路図である。
【図２】図２は、トランジスタの動作電圧を示すグラフ
である。
である。
【図３】図３は、本発明によるバッテリの過放電防止方
法の動作を示すタイムチャートである。
法の動作を示すタイムチャートである。
【図４】図４は、本発明によるバッテリの過放電防止回
路の実施の他の形態を示す回路図である。
路の実施の他の形態を示す回路図である。
【図５】図５は、公知の電圧、電流を示すタイムチャー
トである。
トである。
１…過放電防止回路
２…バッテリ
３…第１極側
４…第２極側
５．６…電子回路側の端子
７…電子回路
８…分圧抵抗回路
９…高抵抗Ｒ１
１０…高抵抗Ｒ２
１２…分圧点
１３…第１スイッチング素子（第１トランジスタ）
１４…第２スイッチング素子（第２トランジスタ）
Ｖ１…第１スイッチング電圧
Ｖ２…第２スイッチング電圧
ｔ０，ｔ１，ｔ２…時刻
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02J 7/00 - 7/12
H02J 7/00 - 7/36
H02M 10/44
Claims (4)
- 【請求項１】電子回路とバッテリの間に介設され前記バ
ッテリの第１極側に接続される第１スイッチング素子
と、 前記バッテリの正負極間に介設される分圧抵抗回路とを
含み、 前記第１スイッチング素子は、第１スイッチング電圧を
有し、前記分圧抵抗回路により分圧されるバッテリ電圧
の分圧電圧が前記第１スイッチング電圧よりも高い条件
で動作し、 前記第１スイッチング素子が動作すれば前記分圧抵抗回
路により分圧される分圧点を前記バッテリの第２極側に
短絡する第２スイッチング素子を更に含み、 前記第２スイッチング素子は、第２スイッチング電圧を
有し、前記第１スイッチング素子の前記電子回路側の端
子電圧が前記第２スイッチング電圧よりも高い条件で動
作するバッテリの過放電防止回路。 - 【請求項２】前記第１スイッチング素子は第１トランジ
スタで形成され、 前記第２スイッチング素子は第２トランジスタで形成さ
れ、 前記端子電圧は前記第１トランジスタのドレイン側の電
圧であり、 前記第１スイッチング電圧は、前記第１トランジスタの
ゲートカット電圧であり、 前記第２スイッチング電圧は、前記第２トランジスタの
ゲートカット電圧である請求項１のバッテリの過放電防
止回路。 - 【請求項３】前記第１トランジスタはｐチャンネルＭＯ
Ｓトランジスタであり、 前記第２トランジスタはｎチャンネルＭＯＳトランジス
タであり、 前記第１トランジスタのソースは前記バッテリの正極側
に接続され、 前記第２トランジスタのソースは前記バッテリの負極側
に接続され、 前記分圧点は、前記第１トランジスタのゲートと前記第
２トランジスタのドレインに接続され、前記第１トラン
ジスタのドレインは前記第２トランジスタのゲートに接
続されている請求項２のバッテリの過放電防止回路。 - 【請求項４】前記第１トランジスタはｎチャンネルＭＯ
Ｓトランジスタであり、 前記第２トランジスタはｐチャンネルＭＯＳトランジス
タであり、 前記第１トランジスタのソースは前記バッテリの負極側
に接続され、 前記第２トランジスタのソースは前記バッテリの正極側
に接続され、 前記分圧点は、前記第１トランジスタのゲートと前記第
２トランジスタのドレインに接続され、前記第１トラン
ジスタのドレインは前記第２トランジスタのゲートに接
続されている請求項２のバッテリの過放電防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000354964A JP3525433B2 (ja) | 2000-11-21 | 2000-11-21 | バッテリの過放電防止回路、及び、バッテリの過放電防止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000354964A JP3525433B2 (ja) | 2000-11-21 | 2000-11-21 | バッテリの過放電防止回路、及び、バッテリの過放電防止方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002165373A JP2002165373A (ja) | 2002-06-07 |
| JP3525433B2 true JP3525433B2 (ja) | 2004-05-10 |
Family
ID=18827465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000354964A Expired - Fee Related JP3525433B2 (ja) | 2000-11-21 | 2000-11-21 | バッテリの過放電防止回路、及び、バッテリの過放電防止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3525433B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4857701B2 (ja) * | 2005-10-07 | 2012-01-18 | 株式会社Ｇｓユアサ | 二次電池の過放電保護回路 |
| JP2010288419A (ja) * | 2009-06-15 | 2010-12-24 | Nippon Telegr & Teleph Corp <Ntt> | 放電制御装置および蓄電池システム |
| KR102402607B1 (ko) * | 2015-09-30 | 2022-05-25 | 엘지디스플레이 주식회사 | 게이트 드라이버 및 이를 이용한 표시장치 |
-
2000
- 2000-11-21 JP JP2000354964A patent/JP3525433B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002165373A (ja) | 2002-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102285228B1 (ko) | 이차전지 보호 회로, 이차전지 보호 장치, 전지 팩 및 이차전지 보호 회로의 제어 방법 | |
| US7719235B2 (en) | Charge/discharge protection circuit and power-supply unit | |
| KR100993236B1 (ko) | 백게이트 전압 생성 회로, 4 단자 백게이트 스위칭 ｆｅｔ및 이를 이용한 충방전 보호 회로 | |
| KR100352400B1 (ko) | 충/방전 제어 회로 및 충전가능한 전원장치 | |
| US6642694B2 (en) | Overcharge protection circuit capable of preventing damage to a charge control switch on flowing an excessive current | |
| JP3298600B2 (ja) | 二次電池保護装置 | |
| JP2872365B2 (ja) | 充電式の電源装置 | |
| US10090690B2 (en) | Secondary battery protection circuit | |
| JPH11242966A (ja) | バッテリパックの保護方法及び装置 | |
| KR100782869B1 (ko) | 전지 팩 | |
| JPH08265985A (ja) | パック電池の充電方法 | |
| US7202633B2 (en) | Driving circuit for field effect transistor | |
| JP2925241B2 (ja) | 充電式電池装置 | |
| JP3525433B2 (ja) | バッテリの過放電防止回路、及び、バッテリの過放電防止方法 | |
| JPH10215518A (ja) | 電源監視ｉｃ及び電池パック | |
| JPH07227045A (ja) | 充電式電源装置 | |
| JP3278487B2 (ja) | 充電式電源装置 | |
| JPH0963597A (ja) | コンデンサーを内蔵するパック電池 | |
| JP2905581B2 (ja) | 充電装置 | |
| TWI807862B (zh) | 應用於電池模組之保護開關上的驅動電路 | |
| JPH11187578A (ja) | 二次電池保護回路 | |
| JPH0223068Y2 (ja) | ||
| JP4461067B2 (ja) | 乾電池保護回路 | |
| CN117277753A (zh) | 应用于电池模块的保护开关上的驱动电路 | |
| JPH09285033A (ja) | 二次電池の充電制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040126 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040208 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |