JP2016039477A - 駆動制御装置 - Google Patents
駆動制御装置 Download PDFInfo
- Publication number
- JP2016039477A JP2016039477A JP2014161316A JP2014161316A JP2016039477A JP 2016039477 A JP2016039477 A JP 2016039477A JP 2014161316 A JP2014161316 A JP 2014161316A JP 2014161316 A JP2014161316 A JP 2014161316A JP 2016039477 A JP2016039477 A JP 2016039477A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- drive
- gate
- diode structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Abstract
【課題】トランジスタ構造とダイオード構造とが同一の半導体基板に形成された逆導通性パワーデバイスを駆動するときに、損失を改善できるようにした駆動制御装置を提供する。【解決手段】駆動制御部は、駆動信号FLがアクティブレベル「H」の期間中に半導体素子のダイオード構造に電流が所定電流よりも大きく流れている第1段階であると推定すると、通常の駆動電圧を遮断した第1電圧V1(=0)をゲート駆動電圧VGLとして出力する(期間T1)。また、駆動制御部は、ダイオード構造に電流が所定電流よりも少なく流れている又は全く流れない第3段階であると推定すると、通常の駆動電圧となる第2電圧V2をゲート駆動電圧VGLとして出力する(期間T7)。また、駆動制御部は、第1段階と第3段階の間の第2段階のときには、第1電圧V1と第2電圧V2との中間の第3電圧V3をゲート駆動電圧VGLとして出力する(期間T2、T6)。【選択図】図6
Description
本発明は、絶縁ゲート型のトランジスタ構造とダイオード構造とが形成された半導体素子の駆動制御装置に関する。
絶縁ゲート型のトランジスタ構造とダイオード構造とが同一の半導体基板に形成され、トランジスタ構造の通電電極(例えばコレクタ、エミッタ)とダイオード構造の通電電極(例えばカソード、アノード)とが共通の電極とされた半導体素子がある。この半導体素子は、ダイオード構造に電流が流れている状態でゲート駆動電圧が印加されると、チャネルが形成されてホールの注入が抑制されるので、導通損失が増大するという特性を有している。
そこで、オン指令信号が与えられている期間、トランジスタ構造のセンス素子に流れる電流としきい値とを比較してダイオード構造に電流が流れているか否かを判定し、電流が流れているときにはゲート駆動電圧を遮断し、流れていないときにはゲート駆動電圧を印加する駆動制御を実行することが提案されている(例えば、特許文献1参照)。
ゲート駆動電圧の遮断制御は、ダイオード構造に電流が流れているときに行うことが望ましい。しかし、ダイオード構造の順方向に電流が流れているか正確に極性判定することは困難性を要する。これは、例えばフィードバック制御を行うときのフィードバック回路の制御遅延誤差、フィードバック検出誤差などが存在するためである。
このような場合、極性判定に用いるしきい値についてマージンを見込んで設定すると良いが、しきい値にマージンを大きく見込んでしまうと、ダイオード構造の順方向に電流が流れているにも関わらず駆動電圧を遮断できない不感帯が増加してしまう。従来技術を適用すると、この不感帯では通常の駆動電圧を印加してしまうため損失が増加してしまう。
本発明の目的は、トランジスタ構造とダイオード構造とが同一の半導体基板に形成された逆導通性パワーデバイスを駆動するときに、損失を改善できるようにした駆動制御装置を提供することにある。
請求項1に記載した駆動制御装置は、トランジスタ構造とダイオード構造とが同一の半導体基板に形成され、トランジスタ構造の通電電極とダイオード構造の通電電極とが共通の電極とされ制御端子を備えた逆導通性パワーデバイスの駆動制御し負荷に通電制御する駆動制御部を備える。
また、逆導通性パワーデバイスの通電電流または負荷の電流に応じて検出された検出値を複数の基準値と比較する比較部を備えており、駆動制御部は、比較部の比較結果に応じて前記ダイオード構造に流れる電流を少なくとも3以上の複数段階に階段状に分けて推定し、前記ダイオード構造に電流が大きく流れる段階から小さく流れる段階にかけて前記逆導通性パワーデバイスの制御端子に出力する電圧を一方向に段階的に変更する。
したがって、例えばダイオード構造に電流が大きく流れる段階のときには逆導通性パワーデバイスの制御端子に例えば小さい電圧を印加し、ダイオード構造に電流が小さく流れる段階のときには逆導通性パワーデバイスの制御端子に例えば大きい電圧を印加できる。このため、通常の駆動電圧をそのまま印加する場合に比較して損失を改善できる。
請求項2記載の発明によれば、駆動制御部は、逆導通性パワーデバイスの通電電流または負荷の電流に応じて検出された検出値に応じて逆導通性パワーデバイスに駆動電圧を出力するときに、ダイオード構造に流れる電流の減少量に応じて一方向に線形的に変化させる。このため、通常の駆動電圧をそのまま印加する場合に比較して損失を低減できる。
各実施形態において実質的に同一部分には同一符号を付して説明を省略する。
(第1の実施形態)
以下、本発明の第1の実施形態について図1〜図6を参照しながら説明する。図1に示す駆動制御システムZは、モータ等の負荷(図示せず)を駆動するものであり電力変換装置などとして用いられる。半導体素子1A、1Bは、それぞれ、逆導通性パワーデバイスとして構成され、これらの半導体素子1A、1Bは高電位側の直流電源線2と低電位側の直流電源線3との間に出力端子Ntを挟んで直列に配されたハーフブリッジ回路4を構成している。
(第1の実施形態)
以下、本発明の第1の実施形態について図1〜図6を参照しながら説明する。図1に示す駆動制御システムZは、モータ等の負荷(図示せず)を駆動するものであり電力変換装置などとして用いられる。半導体素子1A、1Bは、それぞれ、逆導通性パワーデバイスとして構成され、これらの半導体素子1A、1Bは高電位側の直流電源線2と低電位側の直流電源線3との間に出力端子Ntを挟んで直列に配されたハーフブリッジ回路4を構成している。
半導体素子1A、1Bは互いに同一構造を有しており、例えば絶縁ゲート型のトランジスタ構造5とダイオード構造6とが同一の半導体基板に形成された逆導通型IGBT(RC−IGBT)である。トランジスタ構造5の通電電極(コレクタ、エミッタ)とダイオード構造6の通電電極(カソード、アノード)は共通の電極15、18とされている。
このメイン素子に加え、図2に示すようにメイン素子に流れる電流に比例した微小な電流を流すトランジスタ構造5sとダイオード構造6sとからなるセンス素子が形成されている。図1ではメイン素子とセンス素子を簡易的に表している。半導体素子1A、1Bのセンス端子S1、S2間には、それぞれセンス抵抗7A、7Bが接続されている。センス抵抗7A、7Bは、電流検出手段を構成している。
半導体素子1A、1Bの一例として、図3に縦型構造のRC−IGBTを示す。本実施形態のRC−IGBTは、トランジスタ構造とダイオード構造とが同一の半導体基板8に設けられている。半導体基板8は、n−型のシリコン基板により構成されている。
半導体基板8の上面側表層部には、p型のベース層9が形成されている。ベース層9には、当該ベース層9を貫通して半導体基板8に達する深さを持つ複数のトレンチが形成されている。トレンチ内にはポリシリコンが埋め込まれており、これによりトレンチ構造を持つゲート電極10が形成されている。各ゲート電極10には、共通のゲート配線11を通してゲートの駆動電圧が入力される。ゲート電極10は、ベース層9の表層部に沿う一方向に等間隔でストライプ状に設けられている。これにより、ベース層9は、上記一方向に沿って互いに電気的に分離した複数の第1領域12と複数の第2領域13とに区画される。これら第1領域12と第2領域13は交互に配設されており、第2領域13の幅は第1領域12の幅よりも広くなっている。
第1領域12の表層部には、ゲート電極10に隣接してn+型のエミッタ領域14が形成されている。第1領域12の上にはエミッタ電極15が形成されている。エミッタ電極15は、第1領域12のベース層9とエミッタ領域14とに接続されている。第1領域12は、トランジスタ構造5のチャネル領域として動作するとともに、ダイオード構造6のアノード領域として動作する。すなわち、第1領域12に対するエミッタ電極15は、トランジスタ構造5のエミッタ電極およびダイオード構造6のアノード電極となる。
コレクタ領域16(後述)の上方に設けられた第2領域13aは、何れの電極にも接続されていない。カソード領域17(後述)の上方に設けられた第2領域13bは、エミッタ電極15と接続されている。これにより、第2領域13のうちカソード領域17の上方に設けられた第2領域13bだけが、ダイオード構造6のアノード領域として動作する。すなわち、エミッタ電極15は、第2領域13bにおいてダイオード構造6のアノード電極となる。
半導体基板8の下面側表層部には、第2領域13aが形成される範囲(図3に示す破線の左側)に対応してp+型のコレクタ領域16が形成され、第2領域13bが形成される範囲(破線の右側)に対応してn+型のカソード領域17が形成されている。コレクタ領域16とカソード領域17は、コレクタ電極18と接続されている。すなわち、ダイオード構造6のカソード電極は、トランジスタ構造5のコレクタ電極18と共通になっている。半導体基板8とコレクタ領域16およびカソード領域17との間には、n型のフィールドストップ層19が形成されている。
図1に示す駆動制御システムZにおいて、マイクロコンピュータ(マイコン)21は、ハーフブリッジ回路4のハイサイドとローサイドの駆動信号FH、FLを生成するPWM信号生成部22を備えている。駆動信号FH、FLは、ともにアクティブレベルが例えばHレベルとなるが、ハイサイドとローサイドのアクティブレベル間に両サイド共にノンアクティブレベル(例えばLレベル:オフ指令レベル)となる一定幅のデッドタイムを有している。駆動信号FH、FLは、それぞれフォトカプラ23A、23Bを介して駆動IC24A、24Bに入力される。
駆動IC24A、24Bは、それぞれ電流比較部25、マスク部26、およびドライブ部27を備えている。駆動IC24A、24Bはほぼ同一構成であり、異なるところは、ローサイド側の駆動IC24BがグランドE3の電位を基準として動作するのに対し、ハイサイド側の駆動IC24Aが負荷の接続ノードNtの電位を基準として動作するところである。このため、以下では、駆動IC24Aの構成及び結線関係を説明し、駆動IC24Bの構成及び結線関係については説明を省略する。
電流比較部25は、抵抗R11、R12及び抵抗R21、R22によるしきい値電圧生成回路、コンパレータ28及び29を接続して構成される。コンパレータ28の反転入力端子には、抵抗R11、R12により電圧Vrを分圧したしきい値Vt1が第1基準値として入力されている。コンパレータ29の反転入力端子には、抵抗R21、R22により電圧Vrを分圧したしきい値Vt2が第2基準値として入力されている。これらのしきい値Vt1、Vt2は互いに異なる所定値に設定されている。これらのコンパレータ28、29の非反転入力端子には、センス抵抗7Aに流れる電流に応じた検出電圧(検出値相当)が与えられている。
電流比較部25は、センス抵抗7Aに生じるセンス電圧VSHと、しきい値Vt1、Vt2とを比較し、この比較結果をマスク部26に出力する。マスク部26は、ANDゲート30、31、NANDゲート32、33などのゲートを組み合わせて構成される。例えば、ANDゲート30の一方の入力端子にはコンパレータ28の出力が入力され、ANDゲートの他方の入力端子にはコンパレータ29の出力が反転入力されている。NANDゲート32の一方の入力端子には駆動信号FHが入力され、他方の入力端子にはコンパレータ29の出力が入力されている。
また、NANDゲート33の一方の入力端子には駆動信号FHが入力され、他方の入力端子にはANDゲート30の出力が入力されている。ANDゲート31の一方の入力端子にはNANDゲート32の出力が入力されており、他方の入力端子にはNANDゲート33の出力が入力されている。そして、ドライバ部27には、NANDゲート32、33及びANDゲート31の出力が入力されている。
ドライバ部27は、Pチャネル型のMOSトランジスタM1、M2、及び、Nチャネル型のMOSトランジスタM3を備える。このうち、MOSトランジスタM1は、そのソースが直流電源線2に接続されており、ドレインが半導体素子1AのゲートG(制御端子相当)に接続されている。このMOSトランジスタM1のゲートにはNANDゲート32の出力が入力されている。
また、MOSトランジスタM2のソースは直流電源線2の印加電圧とグランド電圧との間の中間の所定電圧が与えられる直流電源線2aに接続されている。また、MOSトランジスタM2のドレインは半導体素子1AのゲートG(制御端子相当)に接続されている。このMOSトランジスタM2のゲートにはNANDゲート33の出力が入力されている。また、MOSトランジスタM3は、そのドレインが半導体素子1AのゲートG(制御端子相当)に接続されており、ソースが基準電位ノードNtに接続されている。このMOSトランジスタM3のゲートにはANDゲート31の出力が入力されている。このようにしてハイサイド側の半導体素子1Aを駆動制御する駆動IC24Aが構成されている。なお、ローサイド側の半導体素子1Bを駆動制御する駆動IC24Bでは、ハイサイド側の基準電位となるノードNtに替えて、直流電源線3のノードを基準電位とする他には異なる点がほとんどないため、その構成説明を省略する。
駆動IC24A、24B内のマスク部26及びドライバ部27が駆動制御部35をそれぞれ構成する。駆動制御装置36Aは駆動IC24Aとセンス抵抗7Aを接続して構成され、駆動制御装置36Bは駆動IC24Bとセンス抵抗7Bを接続して構成される。
次に、主としてローサイド側の駆動制御装置36Bの作用について説明する。なお、ローサイド側の駆動制御装置36Bの作用を説明するが、ハイサイド側の駆動制御装置36Aの作用もほぼ同様となる。RC−IGBTである半導体素子1A、1Bは、ダイオード構造6に電流が流れている状態で通常のゲート駆動電圧VGH、VGLが印加されると、第1領域12にチャネルが形成されてホールの注入が抑制される。このため、図4(a)に示すように、順方向電流Ifが流れているダイオード構造6の順方向電圧VfがΔVfだけ高くなり、ダイオード構造6の導通損失(Vf×If)が増大する。そこで、通常ダイオード構造6に電流が流れているか否かを判定し、ダイオード構造6に電流が流れていると判断したときには、通常のゲート駆動電圧VGH、VGLを遮断するという所謂Vf制御と称される制御を行うと良い。
図5に例えば半導体素子1Bの一周期期間中の通電電流を概略的に示す。この図5に示す正の向きの電流は、エミッタ電極15からコレクタ電極18に向けてダイオード構造6に流れる電流量を示している。逆に、負の向きの電流は、コレクタ電極18からエミッタ電極15の向きにトランジスタ構造5に流れる電流量を示している。
図5中に示す期間では、図5中の前半の半周期の「ダイオード電流」期間中には、概ね出力端子Ntから負荷の向きに電流が流れることになり、図5中の後半の半周期の「IGBT電流」期間中には概ね負荷から出力端子Ntの向きに電流が流れる。このとき、「ダイオード電流」期間中には、ダイオード構造6を通じて負荷電流(インバータ装置の相電流)が還流する。「IGBT電流」期間中には、駆動信号FLがアクティブレベル「H」となるときにトランジスタ構造5を通じて電流が流れる。これらの半導体素子1Bに流れる電流は、この一周期の期間中を通して、負荷の通電電流の変化が妨げられるように正弦波パルス状に変化する。
前述したVf制御は、駆動信号FLがアクティブレベル「H」となる期間中にダイオード構造6に電流が流れているか否かを高精度に判定して行うと良い。理想的には、ダイオード構造6に電流が0Aを超えて流れていれば、半導体素子1Bに印加する駆動電圧VGLを遮断した第1電圧V1(=0)を半導体素子1BのゲートGに出力し、それ以外のときに通常の駆動電圧(=第2電圧V2)を半導体素子1BのゲートGに出力すると良い。
先に説明した図5中の半導体素子1Bの電流を参照して説明すれば、正弦波パルス状に変化する一周期の電流変化のうち、ダイオード構造6に流れる電流の絶対値が所定電流より大きい段階(第1段階)のときには、駆動電圧VGLを遮断するVf制御を行うことは容易となる。また、トランジスタ構造5の電流の絶対値が所定電流より大きい段階(第3段階)のときにも、通常の駆動電圧VGLを出力制御することは容易となる。
これらの期間中における半導体素子1B中の電流変化は、正弦波パルス状に変化する一周期変化のうちで振幅が大きく変化する期間であるため、半導体素子1Bの中のダイオード構造6に電流が主に流れているか否かを判断することが容易であるためである。
しかし、駆動制御装置36A、36Bが制御するためのフィードバック遅延時間などの要因から、ある程度の制御遅延時間を考慮したマージンを設けることが通常行われる。このとき例えば、図5中の一周期の変化のうちで特に振幅が小さくなる期間中(図5中の期間Y)にVf制御を行わず、そのまま通常のゲート駆動電圧VGLを半導体素子1BのゲートGに出力する場合もある。このように、通常のゲート駆動電圧VGLを半導体素子1BのゲートGに出力してしまうと、図4(b)にVce-Ic特性を示すように、通常のゲート駆動電圧VGLを印加したときの導通損失特性が悪化する(図4(b)に示す制御不感帯領域Rの実線特性P参照)。この制御不感帯領域Rでは、第1領域12にチャネルが形成されることによりホールの注入が抑制され導通損失が悪化してしまう。
また、図5中の一周期の変化のうちで特に振幅が小さくなる期間中(図5中の期間Y)には、駆動信号FLがアクティブレベルとなっている最中に、ダイオード構造6に流れる電流がゼロを跨ぐ場合もあり電流方向が入れ替わることもある。このような場合、ダイオード構造6に電流が流れているのか否か高精度に判定することが難しく、0Aをしきい値として理想的な制御を実現することが難しい場合もある。
そこで、本実施形態では、このようなことを考慮し、駆動制御部35は、入力される駆動信号FLが「H」となる期間中には半導体素子1Bのダイオード構造6に流れる電流を推定し、半導体素子1Aのダイオード構造6に流れる電流が第2段階と推定されるときには、ゲート駆動電圧VGHとして第1電圧V1と第2電圧V2との中間の第3電圧V3を出力する制御を行う。
以下、詳細例を説明する。図1に示す駆動IC24Bの駆動制御部35は、駆動信号FLを入力したときに通常のゲート駆動電圧VGLの印加(出力)と遮断を行う。また、駆動IC24Bのコンパレータ28、29は、センス抵抗7Bに流れる電流に応じた検出値をしきい値Vt1、Vt2と比較し、駆動制御部35は、センス抵抗7Bの検出値としきい値Vt1、Vt2とのコンパレータ28、29による比較結果に応じて、半導体素子1Bに流れる電流を第1段階〜第3段階に分けて推定する。
ここで、第1段階はダイオード構造6に所定電流よりも大きく電流が流れていると見做す段階であり、第3段階はダイオード構造6に所定電流よりも少なく流れている又は全く流れないと見做す段階であり、第2段階はダイオード構造6に第1段階と第2段階との中間の電流が流れていると見做す段階である。
駆動制御部35は、入力される駆動信号FLがアクティブレベル「H」の期間において、半導体素子1Bのダイオード構造6に流れる電流が第1段階と推定されるときには、例えばゲート駆動電圧VGLを遮断した第1電圧V1(=0V)を出力する制御を行う。また、駆動制御部35は、ダイオード構造6に流れる電流が第3段階と推定されるときには、通常のゲート駆動電圧VGLとなる第2電圧V2を出力する制御を行う。また、駆動制御部35は、半導体素子1Bのダイオード構造6に流れる電流が第2段階と推定されるときには、ゲート駆動電圧VGLとして第1電圧V1と第2電圧V2との中間の第3電圧V3を出力する制御を行う。
ドライバ部27は、MOSトランジスタM1とM2とでは半導体素子1Aのゲート容量を充電するためのソース入力電源電圧が異なっている。これは、MOSトランジスタM1とM2では、そのソース入力電圧が直流電源線2であるか、直流電源線2aであるかの違いがあるためである。直流電源線2aには第2電圧V2(>V1=0V)が入力されており、直流電源線2aには、直流電源線2に入力される第2電圧V2と第1電圧V1(=0V)との中間の第3電圧V3が入力される。このため、マスク部26がMOSトランジスタM1をオンしたときには半導体素子1BのゲートGの駆動電圧VGLを比較的高くでき、マスク部26がMOSトランジスタM2をオンしたときには半導体素子1BのゲートGの駆動電圧VGLを比較的低くできる。また、両者が選択されておらず、且つ、マスク部26がMOSトランジスタM3をオンしたときには、半導体素子1BのゲートGの充電電荷を放電することで駆動電圧VGLを0Vに制御できる。
駆動制御部35は、センス抵抗7Bによる検出値としきい値Vt1、Vt2との比較結果に応じて、駆動信号FLをマスク部26によりマスクし、ドライバ部27により半導体素子1BのゲートGを駆動制御する。この結果、駆動信号FLがアクティブレベル「H」となるときに、駆動制御部35は、センス抵抗7Bによる検出値に応じてダイオード構造6に流れる電流を第1〜第3段階で推定し、ゲートGの駆動電圧VGLを前述した3段階に制御できる。
図6に記載した期間T1〜T8は、図5に示した振幅の低い期間Y中の制御処理及び各ノードの信号波形を拡大して詳細に示している。この図6に示すように、半導体素子1Bのダイオード構造6に電流が大きく流れている期間中には、駆動制御部35は、センス電圧VSLをしきい値電圧Vt1以上であると判定し、例えば駆動信号FLがアクティブレベル「H」であったとしても、マスク部26によりゲート駆動電圧VGLを遮断し第1電圧V1(=0)を出力する(図6の期間T1参照)。このため、例えば図4(a)に示す順方向電圧VfをΔVfだけ低くすることができ、導通損失を低減できる。
その後、相電流が減少し電流しきい値ITH1を下回ると、センス電圧VSLも、しきい値電圧Vt1未満となる。すると、駆動制御部35は、センス電圧VSLをしきい値電圧Vt1未満であると判定する。このとき、センス電圧VSLもしきい値電圧Vt2以上となるときには、駆動制御部35は、マスク部26によりゲート駆動電圧VGLを中間の第3電圧V3(V1<V3<V2)に制御する(図6の期間T2参照)。なお、このとき相電流は電流しきい値ITH1未満ITH2以上となることが想定される。このとき、ダイオード構造6に電流が流れている状態でゲート駆動電圧VGLを通常の駆動電圧となる第2電圧V2よりも低く制御するため、通常の駆動電圧VGL(=V2)を出力する場合に比較してダイオード構造6の順方向電圧Vfを低くでき導通損失を低減できる。その後、駆動信号FLが「L」になると、マスク部26及びドライバ部27によりMOSトランジスタM3をオンさせることで、半導体素子1BのゲートGに注入された電荷を引抜くことができ、この結果、ゲート駆動電圧VGLを第1電圧V1(=0V)に制御できる。デッドタイム期間T3が経過すると駆動信号FHが「H」になる。駆動信号FHが「H」の期間では、詳細説明しないが半導体素子1Aに対するVf制御が行われる(図6のT3期間参照)。
さらにその後、駆動信号FHがノンアクティブレベル「L」になった後、デッドタイム期間T5を経過し、再度駆動信号FLがアクティブレベル「H」になる。このとき、前述と同様に、相電流が電流しきい値ITH2以上ITH1未満であるときには、駆動制御部35は、マスク部26によりゲート駆動電圧VGLを第3電圧V3に制御する(図6の期間T6期間参照)。その後、さらに相電流が減少し、駆動信号FLがアクティブレベル「H」となる期間中に電流しきい値VTH2を下回る(図6に示す期間T6→T7参照)。このとき、駆動制御部35は、センス電圧VSLがしきい値電圧Vt2未満であると判定する。すると駆動制御部は、ダイオード構造6にほぼ又は全く電流が流れていないと推定し、直流電源線2からMOSトランジスタM1を通じてゲート駆動電圧VGLとして通常の駆動電圧VGLとなる第2電圧V2を出力する(図6のT7期間参照)。この結果、通常通り、駆動制御部35は半導体素子1Bを駆動制御できる。その後、駆動信号FLがノンアクティブレベル「L」になると、マスク部26及びドライバ部27によりMOSトランジスタM3をオンさせることで、半導体素子1Bのゲートに注入された電荷を引抜くことができ、この結果、ゲート駆動電圧VGLを第1電圧V1(=0V)に制御できる(図6のT8期間参照)。デッドタイムT8が経過し駆動信号FHがアクティブレベル「H」になればハイサイド側も同様に制御が繰り返される。このように制御が繰り返される。
以上説明したように、本実施形態によれば、駆動IC24Aの駆動制御部35は、駆動信号FLがアクティブレベル「H」の期間中に半導体素子1Bのダイオード構造6に電流が所定電流よりも大きく流れている第1段階であると推定すると、通常の駆動電圧を遮断した第1電圧V1(=0)をゲート駆動電圧VGLとして半導体素子1BのゲートGに出力する。このVf制御により、ダイオード構造6の順方向電圧Vfを低下させることができ、ダイオード構造6の導通損失を低減できる。また、駆動制御部35は、ダイオード構造6に電流が所定電流よりも少なく流れている又は全く流れない第3段階であると推定すると、通常の駆動電圧となる第2電圧V2をゲート駆動電圧VGLとして半導体素子1BのゲートGに出力する。また、駆動制御部35は、第1段階と第3段階の間の第2段階のときには、第1電圧V1と第2電圧V2との中間の第3電圧V3をゲート駆動電圧VGLとして半導体素子1BのゲートGに出力する。このとき、ダイオード構造6に電流が流れている状態でゲート駆動電圧VGLを出力するものの、通常の駆動電圧となる第2電圧V2よりも低い第3電圧V3を出力するため、通常の駆動電圧を印加する場合に比較してダイオード構造6の順方向電圧Vfを低くでき導通損失を低減できる。
このようなゲート駆動電圧VGLを半導体素子1BのゲートGに出力すると、図7に示すVce-Ic特性の実線特性P1に表したように、通常のゲート駆動電圧VGLを印加したときの導通損失特性(図4(b)の実線特性P)に比較して導通損失を低減できる。
従来、ダイオード構造6に電流が流れているにもかかわらず流れていないと判定しVf制御を行わない不感帯を設けていたが、本実施形態の技術を採用すると、従来不感帯としてVf制御していない時間領域においてもVf制御を行うこととしている。この結果、ダイオード構造6に電流が流れている期間中に、ゲート駆動電圧VGL/VGHとして通常より低い第3電圧V3を出力できるようになり、導通損失を低減できる。
コンパレータ28、29のしきい値Vt1、Vt2は予めシミュレーション又は実験などを用いて設定されていることが望ましく、制御遅延時間などの影響を予め見込んで設定されていることが望ましい。なお、図1及び図6に示すセンス電圧Vt2が、電流しきい値ITH2=0Aに一致する場合に理想的な制御を実現できることになるが、前述したフィードバック制御の遅延時間などの影響に応じて、この理想制御を実現することが困難な場合もある。このような場合、図6に示す期間T6及びT7の境界がわずかにずれるものの、しきい値電圧Vt2を適切に調整することで、この影響に応じた損失の増加を極力抑制できる。
(第2実施形態)
図8〜図10は第2実施形態の説明図を示す。第2実施形態では第3電圧V3又は第2電圧V2を出力するときに定電流出力する形態を説明する。
図8には、駆動IC24A、24Bに替わる駆動IC124A、124B、及び、駆動制御装置36A、36Bに替わる駆動制御装置136A、136Bの構成を示す。例えば、図5に示す電流が0を下回りマイナス方向になったときに「IGBT電流」が半導体素子1Bに流れた状態で第1実施形態において説明した制御を行うと、半導体素子1Bをオン制御したときにもゲート駆動電圧VGLを第3電圧V3として出力する場合がある。これは、前述実施形態で説明したフィードバック制御時間の遅延時間のぶれが影響しているためである。
図8〜図10は第2実施形態の説明図を示す。第2実施形態では第3電圧V3又は第2電圧V2を出力するときに定電流出力する形態を説明する。
図8には、駆動IC24A、24Bに替わる駆動IC124A、124B、及び、駆動制御装置36A、36Bに替わる駆動制御装置136A、136Bの構成を示す。例えば、図5に示す電流が0を下回りマイナス方向になったときに「IGBT電流」が半導体素子1Bに流れた状態で第1実施形態において説明した制御を行うと、半導体素子1Bをオン制御したときにもゲート駆動電圧VGLを第3電圧V3として出力する場合がある。これは、前述実施形態で説明したフィードバック制御時間の遅延時間のぶれが影響しているためである。
このとき、ゲート駆動電圧VGLとして第2電圧V2より下げて第3電圧V3を出力してしまうと、半導体素子1Bのオン時間に余分な時間がかかりスイッチング損失が悪化することになる。そこで、本実施形態では、図1に示す回路に替えて図7に示す回路を採用している。この図8に示す電流比較部25は図1に示す電流比較部25と同一であるため、同一符号を付して説明を省略する。また、図8に示すマスク部26aは、図1に示すマスク部26のNANDゲート32、33の出力を反転出力するNOTゲート32a、33aを備えるマスク回路であり、マスク部26と類似の符号を付して示している。
本実施形態では、図1に示すMOSトランジスタM1に替えて図8に定電流駆動部M1aを備え、図1に示すMOSトランジスタM2に替えて図8に定電流駆動部M2aを備える。定電流駆動部M1a及びM2aは同一の回路構成であるものの、供給される直流電源電圧Vr1(≒V3)、Vr2(≒V2)の電圧値が互いに異なる。定電流駆動部M1a及びM2aは同一の回路構成であるため、定電流駆動部M1a内の構成要素の符号の末尾に1を付すと共に、定電流駆動部M2a内の構成要素の符号の末尾に2を付し、以下では、定電流駆動部M1aの構成及び単独の動作説明を行い、定電流駆動部M2aの説明を省略する。本実施形態においては、マスク部26a、定電流駆動部M1a及びM2aにより駆動制御部135が構成される。
定電流駆動部M1aは、定電流源401と、NPNトランジスタ411及び421と、抵抗431及び441と、オペアンプ451と、Pチャネル型のMOSトランジスタ461及び472と、を備え、抵抗481を通じてドライブ用の直流電源電圧Vr1(≒V3)が供給されている。NPNトランジスタ411及び421はカレントミラー接続されており、定電流源401から基準電流を入力し、抵抗441および431の直列接続回路にカレントミラー電流を出力する。抵抗441および431の共通接続ノードはオペアンプ451の非反転入力端子に接続されている。直流電源電圧Vr1の供給端子とオペアンプ451の出力端子との間には、駆動IC124Aの外付けの抵抗481と、MOSトランジスタ461のソースドレインとが直列接続されている。MOSトランジスタ461のゲートはマスク部26aを構成するNOTゲート32aの出力に接続されている。オペアンプ451の反転入力端子は抵抗481及びMOSトランジスタ461のソースの共通接続ノードに接続されている。また、MOSトランジスタ471のゲートはオペアンプ451の出力端子に接続されている。直流電源電圧Vr1の供給端子と半導体素子1BのゲートGとの間には、抵抗481とMOSトランジスタ471のソースドレイン間とが直列接続されている。
ここで、マスク部26aがNOTゲート32aを通じてMOSトランジスタ461をオンすると、MOSトランジスタ471のゲートソース間がほぼ0Vとなり、MOSトランジスタ471はオフし、半導体素子1Bのゲートには電流が供給されない。他方、マスク部26aがNOTゲート32aを通じてMOSトランジスタ461をオフすると、MOSトランジスタ471が有効動作する。このとき、定電流源401がカレントミラー接続されたトランジスタ411及び421を通じて抵抗441及び431に電流を供給し、オペアンプ451は、その両入力端子がイマジナリーショートするようにMOSトランジスタ471のゲートを駆動し、半導体素子1BのゲートGに定電流出力する。したがって、マスク部26aが定電流駆動部M1aに定電流駆動オフ信号を出力することで半導体素子1BのゲートGを浮遊状態とすることができ、定電流駆動部M1aに定電流駆動オン信号を出力することで半導体素子1BのゲートGに定電流出力できる。定電流駆動部M2aの単独動作も定電流駆動部M1aの単独動作とほぼ同様である。
定電流駆動部M1aに供給される直流電源電圧Vr1は、第3電圧V3とほぼ同一電圧に設定されている。また、定電流駆動部M2aに供給される直流電源電圧Vr2は第2電圧V2とほぼ同一電圧に設定されている。定電流駆動部M1a、M2aを用いることで、半導体素子1BのゲートGの入力容量に対する充電時間を低減でき、前述実施形態に示した駆動方式に比較してゲート駆動電圧VGLを目標電圧(例えば第2電圧V2、第3電圧V3)に素早く制御できる。したがって、図9に、図6対応のタイミングチャートを示すように、本実施形態に示す回路構成では、第1電圧V1から第2電圧、又は、第1電圧V1から第3電圧V3に制御する時間を短縮できる。
図10にはスイッチング損失の説明図を示している。例えば、図10(a)に図1の構成を採用したときの電圧駆動制御の動作例を示すように、ゲート駆動電圧VGLが図10(a)の実線特性AS1よりも破線特性AS2のように下がってしまうと、ゲート駆動電圧VGLの上昇度の低下に応じて、半導体素子1Bのコレクタエミッタ間電圧VceLの下降時の傾斜が緩やかになってしまう。この結果、電流IcL×電圧VceLにより表されるスイッチング損失Eonが増加してしまう(破線特性AS2を参照)。
これに対し、図10(b)に図7の構成を採用した場合の定電流駆動制御処理の動作例を示すように、ゲート駆動電圧VGLがたとえ下がったとしても、定電流駆動しているためゲート電圧の傾斜角度はほとんど変化しなくなりスイッチング損失Eonも変化しなくなる(図10(b)の実線特性AS3参照)。これにより、半導体素子1Bのスイッチング損失Eonの悪化を防ぐことができる。
(第3実施形態)
図11〜図13は第3実施形態の説明図を示す。第3実施形態では、ダイオード構造6に流れる電流の減少量に応じて第3電圧V3を増加させる形態を示す。
図11は、図1に対応して示す駆動制御装置236A、236Bの構成例である。この図11に示すように、駆動制御装置236A、236Bは、それぞれ、駆動IC24A、24Bに替わる駆動IC224A、224Bを備える。これらの駆動IC224A、224Bは、それぞれ、制御回路250と、ドライバ部27に替わるドライバ部227とを備える。本実施形態においては、制御回路250及びドライバ部227により駆動制御部235が構成される。
図11〜図13は第3実施形態の説明図を示す。第3実施形態では、ダイオード構造6に流れる電流の減少量に応じて第3電圧V3を増加させる形態を示す。
図11は、図1に対応して示す駆動制御装置236A、236Bの構成例である。この図11に示すように、駆動制御装置236A、236Bは、それぞれ、駆動IC24A、24Bに替わる駆動IC224A、224Bを備える。これらの駆動IC224A、224Bは、それぞれ、制御回路250と、ドライバ部27に替わるドライバ部227とを備える。本実施形態においては、制御回路250及びドライバ部227により駆動制御部235が構成される。
ドライバ部227は、可変電圧源251と、オペアンプ252と、Nチャネル型のMOSトランジスタ253と、抵抗254及び255による分圧回路と、バッファ256と、を備える。制御回路250は、センス抵抗7Bのセンス電圧VSLを取得し、このセンス電圧VSLに応じて可変電圧源251の出力電圧値を可変制御するもので、センス電圧VSLが減少するとこの減少量に応じて可変電圧源251の出力電圧を線形的に増加制御する。
オペアンプ252の反転入力端子には可変電圧源251の出力電圧が与えられている。オペアンプ252の出力端子はMOSトランジスタ253のゲートに接続されており、このMOSトランジスタ253は、そのドレインソース間が電源供給端子及びバッファ256の電源端子間に接続されている。バッファ256の電源端子とグランドとの間には、抵抗254および255が直列接続されており、これらの抵抗254及び255の分圧電圧はオペアンプ252の非反転入力端子に入力されている。バッファ256は、MOSトランジスタ253のソースを通じて電源電圧Vr3が供給されると、この可変電圧源251の出力増減に応じて半導体素子1Bのゲート駆動電圧VGLを線形的に増減制御する。
このような構成の場合、図12にタイミングチャートを示すように、駆動信号FLがアクティブレベル「H」となる期間中に、センス電圧VSLがVt1以下に低下するときには、このセンス電圧VSLの電圧値の変化に応じてゲート駆動電圧VGLを増加制御する。特にセンス電圧VSLが低下すると、この減少量に応じてゲートの駆動電圧VGLを例えばリニア(線形的)に増加制御する(図12の期間T2、T6参照)。
このようなゲート駆動電圧VGLを半導体素子1BのゲートGに出力すると、図13に示すVce-Ic特性の実線特性P2に表したように、通常のゲート駆動電圧VGLを印加したときの導通損失特性(図4(b)の実線特性P)に比較して導通損失を低減できる。
本実施形態によれば、ダイオード構造6に流れる電流の減少量に応じて第3電圧V3を増加制御している。換言すれば、ダイオード構造6に流れる電流が増加すれば第3電圧V3をこれに応じて減少制御することができ、ダイオード構造6に流れる電流量に応じた導通損失の低減制御が可能となる。
(第4実施形態)
図14及び図15は第4実施形態の説明図を示す。第4実施形態では、第2及び第3実施形態の構造を組み合わせた形態を示す。図14に示すように、第2実施形態で説明した定電流駆動部M1aと、第3実施形態で説明したドライバ部227とをカスケード接続して構成しても良い。
図14及び図15は第4実施形態の説明図を示す。第4実施形態では、第2及び第3実施形態の構造を組み合わせた形態を示す。図14に示すように、第2実施形態で説明した定電流駆動部M1aと、第3実施形態で説明したドライバ部227とをカスケード接続して構成しても良い。
また、定電流駆動部M1aは、定電流源240、NPNトランジスタ241及び242、抵抗243及び244、オペアンプ245、Pチャネル型のMOSトランジスタ246及び247を備えて構成されており、電源電圧Vr3、Vr4が外部から供給されることで動作するが、この定電流駆動部M1aの構成は第2実施形態で説明した定電流駆動部M1aと同様の構成である。本実施形態では、定電流駆動部M1a及びドライバ部227並びに制御回路250により駆動制御部235a、235bが構成される。図15にタイミングチャートを概略的に示すが、第2実施形態と第3実施形態の効果を共に実現できる。
(第5実施形態)
図16は第5実施形態の説明図を示す。第5実施形態では、負荷の電流を前述とは他の電流検出手段(例えばホールセンサ356)を用いて検出し、この検出値に応じて制御する形態を示す。
図16は第5実施形態の説明図を示す。第5実施形態では、負荷の電流を前述とは他の電流検出手段(例えばホールセンサ356)を用いて検出し、この検出値に応じて制御する形態を示す。
図16に構成例を示すように、負荷の通電ノードNtにはホールセンサ356が設けられている。このホールセンサ356は、第1実施形態に示したセンス抵抗7Bを使用したセンス電圧VSLに替えて電流検出するための回路となっている。したがって、本実施形態の半導体素子1A、1Bに替わる半導体素子101A、101B内のトランジスタ構造5にはセンス用のトランジスタ構造5sが備えられていない。
本実施形態においては、制御回路350を別途備えている。この制御回路350は、例えばマイクロコンピュータ又は専用の制御ロジックなどを用いて構成され、前述実施形態に示した駆動信号FH、FLを入力して動作する。制御回路350は、ホールセンサ356により検出される検出値を、しきい値電圧Vt1、Vt2とそれぞれ比較するコンパレータ28、29を用いた電流比較部325と、ハイサイド用のマスク部326aと、ローサイド用のマスク部326bと、を備える。
マスク部326aは、ハイサイド側の電圧駆動信号(V2駆動信号、V3駆動信号)を生成し、フォトカプラ340a、341aを介して駆動IC324Aに出力する。このマスク部326aは、第1実施形態で説明したマスク部26の構成と同様のゲート30、32、33により構成されるため、これらに対応するゲート30、32、33に添え字aを付して示している。
他方、マスク部326bは、ローサイド側の電圧駆動信号(V2駆動信号、V3駆動信号)を生成し、フォトカプラ340b、341bを介して駆動IC324Bに出力する。このマスク部326bもまた、第1実施形態で説明したマスク部26の構成と同様のゲート30、32、33により構成されるため、これらに対応するゲート30、32、33に添え字bを付して示している。これらの電流比較部325、マスク部326a、326bの動作は、センス電圧VSH、VSLに替えてホールセンサ356による検出値を用いること以外は、前述実施形態で説明した動作と同様であるため、その説明を省略する。本実施形態においては、制御回路350と駆動IC324A又は324Bにより駆動制御部335が構成される。
また、駆動IC324A内には、MOSトランジスタM1〜M3と共に、バッファ342a、343aを備え、さらにMOSトランジスタM3の前段にANDゲート344aを備える。駆動IC324B内にも同様に、MOSトランジスタM1〜M3と共に、バッファ342b、343bを備え、さらにMOSトランジスタM3の前段にANDゲート344bを備えている。
本実施形態によれば、制御回路350は、負荷に流れる電流をホールセンサ356などの電流検出手段により検出値として取得し、この検出値に基づいて制御しているため、前述実施形態と同様の作用効果を奏する。なお、本実施形態に係る制御回路350の内部構成は、第2〜第4実施形態の駆動制御部135、235、235a、235bなどを用いて構成しても良い。すると、第2〜第4実施形態と同一の作用効果を奏する。
(第6実施形態)
図17及び図18は第6実施形態の説明を示す。例えば、図1などに示す比較部となるコンパレータ28、29を3つ以上設け、3を超える4段階以上の複数段階にゲート駆動電圧VGLを制御するようにしても良い。このとき、図17に前述実施形態の期間T6中を細分化した期間T6a、T6b、T6c中の動作をタイミングチャートで示すように、駆動制御部35は、前述の比較部の比較結果としてしきい値電圧Vt1を跨いだときには、ゲート駆動電圧VGLを第3電圧V3(ただしV1<V3<V2)とする(図17の期間T6a参照)。さらに、駆動制御部35は、前述の比較部の比較結果としてしきい値電圧Vt3(ただしVt1>Vt3>Vt2)を跨いだときには、ゲート駆動電圧VGLを第4電圧V4(ただしV3<V4<V2)とする(図17の期間T6b参照)。さらに、駆動制御部35は、前述の比較部の比較結果としてしきい値電圧Vt4(ただしVt3>Vt4>Vt2)を跨いだときには、ゲート駆動電圧VGLを第5電圧V5(ただしV4<V5<V2)とする(図17の期間T6c参照)。すなわち、駆動制御部35は、第1電圧V1から第2電圧V2にかけてその中間の第3電圧V3、第4電圧V4、第5電圧V5(ただし、V1<V3<V4<V5<V2の関係を満たす)を経て第2電圧V2に至るように変化させることができる。
図17及び図18は第6実施形態の説明を示す。例えば、図1などに示す比較部となるコンパレータ28、29を3つ以上設け、3を超える4段階以上の複数段階にゲート駆動電圧VGLを制御するようにしても良い。このとき、図17に前述実施形態の期間T6中を細分化した期間T6a、T6b、T6c中の動作をタイミングチャートで示すように、駆動制御部35は、前述の比較部の比較結果としてしきい値電圧Vt1を跨いだときには、ゲート駆動電圧VGLを第3電圧V3(ただしV1<V3<V2)とする(図17の期間T6a参照)。さらに、駆動制御部35は、前述の比較部の比較結果としてしきい値電圧Vt3(ただしVt1>Vt3>Vt2)を跨いだときには、ゲート駆動電圧VGLを第4電圧V4(ただしV3<V4<V2)とする(図17の期間T6b参照)。さらに、駆動制御部35は、前述の比較部の比較結果としてしきい値電圧Vt4(ただしVt3>Vt4>Vt2)を跨いだときには、ゲート駆動電圧VGLを第5電圧V5(ただしV4<V5<V2)とする(図17の期間T6c参照)。すなわち、駆動制御部35は、第1電圧V1から第2電圧V2にかけてその中間の第3電圧V3、第4電圧V4、第5電圧V5(ただし、V1<V3<V4<V5<V2の関係を満たす)を経て第2電圧V2に至るように変化させることができる。
駆動制御部35がこのようなゲート駆動電圧VGLを半導体素子1BのゲートGに出力すると、図18にVce-Ic特性の実線特性P3を示すように、通常のゲート駆動電圧VGLを印加したときの導通損失特性(図4(b)の実線特性P)に比較して導通損失を低減できる。このようにして、4段階以上にゲート駆動電圧VGLを分割して制御するようにしても良い。
(他の実施形態)
以上、好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
上記実施形態では、半導体素子1A、1Bにトランジスタ構造5s及びダイオード構造6sによるセンス素子を形成した上でセンス抵抗7A、7Bを備えた。これに替えて、半導体素子1A、1Bと直列にシャント抵抗を設けてもよい。検出値としては、少なくともダイオード構造6に流れる電流を検出できればよい。
以上、好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
上記実施形態では、半導体素子1A、1Bにトランジスタ構造5s及びダイオード構造6sによるセンス素子を形成した上でセンス抵抗7A、7Bを備えた。これに替えて、半導体素子1A、1Bと直列にシャント抵抗を設けてもよい。検出値としては、少なくともダイオード構造6に流れる電流を検出できればよい。
RC−IGBTは、トレンチゲート型に限らずプレーナゲート型などであってもよい。半導体素子1A、1Bは、MOSトランジスタとMOSの寄生ダイオードであってもよい。MOSトランジスタも、トレンチゲート型に限らずプレーナゲート型、SJ型などであってもよい。
図面中、5はトランジスタ構造、6はダイオード構造、8は半導体基板、15はエミッタ電極(電極)、18はコレクタ電極(電極)、35、135、235、235a、235b、335は駆動制御部、28、29はコンパレータ(比較部)、250は制御回路である。
Claims (3)
- トランジスタ構造(5)とダイオード構造(6)とが同一の半導体基板(8)に形成され、前記トランジスタ構造の通電電極と前記ダイオード構造の通電電極とが共通の電極(15,18)とされ制御端子を備えた逆導通性パワーデバイス(1A、1B、101A、101B)を駆動制御し負荷に通電制御する駆動制御部(35、135、335)と、
前記逆導通性パワーデバイスの通電電流または前記負荷の電流に応じて検出された検出値を複数の基準値と比較する比較部(28、29)と、を備え、
前記駆動制御部は、前記比較部の比較結果に応じて前記ダイオード構造に流れる電流を少なくとも3以上の複数段階に分けて推定し、前記ダイオード構造に電流が大きく流れる段階から小さく流れる段階にかけて前記逆導通性パワーデバイスの制御端子に出力する電圧を一方向に段階的に変更することを特徴とする駆動制御装置。 - トランジスタ構造(5)とダイオード構造(6)とが同一の半導体基板(8)に形成され、前記トランジスタ構造の通電電極と前記ダイオード構造の通電電極とが共通の電極(15,18)とされ制御端子を備えた逆導通性パワーデバイス(1A、1B、101A、101B)を駆動制御し負荷に通電制御する駆動制御部(235、235a、235b、335)を備え、
前記駆動制御部は、前記逆導通性パワーデバイスの通電電流または前記負荷の電流に応じて検出された検出値に応じて前記逆導通性パワーデバイスに駆動電圧を出力するときに、前記ダイオード構造に流れる電流の減少量に応じて一方向に線形的に変化させることを特徴とする駆動制御装置。 - 前記駆動制御部(135、235a、235b)は、前記逆導通性パワーデバイスに電圧を出力するときに定電流出力することを特徴とする請求項1または2記載の駆動制御装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014161316A JP2016039477A (ja) | 2014-08-07 | 2014-08-07 | 駆動制御装置 |
PCT/JP2015/003784 WO2016021148A1 (ja) | 2014-08-07 | 2015-07-28 | 駆動制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014161316A JP2016039477A (ja) | 2014-08-07 | 2014-08-07 | 駆動制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016039477A true JP2016039477A (ja) | 2016-03-22 |
Family
ID=55263444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014161316A Pending JP2016039477A (ja) | 2014-08-07 | 2014-08-07 | 駆動制御装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2016039477A (ja) |
WO (1) | WO2016021148A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020061429A (ja) * | 2018-10-09 | 2020-04-16 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008029059A (ja) * | 2006-07-18 | 2008-02-07 | Mitsubishi Electric Corp | 半導体装置の駆動回路 |
JP2008072848A (ja) * | 2006-09-14 | 2008-03-27 | Mitsubishi Electric Corp | 半導体装置 |
JP4577425B2 (ja) * | 2007-11-07 | 2010-11-10 | 株式会社デンソー | 半導体装置 |
JP5532062B2 (ja) * | 2012-02-13 | 2014-06-25 | 株式会社デンソー | 逆導通スイッチング素子の駆動装置 |
-
2014
- 2014-08-07 JP JP2014161316A patent/JP2016039477A/ja active Pending
-
2015
- 2015-07-28 WO PCT/JP2015/003784 patent/WO2016021148A1/ja active Application Filing
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020061429A (ja) * | 2018-10-09 | 2020-04-16 | 三菱電機株式会社 | 半導体装置 |
JP7002431B2 (ja) | 2018-10-09 | 2022-01-20 | 三菱電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2016021148A1 (ja) | 2016-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9590616B2 (en) | Drive control device | |
JP6350301B2 (ja) | 負荷駆動制御装置および負荷駆動制御方法 | |
US8878572B2 (en) | Drive control apparatus | |
KR101863014B1 (ko) | 자기 소호형 반도체 소자의 단락 보호 회로 | |
JP4925841B2 (ja) | 電力用半導体素子の駆動回路および電力変換装置 | |
KR101647919B1 (ko) | 반도체 장치 및 반도체 장치의 제어 방법 | |
JP2022093390A (ja) | 半導体装置 | |
US10523189B2 (en) | Ringing peak detector module for an inductive electric load driver, related system and integrated circuit | |
JP5939281B2 (ja) | 駆動制御装置 | |
KR20160100248A (ko) | 구동 장치 | |
US20070001742A1 (en) | Driving circuit for switching elements | |
JP6737404B2 (ja) | 駆動装置及び電力変換装置 | |
JP2006340579A (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
JP5935768B2 (ja) | 駆動制御装置 | |
WO2016021148A1 (ja) | 駆動制御装置 | |
US8305130B2 (en) | Clamp circuit using PMOS and NMOS devices | |
US6813169B2 (en) | Inverter device capable of reducing through current | |
JP2018074676A (ja) | ゲート駆動回路 | |
JP5810973B2 (ja) | スイッチング素子の駆動回路 | |
JP2017103879A (ja) | 電力変換装置 | |
JP6459917B2 (ja) | 通電素子駆動装置 | |
US9787303B2 (en) | Driver circuit and switch driving method | |
JP6939087B2 (ja) | 集積回路装置 | |
WO2016047082A1 (ja) | 駆動制御装置 | |
JP2013135524A (ja) | ゲート駆動回路及び駆動制御装置 |