JP2016018993A - 半導体モジュールおよび半導体モジュールの製造方法 - Google Patents

半導体モジュールおよび半導体モジュールの製造方法 Download PDF

Info

Publication number
JP2016018993A
JP2016018993A JP2015134255A JP2015134255A JP2016018993A JP 2016018993 A JP2016018993 A JP 2016018993A JP 2015134255 A JP2015134255 A JP 2015134255A JP 2015134255 A JP2015134255 A JP 2015134255A JP 2016018993 A JP2016018993 A JP 2016018993A
Authority
JP
Japan
Prior art keywords
housing
terminal
semiconductor module
area
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015134255A
Other languages
English (en)
Other versions
JP6559483B2 (ja
Inventor
サミュエル・ハートマン
Hartmann Samuel
ダビド・ギヨン
David Guyon
ダビド・ハジャス
David Hajas
マルクス・トゥート
Thut Markus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Technology AG
Original Assignee
ABB Technology AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Technology AG filed Critical ABB Technology AG
Publication of JP2016018993A publication Critical patent/JP2016018993A/ja
Application granted granted Critical
Publication of JP6559483B2 publication Critical patent/JP6559483B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00Casings, cabinets or drawers for electric apparatus
    • H05K5/0026Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units
    • H05K5/0034Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units having an overmolded housing covering the PCB
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H01R43/02Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for soldered or welded connections
    • H01R43/0207Ultrasonic-, H.F.-, cold- or impact welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H01R43/20Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for assembling or disassembling contact members with insulating base, case or sleeve
    • H01R43/205Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for assembling or disassembling contact members with insulating base, case or sleeve with a panel or printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/10Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating making use of vibrations, e.g. ultrasonic welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905Shape
    • H01L2224/4909Loop shape arrangement
    • H01L2224/49095Loop shape arrangement parallel in plane
    • H01L2224/49097Loop shape arrangement parallel in plane vertical
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861Lead-frames fixed on or encapsulated in insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0285Using ultrasound, e.g. for cleaning, soldering or wet treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】フェールセーフであり、信頼性が高く、低コストな半導体モジュールを提供する。
【解決手段】半導体モジュール10は、台板12上の基板14と、台板12に取り付けられ、基板14を少なくとも部分的に囲い込むハウジング16と、一方の端部がハウジング16から突出し、他方の端部に端子足部36を有し、端子足部36が超音波溶接によって金属被覆部28の端子パッド38上に取り付けられる、少なくとも1つの端子34とを含む。端子34を囲い込む保護壁42は、ハウジング16の内部空間22を非保護領域46および保護領域44に分割する。保護壁42は、隙間48が基板14と保護壁42との間に形成される態様で形成され、隙間48は、端子パッド38に対する端子足部36の超音波溶接時に作り出される粒子が非保護領域46から保護領域44内へ入り込むことを防止するような態様で流体の流れ60を担持するように設計される。
【選択図】図3

Description

発明の分野
本発明は、半導体モジュール、および半導体モジュールの製造方法に関する。
発明の背景
ハウジングに加え、半導体モジュールは、半導体チップが取り付けられる金属化基板(たとえば、セラミックからなる)と、半導体モジュールもしくはそのチップをさらなる構成部品に電気的に接続することが可能な電気端子とを含み得る。通常は銅から製造されるこれらの端子は、たとえば、超音波溶接によって基板の金属層に接続され得る。
銅端子を基板に超音波溶接する際において、粒子が作り出され得て、たとえば半導体チップの接触子または絶縁セラミック上など、モジュール内の臨界点にこの粒子が残った場合に問題が生じ得る。
これらの粒子は、たとえばポリイミドなどのポリマー材料に付着し続ける傾向があることから、溶接作業の後にモジュールから粒子を取り除くことは困難となり得る。
好適なハウジングによって端子の足部まわりの領域に粒子を囲い込むことは可能であるが、このために囲い込み構造を配置することができるようにするには、金属化端子溶接点が非常に大きくなるように設計しなければならない。囲い込み構造が絶縁セラミック上に配置されると、絶縁効果が減少し得る。さらに、動くプラスチック部品によって、周囲のシリコーンゲルが金属およびセラミックから引き剥がされ得て、絶縁が損なわれ得る。
国際公開第2014/000975号A1は、たとえば、端子要素を電子部品の基板に対して超音波溶接する方法を開示しており、ここで溶接点は、溶接作業時に作り出され得る粒子による基板の汚れを防止することを意図した構造によって囲い込まれる。
また、日本特許出願公開第2010−040615号A2は、超音波溶接時に作り出される粒子による半導体装置の汚れを防止することを意図している。この目的のために、溶接点まわりにプラスチックが加えられる。
発泡材内で超音波溶接を行うことも提案されており、これにより、作り出された粒子を発泡材とともに溶接後に洗い流すことが可能である。通常、これは費用のかかる製造方法となる。
米国特許第4,970,618号は、超音波溶接されたハウジングを有するコンピュータディスクを開示している。このハウジングは、超音波溶接時に作り出される粒子がディスクに到達できないよう防止するために、磁気ディスクの回転時に気流を制御する部分を有する。
本発明の目的は、フェールセーフであり、信頼性が高く、低コストな半導体モジュールを提供することにある。
この目的は、独立請求項の主題によって実現される。本発明のさらなる実施形態は、従属請求項および以下の記載によって提供される。
本発明の一局面は、半導体モジュールに関する。半導体モジュールは、たとえば、複数のトランス、ダイオード、および/またはサイリスタを含むブリッジ回路を担持し得る。これらは、1つ以上の半導体チップ上に設けられる。特に、半導体モジュールは、10Aおよび/または1000Vを超える電流および電圧を扱うように設計された高出力半導体を含み得る。
本発明の一実施形態によれば、半導体モジュールは、台板(たとえば、銅またはAlSiからなる)と、少なくとも一方側に金属被覆部(たとえば、銅からなる)を有し、少なくとも1つの半導体チップを担持する、台板上の基板と、台板に取り付けられ、基板を少なくとも部分的に囲い込むハウジング(たとえば、プラスチックからなる)と、一方の端部がハウジングから突出し、他方の端部に端子足部を有し、端子足部が超音波溶接によって金属被覆部の端子パッド上に取り付けられる、少なくとも1つの端子(たとえば、銅からなる)とを含む。
ハウジングは保護壁を有し、保護壁は、端子足部まわりで端子を囲み、ハウジングの内部空間を非保護領域および保護領域に分割する。保護壁は、基板と保護壁との間に隙間が形成される態様で形成され、隙間は、端子パッドに対する端子足部の超音波溶接時に作り出される粒子が非保護領域から保護領域内へ入り込むことを防止する態様で流体の流れ(たとえば、気流)を担持するよう設計される。
半導体モジュールのハウジングは、結果として、超音波溶接時にモジュールの保護領域と非保護領域との間に連続的な気流を作り出すことができる態様で構成される。この方法により、粒子は保護領域に到達することができない。さらに、粒子は、気流によって半導体モジュールから吹き出され得る。ハウジング内に粒子が残らないことから、半導体モジュールの故障率は低い。
要するに、ハウジングの保護壁は、ハウジングの内部空間において保護領域および非保護領域を分離し、保護壁は基板上に取り付けられないが明瞭な隙間もしくはスリットを残している。この方法により、保護壁は気流とともに、溶接時に作り出される粒子から保護領域を保護している。隙間により、保護壁は基板に取り付けなくてもよく、潜在的な金属被覆部の弱まりまたは絶縁の減少に関する問題が引き起こされない。保護壁は、溶接後にモジュール内に残り得る。
なお、モジュールは、1つのみの保護領域または複数の保護領域を有し得ることを理解すべきである。同様に、モジュールは、1つのみの非保護領域または複数の非保護領域を有し得る。
本発明の一実施形態によれば、ハウジングは入口開口を有する。入口開口は、保護領域内へ開き、この入口開口を通って流体が保護領域内に吹き込まれ得る。保護領域は、流体を中に入れるための開口を有する。空気または他の気体(窒素、不活性ガス)を入口開口内へ吹き込ませるブロワ―の出口は、たとえば、超音波溶接時においてこの開口の上に配置され得る。
本発明の一実施形態によれば、入口開口はハウジング挿入物によって閉じられる。ハウジングは、プラスチックから一体に作られ、溶接の前に台板に接続され得る。溶接の後、入口開口は挿入物(プラグ)によって閉じられ得る。
本発明の一実施形態によれば、ハウジングは出口開口を有し、出口開口は、保護壁によって形成されるチャネルによって、非保護領域内へ、および/または端子足部へ導かれる。たとえば、出口開口における吸引によって流体の流れを作り出すことができる。非保護領域は、結果として、粒子を吹き出すための開口を有する。この開口は、端子が端子パッドに配置される開口、または端子がソノトロードを介して端子足部に配置される開口であってもよい。
本発明の一実施形態によれば、出口開口は、ハウジング挿入物によって閉じられる。両方の開口(出口開口および入口開口)は、追加のハウジング挿入物によって閉じられ得る。
本発明の一実施形態によれば、端子は出口開口から突出する。たとえば、端子は、ハウジングの外で電気的に結合され得る金属片から形成され得る。
本発明の一実施形態によれば、ハウジングは、入口開口から完全に離して保護領域を覆う、または入口開口から完全に離してこの領域を囲う。保護領域は、吹き出された粒子が落下して半導体モジュール内に再び戻ることを防止するためにハウジングによって実質的に覆われる。
本発明の一実施形態によれば、ハウジングは、ハウジングの側壁によって台板に取り付けられる蓋板を有する。ハウジングは、結果として、箱の態様で基板を覆い得る。保護壁は、蓋板に接続され、ハウジングの内部空間内へ突出し得る。結果として、保護壁は、蓋板から端子パッドへ延在するチャネルを形成し得る。
本発明の一実施形態によれば、出口開口および/または入口開口は、蓋板に設けられる。これらの開口は、すべてモジュールの生産時において一方側から(上方から)アクセス可能である。
本発明の一実施形態によれば、半導体チップのすべて、および/または金属被覆部のない基板の露出領域のすべては、保護領域内に配置される。言い換えると、端子パッドのみが非保護領域内に配置され得る。
本発明の一実施形態によれば、隙間は、端子足部の0.2倍から4倍の厚さを有する。たとえば、隙間は、端子足部の0.4倍から2倍の厚さを有する。端子足部は、たとえば1mmから1.5mmの厚さを有し得る。この方法により、超音波溶接時に10m/sの速度に到達し得る粒子が隙間を通って入り込むことができないことを確実にする速度に隙間内の流体が達することを実現することができる。
本発明の一実施形態によれば、2つ以上の端子が保護壁によって囲まれる。保護壁は、たとえば、長形の断面を有するチャネルを形成し得る。
本発明の一実施形態によれば、端子は、ハウジングから突出する端部において離れる方向に角度付けされ、ハウジングまわりに到達する。たとえば、端子足部および/または突出端部を形成するために、端子は、すでに溶接前に離れる方向への角度付けが一度以上なされた金属片から作られ得る。これにより、端子が既に最終形態にある状態で端子をモジュールに溶接することができる。
本発明のさらなる局面は、上記および下記のような半導体モジュールの製造方法に関する。なお、上記および下記のような方法の特徴は、半導体モジュールの特徴でもあり得て、その逆もまた同じであることを理解すべきである。
本発明の一実施形態によれば、方法は、台板と、台板上の基板と、台板に取り付けられるハウジングとを有する半導体モジュールを設けるステップと、ハウジングの保護壁によって囲まれる基板の端子パッド上に端子の端子足部を配置するステップとを含み、ハウジングは端子足部まわりで端子を囲み、保護壁は、ハウジングの内部空間を非保護領域および保護領域に分割し、方法はさらに、端子足部上にソノトロードを配置し、端子足部を基板に対して超音波溶接するステップと、超音波溶接時に作り出される粒子が非保護領域から保護領域内へ通過することを防止するように、保護壁と基板との間の隙間において保護領域から非保護領域への流体の流れを作り出すステップとを含む。
要するに、超音波溶接時において、隙間を通って流体の流れが作り出され、流体の流れは(保護壁とともに)、粒子が保護領域内に入り込むことを防止する。この方法により、ハウジングの残りの部分とともに保護壁を同時に作ることができ、溶接後に保護壁がモジュール内に残ることができるため、半導体モジュールの製造方法が相対的に安価となる。溶接時において、流体の流れの源を設けるだけでよい。
本発明の一実施形態によれば、流体の流れは、たとえばハウジングの入口開口を通るブロワ―を用いて、保護領域内へ流体を吹き込むことによって作り出され、非保護領域への隙間によって均等化された保護領域における高い圧力が作り出される。
本発明の例示的な実施形態は、添付の図面を参照して以下に詳細に記載される。
本発明の一実施形態に係る半導体モジュールを示す概略断面図である。 本発明の一実施形態に係る半導体モジュールを示す平面図である。 本発明の一実施形態に係る半導体モジュールの製造方法を説明するために図1の断面図に流体の流れを付した断面図である。
図面において使用される符号およびそれらの意味は、符号の一覧において要約して示される。原則的に、同一または同様の部品には、同じ符号が付される。
例示的な実施形態の詳細な説明
図1は、台板12と、基板14と、台板12の側部に取り付けられるハウジング16とを有する半導体モジュール10を示す。ハウジング16は、ハウジング16を台板12に取り付ける側壁18と、側壁18および台板12とともに内部空間22を形成する蓋板20とを含み、基板14および基板14に取り付けられる半導体チップ24が内部空間22内に取り付けられる。
基板14は、金属被覆部28を用いて両側にコーティングされるセラミック26のコアを有する。基板14は、金属被覆部28によって台板12に接続される。金属被覆部28は、反対側に構築され、セラミック26の領域が露出される。この側において、チップ24が金属被覆部28に接続される。チップ24は、たとえば結合線32によって金属被覆部28の他の領域に接続され得る。
半導体モジュール10は、さらなる端子34を含む。端子34は、それぞれ足部36によって金属皮膜部28上の端子パッド38に対して溶接される。端子34は、ハウジング16から突出し、さらに蓋板20の開口40から突出し、たとえば、離れる方向に角度が付けられた銅片から作られ得る。
開口40を囲い、ハウジングは、保護壁42を含む。保護壁42は、蓋板20から内部空間22内へ突出し、ほぼ端子パッド38まで到達する。保護壁42は、内部空間22または基板14の表面を保護領域44および非保護領域46に分割する。保護壁42と基板14との間には隙間48がある。隙間48は、保護領域44と非保護領域46との間での流体の交換を可能とする。
各保護壁42は、内部空間22内にチャネル50を形成する。チャネル50は、隙間48によって内部空間22の残りの部分に接続されるのみである。非保護領域46は、実質的にチャネル50によって形成される。保護領域44は、内部空間22の残りの部分を囲い込み、チップ24、結合線32、および基板14の露出領域30を受ける。
開口40は、半導体モジュール10の生産時において出口開口40として使用され、超音波溶接時に作り出された粒子がここから吹き出される。
流体を吹き込むために、ハウジング16は、保護領域44に対して開いた入口開口52を蓋板20に有する。ひとたび端子34が基板14に対して溶接されると、開口40および/または開口52は、挿入物または閉止部54を用いて閉じられ得る。
図2は、上記からの半導体モジュール10(たとえば、図1からのモジュール)を示す。複数の端子34を受けるために開口40およびチャネル50が長形の断面を有していることが分かる。
図3は、溶接時における半導体モジュール10を示し、製造方法のこの段階を例示している。入口開口52の上には、ブロワ―56がある。ソノトロード58は、開口40の一方および関連するチャネル50へ下げられ、端子34の足部36上に配置される。
方法の第1のステップにおいて、端子34のない半導体モジュールが設けられ、台板12、台板12上の基板14、および台板12に既に取り付けられたハウジング16を有している。
その後、端子34は開口40を通ってチャネル50内に挿入され、端子足部36が基板14のそれぞれの端子パッド38上に配置される。
ソノトロード58は、端子足部上に配置され、端子足部36は、基板14またはそれぞれの端子パッド38に対して溶接される。
超音波溶接時において、1mmまでのサイズの銅粒子が作り出される。これらは、約10m/sの速度で飛び出す。
同時に、流体の流れ60がブロワ―56によって作り出され、流体は開口52を通って保護領域44内へ吹き込まれる。正圧が作り出される結果、保護領域44から非保護領域46への隙間を通って圧力の均等化が起こり、超音波溶接時に作り出された粒子は、非保護領域46から保護領域44へ通過することが防止される。
試験および理論上の研究では、数mm内の気流を伴う粒子を減速させるには粒子の速度の30倍に至る気流が必要であることが分かった。対応する気流速度は、気流を制限するために隙間48を使用することによって端子パッド38まわりで局所的に実現され得る。重力に対して半導体モジュール10から粒子を運び出すことを可能とするためには、約15m/sの気流速度が必要となり得る。
流体の流れ60は、隙間48を通って高速で保護領域と非保護領域との間を流れる。溶接処理時に作り出される粒子は、流体の流れ60に対して隙間を通って保護領域44に到達することはできない。さらに、粒子は出口開口40を通って流体の流れ60によって外へ吹き出される。開口40,52は、閉止物または挿入物54によって端部において閉じられる。
なお、「備える/含む(comprising)」は他の要素またはステップを排除するものではなく、「1つの(one)」または「不定冠詞(a(n))」は、2つ以上を排除するものではないことを加えて注記する。さらに、上記の例示的な実施形態の一つを参照して記載された特徴またはステップは、上記の他の例示的な実施形態の他の特徴またはステップと組み合わせて使用され得ることを注記する。請求項における符号は、限定とみなすべきではない。
符号の一覧
10 半導体モジュール、12 台板、14 基板、16 ハウジング、18 側壁、20 蓋板、22 内部空間、24 半導体チップ、26 セラミック、28 金属被覆部、30 露出領域、32 結合線、34 端子、36 端子足部、38 端子パッド、40 出口開口、42 保護壁、44 保護領域、46 非保護領域、48 隙間、50 チャネル、52 入口開口、54 挿入物、56 ブロワー、58 ソノトロード、60 流体の流れ。

Claims (15)

  1. 半導体モジュール(10)であって、
    台板(12)と、
    少なくとも一方側に金属被覆部(28)を有し、少なくとも1つの半導体チップ(24)を担持する、前記台板(12)上の基板(14)と、
    前記台板(12)に取り付けられ、前記基板(14)を少なくとも部分的に囲い込むハウジング(16)と、
    一方の端部が前記ハウジング(16)から突出し、他方の端部に端子足部(36)を有し、前記端子足部(36)が超音波溶接によって前記金属被覆部(28)の端子パッド(38)上に取り付けられる、少なくとも1つの端子(34)とを備え、
    前記ハウジング(16)は保護壁(42)を有し、前記保護壁(42)は、前記端子(34)を囲い込み、前記ハウジング(16)の内部空間(22)を非保護領域(46)および保護領域(44)に分割し、
    前記保護壁(42)は、前記基板(14)と前記保護壁(42)との間に隙間(48)が形成される態様で形成され、隙間(48)は、前記端子パッド(38)に対する前記端子足部(36)の超音波溶接時において作り出される粒子が前記非保護領域(46)から前記保護領域(44)内へ入り込むことを防止する態様で流体の流れ(60)を担持するように設計される、半導体モジュール(10)。
  2. 前記ハウジング(16)は入口開口(52)を有し、前記入口開口(52)は、前記保護領域(44)内へ開き、この入口開口(52)を通って流体が前記保護領域(44)内に吹き込まれ得る、請求項1に記載の半導体モジュール(10)。
  3. 前記入口開口(52)はハウジング挿入物(54)によって閉じられる、請求項2に記載の半導体モジュール(10)。
  4. 前記ハウジング(16)は出口開口(40)を有し、前記開口(40)は、前記保護壁(42)によって形成されるチャネル(50)によって、前記非保護領域(46)内へ、および/または前記端子足部(36)へ導かれる、請求項1から3のいずれか1項に記載の半導体モジュール(10)。
  5. 前記出口開口(40)は、ハウジング挿入物(54)によって閉じられる、請求項4に記載の半導体モジュール(10)。
  6. 前記端子(34)は前記出口開口(40)から突出する、請求項4または5に記載の半導体モジュール(10)。
  7. 前記ハウジング(16)は、入口開口(52)から完全に離して前記保護領域(44)を囲い込む、請求項1から6のいずれか1項に記載の半導体モジュール(10)。
  8. 前記ハウジング(16)は、前記ハウジング(16)の側壁(18)によって前記台板(12)に対して固定される蓋板(20)を有し、
    前記保護壁(42)は、前記蓋板(20)に接続され、前記ハウジング(16)の前記内部空間(22)内へ突出する、請求項1から7のいずれか1項に記載の半導体モジュール(10)。
  9. 出口開口(40)および/または入口開口(52)は、前記蓋板(20)に設けられる、請求項8に記載の半導体モジュール(10)。
  10. 半導体チップ(24)、および/または金属被覆部(28)のない前記基板(16)の露出領域(30)は、前記保護領域(44)内に配置される、請求項1から9のいずれか1項に記載の半導体モジュール(10)。
  11. 前記隙間(48)は、前記端子足部(36)の0.2倍から4倍の厚さを有する、または、
    前記隙間(48)は、前記端子足部(36)の0.4倍から2倍の厚さを有する、請求項1から10のいずれか1項に記載の半導体モジュール(10)。
  12. 2つ以上の端子(34)が前記保護壁(42)によって囲まれる、請求項1から11のいずれか1項に記載の半導体モジュール(10)。
  13. 前記端子(34)は、前記 ハウジング(16)から突出する前記端部において離れる方向に角度付けされ、前記ハウジング(16)まわりに到達する、請求項1から12のいずれか1項に記載の半導体モジュール(10)。
  14. 請求項1から13のいずれか1項に記載の半導体モジュール(10)を製造する方法であって、
    台板(12)と、前記台板(12)上の基板(14)と、前記台板(12)に取り付けられるハウジング(16)とを有する半導体モジュール(10)を設けるステップと、
    前記ハウジング(16)の保護壁(42)によって囲まれる前記基板(14)の端子パッド(38)上に端子(34)の端子足部(36)を配置するステップとを備え、前記保護壁(42)は、前記ハウジング(16)の内部空間(22)を非保護領域(46)および保護領域(44)に分割し、方法はさらに、
    前記端子足部(36)上にソノトロード(58)を配置し、前記端子足部(36)を前記基板(14)に対して超音波溶接するステップと、
    超音波溶接時に作り出される粒子が前記非保護領域(46)から前記保護領域(44)内へ通過することを防止するように、前記保護壁(42)と前記基板(14)との間の隙間(48)おいて前記保護領域(44)から前記非保護領域(46)内への流体の流れ(60)を作り出すステップとを備える、方法。
  15. 前記流体の流れ(60)は、流体を前記保護領域(44)内へ吹き込むことによって作り出される、請求項14に記載の方法。
JP2015134255A 2014-07-04 2015-07-03 半導体モジュールおよび半導体モジュールの製造方法 Active JP6559483B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP14175716.1 2014-07-04
EP14175716.1A EP2962799B8 (de) 2014-07-04 2014-07-04 Halbleitermodul mit Ultraschall geschweißten Anschlüssen

Publications (2)

Publication Number Publication Date
JP2016018993A true JP2016018993A (ja) 2016-02-01
JP6559483B2 JP6559483B2 (ja) 2019-08-14

Family

ID=51162508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015134255A Active JP6559483B2 (ja) 2014-07-04 2015-07-03 半導体モジュールおよび半導体モジュールの製造方法

Country Status (4)

Country Link
US (1) US9949385B2 (ja)
EP (1) EP2962799B8 (ja)
JP (1) JP6559483B2 (ja)
CN (1) CN105244325B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018059419A (ja) * 2016-10-03 2018-04-12 株式会社デンソー 電子制御装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9039427B2 (en) * 2013-02-14 2015-05-26 Texas Instruments Incorporated Interdigitated chip capacitor assembly
CN105789148A (zh) * 2014-12-25 2016-07-20 讯芯电子科技(中山)有限公司 滤波器封装结构及滤波器封装结构的制作方法
DE202016104699U1 (de) * 2016-08-26 2017-11-29 Autefa Solutions Germany Gmbh Ballenpresse
JP7005449B2 (ja) * 2018-07-23 2022-01-21 三菱電機株式会社 半導体装置、電力変換装置、半導体装置の製造方法、および、電力変換装置の製造方法
JP6987031B2 (ja) * 2018-08-08 2021-12-22 三菱電機株式会社 電力用半導体装置及びその製造方法、並びに、電力変換装置
JP2022085629A (ja) * 2020-11-27 2022-06-08 キヤノン株式会社 溶着方法、液体吐出ヘッドの製造方法および液体吐出ヘッド
CN114101892A (zh) * 2021-12-27 2022-03-01 广东芯聚能半导体有限公司 超声波焊接方法及超声波焊接装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6255943A (ja) * 1985-09-05 1987-03-11 Matsushita Electronics Corp 半導体装置の製造方法
DE102010005043A1 (de) * 2010-01-20 2010-09-16 Daimler Ag Schweißeinrichtung

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2618917B2 (ja) 1987-09-14 1997-06-11 日立マクセル株式会社 デイスクカートリッジ
US5014160A (en) * 1989-07-05 1991-05-07 Digital Equipment Corporation EMI/RFI shielding method and apparatus
JP2592347B2 (ja) * 1990-08-15 1997-03-19 富士写真フイルム株式会社 磁気ディスクカートリッジの組立装置及び製造方法
US5586388A (en) * 1991-05-31 1996-12-24 Nippondenso Co., Ltd. Method for producing multi-board electronic device
US5160807A (en) * 1991-08-08 1992-11-03 Elsag International B.V. Method for RFI/EMI protection of electronic circuitry
US5614694A (en) * 1995-03-31 1997-03-25 Motorola, Inc. One piece open and closable metal RF shield
US20020004320A1 (en) * 1995-05-26 2002-01-10 David V. Pedersen Attaratus for socketably receiving interconnection elements of an electronic component
US5633786A (en) * 1995-08-21 1997-05-27 Motorola Shield assembly and method of shielding suitable for use in a communication device
DE19607226A1 (de) * 1996-02-27 1997-09-04 Metabowerke Kg Akku-Ladegerät für Elektrohandwerkzeuge
DE19649848A1 (de) * 1996-12-02 1998-06-04 Mannesmann Vdo Ag Elektronischer Schaltkreis mit einem hochfrequenzbedämpfenden Schirmgehäuse
US6452797B1 (en) * 1997-11-12 2002-09-17 Intel Corporation Fan-cooled card
JP2000323878A (ja) * 1999-05-12 2000-11-24 Matsushita Electric Ind Co Ltd 電子機器の冷却構造
US6122168A (en) * 1999-05-27 2000-09-19 Cheng; Henry Power supply
JP3960115B2 (ja) * 2001-05-24 2007-08-15 松下電器産業株式会社 携帯用電力増幅器
PL193094B1 (pl) * 2004-11-15 2007-01-31 Adb Polska Sp Urządzenie elektroniczne z płytą montażową z obwodami drukowanymi i płyta montażowa z obwodami drukowanymi
US7218517B2 (en) * 2004-12-07 2007-05-15 International Business Machines Corporation Cooling apparatus for vertically stacked printed circuit boards
US9047066B2 (en) * 2005-09-30 2015-06-02 Intel Corporation Apparatus and method to efficiently cool a computing device
US7403385B2 (en) * 2006-03-06 2008-07-22 Cisco Technology, Inc. Efficient airflow management
DE102006026659A1 (de) * 2006-06-08 2007-12-13 Dr.Ing.H.C. F. Porsche Ag Schweißvorrichtung
TWM303619U (en) * 2006-07-31 2006-12-21 Jin-Fu Hung Shielding device for protecting against electromagnetic interference
JP5289712B2 (ja) * 2007-01-30 2013-09-11 三菱電機株式会社 シールドカバー取付け構造および表示装置
JP4325687B2 (ja) * 2007-02-23 2009-09-02 株式会社デンソー 電子装置
TWM318903U (en) * 2007-04-03 2007-09-11 Chin-Fu Horng Electromagnetic shielding device
TW200915970A (en) * 2007-09-27 2009-04-01 Sanyo Electric Co Circuit device, circuit module and outdoor equipment
JP2009081325A (ja) * 2007-09-27 2009-04-16 Sanyo Electric Co Ltd 回路装置
US8178956B2 (en) * 2007-12-13 2012-05-15 Stats Chippac Ltd. Integrated circuit package system for shielding electromagnetic interference
FR2934749B1 (fr) * 2008-07-31 2010-08-27 Wavecom Dispositif de blindage electromagnetique et de dissipation de chaleur degagee par un composant electronique et circuit electronique correspondant.
JP2010040615A (ja) 2008-08-01 2010-02-18 Hitachi Ltd 半導体装置
TWI377008B (en) * 2009-04-14 2012-11-11 Compal Electronics Inc Electronic device
WO2014000975A1 (en) 2012-06-26 2014-01-03 Abb Technology Ag Device and method for ultrasonic welding
US8913400B2 (en) * 2012-09-10 2014-12-16 Apple Inc. Systems and methods for shielding circuitry from interference with a shield assembly having a removable tab

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6255943A (ja) * 1985-09-05 1987-03-11 Matsushita Electronics Corp 半導体装置の製造方法
DE102010005043A1 (de) * 2010-01-20 2010-09-16 Daimler Ag Schweißeinrichtung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018059419A (ja) * 2016-10-03 2018-04-12 株式会社デンソー 電子制御装置

Also Published As

Publication number Publication date
EP2962799A1 (de) 2016-01-06
CN105244325A (zh) 2016-01-13
EP2962799B8 (de) 2016-10-12
US9949385B2 (en) 2018-04-17
CN105244325B (zh) 2018-09-21
EP2962799B1 (de) 2016-09-07
JP6559483B2 (ja) 2019-08-14
US20160007485A1 (en) 2016-01-07

Similar Documents

Publication Publication Date Title
JP6559483B2 (ja) 半導体モジュールおよび半導体モジュールの製造方法
JP2007535811A (ja) 保護された活性化ダイ領域を備える半導体デバイス及びその方法
JP2009295959A (ja) 半導体装置及びその製造方法
JP6473778B2 (ja) 光学的封止構造体
JP2004297069A (ja) 露出されている集積回路ダイ表面の直接的対流冷却用のシステム及び方法
CN111315126A (zh) 具有集成熔断和消弧的印刷电路板
JP2006516832A (ja) 薄い多重半導体ダイ・パッケージ
CN103187375B (zh) 器件和用于制造电子器件的方法
JP2018046289A (ja) 半導体装置およびその製造方法
CN106129018B (zh) 包括金属衬底和嵌入层合体的半导体模块的电子设备
TW202422717A (zh) 半導體封裝件及其製造方法
TWI637470B (zh) 半導體封裝及其之製造方法
JP5667023B2 (ja) 集合配線基板および電子装置の実装方法
CN105895606A (zh) 具有带状线的封装半导体器件
WO2017119087A1 (ja) 電子機器及び電子モジュール
TWI607530B (zh) 封裝裝置與其製作方法
JP5024009B2 (ja) 電子回路の実装方法及び実装構造
JP5588766B2 (ja) 半導体装置
WO2014181638A1 (ja) 半導体装置の製造方法
JP6507874B2 (ja) 半導体装置および半導体装置の製造方法
JP2005093635A (ja) 樹脂封止型半導体装置
CN104576560B (zh) 裸片和芯片
JP4547140B2 (ja) 電子部品の封止方法および電子部品の樹脂封止構造
JP2006294687A (ja) 積層型半導体装置およびその製造方法
KR100356928B1 (ko) 정전기방전보호를갖는회로보드

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20190326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190717

R150 Certificate of patent or registration of utility model

Ref document number: 6559483

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250