JP2016015471A - 積層コンデンサの実装構造体 - Google Patents

積層コンデンサの実装構造体 Download PDF

Info

Publication number
JP2016015471A
JP2016015471A JP2015059769A JP2015059769A JP2016015471A JP 2016015471 A JP2016015471 A JP 2016015471A JP 2015059769 A JP2015059769 A JP 2015059769A JP 2015059769 A JP2015059769 A JP 2015059769A JP 2016015471 A JP2016015471 A JP 2016015471A
Authority
JP
Japan
Prior art keywords
mounting structure
element body
land
main surface
multilayer capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015059769A
Other languages
English (en)
Other versions
JP6481446B2 (ja
Inventor
高橋　優
Masaru Takahashi
優 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2015059769A priority Critical patent/JP6481446B2/ja
Priority to KR1020150070180A priority patent/KR101690099B1/ko
Priority to US14/734,056 priority patent/US9633789B2/en
Priority to CN201510315638.9A priority patent/CN105321712B/zh
Publication of JP2016015471A publication Critical patent/JP2016015471A/ja
Application granted granted Critical
Publication of JP6481446B2 publication Critical patent/JP6481446B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)

Abstract

【課題】騒音のばらつきを抑制することができる積層コンデンサの実装構造体を提供する。
【解決手段】実装構造体１Ａは、積層コンデンサ１０Ａと配線基板２０と接合材３１とを備える。積層コンデンサ１Ａは、誘電体層１２および内部電極層１３が交互に積層された素体１１と、内部電極層１３に接続された外部電極１４とを含む。素体１１は、外部電極１４の側面被覆部１４ａによって被覆された側面１１ｃを有する。接合材３１は、側面被覆部１４ａの外表面と、配線基板２０に設けられたランド２２の外表面とを覆うようにこれらに接合する。接合材３１の側面被覆部１４ａを覆う部分のうちの最も厚い部分の外側端部Ｓは、素体１１の側面１１ｃと直交する方向において、ランド２２の外端Ｑよりもさらに外側に位置する。
【選択図】図８

Description

本発明は、積層コンデンサが配線基板に接合材を用いて実装されてなる積層コンデンサの実装構造体（以下、単に実装構造体とも称する）に関する。
近年、電子機器の高性能化に伴い、積層コンデンサとしての積層セラミックコンデンサの大容量化が進んでいる。大容量の積層セラミックコンデンサにおいては、誘電体材料としてチタン酸バリウム等の高誘電率のセラミック材料が使用されている。
これら高誘電率のセラミック材料は、圧電性および電歪性を有しているため、高誘電率のセラミック材料からなる誘電体層を含む積層セラミックコンデンサにおいては、電圧が印加された際に機械的な歪みが生じることになる。
そのため、配線基板に実装された大容量の積層セラミックコンデンサに交流電圧、または、交流成分が重畳された直流電圧等が印加されると、セラミック材料に生じる機械的な歪みに起因して振動が発生することになり、当該振動が配線基板に伝播することで回路基板が振動してしまう。
ここで、伝播した振動により、回路基板が可聴周波数域である２０［Ｈｚ］〜２０［ｋＨｚ］の周波数で振動した場合には、いわゆる「鳴き（acoustic noise）」と呼ばれる騒音が発生することになる。
通常、積層セラミックコンデンサは、誘電体層および内部電極層を含む素体の表面に設けられた一対の外部電極を有しており、配線基板に設けられた一対のランドに対してこれら一対の外部電極が対応付けて半田等の接合材によって接合されることにより、配線基板に実装される。その場合、上述した一対の外部電極は、所定方向において互いに離隔して位置する素体の一対の側面を被覆するように設けられることが一般的である。
上記構成の積層セラミックコンデンサが配線基板に実装されてなる積層コンデンサの実装構造体が開示された文献としては、たとえば特開２０１２−１５１１７５号公報（特許文献１）がある。
特開２０１２−１５１１７５号公報
上述した素体の側面を被覆するように外部電極が設けられてなる積層セラミックコンデンサを接合材を用いて配線基板に実装する場合には、溶融した接合材が素体の側面を被覆するように設けられた外部電極の外表面に沿って濡れ上がることになり、当該外部電極の表面を覆うように接合部が形成されることになる。そのため、積層セラミックコンデンサにおいて生じる上述した振動は、当該濡れ上がった部分の接合材によって形成された接合部を介してもっぱら配線基板に伝播することになる。
ここで、騒音の発生を抑制するために振動の伝播を低減させるためには、実装の際に濡れ上がることとなる接合材の量を抑制することで振動の伝播経路を小さくすることが考えられる。しかしながら、実装の際の接合材の濡れ上がり量を精度よく制御することは非常に困難である。そのため、濡れ上がり量にばらつきが生じる結果、発生する騒音にも大きなばらつきが生じてしまうことになり、騒音が抑制された回路基板を安定的に生産することが非常に困難となる。
したがって、本発明は、上述した問題点を解決すべくなされたものであり、騒音のばらつきを抑制することができる積層コンデンサの実装構造体を提供することを目的とする。
本発明の第１の局面に基づく積層コンデンサの実装構造体は、積層コンデンサが配線基板に接合材を用いて実装されてなるものである。上記積層コンデンサは、誘電体層および内部電極層が交互に積層された素体と、上記内部電極層の少なくとも一部に接続された外部電極とを含んでおり、上記素体は、相対して位置する第１主面および第２主面と、上記第１主面および上記第２主面を結ぶ側面とを有している。上記積層コンデンサは、上記素体の上記第１主面が上記配線基板の主表面に対向した状態で上記配線基板に実装されている。上記外部電極は、上記素体の上記側面を被覆する側面被覆部を有しており、上記配線基板は、上記主表面にランドを有している。上記接合材は、上記側面被覆部の外表面の少なくとも一部および上記ランドの外表面の少なくとも一部を覆うようにこれらに接合している。上記接合材の上記側面被覆部を覆う部分のうちの最も厚い部分の外側端部と上記ランドの外端との間に位置する部分の上記接合材の表面には、括れ部が設けられている。
上記本発明の第１の局面に基づく積層コンデンサの実装構造体にあっては、上記括れ部の一部が、上記素体の上記側面と直交する方向において、上記ランドの外端よりも内側に位置していることが好ましい。
上記本発明の第１の局面に基づく積層コンデンサの実装構造体にあっては、上記接合材が、上記側面被覆部を覆うとともに上記素体から遠ざかるように膨らむ部分を含んでいることが好ましい。
上記本発明の第１の局面に基づく積層コンデンサの実装構造体にあっては、上記外側端部が、上記素体の上記側面と直交する方向において、上記ランドの外端よりもさらに外側に位置していることが好ましい。
上記本発明の第１の局面に基づく積層コンデンサの実装構造体にあっては、上記括れ部が、上記第１主面と直交する方向において、上記内部電極層のうちの最も上記第１主面に近い内部電極層と上記ランドとの間に位置していることが好ましい。
本発明の第２の局面に基づく積層コンデンサの実装構造体は、積層コンデンサが配線基板に接合材を用いて実装されてなるものである。上記積層コンデンサは、誘電体層および内部電極層が交互に積層された素体と、上記内部電極層の少なくとも一部に接続された外部電極とを含んでおり、上記素体は、相対して位置する第１主面および第２主面と、上記第１主面および上記第２主面を結ぶ側面とを有している。上記積層コンデンサは、上記素体の上記第１主面が上記配線基板の主表面に対向した状態で上記配線基板に実装されている。上記外部電極は、上記素体の上記側面を被覆する側面被覆部を有しており、上記配線基板は、上記主表面にランドを有している。上記接合材は、上記側面被覆部の外表面の少なくとも一部および上記ランドの外表面の少なくとも一部を覆うようにこれらに接合している。上記接合材は、上記側面被覆部を覆うとともに上記素体から遠ざかるように膨らむ部分を含んでいる。
上記本発明の第２の局面に基づく積層コンデンサの実装構造体にあっては、上記接合材の上記側面被覆部を覆う部分のうちの最も厚い部分の外側端部が、上記素体の上記側面と直交する方向において、上記ランドの外端よりもさらに外側に位置していることが好ましい。
本発明の第３の局面に基づく積層コンデンサの実装構造体は、積層コンデンサが配線基板に接合材を用いて実装されてなるものである。上記積層コンデンサは、誘電体層および内部電極層が交互に積層された素体と、上記内部電極層の少なくとも一部に接続された外部電極とを含んでおり、上記素体は、相対して位置する第１主面および第２主面と、上記第１主面および上記第２主面を結ぶ側面とを有している。上記積層コンデンサは、上記素体の上記第１主面が上記配線基板の主表面に対向した状態で上記配線基板に実装されている。上記外部電極は、上記素体の上記側面を被覆する側面被覆部を有しており、上記配線基板は、上記主表面にランドを有している。上記接合材は、上記側面被覆部の外表面の少なくとも一部および上記ランドの外表面の少なくとも一部を覆うようにこれらに接合している。上記接合材の上記側面被覆部を覆う部分のうちの最も厚い部分の外側端部は、上記素体の上記側面と直交する方向において、上記ランドの外端よりもさらに外側に位置している。
上記本発明の第１ないし第３の局面に基づく積層コンデンサの実装構造体にあっては、上記ランドの外端が、上記素体の上記側面と直交する方向において、上記側面被覆部の外表面と同じ位置かそれよりも内側に位置していることが好ましい。
上記本発明の第１ないし第３の局面に基づく積層コンデンサの実装構造体にあっては、上記誘電体層および上記内部電極層の積層方向が、上記配線基板の上記主表面に対して直交していることが好ましい。
上記本発明の第１ないし第３の局面に基づく積層コンデンサの実装構造体にあっては、上記誘電体層のうちの上記第１主面を規定する部分の誘電体層の厚みが、上記誘電体層のうちの上記第２主面を規定する部分の誘電体層の厚みよりも大きいことが好ましい。
上記本発明の第１ないし第３の局面に基づく積層コンデンサの実装構造体にあっては、上記素体が、容量を形成しない分離部によって上記積層方向において分離された第１容量部および第２容量部を含んでいてもよい。その場合には、上記第１容量部に含まれる内部電極層の総数が、上記第２容量部に含まれる内部電極層の総数よりも多く、かつ、上記第１容量部の総厚みが、上記第２容量部の総厚みよりも大きいことが好ましく、さらに、上記第１容量部が、上記第２主面と上記第２容量部との間に位置していることが好ましい。
上記本発明の第１ないし第３の局面に基づく積層コンデンサの実装構造体にあっては、上記分離部の厚みが、上記第１容量部に含まれる内部電極層の上記積層方向における配置間隔および上記第２容量部に含まれる内部電極層の上記積層方向における配置間隔のいずれよりも大きいことが好ましい。
本発明によれば、騒音のばらつきを抑制することができる積層コンデンサの実装構造体を提供することができる。
本発明の実施の形態１における実装構造体に具備される積層セラミックコンデンサの斜視図である。 図１に示すＩＩ−ＩＩ線に沿った模式断面図である。 図１に示すＩＩＩ−ＩＩＩ線に沿った模式断面図である。 図１に示す積層セラミックコンデンサの素体に電圧印加時において生じる歪みをシミュレーションした結果を示す図である。 本発明の実施の形態１における実装構造体の模式断面図である。 図５に示すＶＩ−ＶＩ線に沿った模式断面図である。 本発明の実施の形態１における実装構造体の製造フローを示す図である。 図５に示す実装構造体の要部拡大断面図である。 本発明の実施の形態２における実装構造体の要部拡大断面図である。 本発明の実施の形態３における実装構造体の要部拡大断面図である。 本発明の実施の形態４における実装構造体の模式断面図である。 図１１に示すＸＩＩ−ＸＩＩ線に沿った模式断面図である。 図１１に示す実装構造体の要部拡大断面図である。 本発明の実施の形態５における実装構造体の要部拡大断面図である。 本発明の実施の形態６における実装構造体の要部拡大断面図である。 検証試験における騒音の音圧の測定方法を示す概略図である。 検証試験における検証例１ないし３の製造条件および試験結果を示す表である。 検証試験における検証例１ないし３の試験結果をさらに整理したグラフである。
以下、本発明の実施の形態について、図を参照して詳細に説明する。本発明が適用されて配線基板に実装される積層コンデンサとしては、誘電体材料としてセラミック材料を使用した積層セラミックコンデンサや、誘電体材料として樹脂フィルムを使用した積層型金属化フィルムコンデンサ等が挙げられるが、以下に示す実施の形態においては、このうちの積層セラミックコンデンサを例示して説明を行なう。なお、以下に示す実施の形態においては、同一のまたは共通する部分について図中同一の符号を付し、その説明は繰り返さない。
（実施の形態１）
図１は、本発明の実施の形態１における実装構造体に具備される積層セラミックコンデンサの斜視図である。また、図２および図３は、それぞれ図１に示すＩＩ−ＩＩ線およびＩＩＩ−ＩＩＩ線に沿った模式断面図である。まず、これら図１ないし図３を参照して、本実施の形態における実装構造体に具備される積層セラミックコンデンサ１０Ａについて説明する。
図１ないし図３に示すように、積層セラミックコンデンサ１０Ａは、全体として直方体形状を有しており、素体１１と、第１外部電極１４と、第２外部電極１５とを含んでいる。
図２および図３に示すように、素体１１は、直方体形状を有しており、所定方向に沿って交互に積層された誘電体層１２および内部電極層１３にて構成されている。誘電体層１２は、たとえばチタン酸バリウム（ＢａＴｉＯ３）を主成分とするセラミック材料にて形成されている。また、誘電体層１２は、後述するセラミックシートの原料となるセラミック粉末の副成分としてのＭｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物等を含んでいてもよい。一方、内部電極層１３は、たとえばＮｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等に代表される金属材料にて形成されている。
素体１１は、誘電体層１２となるセラミックシート（いわゆるグリーンシート）の表面に内部電極層１３となる導電性ペーストが印刷された素材シートを複数準備し、これら複数の素材シートを積層して圧着および焼成することによって製作される。
なお、誘電体層１２の材質は、上述したチタン酸バリウムを主成分とするセラミック材料に限られず、他の高誘電率のセラミック材料（たとえば、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３等を主成分とするもの）を誘電体層１２の材質として選択してもよい。また、内部電極層１３の材質も、上述した金属材料に限られず、他の導電材料を内部電極層１３の材質として選択してもよい。
ここで、図１ないし図３に示すように、素体１１における誘電体層１２および内部電極層１３の積層方向を厚み方向Ｔとして定義し、第１外部電極１４および第２外部電極１５が並ぶ方向を積層セラミックコンデンサ１０Ａの長さ方向Ｌとして定義し、これら長さ方向Ｌおよび厚み方向Ｔのいずれにも直交する方向を幅方向Ｗとして定義し、以降の説明においては、当該用語を使用する。
また、図２および図３に示すように、素体１１が有する６つの表面のうち、厚み方向Ｔにおいて相対して位置する一対の表面を第１表面１１ａおよび第２表面１１ｂと定義し、長さ方向Ｌにおいて相対して位置する一対の表面を第３表面１１ｃおよび第４表面１１ｄと定義し、幅方向Ｗにおいて相対して位置する一対の表面を第５表面１１ｅおよび第６表面１１ｆとして定義し、以降の説明においては、当該用語を使用する。
図１および図２に示すように、第１外部電極１４および第２外部電極１５は、素体１１の長さ方向Ｌにおける両端部を覆っており、互いに離隔している。第１外部電極１４および第２外部電極１５は、それぞれ導電膜にて構成されている。
第１外部電極１４および第２外部電極１５は、たとえば焼結金属層とめっき層の積層膜にて構成される。焼結金属層は、たとえばＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等のペーストを焼き付けることで形成される。めっき層は、たとえばＮｉめっき層とこれを覆うＳｎめっき層とによって構成される。めっき層は、これに代えてＣｕめっき層やＡｕめっき層であってもよい。また、第１外部電極１４および第２外部電極１５は、めっき層のみによって構成されていてもよい。
さらには、第１外部電極１４および第２外部電極１５として、導電性樹脂ペーストを利用することも可能である。第１外部電極１４および第２外部電極１５として導電性樹脂ペーストを利用した場合には、導電性樹脂ペーストに含まれる樹脂成分が素体１１において発生した振動を吸収する効果を発揮するため、素体１１から外部に伝播する振動を効果的に減衰させることが可能になり、騒音の低減に有利である。
図２および図３に示すように、第１外部電極１４は、第３表面１１ｃを覆う第１被覆部１４ａと、第３表面１１ｃ寄りに位置する部分の第１表面１１ａを覆う第２被覆部１４ｂと、第３表面１１ｃ寄りに位置する部分の第５表面１１ｅを覆う第３被覆部１４ｃと、第３表面１１ｃ寄りに位置する部分の第６表面１１ｆを覆う第４被覆部１４ｄと、第３表面１１ｃ寄りに位置する部分の第２表面１１ｂを覆う第５被覆部１４ｅとを有している。
一方、第２外部電極１５は、第４表面１１ｄを覆う第６被覆部１５ａと、第４表面１１ｄ寄りに位置する部分の第１表面１１ａを覆う第７被覆部１５ｂと、第４表面１１ｄ寄りに位置する部分の第５表面１１ｅを覆う第８被覆部（図２および図３において現れず）と、第４表面１１ｄ寄りに位置する部分の第６表面１１ｆを覆う第９被覆部（図２および図３において現れず）と、第４表面１１ｄ寄りに位置する部分の第２表面１１ｂを覆う第１０被覆部１５ｅとを有している。
図２に示すように、積層方向に沿って誘電体層１２を挟んで隣り合う一対の内部電極層１３のうちの一方は、第１外部電極１４に電気的に接続されており、積層方向に沿って誘電体層１２を挟んで隣り合う一対の内部電極層１３のうちの他方は、第２外部電極１５に電気的に接続されている。これにより、一対の外部電極としての第１外部電極１４および第２外部電極１５間は、複数のコンデンサ要素が電気的に並列に接続された状態となっている。
なお、本実施の形態における積層セラミックコンデンサ１０Ａは、長さ方向Ｌにおける外形寸法Ｌｃ（図５参照）が厚み方向Ｔにおける外形寸法Ｔｃ（図５および図６参照）および幅方向Ｗにおける外形寸法Ｗｃ（図６参照）よりも長くなるように構成されており、厚み方向Ｔにおける外形寸法Ｔｃおよび幅方向Ｗにおける外形寸法Ｗｃがいずれも上記長さ方向Ｌにおける外形寸法Ｌｃの約半分の大きさで同じ寸法となるように構成されている。また、第１外部電極１４および第２外部電極１５の長さ方向Ｌにおける外形寸法Ｌｅ（図５参照）は、これらが同じになるように構成されており、第１外部電極１４と第２外部電極１５との間の距離Ｇｅ（図５参照）は、第１外部電極１４と第２外部電極１５との間の絶縁性を確保することが可能な十分な距離とされている。
ここで、積層セラミックコンデンサ１０Ａの外形寸法Ｌｃ，Ｗｃ，Ｔｃの代表値としては、たとえば０．２５［ｍｍ］×０．１２５［ｍｍ］×０．１２５［ｍｍ］、０．４［ｍｍ］×０．２［ｍｍ］×０．２［ｍｍ］、０．６［ｍｍ］×０．３［ｍｍ］×０．３［ｍｍ］、０．８×［ｍｍ］×０．４［ｍｍ］×０．４［ｍｍ］、１．０［ｍｍ］×０．５［ｍｍ］×０．５［ｍｍ］、１．６［ｍｍ］×０．８［ｍｍ］×０．８［ｍｍ］、２．０［ｍｍ］×１．２５［ｍｍ］×１．２５［ｍｍ］、３．２［ｍｍ］×１．６［ｍｍ］×１．６［ｍｍ］等が挙げられる。
図４は、図１に示す積層セラミックコンデンサの素体に電圧印加時において生じる歪みをシミュレーションした結果を示す図である。次に、この図４を参照して、本実施の形態における実装構造体に具備される積層セラミックコンデンサ１０Ａに生じ得る歪みについて説明する。
上述した積層セラミックコンデンサ１０Ａの第１外部電極１４および第２外部電極１５に、交流電圧、または、交流成分が重畳した直流電圧等が印加されると、素体１１に図４に示す如くの機械的な歪みが発生し、これが積層セラミックコンデンサ１０Ａの歪みとなる。
図４に示すように、電圧印加時においては、厚み方向Ｔに沿って素体１１が図中において矢印ＡＲＴにて示すように外側に向けて大きく歪む。これに伴い、長さ方向Ｌに沿って素体１１が図中において矢印ＡＲＬにて示すように内側に向けて大きく歪み、また幅方向Ｗに沿って素体１１が図中において矢印ＡＲＷにて示すように内側に向けて歪む。これに対し、直方体形状を有する素体１１の角部１６においては、歪みは殆ど発生しない。
そのため、積層セラミックコンデンサ１０Ａにおいても、電圧印加時において、同様の歪みが発生することになり、積層セラミックコンデンサ１０Ａに印加される電圧の周期に合わせて上述した如くの歪みが繰り返し発生することになる。その結果、積層セラミックコンデンサ１０Ａを具備した実装構造体においては、当該積層セラミックコンデンサ１０Ａが振動源となり、当該振動が配線基板２０（図５および図６等参照）に伝播することによって配線基板２０が振動し、結果として騒音が発生することになる。
図５は、本実施の形態における実装構造体の模式断面図であり、図６は、図５に示すＶＩ−ＶＩ線に沿った模式断面図である。ここで、図５は、積層セラミックコンデンサ１０Ａの幅方向Ｗにおける中央位置における断面を示している。次に、これら図５および図６を参照して、本実施の形態における実装構造体１Ａについて説明する。
図５および図６に示すように、実装構造体１Ａは、上述した積層セラミックコンデンサ１０Ａと、配線基板２０と、半田接合材からなる第１接合部３１および第２接合部３２とを備えており、積層セラミックコンデンサ１０Ａが配線基板２０に第１接合部３１および第２接合部３２を介して実装されてなるものである。
配線基板２０は、全体として平板状の形状を有しており、基材部２１と、第１ランド２２および第２ランド２３とを有している。
基材部２１は、一対の主表面を有する平板状の形状を有しており、少なくともその一方の主表面上に配線としての導電パターンが形成されてなるものである。基材部２１の材質としては、エポキシ樹脂等の樹脂材料やアルミナ等のセラミック材料からなるもの、あるいはこれらに無機材料または有機材料からなるフィラーや織布等が添加されたもの等を用いることができる。一般的には、基材部２１としては、エポキシ樹脂からなる母材にガラス製の織布が添加されたガラスエポキシ基板が好適に利用される。
第１ランド２２および第２ランド２３は、配線基板２０の主表面において互いに離隔して位置している。第１ランド２２および第２ランド２３は、上述した導電パターンの一部に該当し、積層セラミックコンデンサ１０Ａの第１外部電極１４および第２外部電極１５に応じて基材部２１上に並んでいる。なお、第１ランド２２および第２ランド２３の材質としては、各種の導電材料が利用できるが、一般的には銅箔等の金属材料が好適に利用される。
ここで、図５に示すように、第１ランド２２および第２ランド２３の図中に示す積層セラミックコンデンサ１０Ａの長さ方向Ｌと平行な方向における外形寸法Ｌｌは、これらが同じになるように構成されており、第１ランド２２と第２ランド２３との間の当該方向に沿った距離Ｇｌは、これらの間の絶縁性を確保することが可能な十分な距離とされている。また、図６に示すように、第１ランド２２および第２ランド２３の図中に示す積層セラミックコンデンサ１０Ａの幅方向Ｗと平行な方向における外形寸法Ｗｌ（第２ランド２３の外形寸法Ｗｌについては不図示）は、これらが同じになるように構成されている。
第１接合部３１および第２接合部３２は、たとえば半田合金と有機材料であるフラックスとの混合物である半田ペーストを溶融および固化させることで形成されるものである。当該第１接合部３１および第２接合部３２を構成する半田接合材は、Ｓｎを含む半田合金を主成分とするものである。ここで、半田接合材としては、たとえば半田合金にＳｎ、Ａｇ、Ｃｕが含まれる３元系のものや、半田合金にＳｎ、Ｓｂが含まれるいわゆる高温半田が好適に用いられる。
積層セラミックコンデンサ１０Ａは、第１外部電極１４の第２被覆部１４ｂが配線基板２０の第１ランド２２に対向するとともに、第２外部電極１５の第７被覆部１５ｂが配線基板２０の第２ランド２３に対向するように、素体１１の第１表面１１ａが配線基板２０の主表面に対向した状態で配置されている。
上述した第１接合部３１は、これら対向配置された第１外部電極１４と第１ランド２２とを接合しており、第１ランド２２の外表面に固着するとともに、第１外部電極１４の第１被覆部１４ａ、第２被覆部１４ｂ、第３被覆部１４ｃ、第４被覆部１４ｄおよび第５被覆部１４ｅに連なって第１外部電極１４の外表面に固着している。
また、上述した第２接合部３２は、これら対向配置された第２外部電極１５と第２ランド２３とを接合しており、第２ランド２３の外表面に固着するとともに、第２外部電極１５の第６被覆部１５ａ、第７被覆部１５ｂ、第８被覆部（図５および図６において現れず）、第９被覆部（図５および図６において現れず）および第１０被覆部１５ｅに連なって第２外部電極１５の外表面に固着している。
ここで、第１接合部３１となる半田接合材は、積層セラミックコンデンサ１０Ａの実装時においてこれが溶融することで第１外部電極１４の外表面において濡れ広がり、その際に第２被覆部１４ｂを覆うばかりでなく第１被覆部１４ａ、第３被覆部１４ｃ、第４被覆部１４ｄおよび第５被覆部１４ｅを覆うように濡れ上がることになる。そのため、その後に濡れ広がった半田接合材が固化することにより、第１接合部３１は、上述したように第１被覆部１４ａ、第２被覆部１４ｂ、第３被覆部１４ｃ、第４被覆部１４ｄおよび第５被覆部１４ｅに連なって第１外部電極１４の外表面に固着した状態で形成されることになる。
一方、第２接合部３２となる半田接合材も、積層セラミックコンデンサ１０Ａの実装時においてこれが溶融することで第２外部電極１５の外表面において濡れ広がり、その際に第７被覆部１５ｂを覆うばかりでなく第６被覆部１５ａ、第８被覆部、第９被覆部および第１０被覆部１５ｅを覆うように濡れ上がることになる。そのため、その後に濡れ広がった半田接合材が固化することにより、第２接合部３２は、上述したように第６被覆部１５ａ、第７被覆部１５ｂ、第８被覆部、第９被覆部および第１０被覆部１５ｅに連なって第２外部電極１５の外表面に固着した状態で形成されることになる。
以上の構成を有する本実施の形態における実装構造体１Ａにあっては、積層セラミックコンデンサ１０Ａの素体１１の第１表面１１ａが、配線基板２０の主表面に対向した状態で配置される第１主面に該当することになり、積層セラミックコンデンサ１０Ａの素体１１の第２表面１１ｂが、第２主面に該当することになる。また、積層セラミックコンデンサ１０Ａの素体１１の第３表面１１ｃおよび第４表面１１ｄが、それぞれ第１外部電極１４および第２外部電極１５によって被覆される素体１１の側面に該当することになり、第１外部電極１４の第１被覆部１４ａおよび第２外部電極１５の第６被覆部１５ａが、それぞれ素体１１の上記側面を被覆する側面被覆部に該当することになる。
また、これにより、本実施の形態における実装構造体１Ａにあっては、素体１１に含まれる誘電体層１２および内部電極層１３の積層方向（すなわち厚み方向Ｔ）が、配線基板２０の主表面に対して直交して位置することになる。
ここで、本実施の形態における実装構造体１Ａにおいては、騒音のばらつきを抑制することが可能となるように、上述した半田接合材からなる第１接合部３１および第２接合部３２が特徴的な構成を有しているが、その詳細については、後述することとする。
図７は、本実施の形態における実装構造体の製造フローを示す図である。次に、この図７を参照して、本実施の形態における実装構造体１Ａの製造方法について説明する。
上述した本実施の形態における実装構造体１Ａを製造するに当たっては、まず、上述した構成の積層セラミックコンデンサ１０Ａと、上述した構成の配線基板２０とが準備される。
次に、図７に示すように、配線基板２０に半田接合材が供給される（工程Ｓ１）。当該工程Ｓ１は、好ましくはステンシル（版）を用いたスクリーン印刷法によって行なわれる。
具体的には、配線基板２０の第１ランド２２および第２ランド２３に対応した位置および大きさの第１孔部および第２孔部が設けられてなる平板状のステンシルが予め準備され、当該第１孔部および第２孔部がそれぞれ配線基板２０の第１ランド２２および第２ランド２３に重なるようにステンシルが配線基板２０上に位置決めして載置され、当該第１孔部および第２孔部が半田接合材によって充填されるように半田接合材の印刷が行なわれる。その際、ステンシルの表面に半田接合材が残留することがないようにスキージ等を用いて余剰の半田接合材が掻き取られる。これにより、配線基板２０の第１ランド２２上および第２ランド２３上に所定量の半田接合材が供給されることになる。
なお、上述した工程Ｓ１においては、スクリーン印刷法を利用して半田接合材を第１ランド２２上および第２ランド２３上に供給する場合を例示したが、他の方法を利用して半田接合材を第１ランド２２上および第２ランド２３上に供給してもよいし、半田接合材を積層セラミックコンデンサ１０Ａの第１外部電極１４の第２被覆部１４ｂ上および第２外部電極１５の第７被覆部１５ｂ上に供給することとしてもよい。
次に、配線基板２０に積層セラミックコンデンサ１０Ａが載置される（工程Ｓ２）。当該工程Ｓ２においては、好ましくはチップマウンターが用いられ、積層セラミックコンデンサ１０Ａの第１外部電極１４の第２被覆部１４ｂが、第１接合部３１となる半田接合材を介して配線基板２０の第１ランド２２に対向配置されるとともに、積層セラミックコンデンサ１０Ａの第２外部電極１５の第７被覆部１５ｂが、第２接合部３２となる半田接合材を介して配線基板２０の第２ランド２３に対向配置されることとなるように、高精度に積層セラミックコンデンサ１０Ａが位置決めされて配線基板２０上に載置される。
次に、リフローが行なわれる（工程Ｓ３）。当該工程Ｓ３においては、配線基板２０上に半田接合材を介して載置された積層セラミックコンデンサ１０Ａが、当該配線基板２０および半田接合材ごとたとえばリフロー炉に投入されることによって行なわれる。これにより、半田接合材が加熱されて溶融し、その後半田接合材が冷却されて固化することにより、上述した第１接合部３１および第２接合部３２が形成されることになり、積層セラミックコンデンサ１０Ａが配線基板２０に実装される。
以上により、図５および図６に示す実装構造体１Ａが製造されることになる。なお、上記においては、リフロー炉を用いたいわゆるリフロー半田付けを行なう場合を例示したが、噴流半田供給装置を用いたいわゆるフロー半田付けを行なってもよい。
図８は、図５に示す実装構造体の要部拡大断面図である。次に、この図８および前述の図５を参照して、本実施の形態における実装構造体１Ａの上述した半田接合材からなる第１接合部３１および第２接合部３２の特徴的な構成、および、当該構成を有することにより、騒音のばらつきを抑制することが可能になる理由について説明する。なお、以下においては、第１接合部３１および第２接合部３２のうち、第１接合部３１についてのみ説明するが、第２接合部３２についても同様である。
図５に示すように、本実施の形態における実装構造体１Ａにあっては、配線基板２０に設けられた第１ランド２２の第２ランド２３が位置しない側の端部（当該端部を第１ランド２２の外端と称する）から第２ランド２３の第１ランド２２が位置しない側の端部までの積層セラミックコンデンサ１０Ａの長さ方向Ｌに沿った距離Ｌｂが、積層セラミックコンデンサ１０Ａの長さ方向Ｌにおける外形寸法Ｌｃよりも大きく構成されている。
これにより、本実施の形態における実装構造体１Ａにあっては、図８に示すように、第１ランド２２の外端が、積層セラミックコンデンサ１０Ａの上記側面である第３表面１１ｃと直交する方向において、第１外部電極１４の側面被覆部としての第１被覆部１４ａの外表面よりも外側に位置することになる。すなわち、図８中に示す、第１被覆部１４ａの外表面と第１ランド２２の外端との第３表面１１ｃと直交する方向に沿った距離Ａが、第１被覆部１４ａの外表面を含む平面を基準面とし、当該基準面よりも第１ランド２２の外端が外側方向（積層セラミックコンデンサ１０Ａが位置しない側の方向）にある場合を正とし、内側方向（積層セラミックコンデンサ１０Ａが位置する側の方向）ある場合を負とした場合に、正の値をとることになる。
また、本実施の形態における実装構造体１Ａにあっては、半田接合材の供給量が適切に調節されることにより、実装後において、第１被覆部１４ａを覆う部分の第１接合部３１のうち、素体１１の第３表面１１ｃから最も遠い位置にある端部、すなわち最も厚い部分の端部（当該端部を第１接合部３１の外側端部と称する）が、素体１１の第３表面１１ｃと直交する方向において、第１ランド２２の外端よりもさらに外側に位置している。すなわち、図８中に示す、第１ランド２２の外端と第１接合部３１の外側端部との第３表面１１ｃと直交する方向に沿った距離Ｄが、第１ランド２２の外端を含みかつ第３表面１１ｃと平行な平面を基準面とし、当該基準面よりも第１接合部３１の外側端部が外側方向（積層セラミックコンデンサ１０Ａが位置しない側の方向）にある場合を正とし、内側方向（積層セラミックコンデンサ１０Ａが位置する側の方向）ある場合を負とした場合に、正の値をとることになる。
このような第１接合部３１の形状を言い換えるとするならば、第１接合部３１は、素体１１の第３表面１１ｃに沿う方向に第１ランド２２の外端から遠ざかるにつれて素体１１の第３表面１１ｃと直交する方向に素体１１から遠ざかる部分を含んでいると言える。
ここで、図８に示す断面において、第１ランド２２の外端の位置を点Ｑとし、第１被覆部１４ａの外表面における接線のうちで上記点Ｑを通る接線と当該被覆部１４ａの外表面との接点を点Ｐとし、上記点Ｐの第１ランド２２の上面への垂線の足を点Ｒとし、第１接合部３１の外側端部の位置を点Ｓとすると、点Ｐ，Ｑ，Ｒを頂点とする三角形状の領域Ｘが、当該断面において素体１１の第３表面１１ｃに生じ得る振動の主たる伝播経路となり、点Ｓが、領域Ｘの外側に位置することになる。なお、当該振動の伝播経路は、当該領域Ｘのみならず、図８に示す断面と直交する方向（すなわち、積層セラミックコンデンサ１０Ａの幅方向Ｗ）に沿って三角柱状に形成されることになる。
そのため、点Ｓが、領域Ｘの外側に十分に距離をもって位置することにより、領域Ｘよりも外側（すなわち、領域Ｘから見て積層セラミックコンデンサ１０Ａが位置しない側）の位置に十分な大きさ（厚み）の第１接合部３１が形成されることになる。
上記構成を採用することにより、第１接合部３１となる半田接合材の濡れ上がり量にばらつきが生じた場合であっても、当該ばらつきが、振動の伝播経路を形成しない部分の第１接合部３１（すなわち、領域Ｘよりも外側に位置する部分の第１接合部３１）の大きさに多少の大小が生じることで吸収されることになるため、発生する振動に大きなばらつきが生じることが抑制できる。言い換えれば、半田接合材が濡れ上がるに際して、第１接合部３１のうち、振動の伝播経路を形成しない部分である、第１ランド２２から遠ざかるにつれて外側方向に広がる部分の大きさに多少の大小が生じることにより、半田接合材の濡れ上がり量のばらつきが吸収されることになるため、発生する振動に大きなばらつきが生じることが抑制できる。
したがって、本実施の形態における実装構造体１Ａとすることにより、騒音のばらつきを抑制することが可能になる。
また、上記構成を採用することにより、上述した振動の伝播経路を形成しない部分の第１接合部３１により、振動の伝播経路を形成する部分の第１接合部３１と、素体１１の第３表面１１ｃおよび当該第３表面１１ｃを被覆する第１被覆部１４ａとが拘束されることになり、配線基板２０の振動による騒音の発生が抑制できることも期待される。
なお、本実施の形態における実装構造体１Ａは、上述したように誘電体層１２および内部電極層１３の積層方向（すなわち厚み方向Ｔ）が配線基板２０の主表面に対して直交して位置するように構成したものであるが、このように構成した場合には、図４から明らかなように、素体１１の第１表面１１ａのうち、歪が比較的小さい部分である長さ方向Ｌにおける両端部近傍において、第１接合部３１および第２接合部３２を介して第１外部電極１４および第２外部電極１５が第１ランド２２および第２ランド２３にそれぞれ接続されることになるため、この点においても振動の発生を抑制する観点において有利な構成となる。
（実施の形態２）
図９は、本発明の実施の形態２における実装構造体の要部拡大断面図である。以下、この図９を参照して、本実施の形態における実装構造体１Ｂについて説明する。
図９に示すように、本実施の形態における実装構造体１Ｂは、配線基板２０に実装された積層セラミックコンデンサ１０Ｂの構成においてのみ、上述した実施の形態１における実装構造体１Ａと相違している。
具体的には、積層セラミックコンデンサ１０Ｂは、素体１１の内部に含まれる誘電体層１２のうち、素体１１の第１主面である第１表面１１ａを規定する部分の誘電体層である第１主面側誘電体層１２ａの厚みＢ１が、素体１１の第２主面である第２表面１１ｂを規定する部分の誘電体層である第２主面側誘電体層１２ｂの厚みＢ２よりも大きい点において、上述した実施の形態１における実装構造体１Ａに具備された積層セラミックコンデンサ１０Ａとその構成が相違している。当該構成を有する積層セラミックコンデンサ１０Ｂにあっては、振動源となる圧電性および電歪性を呈する容量部が、素体１１の第１表面１１ａからより遠い位置にあることになる。
したがって、本実施の形態の如く、当該容量部からより遠い位置にある第１表面１１ａが配線基板２０の主表面に対向するように、積層セラミックコンデンサ１０Ｂが配線基板２０に実装されることにより、当該容量部から配線基板２０に伝播される振動がより効果的に減衰されることになるため、上述した実施の形態１において説明した効果と相まってさらに効果的に騒音の発生およびそのばらつきを抑制することが可能になる。
（実施の形態３）
図１０は、本発明の実施の形態３における実装構造体の要部拡大断面図である。以下、この図１０を参照して、本実施の形態における実装構造体１Ｃについて説明する。
図１０に示すように、本実施の形態における実装構造体１Ｃは、配線基板２０に実装された積層セラミックコンデンサ１０Ｃの構成においてのみ、上述した実施の形態１における実装構造体１Ａと相違している。
具体的には、積層セラミックコンデンサ１０Ｃは、素体１１の内部に形成される容量部が、容量を形成しない分離用誘電体層１２ｃによって誘電体層１２および内部電極層１３の積層方向（すなわち、厚み方向Ｔ）において分離されることにより、第１容量部１７および第２容量部１８からなる２つの容量部を含んでいる点において、上述した実施の形態１における実装構造体１Ａに具備された積層セラミックコンデンサ１０Ａとその構成が相違している。
第１容量部１７は、素体１１の第２主面である第２表面１１ｂと第２容量部１８との間に位置している。
また、第１容量部１７に含まれる内部電極層１３の総数は、第２容量部１８に含まれる内部電極層１３の総数よりも多く、そのため第１容量部１７の総厚みは、第２容量部１８の総厚みよりも大きくなっている。これにより、第１容量部１７によって形成される容量は、第２容量部１８によって形成される容量よりも大きいことになる。
ここで、分離用誘電体層１２ｃの厚みＣ３は、第１容量部１７に含まれる内部電極層１３の積層方向における配置間隔Ｃ１および第２容量部１８に含まれる内部電極層１３の積層方向における配置間隔Ｃ２のいずれよりも大きい。これにより、上述したように、第１容量部１７および第２容量部１８が、誘電体層１２および内部電極層１３の積層方向において分離されることになる。
当該構成を有する積層セラミックコンデンサ１０Ｃにあっては、主たる振動源となる第１容量部１７が、素体１１の第１表面１１ａからより遠い位置にあることになるとともに、主たる振動源とはならず比較的軽微な振動源となる第２容量部１８が、素体１１の第１表面１１ａ寄りの位置にあることになる。
ここで、第２容量部１８は、電流が流れる回路（すなわち、積層セラミックコンデンサ１０Ａに設けられる電流経路と配線基板２０に設けられる電流経路とによって規定される回路）のループ面積を狭小化するためのものであり、当該第２容量部１８を素体１１の内部のより配線基板２０に近い位置に設けることにより、積層セラミックコンデンサ１０Ａが有する寄生成分であるＥＳＬ（等価直列インダクタンス）の低減が可能になる。
したがって、本実施の形態の如く、主たる振動源となる第１容量部１７からより遠い位置にあるとともに、主たる振動源とはならず比較的軽微な振動源となる第２容量部１８からより近い位置にある第１表面１１ａが配線基板２０の主表面に対向するように、積層セラミックコンデンサ１０Ｃが配線基板２０に実装されることにより、第１容量部１７から配線基板２０に伝播される振動がより効果的に減衰されることになるとともに、第２容量部１８の存在によって電流が流れる回路のループ面積が狭小化されることになるため、上述した実施の形態１において説明した効果と相まってさらに効果的に騒音の発生およびそのばらつきを抑制することが可能になるとともに、大きい容量を確保しつつ低ＥＳＬ化を実現することができる。
（実施の形態４）
図１１は、本発明の実施の形態４における実装構造体の模式断面図であり、図１２は、図１１に示すＸＩＩ−ＸＩＩ線に沿った模式断面図である。ここで、図１１は、積層セラミックコンデンサ１０Ａの厚み方向Ｔにおける中央位置における断面を示している。まず、これら図１１および図１２を参照して、本実施の形態における実装構造体１Ｄについて説明する。
図１１および図１２に示すように、本実施の形態における実装構造体１Ｄは、上述した実施の形態１における実装構造体１Ａに実装された積層セラミックコンデンサ１０Ａと同様の構成の積層セラミックコンデンサ１０Ａを具備するものの、その配線基板２０に対する向きが上述した実施の形態１における実装構造体１Ａの場合と相違するものである。
具体的には、本実施の形態における実装構造体１Ｄにおいては、積層セラミックコンデンサ１０Ａが、第１外部電極１４の第３被覆部１４ｃが配線基板２０の第１ランド２２に対向するとともに、第２外部電極１５の第８被覆部１５ｃが配線基板２０の第２ランド２３に対向するように、素体１１の第５表面１１ｅが配線基板２０の主表面に対向した状態で配置されている。
第１接合部３１は、これら対向配置された第１外部電極１４と第１ランド２２とを接合しており、第１ランド２２の外表面に固着するとともに、第１外部電極１４の第１被覆部１４ａ、第２被覆部１４ｂ、第３被覆部１４ｃ、第４被覆部１４ｄおよび第５被覆部１４ｅに連なって第１外部電極１４の外表面に固着している。
また、第２接合部３２は、これら対向配置された第２外部電極１５と第２ランド２３とを接合しており、第２ランド２３の外表面に固着するとともに、第２外部電極１５の第６被覆部１５ａ、第７被覆部（図１１および図１２において現れず）、第８被覆部１５ｃ、第９被覆部１５ｄおよび第１０被覆部（図１１および図１２において現れず）に連なって第２外部電極１５の外表面に固着している。
以上の構成を有する本実施の形態における実装構造体１Ｄにあっては、積層セラミックコンデンサ１０Ａの素体１１の第５表面１１ｅが、配線基板２０の主表面に対向した状態で配置される第１主面に該当することになり、積層セラミックコンデンサ１０Ａの素体１１の第６表面１１ｆが、第２主面に該当することになる。また、積層セラミックコンデンサ１０Ａの素体１１の第３表面１１ｃおよび第４表面１１ｄが、それぞれ第１外部電極１４および第２外部電極１５によって被覆される素体１１の側面に該当することになり、第１外部電極１４の第１被覆部１４ａおよび第２外部電極１５の第６被覆部１５ａが、それぞれ素体１１の上記側面を被覆する側面被覆部に該当することになる。
また、これにより、本実施の形態における実装構造体１Ｄにあっては、素体１１に含まれる誘電体層１２および内部電極層１３の積層方向（すなわち厚み方向Ｔ）が、配線基板２０の主表面に対して平行に位置することになる。
図１３は、図１１に示す実装構造体の要部拡大断面図である。次に、この図１３を参照して、本実施の形態における実装構造体１Ｄの第１接合部３１近傍のより詳細な構成について説明する。なお、ここではその詳細な説明は省略するが、第２接合部３２近傍の構成も、以下において説明する第１接合部３１近傍の構成と同様である。
図１３に示すように、本実施の形態における実装構造体１Ｄにあっても、上述した実施の形態１における実装構造体１Ａの場合と同様に、第１ランド２２の外端が、積層セラミックコンデンサ１０Ａの上記側面である第３表面１１ｃと直交する方向において、第１外部電極１４の側面被覆部としての第１被覆部１４ａの外表面よりも外側に位置している。
また、本実施の形態における実装構造体１Ｄにあっても、上述した実施の形態１における実装構造体１Ａの場合と同様に、半田接合材の供給量が適切に調節されることにより、実装後において、第１被覆部１４ａを覆う部分の第１接合部３１のうち、素体１１の第３表面１１ｃから最も遠い位置にある外側端部が、素体１１の第３表面１１ｃと直交する方向において、第１ランド２２の外端よりもさらに外側に位置している。
このような第１接合部３１の形状を言い換えるとするならば、第１接合部３１は、素体１１の第３表面１１ｃに沿う方向に第１ランド２２の外端から遠ざかるにつれて素体１１の第３表面１１ｃと直交する方向に素体１１から遠ざかる部分を含んでいると言える。
ここで、図１３に示す断面において、第１被覆部１４ａの外表面の上端の位置を点Ｐとし、第１ランド２２の外端の位置を点Ｑとし、上記点Ｐの第１ランド２２の上面への垂線の足を点Ｒとし、第１接合部３１の外側端部の位置を点Ｓとすると、点Ｐ，Ｑ，Ｒを頂点とする三角形状の領域Ｘが、当該断面において素体１１の第３表面１１ｃに生じ得る振動の主たる伝播経路となり、点Ｓが、領域Ｘの外側に位置することになる。なお、当該振動の伝播経路は、当該領域Ｘのみならず、図１３に示す断面と直交する方向（すなわち、積層セラミックコンデンサ１０Ａの厚み方向Ｔ）に沿って三角柱状に形成されることになる。
そのため、点Ｓが、領域Ｘの外側に十分に距離をもって位置することにより、領域Ｘよりも外側（すなわち、領域Ｘから見て積層セラミックコンデンサ１０Ａが位置しない側）の位置に十分な大きさ（厚み）の第１接合部３１が形成されることになる。
上記構成を採用することにより、第１接合部３１となる半田接合材の濡れ上がり量にばらつきが生じた場合であっても、当該ばらつきが、振動の伝播経路を形成しない部分の第１接合部３１（すなわち、領域Ｘよりも外側に位置する部分の第１接合部３１）の大きさに多少の大小が生じることで吸収されることになるため、発生する振動に大きなばらつきが生じることが抑制できる。言い換えれば、半田接合材が濡れ上がるに際して、第１接合部３１のうち、振動の伝播経路を形成しない部分である、第１ランド２２から遠ざかるにつれて外側方向に広がる部分の大きさに多少の大小が生じることにより、半田接合材の濡れ上がり量のばらつきが吸収されることになるため、発生する振動に大きなばらつきが生じることが抑制できる。
したがって、本実施の形態における実装構造体１Ｄとすることにより、騒音のばらつきを抑制することが可能になる。
また、上記構成を採用することにより、上述した振動の伝播経路を形成しない部分の第１接合部３１により、振動の伝播経路を形成する部分の第１接合部３１と、素体１１の第３表面１１ｃおよび当該第３表面１１ｃを被覆する第１被覆部１４ａとが拘束されることになり、配線基板２０の振動による騒音の発生が抑制できることも期待される。
（実施の形態５）
図１４は、本発明の実施の形態５における実装構造体の要部拡大断面図である。以下、この図１４を参照して、本実施の形態における実装構造体１Ｅについて説明する。なお、ここではその詳細な説明は省略するが、第２接合部３２近傍の構成も、以下において説明する第１接合部３１近傍の構成と同様である。
図１４に示すように、本実施の形態における実装構造体１Ｅは、配線基板２０に設けられた第１ランド２２の第２ランド２３が位置しない側の端部（すなわち、第１ランド２２の外端）から第２ランド２３の第１ランド２２が位置しない側の端部までの積層セラミックコンデンサ１０Ａの長さ方向Ｌに沿った距離Ｌｂが、上述した実施の形態１における実装構造体１Ａと比較した場合に、積層セラミックコンデンサ１０Ａの長さ方向Ｌにおける外形寸法Ｌｃにより近い大きさに設定されている点において相違している。ただし、本実施の形態における実装構造体１Ｅにおいても、図１４中に示す第１被覆部１４ａの外表面と第１ランド２２の外端との第３表面１１ｃと直交する方向に沿った距離Ａは、正の値をとっている。
また、本実施の形態における実装構造体１Ｅにあっても、半田接合材の供給量が適切に調節されることにより、上述した実施の形態１における実装構造体１Ａの場合と同様に、実装後において、第１接合部３１の外側端部が、素体１１の第３表面１１ｃと直交する方向において、第１ランド２２の外端よりもさらに外側に位置している。
本実施の形態における実装構造体１Ｅにあっては、半田接合材の供給量が適切に調節することにより、第１接合部３１には、その外側端部と第１ランド２２の外端との間に位置する部分の表面に、括れ部３３が形成されている。この括れ部３３は、主として、溶融した半田接合材が濡れ広がる際にその表面張力に起因して生じるものであり、より多くの半田接合材が第１外部電極１４の側面被覆部としての第１被覆部１４ａの中心部に集まることによって形成されるものである。
このような第１接合部３１の形状を言い換えるとするならば、第１接合部３１は、素体１１の第３表面１１ｃに沿う方向に第１ランド２２の外端から遠ざかるにつれて素体１１の第３表面１１ｃと直交する方向に素体１１から遠ざかる部分を含んでおり、より具体的には、第１接合部３１は、上記括れ部３３から上記外側端部に向かうにつれ、素体１１の第３表面１１ｃと直交する方向に素体１１から遠ざかっている（すなわち、上記括れ部３３から上記外側端部にかけて外側方向に広がっている）と言える。
ここで、図１４に示す断面において、第１被覆部１４ａの外表面の上端の位置を点Ｐとし、第１ランド２２の外端の位置を点Ｑとし、上記点Ｐの第１ランド２２の上面への垂線の足を点Ｒとし、第１接合部３１の外側端部の位置を点Ｓとすると、点Ｐ，Ｑ，Ｒを頂点とする三角形状の領域Ｘが、当該断面において素体１１の第３表面１１ｃに生じ得る振動の主たる伝播経路となり、点Ｓが、領域Ｘの外側に位置することになるとともに、上述した括れ部３３が、当該領域Ｘに重なるように形成されることになる。
そのため、括れ部３３が振動の伝播経路に重なるように設けられることにより、振動の伝播経路が一部において遮断されることになるため、結果として配線基板２０に対する振動の伝播が低減されることになる。したがって、上記構成を採用することにより、配線基板２０の振動による騒音の発生が相当程度に抑制できることになる。
したがって、本実施の形態の如く、半田接合材によって形成される振動の伝播経路に重なるように括れ部３３が設けられることにより、上述した実施の形態１において説明した効果と相まってさらに効果的に騒音の発生およびそのばらつきを抑制することが可能になる。
なお、当該括れ部３３は、図示するように、素体１１の内部に含まれる内部電極層１３のうち、素体１１の第１主面としての第１表面１１ａに最も近い位置にある内部電極層よりも当該第１表面１１ａ側に形成されていることが好ましい。このように構成することにより、より確実に振動の伝播経路を括れ部３３によって遮断することが可能になるため、騒音の発生の抑制をより確実ならしめることができる。
（実施の形態６）
図１５は、本発明の実施の形態６における実装構造体の要部拡大断面図である。以下、この図１５を参照して、本実施の形態における実装構造体１Ｆについて説明する。なお、ここではその詳細な説明は省略するが、第２接合部３２近傍の構成も、以下において説明する第１接合部３１近傍の構成と同様である。
図１５に示すように、本実施の形態における実装構造体１Ｆは、上述した実施の形態１における実装構造体１Ａと比較した場合に、配線基板２０に設けられた第１ランド２２の第２ランド２３が位置しない側の端部（すなわち、第１ランド２２の外端）から第２ランド２３の第１ランド２２が位置しない側の端部までの積層セラミックコンデンサ１０Ａの長さ方向Ｌに沿った距離Ｌｂが、積層セラミックコンデンサ１０Ａの長さ方向Ｌにおける外形寸法Ｌｃよりも小さく設定されている点において相違している。
これにより、本実施の形態における実装構造体１Ｆにあっては、図１５に示すように、第１ランド２２の外端が、積層セラミックコンデンサ１０Ａの側面である第３表面１１ｃと直交する方向において、第１外部電極１４の側面被覆部としての第１被覆部１４ａの外表面よりも内側に位置することになる。すなわち、図１５中に示す、第１被覆部１４ａの外表面と第１ランド２２の外端との第３表面１１ｃと直交する方向に沿った距離Ａが、第１被覆部１４ａの外表面を含む平面を基準面とし、当該基準面よりも第１ランド２２の外端が外側方向（積層セラミックコンデンサ１０Ａが位置しない側の方向）にある場合を正とし、内側方向（積層セラミックコンデンサ１０Ａが位置する側の方向）ある場合を負とした場合に、負の値をとることになる。
一方、本実施の形態における実装構造体１Ｆにあっても、半田接合材の供給量が適切に調節されることにより、上述した実施の形態１における実装構造体１Ａの場合と同様に、実装後において、第１接合部３１の外側端部が、素体１１の第３表面１１ｃと直交する方向において、第１ランド２２の外端よりもさらに外側に位置している。
このような第１接合部３１の形状を言い換えるとするならば、第１接合部３１は、素体１１の第３表面１１ｃに沿う方向に第１ランド２２の外端から遠ざかるにつれて素体１１の第３表面１１ｃと直交する方向に素体１１から遠ざかる部分を含んでいると言える。
ここで、図１５に示す断面において、第１被覆部１４ａの外表面の上端の位置を点Ｐとし、第１ランド２２の外端の位置を点Ｑとし、第１接合部３１の外側端部の位置を点Ｓとすると、点Ｓが、線分ＰＱよりも外側に位置することになるとともに、線分ＰＱが、第１外部電極１４の第１被覆部１４ａによって遮られた状態にあることになる。
そのため、当該断面において素体１１の第３表面１１ｃに生じ得る振動の主たる伝播経路がそもそも形成されないことになり、結果として配線基板２０に対する振動の伝播が大幅に低減されることになる。したがって、上記構成を採用することにより、配線基板２０の振動による騒音の発生がより効率的に抑制できることになる。
さらには、上記構成を採用することにより、第１接合部３１となる半田接合材の濡れ上がり量にばらつきが生じた場合であっても、当該ばらつきが、振動の伝播経路を形成しない部分である、第１被覆部１４ａを覆う部分の第１接合部３１の大きさに多少の大小が生じることで吸収されることになるため、発生する振動に大きなばらつきが生じることが抑制できる。言い換えれば、半田接合材が濡れ上がるに際して、第１接合部３１のうち、振動の伝播経路を形成しない部分である、第１ランド２２から遠ざかるにつれて外側方向に広がる部分の大きさに多少の大小が生じることにより、半田接合材の濡れ上がり量のばらつきが吸収されることになるため、発生する振動に大きなばらつきが生じることが抑制できる。
したがって、本実施の形態における実装構造体１Ｆとすることにより、騒音のばらつきを抑制することが可能になる。
また、図示するように、この場合において、半田接合材の供給量が適切に調節されることにより、上述した実施の形態５において示した如くの括れ部３３を第１外部電極１４と第１ランド２２とによって挟まれた部分の第１接合部３１の表面に形成することも可能である。
このような第１接合部３１の形状を言い換えるとするならば、第１接合部３１は、素体１１の第３表面１１ｃに沿う方向に第１ランド２２の外端から遠ざかるにつれて素体１１の第３表面１１ｃと直交する方向に素体１１から遠ざかる部分を含んでおり、より具体的には、第１接合部３１は、上記括れ部３３から上記外側端部に向かうにつれ、素体１１の第３表面１１ｃと直交する方向に素体１１から遠ざかっている（すなわち、上記括れ部３３から上記外側端部にかけて外側方向に広がっている）と言える。
このように構成することにより、素体１１の第１表面１１ａに生じ得る振動の主たる伝播経路の一部が当該括れ部３３によって遮断されることにもなるため、より効果的に騒音の発生を抑制することが可能になる。
なお、本実施の形態においては、第１ランド２２の外端が、積層セラミックコンデンサ１０Ａの第３表面１１ｃと直交する方向において、第１外部電極１４の第１被覆部１４ａの外表面よりも内側に位置する場合を例示したが、当該第１ランド２２の外端が、当該方向において、第１外部電極１４の第１被覆部１４ａの外表面と同じ位置に配置されても同様の効果が得られる。
（検証試験）
以下においては、上述した各種の実施の形態のうち、騒音の発生の抑制により有利と考えられる実施の形態６に係る実装構造体１Ｆを実際に複数サンプル試作し、その騒音のばらつきの抑制具合および騒音の発生の低減具合を確認した検証試験について説明する。
図１６は、本検証試験における騒音の音圧の測定方法を示す概略図である。また、図１７は、本検証試験における検証例１ないし３の製造条件および試験結果を示す表であり、図１８は、本検証試験における検証例１ないし３の試験結果をさらに整理したグラフである。
図１６に示すように、騒音の音圧を実測するに際しては、サンプルＳＰを無響箱１００内に設置し、この状態において、配線基板２０に実装された積層セラミックコンデンサ１０に３．７［Ｖ］の直流電圧と、１．５［ｋＨｚ］〜２０［ｋＨｚ］の周波数帯における１．０［Ｖｐｐ］の交流電圧を印加し、その際に発生する騒音の総音圧レベルを計測することで行なった。
なお、騒音の総音圧レベルの計測は、無響箱１００内において集音マイク１１０をサンプルＳＰに含まれる積層セラミックコンデンサ１０の３［ｍｍ］上方の位置に対向配置し、当該集音マイク１１０および集音計１２０よってサンプルＳＰから発せられる音を集音し、集音した音をＦＦＴアナライザ１３０（株式会社小野測器製ＣＦ−５２２０）を用いて解析することで行なった。
本検証試験においては、図１７に示す寸法の積層セラミックコンデンサおよび図１７に示す各種の寸法の複数種類の配線基板をそれぞれ複数準備し、図１７に示す第１ないし第４水準からなる４つの水準に、半田ペーストの供給量に対応するステンシルの開口体積を振りつつ、配線基板に積層セラミックコンデンサを実装することとした。具体的には、複数種類のステンシルを準備し、これらステンシルに設ける半田ペーストを供給するための孔部の開口面積を同じに設定しつつ、当該ステンシルの厚みを相互に異ならせる方法を採用した。
図１７に示すように、検証例１ないし３においては、いずれも同一仕様の積層セラミックコンデンサを用いた。当該積層セラミックコンデンサの素体を構成する誘電体材料の材質は、その主成分がチタン酸バリウムであり、素体に含まれる内部電極層の枚数は、合計で５２５枚であり、内部電極層の間隔は、おおよそ０．９１［μｍ］であり、その容量は２２［μＦ］である。
一方、検証例１ないし３においては、一対のランドの外端間の距離Ｌｂ（図５等参照）が相互に異なるものを用いることとし、検証例１においては距離Ｌｂが３［ｍｍ］のものを用い、検証例２においては距離Ｌｂが２．２［ｍｍ］のものを用い、検証例３においては距離Ｌｂが１．７２［ｍｍ］のものを用いた。
なお、検証例１ないし３における水準ごとのサンプル数は３つとし、合計で１２種類３６サンプルの実装構造体を試作し、これらすべてについて騒音の音圧を実測するとともに、上述した第１ランドの外端と接合部の外側端部との間の積層セラミックコンデンサの長さ方向Ｌに沿った距離Ｄ（図８、図１４、図１５等参照）を実測した。
図１７に示すように、実測した騒音の音圧の全水準込みでの平均値は、検証例１において８７．５［ｄＢ］、検証例２において８１．９［ｄＢ］、検証例３において７４．７［ｄＢ］であった。また、実測した騒音の音圧の全水準込みでのＣＶ値は、検証例１において２．７［％］、検証例２において１．９３［％］、検証例３において１．５４［％］であった。ここで、ＣＶ値とは、変動係数と称されるものであり、標準偏差を算術平均で割った値であり、相対的なばらつきの程度を示す指標である。すなわち、当該ＣＶ値が大きい場合には、ばらつきが相対的に大きいことが示され、当該ＣＶ値が小さい場合には、ばらつきが相対的に小さいことが示される。
一方、図１８に示すように、実測した騒音の音圧と上記距離Ｄとの関係は、図１８に示すグラフの如くとなった。ここで、図１８に示すように、実測した騒音の音圧と上記距離Ｄとの関係を示す各点は、大別して３つのグループに区別でき、このうちの第１グループＧＲ１には、上記検証例１の各サンプルのみが含まれ、第２グループＧＲ２には、上記検証例２の各サンプルのみが含まれ、第３グループＧＲ３には、上記検証例３の各サンプルのみが含まれる。
当該図１８を参照して、第１グループＧＲ１および第２グループＧＲ２に含まれるサンプルにおいては、上記距離Ｄが負の値をとり（すなわち、外部電極の側面被覆部を覆う部分の接合部の外側端部が、素体の側面と直交する方向において、ランドの外端よりも内側に位置し）、その場合に騒音の音圧が当該距離Ｄがより０に近い値をとることで徐々に低減している（すなわち、第１グループＧＲ１に含まれるサンプルにおいて騒音の音圧が概ね８３［ｄＢ］〜９１［ｄＢ］であり、第２グループＧＲ２に含まれるサンプルにおいて騒音の音圧が概ね８０［ｄＢ］〜８５［ｄＢ］である）ことが理解できる。また、その場合の騒音の音圧のばらつきも、当該距離Ｄがより０に近い値をとることで徐々に低減していることが理解できる。
一方、第３グループＧＲ３に含まれるサンプルにおいては、上記距離Ｄが正の値をとり（すなわち、外部電極の側面被覆部を覆う部分の接合部の外側端部が、素体の側面と直交する方向において、ランドの外端よりもさらに外側に位置し）、その場合に騒音の音圧が上記第１グループＧＲ１および第２グループＧＲ２に含まれるサンプルに比べて大幅に低減している（すなわち、第３グループＧＲ３に含まれるサンプルにおいて騒音の音圧が概ね７３［ｄＢ］〜７７［ｄＢ］である）ことが理解できる。また、その場合の騒音の音圧のばらつきも上記第１グループＧＲ１および第２グループＧＲ２に含まれるサンプルに比べて低減していることが理解できる。
このように、本検証試験の結果からも、上述した実施の形態６の如くの構成を採用することにより、効果的に騒音のばらつきが抑制できることが確認されるとともに、騒音の大きさも抑制できることが確認された。
上述した本発明の実施の形態１ないし６においては、接合材として半田接合材を用いて積層セラミックコンデンサを配線基板に実装した場合を例示して説明を行なったが、接合材はこれに限定されるものではなく、半田接合材に類する各種のろう材を使用することが可能である。
また、上述した本発明の実施の形態１ないし６においては、外部電極が一対設けられてなる積層セラミックコンデンサのこれら一対の外部電極の双方に、本発明に係る接合構造を適用した場合を例示して説明を行なったが、これら一対の外部電極の一方のみに本発明に係る接合構造を適用した場合にも、相応の効果を得ることができる。
また、上述した本発明の実施の形態１ないし６においては、外部電極が一対設けられてなる積層セラミックコンデンサを配線基板に実装した場合を例示して説明を行なったが、外部電極が３つ以上設けられてなる積層セラミックコンデンサに本発明を適用することも当然に可能であり、その場合には、そのうちの少なくとも１つの外部電極に本発明に係る接合構造を適用することで相応の効果を得ることができる。
また、上述した本発明の実施の形態１ないし６においては、外部電極によって覆われる素体の側面がいずれも平面状である場合を例示して説明を行なったが、当該側面は必ずしも平面状である必要はなく、湾曲状であってもよい。
また、上述した本発明の実施の形態１ないし６において示した特徴的な構成は、本発明の趣旨を逸脱しない限りにおいて当然に相互に組み合わせることができる。
このように、今回開示した上記実施の形態はすべての点で例示であって、制限的なものではない。本発明の技術的範囲は特許請求の範囲によって画定され、また特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
１Ａ〜１Ｆ 実装構造体、１０，１０Ａ〜１０Ｃ 積層セラミックコンデンサ、１１ 素体、１１ａ 第１表面、１１ｂ 第２表面、１１ｃ 第３表面、１１ｄ 第４表面、１１ｅ 第５表面、１１ｆ 第６表面、１２ 誘電体層、１２ａ 第１主面側誘電体層、１２ｂ 第２主面側誘電体層、１２ｃ 分離用誘電体層、１３ 内部電極層、１４ 第１外部電極、１４ａ 第１被覆部、１４ｂ 第２被覆部、１４ｃ 第３被覆部、１４ｄ 第４被覆部、１４ｅ 第５被覆部、１５ 第２外部電極、１５ａ 第６被覆部、１５ｂ 第７被覆部、１５ｃ 第８被覆部、１５ｄ 第９被覆部、１５ｅ 第１０被覆部、１６ 角部、１７ 第１容量部、１８ 第２容量部、２０ 配線基板、２１ 基材部、２２ 第１ランド、２３ 第２ランド、３１ 第１接合部、３２ 第２接合部、３３ 括れ部、１００ 無響箱、１１０ 集音マイク、１２０ 集音計、１３０ ＦＦＴアナライザ。

Claims (13)

  1. 積層コンデンサが配線基板に接合材を用いて実装されてなる積層コンデンサの実装構造体であって、
    前記積層コンデンサは、誘電体層および内部電極層が交互に積層された素体と、前記内部電極層の少なくとも一部に接続された外部電極とを含み、
    前記素体は、相対して位置する第１主面および第２主面と、前記第１主面および前記第２主面を結ぶ側面とを有し、
    前記積層コンデンサは、前記素体の前記第１主面が前記配線基板の主表面に対向した状態で前記配線基板に実装され、
    前記外部電極は、前記素体の前記側面を被覆する側面被覆部を有し、
    前記配線基板は、前記主表面にランドを有し、
    前記接合材は、前記側面被覆部の外表面の少なくとも一部および前記ランドの外表面の少なくとも一部を覆うようにこれらに接合し、
    前記接合材の前記側面被覆部を覆う部分のうちの最も厚い部分の外側端部と前記ランドの外端との間に位置する部分の前記接合材の表面に、括れ部が設けられている、積層コンデンサの実装構造体。
  2. 前記括れ部の一部が、前記素体の前記側面と直交する方向において、前記ランドの外端よりも内側に位置している、請求項１に記載の積層コンデンサの実装構造体。
  3. 前記接合材が、前記側面被覆部を覆うとともに前記素体から遠ざかるように膨らむ部分を含んでいる、請求項１または２に記載の積層コンデンサの実装構造体。
  4. 前記外側端部が、前記素体の前記側面と直交する方向において、前記ランドの外端よりもさらに外側に位置している、請求項１から３のいずれかに記載の積層コンデンサの実装構造体。
  5. 前記括れ部が、前記第１主面と直交する方向において、前記内部電極層のうちの最も前記第１主面に近い内部電極層と前記ランドとの間に位置している、請求項１から４のいずれかに記載の積層コンデンサの実装構造体。
  6. 積層コンデンサが配線基板に接合材を用いて実装されてなる積層コンデンサの実装構造体であって、
    前記積層コンデンサは、誘電体層および内部電極層が交互に積層された素体と、前記内部電極層の少なくとも一部に接続された外部電極とを含み、
    前記素体は、相対して位置する第１主面および第２主面と、前記第１主面および前記第２主面を結ぶ側面とを有し、
    前記積層コンデンサは、前記素体の前記第１主面が前記配線基板の主表面に対向した状態で前記配線基板に実装され、
    前記外部電極は、前記素体の前記側面を被覆する側面被覆部を有し、
    前記配線基板は、前記主表面にランドを有し、
    前記接合材は、前記側面被覆部の外表面の少なくとも一部および前記ランドの外表面の少なくとも一部を覆うようにこれらに接合し、
    前記接合材が、前記側面被覆部を覆うとともに前記素体から遠ざかるように膨らむ部分を含んでいる、積層コンデンサの実装構造体。
  7. 前記接合材の前記側面被覆部を覆う部分のうちの最も厚い部分の外側端部が、前記素体の前記側面と直交する方向において、前記ランドの外端よりもさらに外側に位置している、請求項６に記載の積層コンデンサの実装構造体。
  8. 積層コンデンサが配線基板に接合材を用いて実装されてなる積層コンデンサの実装構造体であって、
    前記積層コンデンサは、誘電体層および内部電極層が交互に積層された素体と、前記内部電極層の少なくとも一部に接続された外部電極とを含み、
    前記素体は、相対して位置する第１主面および第２主面と、前記第１主面および前記第２主面を結ぶ側面とを有し、
    前記積層コンデンサは、前記素体の前記第１主面が前記配線基板の主表面に対向した状態で前記配線基板に実装され、
    前記外部電極は、前記素体の前記側面を被覆する側面被覆部を有し、
    前記配線基板は、前記主表面にランドを有し、
    前記接合材は、前記側面被覆部の外表面の少なくとも一部および前記ランドの外表面の少なくとも一部を覆うようにこれらに接合し、
    前記接合材の前記側面被覆部を覆う部分のうちの最も厚い部分の外側端部が、前記素体の前記側面と直交する方向において、前記ランドの外端よりもさらに外側に位置している、積層コンデンサの実装構造体。
  9. 前記ランドの外端が、前記素体の前記側面と直交する方向において、前記側面被覆部の外表面と同じ位置かそれよりも内側に位置している、請求項１から８のいずれかに記載の積層コンデンサの実装構造体。
  10. 前記誘電体層および前記内部電極層の積層方向が、前記配線基板の前記主表面に対して直交している、請求項１から９のいずれかに記載の積層コンデンサの実装構造体。
  11. 前記誘電体層のうちの前記第１主面を規定する部分の誘電体層の厚みが、前記誘電体層のうちの前記第２主面を規定する部分の誘電体層の厚みよりも大きい、請求項１０に記載の積層コンデンサの実装構造体。
  12. 前記素体は、容量を形成しない分離部によって前記積層方向において分離された第１容量部および第２容量部を含み、
    前記第１容量部に含まれる内部電極層の総数は、前記第２容量部に含まれる内部電極層の総数よりも多く、
    前記第１容量部の総厚みは、前記第２容量部の総厚みよりも大きく、
    前記第１容量部が、前記第２主面と前記第２容量部との間に位置している、請求項１０に記載の積層コンデンサの実装構造体。
  13. 前記分離部の厚みが、前記第１容量部に含まれる内部電極層の前記積層方向における配置間隔および前記第２容量部に含まれる内部電極層の前記積層方向における配置間隔のいずれよりも大きい、請求項１２に記載の積層コンデンサの実装構造体。
JP2015059769A 2014-06-13 2015-03-23 積層コンデンサの実装構造体 Active JP6481446B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015059769A JP6481446B2 (ja) 2014-06-13 2015-03-23 積層コンデンサの実装構造体
KR1020150070180A KR101690099B1 (ko) 2014-06-13 2015-05-20 적층 콘덴서의 실장 구조체
US14/734,056 US9633789B2 (en) 2014-06-13 2015-06-09 Laminated capacitor mounted structure
CN201510315638.9A CN105321712B (zh) 2014-06-13 2015-06-10 层叠电容器的安装构造体

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014122309 2014-06-13
JP2014122309 2014-06-13
JP2015059769A JP6481446B2 (ja) 2014-06-13 2015-03-23 積層コンデンサの実装構造体

Publications (2)

Publication Number Publication Date
JP2016015471A true JP2016015471A (ja) 2016-01-28
JP6481446B2 JP6481446B2 (ja) 2019-03-13

Family

ID=54836726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015059769A Active JP6481446B2 (ja) 2014-06-13 2015-03-23 積層コンデンサの実装構造体

Country Status (4)

Country Link
US (1) US9633789B2 (ja)
JP (1) JP6481446B2 (ja)
KR (1) KR101690099B1 (ja)
CN (1) CN105321712B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017094062A1 (ja) * 2015-11-30 2018-06-14 ルネサスエレクトロニクス株式会社 電子装置
JP6784505B2 (ja) * 2016-04-14 2020-11-11 太陽誘電株式会社 コンデンサ実装構造
JP6570478B2 (ja) * 2016-05-31 2019-09-04 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7015636B2 (ja) * 2017-01-27 2022-02-03 太陽誘電株式会社 積層セラミック電子部品
KR102516765B1 (ko) * 2017-09-27 2023-03-31 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
JP2019083254A (ja) * 2017-10-30 2019-05-30 Tdk株式会社 電子部品
CN110312359A (zh) * 2018-03-27 2019-10-08 联发科技股份有限公司 用来降低电容器噪音的装置与方法
CN113508444B (zh) * 2019-02-28 2023-03-28 株式会社村田制作所 电子部件的制造方法
JP2022187374A (ja) * 2021-06-07 2022-12-19 株式会社村田製作所 積層セラミックコンデンサ

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58201392A (ja) * 1982-05-19 1983-11-24 三菱電機株式会社 電子部品の実装方法
JPH06163305A (ja) * 1992-11-25 1994-06-10 Sony Corp チップ部品
JP2001102739A (ja) * 1999-09-27 2001-04-13 Matsushita Electric Works Ltd チップ部品の実装方法
JP2001508949A (ja) * 1997-01-16 2001-07-03 フォード、グローバル、テクノロジーズ、インコーポレーテッド 表面取付チップ用最適ロウ接合
JP2003110048A (ja) * 2001-09-28 2003-04-11 Tdk Corp 集積回路装置および基板ユニット
JP2005276888A (ja) * 2004-03-23 2005-10-06 Murata Mfg Co Ltd チップ部品実装構造及びチップ部品実装方法
JP2006012976A (ja) * 2004-06-23 2006-01-12 Toshiba Lighting & Technology Corp セラミックコンデンサ、基板装置および放電灯点灯装置
JP2006344790A (ja) * 2005-06-09 2006-12-21 Canon Inc 実装基板
JP2014096555A (ja) * 2012-11-09 2014-05-22 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ、積層セラミックキャパシタの回路基板実装構造及び積層セラミックキャパシタの包装体

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS462874Y1 (ja) * 1967-11-30 1971-02-01
US6885539B1 (en) * 2003-12-02 2005-04-26 Presidio Components, Inc. Single layer capacitor
US7697262B2 (en) * 2005-10-31 2010-04-13 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
JP5404312B2 (ja) * 2009-07-29 2014-01-29 京セラ株式会社 電子装置
KR101069989B1 (ko) * 2009-09-10 2011-10-04 삼성전기주식회사 적층형 칩 커패시터 및 회로 기판 장치
JP2012151175A (ja) 2011-01-17 2012-08-09 Murata Mfg Co Ltd セラミック電子部品、セラミック電子部品の実装構造、およびセラミック電子部品の製造方法
JP5267583B2 (ja) * 2011-01-21 2013-08-21 株式会社村田製作所 積層セラミック電子部品
JP5375877B2 (ja) 2011-05-25 2013-12-25 Ｔｄｋ株式会社 積層コンデンサ及び積層コンデンサの製造方法
KR101548774B1 (ko) * 2011-08-26 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터
KR101309326B1 (ko) * 2012-05-30 2013-09-16 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
KR101309479B1 (ko) * 2012-05-30 2013-09-23 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
JP5664597B2 (ja) * 2012-06-12 2015-02-04 株式会社村田製作所 実装構造及び実装方法
KR101514536B1 (ko) * 2013-08-09 2015-04-22 삼성전기주식회사 칩 전자부품 및 그 실장 기판
JP6237296B2 (ja) * 2014-02-07 2017-11-29 株式会社村田製作所 電子部品の実装構造体およびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58201392A (ja) * 1982-05-19 1983-11-24 三菱電機株式会社 電子部品の実装方法
JPH06163305A (ja) * 1992-11-25 1994-06-10 Sony Corp チップ部品
JP2001508949A (ja) * 1997-01-16 2001-07-03 フォード、グローバル、テクノロジーズ、インコーポレーテッド 表面取付チップ用最適ロウ接合
JP2001102739A (ja) * 1999-09-27 2001-04-13 Matsushita Electric Works Ltd チップ部品の実装方法
JP2003110048A (ja) * 2001-09-28 2003-04-11 Tdk Corp 集積回路装置および基板ユニット
JP2005276888A (ja) * 2004-03-23 2005-10-06 Murata Mfg Co Ltd チップ部品実装構造及びチップ部品実装方法
JP2006012976A (ja) * 2004-06-23 2006-01-12 Toshiba Lighting & Technology Corp セラミックコンデンサ、基板装置および放電灯点灯装置
JP2006344790A (ja) * 2005-06-09 2006-12-21 Canon Inc 実装基板
JP2014096555A (ja) * 2012-11-09 2014-05-22 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ、積層セラミックキャパシタの回路基板実装構造及び積層セラミックキャパシタの包装体

Also Published As

Publication number Publication date
CN105321712A (zh) 2016-02-10
CN105321712B (zh) 2019-01-22
JP6481446B2 (ja) 2019-03-13
KR20150143299A (ko) 2015-12-23
KR101690099B1 (ko) 2016-12-27
US20150364261A1 (en) 2015-12-17
US9633789B2 (en) 2017-04-25

Similar Documents

Publication Publication Date Title
JP6481446B2 (ja) 積層コンデンサの実装構造体
JP5884653B2 (ja) 実装構造
KR101514536B1 (ko) 칩 전자부품 및 그 실장 기판
US9502178B2 (en) Monolithic capacitor
JP5725062B2 (ja) 電子部品、それに含まれる基板型の端子、および、電子部品の実装構造
KR102443777B1 (ko) 칩형 전자 부품
US10529488B2 (en) Electronic component
JP5958479B2 (ja) 電子部品の実装構造体
JP2012094784A (ja) 電子部品
JP2015008270A (ja) セラミック電子部品
JP2016034047A (ja) 実装構造
JP7451103B2 (ja) チップ型電子部品、電子部品の実装構造体および電子部品連
JP2012033659A (ja) セラミックコンデンサ
JP6237296B2 (ja) 電子部品の実装構造体およびその製造方法
JP2012094785A (ja) 電子部品
JP2020161548A (ja) 積層セラミック電子部品
JP2014183214A (ja) コンデンサ素子の実装構造および実装方法ならびに製造方法
JP2013157495A (ja) リード線付き電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190128

R150 Certificate of patent or registration of utility model

Ref document number: 6481446

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150