JP2015524169A5

JP2015524169A5 -

Info

Publication number: JP2015524169A5
Application number: JP2015515170A
Authority: JP
Filing date: 2013-05-30
Publication date: 2016-06-16
Anticipated expiration: 2033-05-30

Claims

基板と静電気放電（ＥＳＤ）保護回路とを含む集積回路であって、
前記ＥＳＤ保護回路が、
第１の端子と、
第２の端子と、
前記第１の端子と前記第２の端子との間に並列に結合される複数のスイッチレッグと、
を含み、
前記複数のスイッチレッグが第１のスイッチレッグと第２のスイッチレッグとを含み、
前記第１のスイッチレッグが、
第１の電流供給ノードとしてのアノードと第１の電流収集ノードとしてのカソードとを有するシリコン制御整流器（ＳＣＲ）を含む第１の電流スイッチであって、前記第１の電流供給ノードが前記第１の端子に電気的に結合される、前記第１の電流スイッチと、
第２の電流供給ノードと第２の電流収集ノードとを含む第２の電流スイッチであって、前記第２の電流供給ノードが前記第２の端子に電気的に結合され、前記第２の電流収集ノードが前記第１のスイッチレッグの前記第１の電流収集ノードに結合され、前記第２の電流収集ノードが、前記第２のスイッチレッグ内の第３及び第４の電流収集ノードからの電気的結合がない、前記第２の電流スイッチと、
を含む、集積回路。
請求項１に記載の集積回路であって、
前記第２の電流スイッチが、第２のシリコン制御整流器（ＳＣＲ）であり、前記第２の電流供給ノードが、前記第第２のＳＣＲのアノードであり、前記第２の電流収集ノードが、前記第２のＳＣＲのカソードである、集積回路。
請求項１に記載の集積回路であって、
前記第１及び第２の電流スイッチが、第１及び第２の金属酸化物半導体（ＭＯＳ）トランジスタであり、前記第１及び第２の電流供給ノードが、前記第１及び第２のＭＯＳトランジスタのソースノードであり、前記第１及び第２の電流収集ノードが、前記第１及び第２のＭＯＳトランジスタのドレインノードである、集積回路。
請求項１に記載の集積回路であって、
前記第１及び第２の電流スイッチが、第１及び第２のバイポーラトランジスタであり、前記第１及び第２の電流供給ノードが、前記第１及び第２のバイポーラトランジスタのエミッタノードであり、前記第１及び第２の電流収集ノードが、前記第１及び第２のバイポーラトランジスタのコレクタノードである、集積回路。
請求項１に記載の集積回路であって、
前記第２の端子が前記集積回路の接地ノードに電気的に接続される、集積回路。
請求項１に記載の集積回路であって、
前記第２の電流スイッチが、前記第２の端子に対して前記第１の端子の電位が３０ボルト上回って上昇するときにトリガするように構成され、
前記第１の電流スイッチが、前記第２の端子に対して前記第１の端子の電位が３０ボルト下回って下降するときにトリガするように構成される、集積回路。
請求項１に記載の集積回路であって、
前記第２の電流スイッチが、前記第２の端子に対して前記第１の端子の電位が第１の電圧振幅上回って上昇するときにトリガするように構成され、
前記第１の電流スイッチが、前記第２の端子に対して前記第１の端子の電位が第２の電圧振幅下回って下降するときにトリガするように構成され、前記第２の電圧振幅が前記第１の電圧振幅の５ボルト以内である、集積回路。
請求項１に記載の集積回路であって、
前記第２の電流スイッチが、前記第２の端子に対して前記第１の端子の電位が第１の電圧振幅上回って上昇するときにトリガするように構成され、
前記第１の電流スイッチが、前記第２の端子に対して前記第１の端子の電位が第２の電圧振幅下回って下降するときにトリガするように構成され、前記第２の電圧振幅が前記第１の電圧振幅とは少なくとも１０ボルト異なるようになっている、集積回路。
請求項１に記載の集積回路であって、
前記第１の電流スイッチが、前記スイッチレッグの各々における別々のトリガ構成要素によって個別にトリガするように構成される、集積回路。
請求項１に記載の集積回路であって、
前記第１の電流スイッチが、前記第１の電流スイッチの各々に接続された共通のトリガ構成要素によってトリガするように構成される、集積回路。
集積回路を形成する方法であって、
半導体材料を含む基板を提供するステップと、
ＥＳＤ保護構成要素の複数のスイッチレッグを同時に形成するステップであって、
前記複数のスイッチレッグの各スイッチレッグの第１の電流スイッチの第１の電流供給ノードとしてのシリコン制御整流器（ＳＣＲ）のアノードを形成するステップと、
前記複数のスイッチレッグの各スイッチレッグの前記第１の電流スイッチの第１の電流収集ノードとしての前記ＳＣＲのカソードを形成するステップと、
前記複数のスイッチレッグの各スイッチレッグの第２の電流スイッチの第２の電流供給ノードを形成するステップと、
前記複数のスイッチレッグの各スイッチレッグの前記第２の電流スイッチの第２の電流収集ノードを形成するステップと、
を含む、前記ＥＳＤ保護構成要素の複数のスイッチレッグを同時に形成するステップと、
前記第１の電流供給ノードを前記ＥＳＤ保護構成要素の第１の端子に電気的に結合する第１の相互接続を形成するステップと、
前記第２の電流供給ノードを前記ＥＳＤ保護構成要素の第２の端子に電気的に結合する第２の相互接続を形成するステップと、
前記第２の電流収集ノードの各々が前記第２の電流収集ノードの他からの電気的結合がなく、前記第１の電流収集ノードの各々が前記第１の電流収集ノードの他からの電気的結合がないように、各々が、前記第１の電流収集ノードを対応するスイッチレッグの対応する第２の電流収集ノードに結合する、複数の電流収集相互接続を形成するステップと、
を含む、方法。
入出力（Ｉ／Ｏ）端子と、
接地端子と、
前記Ｉ／Ｏ端子と前記接地端子との間に結合される双方向静電気放電（ＥＳＤ）デバイスと、
を含む集積回路であって、
前記双方向ＥＳＤデバイスが、
前記Ｉ／Ｏ端子に結合される第１の電流スイッチと、
前記第１の電流スイッチと前記Ｉ／Ｏ端子とに結合される第１のトリガと、
前記接地端子と前記第１の電流スイッチとに結合される第２の電流スイッチと、
前記第２の電流スイッチと前記接地端子とに結合される第２のトリガと、
を含む、集積回路。
請求項１２に記載の集積回路であって、
前記双方向ＥＳＤデバイスが、前記第１の電流スイッチと前記第２の電流スイッチとに結合される電流収集ノードを含み、
前記第１のトリガが、前記Ｉ／Ｏ端子と前記接地端子との間の電位差が所定の閾値より下に降下するときにのみ前記電流収集ノードから前記Ｉ／Ｏ端子へ電流を運ぶために、前記第１の電流スイッチをトリガする、集積回路。
請求項１２に記載の集積回路であって、
前記双方向ＥＳＤデバイスが、前記第１の電流スイッチと前記第２の電流スイッチとに結合される電流収集ノードを含み、
前記第２のトリガが、前記Ｉ／Ｏ端子と前記接地端子との間の電位差が所定の閾値を超えて上昇するときにのみ前記電流収集ノードから前記接地端子に電流を運ぶために、前期第２の電流スイッチをトリガする、集積回路。
請求項１２に記載の集積回路であって、
前記第１の電流スイッチが、前記Ｉ／Ｏ端子に結合される第１のアノードと電流収集ノードに結合される第１のカソードとを有する第１のシリコン制御整流器（ＳＣＲ）を含み、
前記第１のトリガが、前記第１のカソードと前記Ｉ／Ｏ端子との間に結合される第１の抵抗器を含み、
前記第２の電流スイッチが、前記接地端子に結合される第２のアノードと前記電流収集ノードに結合される第２のカソードとを有する第２のＳＣＲを含み、
前記第２のトリガが、前記第２のカソードと前記接地端子との間に結合される第２の抵抗器を含む、集積回路。
請求項１２に記載の集積回路であって、
前記第１の電流スイッチが、前記Ｉ／Ｏ端子に結合される第１のソースノードと電流収集ノードに結合される第１のドレインノードとを有する第１のＮＭＯＳデバイスを含み、
前記第２の電流スイッチが、前記接地端子に結合される第２のソースノードと前記電流収集ノードに結合される第２のドレインノードとを有する第２のＮＭＯＳデバイスを含む、集積回路。
請求項１６に記載の集積回路であって、
前記第１のトリガが、
前記第１のＮＭＯＳデバイスの第１のゲートノードと前記Ｉ／Ｏ端子との間に結合されるツェナーダイオードと、
前記第１のＮＭＯＳデバイスの前記第１のゲートノードと前記接地端子との間に結合されるバイアスダイオードと、
を含む、集積回路。
請求項１６に記載の集積回路であって、
前記第２のトリガが、
前記第２のＮＭＯＳデバイスの第２のゲートノードと前記接地端子との間に結合されるツェナーダイオードと、
前記第２のＮＭＯＳデバイスの前記第２のゲートノードと前記Ｉ／Ｏ端子との間に結合されるバイアスダイオードと、
を含む、集積回路。
請求項１２に記載の集積回路であって、
前記第１の電流スイッチが、前記Ｉ／Ｏ端子に結合される第１のエミッタノードと電流収集ノードに結合される第１のコレクタノードとを有する第１のＮＰＮトランジスタを含み、
前記第１のトリガが、前記第１のＮＰＮトランジスタの第１のベースノードに結合される第１のアノードと前記電流収集ノードに結合される第１のカソードとを有する第１のダイオードを含み、
前記第２の電流スイッチが、前記接端子に結合される第２のエミッタノードと前記電流収集ノードに結合される第２のコレクタノードとを有する第２のＮＰＮトランジスタを含み、
前記第２のトリガが、前記第２のＮＰＮトランジスタの第２のベースノードに結合される第２のアノードと前記接地端子に結合される第２のカソードとを有する第２のダイオードを含む、集積回路。
請求項１２に記載の集積回路であって、
前記双方向ＥＳＤデバイスが、
前記Ｉ／Ｏ端子に結合される第３の電流スイッチと、
前記接地端子と前記第３の電流スイッチとに結合される第４の電流スイッチと、
前記Ｉ／Ｏ端子に結合される第５の電流スイッチと、
前記接地端子と前記第５の電流スイッチとに結合される第６の電流スイッチと、
を含み、
前記第１及び第２の電流スイッチが、前記Ｉ／Ｏ端子と前記接地端子との間に第１の放電パスを作り、
前記第３及び第４の電流スイッチが、前記第１の放電パスに並列に独立に第２の放電パスを作り、
前記第５及び第６の電流スイッチが、前記第１及び第２の放電パスに並列に独立に第３の放電パスを作る、集積回路。