CN202651110U - 一种集成电路及其保护电路 - Google Patents
一种集成电路及其保护电路 Download PDFInfo
- Publication number
- CN202651110U CN202651110U CN 201220163864 CN201220163864U CN202651110U CN 202651110 U CN202651110 U CN 202651110U CN 201220163864 CN201220163864 CN 201220163864 CN 201220163864 U CN201220163864 U CN 201220163864U CN 202651110 U CN202651110 U CN 202651110U
- Authority
- CN
- China
- Prior art keywords
- voltage
- integrated circuit
- isolating device
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型公开了一种集成电路的保护电路，包括：将自身接地节点通过第一隔离器件接入电源地的电路模块；在集成电路输入负电压时处于截止状态的第一隔离器件；提供电压参考基点的电源地；本实用新型同时还公开了一种集成电路，通过本实用新型的方案，能够在集成电路输入负电压时，使集成电路的接地节点与电源地隔离，避免在集成电路中的PN结产生正向偏置电压，从而防止PN结电流过大，保护集成电路免于烧毁。
Description
技术领域
本实用新型涉及电路保护技术，尤其涉及一种集成电路(IC，IntegratedCircuit)及其保护电路。
背景技术
随着电子工业的迅猛发展，越来越多的集成电路被应用于各种通信、电子设备。集成电路是将晶体管、二极管等等有源元件和电阻器、电容器等无源元件，按照一定的电路互连，集成在一块晶圆(wafer)上。大多数集成电路的晶圆采用P型掺杂衬底(P-sub，P-type doping substrate)，该P-sub通常默认连接电源地(接地)。
在集成电路输入负电压如输入电压为-6V，该集成电路的晶圆中P-sub接地，N阱(Nwell)接入的电压为输入电压时，集成电路中的PN结(PNjunction)，即P-sub与N阱之间将会产生正向偏置电压，如6V的正向偏置电压，导致PN结有过大电流通过，烧毁集成电路。
实用新型内容
有鉴于此，为解决现有技术中集成电路输入负电压时PN结电流过大的问题，本实用新型的主要目的在于提供一种集成电路及其保护电路。
为达到上述目的，本实用新型的技术方案是这样实现的：
本实用新型提供的一种集成电路的保护电路，该保护电路包括：
将自身接地节点通过第一隔离器件接入电源地的电路模块；
在集成电路输入负电压时处于截止状态的第一隔离器件；
提供电压参考基点的电源地。
本实用新型提供的一种集成电路，该集成电路包括：
将自身接地节点通过第一隔离器件接入电源地的电路模块；
在集成电路输入负电压时处于截止状态的第一隔离器件。
本实用新型提供的一种集成电路的保护电路，该电路包括：
通过第二隔离器件接入输入电压的电路模块；
在输入电压为负电压时处于截止状态的第二隔离器件；
提供电压参考基点的电源地。
上述方案中，所述第二隔离器件为在输入电压为正电压时处于导通状态的隔离器件。
上述方案中，所述第二隔离器件为肖特基二极管，所述肖特基二极管的正极连接所述电路模块的电压输入节点，负极连接所述电路模块的输入电压需求节点。
上述方案中，所述第二隔离器件为PMOS(P-Mental-Oxide-Semiconductor)，所述PMOS的栅极连接电源地，源极连接所述电路模块的电压输入节点，漏极连接所述电路模块的输入电压需求节点。
本实用新型提供的一种集成电路，该集成电路包括：
通过第二隔离器件接入输入电压的电路模块；
在输入电压为负电压时处于截止状态的第二隔离器件。
上述方案中，所述第二隔离器件为在输入电压为正电压时处于导通状态的隔离器件。
上述方案中，所述第二隔离器件为肖特基二极管，所述肖特基二极管的正极连接所述电路模块的电压输入节点，负极连接所述电路模块的输入电压需求节点。
上述方案中，所述第二隔离器件为PMOS，所述PMOS的栅极连接电源地，源极连接所述电路模块的电压输入节点，漏极连接所述电路模块的输入电压需求节点。
本实用新型提供的集成电路及其保护电路，包括：将自身接地节点通过第一隔离器件接入电源地的电路模块；在集成电路输入负电压时处于截止状态的第一隔离器件；提供电压参考基点的电源地；如此，能够在集成电路输入负电压时，使集成电路的接地节点与电源地隔离，避免在集成电路中的PN结产生正向偏置电压，从而防止PN结电流过大，保护集成电路免于烧毁。
附图说明
图1为本实用新型一种实施方案实现的集成电路的保护电路示意图；
图2为本实用新型实施例一的集成电路的保护电路示意图；
图3为本实用新型实施例二的集成电路的保护电路示意图；
图4为本实用新型实施例二中将第一隔离器件、稳压二极管、电阻与CMOS反相器电路集成在一个晶圆上的结构示意图；
图5为本实用新型另一种实施方案实现的集成电路的保护电路示意图；
图6为本实用新型实施例三的集成电路的保护电路示意图；
图7为本实用新型实施例四的集成电路的保护电路示意图。
具体实施方式
下面通过附图及具体实施例对本实用新型做进一步的详细说明。
本实用新型一种实施方案的基本思想是：在集成电路的接地节点与电源地之间设置第一隔离器件，所述第一隔离器件在集成电路输入负电压时处于截止状态，将所述接地节点与电源地隔离。
本实用新型一种实施方案实现的集成电路的保护电路，如图1所示，该电路包括：电路模块11、第一隔离器件12、电源地13；其中，
所述电路模块11，配置为将自身接地节点通过第一隔离器件12接入电源地13；
所述第一隔离器件12，配置为在集成电路输入负电压时处于截止状态，将所述电路模块11的接地节点与电源地13隔离；
所述电源地13，配置为提供电压参考基点；
所述第一隔离器件12，还配置为在集成电路输入正电压时处于导通状态，将所述电路模块11的接地节点与电源地13接通；
所述电源地13如集成电路所在的印制电路板的地节点等；
所述第一隔离器件12可以是二极管，如肖特基二极管，或者金属氧化物半导体场效应晶体管(MOS，Metal-Oxid-Semiconductor)，如NMOS(N-Mental-Oxide-Semiconductor)，等等；
当所述第一隔离器件12为肖特基二极管时，所述肖特基二极管的正极连接所述电路模块11的接地节点，负极连接所述电源地13；
当所述第一隔离器件为NMOS时，所述NMOS的栅极连接集成电路的电压输入节点，源极连接所述电路模块11的接地节点，漏极连接所述电源地13；所述电压输入节点为集成电路的输入电压接入端；
进一步地，所述NMOS的栅极与源极间还连接稳压二极管，所述稳压二极管配置为稳定栅极电压；
所述NMOS的栅极与集成电路的电压输入节点之间还连接电阻，所述电阻配置为限制通过所述稳压二极管的电流；
所述集成电路的电路模块11可以是任何的功能电路，如反相器电路、或比较器电路、或开关管电路等。
实施例一：如图2所示，所述集成电路的电路模块11为互补金属氧化物半导体(CMOS，Complementary Metal Oxide Semiconductor)反相器电路，所述第一隔离器件为肖特基二极管D1，所述肖特基二极管D1的正极连接CMOS反相器电路的接地节点VSS、即所述CMOS反相器电路中NMOS M2的源极，负极连接电源地GND；所述CMOS反相器电路的电源节点VDD与电压输入节点VIN连接，当电压输入节点VIN输入正电压时，所述CMOS反相器电路中PMOS(P-Mental-Oxide-Semiconductor)M1截止，NMOSM2导通，所述肖特基二极管D1导通，所述NMOSM2的P-sub与电源地GND接通，在输出节点VOUT输出电压为0；当电压输入节点VIN输入负电压时，所述CMOS反相器电路中PMOSM1导通，NMOSM2截止，肖特基二极管D1截止，CMOS反相器电路的接地节点VSS与电源地GND隔离，NMOSM2的P-sub与电源地GND隔离，在输出节点VOUT输出电压为电压输入节点VIN的电压，从而所述集成电路中的PN结不会产生正向偏置电压，也就没有过大电流通过所述PN结；
在实施例一中，通常可以将肖特基二极管D1与所述CMOS反相器电路集成在一个晶圆上，作为一个集成电路。
实施例二：如图3所示，所述集成电路的电路模块11为CMOS反相器电路，所述第一隔离器件为NMOSM3，所述NMOSM3的源极连接CMOS反相器电路的接地节点VSS、即所述CMOS反相器电路中NMOSM2的源极，漏极连接电源地GND，栅极连接CMOS反相器电路的电源节点VDD及电压输入节点VIN，当电压输入节点VIN输入正电压时，CMOS反相器电路中PMOSM1截止，NMOSM2导通，NMOSM3导通，NMOSM2与NMOSM3的P-sub与电源地GND接通，在输出节点VOUT输出电压为0；当电压输入节点VIN输入负电压时，CMOS反相器电路中PMOSM1导通，NMOSM2截止，NMOSM3截止，CMOS反相器电路的接地节点VSS与电源地GND隔离，NMOSM2与NMOSM3的P-sub与电源地GND隔离，在输出节点VOUT输出电压为电压输入节点VIN的电压，从而所述集成电路中的PN结都不会产生正向偏置电压，也就没有过大电流通过所述PN结；
进一步地，所述NMOSM3的栅极与源极间还连接稳压二极管D2，所述稳压二极管D2配置为稳定NMOSM3的栅极电压；
所述NMOSM3的栅极与电源节点VDD及电压输入节点VIN之间还连接电阻R1，所述电阻R1配置为限制通过所述稳压二极管D2的电流；
在实施例二中，通常可以将NMOSM3及稳压二极管D2和电阻R1与所述CMOS反相器电路集成在一个晶圆上，作为一个集成电路，如图4所示，将NMOSM3及稳压二极管D2、电阻R1与所述CMOS反相器电路集成在一个晶圆上，其中，稳压二极管D2为齐纳二极管(Zener Diode)，晶圆采用P-sub衬底，斜线填充区域表示多晶硅层，隔离区域为栅氧化层，主要材料为二氧化硅(SiO2)，其中Pwell表示P阱，Nwell表示N阱，HVNwell表示高压N阱，HVPB表示高压P阱，这样，在CMOS反相器电路中PMOSM1的N阱与P-sub之间相当于有寄生二极管DP1，DP1的正极连接P-sub，负极连接N阱，在NMOSM3的P阱与隐埋层N+之间相当于有寄生二极管DP2，DP2的正极连接P阱，负极连接N+；当电压输入节点VIN输入正电压时，CMOS反相器电路中PMOSM1截止，NMOSM2导通，NMOSM3导通，相当于DP1与DP2导通，P-sub与电源地GND接通，在输出节点VOUT输出电压为0；当电压输入节点VIN输入负电压时，CMOS反相器电路中PMOSM1导通，NMOSM2截止，NMOSM3截止，相当于DP1与DP2截止，CMOS反相器电路的接地节点VSS与电源地GND隔离，P-sub与电源地GND隔离，在输出节点VOUT输出电压为电压输入节点VIN的电压，从而集成电路中的PN结都不会产生正向偏置电压，也就没有过大电流通过PN结。
本实用新型一种实施方案实现的集成电路，如图1所示，该集成电路包括：电路模块11、第一隔离器件12；其中，
所述电路模块11，配置为将自身接地节点通过第一隔离器件12接入电源地13；
所述第一隔离器件12，配置为在集成电路输入负电压时处于截止状态，将所述电路模块11的接地节点与电源地13隔离；
所述第一隔离器件12，还配置为在集成电路输入正电压时处于导通状态，将所述电路模块11的接地节点与电源地13接通；
所述第一隔离器件12可以是二极管，如肖特基二极管，或者MOS管，如NMOS，等等；
当所述第一隔离器件12为肖特基二极管时，所述肖特基二极管的正极连接所述电路模块11的接地节点，负极连接所述电源地13；
当所述第一隔离器件12为NMOS时，所述NMOS的栅极连接集成电路的电压输入节点，源极连接所述电路模块11的接地节点，漏极连接所述电源地13；所述电压输入节点为集成电路的输入电压接入端；进一步地，所述NMOS的栅极与源极间还连接稳压二极管，所述稳压二极管配置为稳定栅极电压；
所述NMOS的栅极与集成电路的电压输入节点之间还连接电阻，所述电阻配置为限制通过所述稳压二极管的电流。
本实用新型一种实施方案实现的集成电路的保护方法，该方法包括：在集成电路的接地节点与电源地之间设置第一隔离器件，所述第一隔离器件在集成电路输入负电压时处于截止状态，将接地节点与电源地隔离；
进一步地，该方法还包括：所述第一隔离器件在集成电路输入正电压时处于导通状态，将所述接地节点与电源地接通；
所述第一隔离器件可以是二极管，如肖特基二极管，或者MOS管，如NMOS，等等；
当所述第一隔离器件为NMOS时，该方法还包括：在所述NMOS的栅极与源极间设置用于稳定栅极电压的稳压二极管；在所述NMOS的栅极与集成电路的电压输入节点之间设置限制通过所述稳压二极管的电流的电阻。
本实用新型另一种实施方案的基本思想是：在集成电路的电压输入节点设置第二隔离器件，使集成电路不能接收负电压的输入电压。
本实用新型另一实施方案实现的集成电路的保护电路，如图5所示，该电路包括：电路模块11、第二隔离器件14、电源地13；其中，
所述电路模块11，配置为通过第二隔离器件14接入输入电压；
所述第二隔离器件14，配置为在输入电压为负电压时处于截止状态，阻止负电压输入给所述电路模块11；
所述电源地13，配置为提供电压参考基点。
所述第二隔离器件14，还配置为在输入电压为正电压时处于导通状态，将输入电压输入给所述电路模块11；
所述电源地13可以是集成电路所在的印制电路板的地节点等；所述第二隔离器件14可以是二极管，如肖特基二极管，或者MOS管，如PMOS，等等。
当所述第二隔离器件14为肖特基二极管时，所述肖特基二极管的正极连接所述电路模块11的电压输入节点，接收输入电压，负极连接所述电路模块11的输入电压需求节点；所述输入电压需求节点如电路模块11内部的电源节点、输入节点等；
当所述第二隔离器件14为PMOS时，所述PMOS的栅极连接电源地13，源极连接所述电路模块11的电压输入节点，接收输入电压，漏极连接所述电路模块11的输入电压需求节点；
所述集成电路的电路模块11可以是任何的功能电路，如反相器电路、或比较器电路、或开关管电路等。
实施例三：如图6所示，所述集成电路的电路模块11为CMOS反相器电路，所述第二隔离器件为肖特基二极管D3，所述肖特基二极管D3的正极连接CMOS反相器电路的电压输入节点VIN，负极连接电源节点VDD及PMOSM1、NMOSM2的栅极，CMOS反相器电路的接地节点VSS与电源地GND连接；当电压输入节点VIN输入正电压时，所述肖特基二极管D3导通，所述CMOS反相器电路中PMOSM1截止，NMOSM2导通，在输出节点VOUT输出电压为0；当电压输入节点VIN输入负电压时，所述肖特基二极管D3截止，输入的负电压将不能传输给所述CMOS反相器电路，从而所述集成电路中的PN结不会产生正向偏置电压，也就没有过大电流通过所述PN结；
在实施例三中，通常可以将肖特基二极管D3与所述CMOS反相器电路集成在一个晶圆上，作为一个集成电路。
实施例四：如图7所示，所述集成电路的电路模块11为CMOS反相器电路，所述第二隔离器件为PMOSM4，所述PMOSM4的源极连接CMOS反相器电路的电压输入节点VIN，漏极连接电源节点VDD及PMOSM1、NMOSM2的栅极，栅极连接电源地GND，PMOS M4的衬底连接漏极，CMOS反相器电路的接地节点VSS也与电源地GND连接；当电压输入节点VIN输入正电压时，PMOSM4导通，CMOS反相器电路中PMOSM1截止，NMOSM2导通，在输出节点VOUT输出电压为0；当电压输入节点VIN输入负电压时，PMOSM4截止，输入的负电压将不能传输给所述CMOS反相器电路，从而所述集成电路中的PN结都不会产生正向偏置电压，也就没有过大电流通过所述PN结；
在实施例四中，通常可以将PMOSM4与所述CMOS反相器电路集成在一个晶圆上，作为一个集成电路。
本实用新型另一种实施方案实现的集成电路，如图5所示，该集成电路包括：电路模块11、第二隔离器件14；其中，
所述电路模块11，配置为通过第二隔离器件14接入输入电压；
所述第二隔离器件14，配置为在输入电压为负电压时处于截止状态，阻止负电压输入给所述电路模块11。
所述第二隔离器件14，还配置为在输入电压为正电压时处于导通状态，将输入电压输入给所述电路模块11；
所述第二隔离器件14可以是二极管，如肖特基二极管，或者MOS管，如PMOS，等等；
当所述第二隔离器件14为肖特基二极管时，所述肖特基二极管的正极连接所述电路模块11的电压输入节点，接收输入电压，负极连接所述电路模块11的输入电压需求节点；
当所述第二隔离器件14为PMOS时，所述PMOS的栅极连接电源地13，源极连接所述电路模块11的电压输入节点，接收输入电压，漏极连接所述电路模块11的输入电压需求节点；
所述集成电路的电路模块11可以是任何的功能电路，如反相器电路、或比较器电路、或开关管电路等。
本实用新型另一种实施方案实现的集成电路的保护方法，该方法包括：在集成电路的电压输入节点设置第二隔离器件，所述第二隔离器件在集成电路输入负电压时处于截止状态，阻止负电压输入集成电路；
进一步地，该方法还包括：所述第二隔离器件在集成电路输入正电压时处于导通状态，将输入电压输入集成电路；所述第二隔离器件可以是二极管，如肖特基二极管，或者MOS管，如PMOS，等等。
综上所述，本实用新型的方案能够在集成电路输入负电压时，使集成电路的接地节点与电源地隔离，避免在集成电路中的PN结产生正向偏置电压，从而防止PN结电流过大，保护集成电路免于烧毁。
以上所述，仅为本实用新型的较佳实施例而已，并非用于限定本实用新型的保护范围。
Claims (10)
1.一种集成电路的保护电路，其特征在于，该保护电路包括：
将自身接地节点通过第一隔离器件接入电源地的电路模块；
在集成电路输入负电压时处于截止状态的第一隔离器件；
提供电压参考基点的电源地。
2.根据权利要求1所述的保护电路，其特征在于，所述第一隔离器件为在集成电路输入正电压时处于导通状态的隔离器件。
3.根据权利要求1所述的保护电路，其特征在于，所述第一隔离器件为肖特基二极管，所述肖特基二极管的正极连接所述电路模块的接地节点，负极连接所述电源地。
4.根据权利要求1所述的保护电路，其特征在于，所述第一隔离器件为NMOS，所述NMOS的栅极连接集成电路的电压输入节点，源极连接所述电路模块的接地节点，漏极连接所述电源地。
5.根据权利要求4所述的保护电路，其特征在于，所述NMOS的栅极与源极间还连接稳定栅极电压的稳压二极管；
所述NMOS的栅极与集成电路的电压输入节点之间还连接限制通过所述稳压二极管的电流的电阻。
6.一种集成电路，其特征在于，该集成电路包括：
将自身接地节点通过第一隔离器件接入电源地的电路模块；
在集成电路输入负电压时处于截止状态的第一隔离器件。
7.根据权利要求6所述的集成电路，其特征在于，所述第一隔离器件为在集成电路输入正电压时处于导通状态的隔离器件。
8.根据权利要求6所述的集成电路，其特征在于，所述第一隔离器件为肖特基二极管，所述肖特基二极管的正极连接所述电路模块的接地节点，负极连接电源地。
9.根据权利要求6所述的集成电路，其特征在于，所述第一隔离器件为NMOS，所述NMOS的栅极连接集成电路的电压输入节点，源极连接所述电路模块的接地节点，漏极连接所述电源地。
10.根据权利要求9所述的集成电路，其特征在于，所述NMOS的栅极与源极间还连接稳定栅极电压的稳压二极管；
所述NMOS的栅极与集成电路的电压输入节点之间还连接限制通过所述稳压二极管的电流的电阻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220163864 CN202651110U (zh) | 2012-04-13 | 2012-04-13 | 一种集成电路及其保护电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220163864 CN202651110U (zh) | 2012-04-13 | 2012-04-13 | 一种集成电路及其保护电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202651110U true CN202651110U (zh) | 2013-01-02 |
Family
ID=47420172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201220163864 Expired - Lifetime CN202651110U (zh) | 2012-04-13 | 2012-04-13 | 一种集成电路及其保护电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202651110U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103378085A (zh) * | 2012-04-13 | 2013-10-30 | 快捷半导体(苏州)有限公司 | 一种集成电路的保护方法、电路及集成电路 |
-
2012
- 2012-04-13 CN CN 201220163864 patent/CN202651110U/zh not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103378085A (zh) * | 2012-04-13 | 2013-10-30 | 快捷半导体(苏州)有限公司 | 一种集成电路的保护方法、电路及集成电路 |
| US9263431B2 (en) | 2012-04-13 | 2016-02-16 | Fairchild Semiconductor Corporation | Method and apparatus for integrated circuit protection |
| CN103378085B (zh) * | 2012-04-13 | 2016-12-14 | 快捷半导体(苏州)有限公司 | 一种集成电路的保护方法、电路及集成电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104319275B (zh) | 静电放电保护电路 | |
| US11482519B2 (en) | Transient voltage suppressor and method for manufacturing the same | |
| TW504828B (en) | Bi-directional electrical overstress and electrostatic discharge protection apparatus | |
| CN201536104U (zh) | 一种静电保护电路 | |
| US20160141287A1 (en) | Electrostatic discharge protection circuit, structure and method of making the same | |
| US8633543B2 (en) | Electro-static discharge protection circuit and semiconductor device | |
| TWI541974B (zh) | 高電壓應用之靜電放電保護 | |
| CN102693978A (zh) | 静电放电保护电路 | |
| US20180366460A1 (en) | Electrostatic discharge devices | |
| US9202760B2 (en) | Semiconductor devices and structures | |
| CN107833884B (zh) | 用于静电保护的可控硅电路及其器件结构 | |
| CN103824855B (zh) | 具有电源反接保护功能的cmos调整集成电路结构 | |
| CN103378085B (zh) | 一种集成电路的保护方法、电路及集成电路 | |
| US20120069479A1 (en) | Power transistor device with electrostatic discharge protection and low dropout regulator using same | |
| CN103077946B (zh) | 在同一半导体衬底内形成电力和电路元件的半导体装置 | |
| CN202651110U (zh) | 一种集成电路及其保护电路 | |
| US20230017232A1 (en) | Electro-static discharge protection circuit and chip | |
| US9166401B2 (en) | Electrostatic discharge protection device | |
| US8941959B2 (en) | ESD protection apparatus | |
| US9019672B2 (en) | Chip with electrostatic discharge protection function | |
| KR101488566B1 (ko) | Ｅｓｄ 보호회로 | |
| CN108257951B (zh) | Scr结构及其构成的esd保护结构 | |
| KR20140071013A (ko) | Esd 보호회로 | |
| US20240153945A1 (en) | Esd protection circuit for negative voltage operation | |
| CN107887332B (zh) | 一种用于斩波电路的单片集成半导体芯片及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20130102 |
|
| CX01 | Expiry of patent term |