CN103378085A - 一种集成电路的保护方法、电路及集成电路 - Google Patents

一种集成电路的保护方法、电路及集成电路 Download PDF

Info

Publication number
CN103378085A
CN103378085A CN2012101135168A CN201210113516A CN103378085A CN 103378085 A CN103378085 A CN 103378085A CN 2012101135168 A CN2012101135168 A CN 2012101135168A CN 201210113516 A CN201210113516 A CN 201210113516A CN 103378085 A CN103378085 A CN 103378085A
Authority
CN
China
Prior art keywords
integrated circuit
voltage
isolating device
power supply
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101135168A
Other languages
English (en)
Other versions
CN103378085B (zh
Inventor
郑石德
孙亚亚
史蒂文·莱比格尔
T·戴格尔
J·L·斯图兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Suzhou Co Ltd
Original Assignee
Fairchild Semiconductor Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Suzhou Co Ltd filed Critical Fairchild Semiconductor Suzhou Co Ltd
Priority to CN201210113516.8A priority Critical patent/CN103378085B/zh
Priority to US13/862,008 priority patent/US9263431B2/en
Publication of CN103378085A publication Critical patent/CN103378085A/zh
Application granted granted Critical
Publication of CN103378085B publication Critical patent/CN103378085B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种集成电路的保护方法，在集成电路的接地节点与电源地之间设置第一隔离器件，所述第一隔离器件在集成电路输入负电压时将接地节点与电源地隔离；本发明同时还公开了一种集成电路的保护方法、电路及集成电路，通过本发明的方案，能够在集成电路输入负电压时，使集成电路的接地节点与电源地隔离，避免在集成电路中的PN结产生正向偏置电压，从而防止PN结电流过大，保护集成电路免于烧毁。

Description

一种集成电路的保护方法、电路及集成电路
技术领域
本发明涉及电路保护技术，尤其涉及一种集成电路(IC，Integrated Circuit)的保护方法、电路及集成电路。
背景技术
随着电子工业的迅猛发展，越来越多的集成电路被应用于各种通信、电子设备。集成电路是将晶体管、二极管等等有源元件和电阻器、电容器等无源元件，按照一定的电路互连，集成在一块晶圆(wafer)上。大多数集成电路的晶圆采用P型掺杂衬底(P-sub，P-type doping substrate)，该P-sub通常默认连接电源地(接地)。
在集成电路输入负电压如输入电压为-6V，该集成电路的晶圆中P-sub接地，N阱(Nwell)接入的电压为输入电压时，集成电路中的PN结(PNjunction)，即P-sub与N阱之间将会产生正向偏置电压，如6V的正向偏置电压，导致PN结有过大电流通过，烧毁集成电路。
发明内容
有鉴于此，为解决现有技术中集成电路输入负电压时PN结电流过大的问题，本发明的主要目的在于提供一种集成电路的保护方法、电路及集成电路。
为达到上述目的，本发明的技术方案是这样实现的：
本发明提供的一种集成电路的保护电路，该保护电路包括：电路模块、第一隔离器件、电源地；其中，
所述电路模块，配置为将自身接地节点通过第一隔离器件接入电源地；
所述第一隔离器件，配置为在集成电路输入负电压时处于截止状态，将所述电路模块的接地节点与电源地隔离；
所述电源地，配置为提供电压参考基点。
本发明提供的一种集成电路，该集成电路包括：电路模块、第一隔离器件；其中，
所述电路模块，配置为将自身接地节点通过第一隔离器件接入电源地；
所述第一隔离器件，配置为在集成电路输入负电压时处于截止状态，将所述电路模块的接地节点与电源地隔离。
本发明提供的一种集成电路的保护方法，该方法包括：
在集成电路的接地节点与电源地之间设置第一隔离器件，所述第一隔离器件在集成电路输入负电压时处于截止状态，将所述接地节点与电源地隔离。
本发明提供的一种集成电路的保护电路，该电路包括：电路模块、第二隔离器件、电源地；其中，
所述电路模块，配置为通过第二隔离器件接入输入电压；
所述第二隔离器件，配置为在输入电压为负电压时处于截止状态，阻止负电压输入给所述电路模块；
所述电源地，配置为提供电压参考基点。
上述方案中，所述第二隔离器件，还配置为在输入电压为正电压时处于导通状态，将输入电压输入给所述电路模块。
上述方案中，所述第二隔离器件为肖特基二极管，所述肖特基二极管的正极连接所述电路模块的电压输入节点，负极连接所述电路模块的输入电压需求节点。
上述方案中，所述第二隔离器件为PMOS(P-Mental-Oxide-Semiconductor)，所述PMOS的栅极连接电源地，源极连接所述电路模块的电压输入节点，漏极连接所述电路模块的输入电压需求节点。
本发明提供的一种集成电路，该集成电路包括：电路模块、第二隔离器件；其中，
所述电路模块，配置为通过第二隔离器件接入输入电压；
所述第二隔离器件，配置为在输入电压为负电压时处于截止状态，阻止负电压输入给所述电路模块。
上述方案中，所述第二隔离器件，还配置为在输入电压为正电压时处于导通状态，将输入电压输入给所述电路模块。
上述方案中，所述第二隔离器件为肖特基二极管，所述肖特基二极管的正极连接所述电路模块的电压输入节点，负极连接所述电路模块的输入电压需求节点。
上述方案中，所述第二隔离器件为PMOS，所述PMOS的栅极连接电源地，源极连接所述电路模块的电压输入节点，漏极连接所述电路模块的输入电压需求节点。
本发明提供的一种集成电路的保护方法，该方法包括：
在集成电路的电压输入节点设置第二隔离器件，所述第二隔离器件在集成电路输入负电压时处于截止状态，阻止负电压输入集成电路。
上述方案中，该方法还包括：所述第二隔离器件在集成电路输入正电压时处于导通状态，将输入电压输入集成电路。
上述方案中，所述第二隔离器件为肖特基二极管或PMOS。
本发明提供的集成电路的保护方法、电路及集成电路，在集成电路的接地节点与电源地之间设置第一隔离器件，所述第一隔离器件在集成电路输入负电压时将接地节点与电源地隔离；如此，能够在集成电路输入负电压时，使集成电路的接地节点与电源地隔离，避免在集成电路中的PN结产生正向偏置电压，从而防止PN结电流过大，保护集成电路免于烧毁。
附图说明
图1为本发明一种实施方案实现的集成电路的保护电路示意图；
图2为本发明实施例一的集成电路的保护电路示意图；
图3为本发明实施例二的集成电路的保护电路示意图；
图4为本发明实施例二中将第一隔离器件、稳压二极管、电阻与CMOS反相器电路集成在一个晶圆上的结构示意图；
图5为本发明另一种实施方案实现的集成电路的保护电路示意图；
图6为本发明实施例三的集成电路的保护电路示意图；
图7为本发明实施例四的集成电路的保护电路示意图。
具体实施方式
下面通过附图及具体实施例对本发明做进一步的详细说明。
本发明一种实施方案的基本思想是：在集成电路的接地节点与电源地之间设置第一隔离器件，所述第一隔离器件在集成电路输入负电压时处于截止状态，将所述接地节点与电源地隔离。
本发明一种实施方案实现的集成电路的保护电路，如图1所示，该电路包括：电路模块11、第一隔离器件12、电源地13；其中，
所述电路模块11，配置为将自身接地节点通过第一隔离器件12接入电源地13；
所述第一隔离器件12，配置为在集成电路输入负电压时处于截止状态，将所述电路模块11的接地节点与电源地13隔离；
所述电源地13，配置为提供电压参考基点；
所述第一隔离器件12，还配置为在集成电路输入正电压时处于导通状态，将所述电路模块11的接地节点与电源地13接通；
所述电源地13如集成电路所在的印制电路板的地节点等；
所述第一隔离器件12可以是二极管，如肖特基二极管，或者金属氧化物半导体场效应晶体管(MOS，Metal-Oxid-Semiconductor)，如NMOS(N-Mental-Oxide-Semiconductor)，等等；
当所述第一隔离器件12为肖特基二极管时，所述肖特基二极管的正极连接所述电路模块11的接地节点，负极连接所述电源地13；
当所述第一隔离器件为NMOS时，所述NMOS的栅极连接集成电路的电压输入节点，源极连接所述电路模块11的接地节点，漏极连接所述电源地13；所述电压输入节点为集成电路的输入电压接入端；
进一步地，所述NMOS的栅极与源极间还连接稳压二极管，所述稳压二极管配置为稳定栅极电压；
所述NMOS的栅极与集成电路的电压输入节点之间还连接电阻，所述电阻配置为限制通过所述稳压二极管的电流；
所述集成电路的电路模块11可以是任何的功能电路，如反相器电路、或比较器电路、或开关管电路等。
实施例一：如图2所示，所述集成电路的电路模块11为互补金属氧化物半导体(CMOS，Complementary Metal Oxide Semiconductor)反相器电路，所述第一隔离器件为肖特基二极管D1，所述肖特基二极管D1的正极连接CMOS反相器电路的接地节点VSS、即所述CMOS反相器电路中NMOS M2的源极，负极连接电源地GND；所述CMOS反相器电路的电源节点VDD与电压输入节点VIN连接，当电压输入节点VIN输入正电压时，所述CMOS反相器电路中PMOS(P-Mental-Oxide-Semiconductor)M1截止，NMOS M2导通，所述肖特基二极管D1导通，所述NMOS M2的P-sub与电源地GND接通，在输出节点VOUT输出电压为0；当电压输入节点VIN输入负电压时，所述CMOS反相器电路中PMOS M1导通，NMOS M2截止，肖特基二极管D1截止，CMOS反相器电路的接地节点VSS与电源地GND隔离，NMOS M2的P-sub与电源地GND隔离，在输出节点VOUT输出电压为电压输入节点VIN的电压，从而所述集成电路中的PN结不会产生正向偏置电压，也就没有过大电流通过所述PN结；
在实施例一中，通常可以将肖特基二极管D1与所述CMOS反相器电路集成在一个晶圆上，作为一个集成电路。
实施例二：如图3所示，所述集成电路的电路模块11为CMOS反相器电路，所述第一隔离器件为NMOS M3，所述NMOS M3的源极连接CMOS反相器电路的接地节点VSS、即所述CMOS反相器电路中NMOS M2的源极，漏极连接电源地GND，栅极连接CMOS反相器电路的电源节点VDD及电压输入节点VIN，当电压输入节点VIN输入正电压时，CMOS反相器电路中PMOS M1截止，NMOS M2导通，NMOS M3导通，NMOS M2与NMOS M3的P-sub与电源地GND接通，在输出节点VOUT输出电压为0；当电压输入节点VIN输入负电压时，CMOS反相器电路中PMOS M1导通，NMOS M2截止，NMOS M3截止，CMOS反相器电路的接地节点VSS与电源地GND隔离，NMOS M2与NMOS M3的P-sub与电源地GND隔离，在输出节点VOUT输出电压为电压输入节点VIN的电压，从而所述集成电路中的PN结都不会产生正向偏置电压，也就没有过大电流通过所述PN结；
进一步地，所述NMOS M3的栅极与源极间还连接稳压二极管D2，所述稳压二极管D2配置为稳定NMOS M3的栅极电压；
所述NMOS M3的栅极与电源节点VDD及电压输入节点VIN之间还连接电阻R1，所述电阻R1配置为限制通过所述稳压二极管D2的电流；
在实施例二中，通常可以将NMOS M3及稳压二极管D2和电阻R1与所述CMOS反相器电路集成在一个晶圆上，作为一个集成电路，如图4所示，将NMOS M3及稳压二极管D2、电阻R1与所述CMOS反相器电路集成在一个晶圆上，其中，稳压二极管D2为齐纳二极管(Zener Diode)，晶圆采用P-sub衬底，斜线填充区域表示多晶硅层，隔离区域为栅氧化层，主要材料为二氧化硅(SiO2)，其中Pwell表示P阱，Nwell表示N阱，HVNwell表示高压N阱，HVPB表示高压P阱，这样，在CMOS反相器电路中PMOS M1的N阱与P-sub之间相当于有寄生二极管DP1，DP1的正极连接P-sub，负极连接N阱，在NMOSM3的P阱与隐埋层N+之间相当于有寄生二极管DP2，DP2的正极连接P阱，负极连接N+；当电压输入节点VIN输入正电压时，CMOS反相器电路中PMOSM1截止，NMOS M2导通，NMOS M3导通，相当于DP1与DP2导通，P-sub与电源地GND接通，在输出节点VOUT输出电压为0；当电压输入节点VIN输入负电压时，CMOS反相器电路中PMOS M1导通，NMOS M2截止，NMOSM3截止，相当于DP1与DP2截止，CMOS反相器电路的接地节点VSS与电源地GND隔离，P-sub与电源地GND隔离，在输出节点VOUT输出电压为电压输入节点VIN的电压，从而集成电路中的PN结都不会产生正向偏置电压，也就没有过大电流通过PN结。
本发明一种实施方案实现的集成电路，如图1所示，该集成电路包括：电路模块11、第一隔离器件12；其中，
所述电路模块11，配置为将自身接地节点通过第一隔离器件12接入电源地13；
所述第一隔离器件12，配置为在集成电路输入负电压时处于截止状态，将所述电路模块11的接地节点与电源地13隔离；
所述第一隔离器件12，还配置为在集成电路输入正电压时处于导通状态，将所述电路模块11的接地节点与电源地13接通；
所述第一隔离器件12可以是二极管，如肖特基二极管，或者MOS管，如NMOS，等等；
当所述第一隔离器件12为肖特基二极管时，所述肖特基二极管的正极连接所述电路模块11的接地节点，负极连接所述电源地13；
当所述第一隔离器件12为NMOS时，所述NMOS的栅极连接集成电路的电压输入节点，源极连接所述电路模块11的接地节点，漏极连接所述电源地13；所述电压输入节点为集成电路的输入电压接入端；
进一步地，所述NMOS的栅极与源极间还连接稳压二极管，所述稳压二极管配置为稳定栅极电压；
所述NMOS的栅极与集成电路的电压输入节点之间还连接电阻，所述电阻配置为限制通过所述稳压二极管的电流。
本发明一种实施方案实现的集成电路的保护方法，该方法包括：在集成电路的接地节点与电源地之间设置第一隔离器件，所述第一隔离器件在集成电路输入负电压时处于截止状态，将接地节点与电源地隔离；
进一步地，该方法还包括：所述第一隔离器件在集成电路输入正电压时处于导通状态，将所述接地节点与电源地接通；
所述第一隔离器件可以是二极管，如肖特基二极管，或者MOS管，如NMOS，等等；
当所述第一隔离器件为NMOS时，该方法还包括：在所述NMOS的栅极与源极间设置用于稳定栅极电压的稳压二极管；在所述NMOS的栅极与集成电路的电压输入节点之间设置限制通过所述稳压二极管的电流的电阻。
本发明另一种实施方案的基本思想是：在集成电路的电压输入节点设置第二隔离器件，使集成电路不能接收负电压的输入电压。
本发明另一实施方案实现的集成电路的保护电路，如图5所示，该电路包括：电路模块11、第二隔离器件14、电源地13；其中，
所述电路模块11，配置为通过第二隔离器件14接入输入电压；
所述第二隔离器件14，配置为在输入电压为负电压时处于截止状态，阻止负电压输入给所述电路模块11；
所述电源地13，配置为提供电压参考基点。
所述第二隔离器件14，还配置为在输入电压为正电压时处于导通状态，将输入电压输入给所述电路模块11；
所述电源地13可以是集成电路所在的印制电路板的地节点等；所述第二隔离器件14可以是二极管，如肖特基二极管，或者MOS管，如PMOS，等等。
当所述第二隔离器件14为肖特基二极管时，所述肖特基二极管的正极连接所述电路模块11的电压输入节点，接收输入电压，负极连接所述电路模块11的输入电压需求节点；所述输入电压需求节点如电路模块11内部的电源节点、输入节点等；
当所述第二隔离器件14为PMOS时，所述PMOS的栅极连接电源地13，源极连接所述电路模块11的电压输入节点，接收输入电压，漏极连接所述电路模块11的输入电压需求节点；
所述集成电路的电路模块11可以是任何的功能电路，如反相器电路、或比较器电路、或开关管电路等。
实施例三：如图6所示，所述集成电路的电路模块11为CMOS反相器电路，所述第二隔离器件为肖特基二极管D3，所述肖特基二极管D3的正极连接CMOS反相器电路的电压输入节点VIN，负极连接电源节点VDD及PMOS M1、NMOS M2的栅极，CMOS反相器电路的接地节点VSS与电源地GND连接；当电压输入节点VIN输入正电压时，所述肖特基二极管D3导通，所述CMOS反相器电路中PMOS M1截止，NMOS M2导通，在输出节点VOUT输出电压为0；当电压输入节点VIN输入负电压时，所述肖特基二极管D3截止，输入的负电压将不能传输给所述CMOS反相器电路，从而所述集成电路中的PN结不会产生正向偏置电压，也就没有过大电流通过所述PN结；
在实施例三中，通常可以将肖特基二极管D3与所述CMOS反相器电路集成在一个晶圆上，作为一个集成电路。
实施例四：如图7所示，所述集成电路的电路模块11为CMOS反相器电路，所述第二隔离器件为PMOS M4，所述PMOS M4的源极连接CMOS反相器电路的电压输入节点VIN，漏极连接电源节点VDD及PMOS M1、NMOS M2的栅极，栅极连接电源地GND，PMOS M4的衬底连接漏极，CMOS反相器电路的接地节点VSS也与电源地GND连接；当电压输入节点VIN输入正电压时，PMOS M4导通，CMOS反相器电路中PMOS M1截止，NMOS M2导通，在输出节点VOUT输出电压为0；当电压输入节点VIN输入负电压时，PMOS M4截止，输入的负电压将不能传输给所述CMOS反相器电路，从而所述集成电路中的PN结都不会产生正向偏置电压，也就没有过大电流通过所述PN结；
在实施例四中，通常可以将PMOS M4与所述CMOS反相器电路集成在一个晶圆上，作为一个集成电路。
本发明另一种实施方案实现的集成电路，如图5所示，该集成电路包括：电路模块11、第二隔离器件14；其中，
所述电路模块11，配置为通过第二隔离器件14接入输入电压；
所述第二隔离器件14，配置为在输入电压为负电压时处于截止状态，阻止负电压输入给所述电路模块11。
所述第二隔离器件14，还配置为在输入电压为正电压时处于导通状态，将输入电压输入给所述电路模块11；
所述第二隔离器件14可以是二极管，如肖特基二极管，或者MOS管，如PMOS，等等；
当所述第二隔离器件14为肖特基二极管时，所述肖特基二极管的正极连接所述电路模块11的电压输入节点，接收输入电压，负极连接所述电路模块11的输入电压需求节点；
当所述第二隔离器件14为PMOS时，所述PMOS的栅极连接电源地13，源极连接所述电路模块11的电压输入节点，接收输入电压，漏极连接所述电路模块11的输入电压需求节点；
所述集成电路的电路模块11可以是任何的功能电路，如反相器电路、或比较器电路、或开关管电路等。
本发明另一种实施方案实现的集成电路的保护方法，该方法包括：在集成电路的电压输入节点设置第二隔离器件，所述第二隔离器件在集成电路输入负电压时处于截止状态，阻止负电压输入集成电路；
进一步地，该方法还包括：所述第二隔离器件在集成电路输入正电压时处于导通状态，将输入电压输入集成电路；
所述第二隔离器件可以是二极管，如肖特基二极管，或者MOS管，如PMOS，等等。
综上所述，本发明的方案能够在集成电路输入负电压时，使集成电路的接地节点与电源地隔离，避免在集成电路中的PN结产生正向偏置电压，从而防止PN结电流过大，保护集成电路免于烧毁。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (13)

1.一种集成电路的保护电路，其特征在于，该保护电路包括：电路模块、第一隔离器件、电源地；其中，
所述电路模块，配置为将自身接地节点通过第一隔离器件接入电源地；
所述第一隔离器件，配置为在集成电路输入负电压时处于截止状态，将所述电路模块的接地节点与电源地隔离；
所述电源地，配置为提供电压参考基点。
2.根据权利要求1所述的保护电路，其特征在于，所述第一隔离器件，还配置为在集成电路输入正电压时处于导通状态，将所述电路模块的接地节点与电源地接通。
3.根据权利要求1所述的保护电路，其特征在于，所述第一隔离器件为肖特基二极管，所述肖特基二极管的正极连接所述电路模块的接地节点，负极连接所述电源地。
4.根据权利要求1所述的保护电路，其特征在于，所述第一隔离器件为NMOS，所述NMOS的栅极连接集成电路的电压输入节点，源极连接所述电路模块的接地节点，漏极连接所述电源地。
5.根据权利要求4所述的保护电路，其特征在于，所述NMOS的栅极与源极间还连接稳压二极管，所述稳压二极管配置为稳定栅极电压；
所述NMOS的栅极与集成电路的电压输入节点之间还连接电阻，所述电阻配置为限制通过所述稳压二极管的电流。
6.一种集成电路，其特征在于，该集成电路包括：电路模块、第一隔离器件；其中，
所述电路模块，配置为将自身接地节点通过第一隔离器件接入电源地；
所述第一隔离器件，配置为在集成电路输入负电压时处于截止状态，将所述电路模块的接地节点与电源地隔离。
7.根据权利要求6所述的集成电路，其特征在于，所述第一隔离器件，还配置为在集成电路输入正电压时处于导通状态，将所述电路模块的接地节点与电源地接通。
8.根据权利要求6所述的集成电路，其特征在于，所述第一隔离器件为肖特基二极管，所述肖特基二极管的正极连接所述电路模块的接地节点，负极连接电源地。
9.根据权利要求6所述的集成电路，其特征在于，所述第一隔离器件为NMOS，所述NMOS的栅极连接集成电路的电压输入节点，源极连接所述电路模块的接地节点，漏极连接所述电源地。
10.根据权利要求9所述的集成电路，其特征在于，所述NMOS的栅极与源极间还连接稳压二极管，所述稳压二极管配置为稳定栅极电压；
所述NMOS的栅极与集成电路的电压输入节点之间还连接电阻，所述电阻配置为限制通过所述稳压二极管的电流。
11.一种集成电路的保护方法，其特征在于，该方法包括：
在集成电路的接地节点与电源地之间设置第一隔离器件，所述第一隔离器件在集成电路输入负电压时处于截止状态，将所述接地节点与电源地隔离。
12.根据权利要求11所述的保护方法，其特征在于，该方法还包括：所述第一隔离器件在集成电路输入正电压时处于导通状态，将所述接地节点与电源地接通。
13.根据权利要求11所述的保护方法，其特征在于，所述第一隔离器件为NMOS，该方法还包括：在所述NMOS的栅极与源极间设置用于稳定栅极电压的稳压二极管；
在所述NMOS的栅极与集成电路的电压输入节点之间设置限制通过所述稳压二极管的电流的电阻。
CN201210113516.8A 2012-04-13 2012-04-13 一种集成电路的保护方法、电路及集成电路 Active CN103378085B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210113516.8A CN103378085B (zh) 2012-04-13 2012-04-13 一种集成电路的保护方法、电路及集成电路
US13/862,008 US9263431B2 (en) 2012-04-13 2013-04-12 Method and apparatus for integrated circuit protection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210113516.8A CN103378085B (zh) 2012-04-13 2012-04-13 一种集成电路的保护方法、电路及集成电路

Publications (2)

Publication Number Publication Date
CN103378085A true CN103378085A (zh) 2013-10-30
CN103378085B CN103378085B (zh) 2016-12-14

Family

ID=49462975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210113516.8A Active CN103378085B (zh) 2012-04-13 2012-04-13 一种集成电路的保护方法、电路及集成电路

Country Status (2)

Country Link
US (1) US9263431B2 (zh)
CN (1) CN103378085B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378085B (zh) * 2012-04-13 2016-12-14 快捷半导体(苏州)有限公司 一种集成电路的保护方法、电路及集成电路
US9876008B2 (en) * 2014-08-13 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Bandgap reference circuit
US20160087529A1 (en) * 2014-09-19 2016-03-24 Sanken Electric Co., Ltd. Bootstrap Circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926353A (en) * 1998-03-02 1999-07-20 Hewlett-Packard Co. Method for protecting mixed signal chips from electrostatic discharge
US20050224883A1 (en) * 2004-04-06 2005-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit design for increasing charge device model immunity
CN101416318A (zh) * 2006-03-31 2009-04-22 飞思卡尔半导体公司 具有隔离二极管元件的esd保护电路及其方法
CN102710134A (zh) * 2012-06-15 2012-10-03 北京鼎汉技术股份有限公司 一种具有防反功能的模块化供电装置及防反控制电路
CN202651110U (zh) * 2012-04-13 2013-01-02 快捷半导体(苏州)有限公司 一种集成电路及其保护电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627487A (en) * 1995-06-28 1997-05-06 Micron Technology, Inc. Charge conserving driver circuit for capacitive loads
IT1298817B1 (it) * 1998-03-27 2000-02-02 Sgs Thomson Microelectronics Circuito di scarica a massa di un nodo a potenziale negativo,con controllo della corrente di scarica
US6218866B1 (en) * 1999-10-12 2001-04-17 National Semiconductor Corporation Semiconductor device for prevention of a floating gate condition on an input node of a MOS logic circuit and a method for its manufacture
DE602004005628T2 (de) 2003-07-02 2008-02-14 Filtertek, Inc., Hebron Halterung mit mehreren Brücken
US7161396B1 (en) * 2003-08-20 2007-01-09 Xilinx, Inc. CMOS power on reset circuit
FR2860307B1 (fr) * 2003-09-26 2005-11-18 Atmel Grenoble Sa Circuit integre avec fonction de demarrage automatique
US7391233B1 (en) * 2007-10-30 2008-06-24 International Business Machines Corporation Method and apparatus for extending lifetime reliability of digital logic devices through removal of aging mechanisms
CN103378085B (zh) * 2012-04-13 2016-12-14 快捷半导体(苏州)有限公司 一种集成电路的保护方法、电路及集成电路
US8890602B2 (en) * 2013-01-16 2014-11-18 Freescale Semiconductor, Inc. Well-biasing circuit for integrated circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926353A (en) * 1998-03-02 1999-07-20 Hewlett-Packard Co. Method for protecting mixed signal chips from electrostatic discharge
US20050224883A1 (en) * 2004-04-06 2005-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit design for increasing charge device model immunity
CN101416318A (zh) * 2006-03-31 2009-04-22 飞思卡尔半导体公司 具有隔离二极管元件的esd保护电路及其方法
CN202651110U (zh) * 2012-04-13 2013-01-02 快捷半导体(苏州)有限公司 一种集成电路及其保护电路
CN102710134A (zh) * 2012-06-15 2012-10-03 北京鼎汉技术股份有限公司 一种具有防反功能的模块化供电装置及防反控制电路

Also Published As

Publication number Publication date
CN103378085B (zh) 2016-12-14
US9263431B2 (en) 2016-02-16
US20130292771A1 (en) 2013-11-07

Similar Documents

Publication Publication Date Title
CN104319275B (zh) 静电放电保护电路
US11482519B2 (en) Transient voltage suppressor and method for manufacturing the same
US20160141287A1 (en) Electrostatic discharge protection circuit, structure and method of making the same
US20140054643A1 (en) Electrostatic discharge protection device
US8633543B2 (en) Electro-static discharge protection circuit and semiconductor device
TWI541974B (zh) 高電壓應用之靜電放電保護
US9437591B1 (en) Cross-domain electrostatic discharge protection device
CN102693978A (zh) 静电放电保护电路
JP6243720B2 (ja) Ｅｓｄ保護回路を備えた半導体装置
US10476263B2 (en) Device and operation method for electrostatic discharge protection
US20130128400A1 (en) Electrostatic discharge protection apparatus and method therefor
TWI765956B (zh) 半導體裝置
KR100942701B1 (ko) 정전기 방전 보호 소자
CN104867922B (zh) 半导体集成电路装置以及使用该装置的电子设备
US20150029622A1 (en) Electrostatic discharge protection
CN103378085B (zh) 一种集成电路的保护方法、电路及集成电路
CN104766858B (zh) 静电放电保护装置
KR100750588B1 (ko) 정전기 방전 보호회로
CN202651110U (zh) 一种集成电路及其保护电路
US9166401B2 (en) Electrostatic discharge protection device
KR101488566B1 (ko) Ｅｓｄ 보호회로
US8941959B2 (en) ESD protection apparatus
CN109979929B (zh) 一种高压静电放电钳位保护元件及集成电路芯片
KR20140071013A (ko) Esd 보호회로
JPS63301558A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant