CN108257951B - Scr结构及其构成的esd保护结构 - Google Patents

Scr结构及其构成的esd保护结构 Download PDF

Info

Publication number
CN108257951B
CN108257951B CN201810024849.0A CN201810024849A CN108257951B CN 108257951 B CN108257951 B CN 108257951B CN 201810024849 A CN201810024849 A CN 201810024849A CN 108257951 B CN108257951 B CN 108257951B
Authority
CN
China
Prior art keywords
heavily doped
doped region
type heavily
well
scr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810024849.0A
Other languages
English (en)
Other versions
CN108257951A (zh
Inventor
邓樟鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810024849.0A priority Critical patent/CN108257951B/zh
Publication of CN108257951A publication Critical patent/CN108257951A/zh
Application granted granted Critical
Publication of CN108257951B publication Critical patent/CN108257951B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种SCR结构包括：第一P阱、第二P阱、第一N阱和第二N阱由左至右交替排布在衬底上部；第一P阱上部设有第一P型重掺杂区，第一P型重掺杂区右侧第一P阱中设有第一N型重掺杂区，第一N型重掺杂区右侧第一P阱中设有第二N型重掺杂区，多晶硅栅设置在第一和第二N型重掺杂区之间的第一P阱上方；第一N阱上部设有第三N型重掺杂区，第三N型重掺杂区右侧第一N阱中设有第二P型重掺杂区；第二P阱上部设有第四N型重掺杂区，第四N型重掺杂区右侧第二P阱中设有第三P型重掺杂区；第二N阱上部设有第四P型重掺杂区，第四P型重掺杂区右侧第二N阱中设有第五N型重掺杂区。本发明还提供了一种具有所述SCR结构的ESD保护结构。

Description

SCR结构及其构成的ESD保护结构
技术领域
本发明涉及半导体领域，特别是涉及一种SCR结构。本发明还涉及一种具有所述SCR结构的ESD保护结构。
背景技术
静电是一种客观的自然现象，产生的方式多种，如接触、摩擦、电器间感应等。静电的特点是长时间积聚、高电压、低电量、小电流和作用时间短的特点。静电在多个领域造成严重危害。摩擦起电和人体静电是电子工业中的两大危害，常常造成电子电器产品运行不稳定，甚至损坏。ESD是20世纪中期以来形成的以研究静电的产生、危害及静电防护等的学科，国际上习惯将用于静电防护的器材统称为ESD。
SCR结构(可控硅)作为ESD保护器件有两个缺点：一是开启电压高，不方便调节；二是维持电压低，有较大latch-up风险。为了提高SCR的应用范围和降低风险，常常需要对SCR结构进行优化，实现开启电压的可调节和提高维持电压。前常用的一种方法是静电端只接P型重掺杂区而断开N阱，而N阱通过串联的正向二级管(diode)连接到地。该现有结构的第一ESD通路是通过SCR的P型重掺杂区/N阱二级管(diode)后，再通过串联的正向二级管(diode)到GND。该现有结构可通过串联二级管(diode)的数量来调节SCR的开启电压和维持电压。
该现有结构有以下几个缺点：
1、全部是由正向二级管(diode)的开启来触发，因此击穿电压较低，比较适合用在3.3V以下的应用。
2、在高温环境下，正向二级管(diode)的漏电会明显增大，增加功耗。
3、无法实现双向保护。因为N阱没有接到静电端，从GND到静电端只能通过SCR的P型重掺杂区(P型重掺杂区)/N阱反向结放电，ESD保护能力较差。
发明内容
本发明要解决的技术问题是提供一种SCR结构。
本发明要解决的另一技术问题是提供一种具有双向保护功能，能提高维持电压，能调节开启电压具有所述SCR结构的ESD保护结构。
为解决上述技术问题,本发明提供的SCR结构包括：在SCR一侧形成有一MOS，在SCR另一侧形成有一逆止器件。
其中，所述MOS为NMOS，所述逆止器件是二极管。
其中，所述SCR结构包括：第一P阱PW1、第二P阱PW2、第一N阱NW1、第二N阱NW2、多晶硅栅G、第一～第四P型重掺杂区P+1～P+4和第一～第五N型重掺杂区N+1～N+5；
第一P阱PW1、第二P阱PW2、第一N阱NW1和第二N阱NW2由左至右交替排布在衬底上部；
第一P阱PW1上部设有第一P型重掺杂区P+1，第一P型重掺杂区P+1右侧第一P阱PW1中设有第一N型重掺杂区N+1，第一N型重掺杂区N+1右侧第一P阱PW1中设有第二N型重掺杂区N+2，多晶硅栅G设置在第一N型重掺杂区N+1和第二N型重掺杂区N+2之间的第一P阱PW1上方；
第一N阱NW1上部设有第三N型重掺杂区N+3，第三N型重掺杂区N+3右侧第一N阱NW1中设有第二P型重掺杂区P+2；
第二P阱PW2上部设有第四N型重掺杂区N+4，第四N型重掺杂区N+4右侧第二P阱PW2中设有第三P型重掺杂区P+3；
第二N阱NW2上部设有第四P型重掺杂区P+4，第四P型重掺杂区P+4右侧第二N阱NW2中设有第五N型重掺杂区N+5。
其中，第一P阱PW1、第一P型重掺杂区P+1、第一N型重掺杂区N+1、第二N型重掺杂区N+2和多晶硅栅G构成所述NMOS。第一N型重掺杂区N+1作为源极、第二N型重掺杂区N+2作为漏极，多晶硅栅G作为栅极，第一P型重掺杂区P+1将衬底引出。
第二N阱NW2、第四P型重掺杂区P+4和第五N型重掺杂区N+5构成所述二极管，第四P型重掺杂区P+4是二极管阳极，第五N型重掺杂区N+5是二极管阴极。
本发明提供一种具有上述SCR结构的ESD保护结构，包括：所述SCR结构和RC电路；
所述SCR结构只有其P型重掺杂区连接静电端，所述SCR结构的N阱连接逆止器件第一端和MOS第二端，逆止器件第二端连接静电端，MOS第三端连接RC电路第一连接端，RC电路第二端连接MOS第一端和MOS衬底端并连接地，RC电路第三连接端连接静电端。
其中，逆止器件是集成在所述SCR结构一侧的二极管，其第一端是二极管的阳极，其第二端是二极管的阴极。
其中，MOS是集成在所述SCR结构另一侧NMOS，其第一端是源极，其第二端是漏极，其第三端是栅极。
其中，RC电路包括电阻和电容，电阻第一端和电容第一端相连作为该RC电路第一连接端，电阻第二端作为该RC第第二连接端，电容第二端作为该RC电路第三连接端。
在静电端发生ESD的时候，本发明的结构因为diode处于反向偏置，因此首先SCR的N阱区里P型重掺杂区/N阱正偏导通，高压传输到NMOS的Drain端。NMOS由于gate端有RC触发，因此系统的开启就完全由RC触发NMOS来决定。在NMOS开启之后，Drain端电位不断抬升到SCR的N阱/Pwell/N+寄生BJT开启。因为SCR在完全开启之后已经有部分电流经过NMOS泄放，从而需要维持SCR持续开启的电压和电流都被提高了。
如果在GND端发生ESD，则ESD电流可直接通过NMOS的Pwell/N+结到diode的阳极，再经过diode的阴极进行泄放。
本发明的有益效果包括：
1、相对现有技术具有更高的维持电压；
2、本发明的开启电压方便可调；
3、本发明即使是工作在高温环境漏电流也很小；
4、本发明的面积非常小，集成度高。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是本发明的结构示意图。
图2是本发明的原理示意图。
附图标记说明
diode是二极管
PW1是第一P阱
PW2是第二P阱
NW1是第一N阱
NW2是第二N阱
P+1～P+4是第一～第四P型重掺杂区
N+1～N+4是第一～第四N型重掺杂区
G是多晶硅栅
GND是接地端
E是静电端
具体实施方式
如图1所示，本发明提供一种SCR结构，在SCR一侧形成有一NMOS，在SCR另一侧形成有一二极管。
所述SCR结构包括：第一P阱PW1、第二P阱PW2、第一N阱NW1、第二N阱NW2、多晶硅栅G、第一～第四P型重掺杂区P+1～P+4和第一～第五N型重掺杂区N+1～N+5；
第一P阱PW1、第二P阱PW2、第一N阱NW1和第二N阱NW2由左至右交替排布在衬底上部；
第一P阱PW1上部设有第一P型重掺杂区P+1，第一P型重掺杂区P+1右侧第一P阱PW1中设有第一N型重掺杂区N+1，第一N型重掺杂区N+1右侧第一P阱PW1中设有第二N型重掺杂区N+2，多晶硅栅G设置在第一N型重掺杂区N+1和第二N型重掺杂区N+2之间的第一P阱PW1上方；
第一N阱NW1上部设有第三N型重掺杂区N+3，第三N型重掺杂区N+3右侧第一N阱NW1中设有第二P型重掺杂区P+2；
第二P阱PW2上部设有第四N型重掺杂区N+4，第四N型重掺杂区N+4右侧第二P阱PW2中设有第三P型重掺杂区P+3；
第二N阱NW2上部设有第四P型重掺杂区P+4，第四P型重掺杂区P+4右侧第二N阱NW2中设有第五N型重掺杂区N+5。
其中，第一P阱PW1、第一P型重掺杂区P+1、第一N型重掺杂区N+1、第二N型重掺杂区N+2和多晶硅栅G构成所述NMOS。第一N型重掺杂区N+1作为源极、第二N型重掺杂区N+2作为漏极，多晶硅栅G作为栅极，第一P型重掺杂区P+1将衬底引出。
第二N阱NW2、第四P型重掺杂区P+4和第五N型重掺杂区N+5构成所述二极管，第四P型重掺杂区P+4是二极管阳极，第五N型重掺杂区N+5是二极管阴极。
如图1结合图2所示，本发明提供一种具有上述SCR结构的ESD保护结构，包括：所述SCR结构、电阻和电容；其中，所述MOS是NMOS，所述逆止器件是二极管
所述SCR结构只有其P型重掺杂区(第二P型重掺杂区P+2)连接静电端，所述SCR结构的N阱(第二N阱NW2)连接二极管阳极(第四P型重掺杂区P+4)和NMOS漏极(第二N型重掺杂区N+2)，二极管阴极(第五N型重掺杂区N+5)连接静电端，NMOS栅极(多晶硅栅G)连接电阻第一端和电容第一端，电阻第二端连接NMOS源极(第一N型重掺杂区N+1)和NMOS衬底端(第一P型重掺杂区N+1)并连接地，电容第二端连接静电端。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (3)

1.一种SCR结构，其特征在于，该SCR结构包括：第一P阱（PW1）、第二P阱（PW2）、第一N阱（NW1）、第二N阱（NW2）、多晶硅栅（G）、第一~第四P型重掺杂区（P+1~P+4）和第一~第五N型重掺杂区（N+1~N+5）；
衬底上部左至右顺序排布的第一P阱（PW1）、第一N阱（NW1）、第二P阱（PW2）和第二N阱（NW2）；
第一P阱（PW1）上部设有第一P型重掺杂区（P+1），第一P型重掺杂区（P+1）右侧第一P阱（PW1）中设有第一N型重掺杂区（N+1），第一N型重掺杂区（N+1）右侧第一P阱（PW1）中设有第二N型重掺杂区（N+2），多晶硅栅（G）设置在第一N型重掺杂区（N+1）和第二N型重掺杂区（N+2）之间的第一P阱（PW1）上方；
第一N阱（NW1）上部设有第三N型重掺杂区（N+3），第三N型重掺杂区（N+3）右侧第一N阱（NW1）中设有第二P型重掺杂区（P+2）；
第二P阱（PW2）上部设有第四N型重掺杂区（N+4），第四N型重掺杂区（N+4）右侧第二P阱（PW2）中设有第三P型重掺杂区（P+3）；
第二N阱（NW2）上部设有第四P型重掺杂区（P+4），第四P型重掺杂区（P+4）右侧第二N阱（NW2）中设有第五N型重掺杂区（N+5）。
2.一种具有权利要求1所述SCR结构的ESD保护结构，其特征在于，还包括：一RC电路；
所述SCR结构其第二P型重掺杂区（P+2）连接静电端，其第二N阱（NW2）连接第四P型重掺杂区（P+4）和第二N型重掺杂区（N+2），第五N型重掺杂区（N+5）连接静电端，多晶硅栅（G）连接RC电路第一连接端，RC电路第二连接端连接第一N型重掺杂区（N+1）和第一P型重掺杂区（P+1）并连接地，RC电路第三连接端连接静电端。
3.如权利要求2所述ESD保护结构，其特征在于：RC电路包括电阻和电容，电阻第一端和电容第一端相连作为该RC电路第一连接端，电阻第二端作为该RC第二连接端，电容第二端作为该RC电路第三连接端。
CN201810024849.0A 2018-01-11 2018-01-11 Scr结构及其构成的esd保护结构 Active CN108257951B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810024849.0A CN108257951B (zh) 2018-01-11 2018-01-11 Scr结构及其构成的esd保护结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810024849.0A CN108257951B (zh) 2018-01-11 2018-01-11 Scr结构及其构成的esd保护结构

Publications (2)

Publication Number Publication Date
CN108257951A CN108257951A (zh) 2018-07-06
CN108257951B true CN108257951B (zh) 2020-09-29

Family

ID=62724945

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810024849.0A Active CN108257951B (zh) 2018-01-11 2018-01-11 Scr结构及其构成的esd保护结构

Country Status (1)

Country Link
CN (1) CN108257951B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971350A (zh) * 2006-11-02 2007-05-30 友达光电股份有限公司 静电放电防护架构、元件及元件的制作方法
CN101159263A (zh) * 2006-06-29 2008-04-09 沙诺夫公司 箝位电路的静电放电保护
CN101916760A (zh) * 2010-05-28 2010-12-15 上海宏力半导体制造有限公司 一种有效避免闩锁效应的可控硅esd保护结构
CN102569294A (zh) * 2012-02-28 2012-07-11 中国科学院微电子研究所 提高静电保护器件维持电压的方法
CN103730458A (zh) * 2012-10-15 2014-04-16 上海华虹宏力半导体制造有限公司 硅控整流器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101159263A (zh) * 2006-06-29 2008-04-09 沙诺夫公司 箝位电路的静电放电保护
CN1971350A (zh) * 2006-11-02 2007-05-30 友达光电股份有限公司 静电放电防护架构、元件及元件的制作方法
CN101916760A (zh) * 2010-05-28 2010-12-15 上海宏力半导体制造有限公司 一种有效避免闩锁效应的可控硅esd保护结构
CN102569294A (zh) * 2012-02-28 2012-07-11 中国科学院微电子研究所 提高静电保护器件维持电压的方法
CN103730458A (zh) * 2012-10-15 2014-04-16 上海华虹宏力半导体制造有限公司 硅控整流器

Also Published As

Publication number Publication date
CN108257951A (zh) 2018-07-06

Similar Documents

Publication Publication Date Title
TWI409930B (zh) 靜電放電保護之架構
TWI283921B (en) ESD protection unit having low voltage triggered BJT
CN107017248B (zh) 一种基于浮空阱触发的低触发电压scr结构
TWI580001B (zh) 靜電放電保護電路、結構及其製造方法
CN109841615B (zh) 一种过电压摆幅静电放电防护器件及电路
CN107403797B (zh) 高压esd保护器件、电路及装置
CN110600467A (zh) 一种利用纵向三极管触发表面可控硅结构的tvs器件
CN111883528B (zh) 静电保护ggnmos结构
US10192863B2 (en) Series connected ESD protection circuit
CN111668209B (zh) 一种低漏电的用于低压esd防护的可控硅整流器
US10163888B2 (en) Self-biased bidirectional ESD protection circuit
CN109994466B (zh) 一种低触发高维持可控硅静电防护器件
KR19980071441A (ko) 정전기 방전 보호용 회로
CN115692402A (zh) 二极管触发的双向可控硅器件及电路
US20100109076A1 (en) Structures for electrostatic discharge protection
CN108257951B (zh) Scr结构及其构成的esd保护结构
CN109148438B (zh) 高压静电保护器件及等效电路
KR100435807B1 (ko) 정전방전 보호 회로용 반도체 제어 정류기
KR100783641B1 (ko) 트리거 전압을 낮춘 실리콘 제어 정류기
CN109449155B (zh) 一种静电泄放电路及装置
CN103378085A (zh) 一种集成电路的保护方法、电路及集成电路
KR101488566B1 (ko) Ｅｓｄ 보호회로
CN202651110U (zh) 一种集成电路及其保护电路
CN217086571U (zh) 一种防电源反接的芯片
CN110896072B (zh) 一种具有复合结构的双向esd防护器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant