JP2015518663A - 素子担体、電子装置および放射装置の製造方法および素子担体、電子装置および放射装置 - Google Patents

素子担体、電子装置および放射装置の製造方法および素子担体、電子装置および放射装置 Download PDF

Info

Publication number
JP2015518663A
JP2015518663A JP2015510784A JP2015510784A JP2015518663A JP 2015518663 A JP2015518663 A JP 2015518663A JP 2015510784 A JP2015510784 A JP 2015510784A JP 2015510784 A JP2015510784 A JP 2015510784A JP 2015518663 A JP2015518663 A JP 2015518663A
Authority
JP
Japan
Prior art keywords
contact
lead frame
frame portion
element carrier
contact member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015510784A
Other languages
English (en)
Inventor
グレッチュ シュテファン
グレッチュ シュテファン
シュヴァーツ トーマス
シュヴァーツ トーマス
ツィツルスペルガー ミヒャエル
ツィツルスペルガー ミヒャエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2015518663A publication Critical patent/JP2015518663A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828Etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49568Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/644Heat extraction or cooling elements in intimate contact or integrated with parts of the device other than the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48475Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0075Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49121Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

種々の実施例において、電子素子(60)用の素子担体の製造方法を提示する。ここではまずは、リードフレーム部分(30)を提供する。このリードフレーム部分(30)は導電性材料を含んでいる。リードフレーム部分(30)は、さらに、第1の電気的なコンタクト部材(42)を形成するための第1のコンタクト部分(32)と、第2の電気的なコンタクト部材(44)を形成するための第2のコンタクト部分(34)と、電子素子(60)を収容するための収容領域(38)とを有している。少なくとも、収容領域(38)と第2のコンタクト部分(34)とは導電性接続されている。少なくとも、リードフレーム部分(30)の、収容領域(38)に向かい合っている面に、収容領域(38)から熱を導出するためおよび収容領域(38)を電気的に絶縁するために、熱伝導性かつ電気的絶縁性の中間部材(50)を形成する。少なくとも、中間部材(50)の、収容領域(38)とは反対側にある面に、電子素子(60)を熱的に接触接続するために熱用コンタクト(52)を形成する。

Description

本発明は、リードフレーム部分が提供される、電子素子用の素子担体の製造方法に関する。リードフレーム部分は、導電性材料を有している。このリードフレーム部分はさらに、第1の電気的なコンタクト部材を形成するための第1のコンタクト部分と、第2の電気的なコンタクト部材を形成するための第2のコンタクト部分と、電子素子を収容するための収容領域とを有している。少なくとも、この収容領域と第2のコンタクト部分は、導電性に相互に接続されている。さらに、本発明は、電子装置の製造方法に関する。この電子装置は例えば素子担体を有している。本発明はさらに、放射装置の製造方法に関する。この放射装置は例えば、電子装置を有している。さらに、本発明は、素子担体、および/または、例えば素子担体を有している放射装置、および/または、例えば素子担体を有している電子装置に関する。
明確に本出願の開示の一部を形成しているドイツ連邦共和国優先出願DE102012207519.4号は既に、素子担体、電子装置および放射装置の製造方法並びに素子担体、電子装置および放射装置を開示している。
電子素子、例えば放射装置(LED等)用の素子担体、例えばケーシングにはしばしば、次のような要求が課せられる。すなわち、LEDのコンタクトが容易であること、動作中に生じたLED内の熱が迅速かつ効率的に導出可能であること、および、LEDと素子担体とから成る放射装置全体が容易かつ低コストに製造可能であること、という要求である。従来の素子担体では、別のコンセプトの他に、素子担体用の2つの異なる構造コンセプトが知られている。
例えば、担体をセラミックから構成し、これに、複数の電気的なコンタクトを設けることが知られている。これらの電気的なコンタクトは担体の表面上に、かつ、部分的に担体を通って延在している。複数の電気的なコンタクトの1つは、電子素子をこれらの電気的なコンタクトの上に載せることができるほど大きい面積を有し得る。LED、例えば薄膜LEDおよび/または垂直型LED(放射方向および/または電流線路が、層構造体に対して垂直である)を、これらの電気的なコンタクトに次のように固定することができる。すなわち、これが電気的なコンタクトに固定され、同時に、物質的なコンタクトを介して、電気的な接触接続が形成されるように固定することができる。LEDの別のコンタクトは、例えばボンディング接続を用いて、素子担体の別の電気的なコンタクトと接触接続される。セラミックから成る担体は、電子素子が固定されている電気的なコンタクトを電気的に絶縁し、熱を電子素子から導出する。熱を素子担体からさらに導出するために、セラミック担体の、電子素子に向かい合っている面で、担体上に金属化部を形成することができる。金属化部を例えば、はんだ接続を形成するために用いることもできる。
セラミック担体を伴う素子担体を、プリント回路基板上、例えばFR4プリント回路基板上に、担体が電子素子とプリント回路基板との間に位置するように、載置することができる。セラミック担体を通って延在する電気的なコンタクトは、プリント回路基板の導体路と接続される。さらに、金属化部が、熱的な線路と接続される。これは、プリント回路基板を通って延在し、ヒートシンクと接続可能である。プリント回路基板は、電子素子の良好、容易、かつ低コストの接触接続および冷却に寄与する。
これに対して択一的に、素子担体に、導電性の、例えば金属を含有するリードフレーム部分を用いることが公知である。これは特に容易かつ低コストに製造可能である。例えば、このリードフレーム部分は、リードフレームの一部であり得る。さらに、素子担体は1つの素子担体結合体で製造可能である。これは、リードフレームの全てのリードフレーム部分が結合して処理されることによって行われる。上述したように、電子素子として、垂直型LEDを使用する場合には、電子素子のリードフレーム部分は電気的に接触接続し、電子素子とヒートシンクとの間に電気的な接続が生じる。電子素子とヒートシンクは多くの用途において、電気的に相互に結合されるべきではないので、素子担体を固定するために、例えば、金属コアプリント回路基板が使用される。ここで、プリント回路基板の金属コアは、プリント回路基板の電気的なコンタクトから、誘電層によって絶縁されている。金属コアプリント回路基板の金属コアは、ヒートシンクとして使用可能であるおよび/または付加的なヒートシンクを設けることができる。この付加的なヒートシンクは、金属コアと熱的に結合されている。素子担体およびLEDを有する放射装置からヒートシンクへの熱の導出は、金属コアプリント回路基板の誘電層を介して行われる。
これに対して択一的に、電子素子が使用可能である。これは例えば、水平型LED(放射方向および/または電流線路が層構造に対して平行である)であり、ここでは、リードフレーム部分に固定するだけで、電気的なコンタクトが、電子素子とリードフレーム部分との間に生じない。電子素子の2つの電気的なコンタクトは、この場合には、例えば、ボンディング接続を介して形成される。さらに、素子担体をヒートシンクと接続するために、FR4プリント回路基板を使用することができる。
従って、本発明の課題は、従来技術を改善することである。
種々の実施例では、素子担体の製造方法、電子装置の製造方法および/または放射装置の製造方法が提供される。これらは容易かつ低コストに、素子担体、電子装置ないしは放射装置の製造を実現する、および/または、プリント回路基板および/またはヒートシンクと電子素子の良好な、電気的および熱的な結合を実現する。
種々の実施例では、素子担体、電子装置および/放射装置が提供される。これらは、容易かつ低コストに製造可能である、および/または、容易かつ低コストに、電子素子とプリント回路基板および/またはヒートシンクとの良好な電気的および熱的な結合を可能にする。
種々の実施例では、電子素子用の素子担体の製造方法が提供される。ここでは、リードフレーム部分が提供される。これは、導電性材料を有している。リードフレーム部分はさらに、第1の電気的なコンタクト部材を形成する第1のコンタクト部分と、第2の電気的なコンタクト部材を形成する第2のコンタクト部分と、電子素子を収容するための収容領域とを有している。少なくとも、この収容領域と第2のコンタクト部分は、導電性に相互に接続されている。少なくとも、リードフレーム部分の、この収容領域に向かい合っている面には、熱伝導性かつ電気的に絶縁性の中間部材が、収容領域からの熱導出のため、および、収容領域の電気的な絶縁のために形成されている。少なくとも、この中間部材の、収容領域とは反対側にある面には、熱用コンタクトが、電子素子の熱的な接触接続のために形成される。
リードフレーム部分に導電性材料を設けること、収容領域の近傍にまたは収容領域に接して中間部材を形成すること、および熱用コンタクトを中間部材に形成することによって、素子担体を容易かつ低コストに製造することが可能になり、電子素子の動作中に生じた熱を迅速かつ効率的に導出することが可能になり、素子担体を容易かつ低コストに、プリント回路基板との良好な電気的かつ熱的な結合で、プリント回路基板および/またはヒートシンクと結合させることができる。さらに、電子装置は、温度変化負荷時に極めて良好な特性を有することができる。なぜなら、プリント回路基板部分の材料は特に良好に、プリント回路基板および/またはヒートシンクの熱膨張係数に合わせられるからである。ここでこのプリント回路基板は、例えば、FR1−、FR2−、FR3−、FR4−、FR5−、CEM1−、CEM2−、CEM3−、CEM4−またはCEM5プリント回路基板、例えば、貫通接続部が形成されたFR−4−プリント回路基板であり得る。素子担体を、例えば、ケーシング、QFNケーシングまたはQFN担体と称することもできる。リードフレーム部分は、例えば、QFNリードフレームとも称される。電子素子を備えた素子担体は、電子部品または電子装置とも称される。電子素子は例えば、半導体チップおよび/または光を放射する、または、光を吸収する素子である。
ヒートシンクは例えばアルミニウムを有し得る。素子担体は例えば、プリント回路基板を介して、または直接的にヒートシンクと結合可能である。
素子担体は例えば、電子素子を収容するために用いられる。電子素子を備えた素子担体は、電子装置とも称される。さらに、電子素子を備えた素子担体は、放射装置と称される。さらに、電子素子を備えた素子担体は、放射装置と称される。これは、電子素子がビーム源、例えば光を放射する素子を有している場合である。
リードフレーム部分は導電性材料を有している、および/または、導電性材料から形成され得る。この導電性材料は、例えば金属、例えば銅、例えばCuWまたはCuMo、銅合金、真鍮、ニッケルおよび/または鉄、例えば、FeNiを有している、および/または、これらから形成されている。リードフレーム部分は、相互に接続されている複数のリードフレーム部分を有しているリードフレームの一部である。ここで、各リードフレーム部分は例えば、素子担体を形成するために、形成されている。換言すれば、リードフレームは、複数の素子担体にわたって延在し得る。この場合には、多数の素子担体を同時に形成および/または製造することが可能である。これによって、素子担体結合体が製造される。リードフレームおよび/またはリードフレーム部分を例えば面状に形成することができる。これは例えば、リードフレームないしは各リードフレーム部分が、自身の長さおよび幅と比較して、相対的に薄い厚さを有していることを意味する。
リードフレーム部分の処理、ひいては、素子担体の製造は、リードフレームの処理に対して代表的なものであり得、かつ、素子結合体の製造に対して代表的なものであり得る。換言すれば、リードフレーム部分に関して説明したように、リードフレームの全てのリードフレーム部分を同時に同じ処理ステップにおいて処理することができる。素子担体結合体の製造後、個別の素子担体を、この素子担体結合体から個別化することができる。これは、殊に、リードフレーム部分の結合部を相互に切り離すことによって行う。
第1のコンタクト部材は、電子素子の第1のコンタクトを接触接続させるのに用いられる。第2のコンタクト部材は、電子素子の第2のコンタクトを接触接続させるのに用いられる。第1のコンタクト部材と第2のコンタクト部材は、例えば相互に隣接して形成可能である。ここで、2つのコンタクト部分の間に収容領域が形成され得る。例えば、この収容領域は、第1のコンタクト部分と第2のコンタクト部分の間に形成されている収容部分内に配置可能である。
この中間部材は、例えば1〜1000μmの間の厚さ、例えば10〜200μmの間の厚さ、例えば20〜80μmの間の厚さを有している。中間部材は、例えば、0.1〜100W/mkの間、例えば0.5〜20W/mkの間、例えば1〜5W/mkの間の熱伝導率を有している。中間部材を例えば、既に構造化して、リードフレーム部分上に被着することができる。例えば、中間部材の材料は、シルクスクリーン印刷、ステンシル印刷、吹き付け(インクジェット印刷)またはディスペンス(塗布)法において被着される、または、液状で、リードフレーム部分の、型付け中間領域内に入れられる。これに対して択一的に、中間部材を面状に、リードフレーム部分上に被着し、その後、構造化することができる。例えば、中間部材は、中間層として被着可能である。これは例えば、刻印(Aufdrucken)、印刷、鋳造またはラミネート加工によって、および、例えばレーザアブレーションまたはエッチングまたは機械的に、例えばフライス盤での切削またはスクラッチによって除去され、このようにして構造化される。
はんだ付け可能な熱用コンタクトは、例えば、0.1〜100μmの間の厚さ、例えば、1〜10μmの間の厚さ、例えば約5μmの厚さを有している。熱用コンタクトは、例えば、100〜1000W/mKの間、例えば200〜500W/mKの間、例えば250〜400W/mkの間の高い熱伝導率を有している。熱用コンタクトは例えば、はんだ接続を介して接触接続可能であるように形成されている。熱用コンタクトは、例えば金属、例えば銅、チタン、金、銀、ニッケルおよび/またはパラジウム、例えばNiPdAuを有している。熱用コンタクトは、例えば、コンタクト層内に面状に被着され、次に構造化されるまたは構造化されて被着される。熱用コンタクトは例えば、ホトリソグラフィプロセスおよび/またはエッチングプロセスを用いて形成可能である、および/または、構造化可能である、および/または、熱用コンタクトは電気めっきプロセスで被着可能である。
中間層は例えば誘電体および/または例えば、有機および/または無機の材料を有している。例えば、誘電体は、セラミック粒子および/またはセラミック粒子を含有している担体質量体を有している。例えば、セラミック粒子は、担体質量体内に埋設されている。例えば、担体質量体はエポキシ樹脂、シリコーンおよび/またはアクリル樹脂を有している。例えば、セラミックは酸化アルミニウム、石英、窒化アルミニウム、窒化ホウ素および/または炭化ケイ素を有している。
種々の実施例では、熱用コンタクトは、金属を有している。例えば、熱用コンタクトは、銅を有している、または、銅から形成されている。
種々の実施例では、第1のコンタクト部材と第2のコンタクト部材は、リードフレーム部分から形成される。ここで第1のコンタクト部材は、物質的に、第2のコンタクト部材とは別個にされている。第1および第2のコンタクト部材は、中間部材の被着前または後に形成される、および/または、別個にされる。収容領域は、例えば、2つのコンタクト部材の形成ないしは分断の後にも、第2のコンタクト部材と物質的に接触接続している。例えば、収容領域は、第2のコンタクト部材と同じ材料部分に形成されている。換言すれば、収容領域と第2のコンタクト部材はワンピースに形成可能である。
種々の実施例では、第1のコンタクト部材は、エッチングプロセスを用いて物質的に、第2のコンタクト部材から分断される。これによって、コンタクト部材の形成は、容易になる。
種々の実施例では、リードフレーム部分の、収容領域に向かい合っている面に、中間部材を収容するための中間領域が形成される。中間領域はオプショナルであり、かつ、場合によっては、中間部材の被着前に形成され、かつ、第1および第2のコンタクト部材の形成および/または分断の前、その間、またはその後に、形成可能である。中間領域は、例えば、リードフレーム部分内に陥入部を有し得る、または、中間領域は先細り部分を有し得る。この先細り部分で、リードフレーム部分は、第1および/または第2のコンタクト部材でよりも薄い。
種々の実施例では、中間領域は、第1のコンタクト部材と第2のコンタクト部材と同じ処理ステップにおいて形成される。例えば、中間領域は、第1および第2のコンタクト部材が形成されるエッチングステップ、および/または、相互に分断されるエッチングステップと同じエッチングステップにおいて形成される。
種々の実施例では、第1および第2のコンタクト部材は、少なくとも部分的に、型材料内に埋設される。第1および第2のコンタクト部材を型材料内に埋設するということは、この関連において、次のことを意味する。すなわち、第1および第2のコンタクト部材が少なくとも部分的に、型材料によって包囲されるが、第1および第2のコンタクト部材の領域も、および/または、収容領域および/または中間領域および/または熱用コンタクトも、型材料が設けられないままであり得る、ということを意味する。型材料は、例えば注封材料または射出成形材料であり得る。型材料は、例えば、無機材料、例えば結合材料、例えばエポキシ樹脂、および/またはシリコーン、シリコーンハイブリッドおよび/またはシリコーンエポキシドハイブリッドを有し得る。第1および第2のコンタクト部材は、例えば、中間領域の形成の前または後に、型材料内に埋設される。第1および第2のコンタクト部材は、例えば、中間部材の形成前または後、および/または、熱用コンタクトの形成前または後に、型材料内に埋設可能である。型材料は例えば、第1および第2の電気的なコンタクト部材を機械的に接続し、かつ、電気的に相互に絶縁するために用いられる。さらに、型材料は、2つの電気的なコンタクトを少なくとも部分的に外部に対して絶縁するために用いられる。
種々の実施例では、型材料は、中間部材として使用される。例えば、型材料と中間部材は、1つの処理ステップにおいて処理可能である、および/または、同じ材料から形成可能である。例えば、型材料は中間部材を形成することができる。これによって、中間部材を特に容易かつ低コストに形成することができる。
種々の実施例では、型材料は次のように成形される。すなわち、これが収容用陥入部を有しており、この収容用陥入部内で、少なくとも部分的に、第1のコンタクト部材、第2のコンタクト部材および/または収容領域が露出されるように、成形される。これによって、電子素子を容易に、素子担体上に固定するおよび/または接触接続させることが可能になる。
種々の実施例では、電子装置を製造するための方法が提示される。ここでは、素子担体が例えば、上述の方法に従って製造され、電子素子が素子担体の収容領域上に被着される。電子素子の第1の電気的なコンタクトは、第1のコンタクト部材と接触接続しており、電子素子の第2の電気的なコンタクトは、第2のコンタクト部材と接触接続している。第1および/または第2の電気的なコンタクトは、例えば、ボンディングによって、相応した、第1ないしは第2のコンタクト部材と接触接続可能である。電子素子は、例えば光を放射する素子、例えばLEDまたはOLEDである、または、光を吸収する素子、例えば太陽電池である。
第2の電気的なコンタクトが、電子素子の、収容領域の方を向いている面に形成されている場合、例えば、電子素子が垂直型LEDである場合、第2のコンタクトと第2のコンタクト部材との接触接続は、収容領域上への電子素子の被着によって、および、第2のコンタクト部材と収容領域の物質的な接続を介して行われる。
種々の実施例では、放射装置を製造する方法が提示される。ここでは、電子装置は例えば、1つないしは複数の上述した方法によって製造される。ここで電子素子として、ビーム源が使用される。ビーム源は例えば、光を放射する素子、例えばOLEDまたはLED、例えば薄膜LEDおよび/または例えば水平型または垂直型LEDである。
種々の実施例では、電子素子を収容するおよび接触接続するための素子担体が提供される。この素子担体は、リードフレーム部分と、中間部材と、熱用コンタクトとを有している。リードフレーム部分は、第1のコンタクト部材と、第2のコンタクト部材と、収容領域とを有している。第1のコンタクト部材は、電子素子の第1の電極を接触接続するために用いられる。収容領域は、電子素子を収容するために用いられる。第2のコンタクト部材は、電子素子の第2の電極を接触接続するために用いられる。収容領域と第2のコンタクト部材は、導電性に相互に接続されている。中間部材は、収容領域の電気的な絶縁のためおよび熱を収容領域から導出するために用いられ、リードフレーム部分の、収容領域に向かい合っている面に配置されている。熱用コンタクトは、電子素子を例えば中間部材と収容領域とを介して熱的に接触接続するために用いられる。熱用コンタクトは、中間部材の、収容領域とは反対の面で、中間部材に配置されている。素子担体は、例えば、上述した方法を用いて形成される。素子担体は例えば、素子担体結合体で形成され、その後、個別化される。
種々の実施例では、素子担体と電子素子とを有している電子装置が提供される。素子担体と電子素子は、例えば、上述のように、相互に固定され、相互に接触接続されている。
種々の実施例では、放射装置が提供される。これは素子担体と電子素子とを有している。ここでこの電子素子は、例えば上述したようなビーム源である。
素子担体、電子装置および/または放射装置の種々の実施形態へと導く方法および/またはステップは、容易に、素子担体、電子装置および/または放射装置の種々の実施形態に転用可能である。換言すれば、種々の方法および/またはステップによって実現される、素子担体、電子装置および/または放射装置の種々の実施は、本発明の幾つかの態様を表し得る。
本発明の実施例を図示し、以下で詳細に説明する。
プリント回路基板上の電子装置の実施例とヒートシンク プリント回路基板上の電子装置および/またはヒートシンクの別の実施例 リードフレーム部分の実施例の未加工部材 素子担体を製造する方法の第1の実施例の間の第1の状態にあるリードフレーム部分 素子担体を製造する方法の第1の実施例の間の第2の状態にあるリードフレーム部分 素子担体を製造する方法の第1の実施例の間の第3の状態にあるリードフレーム部分 素子担体を製造する方法の第1の実施例の間の第4の状態にあるリードフレーム部分 素子担体を製造する方法の第2の実施例の間の第1の状態にあるリードフレーム部分 素子担体を製造する方法の第2の実施例の間の第2の状態にあるリードフレーム部分 素子担体を製造する方法の第2の実施例の間の第3の状態にあるリードフレーム部分 素子担体を製造する方法の第2の実施例の間の第4の状態にあるリードフレーム部分 素子担体を製造する方法の第2の実施例の間の第5の状態にあるリードフレーム部分 素子担体を製造する方法の第3の実施例の間の第1の状態にあるリードフレーム部分 素子担体を製造する方法の第3の実施例の間の第2の状態にあるリードフレーム部分 素子担体を製造する方法の第3の実施例の間の第3の状態にあるリードフレーム部分 素子担体を製造する方法の第3の実施例の間の第4の状態にあるリードフレーム部分 素子担体を製造する方法の第3の実施例の間の第5の状態にあるリードフレーム部分 素子担体を製造する方法の第3の実施例の間の第6の状態にあるリードフレーム部分 素子担体を製造する方法の第4の実施例の間の第1の状態にあるリードフレーム部分 素子担体を製造する方法の第4の実施例の間の第2の状態にあるリードフレーム部分 素子担体を製造する方法の第4の実施例の間の第3の状態にあるリードフレーム部分 素子担体を製造する方法の第4の実施例の間の第4の状態にあるリードフレーム部分 素子担体を製造する方法の第4の実施例の間の第5の状態にあるリードフレーム部分 素子担体を製造する方法の第4の実施例の間の第6の状態にあるリードフレーム部分 素子担体を製造する方法の第5の実施例の間の第1の状態にあるリードフレーム部分 素子担体を製造する方法の第5の実施例の間の第2の状態にあるリードフレーム部分 素子担体を製造する方法の第5の実施例の間の第3の状態にあるリードフレーム部分 素子担体を製造する方法の第5の実施例の間の第4の状態にあるリードフレーム部分 素子担体を製造する方法の第5の実施例の間の第5の状態にあるリードフレーム部分
以降の詳細な説明では、添付図面を参照する。添付図面は、本明細書の一部を形成するものであり、これらの図面には、具体的に示すために、本発明が実施される特別な実施例が示されている。この点に関しては、方向に関する用語、例えば「上方」、「下方」、「前方」、「後方」等は、記載されている図面の配向に関して使用される。実施例のコンポーネントは、多数の種々の配向において位置付け可能であるので、これらの方向に関する用語は、具体化のために用いられ、本発明を制限するものではない。本発明の保護範囲から逸脱することなく、別の実施例を使用し、構造上または論理上の変更を行うことが可能であることを、理解されたい。特に、そうでないことが記載されていない限りは、ここに記載されている種々の実施例の特徴を相互に結び付けることができる、ということを理解されたい。従って、以降の詳細な説明は、制限的な意味で捕らえられるべきではなく、本発明の保護範囲は、添付された請求項によって規定される。
本明細書の枠内では、用語「接続されている(verbunden、angeschlossen)」並びに「結合されている(gekoppelt)」は、直接的または間接的な接続並びに直接的または間接的な結合を表すために用いられている。図では、それが合理的である場合には、同一または類似の部材に同一の参照番号が付与されている。
光を放射する素子は、種々の実施例において、発光ダイオード(light emitting diode,LED)として、または、有機発光ダイオード(organic light emitting diode,OLED)として、または、有機発光トランジスタとして、形成可能である。この発光素子は、種々の実施例において、集積回路の一部であり得る。さらに、多数の発光素子を設けることが可能である。これらは、例えば、1つの共通のケーシング内に収容される。
図1は、2つの電子装置10を示している。これらは、1つのプリント回路基板14上に配置されている。択一的に、より多くの、または、より少ない数の電子装置10を配置することもできる。電子装置10のケーシングは、QFNケーシングとも称される。電子装置10および/または電子装置10のケーシングは、それぞれ1つの素子担体を有し得る、および/または、素子担体は電子装置10のケーシングを形成し得る。電子装置10は、例えば半導体チップおよび/または例えば発光素子または光吸収素子、例えば太陽電池であり得る。プリント回路基板14は、例えば、FR4プリント回路基板またはFR5プリント回路基板である。これに対して択一的に、プリント回路基板14はメタルコアプリント回路基板であり得る。プリント回路基板14は、例えば、ガラスファイバーマットを有する。これは、樹脂、例えばエポキシド樹脂内に埋設されている。例えば、プリント回路基板14は、アルミニウム、銅、Al−SiCおよび/またはAlSiを有する。プリント回路基板14は、電子装置10の方を向いている面に、導電性の第1の導体路12を有している。この第1の導体路12は、例えば銅を有している、または、銅から形成されている。電子装置10は、電気的に、プリント回路基板14の第1の導体路12と接続されている。例えば、電子装置10は、第1の導体路12と、はんだ接続を介して接続されている。第1の導体路12は、部分的に電子装置10の電気的な接触接続に用いられ、部分的に電子装置10の熱的な接触接続に用いられる。
熱線路16が、プリント回路基板14を貫通して延在している。熱線路16は、第1の導体路12のうちの幾つかを介して、電子装置10から熱を導出するために、電子装置10と接続されている。熱線路16は、例えば銅を含有している、または、銅から形成されている。熱線路16は、熱を迅速かつ効率的に電子装置10から導出するのに用いられる。電子装置10とは反対側にある面で、プリント回路基板14は、導電性の第2の導体路20を有している。第2の導体路20は銅を有している、または、銅から形成されている。導体路12、20は、例えば、アルミニウム、銅、ニッケル、白金、金、銀および/またはTiWを有している。
プリント回路基板14は、熱的および機械的に、例えば、第2の導体路20を介して、ヒートシンク18と結合されている。例えば、プリント回路基板14は、熱および/または電気を通す接着剤22を介して、第2の導体路20で、ヒートシンク18に固定可能である。ヒートシンク18は例えば、アルミニウム、ニッケル、鉄または銅および/または例えば銅ベース、ニッケルベース、鉄ベースおよび/またはアルミニウムベースの合金を有している。
図2は、電子装置10が、プリント回路基板14および/またはヒートシンク18と結合されている別の実施例を示している。例えば、プリント回路基板14ないしヒートシンク18は、図1に示された実施例に相応に形成可能である。これに対して択一的に、図2に示された実施例では、例えば、プリント回路基板14を省くことができ、電子装置10を直接的にヒートシンク18に結合することができる、または、ヒートシンク18を省くことができる。従って、プリント回路基板14は、付加的に、ヒートシンクの機能を担う。電子装置10は、この実施例では、放射装置であり得る。これは、電磁ビーム24を放射する発光素子を有している。例えば、放射装置は、電磁ビーム24を、プリント回路基板14およびヒートシンク18から離れる方向で、例えば、面法線に対して平行に放射する。ここでこの面法線は、プリント回路基板14上に垂直に延在している。電磁ビーム24は例えば光、例えばUV光、赤外光および/または可視領域の光である。
以降で、電子装置10用の、および/または、放射装置用の、素子担体の製造方法の複数の実施例を説明する。
図3は、リードフレーム部分30のための未加工部材を示している。リードフレーム部分30は、完全には図示されていないリードフレームの一部である。ここでこのリードフレームは、複数の相応するリードフレーム部分30を有している。以降で説明する製造方法は主に、この1つのリードフレーム部分30に基づいて説明される。リードフレーム部分30の図示の状態は、リードフレームの、図示されていない別のリードフレーム部分30の相応の状態に対して代表的なものである。従って、リードフレーム部分30は、リードフレーム内で、結合体で処理可能である。リードフレーム、殊にリードフレーム部分30は、以降で説明される全ての製造方法において、全ての製造方法の基礎となるベース部材および/または基礎部材として用いられる。リードフレームはQFNリードフレームとも称される。
リードフレーム部分30は、例えば金属、例えば銅を含有している、および/または、これから形成されている。リードフレーム部分30は、高い導電率を有している。さらに、リードフレーム部分30は、高い熱伝導性を有している。さらに、リードフレーム部分30は、選択的に、コーティングされ得る。リードフレーム部分30は、例えば、10〜1000μm、例えば100μm〜500μm、例えば150〜300μmの厚さを有している。リードフレーム部分30は、素子担体用の担体として用いられる。リードフレームはこれによって、複数の素子担体用の担体を有している。
リードフレーム部分30は、第1のコンタクト部分32と第2のコンタクト部分34とを有している。2つのコンタクト部分32、34の間に、収容部分36が配置されている。これは、収容領域38を有している。部分32、34、26および収容領域38は、まずは、プリント回路基板部分30の、処理されていない部分ないしは領域を表しており、説明する方法を具体化するために用いられている。
図4〜7では、リードフレーム部分30ないしは素子担体の製造方法の第1の実施例の間の、リードフレーム部分30および/または相応する素子担体の、種々の、順次連続している状態が示されている。
図4は、素子担体の製造方法の第1の実施例の間の、リードフレーム部分30の第1の状態を示している。図3に示された、リードフレーム部分30の未加工部材から、図4に示された、リードフレーム部分30の状態に達するために、少なくとも1つのエッチングプロセスが実施される。リードフレーム部分30の未加工部材が両方からエッチングされる、両側からのエッチングプロセスが実施される。例えば、フォトリソグラフィ方法では、エッチング材料が、リードフレーム部分30の両側に被着され、次に、リードフレーム部分30が両側から、例えば1つの処理ステップにおいてエッチングされる。
このエッチングプロセスでは、第1のコンタクト部分32と第2のコンタクト部分34とが別個にされる。従って、第1のコンタクト領域32では、第1のコンタクト部材42が形成され、第2のコンタクト部分34では第2のコンタクト部材44が形成されている。2つのコンタクト部材42、44は、図示されたリードフレーム部分30内で、物質的に別個にされているが、リードフレームの結合体において、隣接する図示されていないリードフレーム部分30を介して、相互に接続可能である。第2のコンタクト部材44は、物質的に収容領域38と結合されており、例えば、収容領域38とワンピースに形成されている。
さらに、このエッチングプロセスでは、リードフレーム部分30の、収容領域38に向かい合っている面に、中間領域48が形成される。この中間領域は、リードフレーム部分30内に陥入部を有している。さらに、選択的に、第2のコンタクト領域34から収容領域36への移行部で、すなわち、第2のコンタクト部材44と中間領域48との間に、別の陥入部を形成することができる。中間領域48および/またはこの別の陥入部は、例えば、リードフレーム部分30の半分の厚さに相当する深さを有している。ここでこの深さは、例えば100μmまで、例えば50μmまで、例えば30μmまで、リードフレーム部分30の厚さの半分から偏差して良い。エッチングプロセスにおける中間領域48の形成に対して択一的に、中間領域48は例えば、穿孔、研削および/または打ち出しによって、リードフレーム部分30内に形成可能である。
図5は、素子担体の製造方法の第1の実施例の間の、リードフレーム部分30ないしは素子担体の第2の状態を示している。ここでは、中間部材50が、中間領域48内に埋設されている。中間部材50は、例えば誘電体である、および/または、例えば無機材料を有している。例えば、中間部材50は担体質量体を有しており、この担体質量体内に、粒子が埋設されている。担体材料は例えば、ポリマー、例えばエポキシ樹脂、シリコーンおよび/またはアクリラートを有している。粒子は例えば酸化アルミニウム、石英、窒化アルミニウム、窒化ホウ素および/または炭化ケイ素を有している。中間部材50は、収容領域38を電気的に絶縁する、および/または、熱を収容領域38から導出するために用いられる。中間部材50は例えば、定量吐出またはドクターブレードを用いて中間領域48内に設けられる。必要である場合には、中間領域48内に入れた後に、中間部材50は、乾かされるおよび/または硬化される。例えば、中間部材50は液体の状態で中間領域48内に入れられ、中間領域内で、光および/または熱を用いて硬化される。中間部材50は例えば、中間領域48の深さに相応する厚さを有している、および/または、リードフレーム部分30の半分の厚さに相当する厚さを有している。
図6は、素子担体の製造方法の第1の実施例の間の、リードフレーム部分30ないしは素子担体の第3の状態を示している。ここでは、リードフレーム部分30は型材料内に埋設されている。型材料54内に埋設されたリードフレーム部分30は、素子担体と称される。型材料54内に埋設されたリードフレームは、素子担体結合体と称される。
型材料54は、例えば、成形、例えばトランスファー成形によって、またはリードフレーム部分を、射出成形を用いて型材料54で被覆することで、形成される。例えば、全てのリードフレーム部分30を有しているリードフレームを、それぞれ2つのコンタクト部材44、42とともに注型または成形部分内に入れ、その後、液体の型材料54が周囲に注がれる、または、液体の型材料によって射出成形を用いて被覆することができる。ここでは次に、型材料54が乾かされる、ないしは、硬化される。注型または成形部分は、型材料54内に収容用陥入部56が形成されることによって形成される。収容用陥入部56内では少なくとも収容領域38が露出されている。さらに、収容用陥入部56内では、第1と第2のコンタクト部材42、44が少なくとも部分的に露出可能である。さらに、2つのコンタクト部材42、44は、自身の、収容用陥入部56に反している面で、少なくとも部分的に、型材料54によって覆われていない。
中間部材50を、型材料54の形成前に中間領域48内に入れるのと択一的に、型材料54の形成時に、中間領域48に型材料54を設けず、中間部材50を、型材料54の形成後にはじめて、中間領域48内に入れることもできる。
型材料54の形成前または後に、中間部材50の、収容領域38に反する面に、熱用コンタクト52が形成される。熱用コンタクト52は、例えば、以降で図12および/または17に関連して詳細に説明するように、面状に、中間部材50および/または素子担体上に被着され、その後、構造化される。これに対して択一的に、既に構造化されている熱用コンタクト52を、中間部材50上に被着することができる。熱用コンタクト52は、例えば、はんだ接続を受け入れるのに適しており、例えば、はんだによって濡れる。熱用コンタクト52は、例えば金属、例えば銅、銀、ニッケル、金またはパラジウムを有している。熱用コンタクト52は、中間部材50を熱的に接触接続させるために用いられる。さらに、熱用コンタクト52は、熱を、中間部材50から導出するために用いられる。熱用コンタクト52は、中間部材50の金属化部、殊に、中間部材50の表面の金属化部である。例えば、金属化部ははんだ付け可能である。すなわち、これを介してはんだ接続部が形成可能である。従って熱用コンタクト52は、はんだ接続の製造にも利用可能である。
図7は、素子担体の製造方法の第1の実施例の間の素子担体の第4の状態を示している。ここでは、電子素子60が、収容領域38上に被着されている。電子素子60を備えた素子担体は、電子装置10または電子部分とも称される。素子担体は、電子素子のケーシングとしても用いられる。電子素子60は、例えば、半導体チップおよび/または発光素子または吸光素子である。発光素子は例えば、OLEDまたはLED、例えば垂直型発光OLEDまたはLEDである。ここでは、電磁ビームの優先方向が、LEDの層構造の層に垂直である。
電子素子60は例えば、リードフレーム部分30と反対の面に、第1の電気的なコンタクト62を有しており、リードフレーム部分30に向いている面に、第2の電気的なコンタクト66を有している。第1の電気的なコンタクト62と第2の電気的なコンタクト66との間には、少なくとも1つの、例えば複数の光学的な層が形成されている。例えば、光学的な機能層が形成されている。これらは例えば、第1の電気的なコンタクト62と第2の電気的なコンタクト66との間に電圧が印加されると発光する。さらに、光学的な機能層として、種々の散乱層および/または変換層を、発光素子内で形成された電磁ビームを散乱ないしは変換するために設けることができる。
電子素子60の第1の電気的なコンタクト62は、第1のボンディングコンタクト70、電気線路72および第2のボンディングコンタクト74を介して、素子担体の第1の電気的なコンタクト部材42と接続されている。第2の電気的なコンタクト66は物質的に、リードフレーム部分30の収容領域38と接触している。収容領域38ひいては電子素子60の第2の電気的なコンタクト66は、電気的に、第2のコンタクト部材44と結合されている。従って、リードフレーム部分30の収容領域38は、プリント回路基板部分30への、電子素子60の、機械的な結合にも、電気的な結合にも用いられる。
電子素子60の動作時には、熱が生じ得る。これは、リードフレーム部分30によって収容領域38内に受け入れられる。この熱は、中間部材50を介して、熱用コンタクト52に導出される。これと同時に、中間部材50は、熱用コンタクト52からの収容領域38の電気的な絶縁、ひいては、電子素子60からの熱用コンタクト52の電気的な絶縁を形成する。
電子素子60は、型材料54の収容用陥入部56内に配置されている。収容用陥入部56は、そうでない場合には、例えば充填材料、例えば光拡散材料によって充填されている。換言すれば、電子素子60は、充填材料内に収容用陥入部56内で埋設され得る。
次に、リードフレーム部分30をリードフレームから、ないしは、素子担体を素子担体結合体から個別化することができる。これは例えば、切断また挽き切りによって行われる。
図8〜12は、素子担体の製造方法の第2の実施例の間のリードフレーム部分30ないしは素子担体の種々の状態を示している。
図8は、素子担体の製造方法の第2の実施例の間のリードフレーム部分30ないしは素子担体の第1の状態を示している。ここでは、図3に示されているリードフレーム部分30から出発して、まずは、中間領域48のみが、収容部分36内に、リードフレーム部分30の収容領域38に向かい合っている面に形成される。例えば、中間領域48は、エッチングプロセス、例えばフラットなエッチングによって、リードフレーム部分30内に形成される。これに対して択一的に、中間領域48を例えばフライス切削、ドリル、研削または打ち出しによって形成することができる。中間領域48の深さは、例えば10〜100μmの間であり、例えば20〜60μmの間であり、例えば30〜50μmの間であり、例えば約40μmである。
図9は、素子担体の製造方法の第2の実施例の間の素子担体の第2の状態を示している。ここでは、リードフレーム部分30は、両側からエッチングされている。これは例えば、図4に関連して説明された、コンタクト部材42、44を製造するための両側でのエッチングプロセスに即している。リードフレーム部分30は、この両側でのエッチングプロセスの後、図8に関連して説明したエッチングプロセスに基づいて、収容領域38と中間領域48で、第1および第2のコンタクト部材42、44の領域におけるよりも、薄い厚さを有している。
図10は、素子担体の製造方法の第2の実施例の間の素子担体の第3の状態を示している。ここでは、リードフレーム部分30は、例えば図6に関連して詳細に説明したように、型材料54内に埋設されている。
収容領域38および中間領域48でのリードフレーム部分30の厚さが薄いので、型材料54は、中間領域48にも接しても形成されている。従って、中間領域48は型材料54によって覆われる、ないしは、充填される。型材料54は、これによって、中間部材50を形成する。換言すれば、この実施例では、中間部材50は型材料54によって形成されている。中間部材50の厚さは、例えば、図8に示されている中間領域48の深さにほぼ相当する。
図11は、素子担体の製造方法の第2の実施例の間のリードフレーム部分30ないしは素子担体の第4の状態を示している。ここでは、素子担体上に、リードフレーム部分30の、収容領域38とは反対の側に、補助層80が被着されている。詳細には補助層は、2つのコンタクト部材42、44および中間部材50には、補助層80が形成されないままであるように、被着されている。補助層80は、はんだマスクとも称される、および/またはリフトオフ方法等のために使用される。
図12は、素子担体の製造方法の第2の実施例の間のリードフレーム部分30ないしは素子担体の第5の状態を示している。ここでは、リードフレーム部分30の、収容領域38とは反対の側に、第1のコンタクト部材42に第1の層コンタクト82が形成されており、第2のコンタクト部材44に第2の層コンタクト84が形成されており、中間部材50に熱用コンタクト52が形成されている。第1の層コンタクト82、第2の層コンタクト84および/または熱用コンタクト52は、例えば面状に、電気めっきプロセスによって、補助層80および型材料54上に被着されている。次に、補助層80は、この上に位置している、電気めっき層の層部材とともに、除去される。従って、第1の層コンタクト82、第2の層コンタクト84および/または熱用コンタクト52が生じる。層コンタクト82、84および/または熱用コンタクト52は、択一的に、リフトオフ方法によって、蒸着方法によっておよび/またはスパッタリング方法によっても被着可能である。
電子素子60は、リードフレーム部分30上に被着されており、リードフレーム部分30で接触接続している。これは例えば、図7に関連して詳細に説明されているように行われる。
次に、リードフレーム部分30がリードフレームから個別化される、ないしは、素子担体が素子担体結合体から個別化される。これは例えば切断または挽き切りによって行われる。
この第2の製造方法では、別個にされた中間部材50の形成が省かれる。なぜならこれは、型材料54によって形成されているからである。型材料54は、素子担体を製造する方法のこの実施例では、例えば、特別に高い熱伝導性を有している。
図13〜18では、素子担体の製造方法の第3の実施例の間および/またはリードフレーム部分30ないしは素子担体の第3の製造方法の間のリードフレーム部分30ないしは素子担体の種々の状態を示している。
図13は、素子担体の製造方法の第3の実施例の間のリードフレーム部分30ないしは素子担体の第1の状態を示している。ここでは、まず、図3に示されているリードフレーム部分30の状態から出発して、例えば図4に関連して詳細に説明されているように、両側で、エッチングプロセスが行われる。しかし、図4に示されている実施例とは異なり、中間領域48が、リードフレーム部分30の、収容領域38に向かい合っている面に形成されていない。
図14は、素子担体の製造方法の第3の実施例の間のリードフレーム部分30ないしは素子担体の第2の状態を示している。ここでは、リードフレーム、殊にリードフレーム部分30は既に、型材料54によって包囲されているおよび/または型材料54内に埋設されている。型材料54の形成は、例えば、図6に関連して詳細に説明された、型材料54の形成に相応して行われる。
図15は、素子担体の製造方法の第3の実施例の間のリードフレーム部分30ないしは素子担体の第3の状態を示している。ここでは、素子担体の、収容用陥入部56とは反対の側に、中間層86が被着されている。この中間層86は例えば面状に、素子担体上に被着可能である。これは例えば、遠心塗装、印刷、プリント、鋳造またはドクターブレードを用いて、および/または、スパッタリング、熱による析出および/またはラミネート加工によって行われる。次に、必要な場合には、中間層86が乾かされる、または、硬化される。これは例えば光および/または熱によって行われる。中間層86は、中間部材50の材料を有している。中間層86は、例えば、できるだけ薄く形成可能である、および/または、例えば1〜50μmの厚さ、例えば、20〜40μmの厚さ、例えば約38μmの厚さを有し得る。
図16は、素子担体の製造方法の第3の実施例の間のリードフレーム部分30ないしは素子担体の第4の状態を示している。ここで、中間層86は次のように構造化されている。すなわち、第1のコンタクト部材42と第2のコンタクト部材44とが少なくとも部分的に、中間層86から開放されるように構造化されている。換言すれば、中間層86が構造化されている。中間層86は、例えば、レーザ除去、エッチングおよび/または機械的に、例えばフライス盤によっておよび/またはスクラッチによって構造化される。
図15に関連して説明したように中間層86を面状に被着すること、および、図16に関連して説明したように中間層86を後から構造化することに対して択一的に、中間層86を構造化して、素子担体上に被着することもできる。これは例えばシルクスクリーン印刷またはステンシル印刷を用いて、またはジェットプリント方法において、例えばインクジェットプリント方法等を用いて行われる。
図17は、素子担体の製造方法の第3の実施例の間のリードフレーム部分30ないしは素子担体の第5の状態を示している。ここでは、コンタクト層88が、素子担体の、収容領域38とは反対の側に形成されている。コンタクト層88は、面状に、中間層86、中間部材50および第1および第2のコンタクト部材42、44の露出された領域にわたって延在している。コンタクト層88は、例えば金属、例えば銅を含有している。コンタクト層88は、例えば1〜50μm、例えば3〜10μm、例えば約5μmの厚さを有している。
図18は、素子担体の製造方法の第3の実施例の間のリードフレーム部分30ないしは素子担体の第6の状態を示している。ここでは、コンタクト層88は次のように構造化されている。すなわち、これによって、第1の層コンタクト82、第2の層コンタクト84および熱用コンタクト52が形成されるように、構造化されている。コンタクト層88は、例えば、ホトリソグラフィプロセスおよびエッチングプロセスを用いて、形成される、および/または、構造化される。例えば、コンタクト層88の構造化は、コンタクト層88上のフォトマスクを用いて形成される。
図19〜24には、素子担体の製造方法の第4の実施例の間のリードフレーム部分30ないしは素子担体の種々の状態が示されている。
図19は、素子担体の製造方法の第4の実施例の間のリードフレーム部分30ないしは素子担体の第1の状態を示している。ここでは、図3に示されているリードフレーム部分30から出発して、中間領域48が、リードフレーム部分の、収容領域38に向かい合っている面に、リードフレーム部分30内に形成されている。中間領域48は、例えばエッチングによって形成される。さらに、中間領域48を、図8に関連して詳細に説明されたように形成することができる。中間領域48は、例えば10〜100μm、例えば20〜50μm、例えば約40μm浅い深さで形成可能である。
図20は、素子担体の製造方法の第4の実施例の間のリードフレーム部分30ないしは素子担体の第2の状態を示している。ここでは、中間領域48内に中間部材50が入れられている。中間部材50は例えば、ドクターブレードによってまたは定量吐出によって、中間領域48内に入れられる。中間部材50は例えば、図5に関連して詳細に説明したように、中間領域48内に入れられる。中間部材50は例えば、図5に示された中間部材50に関連して上げられたような、材料を有し得る。中間部材50の材料は、例えば、液状で、中間領域48内に入れられる、および/または、そこで熱または光によって硬化される。
図21は、素子担体の製造方法の第4の実施例の間のリードフレーム部分30ないしは素子担体の第3の状態を示している。ここでは、中間部材50および第1および第2のコンタクト部分32、34内のリードフレーム部分30上に、コンタクト層88が面状に被着されている。コンタクト層88は例えば、図17に示されたコンタクト層88のように構成されていてよい、および/または、形成可能である。コンタクト層88は、例えば、1〜10マイクロメータ、例えば5マイクロメータの厚さを有している。
図22は、素子担体の製造方法の第4の実施例の間のリードフレーム部分30ないしは素子担体の第4の状態を示している。これに先だって、中間部材50とコンタクト層88とを備えたリードフレーム部分30の両側にエッチングプロセスが施される。これは例えば図4に関連して詳細に説明したように行われる。この両側のエッチングプロセスによって、第1の層コンタクト82を有する第1のコンタクト部材42と、第2の層コンタクト84を有する第2のコンタクト部材44と、熱用コンタクト52を有する中間部材50とが形成される。択一的に、第1の層コンタクト82を備えた第1のコンタクト部材42と、第2の層コンタクト84を備えた第2のコンタクト部材44と、熱用コンタクト52を有する中間部材50とが、片側または両側の機械的な処理によっても形成可能である。これは例えば、エッチングプロセスの実施が不都合な場合である。
図23は、素子担体の製造方法の第4の実施例の間のリードフレーム部分30ないしは素子担体の第5の状態を示している。ここでは、リードフレーム部分30は、型材料54によって包囲されている、ないしは、射出成形によって被覆されている。型材料54の形成は、例えば、図6に関連して詳細に説明したように行われる。型材料54は、次のように形成される。すなわち、第1の層コンタクト82、第2の層コンタクト84および熱用コンタクト52に型材料が形成されないように、形成される。
図24は、素子担体の製造方法の第4の実施例の間のリードフレーム部分30ないしは素子担体の第6の状態を示している。ここでは電子素子60が収容領域38上に被着されており、例えば図7に関連して詳細に説明したように、電子素子60は既にリードフレーム部分30と接触接続されている。
この実施例では、中間部材50を特に薄く形成することができる。これによって、中間部材50を介して熱を特に良好に導出することができる。さらに素子担体、例えばケーシング、例えばQFNケーシングが、電子素子60と反対の側にフラットに形成されている。これによって、素子担体を例えばプリント回路基板14に容易に配置することが可能になる。
図25〜29は、素子担体の製造方法の第5の実施例の間の素子担体の種々の状態を示している。
図25は、素子担体の製造方法の第5の実施例の間のリードフレーム部分30ないしは素子担体の第1の状態を示している。ここでは、図3に示されているリードフレーム部分30上に、中間部材50が、リードフレーム部分30の、収容領域38と反対側の面に、形成されている。中間部材50は、例えば、ステンシル印刷、シルクスクリーン印刷またはインクジェットプリント方法を用いて既に構造化されて、リードフレーム部分30上に被着される。これに対して択一的に、中間部材50を、図15に関連して説明したように、中間層86として被着することができ、その後、図16に関連して詳細に説明したように、構造化され、これによって次に中間部材50が形成されている。
図26は、素子担体の製造方法の第5の実施例の間のリードフレーム部分30ないしは素子担体の第2の状態を示している。ここでは、リードフレーム部分30および中間部材50上に面状にコンタク層88が被着されている。これは例えば、図17に関連して詳細に説明されている。
図27は、素子担体の製造方法の第5の実施例の間のリードフレーム部分30ないしは素子担体の第3の状態を示している。これに先だって、コンタクト層88および中間部材50を備えたリードフレーム部分30には、例えば図4に関連して詳細に説明したように、両側にエッチングプロセスが施されている。この両側のエッチングプロセスでは、第1の層コンタクト82を有する第1のコンタクト部材42と、第2の層コンタクト84を有する第2のコンタクト部材44と、中間部材50と、熱用コンタクト52とが形成される。これに対して択一的に、第1の層コンタクト82を備えた第1のコンタクト部材42と、第2の層コンタクト84を備えた第2のコンタクト部材44と、熱用コンタクト52を有する中間部材50とが、片側または両側の機械的な処理によっても形成可能である。これは例えば、エッチングプロセスの実施が不都合な場合である。リードフレーム部分30は、熱用コンタクト52の領域、中間部材50の領域、および収容領域38の領域において、第1および/または第2のコンタクト部材42、44の領域におけるよりも、厚い。
図28は、素子担体の製造方法の第5の実施例の間のリードフレーム部分30ないしは素子担体の第4の状態を示している。ここでは、リードフレーム部分30は、型材料54内に埋設されている。型材料54は、例えば、図6に関連して詳細に説明したように形成される。型材料54は、収容用陥入部56を有している。さらに、型材料54は次のように形成されている。すなわち、第1および第2の層コンタク82、84と熱用コンタクト52とに型材料54が形成されないように、形成されている。素子担体は、収容領域38と反対の側に、段階付けされた構造を有している。殊に、素子担体は、中間部分36において、第1および第2のコンタクト部分32、34よりも厚い。段は、図28において、より良い表示のために、過度に大きく示されている。段を、素子担体のサイズと相対して、格段に小さくすることも可能である。これは例えば、中間層50をできるだけ薄くすることによって実現される。
図29は、素子担体の製造方法の第5の実施例の間のリードフレーム部分30ないしは素子担体の第5の状態を示している。ここで、電子素子60は素子担体上に配置されており、そのリードフレーム部分30と接触接続されている。
素子担体の製造方法の第5の実施例は、例えば、1つのエッチングプロセスだけによって実施可能である。
本発明は、提示された実施例に制限されない。例えば、型材料54は、全ての実施例において、トランスファー圧縮成形または押出鋳込射出成形によって形成可能である。基本的には全ての実施例において、中間部材50の薄さによって熱導出が良好になる。中間部材50のこの薄さは、例えば、中間領域48の陥入部が浅いことによって、または、中間層86が薄いことによって実現される。

Claims (15)

  1. 電子素子(60)用の素子担体の製造方法であって、
    ・第1の電気的なコンタクト部材(42)を形成するための第1のコンタクト部分(32)と、第2の電気的なコンタクト部材(44)を形成するための第2のコンタクト部分(34)と、少なくとも、前記第2のコンタクト部分(34)と導電性接続されている、前記電子素子(60)を収容するための収容領域(38)とを有している、導電性材料を含むリードフレーム部分(30)を準備し、
    ・前記収容領域(38)から熱を導出するためおよび前記収容領域(38)を電気的に絶縁するために、少なくとも、前記リードフレーム部分(30)の、前記収容領域(38)と向かい合っている面に、熱伝導性かつ電気的絶縁性の中間部材(50)を形成し、
    ・前記電子素子(60)を熱的に接触接続するために、少なくとも、前記中間部材(50)の、前記収容領域(38)とは反対側にある面に熱用コンタクト(52)を形成する、
    ことを特徴とする、電子素子(60)用の素子担体の製造方法。
  2. 前記熱用コンタクト(52)は金属を含んでいる、請求項1記載の方法。
  3. 前記第1のコンタクト部材(42)を、前記第2のコンタクト部材(44)から物質的に切り離して、前記リードフレーム部分(30)から前記第1のコンタクト部材(42)と前記第2のコンタクト部材(44)とを形成する、請求項1または2記載の方法。
  4. エッチングプロセスを用いて、前記第1のコンタクト部材(42)を前記第2のコンタクト部材(44)から物質的に切り離す、請求項3記載の方法。
  5. 前記リードフレーム部分(30)の、前記収容領域(38)と向かい合っている面に、前記中間部材(50)を収容するための中間領域(48)を形成する、請求項3または4記載の方法。
  6. 前記第1のコンタクト部材(42)および前記第2のコンタクト部材(44)を形成する処理ステップと同じ処理ステップにおいて、前記中間領域(48)を形成する、請求項5記載の方法。
  7. 前記第1のコンタクト部材(42)および前記第2のコンタクト部材(44)を形成すると処理ステップと同じ処理ステップにおいて、前記中間部材(50)および/または前記熱用コンタクト(52)を形成する、請求項3から6までのいずれか1項記載の方法。
  8. 前記第1のコンタクト部材(42)と前記第2のコンタクト部材(44)とを、少なくとも部分的に型材料(54)内に埋設する、請求項3から7までのいずれか1項記載の方法。
  9. 前記型材料(54)を中間部材(50)として使用する、請求項8記載の方法。
  10. 収容用陥入部(56)内では、少なくとも部分的に、前記第1のコンタクト部材(42)、前記第2のコンタクト部材(44)および/または前記収容領域(38)が露出されている、収容用陥入部(56)を有するように前記型材料(54)を成形する、請求項8または9記載の方法。
  11. 電子装置(10)の製造方法であって、
    請求項1から10までのいずれか1項記載の方法に従って素子担体を製造し、
    前記電子素子(60)を前記収容領域(38)上に被着し、前記電子素子(60)の第1の電気的なコンタクト(62)を前記第1のコンタクト部材(42)と接触接続させ、前記電子素子(60)の第2の電気的なコンタクト(66)を前記第2のコンタクト部材(44)と接触接続させる、
    ことを特徴とする、電子装置(10)の製造方法。
  12. 請求項11に従って前記電子装置(10)を製造し、ここで、前記電子素子(60)としてビーム源を使用する、
    ことを特徴とする、放射装置の製造方法。
  13. 電子素子(60)を収容し、かつ、接触接続させるための素子担体であって、
    ・前記電子素子(60)の第1の電極(62)を接触接続させるための第1のコンタクト部材(42)と、前記電子素子(60)の第2の電極(66)を接触接続させるための第2のコンタクト部材(44)と、前記収容領域(38)と前記第2のコンタクト部材(44)とは導電性接続されている、前記電子素子(60)を収容するための収容領域(38)とを有しているリードフレーム部分(30)と、
    ・前記リードフレーム部分(30)の、前記収容領域(38)と向かい合っている面に配置されている、前記収容領域(38)を電気的に絶縁させるための中間部材(50)と、
    ・前記中間部材(50)の、前記収容領域(38)とは反対側にある面で、前記中間部材(50)に配置されている、前記電子素子(60)を熱的に接触接続させるための熱用コンタクト(52)とを有している、
    ことを特徴とする素子担体。
  14. 請求項13に記載されている素子担体と前記電子素子(60)とを有している、
    ことを特徴とする電子装置。
  15. 請求項13記載の素子担体と前記電子素子(60)とを有しており、
    前記電子素子(60)はビーム源である、
    ことを特徴とする放射装置。
JP2015510784A 2012-05-07 2013-05-07 素子担体、電子装置および放射装置の製造方法および素子担体、電子装置および放射装置 Pending JP2015518663A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE201210207519 DE102012207519A1 (de) 2012-05-07 2012-05-07 Verfahren zum herstellen eines bauelementträgers, einer elektronischen anordnung und einer strahlungsanordnung und bauelementträger, elektronische anordnung und strahlungsanordnung
DE102012207519.4 2012-05-07
PCT/EP2013/059445 WO2013167567A1 (de) 2012-05-07 2013-05-07 Verfahren zum herstellen eines bauelementträgers, einer elektronischen anordnung und einer strahlungsanordnung und bauelementträger, elektronische anordnung und strahlungsanordnung

Publications (1)

Publication Number Publication Date
JP2015518663A true JP2015518663A (ja) 2015-07-02

Family

ID=48485121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015510784A Pending JP2015518663A (ja) 2012-05-07 2013-05-07 素子担体、電子装置および放射装置の製造方法および素子担体、電子装置および放射装置

Country Status (6)

Country Link
US (1) US20150108531A1 (ja)
JP (1) JP2015518663A (ja)
KR (1) KR20150014486A (ja)
CN (1) CN104272480B (ja)
DE (1) DE102012207519A1 (ja)
WO (1) WO2013167567A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019522895A (ja) * 2016-05-18 2019-08-15 ルミレッズ ホールディング ベーフェー 照明アセンブリ及び照明アセンブリの製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010026344A1 (de) * 2010-07-07 2012-01-12 Osram Opto Semiconductors Gmbh Leuchtdiode
DE102013103760A1 (de) 2013-04-15 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
US20140346656A1 (en) * 2013-05-27 2014-11-27 Texas Instruments Incorporated Multilevel Leadframe
TWI543413B (zh) * 2013-11-20 2016-07-21 隆達電子股份有限公司 發光二極體封裝支架及發光二極體封裝結構
DE102013113190A1 (de) * 2013-11-28 2015-05-28 Osram Oled Gmbh Elektronisches Bauteil
DE102013225552A1 (de) 2013-12-11 2015-06-11 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102015109788A1 (de) 2015-06-18 2016-12-22 Osram Opto Semiconductors Gmbh Anordnung
DE102016100320A1 (de) 2016-01-11 2017-07-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement, optoelektronisches Modul und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102016208431A1 (de) * 2016-05-17 2017-11-23 Osram Opto Semiconductors Gmbh Anordnung mit einem elektrischen Bauteil
CN110729629A (zh) * 2019-10-30 2020-01-24 长春理工大学 基于石墨烯膜的半导体激光器封装结构及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093672A (ja) * 2004-08-26 2006-04-06 Toshiba Corp 半導体発光装置
JP2007184534A (ja) * 2005-12-09 2007-07-19 Matsushita Electric Ind Co Ltd 発光モジュールとその製造方法並びにそれを用いたバックライト装置
JP2007214246A (ja) * 2006-02-08 2007-08-23 Matsushita Electric Ind Co Ltd 放熱配線基板とその製造方法
JP2007250979A (ja) * 2006-03-17 2007-09-27 Zeniya Sangyo Kk 半導体パッケージ
JP2008182038A (ja) * 2007-01-24 2008-08-07 Yazaki Corp 半導体装置及び半導体装置の製造方法
JP2012023309A (ja) * 2010-07-16 2012-02-02 Minebea Co Ltd 発光装置及び面状照明装置
JP2012049486A (ja) * 2010-07-27 2012-03-08 Kyushu Institute Of Technology Ledパッケージとその製造方法、及び該ledパッケージを用いて構成したledモジュール装置とその製造方法
JP4910220B1 (ja) * 2010-10-19 2012-04-04 国立大学法人九州工業大学 Ledモジュール装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100342589B1 (ko) * 1999-10-01 2002-07-04 김덕중 반도체 전력 모듈 및 그 제조 방법
US6504238B2 (en) * 2000-01-31 2003-01-07 Texas Instruments Incorporated Leadframe with elevated small mount pads
KR101574286B1 (ko) * 2009-01-21 2015-12-04 삼성전자 주식회사 발광 장치
KR101075774B1 (ko) * 2009-10-29 2011-10-26 삼성전기주식회사 발광소자 패키지 및 그 제조 방법
US9240526B2 (en) * 2010-04-23 2016-01-19 Cree, Inc. Solid state light emitting diode packages with leadframes and ceramic material
US20110284887A1 (en) * 2010-05-21 2011-11-24 Shang-Yi Wu Light emitting chip package and method for forming the same
TWI414050B (zh) * 2010-10-19 2013-11-01 Unistars 封裝板與其製造方法
KR101718011B1 (ko) * 2010-11-01 2017-03-21 삼성전자주식회사 반도체 패키지 및 그 제조방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093672A (ja) * 2004-08-26 2006-04-06 Toshiba Corp 半導体発光装置
JP2007184534A (ja) * 2005-12-09 2007-07-19 Matsushita Electric Ind Co Ltd 発光モジュールとその製造方法並びにそれを用いたバックライト装置
JP2007214246A (ja) * 2006-02-08 2007-08-23 Matsushita Electric Ind Co Ltd 放熱配線基板とその製造方法
JP2007250979A (ja) * 2006-03-17 2007-09-27 Zeniya Sangyo Kk 半導体パッケージ
JP2008182038A (ja) * 2007-01-24 2008-08-07 Yazaki Corp 半導体装置及び半導体装置の製造方法
JP2012023309A (ja) * 2010-07-16 2012-02-02 Minebea Co Ltd 発光装置及び面状照明装置
JP2012049486A (ja) * 2010-07-27 2012-03-08 Kyushu Institute Of Technology Ledパッケージとその製造方法、及び該ledパッケージを用いて構成したledモジュール装置とその製造方法
JP4910220B1 (ja) * 2010-10-19 2012-04-04 国立大学法人九州工業大学 Ledモジュール装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019522895A (ja) * 2016-05-18 2019-08-15 ルミレッズ ホールディング ベーフェー 照明アセンブリ及び照明アセンブリの製造方法

Also Published As

Publication number Publication date
CN104272480A (zh) 2015-01-07
CN104272480B (zh) 2018-05-18
WO2013167567A1 (de) 2013-11-14
KR20150014486A (ko) 2015-02-06
US20150108531A1 (en) 2015-04-23
DE102012207519A1 (de) 2013-11-07

Similar Documents

Publication Publication Date Title
JP2015518663A (ja) 素子担体、電子装置および放射装置の製造方法および素子担体、電子装置および放射装置
US9142739B2 (en) Method and system for providing a reliable light emitting diode semiconductor device
US8513530B2 (en) Package carrier and manufacturing method thereof
EP3198640B1 (en) Method of forming a semiconductor package
US8415780B2 (en) Package carrier and manufacturing method thereof
US20090137086A1 (en) Method for making a device including placing a semiconductor chip on a substrate
US20140103386A1 (en) Light emitting diode package and method of manufacturing the same
KR101642867B1 (ko) 광전자 반도체 컴포넌트
US20170148966A1 (en) Surface-Mountable Semiconductor Component and Method for Producing Same
US20220375833A1 (en) Substrate structures and methods of manufacture
US9961798B2 (en) Package and a method of manufacturing the same
JP2018518039A (ja) オプトエレクトロニクス部品アレイおよび複数のオプトエレクトロニクス部品アレイを製造する方法
JP2010263080A (ja) 半導体装置
US20210143103A1 (en) Power module and method for manufacturing power module
US20150245481A1 (en) Electric Component Assembly
TW200919659A (en) Light emitting diode
JP2018117149A (ja) 表面実装可能な半導体デバイス
US10854804B2 (en) Light-emitting component and method of producing a light-emitting component
TW202107742A (zh) 散熱基板及其製作方法
JP4458260B2 (ja) 中空パッケージの製造方法及び半導体パッケージの製造方法
US20080290378A1 (en) Transistor package with wafer level dielectric isolation
KR20180060791A (ko) 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지
US9041226B2 (en) Chip arrangement and a method of manufacturing a chip arrangement
KR20130036737A (ko) 금속계 전자 구성요소 및 그 제조 방법
KR20140025917A (ko) 전자 소자 조립체 및 이의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160609

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160808