KR20180060791A - 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지 - Google Patents

파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지 Download PDF

Info

Publication number
KR20180060791A
KR20180060791A KR1020160160690A KR20160160690A KR20180060791A KR 20180060791 A KR20180060791 A KR 20180060791A KR 1020160160690 A KR1020160160690 A KR 1020160160690A KR 20160160690 A KR20160160690 A KR 20160160690A KR 20180060791 A KR20180060791 A KR 20180060791A
Authority
KR
South Korea
Prior art keywords
power module
module package
chip
ceramic layer
circuit pattern
Prior art date
Application number
KR1020160160690A
Other languages
English (en)
Other versions
KR101897641B1 (ko
Inventor
조한신
Original Assignee
현대오트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대오트론 주식회사 filed Critical 현대오트론 주식회사
Priority to KR1020160160690A priority Critical patent/KR101897641B1/ko
Publication of KR20180060791A publication Critical patent/KR20180060791A/ko
Application granted granted Critical
Publication of KR101897641B1 publication Critical patent/KR101897641B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 세라믹층과 상기 세라믹층의 하면에 금속회로패턴이 형성된 기판을 준비하는 단계; 칩과 스페이서를 실장하기 위해서, 상기 세라믹층의 적어도 일부를 제거함으로써 내부공간을 형성하는 단계; 상기 내부공간 내에 칩과 스페이서를 실장하는 단계; 상기 칩과 상기 금속회로패턴을 전기적으로 연결하기 위해서, 와이어 본딩을 수행하는 단계; 상기 기판의 시그널 단자와 터미널 단자에 리드프레임을 각각 접합하는 단계; 상기 칩과 상기 세라믹층 사이의 상기 내부공간 및 상기 기판의 외주면을 감싸도록 몰딩하는 단계; 상기 스페이서와 상기 몰딩부 상에 금속층을 형성하는 단계; 및 상기 금속층 상에 보호층을 형성하는 단계;를 포함하는 파워 모듈 패키지의 제조방법 및 이를 이용하여 구현한 파워 모듈 패키지를 제공한다.

Description

파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지{Method for manufacturing power module package and the power module package using the same}
본 발명은 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지에 관한 것으로서, 더 상세하게는 냉각 성능을 개선한 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지에 관한 것이다.
파워모듈은 친환경자동차용(HEV, EV, PHEV 등) 인버터에 적용되는 것으로서, 모듈의 내부구조를 단순화시키고 강건한 구조를 통해 모듈의 성능을 향상시킬 수 있다.
최근에 파워모듈의 성능을 개선하기 위해서, 세라믹 절연기판 2장을 이용하여 양면냉각 모듈을 구성하여 칩을 바라보는 메탈 패턴 및 중간에 형성된 메탈블럭을 활용하여 위·아래를 전기적으로 연결하였으며, 내부는 에폭시몰딩컴파운드(EMC)로 충진하는 구조에 대해 많이 연구되고 있다.
그러나 이와 같은 구조는 비대칭 세라믹 절연기판 2장을 사용하여 고온 솔더링 공정을 수행하면서 휨(warpage) 열충격시험을 실시할 경우, 고온과 저온을 오가면서 칩에 응력이 집중되어 수명을 단축시킬 수 있다. 상기 2장의 절연기판 사이에 충진되는 재료인 에폭시몰딩컴파운드는 열전도율이 매우 좋지 않기 때문에 열저항이 높아질 수 있다. 또, 에폭시몰딩컴파운드는 수분을 잘 흡습하는 특성이 있으며, 이는 고온고습시험에서 흡습에 의한 박리를 유도할 수 있다. 이로 인해, 에폭시몰딩컴파운드를 모듈 전체에 충진할 경우, 열충격시험에서 모듈 내부 수축팽창으로 칩 주변에 계면에서 박리될 가능성 있다.
본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 열성능 향상 및 모듈의 무게와 크기를 감소시킬 수 있는 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 파워 모듈 패키지의 제조방법이 제공된다. 상기 파워 모듈 패키지의 제조방법은 세라믹층과 상기 세라믹층의 하면에 금속회로패턴이 형성된 기판을 준비하는 단계; 칩과 스페이서를 실장하기 위해서, 상기 세라믹층의 적어도 일부를 제거함으로써 내부공간을 형성하는 단계; 상기 내부공간 내에 칩과 스페이서를 실장하는 단계; 상기 칩과 상기 금속회로패턴을 전기적으로 연결하기 위해서, 와이어 본딩을 수행하는 단계; 상기 기판의 시그널 단자와 터미널 단자에 리드프레임을 각각 접합하는 단계; 상기 칩과 상기 세라믹층 사이의 상기 내부공간 및 상기 기판의 외주면을 감싸도록 몰딩하는 단계; 상기 스페이서와 상기 몰딩부 상에 금속층을 형성하는 단계; 및 상기 금속층 상에 보호층을 형성하는 단계;를 포함할 수 있다.
상기 파워 모듈 패키지의 제조방법에 있어서, 상기 몰딩하는 단계는, 에폭시몰딩컴파운드(EMC)를 이용하며, 상기 에폭시몰딩컴파운드가 상기 칩이 실장된 영역의 상기 복수개의 홀로 흘러들어가 상기 기판의 내부를 몰딩하는 단계를 포함할 수 있다.
상기 파워 모듈 패키지의 제조방법에 있어서, 상기 금속층을 형성하는 단계는, 스퍼터링 방법 또는 전해도금 방법을 이용하여 상기 스페이서와 상기 몰딩부 상에 상기 금속층을 형성하는 단계를 포함할 수 있다.
상기 파워 모듈 패키지의 제조방법에 있어서, 상기 스페이서가 실장된 영역부근에 비전도성 에폭시를 사용하여 상기 스페이서와 상기 세라믹층 사이의 내부공간을 매립할 수 있다.
본 발명의 다른 관점에 따르면, 파워 모듈 패키지가 제공된다. 상기 파워 모듈 패키지는 적어도 일부가 제거되어 내부공간을 형성하는 세라믹층과 상기 세라믹층의 하면에 금속회로패턴이 형성된 기판; 상기 세라믹층에 의해 둘러싸이고, 상기 금속회로패턴 상에 실장된 칩; 상기 칩 상에 형성된 스페이서; 상기 칩과 상기 세라믹층 또는 상기 스페이서와 상기 세라믹층 사이의 내부공간에 형성된 몰딩부; 및 상기 세라믹층, 상기 몰딩부 및 상기 스페이서 상에 형성된 금속층;을 포함할 수 있다.
상기 파워 모듈 패키지에 있어서, 상기 칩과 상기 금속회로패턴은 와이어 본딩에 의해 서로 연결될 수 있다.
상기 파워 모듈 패키지에 있어서, 상기 금속회로패턴의 양측면에 구비된 시그널 단자와 터미널 단자에 리드프레임이 각각 접합될 수 있다.
상기 파워 모듈 패키지에 있어서, 상기 금속회로패턴과 상기 금속층은 절연시키기 위해서, 상기 금속회로패턴의 하면과 상기 금속층의 상면에 형성된 보호층을 포함할 수 있다.
상기 파워 모듈 패키지에 있어서, 상기 보호층은 폴리이미드(Poly imide) 계열의 재료를 포함할 수 있다.
상기 파워 모듈 패키지에 있어서, 상기 세라믹층은 질화알루미늄(AlN), 질화규소(Si3N4)및 알루미나(Al2O3)계열의 재질 중 어느 하나를 포함할 수 있다.
상기 파워 모듈 패키지에 있어서, 상기 금속회로패턴과 상기 금속층은 구리(Cu) 또는 알루미늄(Al) 계열의 재료를 포함할 수 있다.
상기 파워 모듈 패키지에 있어서, 상기 기판의 상면에는 상기 칩과 상기 스페이서가 실장될 수 있도록 복수개의 홀이 구비될 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 열성능을 개선하고, 모듈의 무게와 크기를 감소시켜 저렴하고, 신뢰성 수명이 향상된 파워 모듈 패키지의 제조방법을 이용하여 파워 모듈 패키지를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 파워 모듈 패키지의 제조방법으로 구현한 파워 모듈 패키지의 단면도이다.
도 2 내지 도 8은 본 발명의 일 실시예에 따른 파워 모듈 패키지의 제조방법을 개략적으로 도시하는 상면도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다.
도 1은 본 발명의 일 실시예에 따른 파워 모듈 패키지의 제조방법으로 구현한 파워 모듈 패키지의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 파워 모듈 패키지(1000)는 적어도 일부가 제거되어 내부공간을 형성하는 세라믹층(110)과 세라믹층(110)의 하면에 금속회로패턴(120)이 형성된 기판(100), 세라믹층(110)에 의해 둘러싸이고, 금속회로패턴(120) 상에 실장된 칩(200), 칩(200) 상에 형성된 스페이서(300), 칩(200)과 세라믹층(110) 또는 스페이서(300)와 세라믹층(110) 사이의 내부공간에 형성된 몰딩부(500) 및 세라믹층(110)의 상면, 몰딩부(500)의 상면 및 스페이서(300) 상에 형성된 금속층(600)을 포함할 수 있다.
또한, 본 발명의 일 실시예에 의한 파워 모듈 패키지(1000)의 기판(100)은 세라믹층(110)과 금속회로패턴(120)을 포함할 수 있다. 세라믹층(110)은 질화알루미늄(AlN), 질화규소(Si3N4)및 알루미나(Al2O3)계열의 재질 중 어느 하나를 포함할 수 있으며, 금속회로패턴(120)은 구리(Cu) 또는 알루미늄(Al) 계열의 재료를 포함할 수 있다. 기판(100)의 상면에는 칩(200)과 스페이서(300)가 실장될 수 있도록 복수개의 홀(미도시)이 구비될 수 있다.
또한, 기판(100)은 DBC(Direct Bonder Copper) 기판을 사용할 수도 있다. 예를 들어, DBC 기판은 세라믹 PCB 기판 상에 구리를 증착시킨 것으로서, DBC 기판의 세라믹층의 적어도 일부를 식각하여 제거함으로써 내부공간을 형성하고, 상기 내부공간에 칩(200)과 스페이서(300)를 실장할 수 있다. DBC 기판은 칩(200)과 스페이서(300)가 실장되는 위치에 복수개의 홀을 구비할 수도 있다. 상기 복수개의 홀을 통해서, 방열특성을 더 향상시킬 수 있으며, 상기 복수개의 홀에 의해 기판(100)과 칩(200), 또는 기판(100)과 스페이서(300)의 접합력을 더 향상시킬 수 있다.
또한, 본 발명의 일 실시예에 의한 파워 모듈 패키지(1000)에서, 칩(200)과 금속회로패턴(120)은 와이어 본딩에 의해 전기적으로 서로 연결된 구조일 수 있다. 금속회로패턴(120)의 양측면에 구비된 시그널 단자(미도시)와 터미널 단자(미도시)에 리드프레임(400)이 각각 접합될 수 있다.
또한, 금속층(600)은 금속회로패턴(120)과 동일한 재료 즉, 구리(Cu) 또는 알루미늄(Al) 계열의 재료를 포함할 수 있다. 금속회로패턴(120)과 금속층(600)은 각각 외부로부터 절연시키기 위해서, 금속회로패턴(120)의 하면과 금속층(600)의 상면에 형성된 보호층(700)을 포함할 수 있다. 보호층(700)은 폴리이미드(Poly imide) 계열의 재료를 포함할 수 있다. 여기에서, 금속회로패턴(120)의 하면에 형성된 보호층은 제 1 보호층(710)으로 이해될 수 있으며, 금속층(600)의 상면에 형성된 보호층은 제 2 보호층(720)으로 이해될 수 있다.
이에 대해 하기 도 2 내지 도 8을 참조하여 본 발명의 파워 모듈 패키지의 제조방법에 대해 각 단계별로 상세하게 설명하도록 한다.
도 2 내지 도 8은 본 발명의 일 실시예에 따른 파워 모듈 패키지의 제조방법을 개략적으로 도시하는 상면도이다. 도 2의 (a)는 본 발명의 일 실시예에 따른 기판의 상면을 개략적으로 도시한 도면이며, 도 2의 (b)는 본 발명의 일 실시예에 따른 기판의 하면을 개략적으로 도시한 도면이다.
도 1, 도 2 및 도 3을 참조하면, 먼저, 기판(100)을 준비할 수 있다. 기판(100)은 예를 들어, 질화알루미늄(AlN), 질화규소(Si3N4)및 알루미나(Al2O3)계열의 재질 중 어느 하나를 포함할 수 있다. 기판(100)은 도 2의 (a)와 (b)에 도시된 바와 같이, 적어도 일부가 제거되어 내부공간을 형성하는 세라믹층(110)과 세라믹층(110)의 하면에 금속회로패턴(120)을 포함할 수 있다. 금속회로패턴(120)의 하면에는 제 1 보호층(710)이 절연코팅 될 수 있다. 금속회로패턴(120)은 외부와 신호를 주고 받을 수 있도록 시그널 단자(122)와 터미널 단자(124)를 포함할 수 있다.
상기 내부공간에는 칩(200)과 스페이서(300)가 실장될 수 있다. 이 때, 기판(100)의 상면에는 칩(200)과 스페이서(300)가 실장될 수 있도록 복수개의 홀(미도시)을 구비할 수 있다. 상기 복수개의 홀은 세라믹층(110)의 적어도 일부를 제거함으로써 형성되고, 세라믹층(110)으로 둘러싸인 내부공간을 형성할 수 있다.
또는, 세라믹층(110)의 적어도 일부를 제거함으로써 칩(200)과 스페이서(300)가 실장될 수 있도록 세라믹층(110)의 하면에 형성된 금속회로패턴(120)의 상부면을 노출시키고, 금속회로패턴(120)과 세라믹층(110)으로 이루어진 내부공간을 형성할 수 있다. 여기서, 세라믹층(110)을 제거하는 방법은 예를 들어, 식각 또는 패터닝 등의 방법을 이용할 수 있으며, 상기 방법들은 이미 공지된 기술로서, 이에 대한 상세한 설명은 생략한다.
한편, 금속회로패턴(120)이 리드프레임으로 구성될 경우, 금속회로패턴(120) 상에 세라믹층(110)을 형성하고, 상술한 바와 같이, 세라믹층(110)을 제거할 수 있다. 또는, 금속회로패턴(120) 상에 세라믹층(110)을 형성하는 단계에서부터 금속회로패턴(120)의 상면 중 일부가 노출되도록 형성할 수도 있다. 이는 예시적인 것에 불과하며, 기판의 종류, 크기 및 형상에 따라 공정의 순서가 달라질 수 있다.
또한, 칩(200)과 스페이서(300)는 상기 내부공간 내에 실장될 수 있다. 이 경우, 칩(200)과 스페이서(300)는 진공 솔더링 방법으로 형성될 수 있다. 상기 진공 솔더링 방법은 이미 공지된 기술로서, 이에 대한 상세한 설명은 생략한다.
기판(100)의 내부공간의 하부면에 제 1 솔더 프리폼(130)을 형성하고, 제 1 솔더 프리폼(130) 상에 칩(200)을 위치시키고, 솔더링을 수행할 수 있다. 스페이서(300)는 칩(200)과 같이, 제 1 솔더 프리폼(130) 상에 형성될 수 있으며, 칩(200)의 상면에 제 2 솔더 프리폼(140)을 형성하고, 제 2 솔더 프리폼(140) 상에 스페이서(300)를 위치시키고, 솔더링을 수행할 수 있다.
도 1 및 도 4를 참조하면, 칩(200)과 스페이서(300)가 실장된 이후에, 와이어 본딩에 의해, 기판(100)의 하면에 형성된 금속회로패턴(120)과 칩(200)은 전기적으로 서로 연결될 수 있다. 만약, 기판(100)의 하면에 형성된 금속회로패턴(120)이 세라믹층(110)을 제거함에 따라 상부로 노출된다면, 칩(200)은 금속회로패턴(120)의 상부면 중 일부에 와이어(150)가 본딩되어 전기적으로 연결될 수 있다. 반면, 금속회로패턴(120)이 상부로 노출되지 않는다면, 칩(200)은 시그널 단자(122)와 와이어 본딩되어 서로 전기적으로 연결될 수 있다.
이후에, 칩(200)과 스페이서(300)가 실장된 영역부근에 비전도성 에폭시를 사용하여 칩(200)과 세라믹층(110) 사이의 내부공간 또는 스페이서(300)와 세라믹층(110) 사이의 내부공간에 디스펜서를 이용하여 매립할 수 있다.
도 1, 도 5 및 도 6을 참조하면, 시그널 단자(122)와 터미널 단자(124)에 리드프레임(400)을 각각 접합할 수 있다. 리드프레임(400)을 접합하는 방법은 칩(200)과 스페이서(300)를 실장하는 방법과 동일하게, 시그널 단자(122)에 솔더 프리폼(미도시)을 이용하여 진공 솔더링 방식으로 시그널 리드프레임(410)을 접합할 수 있으며, 터미널 단자(124)에도 솔더 프리폼(미도시)을 이용하여 터미널 리드프레임(420)을 접합할 수 있다.
이후에, 에폭시몰딩컴파운드(EMC)를 이용하여 칩(200)이 실장된 영역의 복수개의 홀로 흘러들어가 기판(100)의 내부를 몰딩하고, 칩(200)과 세라믹층(110) 사이의 공간 및 스페이서(300)와 세라믹층(110) 사이의 공간을 매립하여 몰딩부(500)를 형성할 수 있다. 몰딩부(500)는 칩(200)과 스페이서(300)가 실장된 부근의 여유공간만 채우는 것이 아니라, 기판(100)의 주변부를 동시에 감싸면서 형성되므로, 기판과의 결합성을 개선할 수 있다.
특히, 기판(100)의 내부에 충진되는 에폭시몰딩컴파운드는 갭필(gap fill) 기능만 수행하기 때문에, 모듈 조립 공정에서 발생될 수 있는 오염에 의한 문제를 최소화할 수 있으며, 열충격시험시, 기판(100)의 중앙에 있는 세라믹층(110)이 코어 역할을 하여 열변형을 감소시켜 신뢰성을 향상시킬 수 있다.
도 1, 도 7 및 도 8을 참조하면, 스페이서(300)의 상부면과 몰딩부(500) 상에 금속층(600)을 형성할 수 있다. 금속층(600)은 스퍼터링 방법 또는 전해도금 방법을 이용할 수 있다. 여기서, 상기 스퍼터링 방법 또는 전해도금 방법은 이미 공지된 기술이므로 이에 대한 상세한 설명은 생략한다.
예를 들어, 금속층(600)은 마스크를 사용하여 스퍼터링 방법으로 제 1 금속층(610)과 제 2 금속층(620)을 형성할 수 있다. 이 때, 제 1 금속층(610)과 제 2 금속층(620)은 서로 절연되도록 형성되어 파워 모듈로서 동작할 수 있다. 예를 들어, 금속층(600)과 기판(100) 및 아래 구조에서 전극간의 접합력을 향상시키기 위해서, 스퍼터링 방법으로 증착할 수 있으며, 전해도금 방법을 이용하여 두껍게 금속층(600)을 형성할 수도 있다.
이후에, 기판(100)의 하면에 형성된 제 1 보호층(710)과 동일한 목적으로, 금속층(600) 상에 제 2 보호층(720)을 형성할 수 있다. 여기서, 제 2 보호층(720)은 금속층(600)만 보호하는 것이 아니라, 몰딩부(500), 제 1 금속층(610) 및 제 2 금속층(620) 상면 전체에 걸쳐 형성됨으로써 파워 모듈 패키지(1000)를 보호할 수 있다.
본 발명의 기술적 사상에 따른 파워 모듈 패키지의 제조방법의 유리한 효과를 이해하기 위하여, 본 발명의 비교예를 살펴본다.
본 발명의 비교예에 따른 파워 모듈 패키지는 2장의 절연기판을 사용하여 양면냉각 모듈을 구성하고, 내부는 에폭시몰딩컴파운드로 충진하는 구조를 포함할 수 있다. 이 경우, 고온에서 솔더링 공정을 수행하면 고온 상태와 저온 상태를 오가면서 칩에 응력이 집중되어 수명을 단축시킨다. 또, 열전도율이 매우 좋지 않으며, 에폭시몰딩컴파운드로 모듈 내부를 전부 충진한다면, 내부의 수축 팽창으로 칩 주변에 계면이 박리될 수 있다.
본 발명은 1개의 절연기판을 활용하여 비교예에 의한 파워 모듈 패키지에서 에폭시몰딩컴파운드의 일부분을 열전도도가 우수한 세라믹 재료로 대체하고, 모듈의 상부와 하부에 솔더링 온도에서 물성이 변하지 않는 절연코팅재료를 사용하여 접합함으로써 열성능이 향상(열저항 감소)되고, 열변형을 감소시켜 신뢰성을 개선할 수 있으며, 몰드의 계면박리를 최소화할 수 있는 파워 모듈 패키지 및 이의 제조방법을 제공할 수 있다.
또한, 세라믹 기판을 1장으로 양면 냉각 모듈을 구현할 수 있기 때문에, 모듈의 두께를 낮출 수 있으며, 모듈의 무게도 감소하고, 이에 따른 제조비용도 낮추고, 약 80배 내지 150배 높은 열전도율 특성을 가진 재료를 이용하여 모듈의 내부를 구성함으로써 열성능을 향상시킬 수 있어, 매우 효과적인 파워 모듈 패키지를 제공할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100 : 기판
110 : 세라믹층
120 : 금속회로패턴
122 : 시그널 단자
124 : 터미널 단자
130 : 제 1 솔더 프리폼
140 : 제 2 솔더 프리폼
150 : 와이어
200 : 칩
300 : 스페이서
400 : 리드프레임
410 : 시그널 리드프레임
420 : 터미널 리드프레임
500 : 몰딩부
600 : 금속층
610 : 제 1 금속층
620 : 제 2 금속층
700 : 보호층
710 : 제 1 보호층
720 : 제 2 보호층
1000 : 파워 모듈 패키지

Claims (12)

  1. 세라믹층과 상기 세라믹층의 하면에 금속회로패턴이 형성된 기판을 준비하는 단계;
    칩과 스페이서를 실장하기 위해서, 상기 세라믹층의 적어도 일부를 제거함으로써 내부공간을 형성하는 단계;
    상기 내부공간 내에 칩과 스페이서를 실장하는 단계;
    상기 칩과 상기 금속회로패턴을 전기적으로 연결하기 위해서, 와이어 본딩을 수행하는 단계;
    상기 기판의 시그널 단자와 터미널 단자에 리드프레임을 각각 접합하는 단계;
    상기 칩과 상기 세라믹층 사이의 상기 내부공간 및 상기 기판의 외주면을 감싸도록 몰딩하는 단계;
    상기 스페이서와 상기 몰딩부 상에 금속층을 형성하는 단계; 및
    상기 금속층 상에 보호층을 형성하는 단계;
    를 포함하는,
    파워 모듈 패키지의 제조방법.
  2. 제 1 항에 있어서,
    상기 몰딩하는 단계는,
    에폭시몰딩컴파운드(EMC)를 이용하며, 상기 에폭시몰딩컴파운드가 상기 칩이 실장된 영역의 상기 복수개의 홀로 흘러들어가 상기 기판의 내부를 몰딩하는 단계를 포함하는,
    파워 모듈 패키지의 제조방법.
  3. 제 1 항에 있어서,
    상기 금속층을 형성하는 단계는, 스퍼터링 방법 또는 전해도금 방법을 이용하여 상기 스페이서와 상기 몰딩부 상에 상기 금속층을 형성하는 단계를 포함하는,
    파워 모듈 패키지의 제조방법.
  4. 제 1 항에 있어서,
    상기 스페이서가 실장된 영역부근에 비전도성 에폭시를 사용하여 상기 스페이서와 상기 세라믹층 사이의 상기 내부공간을 매립하는,
    파워 모듈 패키지의 제조방법.
  5. 적어도 일부가 제거되어 내부공간을 형성하는 세라믹층과 상기 세라믹층의 하면에 금속회로패턴이 형성된 기판;
    상기 세라믹층에 의해 둘러싸이고, 상기 금속회로패턴 상에 실장된 칩;
    상기 칩 상에 형성된 스페이서;
    상기 칩과 상기 세라믹층 또는 상기 스페이서와 상기 세라믹층 사이의 상기 내부공간에 형성된 몰딩부; 및
    상기 세라믹층, 상기 몰딩부 및 상기 스페이서 상에 형성된 금속층;
    을 포함하는,
    파워 모듈 패키지.
  6. 제 5 항에 있어서,
    상기 칩과 상기 금속회로패턴은 와이어 본딩에 의해 서로 연결된,
    파워 모듈 패키지.
  7. 제 5 항에 있어서,
    상기 금속회로패턴의 양측면에 구비된 시그널 단자와 터미널 단자에 리드프레임이 각각 접합된,
    파워 모듈 패키지.
  8. 제 5 항에 있어서,
    상기 금속회로패턴과 상기 금속층은 절연시키기 위해서, 상기 금속회로패턴의 하면과 상기 금속층의 상면에 형성된 보호층을 포함하는,
    파워 모듈 패키지.
  9. 제 8 항에 있어서,
    상기 보호층은 폴리이미드(Poly imide) 계열의 재료를 포함하는,
    파워 모듈 패키지.
  10. 제 5 항에 있어서,
    상기 세라믹층은 질화알루미늄(AlN), 질화규소(Si3N4)및 알루미나(Al2O3)계열의 재질 중 어느 하나를 포함하는,
    파워 모듈 패키지.
  11. 제 5 항에 있어서,
    상기 금속회로패턴과 상기 금속층은 구리(Cu) 또는 알루미늄(Al) 계열의 재료를 포함하는,
    파워 모듈 패키지.
  12. 제 5 항에 있어서,
    상기 기판의 상면에는 상기 칩과 상기 스페이서가 실장될 수 있도록 복수개의 홀이 구비되어 있는,
    파워 모듈 패키지.
KR1020160160690A 2016-11-29 2016-11-29 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지 KR101897641B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160160690A KR101897641B1 (ko) 2016-11-29 2016-11-29 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160160690A KR101897641B1 (ko) 2016-11-29 2016-11-29 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지

Publications (2)

Publication Number Publication Date
KR20180060791A true KR20180060791A (ko) 2018-06-07
KR101897641B1 KR101897641B1 (ko) 2018-10-04

Family

ID=62621945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160160690A KR101897641B1 (ko) 2016-11-29 2016-11-29 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지

Country Status (1)

Country Link
KR (1) KR101897641B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200068285A (ko) * 2018-12-05 2020-06-15 현대오트론 주식회사 양면 냉각 파워 모듈 및 이의 제조방법
KR20200143301A (ko) * 2019-06-14 2020-12-23 제엠제코(주) 반도체 패키지
WO2024164469A1 (zh) * 2023-02-10 2024-08-15 苏州汇川控制技术有限公司 功率器件和功率模块

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11102992A (ja) * 1997-07-28 1999-04-13 Matsushita Electric Works Ltd プリント配線板、ｉｃカード、プリント配線板の製造方法
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
KR20090073196A (ko) * 2006-10-24 2009-07-02 린텍 가부시키가이샤 복합형 반도체 장치, 그것에 이용되는 반도체 패키지 및 스페이서 시트, 및 복합형 반도체 장치의 제조 방법
JP2012222000A (ja) * 2011-04-04 2012-11-12 Toyota Motor Corp 半導体モジュール及びその製造方法
KR20140053275A (ko) * 2011-08-25 2014-05-07 텍스틸마 에이지 Rfid 칩 모듈
US20160118314A1 (en) * 2014-10-28 2016-04-28 Hyundai Mobis Co., Ltd. Power module and method of packaging the same
KR20160050282A (ko) * 2014-10-29 2016-05-11 현대자동차주식회사 양면 냉각 파워 모듈 및 이의 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4022758B2 (ja) * 2003-03-31 2007-12-19 株式会社デンソー 半導体装置
JP2011114176A (ja) * 2009-11-27 2011-06-09 Mitsubishi Electric Corp パワー半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11102992A (ja) * 1997-07-28 1999-04-13 Matsushita Electric Works Ltd プリント配線板、ｉｃカード、プリント配線板の製造方法
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
KR20090073196A (ko) * 2006-10-24 2009-07-02 린텍 가부시키가이샤 복합형 반도체 장치, 그것에 이용되는 반도체 패키지 및 스페이서 시트, 및 복합형 반도체 장치의 제조 방법
JP2012222000A (ja) * 2011-04-04 2012-11-12 Toyota Motor Corp 半導体モジュール及びその製造方法
KR20140053275A (ko) * 2011-08-25 2014-05-07 텍스틸마 에이지 Rfid 칩 모듈
US20160118314A1 (en) * 2014-10-28 2016-04-28 Hyundai Mobis Co., Ltd. Power module and method of packaging the same
KR20160049786A (ko) * 2014-10-28 2016-05-10 현대모비스 주식회사 파워 모듈 및 그의 패키징 방법
KR20160050282A (ko) * 2014-10-29 2016-05-11 현대자동차주식회사 양면 냉각 파워 모듈 및 이의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200068285A (ko) * 2018-12-05 2020-06-15 현대오트론 주식회사 양면 냉각 파워 모듈 및 이의 제조방법
KR20200143301A (ko) * 2019-06-14 2020-12-23 제엠제코(주) 반도체 패키지
WO2024164469A1 (zh) * 2023-02-10 2024-08-15 苏州汇川控制技术有限公司 功率器件和功率模块

Also Published As

Publication number Publication date
KR101897641B1 (ko) 2018-10-04

Similar Documents

Publication Publication Date Title
JP7277056B2 (ja) 一体化された電磁干渉シールドを備えるエレクトロニクスパッケージおよびその製造方法
KR100723454B1 (ko) 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
US8664538B2 (en) Terminal-integrated metal base package module and terminal-integrated metal base packaging method
JP7343477B2 (ja) 統合相互接続構造を備えた電子機器パッケージおよびその製造方法
CN104051377A (zh) 功率覆盖结构及其制作方法
KR101555300B1 (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
KR102231769B1 (ko) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법
KR20120079325A (ko) 반도체 패키지 및 그 제조방법
CN110911364A (zh) 具有集成式陶瓷衬底的嵌入式裸片封装
KR101897641B1 (ko) 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지
WO2018084955A1 (en) Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
JP4967701B2 (ja) 電力半導体装置
WO2018084980A1 (en) Stacked electronics package and method of manufacturing thereof
KR101847168B1 (ko) 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지
WO2018085020A1 (en) Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US10553556B2 (en) Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US7309838B2 (en) Multi-layered circuit board assembly with improved thermal dissipation
KR20060105403A (ko) 혼성회로와 복합기판을 가지는 패키지 구조물
JP2017028174A (ja) 半導体装置
US9614128B2 (en) Surface mountable semiconductor device
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
JP2005506702A (ja) 電子的な構成群をパッケージングするための方法およびマルチチップパッケージ
JP3862632B2 (ja) 金属ベース多層回路基板とそれを用いた混成集積回路
KR101067190B1 (ko) 파워 패키지 모듈 및 그 제조방법
US20180130731A1 (en) Electronics package having a multi-thickness conductor layer and method of manufacturing thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant