KR20140053275A - Rfid 칩 모듈 - Google Patents

Rfid 칩 모듈 Download PDF

Info

Publication number
KR20140053275A
KR20140053275A KR1020147005852A KR20147005852A KR20140053275A KR 20140053275 A KR20140053275 A KR 20140053275A KR 1020147005852 A KR1020147005852 A KR 1020147005852A KR 20147005852 A KR20147005852 A KR 20147005852A KR 20140053275 A KR20140053275 A KR 20140053275A
Authority
KR
South Korea
Prior art keywords
chip module
metallization
chip
carrier
major surface
Prior art date
Application number
KR1020147005852A
Other languages
English (en)
Other versions
KR101609167B1 (ko
Inventor
슈테판 뷔힐러
Original Assignee
텍스틸마 에이지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텍스틸마 에이지 filed Critical 텍스틸마 에이지
Publication of KR20140053275A publication Critical patent/KR20140053275A/ko
Application granted granted Critical
Publication of KR101609167B1 publication Critical patent/KR101609167B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07758—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for adhering the record carrier to further objects or living beings, functioning as an identification tag
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G06K19/07752—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna using an interposer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G06K19/07754—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna the connection being galvanic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/40—Details of apparatuses used for either manufacturing connectors or connecting the semiconductor or solid-state body
    • H01L2924/401—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Led Device Packages (AREA)
  • Laser Beam Processing (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

칩 모듈(chip module)은, 제1 주표면(main surface) 및 상기 제1 주표면에 대향하는 제2 주표면을 구비한 캐리어(carrier)를 포함한다. 상기 제1 주표면 내에서 상기 캐리어 내에 제1 리세스 구조(recess structure)가 구성되고, 상기 캐리어의 상기 제1 리세스 구조 내에 칩이 구성된다. 패턴화된 금속화 층(patterned metallization layer)이 상기 캐리어의 상기 제2 주표면 상에 증착되고, 상기 금속화 층은 제1 금속화 구조(metallization structure) 및 제2 금속화 구조를 구비하며, 상기 제1 금속화 구조는 상기 제2 금속화 구조로부터 전기적으로 격리된다. 상기 칩은 상기 제1 금속화 구조 및 상기 제2 금속화 구조에 전기적으로 연결된다. 상기 칩 모듈은 특히 RFID 칩을 포함하고 레이저 리플로우 솔더링(laser reflow soldering)을 통해 직물 기판(textile substrate)에 연결되는 데 적합하다.

Description

RFID 칩 모듈{RFID CHIP MODULE}
본 발명은 칩 모듈에 관한 것으로서, 특히 직물 기판(textile substrate)에 연결되는 RFID 칩 모듈에 관한 것이다. 본 발명은 또한 RFID 칩 모듈을 구비한 라벨(label) 및 RFID 칩 모듈을 구비한 라벨을 제조하는 방법에 관한 것이다.
RFID 칩은 직물, 예컨대 직물로 만들어진 의류 또는 다른 제품을 라벨링(labelling)하는 데 점점 더 유용하게 되었다. 그 적절한 기능성을 보장하기 위해 RFID 라벨에는 전기적 RFID 신호를 주고 받는 RFID 트랜스폰더(transponder) 칩 및 대응하는 안테나 구조가 제공되어야 한다. RFID 라벨은 RFID 칩을 사용하는 것 및 기판(가령, 내부에 금속 스트립(metal strip)이 접착되어 있거나 엮여 있는 직물 기판) 내의 전기적 도전성 스트립(electrically conductive strip)에 RFID 칩을 연결하는 것에 의해 제조될 수 있다.
RFID 라벨은 양산 제품이므로, 효율적이고 신뢰성 있게 높은 처리량(throughput)으로 RFID 라벨을 제조할 필요가 있다.
본 발명의 의도는 안테나 구조를 구비한 기판, 예를 들어 RFID 안테나를 형성하는 금속화 구조(metallization structure)를 갖는 직물 기판에 연결되는 칩 모듈, 특히 RFID 칩 모듈을 제공하는 것이다. 신뢰성 있게 또한 효율적으로 칩 모듈을 기판에 연결하기 위해, 칩 모듈에는 하부 측(bottom side) 상에 소정의 금속화 구조가 제공되는데, 이는 기판의 금속화 구조에 솔더링될(soldered) 수 있다. 그러한 솔더링은 레이저 리플로우 솔더링 프로세스(laser reflow soldering process)에 의해 수행될 수 있는데, 여기서 칩 모듈은 칩 모듈의 본체(main body)를 거쳐 그 금속화 구조로 가이딩되는(guided) 하나 이상의 레이저 빔에 의해 그 금속화 구조를 구비한 표면(surface)에 대향하는 표면 상에서 조사된다(irradiated). 금속화 구조 상에 구성된 솔더링 재료를 리플로우시켜서 칩 모듈과 기판 사이의 솔더 연결(solder connection)을 형성하기 위해 레이저 빔의 에너지는 주로 금속화 구조에 축적될 수 있다.
따라서, 본 발명의 일 측면은 독립 청구항 1에 따른 칩 모듈과 관련된다. 칩 모듈은 제1 주표면(main surface) 및 상기 제1 주표면에 대향하는 제2 주표면을 구비한 캐리어(carrier); 상기 제1 주표면 내에서 상기 캐리어 내에 구성된 제1 리세스 구조(recess structure); 및 상기 캐리어의 상기 제1 리세스 구조 내에 구성된 칩을 포함한다. 패턴화된 금속화 층(patterned metallization layer)이 상기 캐리어의 상기 제2 주표면 상에 증착되고, 상기 금속화 층은 제1 금속화 구조 및 제2 금속화 구조를 구비하며, 상기 제1 금속화 구조는 상기 제2 금속화 구조로부터 전기적으로 격리된다. 상기 칩은 상기 제1 금속화 구조 및 상기 제2 금속화 구조에 전기적으로 연결된다.
청구항 1에 따른 칩 모듈에 대하여, 칩 모듈을 기판에 솔더링하는 경우에 빠르고 효율적이며 신뢰성 있는 레이저 리플로우 솔더링 프로세스가 이용될 수 있다. 여러 이점 중 하나는 칩 모듈이 제1 주표면에 닿는 레이저 빔으로부터 캐리어를 거쳐 솔더링 과정이 수행될 수 있는 금속화 구조에 에너지를 가이딩하도록 구성된 것에 있다. 칩 모듈의 본체를 통한 레이저 리플로우 솔더링의 가능성은 프로세싱 속도 및 효율성을 증가시킨다.
일 실시예에 따르면, 상기 캐리어는 가시광선, 자외선 및/또는 적외선에 대해 투광성이 있는(transparent) 재료를 포함할 수 있다. 이는 레이저 리플로우 솔더링에 사용되는 레이저 빔의 에너지가 캐리어 재료에 흡수되지 않거나 실질적으로 흡수되지 않아서 더 빠른 리플로우 프로세스를 제공한다는 이점을 제공한다.
다른 실시예에 따르면, 상기 칩 모듈은 상기 제1 금속화 구조에 대향하여 상기 제1 주표면 내에서 상기 캐리어 내에 구성된 제2 리세스 구조, 및 상기 제2 금속화 구조에 대향하여 상기 제1 주표면 내에서 상기 캐리어 내에 구성된 제3 리세스 구조를 포함할 수 있다. 이 추가적인 리세스 구조들은 칩 모듈의 캐리어를 통해 레이저 빔이 가이딩되는 구역(area)에서 캐리어의 두께가 더 작다는 이점을 제공한다.
유리하게, 상기 제2 및 상기 제3 리세스 구조들은 상기 제1 주표면으로부터 상기 제2 주표면으로 상기 캐리어를 거쳐 연장되는 비아(via)들일 수 있다. 이는 레이저 빔이 비아를 통해 가이딩되는 경우 캐리어의 표면 상의 금속화 구조로의 레이저 빔의 직접적 에너지 전달을 가능하게 한다.
실시예에서, 상기 비아들은 상기 제1 및 상기 제2 금속화 구조들을 거쳐 연장될 수 있다. 이 경우, 레이저 빔의 에너지는 칩 모듈의 금속화 구조 상에 증착될 수 있는 솔더 재료로 칩 모듈을 거쳐 직접 전달된다.
실시예에서, 상기 제1 및 제2 금속화 구조들은 각각 상기 제2 주표면 상에서 상기 칩 모듈의 에지(edge) 부분에 걸쳐 연장되는 연속적인 금속화 부재(metallization member)로써 및 상기 연속적인 금속화 부재로부터 상기 칩 모듈의 중심 부분을 향해 연장되는 금속화 영역(metallization land)으로써 패턴화된다.
또 다른 실시예에서, 포토레지스트 층(photoresist layer)이 상기 금속화 층 및 상기 캐리어 사이에 구성될 수 있다. 포토레지스트 층은 기판에 대한 칩 모듈의 레이저 리플로우 솔더링의 경우 금속화 구조에서 레이저 빔의 효율적인 에너지 흡수를 가능하게 할 수 있다.
또 다른 실시예에서, 상기 리세스 구조 내 상기 칩은 몰드 재료(mold material)로 몰딩될 수 있다. 이는 칩 모듈 내의 칩을 봉인하고 칩 모듈의 무결성 또는 기능성을 잠재적으로 해하는 외부의 원인과 관련하여 추가적인 안정성 및 내성을 제공한다.
다른 실시예에서, 상기 칩은 RFID 칩일 수 있다. 이는 특히 RFID 라벨을 위해, RFID 칩 모듈의 효율적이고 저렴한 제조를 가능하게 한다.
또 다른 실시예에서, 상기 칩 모듈은 상기 제1 금속화 구조 상에 구성된 제1 솔더 범프(solder bump), 및 상기 제2 금속화 구조 상에 구성된 제2 솔더 범프를 포함할 수 있다. 솔더링 프로세스의 속도를 빠르게 하기 위해, 솔더 범프들은 바람직하게는 칩 모듈을 기판에 레이저 솔더링하기 전에 금속화 구조 상에 구성될 수 있다.
본 발명의 다른 측면은 독립 청구항 11에 따라 칩 모듈을 기판에 연결하는 방법과 관련되는데, 상기 칩 모듈은 제1 주표면 및 상기 제1 주표면에 대향하는 제2 주표면을 구비한 캐리어 및 상기 캐리어의 상기 제2 주표면 상에 증착된 패턴화된 금속화 층을 포함하고, 상기 금속화 층은 제1 솔더 범프가 부착된 제1 금속화 구조 및 제2 솔더 범프가 부착된 제2 금속화 구조를 구비한다. 상기 방법은 상기 칩 모듈을 기판 상에 배치하는 단계 - 상기 칩 모듈의 상기 제2 주표면은 상기 기판을 향함 -, 상기 칩 모듈의 상기 제1 솔더 범프 및 상기 제2 솔더 범프를 상기 기판 상의 대응하는 제1 및 제2 금속화 패턴들과 정렬시키는 단계; 레이저 빔으로 상기 칩 모듈을 조사하는 단계 - 상기 레이저 빔은 직각의 입사각으로 상기 제1 주표면에 닿음 -, 및 상기 레이저 빔에 의해 상기 제1 및 상기 제2 솔더 범프들을 리플로우시킴(reflowing)으로써, 상기 제1 및 상기 제2 솔더 범프들 및 상기 기판 상의 상기 대응하는 제1 및 제2 금속화 패턴들 간의 솔더 연결을 형성하는 단계를 포함한다. 상기 발명적 방법은 레이저 리플로우 프로세싱이 효율적이고 빠르게 칩 모듈을 기판에 솔더링하는 것을 가능하게 한다는 이점을 가진다.
실시예에 따르면, 상기 방법은 상기 칩 모듈을 테이프(tape)로부터 스텐실하는(stencilling) 단계 - 상기 테이프는 복수의 칩 모듈들을 포함함 -를 더 포함할 수 있다. 이 방법으로써, 제조 프로세스의 처리량은 대단히 향상될 수 있다.
실시예에서, 상기 칩 모듈은 RFIP 칩을 포함할 수 있고 상기 기판의 상기 제1 및 제2 금속화 패턴들은 RFID 안테나 구조를 형성할 수 있다. 이는 기판의 안테나 구조가 RFID 칩의 전기적 단자(terminal)들에 전기적으로 도전성 있게 연결되어야 하는 경우 RFID 트랜스폰더의 빠르고 효율적인 프로세싱을 가능하게 한다.
본 발명의 또 다른 측면은 본 발명에 따른 칩 모듈 및 RFID 안테나 구조를 구비하는 기판을 구비하고 상기 칩 모듈은 상기 RFID 안테나 구조에 솔더링된 독립 청구항 14에 따른 RFID 라벨과 관련된다. 상기 기판은 특히 직물 기판(textile substrate)일 수 있다.
추가적인 수정 및 변경이 종속 청구항에서 특징지어진다.
첨부된 도면은 본 발명의 추가적 이해를 제공하기 위해 포함된다. 도면은 본 발명의 실시예들을 예시하며 본 상세한 설명과 함께 본 발명의 원리를 설명하는 데 도움이 된다. 본 발명의 다른 실시예들 및 본 발명의 의도된 이점들 중 다수는, 이하의 상세한 설명을 참조하여 이들이 더 잘 이해되게 되는바, 쉽게 인식될 것이다. 도면의 구성요소는 상호 간에 반드시 실제 크기로 도시된 것은 아니다. 달리 언급되지 않는 한, 비슷한 참조 번호는 대응하는 유사한 부분을 가리킨다.
본 발명의 몇몇 실시예들이 첨부된 도면을 참조하여 더욱 상세하게 기술될 것이다.
도 1은 본 발명의 일 실시예에 따른 칩 모듈의 도식적인 예시를 도시한다.
도 2a는 본 발명의 추가적인 실시예에 따라 등각 뷰(in isometric view)로 도 1의 칩 모듈의 도식적인 예시를 도시한다.
도 2b는 본 발명의 추가적인 실시예에 따라 등각 뷰로 도 1의 칩 모듈의 도식적 예시를 도시한다.
도 3은 본 발명의 다른 실시예에 따른 칩 모듈의 도식적 예시를 도시한다.
도 4는 본 발명의 또 다른 실시예에 따른 칩 모듈의 도식적 예시를 도시한다.
도 5는 본 발명의 추가적인 실시예에 따라 등각 뷰로 도 4의 칩 모듈의 도식적 예시를 도시한다.
도 6은 본 발명의 또 다른 실시예에 따라 칩 모듈을 기판에 연결하기 위한 제조 장치의 도식적 예시를 도시한다.
도 7은 본 발명의 또 다른 실시예에 따라 칩 모듈을 기판에 연결하는 방법의 도식적 예시를 도시한다.
도 8은 본 발명의 또 다른 실시예에 따른 RFID 라벨의 도식적 예시를 도시한다.
특정 실시예들이 본 명세서에서 예시되고 서술되었으나, 도시되고 기술된 특정 실시예들을 다양한 대안적인 및/또는 균등한 구현들이 본 발명의 범위 및 사상에서 벗어나지 않으면서 대체할 수 있음은 통상의 기술자에 의해 인식될 것이다. 일반적으로, 본 명세서에서 논의된 특정 실시예들의 임의의 조정 또는 변경을 이 출원에 의해 포괄하고자 한다. 특히, 명시적으로 달리 표시되지 않은 경우, 본 명세서의 이하 부분에서 논의된 상이한 실시예들의 특정한 특징, 특색 및 특성은 조합될 수 있다.
도 1은 칩 모듈(10)의 도식적 예시를 도시한다. 칩 모듈(10)은 이하에서 상부표면(top surface)으로서 나타낸 제1 주표면(main surface)(1a) 및 이하에서 하부표면(bottom surface)으로서 나타낸 제2 주표면(1b)을 구비한 캐리어(carrier)(1)를 포함할 수 있는데, 하부표면(1b)은 상부표면(1a)에 대향한다. 캐리어(1)는 전기적 격리 재료(electrically isolating material)를 포함할 수 있다. 캐리어(1)는 예를 들어 반도체 재료 또는 대안적으로 FR4와 같은 유리섬유 보강 에폭시 재료(fiberglass reinforced epoxy material)를 포함할 수 있다. 캐리어(1)가 가령 폴리에스테르, 폴리이미드, 폴리에터이미드(polyetherimide) 또는 폴리에틸렌 나프탈레이트(naphthalate)와 같은 플렉서블 기판 재료(flexible circuit material)를 포함하는 것이 가능할 수 있다. 칩 모듈(10)은 하부표면(1b) 상에 구성된 금속화 층(metallization layer)(2)을 더 포함할 수 있다. 종래의 증착 수단에 의해, 예컨대 갈바닉 증착(galvanic deposition), 전기도금(electroplating), 물리적 기상 증착(Physical Vapour Deposition: PVD), 화학적 기상 증착(Chemical Vapour Deposition: CVD), 스퍼터링(sputtering) 또는 유사한 증착 기법들에 의해, 금속화 층(2)은 캐리어(1)의 하부표면(1b) 상에 증착될 수 있다. 금속화 층(2)은 또한 캐리어(1)에 본딩된(bonded) 금속 시트(metal sheet)일 수 있다. 금속화 층(2)은 예를 들어 구리(copper) 층 또는 구리 시트를 포함할 수 있다. 금속화 층(2)의 표면 상의 산화 효과를 감소시키기 위해 금속화 층(2)은 은(silver) 또는 금(gold)으로 코팅될 수 있다.
칩 모듈(10)은 상부표면(1a)으로부터 캐리어(1) 내에 구성된 제1 리세스 구조(recess structure)(4)를 더 포함할 수 있다. 제1 리세스 구조(4)는 예를 들어 실질적으로 칩 모듈(10)의 중심 부분에 구성될 수 있다. 제1 리세스 구조(4)는 임의의 원하는 형상 및 크기를 구비할 수 있다. 특히, 제1 리세스 구조(4)는 제1 리세스 구조(4) 내에 칩(5)을 하우징하도록 규모가 구성될(dimensioned) 수 있다. 칩(5)은 가령 RFID 칩일 수 있다. 칩(5)은 제1 리세스 구조(4) 내에 구성될 수 있다. 일 실시예에서, 제1 리세스 구조(4)는 캐리어(1)의 총 깊이를 초과하지 않는 기 설정된 깊이까지 캐리어 재료 내로 리세스될(recessed) 수 있다. 이 경우, 칩(5)은 제1 리세스 구조(4)의 하부에 직접 부착될 수 있다. 일 실시예에서, 제1 리세스 구조(4)는 캐리어(1)를 통하는 쓰루홀(throughhole)을 형성하도록 캐리어 재료 내에 구성될 수 있다. 이 경우, 칩(5)은 전기적 격리 부착 층(electrically isolating adhesive layer)(5a)에 의해서 금속화 층(2)에 결합될 수 있다.
칩 모듈(10)은 금속화 층(2) 상에 구성된 전기적 도전성 연결 재료(electrically conductive connecting material), 특히 솔더 재료(solder material)를 더 포함할 수 있다. 전기적 도전성 연결 재료는 가령 솔더 범프(solder bump)(3a, 3b)로서 증착될 수 있다. 도 1에서 두 솔더 범프(3a, 3b)가 예시적으로 도시되었으나, 임의의 다른 수의 솔더 범프가 마찬가지로 가능하다. 솔더 범프(3a, 3b)는 칩 모듈(10)의 에지(edge) 부분에 구성될 수 있다. 특히, 솔더 범프(3a, 3b)는 제1 리세스 구조(4) 내에 칩(5)이 구성된 중심 부분 아래 위치되지 않은 칩 모듈(10)의 구역 내에 구성될 수 있다. 솔더 재료 대신, 솔더 범프(3a, 3b)와 유사한 연결 범프(connection bump)를 형성할 수 있는 다른 연결 재료, 가령 전기적 도전성 접착제(electrically conductive glue)를 사용하는 것도 가능하다.
칩 모듈(10)을 기판(미도시)에 솔더링하기 위해, 레이저 빔(L)이 사용되어 칩 모듈(10)을 조사할 수 있다. 레이저 빔(L)은 수직의 또는 실질적으로 수직의 입사각으로 캐리어(1)의 상부표면(1a)으로 향하게 될 수 있다. 레이저 빔(L)의 에너지는 캐리어(1)의 본체(main body)를 통해 금속화 층(2)으로 전달될 수 있다. 칩 모듈(10)은 솔더 범프(3a, 3b)가 침착된 하부표면(1b) 상의 구역에 직접적으로 대향하여 놓인 상부표면(1a)의 구역에서 조사될 수 있다. 그러한 방식으로, 레이저 빔(L)의 에너지는 캐리어(1)를 통해 전달되고 금속화 층(2) 및 솔더 범프(3a, 3b)를 뜨겁게 함으로써, 솔더 또는 연결 재료를 리플로우시킨다(reflowing). 리플로우된 솔더 재료가 사용되어 칩 모듈(10)을 솔더 범프(3a, 3b) 아래의 기판에 솔더링할 수 있다.
도 2a 및 도 2b는 본 발명의 추가적 실시예에 따라 등각 뷰(isometric view)로 도 1의 칩 모듈의 도식적인 예시를 도시한다. 도 2a는 칩 모듈(10)의 상부표면(1a) 상의 등각 뷰를 도시하는 반면, 도 2b는 칩 모듈(10)의 하부표면(1b) 상의 등각 뷰를 도시한다.
예를 들어 도 2b에 도시된 바와 같이, 금속화 층(2)은 제1 및 제2 금속화 구조(2a 및 2b)를 형성하도록 패턴화될(patterned) 수 있다. 제1 및 제2 금속화 구조(2a 및 2b)는 서로 전기적으로 격리되도록 패턴화될 수 있다. 제1 및 제2 금속화 구조(2a 및 2b)는 가령 하부표면(1b) 상의 칩 모듈(10)의 에지 부분을 걸쳐 연장되는 연속적인 금속화 부재로써 및 연속적인 금속화 부재로부터 칩 모듈(10)의 중심 부분으로 연장되는 연장되는 금속화 영역(metallization land)으로써 패턴화될 수 있다. 제1 및 제2 금속화 구조(2a 및 2b) 각각의 금속화 영역은 칩 모듈(10)의 대향하는 측 상에 구성될 수 있다. 도 2a 및 도 2b의 제1 및 제2 금속화 구조(2a 및 2b)의 형상 및 치수는 단지 예시적이며, 제1 및 제2 금속화 구조(2a 및 2b)의 임의의 다른 형상, 크기 및 구조가 마찬가지로 가능할 수 있다.
제1 리세스 구조(4) 안의 칩(5)은 제1 및 제2 금속화 구조(2a 및 2b)에 전기적으로 연결될 수 있다. 그 전기적 연결은 예컨대 칩(5)의 단자들로부터 제1 및 제2 금속화 구조(2a 및 2b) 각각으로 연장되는 와이어 본드(미도시)에 의해 수립될 수 있다. 예를 들어, 제1 와이어 본드가 칩(5)의 제1 단자에, 그리고 제1 금속화 구조(2a)의 금속화 영역에 연결될 수 있다. 제2 와이어 본드가 칩(5)의 제2 단자에, 그리고 제2 금속화 구조(2b)의 금속화 영역에 연결될 수 있다.
추가적인 층(미도시)이 금속화 층(2) 및 캐리어(1) 사이에 제공될 수 있다. 예를 들어, 포토레지스트 층이 금속화 층(2) 및 캐리어(1) 사이에 제공될 수 있다. 캐리어(1)는 가시광선, 자외선 및/또는 적외선에 대해 실질적으로 투광성이 있는(transparent) 재료를 포함할 수 있다. 특히, 캐리어(1)는 캐리어(1)를 거쳐 가이딩되는 레이저 빔(L)에 대해 높은 투과계수(transmission coefficient) 내지 투과도(transmittance)를 가지는 재료를 포함할 수 있다. 레이저 빔(L)은 레이저 빔(LT)이 캐리어(1)를 거치면서 실질적으로 에너지 손실 없이 전송될 수 있다. 그러면, 포토레지스트 층은 낮은 전송도, 즉 레이저 빔(LT)에 대해 높은 흡수도(absorbance)를 갖는 재료를 포함할 수 있다. 솔더 범프(3)에 대한 레이저 리플로우 솔더링 프로세스를 수행하기 위해 칩 모듈(10)을 조사하도록 사용되는 레이저 빔(L)은 더 빠르게 솔더 범프(3)를 뜨겁게 할 수 있는데, 레이저 에너지의 대부분이 캐리어(1)를 거쳐 전송되고 금속화 층(2) 및 솔더 범프(3) 근처에서 포토레지스트 층 내에 축적되기 때문이다.
도 3은 칩 모듈(20)의 도식적 예시를 도시한다. 칩 모듈(20)은 추가적인 리세스 구조(6a, 6b)가 캐리어(1) 내에 형성된다는 점에서 칩 모듈(10)과 상이하다. 제2 리세스 구조(6a)는 캐리어(1)의 에지 부분에 상부표면(1a)으로부터 하부표면(1b)을 향해 형성된다. 제3 리세스 구조(6b)는 제2 리세스 구조(6a)가 상부표면(1a)으로부터 하부표면(1b)을 향해 형성된 에지 부분에 대향하는 캐리어(1)의 에지 부분에 형성된다. 리세스 구조(6a, 6b)는 캐리어(1)의 두께보다 작은 깊이로 형성될 수 있다. 대안적으로, 리세스 구조(6a, 6b)는 캐리어(1)의 본체를 통하는 비아들, 즉 캐리어(1)의 전체 두께를 거쳐 연장되는 비아들로서 형성될 수 있다. 리세스 구조(6a, 6b)를 거쳐 가이딩되는 레이저 빔(L)의 흡수도를 증가시키기 위해 리세스 구조(6a, 6b)의 하부는 포토레지스트로 코팅될 수 있다.
도 4는 칩 모듈(30)의 도식적 예시를 도시한다. 칩 모듈(30)은 추가적인 리세스 구조(6a, 6b)가 캐리어(1)를 거쳐서 또한 금속화 층(2)을 거쳐서 비아로서 형성된다는 점에서 칩 모듈(20)과 상이하다. 다시 말해, 리세스 구조(6a, 6b)는 캐리어(1)의 상부표면(1a)으로부터 캐리어(1)의 전체 두께를 거쳐 또한 금속화 층(2)의 전체 두께를 거쳐 칩 모듈(30)의 하부표면(1b)으로 연장된다. 금속화 층(2) 상에 침착된 솔더 범프(3a, 3b)는 바람직하게는 각각 리세스 구조(6a, 6b)에 의해 형성된 비아의 출구에 걸쳐 하부표면(1b) 상에 구성될 수 있다.
제2 및 제3 리세스 구조들(6a, 6b)은 임의의 형상 및 크기를 가질 수 있다. 예컨대, 도 4의 칩 모듈(30)의 등각 뷰를 도시하는 도 5에서 도식적으로 보인 바와 같이, 제2 및 제3 리세스 구조들(6a, 6b)은 원형의 형상을 가질 수 있고 캐리어(1) 및/또는 금속화 층(2)을 거쳐 연장되는 원통형 튜브로서 형성된다.
도 6은 칩 모듈을 기판(47)에 연결하기 위한 제조 장치(40)의 도식적 예시를 도시한다. 예컨대, 칩 모듈(10)이 도 6에 도시되나, 앞서 상술된 것과 같은 임의의 다른 칩 모듈(10, 20 또는 30) 역시 사용될 수 있다. 제조 장치(40)는 활성 레이저 부분(active laser portion)(41a)을 구비한 레이저 디바이스(laser device)(41), 스텐실링 디바이스(stencilling device)(42), 스텐실링 마스크(stencilling mask)(45) 및 베이스 플레이트(base plate)(46)를 포함할 수 있다. 레이저 디바이스(41) 및 스텐실링 디바이스(42)는 가이딩 하우징(guiding housing)(43)에 의해 서로에 대해 정렬될 수 있다. 스텐실링 디바이스(42)는 스텐실 헤드(stencil head)(44)를 포함할 수 있다. 스텐실 헤드(44)는 복수의 중공 구조(hollow structure)(44a)를 포함할 수 있는데, 이를 통해 활성 레이저 부분(41a)으로부터의 레이저 빔(L)이 칩 모듈(10)을 향해 가이딩될 수 있다.
칩 모듈(10)은 인접하여 서로 연결된 복수의 칩 모듈(10)을 포함하는 테이프(tape)로서 제공될 수 있다. 예를 들어, 테이프는 다수의 평행한 열의 칩 모듈(10)을 포함할 수 있고 테이프는 제조 장치(40)의 동작 동안 스텐실링 마스크(45)를 거쳐 가이딩될 수 있다.
제조 장치의 동작은 도 7에 도식적으로 예시된 방법(50)과 함께 설명될 것이다. 방법(50)은 제1 단계(50)에서 기판(47) 상에 칩 모듈을 배치하는 것을 포함한다. 이는 그 칩 모듈을 복수의 칩 모듈을 포함하는 테이프로부터 스텐실하는 것(stencilling)에 의해 수행될 수 있다. 도 1 내지 도 5와 함께 앞서 보여진 칩 모듈(10, 20 또는 30) 중 임의의 칩 모듈이 도 7의 방법(50)에서 사용될 수 있다.
칩 모듈은 칩 모듈의 제2 주표면(1b)이 기판(47)을 향하도록 스텐실링 마스크(45) 내에 구성될 수 있다. 기판(47)은 예컨대 금속화 구조가 구성되어 있는 직물 기판(47)일 수 있다. 금속화 구조는 예컨대 RFID 안테나 구조일 수 있다. 칩 모듈들(10)을 구비한 테이프로부터 칩 모듈(10)을 스텐실하기 위해 스텐실링 헤드(44)는 가이딩 하우징(43)을 따라 내려질 수 있다. 테이프로부터 절삭된 칩 모듈(10)은 스텐실링 헤드(44) 내 채널(42a)을 통해 적용된 과소압력(underpressure)에 의해 스텐실링 헤드(44)에 맞서 유지될 수 있다.
칩 모듈(10)은 제2 단계(52)에서 칩 모듈(10)의 제1 솔더 범프(3a) 및 제2 솔더 범프(3b)를 기판(47) 상의 대응하는 제1 및 제2 금속화 패턴과 정렬시킴(aligning)으로써 정렬될 수 있다. 제3 단계(53)에서, 칩 모듈(10)은 레이저 빔(L)으로 조사될 수 있는데, 레이저 빔(L)은 스텐실링 헤드(44)의 중공 구조(44a)를 거쳐 가이딩되고 따라서 제1 주표면(1a)에 수직 또는 실질적으로 수직의 입사각으로 닿는다. 레이저 디바이스(41)는 하나 이상의 레이저 펄스를 칩 모듈(10)에 인가하도록 제어될 수 있는데, 레이저 펄스의 에너지는 제4 단계(54)에서 제1 및 제2 솔더 범프를 리플로우시키도록 제어된다. 이로써 제1 및 제2 솔더 범프(3a, 3b) 및 기판(47) 상의 대응하는 제1 및 제2 금속화 패턴 간의 솔더 연결이 형성될 수 있다.
칩 모듈을 기판에 연결하기 위한 시스템은 칩 모듈을 기판 상에 배치하기 위한 수단 - 칩 모듈의 제2 주표면은 기판을 향함 -, 칩 모듈의 제1 솔더 범프 및 제2 솔더 범프를 기판 상의 대응하는 제1 및 제2 금속화 패턴과 정렬시키기 위한 수단, 레이저 빔으로 칩 모듈을 조사하기 위한 수단 - 레이저 빔은 제1 주표면에 수직의 입사각으로 닿음 -, 및 레이저 빔에 의해 제1 및 제2 솔더 범프들을 리플로우시킴으로써, 제1 및 제2 솔더 범프들 및 기판 상의 대응하는 제1 및 제2 금속화 패턴들 간의 솔더 연결을 형성하기 위한 수단을 포함할 수 있다.
도 8은 예컨대 도 6 및 도 7에 도시된 바와 같이 제조 장치(40)에서 방법(50)을 사용함으로써 제조된 RFID 라벨(60)의 도식적 예시를 도시한다. RFID 라벨(60)은, 도 1 내지 도 5와 함께 상술된 바와 같이, 기판(62)의 표면 상의 금속화 패턴(62)에 솔더링된 칩 모듈(10, 20 또는 30)에 의해 형성된다. 기판(62)은 예컨대 기판(47)과 동일한 기판, 특히 직물 기판일 수 있다. 금속화 패턴(62)은 캐리어(1)의 리세스 구조(4) 내에 구성된 RFID 칩(5)을 위한 RFID 안테나로서 역할을 하는 RFID 안테나 구조를 형성할 수 있다. 솔더링 연결은 각각 도 8에서 실질적으로 편평한 구조로 도시된 리플로우된 솔더링 범프(3a 및 3b)에 의해 획득될 수 있다.
본 발명의 실시예의 특정 특징이 여러 실시예들 중 단지 하나에 대해 개시되었을 수 있으나, 그 특징은 임의의 주어진 또는 특정 애플리케이션에 대해 유리하고 원하는 것일 수 있는 다른 실시예의 하나 이상의 다른 특징과 조합될 수 있다. 더욱이, "구비하다", "가지다", "함께", 또는 이의 다른 변형인 용어가 상세한 설명에서나 청구항에서나 사용되는 한, 그러한 용어들은 "포함하다"라는 용어와 유사한 방식으로 포괄적인 것으로 의도된다. "결합된" 및 "연결된"이라는 용어는 파생어와 더불어 사용되었을 수 있다. 이 용어들은 두 컴포넌트가 그들이 직접적인 물리적 또는 전기적 접촉을 하고 있는지 아닌지에 관계없이 함께 동작하거나 서로 상호작용하는 것을 가리키는 데 사용되었을 수 있음이 이해되어야 한다. 또한, "상부", "하부", "좌측", "우측", "더 아래의", "더 위의" 및 유사한 용어들과 같이, 도면에 묘사된 실시예들의 특징, 구성요소 또는 컴포넌트의 공간적 구성과 관련하여 앞서 언급된 설명에서 사용된 임의의 용어는 더 용이한 이해의 목적을 위해서만 사용되고 어떠한 방식으로든 본 발명을 제한하기 위해 의도된 것이 아니다.

Claims (15)

  1. 제1 주표면(main surface)(1a) 및 상기 제1 주표면(1a)에 대향하는 제2 주표면(1b)을 구비한 캐리어(carrier)(1);
    상기 제1 주표면(1a) 내에서 상기 캐리어(1) 내에 구성된 제1 리세스 구조(recess structure)(4);
    상기 캐리어(1)의 상기 제1 리세스 구조(4) 내에 구성된 칩(5); 및
    상기 캐리어(1)의 상기 제2 주표면 상에 증착된 패턴화된 금속화 층(patterned metallization layer)(2)을 포함하고,
    상기 금속화 층은 제1 금속화 구조(metallization structure)(2a) 및 제2 금속화 구조(2b)를 구비하고, 상기 제1 금속화 구조(2a)는 상기 제2 금속화 구조(2b)로부터 전기적으로 격리되며, 상기 칩은 상기 제1 금속화 구조(2a) 및 상기 제2 금속화 구조(2b)에 전기적으로 연결되는,
    칩 모듈(10; 20; 30).
  2. 청구항 1에 있어서,
    상기 캐리어(1)는 가시광선, 자외선 및 적외선 중 적어도 하나에 대해 투광성이 있는(transparent) 재료를 포함하는,
    칩 모듈(10; 20; 30).
  3. 청구항 1 및 청구항 2 중 어느 하나에 있어서,
    상기 제1 금속화 구조(2a)에 대향하여 상기 제1 주표면(1a) 내에서 상기 캐리어(1) 내에 구성된 제2 리세스 구조(6a); 및
    상기 제2 금속화 구조(2b)에 대향하여 상기 제1 주표면(1a) 내에서 상기 캐리어(1) 내에 구성된 제3 리세스 구조(6b)를 더 포함하는,
    칩 모듈(10; 20; 30).
  4. 청구항 3에 있어서,
    상기 제2 및 상기 제3 리세스 구조들(6)은 상기 제1 주표면(1a)으로부터 상기 제2 주표면(1b)으로 상기 캐리어(1)를 거쳐 연장되는 비아(via)들인,
    칩 모듈(10; 20; 30).
  5. 청구항 4에 있어서,
    상기 비아들(6)은 상기 제1 및 상기 제2 금속화 구조들(2a, 2b)을 거쳐 연장되는,
    칩 모듈(10; 20; 30).
  6. 청구항 1 내지 청구항 5 중 어느 하나에 있어서,
    상기 제1 및 상기 제2 금속화 구조들(2a, 2b)은 각각 상기 제2 주표면(1b) 상에서 상기 칩 모듈(10)의 에지(edge) 부분에 걸쳐 연장되는 연속적인 금속화 부재(metallization member)로써 및 상기 연속적인 금속화 부재로부터 상기 칩 모듈(10)의 중심 부분을 향해 연장되는 금속화 영역(metallization land)으로써 패턴화된,
    칩 모듈(10; 20; 30).
  7. 청구항 1 내지 청구항 6 중 어느 하나에 있어서,
    상기 금속화 층(2) 및 상기 캐리어(1) 사이에 구성된 포토레지스트 층(photoresist layer)을 더 포함하는,
    칩 모듈(10; 20; 30).
  8. 청구항 1 내지 청구항 7 중 어느 하나에 있어서,
    상기 리세스 구조(4) 내 상기 칩(5)은 몰드 재료(mold material)로 몰딩된,
    칩 모듈(10; 20; 30).
  9. 청구항 1 내지 청구항 8 중 어느 하나에 있어서,
    상기 칩(5)은 RFID 칩인,
    칩 모듈(10; 20; 30).
  10. 청구항 1 내지 청구항 9 중 어느 하나에 있어서,
    상기 제1 금속화 구조(2a) 상에 구성된 제1 솔더 범프(solder bump)(3); 및
    상기 제2 금속화 구조(2b) 상에 구성된 제2 솔더 범프(3)를 더 포함하는,
    칩 모듈(10; 20; 30).
  11. 칩 모듈(10; 20; 30)을 기판에 연결하는 방법(50)에 있어서,
    상기 칩 모듈(10; 20; 30)은 제1 주표면(1a) 및 상기 제1 주표면(1a)에 대향하는 제2 주표면(1b)을 구비한 캐리어(carrier)(1) 및 상기 캐리어(1)의 상기 제2 주표면 상에 증착된 패턴화된 금속화 층(2)를 포함하고, 상기 금속화 층(2)은 제1 솔더 범프(3a)가 부착된 제1 금속화 구조(2a) 및 제2 솔더 범프(3b)가 부착된 제2 금속화 구조(2b)를 구비하며,
    상기 방법은
    상기 칩 모듈(10; 20; 30)을 기판(47; 61) 상에 배치하는(51) 단계 - 상기 칩 모듈(10; 20; 30)의 상기 제2 주표면(1b)은 상기 기판(47; 61)을 향함 -;
    상기 칩 모듈(10; 20; 30)의 상기 제1 솔더 범프(3a) 및 상기 제2 솔더 범프(3b)를 상기 기판(47; 61) 상의 대응하는 제1 및 제2 금속화 패턴들(62)과 정렬시키는(52) 단계;
    레이저 빔(L)으로 상기 칩 모듈(10; 20; 30)을 조사하는(53) 단계 - 상기 레이저 빔(L)은 직각의 입사각으로 상기 제1 주표면(1a)에 닿음 -; 및
    상기 레이저 빔(L)에 의해 상기 제1 및 상기 제2 솔더 범프들(3a, 3b)을 리플로우시킴(reflowing)(54)으로써, 상기 제1 및 상기 제2 솔더 범프들(3a, 3b) 및 상기 기판(47; 61) 상의 상기 대응하는 제1 및 제2 금속화 패턴들(62) 간의 솔더 연결(solder connection)을 형성하는 단계를 포함하는,
    방법(50).
  12. 청구항 11에 있어서,
    상기 칩 모듈(10; 20; 30)을 테이프(tape)로부터 스텐실하는(stencilling) 단계 - 상기 테이프는 복수의 칩 모듈들(10; 20; 30)을 포함함 - 를 더 포함하는,
    방법(50).
  13. 청구항 11 및 청구항 12 중 어느 하나에 있어서,
    상기 칩 모듈(10; 20; 30)은 RFIP 칩(5)을 포함하고 상기 기판(47; 61)의 상기 제1 및 제2 금속화 패턴들(62)은 RFID 안테나 구조를 형성하는,
    방법(50).
  14. 청구항 9에 따른 칩 모듈(10; 20; 30); 및
    RFID 안테나 구조(62)를 구비한 기판(61)을 포함하고,
    상기 칩 모듈(10; 20; 30)은 상기 RFID 안테나 구조(62)에 솔더링된,
    RFID 라벨(label)(60).
  15. 청구항 14에 있어서,
    상기 기판(61)은 직물 기판(textile substrate)인,
    RFID 라벨(label)(60).
KR1020147005852A 2011-08-25 2012-08-07 Rfid 칩 모듈 KR101609167B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP11178848.5A EP2562692B1 (en) 2011-08-25 2011-08-25 RFID chip module
EP11178848.5 2011-08-25
PCT/EP2012/065433 WO2013026697A1 (en) 2011-08-25 2012-08-07 Rfid chip module

Publications (2)

Publication Number Publication Date
KR20140053275A true KR20140053275A (ko) 2014-05-07
KR101609167B1 KR101609167B1 (ko) 2016-04-05

Family

ID=46640685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147005852A KR101609167B1 (ko) 2011-08-25 2012-08-07 Rfid 칩 모듈

Country Status (11)

Country Link
US (2) US9208426B2 (ko)
EP (1) EP2562692B1 (ko)
JP (1) JP5837982B2 (ko)
KR (1) KR101609167B1 (ko)
CN (1) CN103765446B (ko)
BR (1) BR112014003401A2 (ko)
CA (1) CA2843203A1 (ko)
ES (1) ES2439508T3 (ko)
HK (1) HK1177299A1 (ko)
RU (1) RU2581941C2 (ko)
WO (1) WO2013026697A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180060791A (ko) * 2016-11-29 2018-06-07 현대오트론 주식회사 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8188927B1 (en) 2008-03-11 2012-05-29 Impinj, Inc. RFID tag assembly methods
US9846833B1 (en) 2013-02-25 2017-12-19 Impinj, Inc. High-speed RFID tag assembly using impulse heating
US11288564B1 (en) 2008-03-11 2022-03-29 Impinj, Inc. High-speed RFID tag assembly using impulse heating
EP2562692B1 (en) * 2011-08-25 2013-10-09 Textilma Ag RFID chip module
WO2014096140A1 (de) * 2012-12-19 2014-06-26 Forster Rohner Ag Bauelement, verfahren zur herstellung eines bauelements, bauelementanordnung, sowie verfahren zum applizieren eines bauelements
EP3251473B1 (en) * 2015-01-27 2018-12-05 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Flexible device module for fabric layer assembly and method for production
FR3039299B1 (fr) * 2015-07-21 2017-08-11 Systemes Et Tech Identification (Stid) Dispositif de radio-identification pour un element a identifier de forme tubulaire en environnement contraignant
US10411329B2 (en) 2016-01-20 2019-09-10 Apple Inc. Packaged devices with antennas
CN107545290A (zh) * 2016-06-24 2018-01-05 苏州赛尼诗电子科技有限公司 Rfid电子标签制作方法
DE102016123180A1 (de) * 2016-11-30 2018-05-30 Gottfried Wilhelm Leibniz Universität Hannover Verfahren zum Verbinden eines Halbleiterbauelements mit einem Gegenstück sowie Anordnung mit einem Halbleiterbauelement
US11913143B2 (en) 2019-03-08 2024-02-27 Apple Inc. Fabric with electrical components
RU199004U1 (ru) * 2019-08-09 2020-08-06 Общество с ограниченной ответственностью "Вендинг Трейд" Rfid антенна
US10970613B1 (en) 2019-09-18 2021-04-06 Sensormatic Electronics, LLC Systems and methods for providing tags adapted to be incorporated with or in items
US11443160B2 (en) 2019-09-18 2022-09-13 Sensormatic Electronics, LLC Systems and methods for laser tuning and attaching RFID tags to products
US11055588B2 (en) 2019-11-27 2021-07-06 Sensormatic Electronics, LLC Flexible water-resistant sensor tag
US11755874B2 (en) 2021-03-03 2023-09-12 Sensormatic Electronics, LLC Methods and systems for heat applied sensor tag
US11869324B2 (en) 2021-12-23 2024-01-09 Sensormatic Electronics, LLC Securing a security tag into an article

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172303A (en) * 1990-11-23 1992-12-15 Motorola, Inc. Electronic component assembly
EP0688050A1 (fr) * 1994-06-15 1995-12-20 Philips Cartes Et Systemes Procédé d'assemblage de carte à circuit intégré et carte ainsi obtenue
JP3506002B2 (ja) * 1997-07-28 2004-03-15 松下電工株式会社 プリント配線板の製造方法
DE19732915C1 (de) * 1997-07-30 1998-12-10 Siemens Ag Verfahren zur Herstellung eines Chipmoduls
US6376769B1 (en) 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
US6717819B1 (en) * 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same
US6759266B1 (en) * 2001-09-04 2004-07-06 Amkor Technology, Inc. Quick sealing glass-lidded package fabrication method
US7253735B2 (en) * 2003-03-24 2007-08-07 Alien Technology Corporation RFID tags and processes for producing RFID tags
JP2004333650A (ja) * 2003-05-01 2004-11-25 Brother Ind Ltd 無線識別ラベル用シート部材
DE10356153B4 (de) * 2003-12-02 2010-01-14 Infineon Technologies Ag Modul für kontaktlose Chipkarten oder Identifizierungssysteme
JP4876656B2 (ja) * 2006-03-22 2012-02-15 大日本印刷株式会社 Ｉｃカードの向き検査方法、ｉｃカードの向き検査装置及びｉｃカードの向き検査プログラム
US8608080B2 (en) * 2006-09-26 2013-12-17 Feinics Amatech Teoranta Inlays for security documents
US7979975B2 (en) * 2007-04-10 2011-07-19 Feinics Amatech Teavanta Methods of connecting an antenna to a transponder chip
JP2009140087A (ja) * 2007-12-04 2009-06-25 Kyodo Printing Co Ltd 情報記録媒体及びその製造方法
US8522431B2 (en) * 2008-01-09 2013-09-03 Féines Amatech Teoranta Mounting and connecting an antenna wire in a transponder
US8613132B2 (en) * 2009-11-09 2013-12-24 Feinics Amatech Teoranta Transferring an antenna to an RFID inlay substrate
CN102129599B (zh) * 2011-03-11 2015-05-20 江苏中科方盛信息科技有限公司 Uhf带宽rfid洗涤专用标签及其设计制作方法
EP2562692B1 (en) * 2011-08-25 2013-10-09 Textilma Ag RFID chip module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180060791A (ko) * 2016-11-29 2018-06-07 현대오트론 주식회사 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지

Also Published As

Publication number Publication date
US9542636B2 (en) 2017-01-10
RU2014110523A (ru) 2015-09-27
WO2013026697A1 (en) 2013-02-28
RU2581941C2 (ru) 2016-04-20
EP2562692B1 (en) 2013-10-09
HK1177299A1 (en) 2013-08-16
US9208426B2 (en) 2015-12-08
CN103765446A (zh) 2014-04-30
CN103765446B (zh) 2017-02-15
US20140210078A1 (en) 2014-07-31
JP5837982B2 (ja) 2015-12-24
EP2562692A1 (en) 2013-02-27
ES2439508T3 (es) 2014-01-23
JP2014524625A (ja) 2014-09-22
BR112014003401A2 (pt) 2017-03-01
CA2843203A1 (en) 2013-02-28
KR101609167B1 (ko) 2016-04-05
US20150262053A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
KR101609167B1 (ko) Rfid 칩 모듈
US5250469A (en) IC mounting circuit substrate and process for mounting the IC
US8035033B2 (en) Wiring substrate with plurality of wiring and insulating layers with a solder resist layer covering a wiring layer on the outside of outer insulating layer but exposing the holes in the outer insulating layer
US20010005600A1 (en) Method of manufacturing semiconductor device including semiconductor elements mounted on base plate
US10847478B2 (en) Method of forming an electronic device structure having an electronic component with an on-edge orientation and related structures
KR102655516B1 (ko) 부착 위치가 개선되는 마스크 설계
US11018288B2 (en) Metal-base substrate and semiconductor device
CN203423183U (zh) 电子设备及用于电子设备的透镜组件
US9576917B1 (en) Embedded die in panel method and structure
CN102655715A (zh) 柔性印刷电路板及其制造方法
US12041728B2 (en) Selective soldering with photonic soldering technology
KR102152865B1 (ko) 인쇄회로기판, 이를 포함하는 패키지 기판 및 이의 제조 방법
KR101870421B1 (ko) Ems 안테나 모듈 및 그 제조방법과 이를 포함하는 반도체 패키지
CN206558502U (zh) 指纹传感器模组
KR101732813B1 (ko) 발광다이오드 어레이의 제조방법
KR102008803B1 (ko) 칩 패키지용 기판 및 그 제조방법
KR102669579B1 (ko) 인쇄회로기판 및 이를 포함하는 패키지 기판
TW202401515A (zh) 用於製造半導體裝置的方法
JP2011187699A (ja) 半導体装置およびその製造方法
KR20210146030A (ko) 패키지기판 및 이의 제조 방법
JP2015228234A (ja) 非接触通信媒体の製造方法、及びアンテナと回路装置の接続方法
KR20210128206A (ko) 인쇄회로기판 및 이의 제조 방법
JPH06252287A (ja) 半導体素子搭載用装置の製造法
JP2011187700A (ja) 半導体装置の製造装置
JPH08274215A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
LAPS Lapse due to unpaid annual fee