JP2015513005A - 細線回路の製造方法 - Google Patents

細線回路の製造方法 Download PDF

Info

Publication number
JP2015513005A
JP2015513005A JP2015502153A JP2015502153A JP2015513005A JP 2015513005 A JP2015513005 A JP 2015513005A JP 2015502153 A JP2015502153 A JP 2015502153A JP 2015502153 A JP2015502153 A JP 2015502153A JP 2015513005 A JP2015513005 A JP 2015513005A
Authority
JP
Japan
Prior art keywords
group
layer
conductive layer
copper
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015502153A
Other languages
English (en)
Other versions
JP5859167B2 (ja
Inventor
ニコルズ リチャード
ニコルズ リチャード
ジャン ドン
ジャン ドン
リーベル ハラルト
リーベル ハラルト
ブリューニング フランク
ブリューニング フランク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atotech Deutschland GmbH and Co KG
Original Assignee
Atotech Deutschland GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atotech Deutschland GmbH and Co KG filed Critical Atotech Deutschland GmbH and Co KG
Publication of JP2015513005A publication Critical patent/JP2015513005A/ja
Application granted granted Critical
Publication of JP5859167B2 publication Critical patent/JP5859167B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H05K3/387Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive for electroless plating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1646Characteristics of the product obtained
    • C23C18/165Multilayered product
    • C23C18/1653Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/20Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/2006Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/38Coating with copper
    • C23C18/40Coating with copper using reducing agents
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/022Electroplating of selected surface areas using masking means
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54Electroplating of non-metallic surfaces
    • C25D5/56Electroplating of non-metallic surfaces of plastics
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/20Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/2006Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
    • C23C18/2046Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment
    • C23C18/2053Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment only one step pretreatment
    • C23C18/2066Use of organic or inorganic compounds other than metals, e.g. activation, sensitisation with polymers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/20Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/28Sensitising or activating
    • C23C18/30Activating or accelerating or sensitising with palladium or other noble metal
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/38Coating with copper
    • C23C18/40Coating with copper using reducing agents
    • C23C18/405Formaldehyde
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0789Aqueous acid solution, e.g. for cleaning or etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0793Aqueous alkaline solution, e.g. for cleaning or etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0796Oxidant in aqueous solution, e.g. permanganate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本発明はプリント回路板、IC基板およびその種のものの製造における細線回路の製造のための方法に関する。前記方法は、ビルドアップ層(1)の平滑な表面上の第一の伝導層(10)、前記第一の伝導層の堆積後に形成される少なくとも1つの開口部(4)の粗面化された壁(5b)上の、電気伝導性ポリマー、コロイド状貴金属および電気伝導性カーボン粒子から選択される、第二の伝導層(11)を使用する。

Description

本発明はプリント回路板、IC基板およびその種のものの製造方法に関する。より特定には、本発明は細線回路の製造方法に関する。
背景技術
HDIプリント回路基板、IC基板、およびその種のものについて現在進行している小型化は、従来の方法、例えば印刷およびエッチング法による回路の形成よりも先進的な製造方法を必要とする。
当該技術分野で公知の細線回路の製造方法は、セミアディティブ法(SAP)であり、それは、ベアの誘電体ビルドアップ層(1)から出発し、前記誘電体ビルドアップ層(1)は、裏面の少なくとも一部の上に、例えばコンタクト領域(2)であり得る銅の領域を有し、且つ誘電体ビルドアップ層(1)の裏面に施与された第二の誘電体層(3)を有する。そのような基板を図1aに示す。少なくとも1つの開口部(4)、例えばブラインドのマイクロビアが、例えばレーザードリル加工によってビルドアップ層(1)中に形成され、それは、基板を通じてビルドアップ層(1)の裏面上の銅の領域(2)まで延びている(図1b)。ビルドアップ層(1)の誘電体表面を、次の段階においてデスミア工程に供し、そのことによりビルドアップ層(1)の上面(5a)が粗面化され、少なくとも1つの開口部(4)の誘電体側壁の表面(5b)が粗面化される(図1c)。
続く銅の無電解めっきのためには、粗面化した上面(5a)および粗面化した側壁(5b)を、貴金属含有活性剤の堆積によってさらに活性化することが必要である。次に、一般には銅製である導電性のシード層(6)を、無電解めっきによって、ビルドアップ層(1)の粗面化された上面(5a)および少なくとも1つの開口部(4)の粗面化された側壁(5b)上に堆積する(図1d)。かかる伝導層(6)は通常、0.8μm〜1.5μmの厚さを有し、それは、a) 続く銅の電気めっきのために粗面化された上面(5a)上で十分な電気伝導性をもたらすために、且つb) 銅の無電解めっきの間、少なくとも1つの開口部(4)の粗面化された側壁(5b)に十分な電気伝導性をもたらすことを確実にするために必要とされる。
その後、より厚い銅層(8)を、粗面化され且つ活性化されたビルドアップ層(1)の上面にパターニングされたレジスト層(7)の開口部、および粗面化され且つ活性化された少なくとも1つの開孔部(4)の誘電体壁に選択的に電気めっきする(図1e〜f)。パターニングされたレジスト層(7)を除去し(図1g)、且つ、電気めっきされた銅(8)によって覆われていない部分の伝導層(6)をディファレンシャルエッチングによって除去する(図1h)。そのようなプロセスは、例えばUS6278185号B1およびUS6212769号B1内に開示されている。
SAP法の1つの欠点は、伝導層(6)とビルドアップ層(1)の誘電体表面との間の密着性が弱いことである。弱い密着性は、後の製造工程またはプリント回路板の後の使用の際に、続く銅の電気めっきによって伝導層(6)上に形成される銅配線の望ましくない層間剥離をもたらしかねない。
さらには、ビルドアップ層(1)の上面に適用されるデスミア工程は、誘電体表面の粗面化を引き起こす。一方では、誘電体表面の粗面化は、誘電体表面と伝導層(6)との間の密着をもたらすために必要であり、他方では、ビルドアップ層(1)の粗面化された上面(5a)には、線幅および線間のスペースが10μm以下を有するような細線回路を形成することができない。
ビルドアップ層(1)の粗面化された上面は、電気めっきされた銅(8)によって被覆されない領域の伝導層(6)の部分を除去するための厳しいエッチング条件を必要とする。厳しいエッチング条件は、銅層(8)の望ましくない腐食をもたらすことがあり、且つ、所望の形状の電気めっきされた銅の造形を達成することができない。
平滑な誘電体表面上での第一の金属層の密着性を改善するための方法が、US2011/0247865号A1内に開示されている。めっき用触媒またはそれらの前駆体と相互作用し得るポリマーの密着層が平滑な誘電体層上に堆積され、それによって誘電体層と、その上に堆積された第一の金属層との間の密着性が高められる。前記のポリマーの密着層は、スミア、およびビアの形成の間に形成される他の望ましくない残留物をコンタクトパッドおよびビアの側壁から除去する際に攻撃される。この洗浄段階は、後の工程段階におけるビアのメタライゼーションのために必須である。従って、ポリマーの密着層/第一の金属層/ビアの側壁の界面で、望ましくないくさびが形成され、それによって平滑な誘電体表面上の第一の金属層の密着性が低減される。
発明の課題
従って、本発明の課題は、ビルドアップ層(1)の上面を粗面化することに起因する欠点を、前記粗面化された上面上に伝導層を堆積する前に回避するかまたは最小化する一方で、伝導層(6)とビルドアップ層(1)の上面との間の十分な密着性を提供する、細線回路の製造方法を提供することである。
発明の概要
この課題は、以下の段階を下記の順で含む、細線回路の製造方法によって解決される:
(i) 前面(1a)および裏面(1b)の表面領域を有する誘電体ビルドアップ層(1)を提供する段階、その際、裏面表面領域(1b)の少なくとも一部が銅領域(2)を含み、且つ、誘電体層(3)が前記裏面表面領域(1b)に施与されており、オルガノシラン化合物、置換ポルフィリン、銅前駆体化合物、および基板に結合するために適した化学的官能基を有する少なくとも1つの付着基を有するナノメートルサイズの酸化物粒子からなる群から選択される密着促進層(9)がビルドアップ層(1)の前面(1a)表面領域に施与されている、
(ii) 第一の伝導層(10)を密着促進層(9)の上に堆積する段階、
(iii) 第一の伝導層(10)、密着促進層(9)およびビルドアップ層(1)を通って少なくとも1つの銅領域へと延びる少なくとも1つの開口部(4)を形成する段階、
(iv) 少なくとも1つの開口部(4)の誘電体側壁および銅領域(2)を洗浄して、洗浄された側壁(5b)および洗浄された銅領域(2)を得る段階、
(v) 少なくとも洗浄された側壁(5b)上で第二の伝導層(11)を形成する段階、その際、第二の伝導層(11)は、電気伝導性のポリマー、貴金属を含むコロイド粒子、電気伝導性のカーボン粒子、および無電解めっきによって堆積される銅からなる群から選択される、
(vi) レジスト層(7)を第一の伝導層(10)上に、または、第二の伝導層(11)が無電解めっきによって堆積された銅である場合には第二の伝導層(11)上に施与し、且つ、前記レジスト層(7)をパターニングする段階、
(vii) 銅層(8)を電気めっきによって、パターニングされたレジスト層(7)の開口部内に堆積する段階、
(viii) パターニングされたレジスト層(7)を除去する段階、および
(ix) 第一の伝導層(10)、または第二の伝導層(11)が無電解めっきによって堆積された銅である場合には第二の伝導層(11)の、電気めっきされた銅層(8)によって被覆されていない部分を除去する段階。
第一の伝導層(10)は、ビルドアップ層(1)の前面(1a)表面領域に対して十分な密着性を示す。さらには、第一の伝導層(10)の堆積前にデスミア工程がビルドアップ層(1)の前面(1a)表面領域に適用されないので、且つ、第一の伝導層(10)が、少なくとも1つの開口部(4)の側壁および銅領域(2)の洗浄の際に保護層としても作用するので、ビルドアップ層(1)の平滑な前面(1a)表面領域が保持され、従って、例えば線幅および線間のスペースが10μm以下を有するような細線回路の形成が可能である。ビルドアップ層(1)の平滑な前面(1a)表面領域はまた、段階(vi)および(vii)においてパターニングされたレジスト層(7)によって被覆された第一の伝導層(10)の部分を段階(ix)において完全に除去するために穏やかなエッチング条件を使用することを可能にする。
従って、所望の形状の電気めっきされた銅の造形物が達成され、且つ第一の伝導層(10)とビルドアップ層(1)の前面(1a)表面との間の高い密着性が、少なくとも1つの開口部(4)の側壁および銅領域(2)の洗浄後に保持される。
図1は、従来技術の方法によるセミアディティブ法(SAP)を示す。 図2は、本発明による細線回路の製造方法を示す。
発明の詳細な説明
細線回路の製造方法を以下により詳細に記載する。ここで示される図は、工程の単なる説明である。該図は縮尺を合わせて描かれているわけではない、即ち、それらは、積層構造における実際の寸法または様々な層の造形を反映しているわけではない。同じ数字は、明細書を通して同様の要素を示す。
ここで、図2を参照して、本発明の好ましい実施態様によれば、有機材料または繊維強化有機材料、または粒子強化有機材料等、例えばエポキシ樹脂、ポリイミド、ビスマレイミドトリアジン(bismeleimide triazine)、シアネートエステル、ポリベンゾシクロブテン、またはそれらのガラス繊維複合材等から製造できる誘電体ビルドアップ層(1)が準備される。ビルドアップ層(1)は、前面(1a)および裏面(1b)を含む。ビルドアップ層(1)の前面(1a)は、密着促進層(9)を含む平滑な表面を有するベアの誘電体材料からなる。ビルドアップ層(1)の裏面(1b)の少なくとも一部に銅領域(2)が施与され、前記銅領域は、例えばコンタクトパッド、銅を充填されたスルーホールまたは銅を充填されたブラインドのマイクロビアであり得る。ビルドアップ層(1)の裏面(1b)に、第二の誘電体層(3)も施与される。そのような積層構造を図2aに示す。
ビルドアップ層(1)の前面(1a)に施与される密着促進層(9)は、非常に薄い層、例えばモノレイヤー、複数のモノレイヤーからなる層、またはビルドアップ層(1)前面(1a)の平滑な表面上に分布する密着促進物質のアイランドであってよい。密着促進層(9)は、ビルドアップ層(1)の平滑な前面(1a)と第一の伝導層(10)との間の十分な密着性を達成するために必要とされる。
好ましくは、ビルドアップ層(1)の前面(1a)の表面領域は、ビルドアップ層(1)の前記前面(1a)表面領域の平滑な表面を保持するためにデスミア法に供されない。その代わりに、ビルドアップ層(1)の上面は標準的な方法によって洗浄される。
次に、密着促進層(9)をビルドアップ層(1)の上面上に堆積する。適した堆積方法は、例えば、ディップコーティング、スピンコーティング、インクジェット印刷、スプレーコーティング、および気相堆積、例えば化学気相堆積(CVD)および物理気相堆積(PVD)である。
密着促進層(9)は、好ましくは、少なくとも1つのオルガノシラン化合物の堆積および酸化剤を用いた次の処理によって得られる層から選択され、有機分子は金属イオンに結合するように構成され、例えばWO2009/029863号A1内に開示される。好ましくは、有機分子は、大環状のプロリガンド、大環状の錯体、サンドイッチ配位錯体およびそれらのポリマーから選択される表面活性成分を含有する。最も好ましくは、この種の密着促進層(9)のための表面活性成分は、
置換ポルフィリン;
銅前駆体化合物の層、例えばUS2009/0004385号A1内に開示されるN−複素環式カルベン銅(I)化合物の層;
基板に結合するために適した化学的官能基を有する少なくとも1つの付着基を有する、1つまたはそれより多くのシリカ、アルミナ、チタニア、ジルコニア、酸化スズおよび酸化亜鉛粒子から選択されるナノメートルサイズの酸化物粒子
である。適した官能基は、例えば、アミノ基、カルボニル基、カルボキシル基、エステル基、エポキシ基、メルカプト基、ヒドロキシル基、アクリル基、メタクリル基、無水物基、酸ハロゲン化物基、ハロゲン基、アリル基、ビニル基、スチレン基、アリール基、アセチレン基、アジド基; 1〜3個の窒素原子を含有する5〜6員の複素環式炭化水素基; イソニコチンアミジル、ビピリジル、ニトリル、イソニトリル、およびチオシアネートである。そのような密着促進層(9)は、EP11191974.2号内に開示されている。
特に適した密着促進層(9)は、以下の段階を下記の順で含む方法によって形成できる:
(a) ビルドアップ層(1)の前面(1a)を少なくとも1つのオルガノシラン化合物を含む溶液で処理する段階、および随意に
(b) 前記前面(1a)を、酸化剤を含む溶液で処理する段階。
オルガノシラン化合物は、好ましくは式
(4-x)SiBx
[式中、
各々のAは独立して加水分解性基であり、
xは1〜3であり、且つ
各々のBは独立してC1〜C20−アルキル、アリール、アミノアリール、および式
n2n
[前記nは好ましくは0〜20、より好ましくは0〜8であり、
Xは好ましくはアミノ基、アミド基、ヒドロキシ基、アルコキシ基、ハロ基、メルカプト基、カルボキシ基、カルボキシエステル基、カルボキサミド基、チオカルボキサミド基、アシル基、ビニル基、アリル基、スチリル基、エポキシ基、エポキシシクロヘキシル基、グリシドキシ基、イソシアナト基、チオシアナト基、チオイソシアナト基、ウレイド基、チオウレイド基、グアニジノ基、チオグリシドキシ基、アクリロキシ基、メタクリロキシ基、カルボキシエステル、およびSi(OR)3 [前記RはC1〜C5−アルキル基である]からなる群から選択される]
によって表される官能基からなる群から選択される]
によって示される群から選択される。
より好ましくは、加水分解性基Aは、−OH、−OR2から選択され、前記R2はC1〜C5−アルキルおよび−OCOR3からなる群から選択され、前記R3はHまたはC1〜C5−アルキル基である。
前記式中の特定の類の化合物の例は、ビニルシラン、アミノアルキルシラン、ウレイドアルキルシランエステル、エポキシアルキルシランおよびメタクリロアルキルシランエステルであり、その際、反応性の有機官能基はそれぞれ、ビニル、アミノ、ウレイド、エポキシおよびメタクリルオキシである。ビニルシランの例は、ビニルトリクロロシラン、ビニルトリエトキシシラン、ビニルトリメトキシシラン、ビニル−トリス−(β(2)−メトキシエトキシ)シランおよびビニルトリアセトキシシランである。本発明において使用するために好ましいオルガノシランであるアミノアルキルシランの例としては、γ(3)−アミノプロピルトリエトキシシラン、γ−アミノプロピルトリメトキシシラン、N−β−(アミノエチル)−γ−アミノプロピルトリメトキシシラン、およびN’−(β−アミノエチル)−N−(β−アミノエチル)−γ−アミノ−プロピルトリメトキシシランである。適したウレイドアルキルシランエステルは、γ−ウレイドアルキルトリエトキシシランである一方、適したエポキシアルキルシランは、β−(3,4−エポキシクロヘキシル)−エチルトリメトキシシランおよびγ−グリシドキシプロピルトリメトキシシランである。有用なメタクリルオキシエステルは、γ−メタクリルオキシプロピルトリメトキシシランおよびγ−メタクリルオキシプロピル−トリス−(β−メトキシエトキシ)シランである。
少なくとも1つのオルガノシラン化合物は、モノマーのオルガノシラン化合物、またはオリゴマーのオルガノシラン化合物であって誘電体基板表面上への堆積に先立つ本発明によるモノマーのオルガノシラン化合物の(部分)加水分解および縮合によって得られるものであってよい。
オルガノシラン化合物の加水分解および縮合は当該技術分野でよく知られている。例えば、モノマーのオルガノシラン化合物は、酸性触媒、例えば酢酸、または希塩酸と反応し、モノマーのオルガノシラン化合物から誘導されるオリゴマーのオルガノシラン化合物の透明な溶液をもたらす。
本発明によりモノマーのオルガノシラン化合物を加水分解することによって誘導される前記のオリゴマーのシランは、本発明の範囲に含まれるものとする。
ビルドアップ層(1)の前面(1a)を、10秒〜10分の間の時間、15〜50℃の温度で少なくとも1つのオルガノシラン化合物を含む溶液と接触させる。
次に、ビルドアップ層(1)の前面(1a)を、酸化剤を含む溶液と随意に接触させる。
酸化剤は、過マンガン酸塩の酸性またはアルカリ性の水溶液、過酸化水素および硫酸またはクロム酸であってよい。
過マンガン酸塩のアルカリ性溶液、例えば過マンガン酸ナトリウムまたは過マンガン酸カリウムが好ましい。好ましくは、該溶液は20〜100g/lの過マンガン酸イオンおよび10〜40g/lの水酸化物イオンを含有する。好ましい水酸化物イオン源は、水酸化ナトリウムまたは水酸化カリウムである。
ビルドアップ層(1)の前面(1a)を、1〜30分の間、20〜95℃の温度で酸化剤を含む溶液と接触させて、平均表面粗さRa150nm未満を有する粗面化された表面をもたらす。
硬化段階は、随意に密着促進層(9)の堆積後に適用される。最高硬化温度は、25〜250℃の範囲、より好ましくは100〜200℃の範囲である。
その後、ビルドアップ層(1)の上面を、好ましくは水で濯ぐ。
ビルドアップ層(1)の前面(1a)に施与された密着促進層(9)は、第一の伝導層の形成を安定化するために、例えば、段階(ii)において使用される無電解めっき浴からの銅イオンの、ビルドアップ層(1)の前面(1a)表面への結合を安定化し、且つ金属銅の堆積を容易にするために用いられる。
次に、段階(ii)において、第一の伝導層(10)を密着促進層(9)上に堆積する。これを図2bに示す。第一の伝導層(10)は、第二の伝導層(11)と共に、段階(vii)における銅(8)の電気めっきのための電気伝導性のベースとして用いられる。
好ましくは、第一の伝導層(10)は銅を含み、且つ、無電解めっきによって堆積される。好ましくはこの場合、基板は、銅の無電解堆積前に、例えば貴金属含有コロイド、貴金属イオンを含む溶液またはパラジウム錯体を含む溶液を堆積することによって活性化される。最も好ましい活性化は、パラジウム−スズコロイド、パラジウムイオンおよびパラジウム錯体の堆積によるものである。そのような方法は、当該技術分野において確立されており、且つ当業者に公知である。
銅を堆積するために適した無電解めっきの電解液は、例えば銅イオン源、pH調節剤、錯化剤、例えばEDTA、アルカノールアミンまたは酒石酸塩、促進剤、安定剤添加物および還元剤を含む。ほとんどの場合、ホルムアルデヒドが還元剤として使用され、他の慣例的な還元剤は、次亜リン酸塩、ジメチルアミンボランおよびホウ化水素である。無電解銅めっきの電解液のための典型的な安定剤添加物は、メルカプトベンゾチアゾール、チオウレア、様々な他の硫黄化合物、シアニドおよび/またはフェロシアニドおよび/またはコバルトシアニド塩、ポリエチレングリコール誘導体、複素環式窒素化合物、メチルブチノールおよびプロピオニトリルなどの化合物である。さらには、しばしば、分子酸素が、銅電界液に安定した流れの空気を通すことによって、安定剤添加物として使用される (ASM Handbook, Vol. 5: Surface Engineering、311〜312ページ、およびC. F. Coombs, Jr.、「Printed Circuits Handbook」、第5版、2001、第28.5章、28.7〜28.10ページ)。
第一の伝導層(10)は一般に、0.01〜1.5μm、より好ましくは0.05〜0.8μm、および最も好ましくは0.1〜0.6μmの範囲の厚さを有する。
本発明による方法の場合、第一の伝導層(10)はより薄くても電気めっきのための電気伝導性の表面をもたらすことができ、なぜなら、SAP法の場合の粗面化された誘電体表面と比較してより薄い厚さでも、十分に電気伝導性の第一の伝導層(10)が、ビルドアップ層(1)の平滑な前面(1a)表面領域上で達成され得るからである。第一の伝導層(10)が標準的なSAP法と比べて薄くても良いさらなる理由は、第一の伝導層(10)が少なくとも1つの開口部(4)内に同時にめっきされる必要がないからである。第一の伝導層(10)の堆積前に粗面化工程に供されないビルドアップ層(1)の前面(1a)表面領域の利点は、a) 段階(ix)において、銅層(8)によって被覆されない第一の伝導層(10)の部分を除去する際に銅層(8)の損傷リスクが低減すること、およびb) エッチングによって除去すべき第一の伝導層(10)の部分が、ビルドアップ層(1)の前面(1a)表面領域上に残留し、短絡を引き起こし得るリスクが低減することである。適したエッチング液は、無電解めっきおよび電気めっきによって堆積された銅の異なる微細構造(例えば粒径)に起因して、好ましくは、電気めっきされた銅層(8)ではなく第一の伝導層(10)を腐食する。ビルドアップ層(1)の粗面化された前面(1a)表面領域の場合、より過酷なエッチング条件を適用しなければならず、従ってこの場合は、電気めっきされた銅層(8)のエッチングによる腐食を回避することができない。従って、所望の形状の銅の造形物、例えば導電路を、本発明による方法を用いて達成することができる。さらには、銅層(8)の個々の造形物の間の、短絡の原因となり得る第一の伝導層(10)の不必要な残留物も同様により少ない。
次に、少なくとも1つの開口部(4)を、例えばレーザードリル加工によって、第一の伝導層(10)、密着促進層(9)およびビルドアップ層(1)を通じて、少なくとも1つの開口部(4)の金属の底部として用いられる少なくとも1つの銅領域(2)まで形成する。少なくとも1つの開口部(4)は、例えばブラインドのマイクロビアである。少なくとも1つの開口部(4)の形成を図2cに示す。
次に、スミア、および少なくとも1つの開口部(4)の形成に起因する他の残留物を除去するために、少なくとも1つの開口部(4)の側壁および銅表面(2)を、洗浄工程に供する。洗浄工程は、デスミア工程であってよい。これは、ビルドアップ層(1)の前面(1a)に施与された第一の伝導層(10)が、少なくとも1つの開口部(4)の誘電体の側壁のデスミアの間に前記前面(1a)の平滑な表面を保護するので可能である。
少なくとも1つの開口部(4)の側壁および銅領域(2)は、好ましくは湿式化学的なデスミア法またはプラズマデスミア法のいずれかによって洗浄される(図2d)。前記の方法は、当該技術分野において公知である(例えばC. F. Coombs, Jr.、「Printed Circuits Handbook」、第5版、2001、第28.4章、28.5〜28.7ページ)。
湿式化学的なデスミア法は、a) 少なくとも1つの開口部(4)の誘電体側壁の表面を膨潤させる段階、少なくとも1つの開口部(4)の誘電体側壁の表面を、過マンガン酸塩溶液でエッチングする段階、およびc) 少なくとも1つの開口部(4)の誘電体側壁からMnO2を還元によって除去する段階を含む。それによって、スミアおよび段階(iii)における少なくとも1つの開口部(4)の形成からの他の残留物も、少なくとも1つの開口部(4)内の銅領域(2)の表面から除去される。
プラズマデスミアは、誘電体基板表面が例えば酸素および/またはフルオロカーボンガス、例えばCF4に曝露される、乾式化学的な方法である。
少なくとも1つの開口部(4)の側壁および銅領域を洗浄した後、電気伝導性ポリマー、コロイド状貴金属粒子、電気伝導性のカーボン粒子、および無電解めっきによって堆積された銅からなる群の1つの要素によって形成される第二の伝導層(11)を、少なくとも1つの開口部(4)の洗浄された側壁(5b)上に少なくとも堆積する。
電気伝導性のポリマーが第二の伝導層(11)として適用される場合、前記電気伝導性ポリマーは、少なくとも1つの開口部(4)の洗浄された側壁(5b)の上にのみ堆積される。これを図2eに示す。
好ましくは、第二の伝導層(11)は、ポリチオフェン、ポリピロール、ポリアニリン、それらの誘導体およびそれらの混合物からなる群から選択される電気伝導性ポリマーを含む。
最も好ましい電気伝導性ポリマーは、ポリチオフェン、それらの誘導体およびそれらの混合物から選択される。
ポリチオフェン、それらの誘導体およびそれらの混合物を含む第二の伝導層(11)を、以下の段階を下記の順で含む方法において形成することができる:
a) 少なくとも1つの開口部(4)の洗浄された側壁(5b)を、水溶性ポリマーの溶液と接触させる段階、
b) 少なくとも1つの開口部(4)の洗浄された側壁(5b)を、過マンガン酸塩溶液で処理する段階、
c) 少なくとも1つの開口部(4)の洗浄された側壁(5b)を、少なくとも1つのチオフェン化合物と少なくとも1つのスルホン酸とを含有する、酸性の水溶液または水ベースの酸性のマイクロエマルションで処理する段階。
前記の工程は、少なくとも1つの開口部(4)の洗浄された側壁(5b)上のみへの伝導性の有機ポリマーの選択的な形成をもたらす。電気伝導性ポリマーは、少なくとも1つの開口部(4)の形成後に露出される第一の伝導層(10)および銅領域(2)の上に形成される。
段階a)において使用される水溶性ポリマーは、ポリビニルアミン、ポリエチレンイミン、ポリビニルイミダゾール、アルキルアミンエチレンオキシドコポリマー、ポリエチレングリコール、ポリプロピレングリコール、エチレングリコールとポリプロピレングリコールとのコポリマー、ポリビニルアルコール、ポリアクリレート、ポリアクリルアミド、ポリビニルピロリドンおよびそれらの混合物からなる群から選択される。水溶性ポリマーの濃度は、20mg/l〜10g/lの範囲である。
水溶性ポリマーの溶液は、さらに、エタノール、プロパノール、エチレングリコール、ジエチレングリコール、グリセリン、ジオキシン、ブチロラクトン、N−メチルピロリドン、ジメチルホルムアミド、ジメチルアセトアミド、エチレングリコールの半エーテルおよび半エステルからなる群から選択される水溶性の有機溶剤を含有してよい。水溶性の有機溶剤を、純粋な形態で、または水で希釈して使用することができる。水溶性有機溶剤の濃度は、10ml/l〜200ml/lの範囲である。水溶性ポリマーの溶液を、25℃から85℃の範囲の温度で保持し、且つ、段階a)の間に、基板をこの溶液中に15秒〜15分間浸漬させる。
次に、そのように処理された少なくとも1つの開口部(4)の側壁(5b)を、段階b)において過マンガン酸塩溶液と接触させる。過マンガン酸イオン源は、任意の水溶性過マンガン酸塩化合物であってよい。好ましくは、過マンガン酸イオン源は、過マンガン酸ナトリウムおよび過マンガン酸カリウムから選択される。過マンガン酸イオンの濃度は、0.1mol/l〜1.5mol/lの範囲である。過マンガン酸塩溶液は、酸性であってもアルカリ性であってもよい。好ましくは、過マンガン酸塩溶液は2.5〜7の範囲のpHを有する。段階b)によって、少なくとも1つの開口部(4)の洗浄された側壁(5b)上にMnO2の層が形成される。
その後、少なくとも1つの開口部(4)の洗浄された側壁(5b)を段階c)においてチオフェン化合物およびスルホン酸を含む溶液と接触させる。
チオフェン化合物は好ましくは、3−ヘテロ置換チオフェンおよび3,4−ヘテロ置換チオフェンから選択される。最も好ましくは、チオフェン化合物は、3,4−エチレンジオキシチオフェン、3−メトキシチオフェン、3−メチル−4−メトキシチオフェンおよびそれらの誘導体からなる群から選択される。チオフェン化合物の濃度は、0.001mol/l〜1mol/l、より好ましくは0.005mol/l〜0.05mol/lの範囲である。
スルホン酸は、メタンスルホン酸、エタンスルホン酸、メタンジスルホン酸、エタンジスルホン酸、ナフタレン1−5−ジスルホン酸、ドデシルベンゼンスルホン酸、ポリスチレンスルホン酸およびそれらの混合物を含む群から選択される。スルホン酸の濃度は、段階c)において使用される溶液の所望のpH値を調整することによって設定される。好ましくは、前記溶液のpH値は、0〜3の範囲、より好ましくは1.5〜2.1の範囲に設定される。
少なくとも1つの開口部(4)の洗浄された側壁(5b)を、前記酸性水溶液、または少なくとも1つのチオフェン化合物と少なくとも1つのスルホン酸とを含有する水性ベースの酸性のマイクロエマルションと段階c)において接触させる場合、チオフェン化合物が、段階b)において堆積されるMnO2との接触の際に重合する。その後、第二の伝導層(11)が、MnO2の存在下でのチオフェン化合物によって得られたポリチオフェンおよびそれらの誘導体によって形成される。
前記工程は、誘電体基板材料からなる部分の基板表面、つまり、少なくとも1つの開口部の洗浄された側壁(5b)の部分上の伝導性の有機ポリマーの形成のみをみちびく。第一の伝導層(10)の表面は、第二の伝導層(11)として用いられる前記伝導性有機ポリマーがない。
電気伝導性のカーボン粒子、例えばグラファイトの使用を含む方法も適用できる (Printed Circuits Handbook、第5版、2001、Ed.: C. F. Coombs, Jr.、30.4〜30.6ページ)。基板表面をまずコンディショニングし、その後、電気伝導性のカーボン粒子で被覆する。次に、カーボンコーティングを乾燥させ、且つ、第一の伝導層(10)上に堆積されたカーボン粒子の部分を除去する。前記のカーボンコーティングは、第二の伝導層(11)として用いられ、且つ、銅の電気めっきのための表面として適している。
本発明の他の実施態様において、第二の伝導層(11)を、コロイド状貴金属によって形成する (Printed Circuits Handbook、第5版、2001、Ed.: C. F. Coombs, Jr.、30.2〜30.4ページ)。コロイド状パラジウム粒子の伝導性は、例えば、基板表面に吸着された個々のコロイド状パラジウム粒子の間にスルフィド「ブリッジ」を供給することによって高めることができる。その際、吸着されたコロイド状パラジウム粒子の伝導性は、続く銅の電気めっきのために、第二の伝導層(11)として用いるために十分に高い。
本発明のさらに他の実施態様において、第二の伝導層(11)が、銅の無電解めっきによって形成される。銅の層は、第一の伝導層(10)、少なくとも1つの開口部(4)の洗浄された側壁(5b)および銅領域(2)の上に堆積される。好ましくは、第一の伝導層(10)を、第二の伝導層(11)としての銅の無電解堆積前に除去する。従って、第二の伝導層(11)は、この実施態様において、ビルドアップ層(1)の前面(1a)表面領域、少なくとも1つの開口部(4)の洗浄された側壁(5b)および銅領域(2)上に堆積される。好ましくは、この場合、第一の伝導層(10)を段階(iv)と段階(v)との間に除去する。
その後、レジスト材料の層を第一の伝導層(1)上に堆積し、且つ、パターニングを行い、パターニングされたレジスト層(7)を形成する。これを図2fに示す。パターニングされたレジスト層(7)は、次の段階において銅の電気めっきによって堆積される回路パターンのネガ像である。
像形成(パターニング)のためのフォトリソグラフィー工程の流れは、基本的に、感光性のポリマー材料(レジスト材料)を第一の伝導層(10)上に施与すること、このフォトレジストを所望のパターンを有する光で露光すること、および露光されたパターンを現像することを含む。パターニングされたレジスト層(7)を形成するために、液体および乾燥膜のレジスト材料の両方を使用できる。パターニングされたレジスト層(7)を形成するために、好ましくは、乾燥膜のレジスト材料を使用する。
適したレジスト材料、基板表面上へのそれらの堆積およびパターン形成のための方法は、当該技術分野でよく知られている (C. F. Coombs, Jr.、「Printed Circuits Handbook」、第5版、2001、第26章、26.1〜26.30ページ)。
次に、基板表面を濯ぎ、その際、前記基板表面は銅の電気めっきによる銅堆積物(8)の形成に適している。電気めっきされた基板を図2gに示す。
段階(viii)において使用するために適した銅堆積のための電気めっき溶液は、当該技術分野で公知である。好ましくは、銅イオン、酸、有機添加剤および塩化物イオンを含む酸性の銅めっき浴を使用する。前記の銅めっき浴組成物は、例えばC. F. Coombs, Jr.、「Printed Circuits Handbook」、第5版、2001、29.4章、29.4〜29.15ページ内に開示されている。
次に、パターニングされたレジスト層(7)を当該技術分野で公知の方法によって除去する。パターニングされたレジスト層(7)を、ストリップする、溶解する、融除する、または他の方法によって除去することができる。ストリップおよび溶解は、湿式化学法である一方で、融除は、例えばレーザー光線を使用して、パターニングされたレジスト層(7)を蒸発させる。これを図2hに示す。パターニングされたレジスト層(7)を除去するために適した湿式化学法は、例えばC. F. Coombs, Jr.、「Printed Circuits Handbook」、第5版、2001、第26.6.6章、26.27ページ、および第33.3.2章、33.5ページ内に記載されている。
パターン形成されたレジスト(7)の完全な除去を、例えば1モル以上の水酸化ナトリウムもしくは水酸化カリウム溶液中で、高められた温度で、場合によっては銅の酸化を制限するための変色防止添加剤を用いて行うことができる。追加的に、パターニングされたレジスト層(7)を、以下の1つまたはそれより多くによって除去することができる: ハロゲン化炭化水素、例えば塩化メチレン、アミンおよびそれらの誘導体、例えばジメチルスルホキシド、ジメチルホルムアミド、N−メチル−2−ピロリドン、グリコールエーテル、例えばエチレングリコールモノメチルエーテル、エタノール、ケトン、例えばメチルエチルケトンおよびアセトン、およびイソプロピルアルコール、硫酸、過硫酸アンモニウムおよび苛性およびフェノール誘導体の混合物などの材料、並びに様々な他の材料。
溶液の種類およびパラメータ、例えば溶液との接触時間および溶液の温度を、パターニングされたレジスト層(7)のために使用されるレジスト材料の種類に適合させる必要があることがある。前記の適合は、当業者に一般的な手順である。
パターン形成されたレジスト層(7)を除去するために特に適した方法は、EP1904898号B1に開示されており、それは以下の段階を含む:
a) 基板を、塩基を含有する水溶液で処理する段階、および
b) その後、前記基板を、塩基と、ヘキシレングリコール、エチレングリコールモノエチルエーテル、エチレングリコールモノブチルエーテル、エチレングリコールモノイソプロピルエーテル、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、プロピレングリコールモノブチルエーテル、ジエチレングリコールモノメチルエーテル、ジエチレングリコールモノエチルエーテル、ジエチレングリコールモノプロピルエーテル、ジエチレングリコールモノブチルエーテル、ジプロピレングリコールモノメチルエーテル、ジプロピレングリコールモノエチルエーテル、ジプロピレングリコールモノプロピルエーテル、ジプロピレングリコールモノブチルエーテル、トリエチレングリコールモノメチルエーテル、トリエチレングリコールモノエチルエーテル、トリエチレングリコールモノプロピルエーテル、トリエチレングリコールモノブチルエーテル、トリプロピレングリコールモノメチルエーテル、トリプロピレングリコールモノエチルエーテル、トリプロピレングリコールモノプロピルエーテル、トリプロピレングリコールモノブチルエーテル、エチレングリコールモノイソプロピルエーテルおよびプロピレングリコールモノメチルエーテルアセテートからなる群から選択される少なくとも1つのストリッピング増強剤とを含有する溶液でさらに処理する段階。
パターニングされたレジスト層(7)によって被覆されなかった、従って電気めっきされた銅堆積物(8)によって被覆されない部分の第一の伝導層(10)を、段階(ix)において除去する。これを図2iに示す。それらの部分を、例えば、確立された方法であるディファレンシャルエッチングによって除去することができる (C. F. Coombs, Jr.、「Printed Circuits Handbook」、第5版、2001、第33.4章、33.6〜33.18ページ)。適したエッチング溶液およびエッチング条件は、慣例的な実験において選択される。好ましいエッチング条件は、硫酸−過酸化水素エッチング液、および1つまたはそれより多くの塩化鉄および硫酸鉄を含むエッチング液から選択される。
従来技術から公知のSAP法に対する、本発明による方法の利点は多岐にわたる:
ビルドアップ層(1)の前面(1a)表面領域上に密着促進剤を施与することにより、例えばデスミア法による前記前面(1a)表面領域の粗面化を回避し、第一の伝導層(10)への十分な密着をもたらすことが可能になる。ビルドアップ層(1)の平滑な前面(1a)表面領域の影響は、以下のとおりである:
ビルドアップ層(1)の前面(1a)の表面領域上で、線幅および線間のスペース10μm以下を有する細線回路の製造が、前記前面(1a)表面領域の粗面化を適用する従来技術と比較して、実現可能性がある。
第一の伝導層(10)の厚さを、ビルドアップ層(1)の粗面化された前面(1a)表面領域と比較して低減させることができ、そのことにより、第一の伝導層(10)形成後の少なくとも1つの開口部(4)のレーザードリル加工が可能になる。
さらには、ビルドアップ層(1)の平滑な前面(1a)表面領域上に堆積された第一の伝導層(10)のディファレンシャルエッチングは、あまり難しくはない。これは、エッチング後に残っている第一の伝導層(10)の部分に起因する短絡のリスクを低減し、さらには、前記エッチング段階(ix)の間の銅層(8)の腐食の低減をもたらす。従って、本発明による方法によって得られた電気めっきされた銅造形物の形状が改善される。

Claims (14)

  1. 以下の段階:
    (i) 前面(1a)および裏面(1b)表面領域を有する誘電体ビルドアップ層(1)を提供する段階、その際、裏面(1b)表面領域の少なくとも一部が銅領域(2)を含み、且つ、誘電体層(3)が前記裏面(1b)表面領域に施与されており、オルガノシラン化合物、置換ポルフィリン、銅前駆体化合物、および基板に結合するために適した化学的官能基を有する少なくとも1つの付着基を有するナノメートルサイズの酸化物粒子からなる群から選択される密着促進層(9)がビルドアップ層(1)の前面(1a)表面領域に施与されている、
    (ii) 第一の伝導層(10)を密着促進層(9)の上に堆積する段階、
    (iii) 第一の伝導層(10)、密着促進層(9)およびビルドアップ層(1)を通って少なくとも1つの銅領域(2)へと延びる少なくとも1つの開口部(4)を形成する段階、
    (iv) 少なくとも1つの開口部(4)の誘電体側壁および銅領域(2)を洗浄して、洗浄された側壁(5b)および洗浄された銅領域(2)を得る段階、
    (v) 少なくとも洗浄された側壁(5b)上で第二の伝導層(11)を形成する段階、その際、第二の伝導層(11)は、電気伝導性のポリマー、貴金属を含むコロイド粒子、電気伝導性のカーボン粒子、および無電解めっきによって堆積される銅からなる群から選択される、
    (vi) レジスト層(7)を第一の伝導層(10)上に、または、第二の伝導層(11)が無電解めっきによって堆積された銅である場合には第二の伝導層(11)上に施与し、且つ、前記レジスト層(7)をパターニングする段階、
    (vii) 銅層(8)を電気めっきによって、パターニングされたレジスト層(7)の開口部内に堆積する段階、
    (viii) パターニングされたレジスト層(7)を除去する段階、および
    (ix) 第一の伝導層(10)、または第二の伝導層(11)が無電解めっきによって堆積された銅である場合には第二の伝導層(11)の、電気めっきされた銅層(8)によって被覆されていない部分を除去する段階、
    をこの順で含む、細線回路の製造方法。
  2. 前記密着促進層(9)が、
    (a) 前記表面を、少なくとも1つのオルガノシラン化合物を含む溶液で処理すること、および
    (b) 前記表面を、酸化剤を含む溶液で処理すること、
    によって形成される、請求項1に記載の細線回路の製造方法。
  3. 前記少なくとも1つのオルガノシラン化合物が、式
    (4-x)SiBx
    [式中、
    各々のAは加水分解性基であり、
    xは1〜3であり、且つ
    各々のBは独立してC1〜C20−アルキル、アリール、アミノアリール、および式
    n2n
    [前記nは0〜15であり、且つ
    Xはアミノ基、アミド基、ヒドロキシ基、アルコキシ基、ハロ基、メルカプト基、カルボキシ基、カルボキシエステル基、カルボキサミド基、チオカルボキサミド基、アシル基、ビニル基、アリル基、スチリル基、エポキシ基、エポキシシクロヘキシル基、グリシドキシ基、イソシアナト基、チオシアナト基、チオイソシアナト基、ウレイド基、チオウレイド基、グアニジノ基、チオグリシドキシ基、アクリロキシ基、メタクリロキシ基、カルボキシエステル、およびSi(OR)3 [前記RはC1〜C5−アルキル基である]からなる群から選択される]
    によって表される官能基からなる群から選択される]
    によって表される、請求項1または2に記載の細線回路の製造方法。
  4. 前記加水分解性基Aが、−OH、−OR2からなる群から選択され、前記R2はC1〜C5−アルキルおよび−OCOR3からなる群から選択され、且つ、前記R3はHまたはC1〜C5−アルキル基である、請求項3に記載の細線回路の製造方法。
  5. 前記酸化剤が、過マンガン酸イオンのアルカリ水溶液である、請求項2から4までのいずれか1項に記載の細線回路の製造方法。
  6. 第一の伝導層(10)が、無電解めっきによって堆積される銅を含む、請求項1から5までのいずれか1項に記載の細線回路の製造方法。
  7. 前記少なくとも1つの開口部(4)が、レーザードリル加工によって形成される、請求項1から6までのいずれか1項に記載の細線回路の製造方法。
  8. 少なくとも1つの開口部(4)の誘電体側壁および銅領域(2)が、デスミア法によって洗浄される、請求項1から7までのいずれか1項に記載の細線回路の製造方法。
  9. 前記第二の伝導層(11)が、ポリチオフェン、ポリピロール、ポリアニリン、それらの誘導体およびそれらの混合物からなる群から選択される電気伝導性のポリマーを含む、請求項1から8までのいずれか1項に記載の細線回路の製造方法。
  10. 前記第二の伝導層(11)が段階(v)において
    (v)a) 少なくとも1つの開口部(4)の洗浄された側壁(5b)を、水溶性ポリマーの溶液と接触させること、
    (v)b) 少なくとも1つの開口部(4)の洗浄された側壁(5b)を、過マンガン酸塩溶液で処理すること、および
    (v)c) 少なくとも1つの開口部(4)の洗浄された側壁(5b)を、少なくとも1つのチオフェン化合物と少なくとも1つのスルホン酸とを含有する、酸性水溶液または水性ベースの酸性のマイクロエマルションで処理すること
    によって形成される、請求項1から9までのいずれか1項に記載の細線回路の製造方法。
  11. 前記水溶性ポリマーが、ポリビニルアミン、ポリエチレンイミン、ポリビニルイミダゾール、アルキルアミンエチレンオキシドコポリマー、ポリエチレングリコール、ポリプロピレングリコール、エチレングリコールとポリプロピレングリコールとのコポリマー、ポリビニルアルコール、ポリアクリレート、ポリアクリルアミド、ポリビニルピロリドンおよびそれらの混合物からなる群から選択される、請求項10に記載の細線回路の製造方法。
  12. 前記少なくとも1つのチオフェン化合物が、3−ヘテロ置換チオフェンおよび3,4−ヘテロ置換チオフェンからなる群から選択される、請求項10または11に記載の細線回路の製造方法。
  13. 前記少なくとも1つのスルホン酸が、メタンスルホン酸、エタンスルホン酸、メタンジスルホン酸、エタンジスルホン酸、ナフタレン1−5−ジスルホン酸、ドデシルベンゼンスルホン酸、ポリスチレンスルホン酸およびそれらの混合物を含む群から選択される、請求項10から12までのいずれか1項に記載の細線回路の製造方法。
  14. 少なくとも1つのチオフェン化合物と少なくとも1つのスルホン酸とを含む溶液のpH値が、0〜3の範囲である、請求項10から13までのいずれか1項に記載の細線回路の製造方法。
JP2015502153A 2012-03-29 2013-02-06 細線回路の製造方法 Active JP5859167B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP12075035.1 2012-03-29
EP12075035.1A EP2645830B1 (en) 2012-03-29 2012-03-29 Method for manufacture of fine line circuitry
PCT/EP2013/052318 WO2013143732A1 (en) 2012-03-29 2013-02-06 Method for manufacture of fine line circuitry

Publications (2)

Publication Number Publication Date
JP2015513005A true JP2015513005A (ja) 2015-04-30
JP5859167B2 JP5859167B2 (ja) 2016-02-10

Family

ID=47664297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015502153A Active JP5859167B2 (ja) 2012-03-29 2013-02-06 細線回路の製造方法

Country Status (6)

Country Link
US (1) US9713266B2 (ja)
EP (1) EP2645830B1 (ja)
JP (1) JP5859167B2 (ja)
KR (1) KR101522154B1 (ja)
TW (1) TWI565379B (ja)
WO (1) WO2013143732A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017094470A1 (ja) * 2015-11-30 2017-06-08 凸版印刷株式会社 多層プリント配線基板及びその製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054049B2 (ja) * 2012-03-27 2016-12-27 東京エレクトロン株式会社 めっき処理方法、めっき処理システムおよび記憶媒体
EP2644744A1 (en) * 2012-03-29 2013-10-02 Atotech Deutschland GmbH Method for promoting adhesion between dielectric substrates and metal layers
WO2015098601A1 (ja) * 2013-12-27 2015-07-02 味の素株式会社 配線板の製造方法
JP6406841B2 (ja) * 2014-03-24 2018-10-17 アトテック・ドイチュラント・ゲーエムベーハーAtotech Deutschland Gmbh 金属層形成方法およびプリント回路基板製造方法
US9609749B2 (en) 2014-11-14 2017-03-28 Mediatek Inc. Printed circuit board having power/ground ball pad array
CN107004599B (zh) * 2014-12-17 2020-02-18 三井化学株式会社 基板中间体、贯通通孔电极基板及贯通通孔电极形成方法
KR102049650B1 (ko) * 2014-12-22 2019-11-28 아토테크더치랜드게엠베하 활성 컴포넌트들의 전자기 차폐 및 열 관리를 위한 방법
US9741606B2 (en) * 2015-08-07 2017-08-22 Intel Corporation Desmear with metalized protective film
JP6814028B2 (ja) * 2016-11-17 2021-01-13 上村工業株式会社 プリント配線基板の製造方法
US20200006135A1 (en) * 2017-07-31 2020-01-02 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method and Plater Arrangement for Failure-Free Copper Filling of a Hole in a Component Carrier
US11596070B2 (en) 2019-02-14 2023-02-28 Orbotech Ltd. Apparatus for use in preparing a printed circuit board and photosensitive ink for in an ink jet printer
CN110190027A (zh) * 2019-07-02 2019-08-30 武汉新芯集成电路制造有限公司 半导体器件的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068642A (ja) * 1998-08-25 2000-03-03 Fujitsu Ltd 多層回路基板の製造方法
JP2001015934A (ja) * 1999-06-30 2001-01-19 Toppan Printing Co Ltd 多層プリント配線板及びその製造方法
JP2003234573A (ja) * 2002-02-07 2003-08-22 Fujitsu Ltd 多層配線基板の製造方法およびこれにより製造される多層配線基板
US20070158203A1 (en) * 2006-01-12 2007-07-12 Chang Chien W Method for fabricating high-density IC board by selectively electroplating without electrical conductive route
JP2010157589A (ja) * 2008-12-26 2010-07-15 Fujifilm Corp 多層配線基板の形成方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2243838A (en) 1990-05-09 1991-11-13 Learonal Process for metallising a through-hole printed circuit board by electroplating
JPH06271373A (ja) * 1993-03-18 1994-09-27 Tonen Corp 湿潤コンクリート面のライニング用プライマー、そのライニング方法及び補強方法
JP3400049B2 (ja) * 1993-11-26 2003-04-28 住友ベークライト株式会社 プリント配線板用接着剤及びこの接着剤を用いたプリント配線板の製造方法
DE4436391A1 (de) * 1994-10-12 1996-04-18 Bayer Ag Verfahren zur direkten galvanischen Durchkontaktierung von zweilagigen Leiterplatten und Multilayern
JP3575862B2 (ja) 1995-03-16 2004-10-13 株式会社東芝 ストリームスケジューリング方法及び装置
JPH1022641A (ja) * 1996-07-03 1998-01-23 Toppan Printing Co Ltd 多層プリント配線板及びその製造方法
SE508280C2 (sv) 1997-01-31 1998-09-21 Cuptronic Ab Förfarande för att öka vidhäftningsförmågan hos ledande material till ytskikt av polymermaterial
US6278185B1 (en) 1998-05-27 2001-08-21 Intel Corporation Semi-additive process (SAP) architecture for organic leadless grid array packages
US6212769B1 (en) 1999-06-29 2001-04-10 International Business Machines Corporation Process for manufacturing a printed wiring board
WO2002069679A2 (en) * 2001-02-23 2002-09-06 Techquip International, Inc. Stacked panel processing apparatus and methods
DE10124631C1 (de) * 2001-05-18 2002-11-21 Atotech Deutschland Gmbh Verfahren zum direkten elektrolytischen Metallisieren von elektrisch nichtleiteitenden Substratoberflächen
JP3879856B2 (ja) * 2004-03-30 2007-02-14 セイコーエプソン株式会社 配線基板の製造方法及び電子デバイスの製造方法
KR101106845B1 (ko) * 2005-03-10 2012-01-19 닛코킨조쿠 가부시키가이샤 수지기재
EP1729179A1 (en) 2005-06-03 2006-12-06 Atotech Deutschland Gmbh Method for fine line resist stripping
ES2328748T3 (es) 2006-04-10 2009-11-17 Linea Tergi, Ltd. Procedimiento de aplicacion de un metal sobre papel.
JP5568311B2 (ja) 2006-12-06 2014-08-06 チバ ホールディング インコーポレーテッド 機能化ナノ粒子による表面特性の変更
EP1978024A1 (en) * 2007-04-04 2008-10-08 Atotech Deutschland Gmbh Silane compositions comprising novel crosslinking agents
US20090004385A1 (en) 2007-06-29 2009-01-01 Blackwell James M Copper precursors for deposition processes
US20090056994A1 (en) 2007-08-31 2009-03-05 Kuhr Werner G Methods of Treating a Surface to Promote Metal Plating and Devices Formed
TWI489920B (zh) 2010-08-27 2015-06-21 Atotech Deutschland Gmbh 多層印刷電路板之製造

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068642A (ja) * 1998-08-25 2000-03-03 Fujitsu Ltd 多層回路基板の製造方法
JP2001015934A (ja) * 1999-06-30 2001-01-19 Toppan Printing Co Ltd 多層プリント配線板及びその製造方法
JP2003234573A (ja) * 2002-02-07 2003-08-22 Fujitsu Ltd 多層配線基板の製造方法およびこれにより製造される多層配線基板
US20070158203A1 (en) * 2006-01-12 2007-07-12 Chang Chien W Method for fabricating high-density IC board by selectively electroplating without electrical conductive route
JP2010157589A (ja) * 2008-12-26 2010-07-15 Fujifilm Corp 多層配線基板の形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017094470A1 (ja) * 2015-11-30 2017-06-08 凸版印刷株式会社 多層プリント配線基板及びその製造方法
US11690178B2 (en) 2015-11-30 2023-06-27 Toppan Printing Co., Ltd. Multilayer printed wiring board and method of manufacturing the same

Also Published As

Publication number Publication date
KR20140142709A (ko) 2014-12-12
TWI565379B (zh) 2017-01-01
TW201345351A (zh) 2013-11-01
WO2013143732A1 (en) 2013-10-03
EP2645830A1 (en) 2013-10-02
JP5859167B2 (ja) 2016-02-10
KR101522154B1 (ko) 2015-05-28
US9713266B2 (en) 2017-07-18
US20150083602A1 (en) 2015-03-26
EP2645830B1 (en) 2014-10-08

Similar Documents

Publication Publication Date Title
JP5859167B2 (ja) 細線回路の製造方法
JP6234429B2 (ja) 誘電体基板と金属層との間の密着性を促進するための方法
WO2011149019A1 (ja) 金メッキ金属微細パターン付き基材の製造方法、金メッキ金属微細パターン付き基材、プリント配線板、インターポーザ及び半導体装置
JP6053773B2 (ja) 銅又は銅合金表面への有機レジスト密着性の提供方法
US20150166802A1 (en) Composition for forming a seed layer
KR20140027920A (ko) 피도금층 형성용 조성물, 금속막을 갖는 적층체의 제조 방법
JP2007150221A (ja) 多層回路基板およびその製造方法
JP2010138475A (ja) めっき用触媒液、めっき方法、金属膜を有する積層体の製造方法
CN104145537A (zh) 细线电路的制造方法
JP2008109087A (ja) 半導体チップ搭載用基板及び前処理液
CN107208270B (zh) 用于化学镀的前处理剂和使用该用于化学镀的前处理剂的印刷电路板的前处理方法及其制备方法
JP4628914B2 (ja) 回路パターン形成方法
WO2012133684A1 (ja) パターン状金属膜を有する積層体の製造方法、被めっき層形成用組成物
WO2013065628A1 (ja) 金属層を有する積層体の製造方法
JP2005029735A (ja) ポリイミド樹脂の無機薄膜形成方法及び表面改質した無機薄膜形成用ポリイミド樹脂の製造方法
JP2006188757A (ja) ポリイミド樹脂の無機薄膜形成方法及び表面改質した無機薄膜形成用ポリイミド樹脂の製造方法
JP2012116130A (ja) 金属膜を有する積層体の製造方法
JP2003082469A (ja) 金属膜パターンの形成方法
WO2012133032A1 (ja) パターン状金属膜を有する積層体の製造方法、被めっき層形成用組成物
JP2023029271A (ja) 表面結合剤および基材表面の処理方法
JP2007077439A (ja) ポリイミド樹脂材の表面金属化方法
JP2007262481A (ja) ポリイミド樹脂材の表面金属化方法
JP2008088273A (ja) 疎水性ポリマー、それを用いた導電性膜を有する積層体、導電性パターンの製造方法、該積層体を利用したプリント配線基板、薄層トランジスタ及びこれらを備えてなる装置
JP2013041928A (ja) 穴付き積層体の製造方法、多層基板の製造方法、穴形成方法
WO2012133093A1 (ja) パターン状金属膜を有する積層体の製造方法

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20150216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150518

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20150709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151215

R150 Certificate of patent or registration of utility model

Ref document number: 5859167

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250