KR20140142709A - 미세 라인 회로의 제조 방법 - Google Patents

미세 라인 회로의 제조 방법 Download PDF

Info

Publication number
KR20140142709A
KR20140142709A KR1020147027023A KR20147027023A KR20140142709A KR 20140142709 A KR20140142709 A KR 20140142709A KR 1020147027023 A KR1020147027023 A KR 1020147027023A KR 20147027023 A KR20147027023 A KR 20147027023A KR 20140142709 A KR20140142709 A KR 20140142709A
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
group
copper
opening
Prior art date
Application number
KR1020147027023A
Other languages
English (en)
Other versions
KR101522154B1 (ko
Inventor
리차드 니콜스
돈 장
하랄트 리벨
프랑크 브뤼닝
Original Assignee
아토테크더치랜드게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아토테크더치랜드게엠베하 filed Critical 아토테크더치랜드게엠베하
Publication of KR20140142709A publication Critical patent/KR20140142709A/ko
Application granted granted Critical
Publication of KR101522154B1 publication Critical patent/KR101522154B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H05K3/387—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive for electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/2006—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • C23C18/40—Coating with copper using reducing agents
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54—Electroplating of non-metallic surfaces
    • C25D5/56—Electroplating of non-metallic surfaces of plastics
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389—Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/2006—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
    • C23C18/2046—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment
    • C23C18/2053—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment only one step pretreatment
    • C23C18/2066—Use of organic or inorganic compounds other than metals, e.g. activation, sensitisation with polymers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/28—Sensitising or activating
    • C23C18/30—Activating or accelerating or sensitising with palladium or other noble metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • C23C18/40—Coating with copper using reducing agents
    • C23C18/405—Formaldehyde
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0789—Aqueous acid solution, e.g. for cleaning or etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0793—Aqueous alkaline solution, e.g. for cleaning or etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0796—Oxidant in aqueous solution, e.g. permanganate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄 회로판, IC 기판 등의 제조에서 미세 라인 회로의 제조 방법에 관한 것이다. 본 방법은, 빌드업 층의 매끄러운 표면 상의 제 1 전도성 층 및 그 제 1 전도성 층을 성막한 후에 형성된 적어도 하나의 개구의 조면화된 벽들 상의 전기 전도성 폴리머, 콜로이드 귀금속 및 전기 전도성 탄소 입자들로부터 선택된 제 2 전도성 층을 이용한다.

Description

미세 라인 회로의 제조 방법{METHOD FOR MANUFACTURE OF FINE LINE CIRCUITRY}
본 발명은 인쇄 회로판, IC 기판 등의 제조 방법에 관한 것이다. 보다 구체적으로는, 본 발명은 미세 라인 회로의 제조 방법에 관한 것이다.
HDI 인쇄 회로 판, IC 기판들 등의 피쳐들의 계속되는 소형화는 인쇄 및 에치 방법에 의한 회로의 형성과 같은 종래 방법들보다 더 진보된 제조 방법들을 요구한다.
업계에 알려져 있는 미세 라인 회로 (fine line circuitry) 의 제조를 위한 방법은, 세미 애디티브 프로세스 (SAP) 이고, 이는 나 유전체 빌드업 층 (bare dielectric build-up layer; 1) 으로부터 시작하여 이면측의 적어도 일부에 예를 들어 콘택트 영역 (2) 일 수 있는 구리 영역 및 제 2 유전체 층 (3) 이 유전체 빌드업 층 (1) 의 이면 측에 부착된다. 그러한 기판은 도 1 a에 도시되어 있다. 블라인드 마이크로 비아와 같은 적어도 하나의 개구 (4) 가 예를 들어 빌드업 층 (1) 에서 레이저 드릴링에 의해 형성되고 이는 기판을 통해 빌드업 층 (1) 의 이면 측의 구리 영역 (2) 까지 연장된다 (도 1 b). 빌드업 층 (1) 의 유전체 표면은 다음 단계에서 디스미어 프로세스 (desmear process) 를 받고, 이는 빌드업 층 (1) 의 조면화된 (roughened) 상부 표면 (5a) 및 적어도 하나의 개구 (4) 의 유전체 측벽들의 조면화된 표면 (5b) 에 이른다 (도 1 c).
예를 들어, 귀금속 함유 활성화제를 성막하는 것에 의해, 조면화된 상부 표면 (5a) 및 조면화된 측벽들 (5b) 의 추가 활성화는 구리의 연속적인 무전해 도금을 위해 필요하다. 다음으로, 일반적으로 구리로 제조되는, 전도성 시드 층 (6) 이, 빌드업 층 (1) 의 조면화된 상부 표면 (5a) 및 적어도 하나의 개구 (4) 의 조면화된 측벽들 (5b) 상에 무전해 도금에 의해 성막된다 (도 1 d). 그러한 전도성 층 (6) 은 보통 두께가 0.8 ㎛ 내지 1.5 ㎛ 인데, 이는 a) 구리의 연속적인 전기도금을 위한 조면화된 상부 표면 (5a) 상의 충분한 전기 전도성을 제공하기 위해 그리고 b) 구리의 무전해 도금 동안 또한 충분한 전기 전도성이 적어도 하나의 개구 (4) 의 조면화된 측벽들 (5b) 에 제공되도록 보장하기 위해 필요하다.
다음으로 구리 (8) 의 더 두꺼운 층이, 빌드업 층 (1) 의 조면화되고 활성화된 상부 표면 상에 그리고 적어도 하나의 개구 (4) 의 조면화되고 활성화된 유전체 벽들 상에 패터닝된 레지스트 층 (7) 의 개구들내에 선택적으로 전기도금된다 (도 1 e 내지 도 1 f). 패터닝된 레지스트 층 (7) 이 제거되고 (도 1 g) 전기도금된 구리 (8) 에 의해 피복되지 않은 전도성 층 (6) 의 그 부분들이 차별 에칭 (differential etching) 에 의해 제거된다 (도 1 h). 그러한 프로세스는 예를 들어, US 6,278,185 B1 및 US 6,212,769 B1 에 개시되어 있다.
SAP 방법의 하나의 단점은 빌드업 층 (1) 의 유전체 표면과 전도성 층 (6) 사이의 약한 접착이다. 약한 접착은, 인쇄 회로판의 나중 제조 단계들 또는 나중 사용에 있어서 전도성 층 (6) 상에 구리의 후속 전기도금에 의해 형성되는 구리 트랙들의 원하지 않는 디라미네이션 (delamination) 에 이를 수 있다.
게다가, 빌드업 층 (1) 의 상부 표면에 적용되는 디스미어 프로세스는 유전체 표면의 조면화 (roughening) 를 야기한다. 한편으로는, 유전체 표면의 조면화가 유전체 표면과 전도성 층 (6) 사이의 접착을 제공하기 위하여 필요하지만, 다른 한편으로는, 빌드업 층 (1) 의 조면화된 상부 표면 (5a) 은 라인 폭 및 라인간 공간이 10 ㎛ 이하인 것과 같은 미세 라인 회로의 형성을 허용하지 않는다.
빌드업 층 (1) 의 조면화된 상부 표면은, 전기도금된 구리 (8) 에 의해 덮이지 않은 그러한 영역들로부터 전도성 층 (6) 의 그 부분들을 제거하기 위하여 엄격한 에칭 조건들을 필요로 한다. 엄격한 에치 조건들은 구리 층 (8) 의 원하지 않는 어택 (attack) 에 이르고 전기도금된 구리 피쳐들의 원하는 형상이 얻어질 수 없다.
매끄러운 유전체 표면 상에 제 1 금속 층의 접착을 향상시키기 위한 방법은 US 2011/0247865 A1 에 개시되어 있다. 도금 촉매 또는 그의 전구체와 상호작용할 수 있는 폴리머 접착 층이 매끄러운 유전체 표면 상에 성막되고 그에 의해 유전체 층과 그 위에 성막된 제 1 금속 층 사이의 접착이 증가된다. 비아 (via) 형성 동안 형성된 스미어 및 다른 원하지 않는 잔류물들이 콘택트 패드 및 비아의 측벽들로부터 제거될 때, 상기 폴리머 접착 층이 어택된다. 이 세정 단계는 나중 프로세스 단계들에서 비아의 금속화를 위해 필수적이다. 따라서, 폴리머 접착 층 / 제 1 금속 층 / 비아(들)의 측벽 계면에서의 원하지 않는 웨지 (wedge) 들이 형성되고 그에 의해 매끄러운 유전체 표면 상의 제 1 금속 층의 접착이 감소된다.
그러므로, 본 발명의 목적은, 빌드업 층 (1) 의 상부 표면의 조면화 (roughening) 로부터 유도되는 단점들을, 상기 조면화된 상부 표면 상 전도성 층의 성막 전에, 회피하거나 또는 최소화하는 한편, 빌드업 층 (1) 의 상부 표면과 전도성 층 (6) 사이의 충분한 접착을 제공하는 미세 라인 회로의 제조 방법을 제공하는 것이다.
이 목적은, 미세 라인 회로의 제조 방법으로서,
(i) 전면측 (1a) 및 이면측 (1b) 표면 영역을 갖는 유전체 빌드업 층 (1) 을 제공하는 단계로서, 상기 이면 측 표면 영역 (1b) 의 적어도 일부는 구리 영역 (2) 을 포함하고, 유전체 층 (3) 이 상기 이면측 표면 영역 (1b) 에 부착되고, 유기실란 화합물, 치환된 포르피린, 구리 전구체 화합물, 및 기판에의 결합에 적합한 관능성 화학 기를 지니는 적어도 하나의 부착 기를 갖는 나노미터 사이즈의 산화물 입자들로 이루어지는 군으로부터 선택된 접착 증진 층 (9) 이 상기 빌드업 층 (1) 의 전면측 (1a) 표면 영역에 부착되는, 상기 유전체 빌드업 층 (1) 을 제공하는 단계,
(ii) 접착 증진 층 (9) 상에 제 1 전도성 층 (10) 을 성막하는 단계,
(iii) 상기 제 1 전도성 층 (10), 상기 접착 증진 층 (9) 및 상기 빌드업 층 (1) 을 통해 상기 적어도 하나의 구리 영역 (2) 으로 연장되는 적어도 하나의 개구 (4) 를 형성하는 단계,
(iv) 상기 적어도 하나의 개구 (4) 의 유전체 측벽들 및 구리 영역 (2) 을 세정하여 세정된 측벽들 (5b) 및 세정된 구리 영역 (2) 을 획득하는 단계,
(v) 적어도 상기 세정된 측벽들 (5b) 상에 제 2 전도성 층 (11) 을 형성하는 단계로서, 상기 제 2 전도성 층 (11) 은 전기 전도성 폴리머, 귀금속을 포함하는 콜로이드 입자, 전기 전도성 탄소 입자 및 무전해 도금에 의해 성막된 구리로 이루어지는 군으로부터 선택되는, 상기 제 2 전도성 층 (11) 을 형성하는 단계,
(vi) 상기 제 1 전도성 층 (10) 상에 또는 상기 제 2 전도성 층 (11) 이 무전해 도금에 의해 성막되는 구리인 경우에 상기 제 2 전도성 층 (11) 상에 레지스트 층 (7) 을 도포하고; 상기 레지스트 층 (7) 을 패터닝하는 단계,
(vii) 패터닝된 상기 레지스트 층 (7) 의 개구들내에 전기도금에 의해 구리 층 (8) 을 성막하는 단계,
(viii) 패터닝된 상기 레지스트 층 (7) 을 제거하는 단계 및
(ix) 상기 제 1 전도성 층 (10) 의, 또는 상기 제 2 전도성 층 (11) 이 무전해 도금에 의해 성막되는 구리인 경우 상기 제 2 전도성 층 (11) 의, 전기도금된 구리 층 (8) 에 의해 덮이지 않은 그 부분들을 제거하는 단계
를 이 순서대로 포함하는 미세 라인 회로의 제조 방법에 의해 해결된다 .
그 제 1 전도성 층 (10) 은 빌드업 층 (1) 의 전면측 (1a) 표면 영역에 대한 충분한 접착을 나타낸다. 게다가, 제 1 전도성 층 (10) 의 성막 전에 빌드업 층 (1) 의 전면측 (1a) 표면 영역에 디스미어 프로세스가 적용되지 않기 때문에 그리고 적어도 하나의 개구 (4) 의 측벽들 및 구리 영역 (2) 을 세정할 때 제 1 전도성 층 (10) 이 또한 보호 층의 역할을 하기 때문에, 빌드업 층 (1) 의 매끄러운 전면측 (1a) 표면 영역이 유지되고 따라서, 라인 폭 및 라인간 간격이 10 ㎛ 이하인 것과 같은 미세한 라인 회로의 형성이 가능하다. 빌드업 층 (1) 의 매끄러운 전면측 (1a) 표면 영역은 또한, 단계 (ix) 에서, 단계 (vi) 및 (vii) 에서 패터닝된 레지스트 층 (7) 에 의해 피복되었던, 제 1 전도성 층 (10) 의 그 부분들을 완전히 제거하기 위하여, 온화한 에칭 조건 (mild etching condition) 들을 사용하는 것을 가능하게 한다.
따라서, 전기도금된 구리 피쳐 (feature) 들의 원하는 형상이 얻어질 수 있고, 빌드업 층 (1) 의 전면측 (1a) 표면 영역과 제 1 전도성 층 (10) 사이의 높은 접착이, 적어도 하나의 개구 (4) 의 구리 영역 (2) 및 측벽들을 세정한 후에도 유지된다.
도 1은 종래 기술의 방법에 따른 새미 애디티브 프로세스 (SAP) 를 보여준다.
도 2는 본 발명에 따른 미세 라인 회로의 제조 방법을 보여준다.
미세 라인 회로의 제조 방법은 이하에서 보다 상세하게 설명된다. 여기에 도시된 도면들은 프로세스를 단순히 예시한다. 도면들은 스케일대로 그려지지 않았다, 즉 그 도면들은 라미네이트에서 다양한 층들의 실제 치수들 또는 피쳐들을 반영하지 않는다. 같은 도면 부호들은 상세한 설명 전체에 걸쳐 같은 엘리먼트들을 지칭한다.
이제 도 2 a를 참조하면, 본 발명의 바람직한 실시형태에 따라, 유기 재료 또는 섬유 보강 유기 재료 또는 입자 보강 유기 재료 등, 예를 들어, 에폭시 수지, 폴리이미드, 비스말레이미드 트리아진, 시아네이트 에스테르, 폴리벤조시클로부텐, 또는 이들의 유리 섬유 복합재 등으로 만들어질 수도 있는 유전체 빌드업 층 (1) 이 제공된다. 빌드업 층 (1) 은 전면측 (1a) 및 이면측 (1b) 을 포함한다. 빌드업 층 (1) 의 전면측 (1a) 은, 접착 증진 층 (9) 을 포함하는 매끄러운 표면을 갖는 나 유전체 재료 (bare dielectric material) 로 구성된다. 빌드업 층 (1) 의 이면측 (1b) 의 적어도 일부에 구리 영역 (2) 이 부착되는데, 이는 예를 들어, 콘택트 패드, 구리 충전 스루홀 또는 구리 충전 블라인드 마이크로 비아일 수 있다. 또한, 빌드업 층 (1) 의 이면측 (1b) 에는 제 2 유전체 층 (3) 이 부착된다. 그러한 라미네이트는 도 2 a에 도시되어 있다.
빌드업 층 (1) 의 전면측 (1a) 에 부착되는 접착 증진 층 (9) 은, 매우 얇은 층, 예를 들어, 단층 (monolayer), 여러 단층들로 이루어지는 층 또는 빌드업 층 (1) 전면측 (1a) 의 매끄러운 표면 상에 분포되는 접착 증진 물질의 아일랜드 (island) 들일 수 있다. 접착 증진 층 (9) 은, 빌드업 층 (1) 의 매끄러운 전면측 (1a) 과 제 1 전도성 층 (10) 사이의 충분한 접착을 달성하기 위하여 요구된다.
바람직하게는, 빌드업 층 (1) 의 전면측 (1a) 표면 영역은 빌드업 층 (1) 의 상기 전면측 (1a) 표면 영역의 매끄러운 표면을 보유하기 위한 디스미어 방법을 받지 않는다. 대신에, 빌드업 층 (1) 의 상부 표면은 표준 방법들에 의해 세정된다.
다음으로, 접착 증진 층 (9) 이 빌드업 층 (1) 의 상부 표면 상에 성막된다. 성막을 위한 적합한 방법들은, 예를 들어, 딥 코팅, 스핀 코팅, 잉크젯 프린팅, 스프레이 코팅 및 기상 증착 이를테면 예를 들어 화학 기상 증착 (CVD) 및 물리 기상 증착 (PVD) 이다.
접착 증진 층 (9) 은 바람직하게는 다음으로부터 선택된다:
적어도 하나의 유기실란 화합물의 성막 및 산화제로의 연속적인 처리에 의해 획득되는 층;
예를 들어, WO 2009/029863 A1 에 개시되어 있는 것과 같은, 금속 이온들을 결합하도록 구성된 유기 분자. 유기 분자들은 바람직하게는, 매크로시클릭 프로리간드, 매크로시클릭 착물, 샌드위치 배위 착물 및 이들의 폴리머로부터 선택되는 표면 활성 모이어티 (surface active moiety) 를 포함한다. 가장 바람직하게는, 이러한 타입의 접착 증진 층 (9) 을 위한 표면 활성 모이어티는 치환된 포르피린;
US 2009/0004385 A1에 개시된 N-헤테로시클릭 카르벤 구리(I) 화합물과 같은 구리 전구체 화합물의 층;
표면에의 결합에 적합한 관능 화학 기를 지닌 적어도 하나의 부착 기를 갖는 실리카, 알루미나, 티타니아, 지르코니아, 주석 산화물 및 아연 산화물 입자들의 하나 이상으로부터 선택된 나노미터 크기의 산화물 입자들. 적합한 관능 기들은 예를 들어, 아미노, 카르보닐, 카르복실, 에스테르, 에폭시, 메르캅토, 히드록실, 아크릴, 메타크릴, 무수물, 산 할로겐화물, 할로겐, 알릴, 비닐, 스티렌, 아릴, 아세틸렌, 아지드 기; 1 내지 3 질소 원자들을 포함하는 5 내지 6원 헤테로시클릭 탄화수소 기들; 이소니코틴아미딜, 비피리딜, 니트릴, 이소니트릴 및 티오시아네이트이다. 그러한 접착 증진 층들 (9) 은 EP 11191974.2 에 개시되어 있다.
특정 적합 접착 증진 층 (9) 은
(a) 적어도 하나의 유기실란 화합물을 포함하는 용액으로 상기 빌드업 층 (1) 의 전면측 (1a) 을 처리하는 단계 및 선택적으로
(b) 산화제를 포함하는 용액으로 상기 전면측 (1a) 을 처리하는 단계
를 이 순서대로 포함하는 방법에 의해 형성될 수 있다.
유기실란 화합물은 바람직하게는, 하기 식
A(4-x)SiBx
에 의해 표현되는 군으로부터 선택되고
식중에서
각 A 는 독립적으로 가수분해성 기이고
x 는 1 내지 3 이고,
각 B 는 독립적으로 C1-C20 알킬, 아릴, 아미노 아릴 및 하기 식
CnH2nX
으로 표현되는 관능 기로 이루어지는 군으로부터 선택되고
식중에서
n 은 바람직하게는 0 내지 20, 보다 바람직하게는 0 내지 8 이고
X 는 바람직하게는 아미노, 아미도, 히드록시, 알콕시, 할로, 메르캅토, 카르복시, 카르복시 에스테르, 카르복스아미드, 티오카르복스아미드, 아실, 비닐, 알릴, 스티릴, 에폭시, 에폭시시클로헥실, 글리시독시, 이소시아네이토, 티오시아네이토, 티오이소시아네이토, 우레이도, 티오우레이도, 구아니디노, 티오글리시독시, 아크릴록시, 메타크릴록시 기, 카르복시 에스테르, 및 Si(OR)3 로 이루어지는 군으로부터 선택되고, 여기서 R 은 C1-C5 알킬 기이다.
보다 바람직하게는, 가수분해성 기 A는 -OH, -OR2 로부터 선택되고 여기서 R2 는 C1-C5 알킬 및 -OCOR3 로 이루어지는 군으로부터 선택되고 R3 는 H 또는 C1-C5 알킬 기이다.
위의 식들내의 특정 부류의 화합물들의 예들은, 비닐실란, 아미노알킬실란, 우레이도알킬실란 에스테르, 에폭시알킬실란 및 메타크릴로알킬실란 에스테르이고, 여기서 반응성 유기 관능들은, 각각, 비닐, 아미노, 우레이도, 에폭시 및 메타크릴록시이다. 비닐실란들의 예들은 비닐트리클로로실란, 비닐트리에톡시실란, 비닐트리메톡시실란, 비닐-트리스-(베타(2)-메톡시에톡시) 실란 및 비닐트리아세톡시실란이다. 본 발명에서의 사용을 위한 바람직한 유기실란들인, 아미노알킬실란의 예들로서는, 감마(3)-아미노프로필트리에톡시실란, 감마-아미노프로필트리메톡시실란, N-베타-(아미노에틸)-감마-아미노프로필트리메톡시실란, 및 N'-(베타-아미노에틸)-N-(베타-아미노에틸)-감마-아미노프로필트리메톡시실란이다. 적합한 우레이도알킬실란 에스테르는 감마우레이도알킬트리에톡시실란인 한편, 적합한 에폭시알킬실란은 베타-(3,4-에폭시시클로헥실)-에틸트리메톡시실란 및 감마글리시독시프로필트리메톡시실란이다. 유용한 메타크릴록시실란 에스테르는 감마-메타크릴록시프로필트리메톡시 실란 및 감마-메타크릴록시프로필-트리스-(베타-메톡시에톡시) 실란이다.
적어도 하나의 유기실란 화합물은 모노머 유기실란 화합물 또는 올리고머 유기실란 화합물일 수 있고 이는 유전체 기판의 표면 상의 성막 전에 본 발명에 따라 모노머 유기실란 화합물의 (부분적인) 가수분해 및 축합 (condensation) 에 의해 획득된다.
유기실란 화합물의 가수분해 및 축합은 업계에 잘 알려져 있다. 예를 들어, 모노머 유기실란 화합물은, 산성 촉매, 예를 들어, 아세트 산 또는 묽은 염산과 반응하며, 모노머 유기실란 화합물로부터 유도되는 올리고머 유기실란 화합물의 맑은 용액 (clear solution) 에 이른다.
본 발명에 따라 가수분해에 의해 모노머 유기실란 화합물로부터 유도되는 그러한 올리고머 실란은 본 발명의 범위 내에 포함되야 한다.
빌드업 층 (1) 의 전면측 (1a) 은 15 와 50 ℃ 사이의 온도에서 10 초와 10 분 사이의 시간 기간 동안 적어도 하나의 유기실란 화합물을 포함하는 용액과 접촉된다.
다음으로, 빌드업 층 (1) 의 전면측 (1a) 은 선택적으로 산화제를 포함하는 용액과 접촉된다.
산화제는, 과망간산염의 수성 산성 또는 알칼리성 용액, 과산화수소 및 황산 또는 크롬산일 수 있다.
과망간산염의 알칼리성 용액, 예를 들어, 과망간산 나트륨 또는 칼륨이 바람직하다. 그 용액은 바람직하게는 20 - 100 g/ℓ 과망간산 이온 및 10 - 40 g/ℓ 수산화 이온을 포함한다. 바람직한 수산화 이온 원은 수산화 나트륨 또는 칼륨이다.
빌드업 층 (1) 의 전면측 (1a) 은, 150 nm 미만의 평균 표면 거칠기 Ra 를 갖는 조면화된 표면을 획득하기 위하여 20 과 95 ℃ 사이 온도에서 1 과 30 분의 시간 기간 동안 산화제를 포함하는 용액과 접촉된다.
경화 단계는 선택적으로, 접착 증진 층 (9) 의 성막 후에 적용된다. 최대 경화 온도는 25 내지 250 ℃의 범위, 보다 바람직하게는 100 내지 200 ℃ 범위에 있다.
다음으로, 빌드업 층 (1) 의 상부 표면은, 바람직하게는 물로, 린싱될 수도 있다.
빌드업 층 (1) 의 전면측 (1a) 에 부착된 접착 증진 층 (9) 은 제 1 전도성 층의 형성을 안정화하는 역할, 예를 들어, 빌드업 층 (1) 의 전면측 (1a) 표면에 대한 단계 (ii) 에서 이용되는 무전해 도금 욕으로부터 구리 이온들의 결합을 안정화하고 금속 구리의 성막을 촉진하는 역할을 한다.
다음으로, 제 1 전도성 층 (10) 은 단계 (ii) 에서 접착 증진 층 (9) 상에 성막된다. 이것은 도 2 b 에 나타나 있다. 제 1 전도성 층 (10) 은 제 2 전도성 층 (11) 과 함께 단계 (vii) 에서 구리 (8) 의 전기도금을 위한 전기 전도성 베이스 (base) 의 역할을 한다.
바람직하게는, 제 1 전도성 층 (10) 은 구리를 포함하고 무전해 도금에 의해 성막된다. 바람직하게는 이 경우, 기판은, 예를 들어, 구리의 무전해 성막 전에, 귀금속 함유 콜로이드, 귀금속 이온들을 포함하는 용액 또는 팔라듐 착물을 포함하는 용액의 성막에 의해 활성화된다. 가장 바람직한 활성화는 팔라듐-주석 콜로이드, 팔라듐 이온 및 팔라듐 착물의 성막에 의한 것이다. 그러한 방법들은 업계에 확립되어 있고 당업자에게 알려져 있다.
구리의 성막을 위한 적합한 무전해 도금 전해질은, 예를 들어, 구리 이온들의 소스, pH 조절제, 착화제 이를테면 EDTA, 알칸올 아민 또는 타르트레이트 염, 촉진제, 안정화 첨가제 및 환원제를 포함한다. 대부분의 경우에, 포름알데히드가 환원제로서 사용되고, 다른 일반적인 환원제는 하이포포스파이트, 디메틸아민 보란 및 보로하이드라이드이다. 무전해 구리 도금 전해질을 위한 통상적인 안정화제 첨가제는 화합물들, 이를테면 메르캅토벤조티아졸, 티오우레아, 다양한 다른 황 화합물, 시아나이드 및/또는 페로시아나이드 및/또는 코발토시아나이드 (cobaltocyanide) 염, 폴리에틸렌글리콜 유도체, 헤테로시클릭 질소 화합물, 메틸 부티놀 및 프로피오니트릴이다. 또한, 분자 산소가 종종 구리 전해질을 통해 공기의 정상 스트림 (steady stream) 을 통과시키는 것에 의해 안정화제 첨가제로서 사용된다 (ASM Handbook, Vol. 5: Surface Engineering, pp. 311-312 및 C. F. Coombs, Jr., “Printed Circuits Handbook”, 5th Ed. 2001, 챕터 28.5, 페이지 28.7 내지 28.10).
제 1 전도성 층 (10) 은 일반적으로, 0.01 내지 1.5 ㎛, 보다 바람직하게는 0.05 내지 0.8 ㎛ 그리고 가장 바람직하게는 0.1 내지 0.6 ㎛ 범위의 두께를 갖는다.
제 1 전도성 층 (10) 은, SAP 방법들의 경우의 조면화된 유전체 표면과 비교하여 보다 얇은 두께로 빌드업 층 (1) 의 매끄러운 전면측 (1a) 표면 영역 상에 충분한 전기 전도성 제 1 전도성 층 (10) 이 달성될 수 있으므로, 전기 도금을 위해 전기 전도성 표면을 제공하기 위하여 본 발명에 따른 방법의 경우에 있어서 보다 얇을 수 있다. 표준 SAP 방법들과 비교하여 제 1 전도성 (10) 이 더 얇을 수 있는 추가 이유는, 적어도 하나의 개구 (4) 속으로 제 1 전도성 층 (10) 이 동시에 도금될 필요가 없기 때문이다. 빌드업 층 (1) 의 전면측 (1a) 표면 영역이 제 1 전도성 층 (10) 의 성막 전에 조면화 프로세스를 받지 않는 이점은 a) (ix) 단계에서 상기 구리 층 (8) 에 의해 덮이지 않은 제 1 전도성 층 (10) 의 그 부분들을 제거할 때 구리 층 (8) 을 손상시킬 위험이 감소되는 것과 b) 에칭 제거되야할 제 1 전도성 층 (10) 의 부분들이 빌드업 층 (1) 의 전면측 (1a) 표면 영역 상에 남아서 단락을 야기할 수 있는 위험이 감소되는 것이다. 적합한 에천트들은 바람직하게는, 무전해 도금 및 전기도금에 의해 성막되는 구리의 상이한 미세구조 (예를 들어, 그레인 사이즈) 에 기인하여 전기도금된 구리 층 (8) 대신에 제 1 전도성 층 (10) 을 어택한다. 그러나 빌드업 층 (1) 의 조면화된 전면측 (1a) 표면 영역의 경우에, 더 가혹한 에칭 조건들이 적용되야하고, 그러므로, 이 경우에, 전기도금된 구리 층 (8) 의 에치 어택이 회피될 수 없다. 그러므로, 트랙들과 같은 구리 피쳐들의 원하는 형상이 본 발명에 따른 방법으로 달성될 수 있다. 게다가, 단락 소스일 수 있는, 구리 층 (8) 의 개개의 피쳐들 사이에 제 1 전도성 층 (10) 의 원하지 않는 잔류물들의 가능성이 적어진다.
다음으로, 적어도 하나의 개구 (4) 가 예를 들어, 레이저 드릴링에 의해 제 1 전도성 층 (10), 접착 증진 층 (9) 및 빌드업 층 (1) 을 통해 아래로 적어도 하나의 구리 영역 (2) 에 까지 형성되고 이는 적어도 하나의 개구 (4) 의 금속 바닥의 역할을 한다. 적어도 하나의 개구 (4) 는 예를 들어, 블라인드 마이크로 비아이다. 적어도 하나의 개구 (4) 의 형성이 도 2 c에 나타나 있다.
다음으로, 적어도 하나의 개구 (4) 의 측벽들 및 구리 영역 (2) 이, 적어도 하나의 개구 (4) 의 형성으로부터 도출된 스미어 및 다른 잔류물들을 제거하기 위하여 세정 프로세스를 받는다. 세정 프로세스는 디스미어 프로세스일 수도 있다. 이것은, 빌드업 층 (1) 의 전면측 (1a) 에 부착된 제 1 전도성 층 (10) 이 적어도 하나의 개구 (4) 의 유전체 측벽들을 디스미어링하는 동안 상기 전면측 (1a) 의 매끄러운 표면을 보호하기 때문에, 가능하다.
적어도 하나의 개구 (4) 의 측벽들 및 구리 영역 (2) 은 바람직하게는, 습식 화학 디스미어 방법 또는 플라즈마 디스미어 방법 중 어느 하나에 의해 세정된다 (도 2 d). 그러한 방법들이 업계에 알려져 있다 (예를 들어, C. F. Coombs, Jr., “Printed Circuits Handbook”, 5th Ed. 2001, 챕터 28.4, 페이지 28.5 내지 28.7).
습식 화학 디스미어 방법은, a) 적어도 하나의 개구 (4) 의 유전체 측벽들의 표면들을 스웰링 (swelling) 하는 단계, 과망간산 용액으로 적어도 하나의 개구 (4) 의 유전체 측벽들의 표면을 에칭하는 단계 및 c) 환원에 의해 적어도 하나의 개구 (4) 의 유전체 측벽들로부터 MnO2 를 제거하는 단계를 포함한다. 그에 의해, 단계 (iii) 에서 적어도 하나의 개구 (4) 의 형성으로부터 스미어 및 다른 잔류물들이 또한 적어도 하나의 개구 (4) 에 있는 구리 영역 (2) 의 표면으로부터 제거된다.
플라즈마 디스미어는, 예를 들어, CF4 과 같은 플루오로카본 가스들 및/또는 산소에 대해 유전체 기판 표면이 노출되는 건식 화학 방법이다.
적어도 하나의 개구 (4) 의 측벽들 및 구리 영역 (2) 을 세정한 후에, 전기 전도성 폴리머, 콜로이드 귀금속 입자, 전기 전도성 탄소 입자들 및 무전해 도금에 의해 성막된 구리로 이루어지는 군의 하나 이상의 멤버에 의해 형성된 제 2 전도성 층 (11) 이 적어도 하나의 개구 (4) 의 세정된 측벽들 (5b) 상에 적어도 성막된다.
전기 전도성 폴리머가 제 2 전도성 층 (11) 으로서 도포되는 경우에, 상기 전기 전도성 폴리머는 적어도 하나의 개구 (4) 의 세정된 측벽들 (5b) 상에만 성막된다. 이것은 도 2 e 에 나타나 있다.
바람직하게는, 제 2 전도성 층 (11) 은, 폴리티오펜, 폴리피롤, 폴리아닐린, 이들의 유도체 및 혼합물로 이루어지는 군으로부터 선택된 전기 전도성 폴리머를 포함한다.
가장 바람직한 전기 전도성 폴리머는, 폴리티오펜, 이의 유도체 및 이의 혼합물로부터 선택된다.
폴리티오펜, 이의 유도체 및 이의 혼합물을 포함하는 제 2 전도성 층 (11) 은
a) 수용성 폴리머의 용액과 적어도 하나의 개구 (4) 의 세정된 측벽들 (5b) 을 접촉시키는 단계,
b) 과망간산 용액 (permanganate solution) 으로 적어도 하나의 개구 (4) 의 세정된 측벽들 (5b) 을 처리하는 단계 및
c) 적어도 하나의 술폰산 및 적어도 하나의 티오펜 화합물을 포함하는 수성 베이스의 산성 마이크로에멀젼 또는 산성 수용액으로 적어도 하나의 개구 (4) 의 세정된 측벽들 (5b) 을 처리하는 단계
를 이 순서대로 포함하는 프로세스에서 형성될 수 있다.
그러한 프로세스는, 적어도 하나의 개구 (4) 의 세정된 측벽들 (5b) 상에만 전도성 유기 폴리머의 선택적인 형성을 초래한다. 전기 전도성 폴리머는 제 1 전기 전도성 층 (10), 및 적어도 하나의 개구 (4) 의 형성 후에 노출된 구리 영역 (2) 상에 형성되지 않는다.
단계 a) 에서 사용된 수용성 폴리머는, 폴리비닐 아민, 폴리에틸렌 이민, 폴리비닐 이미다졸, 알킬아민 에틸렌 산화물 코폴리머, 폴리에틸렌 글리콜, 폴리프로필렌 글리콜, 에틸렌 글리콜 및 폴리프로필렌 글리콜의 코폴리머, 폴리비닐 알코올, 폴리아크릴레이트, 폴리아크릴아미드, 폴리비닐피롤리돈 및 이들의 혼합물로 이루어지는 군으로부터 선택된다. 수용성 폴리머의 농도는 20 mg/ℓ 내지 10 g/ℓ 의 범위이다.
수용성 폴리머의 용액은, 에탄올, 프로판올, 에틸렌 글리콜, 디에틸렌글리콜, 글리세린, 디옥신, 부티로락톤, N-메틸 피롤리돈, 디메틸 포름아미드, 디메틸아세트아미드, 에틸렌 글리콜의 하프 에스테르 및 하프 에테르로 이루어지는 군으로부터 선택된 수용성 유기 용매를 더 포함할 수도 있다. 수용성 유기 용매는 순수한 형태 또는 물로 회석되어 이용될 수도 있다. 수용성 유기 용매의 농도는 10 ㎖/ℓ 내지 200 ㎖/ℓ 의 범위이다. 수용성 폴리머의 용액은 25 ℃ 내지 85 ℃ 범위의 온도로 유지되고 기판이 단계 a) 동안 15 초 내지 15 분간 이 용액에 침지된다.
다음으로, 적어도 하나의 개구 (4) 의 그러한 처리 측벽들 (5b) 은 단계 b) 에서 과망간산 용액과 접촉된다. 과망간산 이온 원은 임의의 수용성 과망간산 화합물일 수 있다. 바람직하게는, 구리 이온들의 소스는 과망간산 나트륨 및 과망간산 칼륨으로부터 선택된다. 과망간산 이온의 농도는 0.1 mol/ℓ 내지 1.5 mol/ℓ 의 범위이다. 과망간산 용액은 산성 또는 알칼리성일 수 있다. 바람직하게는, 과망간산 용액은, 2.5 내지 7 범위의 pH 값을 갖는다. 단계 b) 에 의해, MnO2 의 층이 적어도 하나의 개구 (4) 의 세정된 측벽들 (5b) 에 형성된다.
다음으로, 적어도 하나의 개구 (4) 의 세정된 측벽들 (5b) 은 티오펜 화합물 및 술폰산을 포함하는 용액과 단계 c) 에서 접촉된다.
티오펜 화합물은 바람직하게는, 3-헤테로치환 티오펜 및 3,4-헤테로치환 티오펜으로부터 선택된다. 가장 바람직하게는, 티오펜 화합물은 3,4-에틸렌 디옥시티오펜, 3-메톡시 티오펜, 3-메틸-4-메톡시 티오펜 및 이들의 유도체로 이루어지는 군으로부터 선택된다. 티오펜 화합물의 농도는 0.001 mol/ℓ 내지 1 mol/ℓ, 더 바람직하게는 0.005 mol/ℓ 내지 0.05 mol/ℓ의 범위이다.
술폰산은, 메탄 술폰산, 에탄 술폰산, 메탄 디술폰산, 에탄 디술폰산, 나프탈렌-1-5-디술폰산, 도데실벤젠술폰산, 폴리스티렌술폰산 및 이들의 혼합물을 포함하는 군으로부터 선택된다. 술폰산의 농도는, 단계 c) 에서 이용되는 용액의 원하는 pH 값을 조절함으로써 설정된다. 바람직하게는, 상기 용액의 pH 값은 0 내지 3, 보다 바람직하게는 1.5 내지 2.1 범위에서 설정된다.
단계 c) 에서 적어도 하나의 티오펜 화합물 및 적어도 하나의 술폰산을 포함하는 수성 베이스의 산성 마이크로에멀젼 또는 상기 산성 수용액과 적어도 하나의 개구 (4) 의 세정된 측벽들 (5b) 을 접촉시킬 때, 티오펜 화합물은 단계 b) 에서 성막된 MnO2 와 접촉시 중합한다. 다음으로, 제 2 전도성 층 (11) 이 MnO2 의 존재하에서 티오펜 화합물에 의해 획득되는 폴리티오펜 및 이들의 유도체에 의해 형성된다.
그러한 프로세스는 오직, 유전체 기판 재료로 이루어지는 기판 표면의 그 부분들, 즉 적어도 하나의 개구 (4) 의 세정된 측벽들 (5b) 상의 전도성 유기 폴리머의 형성에 이른다. 제 1 전도성 층 (10) 의 표면에는, 제 2 전도성 층 (11) 의 역할을 하는 상기 전도성 유기 폴리머가 없다.
흑연과 같은 전기 전도성 탄소 입자들의 사용을 수반하는 프로세스들이 또한 적용될 수 있다 (Printed Circuits Handbook, 5th Ed. 2001, Ed.: C. F. Coombs, Jr., pp. 30.4 내지 30.6). 우선 기판 표면이 컨디셔닝되고 다음으로 전기 전도성 탄소 입자들로 코팅된다. 다음으로, 탄소 코팅이 건조되고 제 1 전도성 층 (10) 상에 성막된 탄소 입자들의 부분들이 제거된다. 그러한 탄소 코팅은 제 2 전도성 층 (11) 의 역할을 하고 구리의 전기도금을 위한 표면으로서 적합하다.
본 발명의 다른 실시형태에서, 제 2 전도성 층 (11) 은 콜로이드 귀금속에 의해 형성된다 (Printed Circuits Handbook, 5th Ed. 2001, Ed.: C. F. Coombs, Jr., pp. 30.2 내지 30.4). 콜로이드 팔라듐 입자들의 전도성은, 예를 들어, 기판 표면에 흡착된 개개의 콜로이드 팔라듐 입자들 사이의 황화물 "브리지" 를 제공함으로써 증가될 수 있다. 다음으로, 흡착된 콜로이드 팔라듐 입자들의 전도성은 구리의 연속적인 전기도금을 위한 제 2 전도성 층 (11) 의 역할을 하기에 충분히 높다.
본 발명의 또 다른 실시형태에서, 제 2 전도성 층 (11) 은 구리의 무전해 도금에 의해 형성된다. 구리 층은 제 1 전도성 층 (10), 적어도 하나의 개구 (4) 의 세정된 측벽들 (5b) 및 구리 영역 (2) 상에 성막된다. 바람직하게는, 제 1 전도성 층 (10) 은, 제 2 전도성 층 (11) 으로서의 구리의 무전해 성막 전에 제거된다. 이에 따라, 제 2 전도성 층 (11) 은, 본 실시형태에서, 빌드업 층 (1) 의 전면측 (1a) 표면 영역, 적어도 하나의 개구 (4) 의 세정된 측벽들 (5b) 및 구리 영역 (2) 상에 성막된다. 바람직하게는, 이 경우에, 제 1 전도성 층 (10) 이 단계 (iv) 와 단계 (v) 사이에서 제거된다.
다음으로, 레지스트 재료의 층이, 제 1 전도성 층 (1) 상에 성막되고 패터닝되어 패터닝된 레지스트 층 (7) 을 형성한다. 이것은 도 2 f 에 나타나 있다. 패터닝된 레지스트 층 (7) 은 구리의 전기 도금에 의해 다음 단계에서 성막된 회로 패턴의 네가티브 이미지이다.
이미징 (패터닝) 을 위한 포토리소그래피 프로세스 시퀀스는 기본적으로, 감광성 폴리머 재료 (레지스트 재료) 를 제 1 전도성 층 (10) 상에 도포하는 단계, 이 포토레지스트를 원하는 패턴으로 노광하는 단계, 및 노광된 패턴을 현상하는 단계를 수반한다. 액체 및 건조 필름 레지스트 재료들 양자 모두는 패터닝된 레지스트 층 (7) 을 형성하는데 사용될 수 있다. 바람직하게는, 건조 필름 레지스트 재료가 패터닝된 레지스트 층 (8) 을 형성하는데 사용된다.
적합한 레지스트 재료들, 그들의 기판 표면 상의 성막 방법 및 패턴 형성은 업계에 잘 알려져 있다 (C. F. Coombs, Jr., “Printed Circuits Handbook”, 5th Ed. 2001, 챕터 26, 페이지 26.1 내지 26.30).
다음으로, 기판의 표면은 린싱되고 다음으로 구리의 전기 도금에 의한 구리 성막물 (8) 의 형성에 적합하다. 전기도금된 기판은 도 2 g에 도시되어 있다.
단계 (viii) 에서 사용하기에 적합한 구리 성막을 위한 전기도금 용액들은 업계에 알려져 있다. 바람직하게는, 구리 이온, 산, 유기 첨가물 및 염화 이온들을 포함하는 산성 구리 도금 욕들이 사용된다. 그러한 구리 도금 욕 조성물은, 예를 들어, C. F. Coombs, Jr., “Printed Circuits Handbook”, 5th Ed.2001, 챕터 29.4, 페이지 29.4 내지 29.15 에 개시되어 있다.
다음으로, 패터닝된 레지스트 층 (7) 은 업계에 알려진 방법들에 의해 제거된다. 패터닝된 레지스트 층 (7) 은 스트립핑, 용해, 어블레이션되거나 또는 다른 방법에 의해 제거될 수 있다. 스트립핑 및 용해는 습식 화학 방법들인 반면에, 어블레이션은, 예를 들어, 레이저 빔을 이용하여 패터닝된 레지스트 층 (7) 을 증발시킨다. 이것은 도 2 h 에 나타나 있다. 패터닝된 레지스트 층 (7) 을 제거하는데 적합한 습식 화학 방법들은 예를 들어, C. F. Coombs, Jr., “Printed Circuits Handbook”, 5th Ed. 2001, 챕터 26.6.6, 페이지 26.27 및 챕터 33.3.2, 페이지 33.5에 기재되어 있다.
패터닝된 레지스트 층 (7) 의 완전한 제거는, 예를 들어, 상승된 온도에서 1 몰 이상의 수산화 나트륨 또는 칼륨의 용액에서, 종종 구리의 산화를 제한하기 위한 변색 방지 (anti-tarnishing) 첨가제로, 달성될 수 있다. 추가적으로, 패터닝된 레지스트 층 (7) 은 다음 중 하나 이상에 의해 제거될 수 있다: 할로겐화 탄화수소, 이를테면 염화 메틸렌, 아민 및 이의 유도체, 이를테면 디메틸술폭시드, 디메틸포름아미드, N-메틸-2-피롤리디논, 글리콜 에테르, 이를테면 에틸렌 글리콜 모노메틸 에테르, 에탄올, 케톤, 이를테면 메틸에틸 케톤 및 아세톤 및 재료들, 이를테면 이소프로필 알코올, 황산, 과황산암모늄 및 가성 (caustic) 및 페놀 유도체들의 혼합물, 그리고 다양한 다른 재료들.
용액의 종류 및 용액과의 접촉 시간 및 용액의 온도와 같은 파라미터들은 패터닝된 레지스트 층 (7) 에 사용된 레지스트 재료의 타입으로 조정될 필요가 있을 수도 있다. 그 조정은 당업자를 위한 보통의 절차이다.
패터닝된 레지스트 층 (7) 을 제거하기 위한 특히 적합한 방법은, EP 1 904 898 B1 에 개시되어 있고 이는 다음의 단계들:
a) 베이스를 포함하는 수용액으로 기판을 처리하는 단계 및
b) 그 후에, 헥실렌글리콜, 에틸렌 글리콜 모노에틸 에테르, 에틸렌글리콜 모노부틸 에테르, 에틸렌 글리콜 모노이소프로필 에테르, 프로필렌 글리콜 모노메틸 에테르, 프로필렌 글리콜 모노에틸 에테르, 프로필렌 글리콜 모노부틸 에테르, 디에틸렌 글리콜 모노메틸 에테르, 디에틸렌 글리콜 모노에틸 에테르, 디에틸렌 글리콜 모노프로필 에테르, 디에틸렌 글리콜 모노부틸 에테르, 디프로필렌 글리콜 모노메틸 에테르, 디프로필렌 글리콜 모노에틸 에테르, 디프로필렌 글리콜 모노프로필 에테르, 디프로필렌 글리콜 모노부틸 에테르, 트리에틸렌 글리콜 모노메틸 에테르, 트리에틸렌 글리콜 모노에틸 에테르, 트리에틸렌 글리콜 모노프로필 에테르, 트리에틸렌 글리콜 모노부틸 에테르, 트리프로필렌 글리콜 모노메틸 에테르, 트리프로필렌 글리콜 모노에틸 에테르, 트리프로필렌 글리콜 모노프로필 에테르, 트리프로필렌 글리콜 모노부틸 에테르, 에틸렌 글리콜 모노이소프로필 에테르 및 프로필렌 글리콜 모노메틸 에테르 아세테이트로 이루어지는 군으로부터 선택된 적어도 하나의 스트립핑 증강제 (enhancer) 및 베이스를 포함하는 용액으로 기판을 더 처리하는 단계를 포함한다.
패터닝된 레지스트 층 (7) 에 의해 덮혔었고 따라서 전기도금된 구리 성막물 (8) 에 의해 덮혀있지 않은 제 1 전도성 층 (10) 의 그 부분들이 단계 (ix) 에서 제거된다. 이것은 도 2 i 에 나타나 있다. 그 부분들은, 예를 들어, 확립된 프로세스인 차별 에칭에 의해 제거될 수 있다 (C. F. Coombs, Jr., “Printed Circuits Handbook”, 5th Ed. 2001, 챕터 33.4, 페이지 33.6 내지 33.18). 일상적인 실험들에서 적합한 에칭 용액들 및 에칭 조건들이 선택된다. 바람직한 에칭 조성물들은, 황산 과산화물 에천트 및 염화제이철 및 황산제이철의 하나 이상을 포함하는 에천트로부터 선택된다.
업계에 알려져 있는 SAP 방법들에 대한 본 발명에 따른 방법의 이점들은 여러가지이다:
빌드업 층 (1) 의 전면측 (1a) 표면 영역 상의 접착 증진제 (9) 의 도포는; 예를 들어 제 1 전도성 층 (10) 에의 충분한 접착을 제공하기 위하여 디스미어 방법에 의해 상기 전면측 (1a) 표면 영역의 조면화를 피하는 것을 허용한다. 빌드업 층 (1) 의 매끄러운 전면측 (1a) 표면 영역의 영향은 다음과 같다:
빌드업 층 (1) 의 전면측 (1a) 표면 영역 상의 10 ㎛ 이하의 라인간 간격 및 라인 폭을 갖는 미세 라인 회로의 제조가, 상기 전면측 (1a) 표면 영역의 조면화를 적용하는 종래 기술 방법들에 비해 실현가능하다.
제 1 전도성 층 (10) 의 두께는, 빌드업 층 (1) 의 조면화된 전면측 (1a) 표면 영역에 비해 감소될 수 있고, 이는 제 1 전도성 층 (10) 의 형성 후에 적어도 하나의 개구 (4) 의 레이저 드릴링을 허용한다.
게다가, 빌드업 층 (1) 의 매끄러운 전면측 (1a) 표면 영역 상에 성막된 제 1 전도성 층 (10) 의 차별 에칭이 덜 어렵다. 이것은, 에칭 후의 제 1 전도성 층 (10) 의 남아있는 부분들에 기인한 단락의 위험을 감소시키고 게다가 상기 에칭 단계 (ix) 동안 구리 층 (8) 의 감소된 어택에 이른다. 그러므로, 본 발명에 따른 방법에 의해 획득된 전기도금된 구리 피쳐들의 형상이 개선된다.

Claims (14)

  1. 미세 라인 회로의 제조 방법으로서,
    (i) 전면측 (1a) 및 이면측 (1b) 표면 영역을 갖는 유전체 빌드업 층 (1) 을 제공하는 단계로서, 상기 이면 측 (1b) 표면 영역의 적어도 일부는 구리 영역 (2) 을 포함하고, 유전체 층 (3) 이 상기 이면측 (1b) 표면 영역에 부착되고, 유기실란 화합물, 치환된 포르피린, 구리 전구체 화합물, 및 기판에의 결합에 적합한 관능성 화학 기를 포함하는 적어도 하나의 부착 기를 갖는 나노미터 사이즈의 산화물 입자들로 이루어지는 군으로부터 선택된 접착 증진 층 (9) 이 상기 빌드업 층 (1) 의 전면측 (1a) 표면 영역에 부착되는, 상기 유전체 빌드업 층 (1) 을 제공하는 단계,
    (ii) 상기 접착 증진 층 (9) 상에 제 1 전도성 층 (10) 을 성막하는 단계,
    (iii) 상기 제 1 전도성 층 (10), 상기 접착 증진 층 (9) 및 상기 빌드업 층 (1) 을 통해 적어도 하나의 구리 영역 (2) 으로 연장되는 적어도 하나의 개구 (4) 를 형성하는 단계,
    (iv) 상기 적어도 하나의 개구 (4) 의 유전체 측벽들 및 구리 영역 (2) 을 세정하여 세정된 측벽들 (5b) 및 세정된 구리 영역 (2) 을 획득하는 단계,
    (v) 적어도 상기 세정된 측벽들 (5b) 상에 제 2 전도성 층 (11) 을 형성하는 단계로서, 상기 제 2 전도성 층 (11) 은 전기 전도성 폴리머, 귀금속을 포함하는 콜로이드 입자, 전기 전도성 탄소 입자 및 무전해 도금에 의해 성막된 구리로 이루어지는 군으로부터 선택되는, 상기 제 2 전도성 층 (11) 을 형성하는 단계,
    (vi) 상기 제 1 전도성 층 (10) 상에 또는 상기 제 2 전도성 층 (11) 이 무전해 도금에 의해 성막되는 구리인 경우에 상기 제 2 전도성 층 (11) 상에 레지스트 층 (7) 을 도포하고; 상기 레지스트 층 (7) 을 패터닝하는 단계,
    (vii) 패터닝된 상기 레지스트 층 (7) 의 개구들내에 전기도금에 의해 구리 층 (8) 을 성막하는 단계,
    (viii) 패터닝된 상기 레지스트 층 (7) 을 제거하는 단계 및
    (ix) 상기 제 1 전도성 층 (10) 의, 또는 상기 제 2 전도성 층 (11) 이 무전해 도금에 의해 성막되는 구리인 경우 상기 제 2 전도성 층 (11) 의, 전기도금된 구리 층 (8) 에 의해 덮이지 않은 그 부분들을 제거하는 단계
    를 이 순서대로 포함하는, 미세 라인 회로의 제조 방법.
  2. 제 1 항에 있어서,
    상기 접착 증진 층 (9) 은
    (a) 적어도 하나의 유기실란 화합물을 포함하는 용액으로 상기 표면을 처리하는 단계 및
    (b) 산화제를 포함하는 용액으로 상기 표면을 처리하는 단계
    에 의해 형성되는, 미세 라인 회로의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 적어도 하나의 유기실란 화합물은 하기 식
    A(4-x)SiBx
    에 의해 표현되고
    식중에서
    각 A 는 가수분해성 기이고
    x 는 1 내지 3 이고,
    각 B 는 독립적으로 C1-C20 알킬, 아릴, 아미노 아릴 및 하기 식
    CnH2nX
    으로 표현되는 기능성 기로 이루어지는 군으로부터 선택되고
    식중에서
    n 는 0 내지 15 이고,
    X 는 아미노, 아미도, 히드록시, 알콕시, 할로, 메르캅토, 카르복시, 카르복시 에스테르, 카르복스아미드, 티오카르복스아미드, 아실, 비닐, 알릴, 스티릴, 에폭시, 에폭시시클로헥실, 글리시독시, 이소시아네이토, 티오시아네이토, 티오이소시아네이토, 우레이도, 티오우레이도, 구아니디노, 티오글리시독시, 아크릴록시, 메타크릴록시 기, 카르복시 에스테르, 및 Si(OR)3 로 이루어지는 군으로부터 선택되고,
    식중, R 은 C1-C5 알킬 기인, 미세 라인 회로의 제조 방법.
  4. 제 3 항에 있어서,
    상기 가수분해성 기 A는 -OH, -OR2 로 이루어지는 군으로부터 선택되고 R2 는 C1-C5 알킬 및 -OCOR3 로 이루어지는 군으로부터 선택되고 R3 는 H 또는 C1-C5 알킬 기인, 미세 라인 회로의 제조 방법.
  5. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 산화제는 과망간산 이온의 알칼리성 수용액인, 미세 라인 회로의 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 1 전도성 층 (10) 은 무전해 도금에 의해 성막된 구리를 포함하는, 미세 라인 회로의 제조 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 적어도 하나의 개구 (4) 는 레이저 드릴링에 의해 형성되는, 미세 라인 회로의 제조 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 적어도 하나의 개구 (4) 의 유전체 측벽들 및 구리 영역 (2) 은 디스미어 방법에 의해 세정되는, 미세 라인 회로의 제조 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 제 2 전도성 층 (11) 은, 폴리티오펜, 폴리피롤, 폴리아닐린, 이들의 유도체 및 혼합물로 이루어지는 군으로부터 선택된 전기 전도성 폴리머를 포함하는, 미세 라인 회로의 제조 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    단계 (v) 에서 상기 제 2 전도성 층 (11) 은
    (v) a) 수용성 폴리머의 용액과 상기 적어도 하나의 개구 (4) 의 세정된 측벽들 (5b) 을 접촉시키는 단계,
    (v) b) 과망간산 용액으로 상기 적어도 하나의 개구 (4) 의 세정된 측벽들 (5b) 을 처리하는 단계 및
    (v) c) 적어도 하나의 술폰산 및 적어도 하나의 티오펜 화합물을 포함하는 수성 베이스의 산성 마이크로에멀젼 또는 산성 수용액으로 상기 적어도 하나의 개구 (4) 의 세정된 측벽들 (5b) 을 처리하는 단계
    에 의해 형성되는, 미세 라인 회로의 제조 방법.
  11. 제 10 항에 있어서,
    상기 수용성 폴리머는, 폴리비닐 아민, 폴리에틸렌 이민, 폴리비닐 이미다졸, 알킬아민 에틸렌 산화물 코폴리머, 폴리에틸렌 글리콜, 폴리프로필렌 글리콜, 에틸렌 글리콜 및 폴리프로필렌 글리콜의 코폴리머, 폴리비닐 알코올, 폴리아크릴레이트, 폴리아크릴아미드, 폴리비닐피롤리돈 및 이들의 혼합물로 이루어지는 군으로부터 선택되는, 미세 라인 회로의 제조 방법.
  12. 제 10 항 또는 제 11 항에 있어서,
    상기 적어도 하나의 티오펜 화합물은 3-헤테로치환된 티오펜 및 3,4-헤테로치환된 티오펜으로 이루어지는 군으로부터 선택되는, 미세 라인 회로의 제조 방법.
  13. 제 10 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 적어도 하나의 술폰산은, 메탄 술폰산, 에탄 술폰산, 메탄 디술폰산, 에탄 디술폰산, 나프탈렌-1-5-디술폰산, 도데실벤젠술폰산, 폴리스티렌술폰산 및 이들의 혼합물을 포함하는 군으로부터 선택되는, 미세 라인 회로의 제조 방법.
  14. 제 10 항 내지 제 13 항 중 어느 한 항에 있어서,
    적어도 하나의 티오펜 화합물 및 적어도 하나의 술폰산을 포함하는 용액의 pH 값은 0 내지 3의 범위인, 미세 라인 회로의 제조 방법.
KR1020147027023A 2012-03-29 2013-02-06 미세 라인 회로의 제조 방법 KR101522154B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP12075035.1A EP2645830B1 (en) 2012-03-29 2012-03-29 Method for manufacture of fine line circuitry
EP12075035.1 2012-03-29
PCT/EP2013/052318 WO2013143732A1 (en) 2012-03-29 2013-02-06 Method for manufacture of fine line circuitry

Publications (2)

Publication Number Publication Date
KR20140142709A true KR20140142709A (ko) 2014-12-12
KR101522154B1 KR101522154B1 (ko) 2015-05-28

Family

ID=47664297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147027023A KR101522154B1 (ko) 2012-03-29 2013-02-06 미세 라인 회로의 제조 방법

Country Status (6)

Country Link
US (1) US9713266B2 (ko)
EP (1) EP2645830B1 (ko)
JP (1) JP5859167B2 (ko)
KR (1) KR101522154B1 (ko)
TW (1) TWI565379B (ko)
WO (1) WO2013143732A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054049B2 (ja) * 2012-03-27 2016-12-27 東京エレクトロン株式会社 めっき処理方法、めっき処理システムおよび記憶媒体
EP2644744A1 (en) * 2012-03-29 2013-10-02 Atotech Deutschland GmbH Method for promoting adhesion between dielectric substrates and metal layers
WO2015098601A1 (ja) * 2013-12-27 2015-07-02 味の素株式会社 配線板の製造方法
JP6406841B2 (ja) 2014-03-24 2018-10-17 アトテック・ドイチュラント・ゲーエムベーハーＡｔｏｔｅｃｈ Ｄｅｕｔｓｃｈｌａｎｄ Ｇｍｂｈ 金属層形成方法およびプリント回路基板製造方法
US9609749B2 (en) 2014-11-14 2017-03-28 Mediatek Inc. Printed circuit board having power/ground ball pad array
WO2016098738A1 (ja) * 2014-12-17 2016-06-23 三井化学株式会社 基板中間体、貫通ビア電極基板および貫通ビア電極形成方法
WO2016102066A1 (en) * 2014-12-22 2016-06-30 Atotech Deutschland Gmbh Method for electromagnetic shielding and thermal management of active components
US9741606B2 (en) * 2015-08-07 2017-08-22 Intel Corporation Desmear with metalized protective film
JP6819608B2 (ja) 2015-11-30 2021-01-27 凸版印刷株式会社 多層プリント配線基板及びその製造方法
JP6814028B2 (ja) * 2016-11-17 2021-01-13 上村工業株式会社 プリント配線基板の製造方法
US20200006135A1 (en) * 2017-07-31 2020-01-02 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method and Plater Arrangement for Failure-Free Copper Filling of a Hole in a Component Carrier
KR20220110861A (ko) 2019-02-14 2022-08-09 오르보테크 엘티디. 고밀도 도체를 갖는 pcb 제품을 제조하기 위한 방법 및 장치
CN110190027A (zh) * 2019-07-02 2019-08-30 武汉新芯集成电路制造有限公司 半导体器件的制作方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2243838A (en) 1990-05-09 1991-11-13 Learonal Process for metallising a through-hole printed circuit board by electroplating
JPH06271373A (ja) * 1993-03-18 1994-09-27 Tonen Corp 湿潤コンクリート面のライニング用プライマー、そのライニング方法及び補強方法
JP3400049B2 (ja) * 1993-11-26 2003-04-28 住友ベークライト株式会社 プリント配線板用接着剤及びこの接着剤を用いたプリント配線板の製造方法
DE4436391A1 (de) * 1994-10-12 1996-04-18 Bayer Ag Verfahren zur direkten galvanischen Durchkontaktierung von zweilagigen Leiterplatten und Multilayern
JP3575862B2 (ja) 1995-03-16 2004-10-13 株式会社東芝 ストリームスケジューリング方法及び装置
JPH1022641A (ja) * 1996-07-03 1998-01-23 Toppan Printing Co Ltd 多層プリント配線板及びその製造方法
SE508280C2 (sv) 1997-01-31 1998-09-21 Cuptronic Ab Förfarande för att öka vidhäftningsförmågan hos ledande material till ytskikt av polymermaterial
US6278185B1 (en) 1998-05-27 2001-08-21 Intel Corporation Semi-additive process (SAP) architecture for organic leadless grid array packages
JP2000068642A (ja) * 1998-08-25 2000-03-03 Fujitsu Ltd 多層回路基板の製造方法
US6212769B1 (en) 1999-06-29 2001-04-10 International Business Machines Corporation Process for manufacturing a printed wiring board
JP3858522B2 (ja) * 1999-06-30 2006-12-13 凸版印刷株式会社 多層プリント配線板及びその製造方法
AU2002244123A1 (en) * 2001-02-23 2002-09-12 Techquip International, Inc. Stacked panel processing apparatus and methods
DE10124631C1 (de) * 2001-05-18 2002-11-21 Atotech Deutschland Gmbh Verfahren zum direkten elektrolytischen Metallisieren von elektrisch nichtleiteitenden Substratoberflächen
JP4259024B2 (ja) * 2002-02-07 2009-04-30 富士通株式会社 多層配線基板の製造方法およびこれにより製造される多層配線基板
JP3879856B2 (ja) * 2004-03-30 2007-02-14 セイコーエプソン株式会社 配線基板の製造方法及び電子デバイスの製造方法
CN101133187B (zh) 2005-03-10 2010-06-23 日矿金属株式会社 树脂基材、对其实施无电镀而成的电子部件基材、和电子部件基材的制造方法
EP1729179A1 (en) 2005-06-03 2006-12-06 Atotech Deutschland Gmbh Method for fine line resist stripping
US20070158203A1 (en) * 2006-01-12 2007-07-12 Chang Chien W Method for fabricating high-density IC board by selectively electroplating without electrical conductive route
EP2004907B1 (en) 2006-04-10 2009-06-17 Linea Tergi, Ltd. Method for applying a metal on paper
US20100178512A1 (en) 2006-12-06 2010-07-15 Ciba Corporation Changing surface properties by functionalized nanoparticles
EP1978024A1 (en) * 2007-04-04 2008-10-08 Atotech Deutschland Gmbh Silane compositions comprising novel crosslinking agents
US20090004385A1 (en) 2007-06-29 2009-01-01 Blackwell James M Copper precursors for deposition processes
US20090056994A1 (en) 2007-08-31 2009-03-05 Kuhr Werner G Methods of Treating a Surface to Promote Metal Plating and Devices Formed
JP5419441B2 (ja) * 2008-12-26 2014-02-19 富士フイルム株式会社 多層配線基板の形成方法
TWI489920B (zh) 2010-08-27 2015-06-21 Atotech Deutschland Gmbh 多層印刷電路板之製造

Also Published As

Publication number Publication date
EP2645830A1 (en) 2013-10-02
EP2645830B1 (en) 2014-10-08
JP2015513005A (ja) 2015-04-30
TW201345351A (zh) 2013-11-01
WO2013143732A1 (en) 2013-10-03
US20150083602A1 (en) 2015-03-26
US9713266B2 (en) 2017-07-18
KR101522154B1 (ko) 2015-05-28
JP5859167B2 (ja) 2016-02-10
TWI565379B (zh) 2017-01-01

Similar Documents

Publication Publication Date Title
KR101522154B1 (ko) 미세 라인 회로의 제조 방법
KR101927679B1 (ko) 유전체 기판과 금속 층 사이에 접착을 증진시키는 방법
KR101976967B1 (ko) 미세 라인 제조를 위한 방법
TW200927989A (en) Methods of treating a surface to promote metal plating and devices formed
WO2004085706A1 (en) Solution for etching copper surfaces and method of depositing metal on copper surfaces
JP5531092B2 (ja) 回路キャリア層の製造方法および回路キャリアを製造するためのその使用
CN107112311B (zh) 用于主动组件的电磁屏蔽和热管理的方法
EP2566311A1 (en) Direct plating method
JP2003501813A (ja) 無機基板と有機ポリマー間の接着を促進する方法
JP2004502875A (ja) 酸性処理液及び銅表面を処理する方法
CN104145537A (zh) 细线电路的制造方法
TWI610814B (zh) 附孔積層體的製造方法、附孔積層體、多層基板的製造方法及底層形成用組成物
WO2014195271A1 (en) Novel adhesion promoting agents for bonding dielectric material to metal layers
JP2000349417A (ja) 配線基板の製造方法
TW200407057A (en) Method for the manufacture of printed circuit boards with integral plated resistors
JP2007049116A (ja) 多層配線基板の製造方法及び多層配線基板
WO2013065628A1 (ja) 金属層を有する積層体の製造方法
WO2012133684A1 (ja) パターン状金属膜を有する積層体の製造方法、被めっき層形成用組成物
JP2012209392A (ja) パターン状金属膜を有する積層体の製造方法、被めっき層形成用組成物
WO2012133093A1 (ja) パターン状金属膜を有する積層体の製造方法
TW201313966A (zh) 直接電鍍方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180504

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190503

Year of fee payment: 5