JP2015213194A - 少なくとも１つのチップとワイヤ要素をアセンブルする方法、変形する接続要素を有する電子チップ、複数のチップを製造する方法、及び、少なくとも１つのチップとワイヤ要素のアセンブリ - Google Patents

少なくとも１つのチップとワイヤ要素をアセンブルする方法、変形する接続要素を有する電子チップ、複数のチップを製造する方法、及び、少なくとも１つのチップとワイヤ要素のアセンブリ Download PDF

Info

Publication number
JP2015213194A
JP2015213194A JP2015146016A JP2015146016A JP2015213194A JP 2015213194 A JP2015213194 A JP 2015213194A JP 2015146016 A JP2015146016 A JP 2015146016A JP 2015146016 A JP2015146016 A JP 2015146016A JP 2015213194 A JP2015213194 A JP 2015213194A
Authority
JP
Japan
Prior art keywords
chip
wire
groove
connecting element
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015146016A
Other languages
English (en)
Inventor
ジャン、ブラン
Brun Jean
ドミニク、ビカル
Bikar Dominik
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2015213194A publication Critical patent/JP2015213194A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the wire connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/85138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】異なるタイプ及び異なるサイズのワイヤ要素とチップとをアセンブルすることが可能な、電子チップを提供する。
【解決手段】電子チップとワイヤ要素とをアセンブルする方法の第１のステップは、ワイヤ要素５ａ、５ｂをチップの溝の中に配置することを備える。チップは第１の要素と第２の要素８´とで輪郭が形成されており、第１の要素と第２の要素とは接続要素６により接続され、接続要素は、塑性的に変形する材料を備える。第２のステップは、第１及び第２の要素をクランプし、ワイヤ要素が溝の中に固定されるまで接続要素を変形させることを備える。
【選択図】図８

Description

本発明は、ワイヤ要素と電子チップとをアセンブルする方法に関する。
今日、マイクロ電子チップを他のチップと機械的且つ電気的に接続するための多くの技術が存在する。従来技術は、チップの間に機械的に柔軟性がない接続を形成し、チップを基板の上に形成し、切断により切り離す（release）ことにより構成される。チップは、柔軟性のない支持体の上に固定され、保護膜が形成される前に電気的に接続される。このアプローチは、柔軟性のない支持の上に接続を形成することから構成され、チップの接続において非常に複雑なものが存在する場合に通常用いられる。しかしながら、このアプローチは、柔軟性のない機械的支持体（rigid mechanical support）を用いるという主な欠点を有し、特に、フレキシブル構造の集積（integration）には適したものではない。
本出願人による文献ＷＯ ２００８／０２５８８９には、図１に示されるような、２つの平行な主面１、２と、向かい合った側面３ａ、３ｂを備えるマイクロ電子チップが記載されている。側面３ａ、３ｂのうちの少なくとも１つは溝４を備え、溝４には電気的接続要素(electrical connection element)（不図示）が設けられており、電気的接続要素はワイヤ要素５のためのハウジングを形成し、ワイヤ要素５は溝４の縦軸（longitudinal axis）と平行な軸を有する。電気的接続要素は、溝４の少なくとも一部を金属化することによって得ることができる。ワイヤ要素５は、その軸が溝４の縦軸と平行であり、材料に加えられる電気めっき、接着（bonding）又は埋め込みにより溝４に固定することができる。溝４を埋め込むことは、ワイヤ要素５と溝４とが正しい寸法であることを必要とする。埋め込むことによる強度は不十分なものであり、通常、追加接着又は金属による強化層を必要とする。
文献ＥＰ２０９９０６０には、チップと他のチップとのアセンブリの製造方法が記載されている。チップは、ワイヤ要素を収める溝を備える。ワイヤ要素は溝に埋め込まれる。
本発明の目的は、従来技術の欠点を示すことのない電子チップであって、異なるタイプ及び異なるサイズのワイヤ要素とチップとをアセンブルすることが可能な、電子チップを提供することである。
この目的は、添付された請求項により達成され、さらに詳細には、方法が以下のステップを備えることにより達成される。
− チップの溝の中にワイヤ要素を配置するステップであって、チップは第１の要素と第２の要素とにより輪郭が形成され（delineate）、第１の要素と第２の要素とは接続要素により接続され、接続要素は塑性的に変形する（plastically deformable）材料を備えるような、配置ステップと、
− 第１の要素と第２の要素とをクランプするステップであって、ワイヤ要素の固定が溝の中に得られるまで接続要素(link element）を変形する、クランプステップ。
本発明は電子チップにも関するものであり、電子チップは、以下を備える。
− 第１の要素及び第２の要素と、
− 第１の要素と第２の要素とを分離する接続要素と、
− 両端が開いており、第１の要素と第２の要素と接続要素とで輪郭が形成されている溝と、
− 溝に配置された電気接続パッドと。
接続要素は材料を備え、この材料は、第１の要素と第２の要素との平らな面（level）においてクランプすることにより塑性的に変形し、且つ、クランプが行われている際、第１の要素と第２の要素とが接触する前にパッドまで押し出される(flow up)ことができる。
本発明は、複数のチップを製造する方法に関するものであり、この方法は、以下のステップを備える。
− アクティブプレートを調達する（procure）ステップであって、アクティブプレートは複数のアクティブ領域を備え、各アクティブ領域は少なくとも１つの電子コンポーネントと、対応するアクティブ領域に接続した電気接続パッドとを有する、調達ステップと、
− 変形する材料を介してアクティブプレートの上に配置された対向プレート（counterplate）により形成されたアセンブリを形成するステップであって、各アクティブ領域の平らな面において、アクティブ領域の端部の１つに沿って、空間（cavity）を形成する、形成ステップと、
− 複数のチップを形成するためにアクティブ領域の端部に沿ってアセンブリを切断する切断ステップであって、
切断の切断線は得られた空間を通過し、
切断後、複数のチップは、それぞれ、少なくとも、変形する材料により形成された接続要素により分離された第１の要素及び第２の要素と、チップの１つの表面の平らな面において、第１の要素と第２の要素と接続要素とにより輪郭が形成された溝とを備え、
電気接続パッドは溝の中に配置され、接続要素の変形する材料は、チップのクランプが行われている際、第１の要素と第２の要素とが接触する前にパッドまで押し出されることができる、
切断ステップと。
本発明はアセンブリにも関するものであり、アセンブリは、以下を備える。
− 第１の要素と第２の要素とを備えるマイクロ電子チップと、
− 第１の要素と第２の要素との間に挟まれた電気伝導ワイヤ要素（electrically conductive wire）と、
− 第１の要素と第２の要素と接続要素とに接触する接続要素であって、ワイヤ要素を第１の要素と第２の要素とのうちの少なくとも１つに固定することに関わる(participate)接続要素と。
図１は、従来技術による、ワイヤ要素のはめ込み溝を有するチップを示すものである。 図２は、本発明の実施形態によるチップを示すものである。 図３は、図２のチップの平面図である。 図４は、本発明によるチップの異なる実施形態を示すものである。 図５は、本発明によるチップの異なる実施形態を示すものである。 図６は、本発明によるチップの異なる実施形態を示すものである。 図７は、電子チップとワイヤ要素をアセンブルする方法を示すものである。 図８は、電子チップとともにワイヤ要素をアセンブルする方法を示すものである。 図９は、ストップが設けられたチップの断面図を示すものである。 図１０は、クランプステップにおける第１の要素と第２の要素とを互いにガイド動作（guiding movement）させる手段が設けられたチップを示すものである。 図１１は、図１０のチップの平面図を示すものである。 図１２は、複数のチップの製造の第１の方法を示すものである。 図１３は、複数のチップの製造の第１の方法を示すものである。 図１４は、複数のチップの製造の第１及び第２の方法を示すものである。 図１５は、複数のチップの製造の第２の方法を示すものである。 図１６は、複数のチップの製造の第２の方法を示すものである。 図１７は、複数のチップの製造の第１及び第２の方法を示すものである。 図１８は、複数のチップの製造の第１及び第２の方法を示すものである。 図１９は、第３の製造方法により得られたチップの他の追加的実施形態を示すものである。 図２０は、第４の製造方法により得られたチップの他の追加的実施形態を示すものである。
他の利点及び特徴は、本発明の特定の実施形態についての下記の説明により、さらに明らかにされる。本発明の特定の実施形態は、単なる例示であって、本発明を限定するものではない。本発明の特定の実施形態は、添付の図面により示される。
従来技術による電子チップと異なり、電子チップは、以下において、塑性的に変形する材料により形成された接続要素を備え、この材料は溝の幅を様々に変えることができる。
従って、ワイヤ要素はチップの溝の中に配置することができ、ワイヤ要素の軸は、好ましくは溝の軸と平行である。チップは、塑性的に変形する材料を備える接続要素により接続された第１の要素と第２の要素とにより輪郭が形成されている。溝についても、接続要素により接続された第１の要素と第２の要素とによって輪郭を形成することができる。第１の要素と第２の要素とをクランプすることにより、ワイヤ要素が溝の中で固定されるまで、接続要素を変形する。
図２から１１までに示され、先に説明した方法を用いることができる電子チップは、接続要素６により分離された第１の要素８と第２の要素８´とを備える。チップはさらに溝４ａを備え、溝４ａは、両端が開いており、第１の要素８と第２の要素８´と接続要素６とによりその輪郭が形成されている。従って、溝４ａは、例えば、第１の要素８と第２の要素８´とに向かい合う自由表面によって形成された２つの側壁を備えることができ、この側壁９ａ、９ｂは、接続要素６の部分により形成された底面９ｃによって互いに接続することができる。チップは、このチップが例えばワイヤ要素と電気的に接続されることを要求する場合には、チップは電気接続パッド７を備えることができる。このようなパッド７は溝４ａの中に配置することができ、好ましくは溝４ａの側壁９ａの１つに配置される。接続要素６は、第１の要素８と第２の要素８´との平らな面においてクランプすることにより塑性的に変形し、且つ、クランプが行われている際、第１の要素８と第２の要素８´が接触する前にパッド７まで押し出されることができる材料を備えることができる。接続要素６の材料は、クランプが起きている際、実際にパッドに到達することができる。溝がパッドを備えていない場合、ワイヤ要素を挟む（pinch）、もしくは入り込む（penetrate into）パッドを用いることが好ましいのにもかかわらず、クランプは、押し出されることができる塑性的に変形する接続要素６とあわさって、ワイヤ要素を機械的に固定することを十分に行うことができる。
このように形成されたチップは、側面３ａ、３ｂにより互いに接続された２つの主面１、２を備え、溝４ａは好ましくは側面の１つから形成される。
接続要素６は、２つの要素８、８´を分離するスペーサと同等のもの、又は、スペーサの部分と同等のものを形成する。
実施形態に示されるように、チップの一般的な形状は、平行四辺形からなる面をもつものであり（parallelpipedic）、２つの外部主面１及び２は実質的に等しいディメンジョンであることができ、それらは４つの側面により接続される。他のチップの形状も当然可能である。例えば、凸状の外部主面１を有する第１の要素を持つことが可能である。さらに、側面は、主面と側面との間の正確に書かれた端部を持つことなく、主面の延長であることができる。
図２及び図３に示される第１の実施形態においては、チップは、接続要素６により分離された第１の要素８と第２の要素８´とを備え、且つ、ワイヤ要素５を格納する縦溝（longitudinal groove）４ａの輪郭を形成する。先に示したように、溝４ａは２つの側壁９ａ、９ｂを備え、それぞれ、第１の要素８と第２の要素８´とに向かい合う自由表面により形成される。電気接続パッド７は、溝４ａの側壁の１つに配置され（図２中では側壁９ａ）、自由領域は、パッド７の頂部（apex）と反対側の側壁（図２中では９ｂ）との間に輪郭が形成される。自由領域はワイヤ要素を受け止めるように設計され、例えば、溝に平行なコアのようにして挿入される。
第１の実施形態によれば、第１の要素８と第２の要素８´は、好ましくは同じディメンジョンであり、互いに向かい合うように配置され、接続要素６により分離される。同じディメンジョンとは、第１の要素８と第２の要素８´との幅Ｉ５と長さＩ９とが実質的に同じということであり、図２の上面図を示す図３に示されるとおりである。図２及び図３の特有の例によれば、溝４ａは、接続要素６により輪郭が形成された底面９ｃを備え、底面９ｃは２つの向かい合う側壁９ａ、９ｂを接続する。溝の２つの側壁９ａ、９ｂを分離する距離は、接続要素６の高さＩ１と等しい。
溝４ａの輪郭を形成するために、接続要素６は、好ましくは第１の要素８と第２の要素８´との端部に対して後方に（lay back）配置される（図２及び図３）。図３においては、接続要素６の幅Ｉ６は、チップの幅Ｉ５と比べて小さい。
この特有の実施形態と、好ましくは以下に示す他の実施形態とにおいては、接続要素６は変形する材料の１つの層により形成され、この層の上面及び下面は、好ましくはチップの主面と平行であり、それぞれ第１の要素８と第２の要素８´とに接続する。
本発明の１つの特徴によれば、第１の要素８と第２の要素８´との間の接続要素６は、チップの外部主面１及び２の平らな面においてプレスすることによるチップのクランプにより変形する材料を備え、例えば、外部主面１及び２に対して垂直な、相反する方向において、チップのクランプは行われる。クランプが行われる際、変形する材料は変形し、側部へ押し出され、特に溝４へ向かって及び溝４の中へ、好ましくはワイヤ要素５に達する。接続要素６の面に垂直にクランプを行うことができる。
接続要素６を形成する変形する材料の量は、クランプの前に溝の中に挿入されたワイヤ要素５が、この材料により第１の要素８と第２の要素８´の少なくとも１つに固定されることが可能な十分なものであることが好ましい。言い換えると、変形する材料の性質は、例えば、チップの残りにダメージを与えることのない圧力といった妥当な圧力を加えた際、ワイヤ要素５の平らな面にまで達するように変形する材料が変形することを可能にするものでなくてはならない。さらに、変形する層の性質は、圧力を取り除いた後に、変形する層が接続要素６と接触したままであり、変形する層が、ワイヤ要素５の固定に関係するようなものであることが好ましい。
従って、クランプステップ後、溝の中にワイヤ要素５を固定することは、例えば、第１の要素８と第２の要素８´との間に、パッド７と要素８及び８´との間に、ワイヤ要素５を機械的に挟み込むことにより、及び／又は、接続要素６がワイヤ要素５に接触するまで接続要素６を変形することによって、行われる。
さらに、クランプ後、変形する材料は、第１の要素８と第２の要素８´の接続要素の役割を続けることが好ましく、例えば、２つの要素が互いに固定することを確保するように続ける。材料の残りの層又は部分は、例えば要素８、８´の間を挟むように維持することができる。言い換えると、クランプステップに続いて、接続要素６を変形した位置のままにした後、クランプを開放するステップを行うことができる。
他の実施形態によれば、アセンブリ（不図示）を留めるための手段を提供することを可能にする。このような手段は、例えばオス及びメスの接続手段により形成され、それぞれ第１の要素８と第２の要素８´との上に配置される。このような接続手段は、例えばクランプステップ後に、アセンブリを固定するためにクランプを維持することを避けることができる。
変形する材料の層は、チップの製造、ワイヤ要素とチップとをアセンブルすること、及び一度アセンブルされたチップの長い期間にわたる機械的強度において複数の優れた利点を示すものである。
実際、今日まで、ワイヤ要素は溝の中に単純に埋め込まれ、与えられたチップにおいて必要とされるようなワイヤ要素に正確に調整する。変形する接続要素は、従って異なるタイプのワイヤ要素を、特に異なる直径及び異なる形状のワイヤ要素を、用いることを可能にする。さらに、本発明の方法は、ワイヤ要素の厚さの変化、及び自由領域の平らな面における溝のディメンジョンの変化に対して敏感なものではない。
図４に示される他の実施形態によれば、チップは、ワイヤ要素を格納する２つの溝４ａ、４ｂを備える。これらの溝４ａ、４ｂは好ましくは接続要素６の各側面の上に配置され、それぞれ、少なくとも１つの接続パッド７を備える。第２の溝４ｂは形成され、好ましくは第２の側面３ｂの平らな面において形成され、第２の側面３ｂは好ましくは第１の側面３ａと向かい合い、且つ、平行である。第１の側面３ａの溝４ａと同様に、第２の側面３ｂの溝４ｂは、第１の要素８と第２の要素８´と接続要素６とにより少なくとも輪郭が形成される。
クランプ前に、パッド７の頂部とパッド７と向かい合う側壁９ｂとを分離する距離Ｉ７は、好ましくは、そこに挿入することを容易にするために、ワイヤ要素５の直径Ｄfと比べていくらか大きいものとする。クランプ後、第１の要素８と第２の要素８´は、好ましくは当初接続要素６を形成していた変形する材料によって互いに固定される。好ましくは、この材料によって、チップの第１の要素８と第２の要素８´との少なくとも１つをクランプした後に、ワイヤ要素５は固定される。
図５に示されるチップの第２の実施形態によれば、第１の要素８と第２の要素８´とのうちの１つ（図５中では第１の要素８）は、凸部（salient part）１０を備え、凸部１０は、考慮されている要素の少なくとも１つの端部の平らな面におけるショルダーを形成する。図５中には、２つの同じ向かい合う溝４ａ、４ｂを部分的に形成するように、２つのショルダーが形成される。接続要素６を形成する変形する材料の層は、好ましくは、凸部１０の頂部全体を覆うように、縦方向と横方向とのディメンジョンが第１の要素８の凸部１０と同等である。凸部１０を支えることない要素（図５中では第２の要素８´）は、接続要素６の手段によって、凸部１０を支える第１の要素８に固定される。溝４ａは従って好ましくは２つの向かい合う側壁９ａ、９ｂにより輪郭が形成され、側壁９ａ、９ｂは、それぞれ、第１の要素８ａと第２の要素８´とに向かい合う自由表面と、２つの側壁９ａ、９ｂを接続する底面９ｃとにより形成され、この底面９ｃは、凸部１０と接続要素６とにより形成される。溝の２つの側壁９ａ、９ｂを分離する距離Ｉ８は、接続要素６の高さＩ１と凸部１０の高さＩ２との和に等しい。図５においては、溝４ａと溝４ｂとの接続パッド７は、第２の要素８´により支持され、第２の要素は、例えば電子コンポーネントを備えるアクティブ要素である。
クランプ後、パッド７の頂部とパッド７に向かい合う側壁９ｂとの間の自由領域の平らな面において、対応する溝の中にワイヤ要素５が十分に挟むことができるように、凸部１０の高さＩ２と変形する材料の層の残りの厚さとの和は、ワイヤ要素の少なくとも部分が固定されることができるように、パッドの高さＩ３よりも高いことが好ましい。クランプの後における、一方である凸部１０の高さＩ２と変形可能な材料の層の残りの厚さとの和と、他方である接続パッドの高さＩ３との差が、ワイヤ要素５の直径Ｄｆよりも小さいことがさらに好ましい。この制約は、クランプ後において、電気接続パッド７とこの接続パッド７の頂部に向かい合う溝の側壁９ｂとの間の、自由領域の平らな面において、電気伝導ワイヤ要素を挟むことを可能にする。好ましくは、先に説明したように、クランプ前において、パッド７の頂部とパッド７に向かい合う側壁９ｂとを分離する距離Ｉ７は、そこに挿入することを容易にするためにワイヤ要素５の直径よりもわずかに大きい。当然、クランプ後、当初接続要素６を形成する材料によって、第１の要素８と第２の要素８´とは好ましくは互いに固定される。さらに正確には、接続要素の変形する層は、第１の要素８と第２の要素８´の間の厚さであり、変形する材料の残りの厚さは、第１の要素８と第２の要素８´との固定を確保することを可能にする。変形する層の残りは、好ましくは、接続パッド７と、溝４ａ、４ｂの中にあるワイヤ要素とまで押し出される。ワイヤ要素５は、従って好ましくは、変形する材料によって、チップの第１の要素８と第２の要素８´とのうちの少なくとも１つに固定される。ワイヤ要素５がエナメル加工（enamelling）又は高分子の絶縁層により覆われている場合には、先に定義された高さの差は、好ましくは、ワイヤ要素５の電気伝導コアの直径よりも小さくなる。
図６に示される電子チップの第３の実施形態によれば、２つの要素８及び８´には、それぞれ凸部１０及び１０´が存在し、凸部１０及び１０´は、要素８、８´の端部の平らな面においてショルダーを形成する。凸部１０、１０´の横及び縦のディメンジョンは、好ましくは接続要素６のものと同じであることが好ましい。側面３ａ、３ｂのうちの少なくとも１つの上では、このようなチップは溝４ａを備え、溝４ａは２つの向かい合う側壁９ａ、９ｂにより輪郭が形成され、側壁９ａ、９ｂは、それぞれ第１の要素８と第２の要素８´の向かい合う自由表面と、２つの側壁９ａ、９ｂを接続する底面９ｃとにより形成され、この底面は、第１の要素８の凸部１０と、第２の要素８´の凸部１０´と、接続要素６とによって形成されている。言い換えると、溝４ａの２つの側壁９ａ、９ｂを分離する距離Ｉ８は、接続要素６の高さＩ１と第１の要素８の凸部１０の高さＩ２と第２の要素８´の凸部１０´の高さＩ２´との和と等しい（Ｉ８＝Ｉ１＋Ｉ２＋Ｉ２´）。図６の例においては、チップは２つの向かい合う溝４ａ及び４ｂを備え、電気接続パッド７は第２の要素８´により支持され、第２の要素８´は、例えば接続パッド７に接続する電子コンポーネントを備える。
クランプ後に、パッド７の頂点部とこのパッドに向かい合う側壁（図７中では壁９ｂ）との間の自由領域の平らな面において、ワイヤ要素５を十分に挟み込むことを達成するために、第１の要素８の凸部１０の高さＩ２と第２の要素８´の凸部１０´の高さＩ２´との和であって、変形可能な材料の層の残りの厚さが加算されたものは、クランプ後に、ワイヤ要素の少なくとも部分を固定することができるように、各接続パッド７の高さＩ３よりも高い。さらに好ましくは、クランプ後に、一方である、第１の要素８の凸部１０の高さＩ２と第２の要素８´の凸部１０´の高さＩ２´との和に変形可能な材料の層の残りの厚さを加えたものと、他方である接続パッドの高さＩ３との差は、ワイヤ要素５の直径Ｄｆよりも小さい。この制約により、電気伝導ワイヤ要素を、クランプ後に、電気接続パッド７とこのパッド７の頂部に向かい合う溝ｂの側壁９ｂとの間の、自由領域の平らな面において、挟み込むことを可能にする。クランプ前に、パッド７とこのパッド７に向かい合う側壁９ｂとを分離する距離Ｉ７は、そこに挿入することを容易にするためにワイヤ要素５の直径Ｄｆよりもわずかに大きいことが好ましい。
当然、前に説明したように、クランプ後に、第１の要素８と第２の要素８´とは、好ましくは当初接続要素６を形成する材料によって、互いに固定される。このようにして、ワイヤ要素５は好ましくは、第１の要素８と第２の要素８´のうちの少なくとも１つに、この変形する材料により固定される。ワイヤ要素５がエナメル加工又は高分子絶縁層により覆われている場合には、先に定義した高さの差は、ワイヤ要素５の電気伝導コアの直径よりも小さいことが好ましい。
図７及び図８にはチップをアセンブルする方法が示され、チップは２つの溝４ａ、４ｂを備え、図５中においては２つのワイヤ要素の上にある。これらの図は、例えば矢印Ｐ１及びＰ２の方向においてチップの２つの向かい合う主面１及び２の上に圧力を印加することによって、クランプが行われた際の接続要素６を形成する変形する材料の層の変形を示す。最初に、ワイヤ要素５ａ、５ｂは、それぞれ溝４ａ、４ｂ中の縦方向に挿入され、好ましくは自由領域の平らな面（溝に向かい合う側壁からパッド７の頂部を離す領域）において挿入される。次いで、第１の要素８と第２の要素８´とをクランプするステップの間、接続要素６は変形され、ワイヤ要素５ａ、５ｂは、好ましくは各接続パッド７の頂部とこの接続パッド７と向かい合う側壁９ｂとの間の自由領域の平らな面において機械的に挟まれる。クランプの間、各縦溝の少なくとも部分を満たすように、接続要素６を形成する材料は押し出される。クランプ後のチップの状態を示す図８において、接続要素６を構成する変形する材料の量は、押し出された後、各溝のワイヤ要素５ａ、５ｂを完全に覆うために十分なものであり、従って、追加ボンディングステップを行うことを必要とすることなく、アセンブリを固めることができる。同様の原理は当然異なる実施形態に対して適用することができる。
パッド７、７ａ、７ｂとそれに対応するワイヤ要素５、５ａ、５ｂは、加圧を行った際、展性の低い材料により非常に展性の高い材料は変形され、密接な接続（intimate contact）が電気接続パッドと対応する電気伝導ワイヤ要素との間の電気接続の最適な構成を形成することができるように、好ましくは異なる硬さであることが良い。通常の方法によれば、電気伝導パッドがワイヤ要素よりもかなり硬い材料により形成されている場合、接続パッドはワイヤ要素の中に入り込むことができる。ワイヤ要素を壊すことのない程度であり、またワイヤ要素を切断することを避けるように、第１の要素８と第２の要素８´との上に印加されたクランプ（図８中の矢印Ｐ１とＰ２）を制御することが好ましい。図７及び図８において、パッド７（左の溝）のディメンジョンが、パッドを支持する側壁と平行なパッドの断面において、ワイヤ要素の直径よりも大きい場合には、接続パッド７ａは、クランプ後にワイヤ要素５ａに小さく入り込むことが好ましい。例えば、ワイヤ要素５ａに入り込んだパッド７ａの深さは１μｍであることができ、この際ワイヤ要素の直径は１５μｍから５００μｍである。この深さは、電気接続パッド７ａとワイヤ要素５ａとの間に得られた十分に密接な接続が良好な状態の電気伝導接続を形成することを可能にする。
ワイヤ要素５ａへパッド７ａが入り込む深さは、好ましくはワイヤ要素５ａの直径の２０％を超えることがなく、これによって、アセンブリにストレスがかかった際、ワイヤ要素が十分な切断強度を維持することを可能にする。
一方、例えば図７及び図８の右側のパッド７ｂのように、パッドを支持する側壁に平行なパッドの断面において、パッドはワイヤ要素５ｂの直径よりもかなり小さいディメンジョンを有し、パッドはワイヤ要素５ｂにピンポイントに入り込むことができ、例えばワイヤ要素５ｂの直径の４０％以上から１００％までであり、これによりパッドが破壊されるリスクを避けることができる。限定されない方法において、この他の実施形態において、パッド７ｂは、ワイヤ要素５ｂの直径の２０％よりも小さいディメンジョンを有する。
図９に示されるようなストップ手段１８（例えばシングルストップ）を追加することによって、挟み込む面のストレス、及び／又は、接続要素の変形のストレスは制御することができ、クランプが行われている際、ストップ手段は接続要素６の変形を制限し、このストップは、クランプが起きている際、他の要素と向かい合う第１の要素８と第２の要素８´（図９中第１の要素８）の表面に形成されることが好ましく、接続要素の変形を制限することができる。図９においては、２つのストップ１８は、接続要素６に沈む（sink）突出部により示され、この突出部はパッド７ａ、７ｂの高さに比べて非常に高い高さを有する。記載されたすべての他の実施形態に、特に図２から図６に関するものに、このタイプのストップは当然追加することができる。凸部を備える実施形態においては、この凸部自体がストップを形成することができる。クランプステップの間、第１の要素８と第２の要素８´との互いに向けての動作は、突出部によって制限され、ワイヤ要素５にダメージを与えることを避けることができる。このような突出部は変形する材料の多くの量が押し出されることを妨げ、クランプ後の要素８、８´の固定の質に弊害をもたらすこととなる。
図１０及び図１１に示される他の実施形態によれば、第１の要素８は凸部１０を備え、凸部１０は、接続要素６の縦方向、横方向のディメンジョンと実質的に等しい縦方向、横方向のディメンジョンである。図５の実施形態において、溝の底９ｃは、接続要素６と凸部１０とによって輪郭が形成されている。チップはさらにガイド手段１９を備え、それにより、例えば、凸部１０は、圧力が印加されている際に、互いに向かい合うように第１の要素８と第２の要素８´とが維持される。これらのガイド手段１９がない場合、第１の要素８と第２の要素８´とは実際に動くことができ、もはや整列することはない。図１０においては、ガイド手段は第２の要素８´に固定され、好ましくは接続要素６の各サイドに固定され、圧力がかかっている際、凸部１０をガイドすることが可能なように棒状になっている。ガイド手段１９は、好ましくは、圧力がかかっている際、凸部１０が正確にガイドされることを確保するように、接続要素６の高さＩ１よりも高い高さＩ１０を有する。
ガイド手段１９は、接続要素６の圧力を制限するストップを形成するために、さらに凸部１０の高さＩ２よりも高い高さＩ１０を有することができる。
他の実施形態によれば、第１の要素８と第２の要素８´とは両方ともアクティブであり、例えば、両方とも電子コンポーネントを備える。図１０及び図１１中に提案される例のように、第１の要素８は電池（不図示）を備えることができ、第２の要素８´は、電池により供給されるように設計された電子コンポーネントを備えることができる。電池は第２の要素８´の電子機器（electronics）と接続される。このようにして、第１の要素８の凸部１０は、第１の電気接続端子２０ａ、２０ｂを備えることができ、第１の電気接続端子２０ａ、２０ｂは、クランプが行われている間、互いに向けて第１の要素８と第２の要素８´とが動いている間、第２の要素８´の上に配置された第２の電気接続端子２１ａ、２１ｂと電気的に接続するように設計されている。ガイド手段１９の存在は、好ましくは端子２０ａ及び２０ｂがそれぞれ端子２１ａ及び２１ｂに向かい合うように維持されることを可能にする。２つの要素の上の接続端子を形成し、これらの端子を接続する技術は、２００６年５月２２日から２４日に行われた“4th European Microelectronics and Packaging Symposium”のJ.Brunらの“LOCALIZED MICRO-INSERT CONNECTIONS FOR SMART CARD SECURE MICRO PACKAGING”中に記載されている。
特有の実施形態によれば、接続要素６の変形する材料は、熱硬化性、又は熱可塑性高分子、又は可溶性の材料である。
各ワイヤ要素５が対応する溝に挿入された後、例えば、チップを加熱手段（不図示）により加熱しつつ、圧力（図８中の矢印Ｐ１及びＰ２に示される）を２つの主面１及び２に印加するように、熱圧着をチップに印加する（図８）。与えられる温度において、主面１及び２に印加される圧力は、接続要素６の変形の性質に依存する。一般的には、例えば熱可塑性又は熱硬化性材料から形成された接続要素をやわらかくするために、８０℃から２６０℃の間の温度において、圧力は５ｋｇ／ｃｍ２と３０ｋｇ／ｃｍ２の間とすることができ、このような結果は、例えばBrewer Scienceにより発売されているＨＴ１０１０（熱硬化性高分子）により形成された接続要素を用いた例により得ることができる。熱圧着を行う際、接続要素６は軟化し又は液化し、接続要素を構成する材料は部分的に外部に押し出され、各溝のすべて又は部分を満たすことが可能となる。図８中においては、接続要素が軟化し、第１の要素と第２の要素との圧力が、溝４ａ及び４ｂをほとんど満たすように、接続要素を形成する材料を押し出す。電気伝導ワイヤ要素５は、電気接続パッド７の頂部とこのパッドと向かい合う溝４の側壁９ｂとの間に機械的に入り込む。締めくくりとして、圧力は、アセンブリの状態で凝固（frozen）されることができる冷却期間の間において、維持されなければならない。圧力を維持することは、電子チップの状態で凝固し、ワイヤ要素５と接続パッド７との間の密接な接続を維持することを可能にする。当然、チップが２つの溝４ａ、４ｂを備え、各溝に異なる接続パッドが設けられている場合、接続要素を形成する材料は好ましくは電気絶縁であり、それにより、パッド間の好ましくないショートのリスクを防ぐ。
この場合、他については、接続要素６を構成する高分子（熱硬化性又は熱可塑性）の量が溝４ａ、４ｂを満たすには十分ではない場合には、高分子に覆われたワイヤ要素５を用いることができ（不図示）、この高分子は、好ましくは接続要素６を形成する高分子と同じ性質を有する。従って、熱圧着ステップの間、ワイヤ要素５を覆う高分子は軟化し又は粘性を持つ。ワイヤ要素５及び接続要素６を覆う高分子の材料の量は、溝又は複数の溝４ａ、４ｂを満たすことを可能にする。
接続要素６は、インジウム又は鉛のような可溶性材料から形成することもできる。チップが１つの溝を備える際には、鉛を用いることができる。
先に説明したような複数のチップは、ワイヤ要素の手段によって互いに接続することができ、ワイヤ要素の電気伝導コアはチップの共通データ又は電力供給バスを構成する。
従って、アセンブリは、マイクロ電子チップを備えることができ、マイクロ電子チップは第１の要素８と第２の要素８´とを備え、電気伝導ワイヤ要素は第１の要素８と第２の要素８´との間に挟まれている。アセンブリはさらに接続要素６を備え、接続要素６は第１の要素８と第２の要素８´とワイヤ要素とに接触し、接続要素６は、ワイヤ要素を第１の要素８と第２の要素８´とのうちの少なくとも１つに固定することに関わる。
一般的な方法においては、複数のチップを製造する方法は以下のステップを備える：
− アクティブプレート１３を調達するステップであって、アクティブプレートは複数のアクティブ領域を備え、各アクティブ領域は少なくとも１つの電子コンポーネントを備え、各アクティブ領域は、アクティブ領域の端部の１つの近傍に少なくとも１つの電気接続パッド７を備えることができ、言い換えると、アクティブ領域は、対応するアクティブ領域に電気的に接続した電気接続パッド７を有することができる、調達ステップと、
− 変形する材料を介してアクティブプレート１３の上に配置された対向プレート１１により構成されたアセンブリを形成するステップであって、各アクティブ領域の平らな面において、このアクティブ領域の端部の１つに沿って空間を形成し、パッド７を有する他の実施形態によれば、空間は、対応するパッドの端部に沿って形成されている、形成ステップと、
− 前記複数のチップを形成するためにアクティブ領域の端部に沿ってアセンブリを切断するステップであって、
切断の切断線は得られた空間を通過し、
切断後、複数のチップは、それぞれ、少なくとも、変形する材料により形成された接続要素６により分離された第１の要素８及び第２の要素８´と、このチップの１つの表面の平らな面にあって、第１の要素８と第２の要素８´と接続要素６とにより輪郭が形成された溝４ａ、４ｂとを備え、
この電気接続パッド７はこの溝４ａ、４ｂの中に配置され、接続要素６のこの変形する材料は、チップのクランプが行われている際、第１の要素８と第２の要素８´とが接触する前に押し出されることができる、
切断ステップと。
実際、アクティブプレートはウエハであることができ、対向プレートもウエハであることができる。
図５のアセンブリのタイプのアクティブチップの収率を最適にするために、図１４に示されるように、対向プレート１１がアクティブプレート１３に移される前に、実質的に平行なトレンチ１２は、対向プレート１１の上に形成することができる。従って、変形する材料及びアクティブプレートとともに、トレンチ１２は正確に定義された空間を形成する。
図１２から図１４及び図１７から図１８に示されるチップの製造方法の第１の実施形態によれば、接続要素６を形成するように設計された材料６´の層は、トレンチが形成される前に、対向プレート１１の上に最初に堆積される（図１２）。材料６´の堆積の後、各チップの接続要素６の配置は、例えば、フォトリソグラフィーと、それに次いでアニールによる現像とによって、パターニングされる（図１３）。例えば、信越化学工業のＳｉｎＲ３１７０の高分子樹脂の場合、４０μｍの層を堆積し、１４０℃において３０分のアニールを行うことにより現像を行う。
トレンチ１２は、高分子が除去された領域１４の平らな面（図１３）において形成される（図１４）。対向プレート１１の上に、電子コンポーネントを備えるアクティブプレート１３が移され（図１７）、１つの溝又は複数の溝の輪郭を形成するように各アクティブ領域の上に接続要素６が整列する。移動及び整列についてのバリデーション後、アクティブプレート１３と対向プレート１１とは互いにプレスされ、例えば、このプレスの際の条件は、５ｂａｒの圧力、２００℃、５分である。最終的に、対向プレート１１のトレンチ１２の下部に存在する空間のレベルにおいて、チップは切断される（図１８）。
図１４から図１８に示される製造方法の第２の実施形態によれば、トレンチ１２は対向プレート１１の中に最初に形成される（図１５）。対向プレート１１は例えば表面を介して浸漬され、対向プレート１１を浸漬させるために、対向プレートは、液体状態の熱硬化性又は熱可塑性高分子の中にトレンチ１２を有し、例えば、各トレンチ１２に分離された部分１５の頂部において、材料６´を形成するように浸漬される（図１６）。１つの溝又は複数の溝の輪郭を形成するように各アクティブ領域の上に接続要素６が整列する状態に対向プレート１１がアクティブプレート１３の上に移される前に、高分子を乾燥する（図１７）。
移動及び整列についてのバリデーション後、アクティブプレート１３と対向プレート１１とは互いにプレスされ、例えば、このプレスの際の条件は、５ｂａｒの圧力、２００℃、５分である。最終的に、チップを切断し、複数のチップを得る（図１８）。
図１９に示される製造方法の第３の実施形態によれば、接続要素６を形成する材料は熱可塑性膜１７であり、対向プレート１１中にトレンチ１２を形成した後に、熱可塑性膜１７は対向プレート１１とアクティブプレート１３との間に配置される。言い換えると、熱可塑性膜１７をはさむように対向プレート１１はアクティブプレート１３の上に移される。熱可塑性膜にしわを生じることを避け、密着アクティブプレート（coherent active plate）１３／熱可塑性膜１７／対向プレート１１のアセンブリを形成するために、熱可塑性膜は好ましくは強く張られる。他の実施形態によれば、チップを切断する際に、図１９に示されるように、膜１７の部分１６は、各溝の中で自由に動けるような状態のままである。ワイヤ要素５が挿入されている際、膜１７の部分１６は、溝４の底面から機械的に押し出され、熱圧着ステップの間に、膜１７の部分１６は、溶解することができる。従って、圧着ステップの間、膜１７の部分１６に対応する過剰な高分子は、溝４を一様に満たすことを確保することに貢献することができる。
方法の第３の実施形態の変形例によれば、熱可塑性膜１７は、遠心力（centrifugation）によりアクティブプレートの上に堆積することができる（図２０）。熱可塑性膜１７は次いで各接続パッド７を覆い、ワイヤ要素が挿入された際、又は熱圧着ステップの間に、熱可塑性膜１７の覆いを、機械的に除去することができる。
これまで説明した電子チップとそれをアセンブルする方法は、チップの設計の制約を限定することが可能であり、チップが、溝のサイズに対応する所定のサイズのワイヤ要素と一体となることをもはや強制されることはない。接続パッドとワイヤ要素との間の接続はこれによって大幅に改善される。
さらに、各溝は複数のパッドを備えることができ、複数のパッドのうちの少なくとも１つは電気伝導である。非伝導パッド又は電子コンポーネントに接続されていないパッドは、各溝に設けることができる。このようなパッドは、溝の中のワイヤ要素の固定を促進することができる。
チップが小さなサイズであることから、インテリジェントファブリックを形成するために記載されたチップは、布と一体化することができる。
例えば、第１の要素８と第２の要素８´との厚さを約２００μｍとすることができ、チップの縦方向のディメンジョンは５ｍｍよりも小さい。
１つ又はそれ以上の電気接続が、チップとワイヤ要素との間に形成される必要がある場合には、１つ又はそれ以上の電気接続パッドは、仏国特許出願０８０５８３２及び特許出願ＰＣＴ／ＦＲ２００８／１４７６に記載されているように設けることができる。それらの電気的機能に加えて、先に説明したように、このようなパッドはワイヤ要素を溝の中に良好に固定することを可能にすることができる。しかしながら、電子チップがワイヤ要素の手段によって電気接続するという役割をもっていない場合には、それらの存在は不可欠なものではない。溝の中にパッドがない場合であっても、先に示したように、本発明の方法は、有利には機械的に挟み込むことにより溝の中にワイヤ要素を良好に固定することを確保することができる。さらに、先に示したように、溝の中にワイヤ要素を固定することに関わるように、接続要素をワイヤ要素にまで押し出すようにすることができる。

Claims (18)

  1. 電子チップとワイヤ要素をアセンブルする方法であって、以下のステップである、
    − 前記チップの溝（４ａ、４ｂ）の中に前記ワイヤ要素を配置するステップであって、前記チップは第１の要素（８）と第２の要素（８´）とにより輪郭が形成され、前記第１の要素と前記第２の要素とは接続要素（６）により接続され、前記接続要素は塑性的に変形する材料を備えるような、配置ステップと、
    − 前記第１の要素（８）と前記第２の要素（８´）とをクランプするステップであって、前記ワイヤ要素の固定が前記溝の中に得られるまで前記接続要素（６）を変形する、クランプステップと、
    を備える方法。
  2. 前記クランプステップ後に前記クランプを開放する開放ステップ備え、前記開放ステップ後に、前記接続要素（６）は変形した位置に維持される、ことを特徴とする請求項１に記載の方法。
  3. 前記溝の中の前記ワイヤ要素（５）の固定は、前記第１の要素（８）と前記第２の要素（８´）との間に前記ワイヤ要素（５）が機械的には挟まれることにより達成される、ことを特徴とする請求項１又は２に記載の方法。
  4. 前記溝（４ａ）の中の前記ワイヤ要素（５）の固定は、前記接続要素（６）が前記ワイヤ要素（５）と接触するまで変形する前記接続要素（６）により行われる、ことを特徴とする請求項１又は２に記載の方法。
  5. 前記接続要素（６）は熱可塑性又は熱硬化性材料から形成され、前記クランプは、８０℃から２６０℃の間の温度において、５ｋｇ／ｃｍ２から３０ｋｇ／ｃｍ２の間の圧力において行われる熱圧着であり、前記圧力は、前記アセンブリが凝固するような冷却期間の間も維持される、ことを特徴とする請求項１から４のいずれか１つに記載の方法。
  6. 電子チップであって、
    − 第１の要素（８）及び第２の要素（８´）と、
    − 前記第１の要素（８）と前記第２の要素（８´）とを分離する接続要素（６）と、 − 両端が開いており、前記第１の要素（８）と前記第２の要素（８´）と前記接続要素（６）とで輪郭が形成されている溝（４ａ、４ｂ）と、
    − 前記溝に配置された電気接続パッド（７）と
    を備え、
    前記接続要素（６）は材料を備え、前記材料は、前記第１の要素（８）と前記第２の要素（８´）との平らな面においてクランプすることにより塑性的に変形し、且つ、クランプが行われている際、前記第１の要素（８）と前記第２の要素（８´）とが接触する前に前記パッド（７）まで押し出されることができる、ことを特徴とするチップ。
  7. 前記チップはストップ（１８）を備え、前記ストップは、クランプが行われている際、前記接続要素（６）の変形を制限する、ことを特徴とする請求項６に記載のチップ。
  8. 前記接続要素（６）の変形を制限する前記ストップは、前記第２の要素（８´）に向かい合う前記第１の要素（８）の表面の上に配置される、ことを特徴とする請求項７に記載のチップ。
  9. 前記第１の要素（８）は凸部（１０）を備え、前記凸部は前記接続要素（６）とともに前記溝（４ａ）の前記底面（９ｃ）を形成する、ことを特徴とする請求項６に記載のチップ。
  10. 前記第２の要素（８´）は前記凸部（１０）のガイド手段（１９）を備える、ことを特徴とする請求項９に記載のチップ。
  11. 前記ストップは前記凸部（１０）と前記ガイド手段（１９）とによって形成される、ことを特徴とする請求項１０及び７に記載のチップ。
  12. 前記接続要素（６）は、熱可塑性高分子材料又は熱硬化性高分子材料又は可溶性材料から形成される、ことを特徴とする請求項６から１１のいずれか１つに記載のチップ。
  13. 複数の電子チップを製造する方法であって、以下のステップである、
    − アクティブプレート（１３）を調達するステップであって、前記アクティブプレートは複数のアクティブ領域を備え、前記各アクティブ領域は少なくとも１つの電子コンポーネントと、対応する前記アクティブ領域に接続した電気接続パッド（７）とを有する、調達ステップと、
    − 変形する材料を介して前記アクティブプレート（１３）の上に配置された対向プレート（１１）により形成されたアセンブリを形成するステップであって、前記各アクティブ領域の平らな面において、前記アクティブ領域の端部の１つに沿って、空間を形成する、形成ステップと、
    − 前記複数のチップを形成するために前記アクティブ領域の端部に沿って前記アセンブリを切断する切断ステップであって、
    前記切断の切断線は得られた前記空間を通過し、
    前記切断後、前記複数のチップは、それぞれ、少なくとも、前記変形する材料により形成された接続要素（６）により分離された第１の要素（８）及び第２の要素（８´）と、前記チップの１つの表面の平らな面にあって、前記第１の要素（８）と前記第２の要素（８´）と前記接続要素（６）とにより輪郭が形成された溝（４ａ、４ｂ）とを備え、
    前記電気接続パッド（７）は前記溝（４ａ、４ｂ）の中に配置され、前記接続要素（６）の前記変形する材料は、前記チップのクランプが行われている際、前記第１の要素（８）と前記第２の要素（８´）とが接触する前に前記パッド（７）まで押し出されることができる、
    切断ステップと
    を備えることを特徴とする製造方法。
  14. 前記対向プレートが前記アクティブプレートの上に移される前に、前記対向プレート（１１）に実質的に平行なトレンチ（１２）を形成するステップを備える、ことを特徴とする請求項１３に記載の複数のチップを製造する方法。
  15. 前記トレンチ（１２）が形成される前に、前記接続要素（６）を形成する前記材料は、前記対向プレート（１１）の上に堆積される、ことを特徴とする請求項１４に記載の方法。
  16. 前記トレンチ（１２）を形成した後、前記対向プレート（１１）は、液体状態の熱硬化性高分子又は熱可塑性高分子によって浸漬され、前記高分子は、前記対向プレート（１１）が前記アクティブプレート（１３）の上に移される前に、乾燥される、ことを特徴とする請求項１４に記載の方法。
  17. 前記接続要素（６）を形成する前記材料は、前記トレンチを前記対向プレート（１１）中に形成した後、前記対向プレート（１１）と前記アクティブプレート（１３）との間に配置された熱可塑性膜である、ことを特徴とする請求項１４に記載の方法。
  18. − 第１の要素（８）と第２の要素（８´）とを備えるマイクロ電子チップと、
    − 前記第１の要素（８）と前記第２の要素（８´）との間に挟まれた電気伝導ワイヤ要素（５）と、
    − 前記第１の要素（８）と前記第２の要素（８´）と前記接続要素（５）とに接触する接続要素（６）であって、前記ワイヤ要素を前記第１の要素（８）と前記第２の要素（８´）とのうちの少なくとも１つに固定することに関わる接続要素と、
    を備えるアセンブリ。
JP2015146016A 2009-12-23 2015-07-23 少なくとも１つのチップとワイヤ要素をアセンブルする方法、変形する接続要素を有する電子チップ、複数のチップを製造する方法、及び、少なくとも１つのチップとワイヤ要素のアセンブリ Pending JP2015213194A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR09/06333 2009-12-23
FR0906333A FR2954588B1 (fr) 2009-12-23 2009-12-23 Procede d'assemblage d'au moins une puce avec un element filaire, puce electronique a element de liaison deformable, procede de fabrication d'une pluralite de puces, et assemblage d'au moins une puce avec un element filaire

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010285714A Division JP5885921B2 (ja) 2009-12-23 2010-12-22 少なくとも１つのチップとワイヤ要素をアセンブルする方法、及び、複数のチップを製造する方法

Publications (1)

Publication Number Publication Date
JP2015213194A true JP2015213194A (ja) 2015-11-26

Family

ID=42333459

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010285714A Expired - Fee Related JP5885921B2 (ja) 2009-12-23 2010-12-22 少なくとも１つのチップとワイヤ要素をアセンブルする方法、及び、複数のチップを製造する方法
JP2015146016A Pending JP2015213194A (ja) 2009-12-23 2015-07-23 少なくとも１つのチップとワイヤ要素をアセンブルする方法、変形する接続要素を有する電子チップ、複数のチップを製造する方法、及び、少なくとも１つのチップとワイヤ要素のアセンブリ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010285714A Expired - Fee Related JP5885921B2 (ja) 2009-12-23 2010-12-22 少なくとも１つのチップとワイヤ要素をアセンブルする方法、及び、複数のチップを製造する方法

Country Status (5)

Country Link
US (1) US8654540B2 (ja)
EP (1) EP2339618B1 (ja)
JP (2) JP5885921B2 (ja)
CN (1) CN102110677B (ja)
FR (1) FR2954588B1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2937464B1 (fr) * 2008-10-21 2011-02-25 Commissariat Energie Atomique Assemblage d'une puce microelectronique a rainure avec un element filaire sous forme de toron et procede d'assemblage
FR2955972B1 (fr) * 2010-02-03 2012-03-09 Commissariat Energie Atomique Procede d'assemblage d'au moins une puce avec un tissu incluant un dispositif a puce
FR2995721B1 (fr) 2012-09-17 2014-11-21 Commissariat Energie Atomique Capot pour dispositif a rainure et a puce, dispositif equipe du capot, assemblage du dispositif avec un element filaire et procede de fabrication
TWI539872B (zh) * 2013-01-09 2016-06-21 聯京光電股份有限公司 基板、半導體結構以及其相關製造方法
FR3013147B1 (fr) * 2013-11-08 2017-05-12 Commissariat Energie Atomique Procede de fabrication d'un organe electriquement conducteur pour composant electronique presentant une extremite munie d'une cavite
JP2016178201A (ja) * 2015-03-20 2016-10-06 コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス キャビティを備えた端部を含む、電子構成要素のための導電性部材の製造方法
CN106159635B (zh) * 2015-04-03 2019-12-20 原子能及能源替代委员会 制造用于电子元件的包括带腔体的端部的导电构件的方法
US9936595B2 (en) 2015-11-23 2018-04-03 Thomson Licensing Wire retention cover for printed circuit boards in an electronic device
JP2017120800A (ja) * 2015-12-28 2017-07-06 富士通株式会社 半導体素子、半導体素子の製造方法及び電子機器
FR3053157B1 (fr) 2016-06-22 2018-10-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Boitier de dispositif microelectronique
FR3062237B1 (fr) * 2017-01-23 2020-05-01 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d’une puce a circuit integre et puce a circuit integre.
FR3062515B1 (fr) * 2017-01-30 2019-11-01 Primo1D Procede d'insertion d'un fil dans une rainure d'une puce de semi-conducteur, et equipement pour la mise en œuvre d’un tel procede.
FR3065578B1 (fr) * 2017-04-19 2019-05-03 Primo1D Procede d'assemblage d'une puce microelectronique sur un element filaire
FR3076071B1 (fr) * 2017-12-21 2019-11-15 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d’une puce a circuit integre et puce a circuit integre
FR3083643B1 (fr) * 2018-07-04 2023-01-13 Commissariat Energie Atomique Procede de realisation d'un dispositif electronique
US20230223367A1 (en) * 2022-01-12 2023-07-13 Changxin Memory Technologies, Inc. Semiconductor structure and method for manufacturing semiconductor structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090200066A1 (en) * 2006-08-29 2009-08-13 Commissariat A L'energie Atomique Bare microelectronic chip provided with a recess forming a housing for a wire element constituting a flexible mechanical support, fabrication process and microstructure
JP2009200270A (ja) * 2008-02-22 2009-09-03 Panasonic Corp 半導体装置および半導体装置の製造方法
WO2009112644A1 (fr) * 2008-03-06 2009-09-17 Commissariat A L'energie Atomique Assemblage d'un élément filaire avec une puce microélectronique à rainure comportant au moins un plot de maintien de l'élément filaire

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR805832A (fr) 1935-08-21 1936-12-01 Dunlop Sa Machine servant à confectionner les enveloppes de bandages pneumatiques
JPH03270030A (ja) * 1990-03-19 1991-12-02 Hitachi Ltd 電子装置
JP3271631B2 (ja) * 1993-02-18 2002-04-02 太平洋セメント株式会社 半導体装置実装用基板
EP1278612B1 (en) * 2000-03-10 2010-02-24 Chippac, Inc. Flip chip Interconnection structure and method of obtaining the same
US6940178B2 (en) * 2001-02-27 2005-09-06 Chippac, Inc. Self-coplanarity bumping shape for flip chip
US6648213B1 (en) * 2001-03-05 2003-11-18 Saturn Electronics & Engineering, Inc. Manufacturing method for attaching components to a substrate
DE10137618A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Schutzvorrichtung für Baugruppen
JP3608536B2 (ja) * 2001-08-08 2005-01-12 松下電器産業株式会社 電子部品実装方法
FR2831331B1 (fr) * 2001-10-22 2004-11-19 Commissariat Energie Atomique Procede de fabrication d'une micro-batterie
JP3860088B2 (ja) * 2002-07-25 2006-12-20 Ｎｅｃエレクトロニクス株式会社 ボンディング方法及びボンディング装置
JP2004265888A (ja) * 2003-01-16 2004-09-24 Sony Corp 半導体装置及びその製造方法
US7213739B2 (en) * 2004-04-02 2007-05-08 Fry's Metals, Inc. Underfill fluxing curative
US7716823B2 (en) * 2004-04-08 2010-05-18 Hewlett-Packard Development Company, L.P. Bonding an interconnect to a circuit device and related devices
JP4669270B2 (ja) * 2004-12-02 2011-04-13 富士通株式会社 Ｒｆｉｄタグおよびその製造方法
US7393770B2 (en) * 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
JP4686400B2 (ja) * 2005-07-21 2011-05-25 パナソニック株式会社 光学デバイス、光学デバイス装置、カメラモジュールおよび光学デバイスの製造方法
JP2008187122A (ja) * 2007-01-31 2008-08-14 Optrex Corp 電極接続装置および電極接続方法
JP2008210842A (ja) * 2007-02-23 2008-09-11 Henkel Corp バンプ付電子部品の実装方法
JP4983718B2 (ja) * 2008-05-14 2012-07-25 パナソニック株式会社 部品実装方法及び部品実装ライン
FR2937464B1 (fr) 2008-10-21 2011-02-25 Commissariat Energie Atomique Assemblage d'une puce microelectronique a rainure avec un element filaire sous forme de toron et procede d'assemblage

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090200066A1 (en) * 2006-08-29 2009-08-13 Commissariat A L'energie Atomique Bare microelectronic chip provided with a recess forming a housing for a wire element constituting a flexible mechanical support, fabrication process and microstructure
JP2009200270A (ja) * 2008-02-22 2009-09-03 Panasonic Corp 半導体装置および半導体装置の製造方法
WO2009112644A1 (fr) * 2008-03-06 2009-09-17 Commissariat A L'energie Atomique Assemblage d'un élément filaire avec une puce microélectronique à rainure comportant au moins un plot de maintien de l'élément filaire

Also Published As

Publication number Publication date
US8654540B2 (en) 2014-02-18
JP5885921B2 (ja) 2016-03-16
FR2954588B1 (fr) 2014-07-25
US20110149540A1 (en) 2011-06-23
EP2339618A2 (fr) 2011-06-29
CN102110677A (zh) 2011-06-29
EP2339618B1 (fr) 2018-12-19
FR2954588A1 (fr) 2011-06-24
CN102110677B (zh) 2016-03-30
EP2339618A3 (fr) 2012-10-17
JP2011135083A (ja) 2011-07-07

Similar Documents

Publication Publication Date Title
JP5885921B2 (ja) 少なくとも１つのチップとワイヤ要素をアセンブルする方法、及び、複数のチップを製造する方法
CN101268548B (zh) 微电子封装及其方法
JP4813035B2 (ja) 貫通電極付基板の製造方法
JP5341114B2 (ja) ワイヤ素子とワイヤ素子を固定する少なくとも１つのバンプを備えた溝を有するマイクロエレクトロニックチップのアセンブリ
US7823322B2 (en) Silicon chip having inclined contact pads and electronic module comprising such a chip
JP5706794B2 (ja) マイクロスプリング接点を有するインターポーザ、ならびにインターポーザを製作する方法および使用する方法
TW201112500A (en) Board having connection terminal
TW201411964A (zh) 嵌入模製之連接器接觸點
TW201209939A (en) Stackable molded microelectronic packages
KR20000057511A (ko) 칩 모듈 및 그 제조방법
TW201010190A (en) Connector and electronic component provided with same
US20170309584A1 (en) Method of bonding a first substrate and a second substrate
US10568209B2 (en) Resin substrate, component-mounted resin substrate, and method of manufacturing component-mounted resin substrate
US10163820B2 (en) Chip carrier and method thereof
JP2009026028A (ja) ハイブリッド型ｉｃカードおよびその製造方法
US20050223552A1 (en) Bonding an interconnect to a circuit device and related devices
CA2668957A1 (en) Method and apparatus for localized bonding
JP2000340277A (ja) インターコネクタ及びその製造方法
US20050115069A1 (en) Method of manufacturing contact sheets
KR101597019B1 (ko) 스마트 카드용 플라스틱 층
TW200524110A (en) Connector and method of manufacturing the same
JP2002329835A (ja) 導通接続部品、その製造方法及び半導体装置
KR101928191B1 (ko) 러버소켓 및 그 제조방법
JP2008277825A (ja) チップモジュールおよびその製造方法
JP2013228783A (ja) モジュール基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150821

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160701

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170228