JP2015195331A - 記憶装置、半導体装置、及び電子機器 - Google Patents

記憶装置、半導体装置、及び電子機器 Download PDF

Info

Publication number
JP2015195331A
JP2015195331A JP2014184795A JP2014184795A JP2015195331A JP 2015195331 A JP2015195331 A JP 2015195331A JP 2014184795 A JP2014184795 A JP 2014184795A JP 2014184795 A JP2014184795 A JP 2014184795A JP 2015195331 A JP2015195331 A JP 2015195331A
Authority
JP
Japan
Prior art keywords
potential
transistor
circuit
oxide semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014184795A
Other languages
English (en)
Other versions
JP2015195331A5 (ja
JP6420103B2 (ja
Inventor
拓郎 王丸
Takuo Oumaru
拓郎 王丸
加藤　清
Kiyoshi Kato
清 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014184795A priority Critical patent/JP6420103B2/ja
Publication of JP2015195331A publication Critical patent/JP2015195331A/ja
Publication of JP2015195331A5 publication Critical patent/JP2015195331A5/ja
Application granted granted Critical
Publication of JP6420103B2 publication Critical patent/JP6420103B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Abstract

【課題】オーバーヘッド時間を短くできる記憶装置と、当該記憶装置を用いた半導体装置を提供する。
【解決手段】電源電圧の供給によりデータＤが保持される第１回路と、第２回路と、を有する。第２回路は、データに対応した第１電位と、第１配線に供給される第２電位のいずれか一方を選択する第３回路と、チャネル形成領域が酸化物半導体膜に設けられる第１トランジスタと、第１トランジスタを介して供給される、第３回路により選択された第１電位または第２電位を、保持する容量素子と、容量素子に保持される電位に従って、第３電位を供給することができる第２配線と、第１回路との間の導通状態を制御する第２トランジスタと、を有する。
【選択図】図３

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、それらの駆動方法、または、それらの製造方法に関する。特に、本発明の一態様は、記憶装置と、当該記憶装置を用いた半導体装置に関する。
近年、マイクロコンピュータなどの半導体装置の低消費電力化の技術開発が進められており、電源供給の不要な期間において、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）及びメモリなどのパワードメインに対する電源電圧の供給を停止する、パワーゲーティングと呼ばれる技術が注目されている。下記の特許文献１には、ＣＰＵ及びメモリに対する電源電圧の供給を停止することが可能なマイクロコンピュータについて記載されている。
特開２００９−１１６８５１号公報
半導体装置は、パワーゲーティング時において、電源の供給が再開されてから、パワードメインが通常の動作を開始するまでの時間（以下、オーバーヘッド時間とも言う）が短い方が、半導体装置を用いた各種電子機器を高速動作させることができるので望ましい。また、オーバーヘッド時間が短いほど、時間的に粒度の細かいパワーゲーティングを行うことができる。
上述したような技術的背景のもと、本発明の一態様は、オーバーヘッド時間を短くできる記憶装置と、当該記憶装置を用いた半導体装置の提供を、課題の一つとする。または、本発明の一態様は、ノードの電位をリセットすることができる半導体装置の提供を、課題の一つとする。または、本発明の一態様は、リーク電流の影響を低減した半導体装置の提供を、課題の一つとする。または、本発明の一態様は、保持時間の長い半導体装置の提供を、課題の一つとする。または、本発明の一態様は、新規な半導体装置の提供を、課題の一つとする。なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様に係る記憶装置は、データを保持することができる第１回路と、第２回路と、を有し、上記第２回路は、上記データに対応した第１電位と、第１配線によって供給される第２電位のいずれか一方を選択する第３回路と、チャネル形成領域が酸化物半導体膜に設けられる第１トランジスタと、上記第１トランジスタを介して供給される、上記第３回路により選択された上記第１電位または上記第２電位を、保持することができる機能を有する容量素子と、上記容量素子に保持される電位に従って、第３電位を供給することができる第２配線と、上記第１回路との間の導通状態を制御する第２トランジスタと、を有する。
本発明の一態様に係る記憶装置は、データを保持することができる第１回路と、第２回路と、を有し、上記第２回路は、上記データに対応した第１電位と、第１配線によって供給される第２電位のいずれか一方を選択する第３回路と、チャネル形成領域が酸化物半導体膜に設けられる第１トランジスタと、上記第１トランジスタを介して供給される、上記第３回路により選択された上記第１電位または上記第２電位を、保持することができる機能を有する容量素子と、上記容量素子に保持される電位に従って導通状態が定まる第２トランジスタと、上記第２トランジスタと直列に接続され、なおかつ、上記第２トランジスタと共に、第３電位を供給することができる第２配線と、上記第１回路との間の導通状態を制御する第３トランジスタと、を有する記憶装置。
本発明の一態様に係る記憶装置は、上記第１回路は、電源電圧の供給により、データを保持することができる機能を有していても良い。
本発明の一態様に係る上記記憶装置は、上記酸化物半導体膜が、Ｉｎ、Ｇａ、及びＺｎを含んでいても良い。
本発明の一態様に係る半導体装置は、上記記憶装置を用いている。
本発明の一態様により、オーバーヘッド時間を短くできる半導体装置を提供することができる。または、本発明の一態様により、ノードの電位をリセットすることができる半導体装置を提供することができる。または、本発明の一態様により、リーク電流の影響を低減した半導体装置を提供することができる。または、本発明の一態様により、保持時間の長い半導体装置を提供することができる。なお、本発明の一態様はこれらの効果に限定されるものではない。例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果以外の効果を有する場合もある。または、例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果を有さない場合もある。
記憶装置の構成例。 記憶装置の構成例。 記憶装置の構成例。 タイミングチャート。 記憶装置の構成例。 半導体装置の構成を示す図。 記憶装置の断面構造を示す図。 トランジスタの構造を示す図。 トランジスタの構造を示す図。 チップとモジュールの図。 電子機器の図。 記憶装置における、データの退避に要する時間の温度依存性を計算した結果を示す図。 記憶装置における、データの復帰に要する時間の温度依存性を計算した結果を示す図。 記憶装置における、データが保持される時間の温度依存性を計算した結果を示す図。 半導体装置の構成を示す図。 半導体装置のマスクのレイアウトを示す図。 半導体装置の消費電流のシミュレーション結果を示すグラフ。 クロックゲーティングとパワーゲーティングの消費電流のシミュレーション結果を示すグラフ。 パワーゲーティングにおける電位のタイミングチャートと消費電流の変化を示す図。 各種配線に流れる電流により消費されたエネルギー（ｐＪ）の計算結果を示すグラフ。 記憶装置の構成例。 記憶装置の構成例。 記憶装置の構成例。 記憶装置の構成例。 試作されたチップの写真。 トランジスタのゲート電圧Ｖｇに対するドレイン電流Ｉｄの値を測定した結果を示す図。 試作されたチップの、パワーゲーティング時における動作の流れを模式的に示す図。 試作されたチップのブロック図と、ＯＳＦＦ及びキャッシュが有するメモリセルにそれぞれ設けられたデータ保持回路の回路図。 試作されたチップの、各種電位の波形を示す図。 試作されたチップに要する電力を、測定した結果を示す図。 キャッシュのメモリセルのレイアウトを示す図。 試作されたチップに要する電力を、測定した結果を示す図。 試作されたチップに要する電力を、測定した結果を示す図。 シミュレーションによって得られたキャッシュのメモリセルの動作波形を示す図。 試作されたチップのブロック図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、本発明は、集積回路、ＲＦタグ、半導体表示装置など、パワーゲーティングを行うことができる半導体装置を、その範疇に含む。なお、集積回路には、マイクロプロセッサ、画像処理回路、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、マイクロコントローラを含むＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＣＰＬＤ（Ｃｏｍｐｌｅｘ ＰＬＤ）などのプログラマブル論理回路（ＰＬＤ：Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）が、その範疇に含まれる。また、半導体表示装置には、液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）等や、その他の半導体表示装置が、その範疇に含まれる。
なお、本明細書において接続とは電気的な接続を意味しており、少なくとも動作時には、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している回路構成とは、直接接続している回路構成を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの素子を介して電気的に接続している回路構成も、その範疇に含む。
また、回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極としても機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
また、トランジスタのソースとは、活性層として機能する半導体膜の一部であるソース領域、或いは上記半導体膜に電気的に接続されたソース電極を意味する。同様に、トランジスタのドレインとは、活性層として機能する半導体膜の一部であるドレイン領域、或いは上記半導体膜に電気的に接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。
トランジスタが有するソースとドレインは、トランジスタのチャネル型及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ替わる。
〈記憶装置の構成例〉
本発明の一態様に係る記憶装置の構成例を、図１に示す。図１に示す記憶装置１０は、第１記憶回路１１と、第２記憶回路１２とを有する。
記憶装置１０には、電位Ｖ１と電位Ｖ２の電位差が、電源電圧として供給される。電位Ｖ１と電位Ｖ２は一方がハイレベルであり、他方がローレベルである。以下、電位Ｖ１がローレベル、電位Ｖ２がハイレベルの場合を例に挙げて、本発明の一態様に係る記憶装置１０の構成例について説明するものとする。
第１記憶回路１１は、記憶装置１０に電源電圧が供給されている期間において、データを含む信号Ｄが入力されると、当該データを保持する機能を有する。そして、第１記憶回路１１からは、保持されているデータを含む信号Ｑが出力される。
第２記憶回路１２は、第１記憶回路１１に保持されているデータを読み込むことで、当該データを退避させる機能を有する。具体的に、第２記憶回路１２は、選択回路１３と、トランジスタ１４と、容量素子１５と、トランジスタ１６とを有する。
選択回路１３は、第１記憶回路１１に保持されているデータに対応した電位と、配線１７によって供給される電位のいずれか一方を選択する機能を有する。配線１７によって供給される電位は、電位Ｖ１と同じ高さであっても良いし、電位Ｖ２と同じ高さであっても良い。
トランジスタ１４は、選択回路１３によって選択された電位の、容量素子１５への供給を制御する機能を有する。具体的には、トランジスタ１４がオンになると、選択された電位に見合った量の電荷が容量素子１５において蓄積されることで、上記電位が容量素子１５に供給される。また、トランジスタ１４がオフになると、容量素子１５に蓄積された上記電荷が保持されることで、上記電位が容量素子１５において保持される。
選択回路１３によって、配線１７によって供給される電位が選択された場合、容量素子１５に蓄積されている電荷量が所定の値になるため、容量素子１５に保持されている電位を初期化することができる。また、選択回路１３によって、第１記憶回路１１に保持されているデータに対応した上記電位が選択された場合、容量素子１５において上記電位が保持されることで、第１記憶回路１１に保持されているデータは第２記憶回路１２に退避される。
そして、第２記憶回路１２では、記憶装置１０への電源電圧の供給が停止された後でも、容量素子１５においてデータに対応した電位が保持されている限りにおいて、当該データを保持することができる。第２記憶回路１２においてデータが保持される期間は、第２記憶回路１２が有するトランジスタ１４のオフ電流と、容量素子１５が有する容量値と、トランジスタ１６のゲート絶縁膜を介したリーク電流等によって定まる。
なお、特に断りがない限り、本明細書でオフ電流とは、遮断領域においてトランジスタのソースとドレイン間に流れる電流を意味する。
遮断状態（非導通状態、オフ状態、ともいう）とは、ｎチャネル型トランジスタの場合、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタの場合、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがトランジスタのしきい値電圧Ｖｔｈよりも低いときのドレイン電流をいう。
ドレイン電流は、オフ状態において一定の値を取るわけではなく、Ｖｇｓに依存する。例えば、ｎチャネル型のトランジスタでは、ＶｇｓをＶｔｈより低くしてゆくと、Ｓ値（サブスレッショルドスイング値）等の特性に従ってドレイン電流は小さくなる。従って、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。トランジスタのオフ電流という場合、所定のＶｇｓにおけるオフ状態、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られるＶｇｓにおけるオフ状態、Ｓ値等の特性を考慮したうえでしきい値電圧Ｖｔｈよりも十分低いＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
データが保持される期間を長く確保するためには、トランジスタ１４は、オフ電流が小さいことが望ましい。シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体膜に、チャネル形成領域が形成されるトランジスタは、オフ電流が著しく小さいので、トランジスタ１４に用いるのに好適である。このような半導体としては、例えば、シリコンの２倍以上の大きなバンドギャップを有する、酸化物半導体、窒化ガリウムなどが挙げられる。上記半導体を有するトランジスタは、通常のシリコンやゲルマニウムなどの半導体で形成されたトランジスタに比べて、オフ電流を極めて小さくすることができる。よって、上記構成を有するトランジスタをトランジスタ１４に用いることで、記憶装置１０に電源電圧が供給されてない期間でも、第２記憶回路１２において、容量素子１５に保持されている電荷がリークするのを防ぎ、データが保持される期間を長く確保することができる。
また、トランジスタ１６は、容量素子１５において保持されている、データに対応した電位に従って、配線１８と第１記憶回路１１との間の導通状態を制御する機能を有する。具体的に、トランジスタ１６は、データに対応した電位がトランジスタ１６のゲート（ノードＮＤで示す）に与えられることで、オンまたはオフの導通状態が定められる。そして、トランジスタ１６がオンのとき、配線１８の電位は第１記憶回路１１に与えられる。逆に、トランジスタ１６がオフのとき、配線１８の電位は第１記憶回路１１に与えられず、配線１８と第１記憶回路１１とは電気的に分離される。すなわち、データに対応した電位によって、トランジスタ１６の導通状態が定められ、当該導通状態に従って、第１記憶回路１１に配線１８の電位が与えられるか否かが定められる。上記動作により、第２記憶回路１２のデータが、第１記憶回路１１に書き戻される。
そして、本発明の一態様では、上述したように、選択回路１３によって、配線１７によって供給される電位と、第１記憶回路１１に保持されているデータに対応した電位のいずれか一方を選択し、選択された電位を容量素子１５に供給することができる。よって、本発明の一態様にかかる記憶装置１０では、第１記憶回路１１に保持されているデータを第２記憶回路１２に退避させる前に、配線１７によって供給される電位を選択し、当該電位を容量素子１５に供給することで、ノードＮＤの電位を初期化することができる。そして、ノードＮＤの電位を初期化した後に、第１記憶回路１１に保持されているデータに対応した電位を選択し、当該電位を容量素子１５に供給することができる。
本発明の一態様にかかる記憶装置では、上述したように、第２記憶回路１２にデータを退避させる前に、ノードＮＤの電位を初期化することで、第２記憶回路１２へのデータの書き込みを高速に行うことができる。
まず、電源電圧が大きい場合、すなわち、電位Ｖ１と電位Ｖ２の電位差が大きい場合において、ノードＮＤの電位を初期化するとデータの書き込みを高速に行うことができる理由について説明する。トランジスタ１６のソースに対するゲートの電圧であるゲート電圧が、閾値電圧に等しくなるときのノードＮＤの電位を電位Ｖ０とすると、電位Ｖ０は、電位Ｖ１と電位Ｖ２の間に存在し、トランジスタ１６の導通状態は、ノードＮＤが電位Ｖ０になったときを境に切り替わる。電位Ｖ０は、電位Ｖ２と電位Ｖ１の間にあるが、電位Ｖ２と電位Ｖ０の電位差と、電位Ｖ０と電位Ｖ１の電位差は、必ずしも同じであるとは限らない。よって、例えば、電位Ｖ２と電位Ｖ０の電位差の方が、電位Ｖ０と電位Ｖ１の電位差よりも大きい場合、電位Ｖ２が保持されているノードＮＤに電位Ｖ１を与える方が、電位Ｖ１が保持されているノードＮＤに電位Ｖ２を与えるよりも、ノードＮＤが電位Ｖ０に達するまでの時間を長く要するため、トランジスタ１６の導通状態の切り替わりが遅くなってしまう。特に、電源電圧が小さく、電位Ｖ１と電位Ｖ２の電位差が小さい場合は、電位Ｖ２と電位Ｖ０の電位差と、電位Ｖ０と電位Ｖ１の電位差の間には、大きな差が生じにくいので、トランジスタ１６の導通状態の切り替わりの速度（または、切り替わりに要する時間）にさほど大きな違いがみられにくい。しかし、電源電圧が大きい場合は、上記速度に大きな違いが見られやすい。然るに、本発明の一態様にかかる記憶装置１０では、第２記憶回路１２において、データが反映された電位Ｖ２または電位Ｖ１をノードＮＤに供給するまえに、配線１７から、例えば電位Ｖ１をノードＮＤに与えることで、ノードＮＤの電位を初期化することができる。上記構成により、電位Ｖ２と電位Ｖ０の電位差の方が、電位Ｖ０と電位Ｖ１の電位差よりも大きい場合でも、電位Ｖ１を事前にノードＮＤに与えておくことで、ノードＮＤに電位Ｖ１を与えるのに要する時間を短く抑えることができる。よって、第２記憶回路１２へのデータの書き込みを高速に行うことができる。または、データの書き込みを短時間で行うことができる。
電源電圧が小さい場合は、上述した通り、電位Ｖ０と、電位Ｖ１及び電位Ｖ２との関係に第２記憶回路１２へのデータの書き込み速度（または、データの書き込み時間）が左右されにくい代わりに、トランジスタ１４のゲート電圧の変化によるオン電流の変化が、上記速度に与える影響の方が大きくなる。電源電圧が小さい場合、すなわち、電位Ｖ１と電位Ｖ２の電位差が小さい場合において、ノードＮＤの電位を初期化するとデータの書き込みを高速に行うことができる理由について説明する。
データに対応した電位がトランジスタ１４を介してノードＮＤに与えられる際、トランジスタ１４のソース及びドレインの一方には、データに対応した電位が与えられる。また、トランジスタ１４のソース及びドレインの他方はノードＮＤに接続されている。よって、トランジスタ１４がｎチャネル型である場合、ノードＮＤの電位がデータに対応した電位よりも低いと、トランジスタ１４のゲート電圧は、ゲートの電位とノードＮＤの電位とにより定められる。そのため、時間の経過に伴ってノードＮＤの電位が上昇してくると、トランジスタ１４のゲート電圧が小さくなるため、オン電流が低下する。したがって、ノードＮＤの電位の上昇速度が、時間の経過に伴って低下してしまう。つまり、第２記憶回路１２へのデータの書き込み時間は長くなる。一方、ノードＮＤの電位がデータに対応した電位よりも高いと、トランジスタ１４のゲート電圧は、ゲートの電位とデータに対応した電位とにより定められる。よって、上記２つの電位が変化しない限り、トランジスタ１４のゲート電圧が変化することがないので、ノードＮＤの電位の上昇速度が時間の経過に伴い減速することがない。したがって、トランジスタ１４がｎチャネル型である場合は、ノードＮＤの電位がデータに対応した電位よりも高くなるように、ノードＮＤの電位を初期化することで、第２記憶回路１２へのデータの書き込み速度を高めることができる。逆に、トランジスタ１４がｐチャネル型である場合は、ノードＮＤの電位がデータに対応した電位よりも低くなるように、ノードＮＤの電位を初期化することで、第２記憶回路１２へのデータの書き込み速度を高めることができる。
本発明の一態様に係る記憶装置を用いた半導体装置では、第２記憶回路１２へのデータの書き込み速度を高めることで、時間的に粒度の細かいパワーゲーティングを行うことができる。
なお、第２記憶回路１２にデータを退避させる前に行うノードＮＤの電位の初期化は、電位Ｖ１をノードＮＤに与えることで行っても良いし、電位Ｖ２をノードＮＤに与えることで行っても良い。第２記憶回路１２へのデータの書き込みを高速に行うことができる電位を適宜選択し、当該電位を用いてノードＮＤの電位を初期化することが望ましい。
また、オフ電流の著しく小さいトランジスタ１４により容量素子１５の電荷が保持される第２記憶回路１２では、データの書き込みに要する電力は容量素子１５の電荷量によって定まる。よって、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などを用いた場合に比べて、データの退避により消費されるオーバーヘッド電力を小さく抑えることができる。そのため、記憶装置１０では、ＭＲＡＭを用いる場合よりＢＥＴ（Ｂｒｅａｋ Ｅｖｅｎ Ｔｉｍｅ）を短くすることができ、半導体装置の消費電力を抑えることができる。
つまり、第２記憶回路１２において、データの書き込みに要するエネルギーは、容量素子１５への電荷の充放電に伴うエネルギーに相当する。一方、ＭＲＡＭなどの２端子の記憶素子を用いた記憶回路では、データの書き込みに要するエネルギーは、当該記憶素子に電流が流れる際に消費されるエネルギーに相当する。よって、データの書き込み期間中に電流が流れ続けるＭＲＡＭなどを用いた場合に比べて、第２記憶回路１２は、データの退避により消費されるエネルギーを小さくすることができる。そのため、記憶装置１０では、ＭＲＡＭなどを用いる場合と比較して、ＢＥＴを短くすることができる。その結果、消費されるエネルギーを低減できるパワーゲーティングを行う機会が増加し、半導体装置の消費電力を低減することができる。
したがって、本発明の一態様に係る記憶装置を用いた半導体装置では、時間的に粒度の細かいパワーゲーティングにより得られる低消費電力化の効果も大きくなる。
なお、容量素子１５は、トランジスタ１６のゲート容量を利用することなどにより、省略することも可能である。その場合の例を、図２２に示す。なお、容量素子１５の一方の端子は、トランジスタ１６のゲートに接続されているが、容量素子１５の他方の端子は、様々な配線に接続することが可能である。例えば、図２３に示すように、配線１８と接続することも可能である。
〈記憶装置の具体的な構成例１〉
次いで、図１に示した記憶装置１０の、より具体的な構成の一例を図２に示す。図２では、記憶装置１０において、選択回路１３が、ｐチャネル型のトランジスタ１９と、ｎチャネル型のトランジスタ２０とを有する場合を例示している。
トランジスタ１９は、トランジスタ１４がオンであるときに、容量素子１５への、配線１７の電位の供給を制御する機能を有する。トランジスタ２０は、トランジスタ１４がオンであるときに、第１記憶回路１１に保持されているデータに対応した電位の、容量素子１５への供給を制御する機能を有する。
具体的に、図２では、トランジスタ１９のゲートとトランジスタ２０のゲートが接続されている。そして、トランジスタ１９のゲート及びトランジスタ２０のゲートに与えられる信号ＯＳＣの電位に従って、トランジスタ１９の導通状態と、トランジスタ２０の導通状態が定められる。トランジスタ１９は、ソース及びドレインの一方が配線１７に接続されており、ソース及びドレインの他方が、トランジスタ１４のソース及びドレインの一方に接続されている。トランジスタ２０は、ソース及びドレインの一方が第１記憶回路１１に接続されており、ソース及びドレインの他方が、トランジスタ１４のソース及びドレインの一方に接続されている。
また、トランジスタ１４のゲートには信号ＯＳＧが与えられており、トランジスタ１４の導通状態は、信号ＯＳＧの電位に従って定められる。
トランジスタ１９及びトランジスタ２０は、一方がオンであるとき、他方はオフとなる。よって、信号ＯＳＧの電位に従ってトランジスタ１４がオンになっているとき、選択回路１３は、トランジスタ１９を介して配線１７の電位を容量素子１５に供給するか、或いは、トランジスタ２０を介して、第１記憶回路１１に保持されているデータに対応した電位を容量素子１５に供給することができる。
なお、図２では、トランジスタ１９のゲートとトランジスタ２０のゲートが接続されている場合の例を示したが、本発明の実施形態の一態様は、これに限定されない。図２１に示すように、信号ＯＳＣ１、信号ＯＳＣ２を用いることによって、別々に制御してもよい。その場合、トランジスタ１９とトランジスタ２０とは、同じ極性でもよいし、異なる極性でもよい。
〈記憶装置の具体的な構成例２〉
次いで、図１に示した記憶装置１０の、より具体的な構成の一例を図３に示す。ただし、図１では、トランジスタ１６がｎチャネル型である場合を例示しているが、図３では、トランジスタ１６がｐチャネル型である場合を例示している。
また、図３では、図２に示す記憶装置１０と同様に、選択回路１３が、ｐチャネル型のトランジスタ１９と、ｎチャネル型のトランジスタ２０とを有する場合を例示している。
そして、図３では、第２記憶回路１２が、第１記憶回路１１と、トランジスタ１６との間に、スイッチとしての機能を有する、ｐチャネル型のトランジスタ２１を有する場合を例示している。トランジスタ２１のゲートには、インバータ２２を介して信号ＯＳＲが入力されており、トランジスタ２１は信号ＯＳＲの電位に従って導通状態が定められる。
また、図３では、第１記憶回路１１が順序回路で構成されている。具体的に、第１記憶回路１１は、インバータ２３乃至インバータ２６と、トランスミッションゲート２７乃至トランスミッションゲート３１と、ＮＡＮＤ３２及びＮＡＮＤ３３とを有する。
トランスミッションゲート２７及びトランスミッションゲート３０には信号ＣＬＫが供給されている。そして、トランスミッションゲート２７及びトランスミッションゲート３０は、信号ＣＬＫの電位がローレベルのときに、論理値を変更させることなく、入力された信号を出力し、信号ＣＬＫの電位がハイレベルのときに、出力がハイインピーダンスとなる。また、トランスミッションゲート２８及びトランスミッションゲート２９には信号ＣＬＫが供給されている。そして、トランスミッションゲート２８及びトランスミッションゲート２９は、信号ＣＬＫの電位がハイレベルのときに、論理値を変更させることなく、入力された信号を出力し、信号ＣＬＫの電位がローレベルのときに、出力がハイインピーダンスとなる。トランスミッションゲート３１には信号ＯＳＲが供給されている。そして、トランスミッションゲート３１は、信号ＯＳＲの電位がローレベルのときに、論理値を変更させることなく、入力された信号を出力し、信号ＯＳＲの電位がハイレベルのときに、出力がハイインピーダンスとなる。
第１記憶回路１１に供給された信号Ｄは、インバータ２３を介してトランスミッションゲート２７に供給される。トランスミッションゲート２７から出力された信号は、インバータ２４を介してトランスミッションゲート２８、及びトランスミッションゲート３１に供給される。トランスミッションゲート３１から出力された信号は、ＮＡＮＤ３２の第１端子（ノードＮＤ２で示す）に入力される。ＮＡＮＤ３２の第２端子には、信号Ｒｅｓｅｔが入力される。ＮＡＮＤ３２から出力された信号は、トランスミッションゲート２９に入力される。トランスミッションゲート２９から出力された信号は、インバータ２４を介してトランスミッションゲート２８、及びトランスミッションゲート３１に供給される。
トランスミッションゲート２８から出力された信号は、ＮＡＮＤ３３の第２端子に入力される。ＮＡＮＤ３３の第１端子には、信号Ｒｅｓｅｔが入力される。ＮＡＮＤ３３から出力された信号は、インバータ２６を介して、信号Ｑとして第１記憶回路１１から出力される。また、ＮＡＮＤ３３から出力された信号は、インバータ２５を介してトランスミッションゲート３０に入力される。トランスミッションゲート３０から出力された信号は、ＮＡＮＤ３３の第２端子に入力される。
なお、ＮＡＮＤ３３から出力された信号は、第１記憶回路１１において保持されているデータに対応した電位を有する。当該信号の電位は、第２記憶回路１２に供給される。第２記憶回路１２では、トランジスタ１４及びトランジスタ２０がオンであるとき、トランジスタ１４及びトランジスタ２０を介して上記信号の電位が容量素子１５に供給されることで、上記データが保持される。トランジスタ１６は、そのゲート（ノードＮＤ１として示す）に与えられた上記信号の電位に従って、導通状態が定められる。そして、トランジスタ１６及びトランジスタ２１がオンであるとき、トランジスタ１６及びトランジスタ２１を介して、配線１８の電位が第１記憶回路１１に供給される。第１記憶回路１１では、配線１８の電位が、ノードＮＤ２に与えられることで、上記データが書き戻される。
ノードＮＤ１に上記信号の電位が与えられる、という場合、ノードＮＤ１の電位は必ずしも上記信号の電位と一致する必要はない。ノードＮＤ１の電位は、ノードＮＤ１に上記信号の電位が与えられた場合と、同じデータが保持されている限り、どうのような値でもよい。例えば、書き戻しを行う際に、ノードＮＤ１の電位に従って定められるトランジスタ１６の導通状態（オンまたはオフ）が、ゲート信号に上記信号の電位が与えられた場合に定められるトランジスタ１６の導通状態（オンまたはオフ）と同じであれば良い。ノードＮＤ１に電位Ｖ１が与えられる、ノードＮＤ１に電位Ｖ２が保持される、などという場合も、同様である。
トランジスタ２１のゲートには、インバータ２２を介して信号ＯＳＲが入力される構成を示したが、信号ＯＳＲの値を反転させることで、インバータ２２を設けない構成としても良い。
〈記憶装置の動作例〉
次いで、図４に、図３に示す記憶装置１０の動作の一例を示すタイミングチャートを例示する。なお、図４では、配線１７及び配線１８に電位Ｖ２が与えられる場合のタイミングチャートを例示している。
期間ｔ１では、記憶装置１０に、電位Ｖ１と電位Ｖ２の電位差に相当する電源電圧が供給されている。そして、信号ＣＬＫは、周期的に繰り返されるハイレベルの電位とローレベルの電位とを有する。また、信号Ｒｅｓｅｔの電位はハイレベル、信号ＯＳＧの電位はハイレベル、信号ＯＳＣの電位はローレベル、信号ＯＳＲの電位はローレベルである。よって、期間ｔ１では、第１記憶回路１１が順序回路として通常の動作を行う。そして、ノードＮＤ１には、トランジスタ１９及びトランジスタ１４を介して、配線１７から電位Ｖ２が与えられる。また、ノードＮＤ２には、信号Ｄに含まれるデータに対応した電位Ｖ１または電位Ｖ２が与えられる。
期間ｔ２乃至期間ｔ５では、第１記憶回路１１から第２記憶回路１２へのデータの退避が行われる。
具体的に、期間ｔ２では、記憶装置１０に電源電圧が供給されている。そして、信号ＣＬＫは、ハイレベルの電位に固定される。また、信号Ｒｅｓｅｔの電位はハイレベル、信号ＯＳＧの電位はハイレベル、信号ＯＳＣの電位はローレベル、信号ＯＳＲの電位はローレベルである。よって、期間ｔ２では、第１記憶回路１１において、ノードＮＤ２が電位Ｖ１または電位Ｖ２のいずれかに固定される。そして、ノードＮＤ１には、トランジスタ１９及びトランジスタ１４を介して、配線１７から電位Ｖ２が与えられる。
期間ｔ３では、記憶装置１０に電源電圧が供給されている。そして、信号ＣＬＫは、ハイレベルの電位に固定される。また、信号Ｒｅｓｅｔの電位はハイレベル、信号ＯＳＧの電位はハイレベル、信号ＯＳＣの電位はハイレベル、信号ＯＳＲの電位はローレベルである。よって、期間ｔ３では、ＮＡＮＤ３３から出力される信号の電位Ｖ１または電位Ｖ２が、トランジスタ２０及びトランジスタ１４を介してノードＮＤ１に与えられる。
期間ｔ４では、記憶装置１０に電源電圧が供給されている。そして、信号ＣＬＫは、ハイレベルの電位に固定される。また、信号Ｒｅｓｅｔの電位はハイレベル、信号ＯＳＧの電位はローレベル、信号ＯＳＣの電位はハイレベル、信号ＯＳＲの電位はローレベルである。よって、期間ｔ４では、トランジスタ１４がオフになることで、期間ｔ３においてノードＮＤ１に与えられた電位Ｖ１または電位Ｖ２が、保持される。
期間ｔ５では、記憶装置１０に電源電圧が供給されている。そして、信号ＣＬＫは、ローレベルの電位に固定される。また、信号Ｒｅｓｅｔの電位はハイレベルからローレベルに変化し、信号ＯＳＧの電位はローレベル、信号ＯＳＣの電位はローレベル、信号ＯＳＲの電位はローレベルである。よって、期間ｔ５では、期間ｔ４と同様に、ノードＮＤ１において電位Ｖ１または電位Ｖ２が保持される。
本明細書において、データの退避（バックアップ、または、ストアとも呼ぶ）とは、第１記憶回路１１のデータを第２記憶回路１２に書き込む動作を表す。また、単に退避と言った場合には、データの退避を表す場合と、データの退避を行い、電源を遮断する直前の状態となるまでの一連の動作を表す場合がある。なお、いずれの退避であるかは、文脈から読み取ることができる場合がある。単に、退避と記載されている場合は、電源を遮断する直前の状態となるまでの一連の動作を表す場合がある。期間ｔ２は、信号ＣＬＫを固定することで記憶装置１０の動作を止めている期間で、退避の前の準備期間である。従って、期間ｔ２は、退避に含めない場合がある。
期間ｔ６では、記憶装置１０への電源電圧の供給が停止される。具体的には、期間ｔ１乃至期間ｔ５において電位Ｖ２が与えられていた端子または配線に、電位Ｖ１が与えられる。そして、信号ＣＬＫは、ローレベルの電位に固定される。また、信号Ｒｅｓｅｔの電位はローレベル、信号ＯＳＧの電位はローレベル、信号ＯＳＣの電位はローレベル、信号ＯＳＲの電位はローレベルである。期間ｔ６では、期間ｔ４及びｔ５と同様に、ノードＮＤ１において電位Ｖ１または電位Ｖ２が保持される。
期間ｔ７乃至期間ｔ１０では、電源電圧の供給と、第２記憶回路１２から第１記憶回路１１へのデータの復帰が行われる。
具体的に、期間ｔ７では、記憶装置１０への電源電圧の供給が再開される。そして、信号ＣＬＫは、ローレベルの電位に固定されたままである。また、信号Ｒｅｓｅｔの電位はローレベル、信号ＯＳＧの電位はローレベル、信号ＯＳＣの電位はローレベル、信号ＯＳＲの電位はローレベルである。
期間ｔ８では、記憶装置１０に電源電圧が供給されている。そして、信号ＣＬＫは、ハイレベルの電位に固定される。また、信号Ｒｅｓｅｔの電位はローレベル、信号ＯＳＧの電位はローレベル、信号ＯＳＣの電位はローレベル、信号ＯＳＲの電位はローレベルである。よって、ノードＮＤ２に電位Ｖ１が与えられる。
期間ｔ９では、記憶装置１０に電源電圧が供給されている。そして、信号ＣＬＫは、ハイレベルの電位に固定される。また、信号Ｒｅｓｅｔの電位はローレベルからハイレベルに変化し、信号ＯＳＧの電位はローレベル、信号ＯＳＣの電位はローレベル、信号ＯＳＲの電位はローレベルである。
期間ｔ１０では、記憶装置１０に電源電圧が供給されている。そして、信号ＣＬＫは、ハイレベルの電位に固定される。また、信号Ｒｅｓｅｔの電位はハイレベル、信号ＯＳＧの電位はローレベル、信号ＯＳＣの電位はローレベル、信号ＯＳＲの電位はハイレベルである。よって、ノードＮＤ１に保持されている電位から配線１８の電位を差し引いた値がトランジスタ１６の閾値電圧よりも低くなるような場合、トランジスタ１６はオンであるため、トランジスタ２１を介して配線１８の電位Ｖ２が、第１記憶回路１１のノードＮＤ２に与えられる。また、ノードＮＤ１に保持されている電位から配線１８の電位を差し引いた値がトランジスタ１６の閾値電圧よりも高くなるような場合、トランジスタ１６はオフであるため、第１記憶回路１１のノードＮＤ２は、電位Ｖ１を保持する。上記動作により、ノードＮＤ２にデータに対応した電位が書き戻されることとなる。
本明細書において、復帰（リカバリー、または、リストアとも呼ぶ）とは、電源遮断状態からの復帰を表す場合と、データの復帰を表す場合がある。電源遮断状態からの復帰は、電源電圧の供給とデータの復帰を含み、電源遮断状態から、通常の動作に入る直前までの一連の動作を表す場合がある。なお、いずれの復帰であるかは、文脈から読み取ることができる場合がある。単に、復帰と記載されている場合は、電源遮断状態からの復帰を表す場合がある。
期間ｔ１１では、記憶装置１０に電源電圧が供給されている。そして、信号ＣＬＫは、周期的に繰り返されるハイレベルの電位とローレベルの電位とを有する。また、信号Ｒｅｓｅｔの電位はハイレベル、信号ＯＳＧの電位はハイレベル、信号ＯＳＣの電位はローレベル、信号ＯＳＲの電位はローレベルである。よって、期間ｔ１１では、第１記憶回路１１が順序回路として通常の動作を行う。そして、ノードＮＤ１には、トランジスタ１９及びトランジスタ１４を介して、配線１７から電位Ｖ２が与えられる。また、ノードＮＤ２には、信号Ｄに含まれるデータに対応した電位Ｖ１または電位Ｖ２が与えられる。
〈記憶装置への電源電圧の供給について〉
次いで、図５（Ａ）に、複数の記憶装置１０を有する記憶装置４０の構成を、一例として示す。図５（Ａ）に示す記憶装置４０は、スイッチ４１と、記憶装置１０を複数有する。スイッチ４１を介して配線４２に与えられた電位Ｖ２が、各記憶装置１０に供給される。また、各記憶装置１０には、配線４３を介して電位Ｖ１が与えられる。
図５（Ａ）では、スイッチ４１として一のトランジスタを用いている場合を例示している。そして、スイッチ４１は信号ＳｉｇＡによりオンとオフの選択、すなわちスイッチングが制御される。スイッチ４１により、各記憶装置１０への、電位Ｖ２の供給を制御することができる。
図５（Ｂ）に示す記憶装置は、スイッチ４４と、記憶装置１０を複数有する。スイッチ４４を介して配線４３に与えられた電位Ｖ１が、各記憶装置１０に供給される。また、各記憶装置１０には、配線４２を介して電位Ｖ２が与えられる。
図５（Ｂ）では、スイッチ４４として一のトランジスタを用いている場合を例示している。そして、スイッチ４４は信号ＳｉｇＡによりスイッチングが制御される。スイッチ４４により、各記憶装置１０への、電位Ｖ１の供給を制御することができる。
〈半導体装置の構成例〉
次いで、本発明の一態様に係る記憶装置を用いた、半導体装置の構成を一例として図６に示す。図６に示す半導体装置３００は、ＣＰＵコア３０１、パワーコントローラ３０２、パワースイッチ３０３、キャッシュ３０４、バスインターフェース３０５、及びデバッグインターフェース３０６を有する。さらに、ＣＰＵコア３０１は、制御装置３０７、ＰＣ（プログラムカウンタ）３０８、パイプラインレジスタ３０９、パイプラインレジスタ３１０、ＡＬＵ（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）３１１、及びレジスタファイル３１２を有する。本発明の一態様にかかる記憶装置は、パイプラインレジスタ３０９、パイプラインレジスタ３１０、レジスタファイル３１２や、その他の回路に含まれるレジスタ、フリップフロップ等に用いることができる。
制御装置３０７は、ＰＣ３０８、パイプラインレジスタ３０９、パイプラインレジスタ３１０、ＡＬＵ３１１、レジスタファイル３１２、キャッシュ３０４、バスインターフェース３０５、デバッグインターフェース３０６、及びパワーコントローラ３０２の動作を統括的に制御する。制御装置３０７は、入力されたアプリケーションなどのプログラムに含まれる命令をデコードする機能を有する。
ＡＬＵ３１１は、四則演算、論理演算などの各種演算処理を行う機能を有する。
キャッシュ３０４は、使用頻度の高いデータを一時的に記憶しておく機能を有する。ＰＣ３０８は、次に実行する命令のアドレスを記憶する機能を有するレジスタである。パイプラインレジスタ３０９は、命令を一時的に記憶する機能を有するレジスタである。なお、図６では図示していないが、半導体装置３００には、キャッシュ３０４の動作を制御するキャッシュコントローラが設けられている。
レジスタファイル３１２は、汎用レジスタを含む複数のレジスタを有しており、キャッシュ３０４から読み出されたデータ、或いはＡＬＵ３１１の演算処理の結果得られたデータ、などを記憶することができる。
パイプラインレジスタ３１０は、ＡＬＵ３１１の演算処理に利用するデータ、或いはＡＬＵ３１１の演算処理の結果得られたデータなどを一時的に記憶する機能を有するレジスタである。
バスインターフェース３０５は、半導体装置３００と半導体装置の外部にある各種装置との間におけるデータの経路としての機能を有する。デバッグインターフェース３０６は、デバッグの制御を行うための命令を半導体装置３００に入力するための信号の経路としての機能を有する。バスインターフェース３０５とデバッグインターフェース３０６には、それぞれにレジスタが付設されている。
パワースイッチ３０３は、半導体装置３００が有する、パワーコントローラ３０２以外の各種回路への、電源電圧の供給を制御する機能を有する。上記各種回路は、幾つかのパワードメインにそれぞれ属しており、同一のパワードメインに属する各種回路は、パワースイッチ３０３によって電源電圧の供給の有無が一律に制御される。また、パワーコントローラ３０２はパワースイッチ３０３の動作を制御する機能を有する。
上記構成を有する半導体装置３００における、パワーゲーティングの動作の流れについて、一例を挙げて説明する。
まず、ＣＰＵコア３０１が、電源電圧の供給を停止するタイミングを、パワーコントローラ３０２のレジスタに設定する。次いで、ＣＰＵコア３０１からパワーコントローラ３０２へ、パワーゲーティングを開始する旨の信号を送る。次いで、半導体装置３００内に含まれる各種レジスタとキャッシュ３０４が、データの退避を開始する。次いで、半導体装置３００が有するパワーコントローラ３０２以外の各種回路への電源電圧の供給が、パワースイッチ３０３により停止される。次いで、割込み信号がパワーコントローラ３０２に入力されることで、半導体装置３００が有する各種回路への電源電圧の供給が開始される。なお、パワーコントローラ３０２にカウンタを設けておき、電源電圧の供給が開始されるタイミングを、割込み信号の入力に依らずに、当該カウンタを用いて決めるようにしても良い。次いで、各種レジスタとキャッシュ３０４が、データの復帰を開始する。次いで、ＣＰＵコア３０１における命令の実行が再開される。
〈記憶装置の断面構造の例〉
図７に、記憶装置の断面構造の一例を示す。図７では、図３に示したトランジスタ１４、容量素子１５、トランジスタ１６及びトランジスタ２１の断面構造を、一例として示す。
なお、図７では、酸化物半導体膜にチャネル形成領域を有するトランジスタ１４と、容量素子１５とが、単結晶のシリコン基板にチャネル形成領域を有する、ｐチャネル型のトランジスタ２１、及びｐチャネル型のトランジスタ１６上に形成されている場合を例示している。
トランジスタ１６及びトランジスタ２１は、非晶質、微結晶、多結晶または単結晶である、シリコン又はゲルマニウムなどの半導体膜または半導体基板に、チャネル形成領域を有していても良い。或いは、トランジスタ１６及びトランジスタ２１は、酸化物半導体膜または酸化物半導体基板に、チャネル形成領域を有していても良い。全てのトランジスタが酸化物半導体膜または酸化物半導体基板に、チャネル形成領域を有している場合、トランジスタ１４はトランジスタ１６及びトランジスタ２１上に積層されていなくとも良く、全てのトランジスタは、同一の層に形成されていても良い。
シリコンの薄膜を用いてトランジスタ１６及びトランジスタ２１を形成する場合、当該薄膜には、プラズマＣＶＤ法などの気相成長法若しくはスパッタリング法で作製された非晶質シリコン、非晶質シリコンをレーザーアニールなどの処理により結晶化させた多結晶シリコン、単結晶シリコンウェハに水素イオン等を注入して表層部を剥離した単結晶シリコンなどを用いることができる。
トランジスタ１６及びトランジスタ２１が形成される半導体基板４００は、例えば、シリコン基板、ゲルマニウム基板、シリコンゲルマニウム基板等を用いることができる。図７では、単結晶シリコン基板を半導体基板４００として用いる場合を例示している。
また、トランジスタ１６及びトランジスタ２１は、素子分離法により電気的に分離されている。素子分離法として、選択酸化法（ＬＯＣＯＳ法：Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ法）、トレンチ分離法（ＳＴＩ法：Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）等を用いることができる。図７では、トレンチ分離法を用いてトランジスタ１６及びトランジスタ２１を電気的に分離する場合を例示している。具体的に、図７では、半導体基板４００にエッチング等によりトレンチを形成した後、酸化珪素などを含む絶縁物を当該トレンチに埋め込むことで形成される素子分離領域４０１により、トランジスタ１６及びトランジスタ２１を素子分離させる場合を例示している。
なお、トランジスタ１６において、ゲート絶縁膜を介してゲート電極からソース電極またはドレイン電極に電荷がリークしにくいほど、第２記憶回路においてデータの保持期間を長く確保することができる。例えば、トランジスタ１６のゲート絶縁膜が酸化珪素膜である場合、当該酸化珪素膜の膜厚は、好ましくは５ｎｍ以上１５ｎｍ以下、より好ましくは５ｎｍ以上８ｎｍ以下とする。ただし、本発明の実施形態の一態様は、これに限定されない。
または、トランジスタ１６のゲート絶縁膜は、第１記憶回路１１、第２記憶回路１２、及び／又は、選択回路１３が有するトランジスタのゲート絶縁膜よりも厚いことが好ましい。これにより、第１記憶回路１１では、高速動作させ、一方、トランジスタ１６では、リーク電流を低減することが出来る。ただし、本発明の実施形態の一態様は、これに限定されない。
例えば、トランジスタ１６だけでなく、第２記憶回路１２が有するトランジスタや、選択回路１３が有するトランジスタが有するゲート絶縁膜も、第１記憶回路１１が有するトランジスタのゲート絶縁膜よりも厚くてもよい。第２記憶回路１２や選択回路１３は、必ずしも、高速に動作させる必要がないため、トランジスタ１６と同程度の厚さのゲート絶縁膜とすることにより、製造しやすくできる場合がある。
または、例えば、図２４に示すように、容量素子１５とトランジスタ１６のゲートとの間に、トランジスタ１４Ａを配置してもよい。また、トランジスタ１４Ａとして、トランジスタ１４と同様な種類のトランジスタを用いてもよい。これにより、容量素子１５の電荷を保持する時間を長くすることが出来る。
トランジスタ１６及びトランジスタ２１上には、絶縁膜４１１が設けられている。絶縁膜４１１には開口部が形成されている。そして、絶縁膜４１１上には、上記開口部において、トランジスタ１６及びトランジスタ２１のソースまたはドレインにそれぞれ接続されている複数の導電膜と、トランジスタ１６のゲート４２８に接続されている導電膜４２９が設けられている。
絶縁膜４１１上には絶縁膜４１４が設けられている。そして、絶縁膜４１４上には、酸素、水素、水の拡散を防ぐブロッキング効果を有する絶縁膜４１５が設けられている。絶縁膜４１５は、密度が高くて緻密である程、また未結合手が少なく化学的に安定である程、より高いブロッキング効果を示す。酸素、水素、水の拡散を防ぐブロッキング効果を示す絶縁膜４１５として、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等を用いることができる。水素、水の拡散を防ぐブロッキング効果を示す絶縁膜４１５として、例えば、窒化シリコン、窒化酸化シリコン等を用いることができる。
絶縁膜４１５上には絶縁膜４１６が設けられており、絶縁膜４１６上にはトランジスタ１４が設けられている。
トランジスタ１４は、絶縁膜４１６上の酸化物半導体膜４２０と、酸化物半導体膜４２０に接続され、ソースまたはドレインとしての機能を有する導電膜４２１及び導電膜４２２と、酸化物半導体膜４２０、導電膜４２１及び導電膜４２２上の絶縁膜４２３と、絶縁膜４２３を間に挟んで酸化物半導体膜４２０と重なる導電膜４２４と、を有する。そして、絶縁膜４１４乃至絶縁膜４１６には開口部が設けられており、導電膜４２２は、上記開口部において、ゲート４２８に接続されている、絶縁膜４１１上の導電膜４２９に接続されている。
また、導電膜４２２上には絶縁膜４２７が設けられており、絶縁膜４２７上には、導電膜４２２と重なる導電膜４２５が設けられている。導電膜４２２と、絶縁膜４２７と、導電膜４２５とが重なり合う部分が、容量素子１５として機能する。
トランジスタ１４、容量素子１５上には、絶縁膜４２６が設けられている。
〈記憶装置のトランジスタについて〉
本発明の一態様に係る記憶装置では、図１に示すトランジスタ１４のオフ電流が小さいと、データの保持期間を長くすることができる。そのため、トランジスタ１４として、酸化物半導体膜にチャネル形成領域を有するトランジスタを用いることが望ましい。
図８に、酸化物半導体膜にチャネル形成領域を有するトランジスタ１４の構成を、一例として示す。図８（Ａ）には、トランジスタ１４の上面図を示す。なお、図８（Ａ）では、トランジスタ１４のレイアウトを明確にするために、各種の絶縁膜を省略している。また、図８（Ａ）に示した上面図の、破線Ａ１−Ａ２における断面図を図８（Ｂ）に示し、破線Ａ３−Ａ４における断面図を図８（Ｃ）に示す。
図８に示すように、トランジスタ１４は、絶縁膜８１上において順に積層された酸化物半導体膜８２ａ及び酸化物半導体膜８２ｂと、酸化物半導体膜８２ｂに電気的に接続され、ソース電極またはドレイン電極としての機能を有する導電膜８３及び導電膜８４と、酸化物半導体膜８２ｂ、導電膜８３及び導電膜８４上の酸化物半導体膜８２ｃと、ゲート絶縁膜としての機能を有し、なおかつ酸化物半導体膜８２ｃ上に位置する絶縁膜８５と、ゲート電極としての機能を有し、なおかつ絶縁膜８５上において酸化物半導体膜８２ａ乃至酸化物半導体膜８２ｃと重なる導電膜８６とを有する。
また、トランジスタ１４の、具体的な構成の別の一例を、図９に示す。図９（Ａ）には、トランジスタ１４の上面図を示す。なお、図９（Ａ）では、トランジスタ１４のレイアウトを明確にするために、各種の絶縁膜を省略している。また、図９（Ａ）に示した上面図の、破線Ａ１−Ａ２における断面図を図９（Ｂ）に示し、破線Ａ３−Ａ４における断面図を図９（Ｃ）に示す。
図９に示すように、トランジスタ１４は、絶縁膜８１上において順に積層された酸化物半導体膜８２ａ乃至酸化物半導体膜８２ｃと、酸化物半導体膜８２ｃに電気的に接続され、ソース電極またはドレイン電極としての機能を有する導電膜８３及び導電膜８４と、ゲート絶縁膜としての機能を有し、なおかつ酸化物半導体膜８２ｃ、導電膜８３及び導電膜８４上に位置する絶縁膜８５と、ゲート電極としての機能を有し、なおかつ絶縁膜８５上において酸化物半導体膜８２ａ乃至酸化物半導体膜８２ｃと重なる導電膜８６とを有する。
なお、図８及び図９では、積層された酸化物半導体膜８２ａ乃至酸化物半導体膜８２ｃを用いるトランジスタ１４の構成を例示している。トランジスタ１４が有する酸化物半導体膜は、積層された複数の酸化物半導体膜で構成されているとは限らず、単膜の酸化物半導体膜で構成されていても良い。
酸化物半導体膜８２ａ乃至酸化物半導体膜８２ｃが順に積層されている半導体膜をトランジスタ１４が有する場合、酸化物半導体膜８２ａ及び酸化物半導体膜８２ｃは、酸化物半導体膜８２ｂを構成する金属元素の少なくとも１つを、その構成要素に含み、伝導帯下端のエネルギーが酸化物半導体膜８２ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下、真空準位に近い酸化物膜である。さらに、酸化物半導体膜８２ｂは、少なくともインジウムを含むと、キャリア移動度が高くなるため好ましい。
上記構成の半導体膜をトランジスタ１４が有する場合、ゲート電極に電圧を印加することで、半導体膜に電界が加わると、半導体膜のうち、伝導帯下端のエネルギーが小さい酸化物半導体膜８２ｂにチャネル領域が形成される。即ち、酸化物半導体膜８２ｂと絶縁膜８５との間に酸化物半導体膜８２ｃが設けられていることによって、絶縁膜８５と離隔している酸化物半導体膜８２ｂに、チャネル領域を形成することができる。
また、酸化物半導体膜８２ｃは、酸化物半導体膜８２ｂを構成する金属元素の少なくとも１つをその構成要素に含むため、酸化物半導体膜８２ｂと酸化物半導体膜８２ｃの界面では、界面散乱が起こりにくい。従って、当該界面においてキャリアの動きが阻害されにくいため、トランジスタ１４の電界効果移動度が高くなる。
また、酸化物半導体膜８２ｃとして酸化ガリウムを用いる場合、酸化物半導体膜８２ｂ中のＩｎが絶縁膜８５に拡散するのを防ぐことができるので、トランジスタ１４のリーク電流を低減することができる。
また、酸化物半導体膜８２ｂと酸化物半導体膜８２ａの界面に界面準位が形成されると、界面近傍の領域にもチャネル領域が形成されるために、トランジスタ１４の閾値電圧が変動してしまう。しかし、酸化物半導体膜８２ａは、酸化物半導体膜８２ｂを構成する金属元素の少なくとも１つをその構成要素に含むため、酸化物半導体膜８２ｂと酸化物半導体膜８２ａの界面には、界面準位が形成されにくい。よって、上記構成により、トランジスタ１４の閾値電圧等の電気的特性のばらつきを、低減することができる。
また、酸化物半導体膜間に不純物が存在することによって、各膜の界面にキャリアの流れを阻害する界面準位が形成されることがないよう、複数の酸化物半導体膜を積層させることが望ましい。積層された酸化物半導体膜の膜間に不純物が存在していると、酸化物半導体膜間における伝導帯下端のエネルギーの連続性が失われ、界面近傍において、キャリアがトラップされるか、あるいは再結合により消滅してしまうからである。膜間における不純物を低減させることで、主成分である一の金属を少なくとも共に有する複数の酸化物半導体膜を、単に積層させるよりも、連続接合（ここでは特に伝導帯下端のエネルギーが各膜の間で連続的に変化するＵ字型の井戸構造を有している状態）が形成されやすくなる。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（５×１０−７Ｐａ乃至１×１０−４Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体が逆流しないようにしておくことが好ましい。
高純度の真性な酸化物半導体を得るためには、各チャンバー内を高真空排気するのみならず、スパッタリングに用いるガスの高純度化も重要である。上記ガスとして用いる酸素ガスやアルゴンガスの露点を、−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下とし、使用するガスの高純度化を図ることで、酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。具体的に、酸化物半導体膜８２ｂがＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜８２ｂを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１を１以上６以下とすることで、酸化物半導体膜８２ｂとして後述するＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。
具体的に、酸化物半導体膜８２ａ、酸化物半導体膜８２ｃがＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜８２ａ、酸化物半導体膜８２ｃを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ２／ｙ２を１以上６以下とすることで、酸化物半導体膜８２ａ、酸化物半導体膜８２ｃとしてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８等がある。
なお、酸化物半導体膜８２ａ及び酸化物半導体膜８２ｃの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、酸化物半導体膜８２ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下であり、さらに好ましくは３ｎｍ以上５０ｎｍ以下である。
３層構造の半導体膜において、酸化物半導体膜８２ａ乃至酸化物半導体膜８２ｃは、非晶質または結晶質の両方の形態を取りうる。ただし、チャネル領域が形成される酸化物半導体膜８２ｂが結晶質であることにより、トランジスタ１４に安定した電気的特性を付与することができるため、酸化物半導体膜８２ｂは結晶質であることが好ましい。
なお、チャネル形成領域とは、トランジスタ１４の半導体膜のうち、ゲート電極と重なり、かつソース電極とドレイン電極に挟まれる領域を意味する。また、チャネル領域とは、チャネル形成領域において、電流が主として流れる領域をいう。
例えば、酸化物半導体膜８２ａ及び酸化物半導体膜８２ｃとして、スパッタリング法により形成したＩｎ−Ｇａ−Ｚｎ酸化物膜を用いる場合、酸化物半導体膜８２ａ及び酸化物半導体膜８２ｃの成膜には、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いることができる。成膜条件は、例えば、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力０．４Ｐａとし、基板温度を２００℃とし、ＤＣ電力０．５ｋＷとすればよい。
また、酸化物半導体膜８２ｂをＣＡＡＣ−ＯＳ膜とする場合、酸化物半導体膜８２ｂの成膜には、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であり、多結晶のＩｎ−Ｇａ−Ｚｎ酸化物を含むターゲットを用いることが好ましい。成膜条件は、例えば、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度３００℃とし、ＤＣ電力０．５ｋＷとすることができる。
なお、電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は、キャリア発生源が少ないため、ｉ型（真性半導体）又はｉ型に限りなく近くすることができる。そのため、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタは、オフ電流が著しく小さく、信頼性が高い。そして、当該酸化物半導体膜にチャネル形成領域が形成されるトランジスタは、閾値電圧がプラスとなる電気的特性（ノーマリーオフ特性ともいう。）になりやすい。
具体的に、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタのオフ電流が小さいことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、トランジスタのチャネル幅で規格化したオフ電流は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、高純度化された酸化物半導体膜を上記トランジスタのチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに小さいオフ電流が得られることが分かった。従って、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく小さい。
なお、半導体膜として酸化物半導体膜を用いる場合、酸化物半導体膜としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。また、該酸化物半導体膜を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を含むことが好ましい。
酸化物半導体の中でもＩｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物などは、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、スパッタリング法や湿式法により電気的特性の優れたトランジスタを作製することが可能であり、量産性に優れるといった利点がある。また、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、上記Ｉｎ−Ｇａ−Ｚｎ酸化物は、ガラス基板上に、電気的特性の優れたトランジスタを作製することが可能である。また、基板の大型化にも対応が可能である。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。
例えば、酸化物半導体として、酸化インジウム、酸化ガリウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ酸化物、Ｓｎ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、Ｚｎ−Ｍｇ酸化物、Ｓｎ−Ｍｇ酸化物、Ｉｎ−Ｍｇ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｓｎ−Ｇａ−Ｚｎ酸化物、Ａｌ−Ｇａ−Ｚｎ酸化物、Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｌａ−Ｚｎ酸化物、Ｉｎ−Ｐｒ−Ｚｎ酸化物、Ｉｎ−Ｎｄ−Ｚｎ酸化物、Ｉｎ−Ｃｅ−Ｚｎ酸化物、Ｉｎ−Ｓｍ−Ｚｎ酸化物、Ｉｎ−Ｅｕ−Ｚｎ酸化物、Ｉｎ−Ｇｄ−Ｚｎ酸化物、Ｉｎ−Ｔｂ−Ｚｎ酸化物、Ｉｎ−Ｄｙ−Ｚｎ酸化物、Ｉｎ−Ｈｏ−Ｚｎ酸化物、Ｉｎ−Ｅｒ−Ｚｎ酸化物、Ｉｎ−Ｔｍ−Ｚｎ酸化物、Ｉｎ−Ｙｂ−Ｚｎ酸化物、Ｉｎ−Ｌｕ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ酸化物を用いることができる。
なお、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素を含んでいてもよい。Ｉｎ−Ｇａ−Ｚｎ酸化物は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、移動度も高い。
例えば、Ｉｎ−Ｓｎ−Ｚｎ酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。
また、トランジスタ１４において、ソース電極及びドレイン電極に用いられる導電性材料によっては、ソース電極及びドレイン電極中の金属が、酸化物半導体膜から酸素を引き抜くことがある。この場合、酸化物半導体膜のうち、ソース電極及びドレイン電極に接する領域が、酸素欠損の形成によりｎ型化される。ｎ型化された領域は、ソース領域またはドレイン領域として機能するため、酸化物半導体膜とソース電極及びドレイン電極との間におけるコンタクト抵抗を下げることができる。よって、ｎ型化された領域が形成されることで、トランジスタ１４の移動度及びオン電流を高めることができ、それにより、トランジスタ１４を用いた記憶装置の高速動作を実現することができる。
なお、ソース電極及びドレイン電極中の金属による酸素の引き抜きは、ソース電極及びドレイン電極をスパッタリング法などにより形成する際に起こりうるし、ソース電極及びドレイン電極を形成した後に行われる加熱処理によっても起こりうる。また、ｎ型化される領域は、酸素と結合し易い導電性材料をソース電極及びドレイン電極に用いることで、より形成されやすくなる。上記導電性材料としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどが挙げられる。
複数の積層された酸化物半導体膜を有する半導体膜をトランジスタ１４に用いる場合、ｎ型化される領域は、チャネル領域となる酸化物半導体膜８２ｂにまで達していることが、トランジスタ１４の移動度及びオン電流を高め、記憶装置の高速動作を実現する上で好ましい。
絶縁膜８１は、加熱により上記酸素の一部を酸化物半導体膜８２ａ乃至酸化物半導体膜８２ｃに供給する機能を有する絶縁膜であることが望ましい。また、絶縁膜８１は、欠陥が少ないことが好ましく、代表的には、ＥＳＲ測定により得られる、シリコンのダングリングボンドに由来するｇ＝２．００１を持つスピンの密度が１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。
絶縁膜８１は、加熱により上記酸素の一部を酸化物半導体膜８２ａ乃至酸化物半導体膜８２ｃに供給する機能を有するため、酸化物であることが望ましく、例えば、酸化アルミニウム、酸化マグネシウム、酸化珪素、酸化窒化珪素、窒化酸化珪素、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどを用いることができる。絶縁膜８１は、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法またはスパッタリング法等により、形成することができる。
なお、本明細書中において、酸化窒化物は、その組成として、窒素よりも酸素の含有量が多い材料を指し、窒化酸化物は、その組成として、酸素よりも窒素の含有量が多い材料を指す。
なお、図８及び図９に示すトランジスタ１４は、チャネル領域が形成される酸化物半導体膜８２ｂの端部のうち、導電膜８３及び導電膜８４とは重ならない端部、言い換えると、導電膜８３及び導電膜８４が位置する領域とは異なる領域に位置する端部と、導電膜８６とが、重なる構成を有する。酸化物半導体膜８２ｂの端部は、当該端部を形成するためのエッチングでプラズマに曝されるときに、エッチングガスから生じた塩素ラジカル、フッ素ラジカル等が、酸化物半導体を構成する金属元素と結合しやすい。よって、酸化物半導体膜の端部では、当該金属元素と結合していた酸素が脱離しやすい状態にあるため、酸素欠損が形成され、ｎ型化しやすいと考えられる。しかし、図８及び図９に示すトランジスタ１４では、導電膜８３及び導電膜８４とは重ならない酸化物半導体膜８２ｂの端部と、導電膜８６とが重なるため、導電膜８６の電位を制御することにより、当該端部にかかる電界を制御することができる。よって、酸化物半導体膜８２ｂの端部を介して導電膜８３と導電膜８４の間に流れる電流を、導電膜８６に与える電位によって制御することができる。このようなトランジスタ１４の構造を、Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ（Ｓ−Ｃｈａｎｎｅｌ）構造とよぶ。
具体的に、Ｓ−Ｃｈａｎｎｅｌ構造の場合、トランジスタ１４がオフとなるような電位を導電膜８６に与えたときは、当該端部を介して導電膜８３と導電膜８４の間に流れるオフ電流を小さく抑えることができる。そのため、トランジスタ１４では、大きなオン電流を得るためにチャネル長を短くし、その結果、酸化物半導体膜８２ｂの端部における導電膜８３と導電膜８４の間の長さが短くなっても、トランジスタ１４のオフ電流を小さく抑えることができる。よって、トランジスタ１４は、チャネル長を短くすることで、オンのときには大きいオン電流を得ることができ、オフのときにはオフ電流を小さく抑えることができる。
また、具体的に、Ｓ−Ｃｈａｎｎｅｌ構造の場合、トランジスタ１４がオンとなるような電位を導電膜８６に与えたときは、当該端部を介して導電膜８３と導電膜８４の間に流れる電流を大きくすることができる。当該電流は、トランジスタ１４の電界効果移動度とオン電流の増大に寄与する。そして、酸化物半導体膜８２ｂの端部と、導電膜８６とが重なることで、酸化物半導体膜８２ｂにおいてキャリアの流れる領域が、絶縁膜８５に近い酸化物半導体膜８２ｂの界面近傍のみでなく、酸化物半導体膜８２ｂの広い範囲においてキャリアが流れるため、トランジスタ１４におけるキャリアの移動量が増加する。この結果、トランジスタ１４のオン電流が大きくなると共に、電界効果移動度が高くなり、代表的には電界効果移動度が１０ｃｍ２／Ｖ・ｓ以上、さらには２０ｃｍ２／Ｖ・ｓ以上となる。なお、ここでの電界効果移動度は、酸化物半導体膜の物性値としての移動度の近似値ではなく、トランジスタの飽和領域における電流駆動力の指標であり、見かけ上の電界効果移動度である。
以下では、酸化物半導体膜の構造について説明する。
酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜などをいう。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の酸化物半導体膜が典型である。
微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶ともいう。）を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳ膜の明視野像および回折パターンの複合解析像（高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる。一方、高分解能ＴＥＭ像によっても結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
試料面と略平行な方向から、ＣＡＡＣ−ＯＳ膜の断面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
一方、試料面と略垂直な方向から、ＣＡＡＣ−ＯＳ膜の平面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
断面の高分解能ＴＥＭ観察および平面の高分解能ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面の高分解能ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中において、ｃ軸配向した結晶部の分布が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりもｃ軸配向した結晶部の割合が高くなることがある。また、不純物の添加されたＣＡＡＣ−ＯＳ膜は、不純物が添加された領域が変質し、部分的にｃ軸配向した結晶部の割合の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気的特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、処理室内に存在する不純物濃度（水素、水、二酸化炭素、及び窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状又はペレット状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲットについて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末を所定のｍｏｌ数比で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ酸化物ターゲットとする。なお、Ｘ、Ｙ及びＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。なお、粉末の種類、及びその混合するｍｏｌ数比は、作製するターゲットによって適宜変更すればよい。
なお、アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特に、アルカリ金属のうちＮａは、酸化物半導体膜に接する絶縁膜が酸化物である場合、当該絶縁膜中に拡散してＮａ＋となる。また、Ｎａは、酸化物半導体膜内において、酸化物半導体を構成する金属と酸素の結合を分断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイナス方向にシフトすることによるノーマリオン化、移動度の低下等の、トランジスタの電気的特性の劣化が起こり、加えて、特性のばらつきも生じる。具体的に、二次イオン質量分析法によるＮａ濃度の測定値は、５×１０１６／ｃｍ３以下、好ましくは１×１０１６／ｃｍ３以下、更に好ましくは１×１０１５／ｃｍ３以下とするとよい。同様に、Ｌｉ濃度の測定値は、５×１０１５／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下とするとよい。同様に、Ｋ濃度の測定値は、５×１０１５／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下とするとよい。
また、インジウムを含む金属酸化物が用いられている場合に、酸素との結合エネルギーがインジウムよりも大きいシリコンや炭素が、インジウムと酸素の結合を切断し、酸素欠損を形成することがある。そのため、シリコンや炭素が酸化物半導体膜に混入していると、アルカリ金属やアルカリ土類金属の場合と同様に、トランジスタの電気的特性の劣化が起こりやすい。よって、酸化物半導体膜中におけるシリコンや炭素の濃度は低いことが望ましい。具体的に、二次イオン質量分析法によるＣ濃度の測定値、またはＳｉ濃度の測定値は、１×１０１８／ｃｍ３以下とするとよい。上記構成により、トランジスタの電気的特性の劣化を防ぐことができ、記憶装置の信頼性を高めることができる。
〈チップの構成〉
図１０（Ａ）に、リードフレーム型のインターポーザを用いたパッケージの断面構造を表す斜視図を示す。
図１０（Ａ）に示すパッケージは、本発明の一態様にかかる半導体装置に相当するチップ７５１が、ワイヤボンディング法により、インターポーザ７５０上の端子７５２と接続されている。端子７５２は、インターポーザ７５０のチップ７５１がマウントされている面上に配置されている。そしてチップ７５１はモールド樹脂７５３によって封止されていても良いが、各端子７５２の一部が露出した状態で封止されるようにする。
パッケージが回路基板に実装されている電子機器のモジュールの構成を、図１０（Ｂ）に示す。
図１０（Ｂ）に示す携帯電話のモジュールは、プリント配線基板８０１に、パッケージ８０２と、バッテリー８０４とが実装されている。また、表示素子が設けられたパネル８００に、プリント配線基板８０１がＦＰＣ８０３によって実装されている。
〈電子機器の例〉
本発明の一態様に係る記憶装置または半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る記憶装置または半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１１に示す。
図１１（Ａ）は携帯型ゲーム機であり、筐体５００１、筐体５００２、表示部５００３、表示部５００４、マイクロホン５００５、スピーカー５００６、操作キー５００７、スタイラス５００８等を有する。本発明の一態様に係る記憶装置または半導体装置は、携帯型ゲーム機が有する各種集積回路に用いることができる。なお、図１１（Ａ）に示した携帯型ゲーム機は、２つの表示部５００３と表示部５００４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
図１１（Ｂ）は携帯情報端末であり、第１筐体５６０１、第２筐体５６０２、第１表示部５６０３、第２表示部５６０４、接続部５６０５、操作キー５６０６等を有する。第１表示部５６０３は第１筐体５６０１に設けられており、第２表示部５６０４は第２筐体５６０２に設けられている。そして、第１筐体５６０１と第２筐体５６０２とは、接続部５６０５により接続されており、第１筐体５６０１と第２筐体５６０２の間の角度は、接続部５６０５により変更が可能である。第１表示部５６０３における映像を、接続部５６０５における第１筐体５６０１と第２筐体５６０２との間の角度に従って、切り替える構成としても良い。本発明の一態様に係る記憶装置または半導体装置は、携帯情報端末が有する各種集積回路に用いることができる。また、第１表示部５６０３及び第２表示部５６０４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしても良い。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。或いは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。
図１１（Ｃ）はノート型パーソナルコンピュータであり、筐体５４０１、表示部５４０２、キーボード５４０３、ポインティングデバイス５４０４等を有する。本発明の一態様に係る記憶装置または半導体装置は、ノート型パーソナルコンピュータが有する各種集積回路に用いることができる。
図１１（Ｄ）は電気冷凍冷蔵庫であり、筐体５３０１、冷蔵室用扉５３０２、冷凍室用扉５３０３等を有する。本発明の一態様に係る記憶装置または半導体装置は、電気冷凍冷蔵庫が有する各種集積回路に用いることができる。
図１１（Ｅ）はビデオカメラであり、第１筐体５８０１、第２筐体５８０２、表示部５８０３、操作キー５８０４、レンズ５８０５、接続部５８０６等を有する。操作キー５８０４及びレンズ５８０５は第１筐体５８０１に設けられており、表示部５８０３は第２筐体５８０２に設けられている。本発明の一態様に係る記憶装置または半導体装置は、ビデオカメラが有する各種集積回路に用いることができる。そして、第１筐体５８０１と第２筐体５８０２とは、接続部５８０６により接続されており、第１筐体５８０１と第２筐体５８０２の間の角度は、接続部５８０６により変更が可能である。表示部５８０３における映像を、接続部５８０６における第１筐体５８０１と第２筐体５８０２との間の角度に従って切り替える構成としても良い。
図１１（Ｆ）は普通自動車であり、車体５１０１、車輪５１０２、ダッシュボード５１０３、ライト５１０４等を有する。本発明の一態様に係る記憶装置または半導体装置は、普通自動車が有する各種集積回路に用いることができる。
〈温度依存性について〉
次いで、本発明の一態様にかかる記憶装置の、各種動作速度の温度依存性を計算により求めた結果について述べる。
動作速度の温度依存性の計算は、図３に示す記憶装置１０を用いて行った。具体的には、第１記憶回路１１から第２記憶回路１２へのデータの退避に要する時間（データ退避時間）の温度依存性と、第２記憶回路１２から第１記憶回路１１へのデータの復帰に要する時間（データ復帰時間）の温度依存性と、第２記憶回路１２においてデータが保持される時間（保持時間）の温度依存性とを計算した。
計算では、温度を−４０℃、２７℃、１２５℃であるもの仮定した。計算には回路シミュレーションソフト Ｇａｔｅｗａｙ（Ｓｉｌｖａｃｏ社製）を用いた。
図１２は、計算により求められた、温度とデータ退避時間の関係を表すグラフを示す。また、表１に、計算により求められた、温度に対するデータ退避時間を示す。
また、図１３は、計算により求められた、温度とデータ復帰時間の関係を表すグラフを示す。また、表２に、計算により求められた、温度に対するデータ復帰時間を示す。
また、図１４は、計算により求められた、温度と保持時間の関係を表すグラフを示す。また、表３に、計算により求められた、温度に対する保持時間を示す。
図１２及び表１から、温度が高いほどデータ退避時間が短くなる傾向にあることが分かった。また、図１３及び表２から、データ復帰時間には温度依存性が見られないことが分かった。また、図１４及び表３から、保持時間は温度が高いほど短くなる傾向にあるが、温度依存性は小さいことが分かった。
〈半導体装置の消費電力について〉
次いで、設計された半導体装置の構成と、シミュレーションにより得られた当該半導体装置の消費電力について説明する。
図１５に、設計された半導体装置の構成をブロック図で示す。図１５に示す半導体装置（ｍ０＿ｔｏｐ）は、ＣＰＵと、パワーマネージメントユニット（ｐｍｕ＿ｔｏｐ）と、クロックゲーティングモジュール（ｇａｔｉｎｇ＿ｈｃｌｋ）と、アイソレータモジュール（ｉｓｏｌａｔｏｒ＿ｍｏｄｕｌｅ）とを有していた。ＣＰＵは、各種命令を実行するためのＣＰＵコア（ＣＰＵ＿ＣＯＲＥ）を有していた。そして、ＣＰＵコア（ＣＰＵ＿ＣＯＲＥ）には、図３に示した記憶装置１０を有するメモリ（ＯＳＦＦ）が用いられている。パワーマネージメントユニット（ｐｍｕ＿ｔｏｐ）は、パワーマネージメントユニット（ｐｍｕ＿ｔｏｐ）に入力された各種信号を処理するためのパワーマネージメントユニットコア（ｐｍｕ＿ｃｏｒｅ）を有していた。
パワースイッチ（ＰＳＷ）とレベルシフタ（Ｌｅｖｅｌ ｓｈｉｆｔｅｒ）は、半導体装置（ｍ０＿ｔｏｐ）の外部に別途設けた。
テストベンチ（ｔｅｓｔ ｂｅｎｃｈ）は、半導体装置（ｍ０＿ｔｏｐ）の動作を制御する機能を有する。具体的に、テストベンチ（ｔｅｓｔ ｂｅｎｃｈ）は、ＲＡＭと、ＢＵＳ ＳＬＡＶＥ等を有し、各種の命令を半導体装置（ｍ０＿ｔｏｐ）に送る機能等を有する。
テストベンチ（ｔｅｓｔ ｂｅｎｃｈ）は、信号ＳＥＴＴＩＮＧをパワーマネージメントユニットコアに送る機能を有する。信号ＳＥＴＴＩＮＧは、例えば、パワーゲーティングの動作タイミングを設定する機能を有する。パワーマネージメントユニットコアは、信号Ｐｏｗｅｒ＿ｓｗｉｔｃｈを出力する機能を有する。信号Ｐｏｗｅｒ＿ｓｗｉｔｃｈは、バッファを介して、パワースイッチ（ＰＳＷ）に入力される。当該バッファには電位ＰＳＷ＿ＶＤＤ２が与えられる。信号Ｐｏｗｅｒ＿ｓｗｉｔｃｈは、パワースイッチ（ＰＳＷ）を制御する機能を有する。パワーマネージメントユニットコアは、信号ＯＳＧを出力する機能を有する。信号ＯＳＧはレベルシフタを介して、メモリ（ＯＳＦＦ）に入力される。当該レベルシフタには電位ＣＯＲＥ＿ＯＳＶＤＤと電位ＣＯＲＥ＿ＯＳＶＳＳとが入力される。ＣＰＵコアは、信号ＳＬＥＥＰＩＮＧをパワーマネージメントユニットコアに送る機能を有する。信号ＳＬＥＥＰＩＮＧは、ＣＰＵコアが休止状態であるかどうかを示す信号である。
図１６（Ａ）に、半導体装置（ｍ０＿ｔｏｐ）の設計に用いられたマスクのレイアウトを示す。また、比較例として、メモリ（ＯＳＦＦ）において、図３に示す第２記憶回路１２を有さない点において半導体装置（ｍ０＿ｔｏｐ）と構成が異なる半導体装置５００の、設計に用いられたマスクのレイアウトを、図１６（Ｂ）に示す。図１６（Ａ）に示す半導体装置（ｍ０＿ｔｏｐ）は、サイズが２７７．７７μｍ×２７４．１６μｍ、スタンダードセル密度が６３．７１４％であった。また、図１６（Ｂ）に示す比較例の半導体装置５００は、サイズが２６２．９５μｍ×２５９．３４μｍ、スタンダードセル密度が６５．１９０％であった。
表４に、半導体装置（ｍ０＿ｔｏｐ）と半導体装置５００の詳細な仕様を示す。なお、表４に示す仕様において、半導体装置（ｍ０＿ｔｏｐ）に供給される電源電圧２．５Ｖは、メモリ（ＯＳＦＦ）に供給される。具体的に、電源電圧２．５Ｖは、図３に示す信号ＯＳＧに用いられる。
図１６（Ａ）及び図１６（Ｂ）から、半導体装置（ｍ０＿ｔｏｐ）のマスクのレイアウト面積は、半導体装置５００のマスクのレイアウト面積の１１１．１％に相当し、面積的なオーバーヘッドが１１．１％であることが分かった。
半導体装置（ｍ０＿ｔｏｐ）は、第２記憶回路１２を有する点において半導体装置５００と異なっており、第２記憶回路１２の追加により、半導体装置５００より大きくなる。しかし、図１６（Ａ）と図１６（Ｂ）から、半導体装置（ｍ０＿ｔｏｐ）は、半導体装置５００からの面積の増大は小さく抑えられていることが分かった。
次いで、半導体装置（ｍ０＿ｔｏｐ）と半導体装置５００をパワーゲーティングすることなく通常動作させたときの、消費電流の測定結果について説明する。消費電流は、室温（２７℃）下において、電源電圧が１．１Ｖ、クロック信号ＨＣＬＫの周波数が５０ＭＨｚで、半導体装置（ｍ０＿ｔｏｐ）と半導体装置５００とをそれぞれ動作させた状態で測定した。なお、電源電圧は、図１５において、電位ＣＯＲＥ＿ＶＤＤと電位ＣＯＲＥ＿ＯＳＶＳＳの電位差に相当する。
図１７（Ａ）に、電位ＣＯＲＥ＿ＶＤＤが与えられている配線に流れる電流をシミュレーションにより求め、上記電流の値から算出された、半導体装置（ｍ０＿ｔｏｐ）と半導体装置５００の消費電流を示す。計算には回路シミュレーションソフト Ｎａｎｏｓｉｍ（Ｓｙｎｏｐｓｙｓ社製）を用いた。電位ＣＯＲＥ＿ＶＤＤは、パワースイッチＰＳＷを介してＣＰＵに供給される電位であるため、図１７（Ａ）に示す消費電流には、パワーマネージメントユニット（ｐｍｕ＿ｔｏｐ）、クロックゲーティングモジュール（ｇａｔｉｎｇ＿ｈｃｌｋ）、アイソレータモジュール（ｉｓｏｌａｔｏｒ ｍｏｄｕｌｅ）における消費電流は含まれない。
また、図１７（Ｂ）に、半導体装置（ｍ０＿ｔｏｐ）と半導体装置５００の、全てのパワードメインの消費電流を示す。
図１７（Ａ）における半導体装置（ｍ０＿ｔｏｐ）と半導体装置５００の消費電流の比較と、図１７（Ｂ）における半導体装置（ｍ０＿ｔｏｐ）と半導体装置５００の消費電流の比較とから、通常の動作時では、半導体装置（ｍ０＿ｔｏｐ）の方が半導体装置５００よりも、消費電流が平均して６％程度高いが、その差は小さく抑えられていることが分かった。
また、図１７（Ａ）における半導体装置（ｍ０＿ｔｏｐ）と図１７（Ｂ）における半導体装置（ｍ０＿ｔｏｐ）の消費電流の比較から、パワーマネージメントユニット（ｐｍｕ＿ｔｏｐ）、クロックゲーティングモジュール（ｇａｔｉｎｇ＿ｈｃｌｋ）、アイソレータモジュール（ｉｓｏｌａｔｏｒ ｍｏｄｕｌｅ）における消費電流は、とても小さいことが分かった。図１７（Ａ）における半導体装置５００と図１７（Ｂ）における半導体装置５００の消費電流の比較からも同様に、パワーマネージメントユニット（ｐｍｕ＿ｔｏｐ）、クロックゲーティングモジュール（ｇａｔｉｎｇ＿ｈｃｌｋ）、アイソレータモジュール（ｉｓｏｌａｔｏｒ ｍｏｄｕｌｅ）における消費電流は、とても小さいことが分かった。
次いで、半導体装置（ｍ０＿ｔｏｐ）において、クロックゲーティング（ＣＧ）を行った場合の消費電流と、パワーゲーティング（ＰＧ）を行った場合の消費電流を、それぞれシミュレーションにより求めた結果について説明する。計算には回路シミュレーションソフト Ｎａｎｏｓｉｍ（Ｓｙｎｏｐｓｙｓ社製）を用いた。図１８に、消費電流のシミュレーション結果を示す。なお、シミュレーションは、クロック信号ＨＣＬＫの周波数が５０ＭＨｚであると仮定して行った。そして、電源供給時には、１．２１Ｖの電源電圧が半導体装置（ｍ０＿ｔｏｐ）に供給されたと仮定して計算した。また、基板温度が１２５℃であることを想定し、シリコンを用いたトランジスタ（ＳｉＦＥＴ）は、ｐチャネル型のトランジスタの閾値電圧がプラスシフトし、ｎチャネル型のトランジスタの閾値電圧がマイナスシフトし、共にノーマリオンであるものと仮定して消費電流を計算した。
具体的に、消費電流の測定は、電位ＣＯＲＥ＿ＶＤＤの与えられる配線と、電位ＴＯＰ＿ＶＤＤ２の与えられる配線と、電位ＰＭＵ＿ＶＤＤ２の与えられる配線と、電位ＣＯＲＥ＿ＯＳＶＤＤの与えられる配線において、それぞれ行った。図１８に各配線における消費電流の測定値を示す。図１８から、電位ＴＯＰ＿ＶＤＤ２の与えられる配線と、電位ＰＭＵ＿ＶＤＤ２の与えられる配線と、電位ＣＯＲＥ＿ＯＳＶＤＤの与えられる配線とでは、クロックゲーティング（ＣＧ）を行った場合の消費電流とパワーゲーティング（ＰＧ）を行った場合の消費電流とで大きな差が見られなかった。しかし、電位ＣＯＲＥ＿ＶＤＤの与えられる配線では、クロックゲーティング（ＣＧ）を行った場合の消費電流よりも、パワーゲーティング（ＰＧ）を行った場合の消費電流の方が、大幅に削減できていることが分かった。すなわち、本発明の一態様では、パワーゲーティングを行うことで、リーク電流を大幅に削減できることが分かった。
次いで、半導体装置（ｍ０＿ｔｏｐ）において、パワーゲーティング（ＰＧ）を行った場合の、詳細な消費エネルギーの内訳を、シミュレーションにより求めた結果について説明する。計算には回路シミュレーションソフト Ｎａｎｏｓｉｍ（Ｓｙｎｏｐｓｙｓ社製）を用いた。まず、パワーゲーティング（ＰＧ）における、各種電位のタイミングチャートと、各種電位を供給することができる配線の消費電流の変化とを、図１９に示す。そして、図１９に示したパワーゲーティング（ＰＧ）を行ったときの、期間ｔ１−１、期間ｔ１−２、期間ｔ１−３、期間ｔ２−１、期間ｔ２−２、期間ｔ２−３における、各種配線に流れる電流により消費されたエネルギー（ｐＪ）の計算結果を図２０にグラフで示す。また、計算により得られた具体的な消費エネルギー（ｐＪ）の値を、表５に示す。
本実施例では、チャネル長６０ｎｍの、Ｉｎ−Ｇａ−Ｚｎ酸化物膜であるＣＡＡＣ−ＯＳ膜にチャネル形成領域を有するトランジスタ（ＯＳＦＥＴ）を用いたキャッシュと、ＯＳＦＥＴを用いた第２記憶回路１２を有するフリップフロップ（ＯＳＦＦ）を有するＣＰＵコアと、を搭載したチップを試作した。
試作したチップの写真を図２５に、仕様を表６に示す。試作したチップは、ＡＲＭ社製のＣｏｒｔｅｘ−Ｍ０（登録商標）を用いたＣＰＵコア（ＣＰＵ＿ＣＯＲＥ）と、４ＫＢのキャッシュ（Ｃａｃｈｅ）と、バスインターフェース（Ｂｕｓ Ｉ／Ｆ）と、パワーマネージメントユニット（ＰＭＵ）を有していた。キャッシュには、ＯＳＦＥＴを用いたデータ保持回路が、実装されていた。これにより、キャッシュは、パワーゲーティング時にデータの退避が可能になる。
試作したチップの構成について、図３５を用いて、さらに詳細に説明する。図３５に試作したチップのブロックを示す。試作したチップは、ＡＲＭ社製のＣｏｒｔｅｘ−Ｍ０（登録商標）を用いたＣＰＵコア（ＣＰＵ＿ＣＯＲＥ）と、４ＫＢのキャッシュ（Ｃａｃｈｅ）と、パワーマネージメントユニット（ＰＭＵ）と、クロック制御回路（Ｃｌｏｃｋ ｃｏｎｔｒｏｌｌｅｒ）と、アイソレータ（Ｉｓｏｌａｔｏｒ ｆｏｒ ｏｕｔｐｕｔ）と、パワースイッチ（Ｐｏｗｅｒ Ｓｗｉｔｃｈ）と、レベルシフタ（ＬＳ）と、バスインターフェース（Ｂｕｓ Ｉ／Ｆ）と、を有していた。キャッシュおよびＣＰＵコアには、パワーゲーティング時にデータの退避が可能になる、ＯＳＦＥＴを用いたデータ保持回路が、実装されていた。
パワースイッチは、パワーマネージメントユニットから入力される制御信号（ＰＧ ｃｏｎｔｒｏｌ ｓｉｇｎａｌｓ）によって、電源電圧の供給を制御する。ＣＰＵコアへの電源電圧の供給を制御するパワースイッチと、キャッシュへの電源電圧の供給を制御するパワースイッチと、バスインターフェースへの電源電圧の供給を制御するパワースイッチと、が設けられている。レベルシフタは、ＯＳＦＥＴを制御する信号のレベルをシフトする。ＳｉＦＥＴで構成される論理回路部に供給される電源電圧（１．８Ｖ）よりも、ＯＳＦＥＴに供給される電源電圧（２．５Ｖ）が高いために、レベルシフタを設けている。ＣＰＵコアに入力される制御信号の一部と、キャッシュに入力される制御信号の一部と、はレベルシフタに入力される。ＣＰＵコアは、休止状態であるかどうかを示す信号（ＳＬＥＥＰＩＮＧ）を出力する。ＰＭＵには当該信号（ＳＬＥＥＰＩＮＧ）が入力される。外部から入力されるクロック信号（Ｃｌｏｃｋ）は、クロック制御回路と、ＰＭＵに入力される。クロック制御回路が出力するクロック信号（Ｇａｔｅｄ ｃｌｏｃｋ）は、ＣＰＵコア、キャッシュ、及びバスインターフェースに入力される。アイソレータは、内部のバスインターフェースと、外部出力（Ｅｘｔｅｒｎａｌ）の間に設けられる。アイソレータは、例えば、パワーゲーティング時に外部出力として所定の値を出力し、不定とならないようにする。
また、ＯＳＦＥＴのゲート電圧Ｖｇに対するドレイン電流Ｉｄの値を測定した結果を、図２６に示す。測定に用いたＯＳＦＥＴは、ゲート電極、ソース電極、及びドレイン電極が、ゲート絶縁膜を間に挟んでＣＡＡＣ−ＯＳ膜上に位置するトップゲート型であり、チャネル長Ｌが６０ｎｍ、チャネル幅Ｗが４０ｎｍ、ゲート絶縁膜が１０ｎｍであった。測定は、ソースとドレイン間の電圧Ｖｄを１．８Ｖに設定して行った。図２６に示すように、ＯＳＦＥＴは、スイッチとして良好な特性を示しており、オフ電流は測定限界以下となった。
図２７に、図２５に示すチップの、パワーゲーティング時における動作の流れを模式的に示す。ＣＰＵコアからのＳＬＥＥＰＩＮＧ信号に従って、ＰＭＵが起動する。そして、ＰＭＵからＯＳＦＦまたはキャッシュが有するメモリセルに、データの退避を行うよう信号が送られる。また、チップの外部から送られてくる割り込み（Ｉｎｔｅｒｒｕｐｔ）信号に従って、ＰＭＵからＯＳＦＦまたはキャッシュが有するメモリセルに、データの復帰を行うよう信号が送られる。
次いで、図２８に試作されたチップのブロック図と、ＯＳＦＦ及びキャッシュが有するメモリセルにそれぞれ設けられたデータ保持回路（Ｄａｔａ ｒｅｔｅｎｔｉｏｎ ｂｌｏｃｋ）の回路図とを示す。なお、試作されたチップでは、ＯＳＦＥＴのチャネル長を６０ｎｍ、ＳｉＦＥＴのチャネル長を１８０ｎｍとした。
データ保持回路は、ＯＳＦＦとキャッシュが有するメモリセルのビット毎に実装されており、容量に書き込まれたデータをＯＳＦＥＴによって保持する回路とした。データ保持回路とパワースイッチ（ＰＳＷ）は、ＰＭＵによってスイッチングが制御されている。ＯＳＦＥＴをオンにするためにゲートに供給する電位は、ＯＳＦＥＴの閾値電圧分、レベルシフトさせた電位を用いた。
図２９に、試作したチップを３０ＭＨｚで動作させ、パワーゲーティングさせたときの、各種電位の波形を示す。データの退避を行い、電源を遮断する直前の状態となるまでに、キャッシュとＣＰＵコアの両方において、ＯＳＦＥＴをオンにしてデータを書き込む時間（１００ｎｓ）が必要となる。また、図２９に示すように、電源遮断状態からの復帰には、ＣＰＵコアは、電源電圧が安定化する時間と、データを復帰させる時間（３３ｎｓ、３０ＭＨｚの１ｃｌｋに相当）、キャッシュは、ＯＳＦＥＴをオンにしてデータを復帰させる時間（１００ｎｓ）と、電源電圧が安定化する時間を、それぞれ要した。よって、電源遮断状態からの復帰は、クロック信号（Ｃｌｏｃｋ）の１０サイクル分の時間で実行が可能であることが分かった。
なお、キャッシュのデータを別の不揮発メモリに退避させる場合は、例えば、退避させるデータのワード数分に対応する数の、クロック信号のサイクル分の時間を要する。よって、試作したチップでは、データを別の不揮発メモリに退避させる場合に比べて、圧倒的に短時間でパワーゲーティングが行えると言える。
図３０に、試作されたチップに要する電力を、測定した結果を示す。縦軸は消費電力（ｍＷ）を示す。また、横軸はチップの動作方法を示している。具体的に、クロックゲーティングやパワーゲーティングを行うことなく待機状態とする動作方法（Ｓｔａｎｄｂｙ）と、クロックゲーティングを行う動作方法（Ｃｌｏｃｋ ｇａｔｉｎｇ）と、ＣＰＵコアにおいてパワーゲーティングを行う動作方法（Ｐｏｗｅｒ ｇａｔｉｎｇ ｗｉｔｈ Ｍ０）と、ＣＰＵコア及びキャッシュにおいてパワーゲーティングを行う動作方法（Ｐｏｗｅｒ ｇａｔｉｎｇ ｗｉｔｈ Ｍ０ ａｎｄ ＳＲＡＭ）を用いて、電流値を測定した。ただし、クロックゲーティングを行う動作方法（Ｃｌｏｃｋ ｇａｔｉｎｇ）と、ＣＰＵコアにおいてパワーゲーティングを行う動作方法（Ｐｏｗｅｒ ｇａｔｉｎｇ ｗｉｔｈ Ｍ０）と、ＣＰＵコア及びキャッシュにおいてパワーゲーティングを行う動作方法（Ｐｏｗｅｒ ｇａｔｉｎｇ ｗｉｔｈ Ｍ０ ａｎｄ ＳＲＡＭ）については、１００ｍｓの動作状態（Ａｃｔｉｖｅ）と、１００ｍｓの休止状態（Ｓｌｅｅｐ）とを繰り返して動作させた場合（Ｃａｓｅ１）と、１００ｍｓの動作状態（Ａｃｔｉｖｅ）と、６０ｓの休止状態（Ｓｌｅｅｐ）とを繰り返して動作させた場合（Ｃａｓｅ２）と、に分けて消費電力を測定した。
図３０から、センサ用途を想定したＣａｓｅ２の場合、ＣＰＵコア及びキャッシュにおいてパワーゲーティングを行う動作方法（Ｐｏｗｅｒ ｇａｔｉｎｇ ｗｉｔｈ Ｍ０ ａｎｄ ＳＲＡＭ）は、クロックゲーティングを行う動作方法（Ｃｌｏｃｋ ｇａｔｉｎｇ）に比べて、電源線の間に流れるリーク電流を９９％以上削減できており、キャッシュとＣＰＵコアにおけるパワーゲーティングが、電力の削減に対する寄与が大きいことが分かった。また、試作したチップでは、電源電圧が供給されていない期間において２４時間以上データが保持されることが確認できており、この保持時間からＯＳＦＥＴのオフ電流はＳｉＦＥＴに比べて７桁以上低いことが分かった。よって、ＯＳＦＥＴが、データ保持回路に用いるのに適していることが、確認された。
図３２に、試作されたチップに要する電力について、上記とは異なる条件で測定した結果を示す。縦軸は消費電力（ｍＷ）を示す。また、横軸はチップの動作方法を示している。横軸は、図３０で説明したチップの動作方法を参照することができる。クロックゲーティングを行う動作方法（Ｃｌｏｃｋ ｇａｔｉｎｇ）と、ＣＰＵコアにおいてパワーゲーティングを行う動作方法（Ｐｏｗｅｒ ｇａｔｉｎｇ ｗｉｔｈ Ｍ０）と、ＣＰＵコア及びキャッシュにおいてパワーゲーティングを行う動作方法（Ｐｏｗｅｒ ｇａｔｉｎｇ ｗｉｔｈ Ｍ０ ａｎｄ ＳＲＡＭ）については、１ｓの期間中２０ｍｓを動作状態とする動作を繰り返した場合（Ｃａｓｅ３、２０ｍｓ ａｃｔｉｖｉｔｙ ｒａｔｅ ｉｎ １ ｓｅｃ ｄｕｔｙ ｃｙｃｌｅ）と、３ｓの期間中５０ｍｓを動作状態とする動作を繰り返した場合（Ｃａｓｅ４、５０ｍｓ ａｃｔｉｖｉｔｙ ｒａｔｅ ｉｎ ３ ｓｅｃ ｄｕｔｙ ｃｙｃｌｅ）と、に分けて消費電力を測定した。Ｃａｓｅ３やＣａｓｅ４は、Ｃａｓｅ２よりも頻繁にデータにアクセスするセンサ用途を想定した測定条件である。
図３２から、Ｃａｓｅ３やＣａｓｅ４の場合、ＣＰＵコア及びキャッシュにおいてパワーゲーティングを行う動作方法（Ｐｏｗｅｒ ｇａｔｉｎｇ ｗｉｔｈ Ｍ０ ａｎｄ ＳＲＡＭ）は、クロックゲーティングを行う動作方法（Ｃｌｏｃｋ ｇａｔｉｎｇ）に比べて、電源線の間に流れるリーク電流を９０％以上削減できていた。数秒に一度、休止状態となるような用途においても、キャッシュとＣＰＵコアにおけるパワーゲーティングが、電力の削減に対する寄与が大きいことが分かった。
図３３に、試作されたチップに要する電力について、図３０および図３２に示した結果とは異なる条件で測定した結果を示す。動作状態と休止状態とを繰り返して動作させた場合の消費電力を測定した。休止状態として、クロックゲーティングを行う動作方法と、パワーゲーティングを行う動作方法と、に分けて消費電力を測定した。縦軸は消費電力（ｍＷ）を示す。横軸は休止時間（Ｓｌｅｅｐ ｔｉｍｅ）を示す。動作時間を４ｍｓと固定し、休止時間（Ｓｌｅｅｐ ｔｉｍｅ）を変化させた。実線と鎖線は、それぞれ、クロックゲーティングを行う動作方法においてキャッシュで消費される電力（ｃａｃｈｅ＿ＶＤＤ（ＣＧ））とＣＰＵコアで消費される電力（ＣＰＵ＿ＣＯＲＥ＿ＶＤＤ（ＣＧ））である。点線と一点鎖線は、それぞれ、パワーゲーティングを行う動作方法においてキャッシュで消費される電力（ｃａｃｈｅ＿ＶＤＤ（ＰＧ））とＣＰＵコアで消費される電力（ＣＰＵ＿ＣＯＲＥ＿ＶＤＤ（ＰＧ））である。
図３３から、休止時間（Ｓｌｅｅｐ ｔｉｍｅ）が１００ｍｓ以上の場合、ＣＰＵコア及びキャッシュにおいてパワーゲーティングを行う動作方法は、クロックゲーティングを行う動作方法に比べて、電源線の間に流れるリーク電流を７０％以上削減できている。また、４００ｍｓ以上の場合、９０％以上削減できていた。このように休止状態となる頻度が高い場合においても、キャッシュとＣＰＵコアにおけるパワーゲーティングが、電力の削減に対する寄与が大きいことが分かった。
試作したチップの評価結果を、表７に示す。試作したテクノロジー（Ｆａｂｒｉｃａｔｉｏｎ ｔｅｃｈｎｏｌｏｇｙ）は、チャネル長が６０ｎｍのＯＳＦＥＴとチャネル長が１８０ｎｍのＳｉＦＥＴとが組み合わされたものである。クロック周波数（Ｃｌｏｃｋ Ｆｒｅｑｕｅｎｃｙ）は３０ＭＨｚであった。キャッシュに用いたＳＲＡＭセルの面積オーバーヘッド（Ａｒｅａ ｏｖｅｒｈｅａｄ ｏｆ ＳＲＡＭ ｃｅｌｌ）は０％であった。退避時間（Ｂａｃｋｕｐ ｔｉｍｅ）は１００ｎｓであった。復帰時間（Ｒｅｃｏｖｅｒｙ ｔｉｍｅ）は１０クロックサイクル（１０ ｃｌｏｃｋ ｃｙｃｌｅ）であった。これは、データ復帰時間の１００ｎｓを含む（ｉｎｃｌｕｄｉｎｇ ｄａｔａ ｒｅｓｔｏｒａｔｉｏｎ ｔｉｍｅ（１００ｎｓ））。データ保持時間（Ｄａｔａ ｒｅｔｅｎｔｉｏｎ）は２４時間以上（ｍｏｒｅ ｔｈａｎ ２４ｈ）であった。リーク電流の低減（Ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ ｒｅｄｕｃｔｉｏｎ）は９９％以上（ｍｏｒｅ ｔｈａｎ ９９％）であった。
試作したチップでは、チャネル長が６０ｎｍのＯＳＦＥＴとチャネル長が１８０ｎｍのＳｉＦＥＴとが組み合わされていたが、チャネル長が６０ｎｍのＯＳＦＥＴが、さらに微細化されたＳｉＦＥＴと組み合わせても、面積の増加を抑えることができる。これを示すために、チャネル長が６０ｎｍのＯＳＦＥＴとチャネル長が４５ｎｍのＳｉＦＥＴとを組み合わせたキャッシュのメモリセルのレイアウトを作成した。図３１に、上記キャッシュのメモリセルのレイアウトを示す。データ保持回路を構成する２個のＯＳＦＥＴと容量素子とは、ＳｉＦＥＴ上に積層できることから、４５ｎｍルールでレイアウトしたＳｉＦＥＴのＳＲＡＭ上に、データ保持回路を設けても面積の増加は見られなかった。
また、上記キャッシュのメモリセルの動作性能を、シミュレーションを用いて算出した結果を、表８に示す。シミュレーションは、ローパワーの４５ｎｍのＳｉＦＥＴをモデルとして用い、電源電圧を１．１Ｖとした。シミュレーションの結果、データの読み出し時間（Ｒｅａｄ ｔｉｍｅ）と書き込み期間（Ｗｒｉｔｅ ｔｉｍｅ）への影響は数ｐｓ程度であった。よって、数百ＭＨｚ以上での使用を想定しても動作周波数への影響はほぼ見られないと言える。したがって、チャネル長が６０ｎｍのＯＳＦＥＴを用いたデータ保持回路を、チャネル長が４５ｎｍのＳｉＦＥＴを用いたＳＲＡＭと組み合わせても、キャッシュのメモリセル面積と性能に影響がほぼ与えられないことが分かった。
具体的には、４５ｎｍルールでレイアウトしたＳｉＦＥＴのＳＲＡＭ上に、チャネル長が６０ｎｍのＯＳＦＥＴを用いたデータ保持回路を設けた場合のキャッシュのメモリセルの読み出し時間は、２６５ｐｓであった。データ保持回路を設けない場合のキャッシュのメモリセルの読み出し時間は、２６３ｐｓであった。データ保持回路を設けたことによる読み出し時間の増加は２ｐｓであり、０．８％であった。また、データ保持回路を設けた場合のキャッシュのメモリセルの書き込み時間は、７３ｐｓであった。データ保持回路を設けない場合のキャッシュのメモリセルの書き込み時間は、６４ｐｓであった。データ保持回路を設けたことによる書き込み時間の増加は９ｐｓであり、１４％であった。
図３４には、上記キャッシュのメモリセルのシミュレーションによる動作波形を示す。図３４（Ａ）は、読み出し波形である。データ保持回路を設けた場合と設けない場合のキャッシュのメモリセルに接続されるビット線の電位（図中、いずれもＢｉｔ ｌｉｎｅで表す）と、ワード線の電位（図中のＷｏｒｄ ｌｉｎｅ）と、を示す。両ビット線の電位は、ほぼ重なっていることがわかった。図３４（Ｂ）は、書き込み波形である。データ保持回路を設けた場合と設けない場合のＳＲＡＭを構成するインバータループの２つのノードの電位（図中、いずれもＩＮＶ ｌｏｏｐ ｎｅｔ１及びＩＮＶ ｌｏｏｐ ｎｅｔ２で表す）を示す。それぞれのノードの電位は、ほぼ重なっていることがわかった。したがって、チャネル長が６０ｎｍのＯＳＦＥＴを用いたデータ保持回路を、チャネル長が４５ｎｍのＳｉＦＥＴを用いたＳＲＡＭと組み合わせても、キャッシュ性能に影響がほぼ与えられないことが分かった。
１０ 記憶装置
１１ 第１記憶回路
１２ 第２記憶回路
１３ 選択回路
１４ トランジスタ
１５ 容量素子
１６ トランジスタ
１７ 配線
１８ 配線
１９ トランジスタ
２０ トランジスタ
２１ トランジスタ
２２ インバータ
２３ インバータ
２４ インバータ
２５ インバータ
２６ インバータ
２７ トランスミッションゲート
２８ トランスミッションゲート
２９ トランスミッションゲート
３０ トランスミッションゲート
３１ トランスミッションゲート
３２ ＮＡＮＤ
３３ ＮＡＮＤ
４０ 記憶装置
４１ スイッチ
４２ 配線
４３ 配線
４４ スイッチ
８１ 絶縁膜
８２ａ 酸化物半導体膜
８２ｂ 酸化物半導体膜
８２ｃ 酸化物半導体膜
８３ 導電膜
８４ 導電膜
８５ 絶縁膜
８６ 導電膜
３００ 半導体装置
３０１ ＣＰＵコア
３０２ パワーコントローラ
３０３ パワースイッチ
３０４ キャッシュ
３０５ バスインターフェース
３０６ デバッグインターフェース
３０７ 制御装置
３０８ ＰＣ
３０９ パイプラインレジスタ
３１０ パイプラインレジスタ
３１１ ＡＬＵ
３１２ レジスタファイル
４００ 半導体基板
４０１ 素子分離領域
４１１ 絶縁膜
４１４ 絶縁膜
４１５ 絶縁膜
４１６ 絶縁膜
４２０ 酸化物半導体膜
４２１ 導電膜
４２２ 導電膜
４２３ 絶縁膜
４２４ 導電膜
４２５ 導電膜
４２６ 絶縁膜
４２７ 絶縁膜
５００ 半導体装置
７５０ インターポーザ
７５１ チップ
７５２ 端子
７５３ モールド樹脂
８００ パネル
８０１ プリント配線基板
８０２ パッケージ
８０３ ＦＰＣ
８０４ バッテリー
５００１ 筐体
５００２ 筐体
５００３ 表示部
５００４ 表示部
５００５ マイクロホン
５００６ スピーカー
５００７ 操作キー
５００８ スタイラス
５１０１ 車体
５１０２ 車輪
５１０３ ダッシュボード
５１０４ ライト
５３０１ 筐体
５３０２ 冷蔵室用扉
５３０３ 冷凍室用扉
５４０１ 筐体
５４０２ 表示部
５４０３ キーボード
５４０４ ポインティングデバイス
５６０１ 筐体
５６０２ 筐体
５６０３ 表示部
５６０４ 表示部
５６０５ 接続部
５６０６ 操作キー
５８０１ 筐体
５８０２ 筐体
５８０３ 表示部
５８０４ 操作キー
５８０５ レンズ
５８０６ 接続部

Claims (6)

  1. 第１回路と、第２回路と、を有する記憶装置であって、
    前記第１回路は、データを保持することができる機能を有し、
    前記第２回路は、第３回路と、第１トランジスタと、第２トランジスタと、容量素子と、を有し、
    前記第３回路は、第１電位、または、第２電位のいずれか一方を選択することができる機能を有し、
    前記第１電位は、前記データに対応した電位であり、
    第１配線は、前記第２電位を供給することができる機能を有し、
    第２配線は、第３電位を供給することができる機能を有し、
    前記第１トランジスタのチャネル形成領域は、酸化物半導体膜に設けられ、
    前記容量素子は、前記第１トランジスタを介して供給される、前記第３回路により選択された前記第１電位または前記第２電位を、保持することができる機能を有し、
    前記第２トランジスタは、前記容量素子に保持される電位に従って、前記第２配線と、前記第１回路との間の導通状態を制御することができる機能を有する記憶装置。
  2. 第１回路と、第２回路と、を有する記憶装置であって、
    前記第１回路は、データを保持することができる機能を有し、
    前記第２回路は、第３回路と、第１トランジスタと、第２トランジスタと、第３トランジスタと、容量素子と、を有し、
    前記第３回路は、第１電位、または、第２電位のいずれか一方を選択することができる機能を有し、
    前記第１電位は、前記データに対応した電位であり、
    第１配線は、前記第２電位を供給することができる機能を有し、
    第２配線は、第３電位を供給することができる機能を有し、
    前記第１トランジスタのチャネル形成領域は、酸化物半導体膜に設けられ、
    前記容量素子は、前記第１トランジスタを介して供給される、前記第３回路により選択された前記第１電位または前記第２電位を、保持することができる機能を有し、
    前記第２トランジスタは、前記容量素子に保持される電位に従って導通状態が定められることができる機能を有し、
    前記第３トランジスタは、前記第２トランジスタと直列接続で電気的に接続され、
    前記第３トランジスタ、及び、前記第２トランジスタは、前記第２配線と、前記第１回路との間の導通状態を制御することができる機能を有する記憶装置。
  3. 請求項１または請求項２において、
    前記第１回路は、電源電圧の供給により、データを保持することができる機能を有する記憶装置。
  4. 請求項１乃至請求項３のいずれか１項において、
    前記酸化物半導体膜は、Ｉｎ、Ｇａ、及びＺｎを含む記憶装置。
  5. 請求項１乃至請求項４のいずれか１項に記載の記憶装置と、
    パワーコントローラ、パワースイッチ、または、バスインターフェースと、
    を有する半導体装置。
  6. 請求項１乃至請求項４のいずれか１項に記載の記憶装置、または、請求項５に記載の半導体装置と、
    表示装置、または、スピーカーと、
    を有する電子機器。
JP2014184795A 2013-09-11 2014-09-11 記憶装置 Expired - Fee Related JP6420103B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014184795A JP6420103B2 (ja) 2013-09-11 2014-09-11 記憶装置

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2013187831 2013-09-11
JP2013187831 2013-09-11
JP2014018579 2014-02-03
JP2014018579 2014-02-03
JP2014070121 2014-03-28
JP2014070121 2014-03-28
JP2014184795A JP6420103B2 (ja) 2013-09-11 2014-09-11 記憶装置

Publications (3)

Publication Number Publication Date
JP2015195331A true JP2015195331A (ja) 2015-11-05
JP2015195331A5 JP2015195331A5 (ja) 2017-10-26
JP6420103B2 JP6420103B2 (ja) 2018-11-07

Family

ID=52625437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014184795A Expired - Fee Related JP6420103B2 (ja) 2013-09-11 2014-09-11 記憶装置

Country Status (4)

Country Link
US (1) US10090023B2 (ja)
JP (1) JP6420103B2 (ja)
KR (1) KR102193510B1 (ja)
TW (1) TWI640014B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013008432A (ja) * 2011-04-28 2013-01-10 Semiconductor Energy Lab Co Ltd 記憶回路、信号処理回路、電子機器
JP2019012822A (ja) * 2017-06-16 2019-01-24 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2019048982A1 (ja) * 2017-09-06 2019-03-14 株式会社半導体エネルギー研究所 演算装置および電子機器
JP2019146302A (ja) * 2018-02-16 2019-08-29 株式会社半導体エネルギー研究所 二次電池の充電状態推定装置及び異常検出装置、及び二次電池の管理システム

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016015475A (ja) 2014-06-13 2016-01-28 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
KR102433326B1 (ko) 2014-10-10 2022-08-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로, 처리 유닛, 전자 부품, 및 전자 기기
CN108140657A (zh) 2015-09-30 2018-06-08 株式会社半导体能源研究所 半导体装置及电子设备
US10177142B2 (en) 2015-12-25 2019-01-08 Semiconductor Energy Laboratory Co., Ltd. Circuit, logic circuit, processor, electronic component, and electronic device
US10163494B1 (en) * 2017-05-31 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
US9991171B1 (en) * 2017-10-25 2018-06-05 United Microelectronics Corp. Semiconductor device and integrated circuit
US11798613B2 (en) * 2018-12-10 2023-10-24 Etron Technology, Inc. Dynamic memory with long retention time
US20200388319A1 (en) 2019-06-07 2020-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110392A (ja) * 1991-10-16 1993-04-30 Hitachi Ltd 状態保持回路を具備する集積回路
JP2005079360A (ja) * 2003-09-01 2005-03-24 Renesas Technology Corp 半導体集積回路
JP2013009300A (ja) * 2011-02-10 2013-01-10 Semiconductor Energy Lab Co Ltd 記憶回路
JP2013008432A (ja) * 2011-04-28 2013-01-10 Semiconductor Energy Lab Co Ltd 記憶回路、信号処理回路、電子機器

Family Cites Families (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5844446A (en) * 1996-09-30 1998-12-01 Intel Corporation Oscillator based tamperproof precision timing circuit
AU7706198A (en) * 1997-05-30 1998-12-30 Micron Technology, Inc. 256 meg dynamic random access memory
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
KR100429237B1 (ko) * 2002-02-21 2004-04-29 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치의 리페어 방법 및 회로
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20050190597A1 (en) * 2004-02-27 2005-09-01 Yoshihisa Kato Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR20070116889A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 박막의 기상성막방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100889796B1 (ko) 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8046615B2 (en) 2007-10-19 2011-10-25 Denso Corporation Microcomputer system with reduced power consumption
JP4535170B2 (ja) 2007-10-19 2010-09-01 株式会社デンソー マイクロコンピュータシステム
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
MY166309A (en) 2009-11-20 2018-06-25 Semiconductor Energy Lab Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
CN104658598B (zh) * 2009-12-11 2017-08-11 株式会社半导体能源研究所 半导体器件、逻辑电路和cpu
WO2011089835A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
TWI562142B (en) * 2011-01-05 2016-12-11 Semiconductor Energy Lab Co Ltd Storage element, storage device, and signal processing circuit
TWI761910B (zh) 2011-08-29 2022-04-21 日商半導體能源研究所股份有限公司 半導體裝置
US9054678B2 (en) 2012-07-06 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110392A (ja) * 1991-10-16 1993-04-30 Hitachi Ltd 状態保持回路を具備する集積回路
JP2005079360A (ja) * 2003-09-01 2005-03-24 Renesas Technology Corp 半導体集積回路
JP2013009300A (ja) * 2011-02-10 2013-01-10 Semiconductor Energy Lab Co Ltd 記憶回路
JP2013008432A (ja) * 2011-04-28 2013-01-10 Semiconductor Energy Lab Co Ltd 記憶回路、信号処理回路、電子機器

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013008432A (ja) * 2011-04-28 2013-01-10 Semiconductor Energy Lab Co Ltd 記憶回路、信号処理回路、電子機器
JP2019012822A (ja) * 2017-06-16 2019-01-24 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP7094786B2 (ja) 2017-06-16 2022-07-04 株式会社半導体エネルギー研究所 半導体装置
US11626422B2 (en) 2017-06-16 2023-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11943929B2 (en) 2017-06-16 2024-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2019048982A1 (ja) * 2017-09-06 2019-03-14 株式会社半導体エネルギー研究所 演算装置および電子機器
JPWO2019048982A1 (ja) * 2017-09-06 2020-11-26 株式会社半導体エネルギー研究所 演算装置および電子機器
US11275993B2 (en) 2017-09-06 2022-03-15 Semiconductor Energy Laboratory Co., Ltd. Arithmetic device and electronic device
JP7237839B2 (ja) 2017-09-06 2023-03-13 株式会社半導体エネルギー研究所 演算装置および電子機器
US11868877B2 (en) 2017-09-06 2024-01-09 Semiconductor Energy Laboratory Co., Ltd. Arithmetic device and electronic device
JP2019146302A (ja) * 2018-02-16 2019-08-29 株式会社半導体エネルギー研究所 二次電池の充電状態推定装置及び異常検出装置、及び二次電池の管理システム

Also Published As

Publication number Publication date
US20150070962A1 (en) 2015-03-12
US10090023B2 (en) 2018-10-02
JP6420103B2 (ja) 2018-11-07
TW201523626A (zh) 2015-06-16
TWI640014B (zh) 2018-11-01
KR102193510B1 (ko) 2020-12-21
KR20150030177A (ko) 2015-03-19

Similar Documents

Publication Publication Date Title
JP6420103B2 (ja) 記憶装置
JP6815446B2 (ja) 半導体装置
JP5807076B2 (ja) 半導体装置
JP6587656B2 (ja) 記憶装置
US9847429B2 (en) Semiconductor device
US9741794B2 (en) Semiconductor device and method for manufacturing semiconductor device
US9761736B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2016122839A (ja) 半導体装置
JP6534529B2 (ja) 半導体装置
JP7238079B2 (ja) 半導体装置
US20170041004A1 (en) Semiconductor device and electronic device
JP6333589B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170907

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180925

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181011

R150 Certificate of patent or registration of utility model

Ref document number: 6420103

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees