JP2015191911A - 半導体発光装置 - Google Patents

半導体発光装置 Download PDF

Info

Publication number
JP2015191911A
JP2015191911A JP2014065821A JP2014065821A JP2015191911A JP 2015191911 A JP2015191911 A JP 2015191911A JP 2014065821 A JP2014065821 A JP 2014065821A JP 2014065821 A JP2014065821 A JP 2014065821A JP 2015191911 A JP2015191911 A JP 2015191911A
Authority
JP
Japan
Prior art keywords
layer
light emitting
semiconductor
insulating film
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014065821A
Other languages
English (en)
Other versions
JP6106120B2 (ja
Inventor
一夫 藤村
Kazuo Fujimura
一夫 藤村
宏徳 山崎
Hironori Yamaguchi
宏徳 山崎
小野　正
Tadashi Ono
正 小野
晋作 久保
Shinsaku Kubo
晋作 久保
伸仁 布谷
Nobuhito Nunotani
伸仁 布谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014065821A priority Critical patent/JP6106120B2/ja
Priority to TW103124605A priority patent/TWI550910B/zh
Priority to CN201410454133.6A priority patent/CN104953016A/zh
Priority to US14/481,262 priority patent/US9224919B2/en
Publication of JP2015191911A publication Critical patent/JP2015191911A/ja
Application granted granted Critical
Publication of JP6106120B2 publication Critical patent/JP6106120B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil

Abstract

【課題】電極が設けられた側の反対側への光取り出し効率を向上できる半導体発光装置を提供する。
【解決手段】発光層の放射光に対して透過性を有する光学層が、半導体層の第１の側、およびチップ外周部の第２の絶縁膜上に設けられている。半導体層の第１の側には複数の凸部と複数の凹部とが設けられ、凸部の頂部は、チップ外周部の光学層における第２の絶縁膜側の端よりも、第２の側に位置する。
【選択図】図１

Description

本発明の実施形態は、半導体発光装置に関する。
発光層を含む半導体層の一方の面側に蛍光体層を設け、他方の面側に電極、配線層および樹脂層を設けたチップサイズパッケージ構造の半導体発光装置が提案されている。また、半導体層における前記一方の面（光取り出し面）を粗面化することで光り取り出し効率を向上させる提案もなされているが、よりいっそうの効率向上には粗面化の適切な制御が求められる。
特開２０１２−７００１７号公報
本発明の実施形態は、電極が設けられた側の反対側への光取り出し効率を向上できる半導体発光装置を提供する。
実施形態によれば、半導体発光装置は、半導体層と、第１の電極と、第２の電極と、第１の絶縁膜と、第１の配線部と、第２の配線部と、第２の絶縁膜と、光学層と、を備えている。前記半導体層は、第１の側と、前記第１の側の反対側の第２の側とを持ち、発光層を有する。前記第１の電極は、前記第２の側において前記半導体層に設けられている。前記第２の電極は、前記第２の側において前記半導体層に設けられている。前記第１の絶縁膜は、前記第２の側に設けられている。前記第１の配線部は、前記第１の絶縁膜上に設けられるとともに、前記第１の電極に接続されている。前記第２の配線部は、前記第１の絶縁膜上に設けられるとともに、前記第２の電極に接続されている。前記第２の絶縁膜は、前記第１の配線部と前記第２の配線部との間、および前記半導体層の側面に隣接するチップ外周部に設けられている。前記光学層は、前記第１の側、および前記チップ外周部の前記第２の絶縁膜上に設けられ、前記発光層の放射光に対して透過性を有する。前記第１の側には複数の凸部と複数の凹部とが設けられ、前記凸部の頂部は、前記チップ外周部の前記光学層における前記第２の絶縁膜側の端よりも、前記第２の側に位置する。
実施形態の半導体発光装置の模式断面図。 実施形態の半導体発光装置の模式平面図。 （ａ）は実施形態の半導体発光装置の一部の拡大模式断面図であり、（ｂ）は参照例の半導体発光装置の一部の拡大模式断面図。 （ａ）は実施形態の半導体発光装置の配光特性図であり、（ｂ）は参照例の半導体発光装置の配光特性図。 実施形態の半導体発光装置における第１の側のレーザー顕微鏡画像。 実施形態の半導体発光装置における第１の側の断面の電子顕微鏡画像。 実施形態の半導体発光装置の製造方法を示す模式断面図。 実施形態の半導体発光装置の製造方法を示す模式断面図。 実施形態の半導体発光装置の製造方法を示す模式断面図。 実施形態の半導体発光装置の製造方法を示す模式断面図。 実施形態の半導体発光装置の製造方法を示す模式断面図。 実施形態の半導体発光装置の製造方法を示す模式断面図。 実施形態の半導体発光装置の製造方法を示す模式断面図。 実施形態の半導体発光装置の模式断面図。
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
図１は、実施形態の半導体発光装置の模式断面図である。
図２（ａ）は、実施形態の半導体発光装置におけるｐ側電極１６とｎ側電極１７の平面レイアウトの一例を示す模式平面図である。図１は、図２（ａ）におけるＡ−Ａ’断面に対応する。図２（ａ）は、図１における配線部４１、４３、樹脂層２５、絶縁膜１８、および反射膜５１を取り除いて半導体層１５の第２の側を見た図に対応する。また、図２（ａ）は、図８（ｂ）の積層体（基板１０を除く）の上面図に対応する。
図２（ｂ）は、実施形態の半導体発光装置の実装面（図１の半導体発光装置の下面）の模式平面図である。
実施形態の半導体発光装置は、発光層１３を有する半導体層１５を備えている。半導体層１５は、第１の側１５ａと、その反対側の第２の側１５ｂ（図７（ａ）参照）とを有する。
半導体層１５の第２の側１５ｂは、図８（ａ）に示すように、発光層１３を含む部分（発光領域）１５ｅと、発光層１３を含まない部分（非発光領域）１５ｆとを有する。発光層１３を含む部分１５ｅは、半導体層１５のうちで、発光層１３が積層されている部分である。発光層１３を含まない部分１５ｆは、半導体層１５のうちで、発光層１３が積層されていない部分である。発光層１３を含む部分１５ｅは、発光層１３の発光光を外部に取り出し可能な積層構造となっている領域を示す。
第２の側において、発光層１３を含む部分１５ｅの上に、第１の電極としてｐ側電極１６が設けられ、発光層を含まない部分１５ｆの上に、第２の電極としてｎ側電極１７が設けられている。
図２（ａ）に示す例では、発光層１３を含まない部分１５ｆが発光層１３を含む部分１５ｅを囲んでおり、ｎ側電極１７がｐ側電極１６を囲んでいる。
ｐ側電極１６とｎ側電極１７を通じて発光層１３に電流が供給され、発光層１３は発光する。そして、発光層１３から放射される光は、第１の側１５ａから半導体発光装置の外部に出射される。
半導体層１５の第２の側には、図１に示すように支持体１００が設けられている。半導体層１５、ｐ側電極１６およびｎ側電極１７を含む発光素子は、第２の側に設けられた支持体１００によって支持されている。
半導体層１５の第１の側１５ａには、半導体発光装置の放出光に所望の光学特性を与える光学層として、蛍光体層３０が設けられている。蛍光体層３０は、複数の粒子状の蛍光体３１を含む。蛍光体３１は、発光層１３の放射光により励起され、その放射光とは異なる波長の光を放射する。
複数の蛍光体３１は、結合材３２により一体化されている。結合材３２は、発光層１３の放射光および蛍光体３１の放射光を透過する。ここで「透過」とは、透過率が１００％であることに限らず、光の一部を吸収する場合も含む。
半導体層１５は、第１の半導体層１１と、第２の半導体層１２と、発光層１３とを有する。発光層１３は、第１の半導体層１１と、第２の半導体層１２との間に設けられている。第１の半導体層１１および第２の半導体層１２は、例えば、窒化ガリウムを含む。
第１の半導体層１１は、例えば、下地バッファ層、ｎ型ＧａＮ層を含む。第２の半導体層１２は、例えば、ｐ型ＧａＮ層を含む。発光層１３は、青、紫、青紫、紫外光などを発光する材料を含む。発光層１３の発光ピーク波長は、例えば、４３０〜４７０ｎｍである。
半導体層１５の第２の側は、凹凸形状に加工される。その凸部は、発光層１３を含む部分１５ｅであり、凹部は、発光層１３を含まない部分１５ｆである。発光層１３を含む部分１５ｅの表面は第２の半導体層１２の表面であり、第２の半導体層１２の表面にｐ側電極１６が設けられている。発光層１３を含まない部分１５ｆの表面は第１の半導体層１１の表面であり、第１の半導体層１１の表面にｎ側電極１７が設けられている。
半導体層１５の第２の面において、発光層１３を含む部分１５ｅの面積は、発光層１３を含まない部分１５ｆの面積よりも広い。また、発光層１３を含む部分１５ｅの表面に設けられたｐ側電極１６の面積は、発光層１３を含まない部分１５ｆの表面に設けられたｎ側電極１７の面積よりも広い。これにより、広い発光面が得られ、光出力を高くできる。
図２（ａ）に示すように、ｎ側電極１７は例えば４本の直線部を有し、そのうちの１本の直線部には、その直線部の幅方向に突出したコンタクト部１７ｃが設けられている。そのコンタクト部１７ｃの表面には、図１に示すようにｎ側配線層２２のビア２２ａが接続される。
半導体層１５の第２の側、ｐ側電極１６およびｎ側電極１７は、図１に示すように、絶縁膜（第１の絶縁膜）１８で覆われている。絶縁膜１８は、例えば、シリコン酸化膜などの無機絶縁膜である。絶縁膜１８は、発光層１３の側面及び第２の半導体層１２の側面にも設けられ、それら側面を覆っている。
また、絶縁膜１８は、半導体層１５における第１の側１５ａから続く側面（第１の半導体層１１の側面）１５ｃにも設けられ、その側面１５ｃを覆っている。
さらに、絶縁膜１８は、半導体層１５の側面１５ｃの周囲のチップ外周部にも設けられている。チップ外周部に設けられた絶縁膜１８は、第１の側１５ａで、側面１５ｃから遠ざかる方向に延在している。
第２の側の絶縁膜１８上には、第１の配線層としてのｐ側配線層２１と、第２の配線層としてのｎ側配線層２２とが互いに分離して設けられている。絶縁膜１８には、図９（ｂ）に示すように、ｐ側電極１６に通じる複数の第１の開口１８ａと、ｎ側電極１７のコンタクト部１７ｃに通じる第２の開口１８ｂが形成される。なお、第１の開口１８ａは、より大きな１つの開口でも良い。
ｐ側配線層２１は、絶縁膜１８上および第１の開口１８ａの内部に設けられている。ｐ側配線層２１は、第１の開口１８ａ内に設けられたビア２１ａを介してｐ側電極１６と電気的に接続されている。
ｎ側配線層２２は、絶縁膜１８上および第２の開口１８ｂの内部に設けられている。ｎ側配線層２２は、第２の開口１８ｂ内に設けられたビア２２ａを介してｎ側電極１７のコンタクト部１７ｃと電気的に接続されている。
ｐ側配線層２１及びｎ側配線層２２が、第２の側の領域の大部分を占めて絶縁膜１８上に広がっている。ｐ側配線層２１は、複数のビア２１ａを介してｐ側電極１６と接続している。
また、半導体層１５の側面１５ｃを、絶縁膜１８を介して反射膜５１が覆っている。反射膜５１は側面１５ｃに接しておらず、半導体層１５に対して電気的に接続されていない。反射膜５１は、ｐ側配線層２１及びｎ側配線層２２に対して分離している。反射膜５１は、発光層１３の放射光及び蛍光体３１の放射光に対して反射性を有する。
反射膜５１、ｐ側配線層２１およびｎ側配線層２２は、図１０（ａ）に示す共通の金属膜６０上に例えばめっき法により同時に形成される銅膜を含む。
反射膜５１、ｐ側配線層２１およびｎ側配線層２２を構成する例えば銅膜は、絶縁膜１８上に形成された金属膜６０上にめっき法で形成される。反射膜５１、ｐ側配線層２１およびｎ側配線層２２のそれぞれの厚さは、金属膜６０の厚さよりも厚い。
金属膜６０は、絶縁膜１８側から順に積層された、下地金属膜６１と、密着層６２と、シード層６３とを有する。
下地金属膜６１は、発光層１３の放射光に対して高い反射性を有する例えばアルミニウム膜である。
シード層６３は、めっきで銅を析出させるための銅膜である。密着層６２は、アルミニウム及び銅の両方に対するぬれ性に優れた例えばチタン膜である。
なお、半導体層１５の側面１５ｃに隣接するチップ外周部においては、金属膜６０上にめっき膜（銅膜）を形成せずに、金属膜６０で反射膜５１を形成してもよい。反射膜５１は、少なくともアルミニウム膜６１を含むことで、発光層１３の放射光及び蛍光体３１の放射光に対して高い反射率を有する。
また、ｐ側配線層２１及びｎ側配線層２２の下にも下地金属膜（アルミニウム膜）６１が残されるので、第２の側の大部分の領域にアルミニウム膜６１が広がって形成されている。これにより、蛍光体層３０側に向かう光の量を増大できる。
ｐ側配線層２１における半導体層１５とは反対側の面には、第１の金属ピラーとしてｐ側金属ピラー２３が設けられている。ｐ側配線層２１及びｐ側金属ピラー２３は、ｐ側配線部（第１の配線部）４１を形成している。
ｎ側配線層２２における半導体層１５とは反対側の面には、第２の金属ピラーとしてｎ側金属ピラー２４が設けられている。ｎ側配線層２２及びｎ側金属ピラー２４は、ｎ側配線部（第２の配線部）４３を形成している。
ｐ側配線部４１とｎ側配線部４３との間には、第２の絶縁膜として樹脂層２５が設けられている。樹脂層２５は、ｐ側金属ピラー２３の側面とｎ側金属ピラー２４の側面に接するように、ｐ側金属ピラー２３とｎ側金属ピラー２４との間に設けられている。すなわち、ｐ側金属ピラー２３とｎ側金属ピラー２４との間に、樹脂層２５が充填されている。
また、樹脂層２５は、ｐ側配線層２１とｎ側配線層２２との間、ｐ側配線層２１と反射膜５１との間、およびｎ側配線層２２と反射膜５１との間に設けられている。
樹脂層２５は、ｐ側金属ピラー２３の周囲およびｎ側金属ピラー２４の周囲に設けられ、ｐ側金属ピラー２３の側面およびｎ側金属ピラー２４の側面を覆っている。
また、樹脂層２５は、半導体層１５の側面１５ｃに隣接するチップ外周部にも設けられ、反射膜５１を覆っている。
ｐ側金属ピラー２３におけるｐ側配線層２１とは反対側の端部（面）は、樹脂層２５から露出し、実装基板等の外部回路と接続可能なｐ側外部端子２３ａとして機能する。ｎ側金属ピラー２４におけるｎ側配線層２２とは反対側の端部（面）は、樹脂層２５から露出し、実装基板等の外部回路と接続可能なｎ側外部端子２４ａとして機能する。ｐ側外部端子２３ａ及びｎ側外部端子２４ａは、例えば、はんだ、または導電性の接合材を介して、実装基板のランドパターンに接合される。
図２（ｂ）に示すように、ｐ側外部端子２３ａ及びｎ側外部端子２４ａは、樹脂層２５の同じ面内で離間して並んで形成されている。ｐ側外部端子２３ａは例えば矩形状に形成され、ｎ側外部端子２４ａは、ｐ側外部端子２３ａの矩形と同じサイズの矩形における２つの角を切り欠いた形状に形成されている。これにより、外部端子の極性を判別できる。もちろん、ｎ側外部端子２４ａを矩形状にし、ｐ側外部端子２３ａを矩形の角を切り欠いた形状にしてもよい。
ｐ側外部端子２３ａとｎ側外部端子２４ａとの間隔は、絶縁膜１８上におけるｐ側配線層２１とｎ側配線層２２との間隔よりも広い。ｐ側外部端子２３ａとｎ側外部端子２４ａとの間隔は、実装時のはんだの広がりよりも大きくする。これにより、はんだを通じた、ｐ側外部端子２３ａとｎ側外部端子２４ａとの間の短絡を防ぐことができる。
これに対し、ｐ側配線層２１とｎ側配線層２２との間隔は、プロセス上の限界まで狭くすることができる。このため、ｐ側配線層２１の面積、およびｐ側配線層２１とｐ側金属ピラー２３との接触面積の拡大を図れる。これにより、発光層１３の熱の放散を促進できる。
また、複数のビア２１ａを通じてｐ側配線層２１がｐ側電極１６と接する面積は、ビア２２ａを通じてｎ側配線層２２がｎ側電極１７と接する面積よりも広い。これにより、発光層１３に流れる電流の分布を均一化できる。
絶縁膜１８上で広がるｎ側配線層２２の面積は、ｎ側電極１７の面積よりも広くできる。そして、ｎ側配線層２２の上に設けられるｎ側金属ピラー２４の面積（ｎ側外部端子２４ａの面積）をｎ側電極１７よりも広くできる。これにより、信頼性の高い実装に十分なｎ側外部端子２４ａの面積を確保しつつ、ｎ側電極１７の面積を小さくすることが可能となる。すなわち、半導体層１５における発光層１３を含まない部分（非発光領域）１５ｆの面積を縮小し、発光層１３を含む部分（発光領域）１５ｅの面積を広げて光出力を向上させることが可能となる。
第１の半導体層１１は、ｎ側電極１７及びｎ側配線層２２を介してｎ側金属ピラー２４と電気的に接続されている。第２の半導体層１２は、ｐ側電極１６及びｐ側配線層２１を介してｐ側金属ピラー２３と電気的に接続されている。
ｐ側金属ピラー２３の厚さ（ｐ側配線層２１とｐ側外部端子２３ａとを結ぶ方向の厚さ）は、ｐ側配線層２１の厚さよりも厚い。ｎ側金属ピラー２４の厚さ（ｎ側配線層２２とｎ側外部端子２４ａとを結ぶ方向の厚さ）は、ｎ側配線層２２の厚さよりも厚い。ｐ側金属ピラー２３、ｎ側金属ピラー２４および樹脂層２５のそれぞれの厚さは、半導体層１５よりも厚い。
金属ピラー２３、２４のアスペクト比（平面サイズに対する厚みの比）は、１以上であっても良いし、１より小さくても良い。すなわち、金属ピラー２３、２４は、その平面サイズより厚くても良いし、薄くても良い。
ｐ側配線層２１、ｎ側配線層２２、ｐ側金属ピラー２３、ｎ側金属ピラー２４および樹脂層２５を含む支持体１００の厚さは、半導体層１５、ｐ側電極１６およびｎ側電極１７を含む発光素子（ＬＥＤチップ）の厚さよりも厚い。
半導体層１５は、後述するように基板上にエピタキシャル成長法により形成される。その基板は、支持体１００を形成した後に除去され、半導体層１５は第１の側１５ａに基板を含まない。半導体層１５は、剛直な板状の基板にではなく、金属ピラー２３、２４と樹脂層２５との複合体からなる支持体１００によって支持されている。
ｐ側配線部４１及びｎ側配線部４３の材料として、例えば、銅、金、ニッケル、銀などを用いることができる。これらのうち、銅を用いると、良好な熱伝導性、高いマイグレーション耐性および絶縁材料に対する密着性を向上させることができる。
樹脂層２５は、ｐ側金属ピラー２３およびｎ側金属ピラー２４を補強する。樹脂層２５は、実装基板と熱膨張率が同じもしくは近いものを用いるのが望ましい。そのような樹脂層２５として、例えば、エポキシ樹脂を主に含む樹脂、シリコーン樹脂を主に含む樹脂、フッ素樹脂を主に含む樹脂を挙げることができる。
また、樹脂層２５におけるベースとなる樹脂に遮光材（光吸収剤、光反射剤、光散乱剤など）が含まれ、樹脂層２５は発光層１３の発光光に対して遮光性を有する。これにより、支持体１００の側面及び実装面側からの光漏れを抑制することができる。
半導体発光装置の実装時の熱サイクルにより、ｐ側外部端子２３ａおよびｎ側外部端子２４ａを実装基板のランドに接合させるはんだ等に起因する応力が半導体層１５に加わる。ｐ側金属ピラー２３、ｎ側金属ピラー２４および樹脂層２５は、その応力を吸収し緩和する。特に、半導体層１５よりも柔軟な樹脂層２５を支持体１００の一部として用いることで、応力緩和効果を高めることができる。
反射膜５１は、ｐ側配線部４１及びｎ側配線部４３に対して分離している。このため、実装時にｐ側金属ピラー２３及びｎ側金属ピラー２４に加わる応力は、反射膜５１には伝達されない。したがって、反射膜５１の剥離を抑制することができる。また、半導体層１５の側面１５ｃ側に加わる応力を抑制することができる。
後述するように、半導体層１５の形成に用いた基板は、半導体層１５から除去される。これにより、半導体発光装置は低背化される。また、基板の除去により、半導体層１５の第１の側１５ａに微小凹凸を形成することができ、光取り出し効率の向上を図れる。
例えば、第１の側１５ａに対して、アルカリ系溶液を使ったウェットエッチングを行い微小凹凸を形成する。これにより、第１の側１５ａでの全反射成分を減らして、光取り出し効率を向上できる。
基板が除去された後、第１の側１５ａ上に絶縁膜１９を介して蛍光体層３０が形成される。絶縁膜１９は、半導体層１５と蛍光体層３０との密着性を高める密着層として機能し、例えば、シリコン酸化膜、シリコン窒化膜である。
蛍光体層３０は、結合材３２中に複数の粒子状の蛍光体３１が分散された構造を有する。結合材３２には、例えば、シリコーン樹脂を用いることができる。
蛍光体層３０は、半導体層１５の側面１５ｃの周囲のチップ外周部上にも形成される。したがって、蛍光体層３０の平面サイズは半導体層１５の平面サイズよりも大きい。チップ外周部においては、絶縁膜（例えばシリコン酸化膜）１８上に蛍光体層３０が設けられている。
蛍光体層３０は、半導体層１５の第１の側１５ａ、および半導体層１５の側面１５ｃに隣接する領域上に限定され、半導体層１５の第２の側、金属ピラー２３、２４の周囲、および支持体１００の側面にまわりこんで形成されていない。蛍光体層３０の側面と、支持体１００の側面（樹脂層２５の側面）とが揃っている。
すなわち、実施形態の半導体発光装置は、チップサイズパッケージ構造の非常に小型の半導体発光装置である。このため、例えば照明用灯具などへの適用に際して、灯具デザインの自由度が高まる。
また、光を外部に取り出さない実装面側には蛍光体層３０が無駄に形成されず、コスト低減が図れる。また、第１の側１５ａに基板がなくても、第２の側に広がるｐ側配線層２１及びｎ側配線層２２を介して発光層１３の熱を実装基板側に放散させることができ、小型でありながらも放熱性に優れている。
一般的なフリップチップ実装では、ＬＥＤチップを実装基板にバンプなどを介して実装した後に、チップ全体を覆うように蛍光体層が形成される。あるいは、バンプ間に樹脂がアンダーフィルされる。
これに対して実施形態によれば、実装前の状態で、ｐ側金属ピラー２３の周囲及びｎ側金属ピラー２４の周囲には、蛍光体層３０と異なる樹脂層２５が設けられ、実装面側に応力緩和に適した特性を与えることができる。また、実装面側にすでに樹脂層２５が設けられているため、実装後のアンダーフィルが不要となる。
第１の側１５ａには、光取り出し効率、色変換効率、配光特性などを優先した設計の層が設けられ、実装面側には、実装時の応力緩和や、基板に代わる支持体としての特性を優先した層が設けられる。例えば、樹脂層２５は、ベースとなる樹脂にシリカ粒子などのフィラーが高密度充填された構造を有し、支持体として適切な硬さに調整されている。
発光層１３から第１の側１５ａに放射された光は蛍光体層３０に入射し、一部の光は蛍光体３１を励起し、発光層１３の光と、蛍光体３１の光との混合光として例えば白色光が得られる。
ここで、第１の側１５ａ上に基板があると、蛍光体層３０に入射せずに、基板の側面から外部に漏れる光が生じる。すなわち、基板の側面から発光層１３の光の色みの強い光が漏れ、蛍光体層３０を上面から見た場合に、外縁側に青色光のリングが見える現象など、色割れや色ムラの原因になり得る。
これに対して、実施形態によれば、第１の側１５ａと蛍光体層３０との間には基板がないため、基板側面から発光層１３の光の色みが強い光が漏れることによる色割れや色ムラを防ぐことができる。
さらに、実施形態によれば、半導体層１５の側面１５ｃに、絶縁膜１８を介して反射膜５１が設けられている。発光層１３から半導体層１５の側面１５ｃに向かった光は、反射膜５１で反射し、外部に漏れない。このため、基板が第１の側１５ａにない特徴とあいまって、半導体発光装置の側面側からの光漏れによる色割れや色ムラを防ぐことができる。
反射膜５１が設けられた半導体層１５の側面１５ｃは、第１の側１５ａ（の平坦部）に対して傾斜している。また、側面１５ｃは第２の側１５ｂに対して傾斜している。したがって、側面に設けられた反射面が第１の側１５ａ及び第２の側１５ｂに対して傾斜している。側面１５ｃの延長線は、蛍光体層３０と絶縁膜１８との界面に対して鈍角を形成して傾斜している。
反射膜５１と、半導体層１５の側面１５ｃとの間に設けられた絶縁膜１８は、反射膜５１に含まれる金属の半導体層１５への拡散を防止する。これにより、半導体層１５の例えばＧａＮの金属汚染を防ぐことができ、半導体層１５の劣化を防ぐことができる。
また、反射膜５１と蛍光体層３０との間、および樹脂層２５と蛍光体層３０との間に設けられた絶縁膜１８は、反射膜５１と蛍光体層３０との密着性、および樹脂層２５と蛍光体層３０との密着性を高める。
絶縁膜１８は、例えばシリコン酸化膜、シリコン窒化膜などの無機絶縁膜である。すなわち、半導体層１５の第１の側１５ａ、第２の側、第１の半導体層１１の側面１５ｃ、第２の半導体層１２の側面、発光層１３の側面は、無機絶縁膜で覆われている。無機絶縁膜は半導体層１５を囲み、金属や水分などから半導体層１５をブロックする。
図３（ａ）は、実施形態の半導体発光装置の第１の側１５ａ付近の模式断面図を表す。なお、図３（ａ）においては、図１に示す第１の側１５ａと蛍光体層３０との間の絶縁膜（密着膜）１９の図示は省略している。
実施形態によれば、半導体層１５における電極形成面の反対側である第１の側１５ａは外部への光の取り出し面であり、その第１の側１５ａは光取り出し効率を高めるために粗面化されている。すなわち、第１の側１５ａに、複数の凸部７１と複数の凹部７２とを含む凹凸が形成されている。
ここで、図３（ｂ）は、参照例の半導体発光装置における第１の側１５ａ付近の模式断面図を表す。
図３（ｂ）に示す参照例では、粗面化された第１の側１５ａの凸部７１の頂部が、チップ外周部の絶縁膜１８と蛍光体層３０との界面よりも蛍光体層３０の上面側に突出している。この構造では、図３（ｂ）において矢印で模式的に表すように、チップ端部（蛍光体層３０の側面）に向かう光成分が生じやすく、上方（蛍光体層３０の上面）に向かう光成分が少なくなり、上方（蛍光体層３０上面）からの光の取り出し量が低下する。
これに対して、実施形態によれば、図３（ａ）に示すように、凸部７１の頂部が、チップ外周部の蛍光体層３０における樹脂層２５側の端（図１、３（ａ）における下端）よりも、半導体層１５の第２の側に位置する。粗面化された第１の側１５ａに形成されたすべての凸部７１の頂部が、蛍光体層３０と絶縁膜１８との界面よりも、半導体層１５の第２の側に位置する。凸部７１の頂部は、チップ外周部の蛍光体層３０と絶縁膜１８との界面に対して、１μｍ以上第２の側に位置する。粗面の凸部７１は、チップ外周部の蛍光体層３０と絶縁膜１８との界面よりも蛍光体層３０の上面側に突出していない。
このため、実施形態によれば、図３（ａ）において矢印で模式的に表すように、チップ端部に向かう光をチップ側面の反射膜５１で反射させて、上方（蛍光体層３０の上面側）に向かう光成分を参照例よりも増大させることができる。これにより、蛍光体層３０の上面から外部に放射される光の輝度が向上する。
また、実施形態によれば、前述したように反射膜５１が設けられた半導体層１５の側面１５ｃが傾斜しているため、側面１５ｃが第１の側１５ａおよび第２の側に対して垂直な場合よりも、チップ端部に向かった光を上方へと反射させやすい。
図４（ａ）は実施形態の半導体発光装置１の配光特性を示し、図４（ｂ）は参照例の半導体発光装置２００の配光特性を示す。
図４（ａ）に示す実施形態によれば、図４（ｂ）に示す参照例よりも、光の指向性を高くできる。すなわち、実施形態によれば、第１の側１５ａから横方向あるいは斜め方向に放射された光の損失を抑えつつ、高輝度で指向性の高い光取り出しを実現できる。
なお、実施形態の構造において、側面に反射膜５１を設けない構造においては、チップ端部に向かった光は樹脂層２５で吸収される。したがって、チップ端部から蛍光体層３０を経由しない光（例えば青みの強い光）が漏れることによる色ムラを抑制できる。
次に、図７（ａ）〜図１３（ｂ）を参照して、半導体発光装置の製造方法について説明する。
図７（ａ）に示すように、例えば、ＭＯＣＶＤ（metal organic chemical vapor deposition）法により、基板１０の主面側に、第１の半導体層１１、発光層１３および第２の半導体層１２が順にエピタキシャル成長される。
半導体層１５において、基板１０側が第１の側１５ａであり、基板１０の反対側が第２の側１５ｂである。
基板１０は、例えばシリコン基板である。または、基板１０はサファイア基板であってもよい。半導体層１５は、例えば、窒化ガリウム（ＧａＮ）を含む窒化物半導体層である。
第１の半導体層１１は、例えば、基板１０の主面側に設けられたバッファ層と、バッファ層上に設けられたｎ型ＧａＮ層とを有する。第２の半導体層１２は、例えば、発光層１３の上に設けられたｐ型ＡｌＧａＮ層と、その上に設けられたｐ型ＧａＮ層とを有する。発光層１３は、例えば、ＭＱＷ（Multiple Quantum well）構造を有する。
図７（ｂ）は、第２の半導体層１２および発光層１３を選択的に除去した状態を表している。例えば、ＲＩＥ（Reactive Ion Etching）法により、第２の半導体層１２及び発光層１３を選択的にエッチングし、第１の半導体層１１を露出させる。
次に、図８（ａ）に示すように、第１の半導体層１１を選択的に除去し、溝９０を形成する。基板１０の主面側で、溝９０によって半導体層１５は複数に分離される。溝９０は、ウェーハ状の基板１０上に例えば格子状パターンで形成される。
溝９０は、半導体層１５を貫通し、基板１０に達する。このとき、エッチング時間などのエッチング条件の制御により、基板１０の主面も少しエッチングし、溝９０の底面を、基板１０と半導体層１５との界面よりも下方に後退させる。なお、溝９０は、ｐ側電極１６およびｎ側電極１７を形成した後に形成してもよい。
次に、図８（ｂ）に示すように、第２の半導体層１２の表面にｐ側電極１６が形成される。また、第２の半導体層１２及び発光層１３が選択的に除去された領域の第１の半導体層１１の表面に、ｎ側電極１７が形成される。
発光層１３が積層された領域に形成されるｐ側電極１６は、発光層１３の放射光を反射する反射膜を含む。例えば、ｐ側電極１６は、銀、銀合金、アルミニウム、アルミニウム合金等を含む。また、反射膜の硫化、酸化防止のため、ｐ側電極１６は、金属保護膜（バリアメタル）を含む。
次に、図９（ａ）に表すように、基板１０の上に設けられた積層体を覆うように絶縁膜１８を形成する。絶縁膜１８は、半導体層１５の第２の側、ｐ側電極１６及びｎ側電極１７を覆う。また、絶縁膜１８は、半導体層１５の第１の側１５ａに続く側面１５ｃを覆う。さらに、絶縁膜１８は、溝９０の底面の基板１０の表面にも形成される。
絶縁膜１８は、例えば、ＣＶＤ（Chemical Vapor Deposition）法により形成されるシリコン酸化膜またはシリコン窒化膜である。絶縁膜１８には、例えば、レジストマスクを用いたウェットエッチングにより、図９（ｂ）に示すように第１の開口１８ａと第２の開口１８ｂが形成される。第１の開口１８ａはｐ側電極１６に達し、第２の開口１８ｂはｎ側電極１７のコンタクト部１７ｃに達する。
次に、図９（ｂ）に示すように、絶縁膜１８の表面、第１の開口１８ａの内壁（側壁および底面）、および第２の開口１８ｂの内壁（側壁および底面）に、金属膜６０を形成する。金属膜６０は、図１０（ａ）に示すように、アルミニウム膜６１と、チタン膜６２と、銅膜６３とを有する。金属膜６０は、例えば、スパッタ法により形成される。
次に、金属膜６０上に、図１０（ｂ）に示すレジストマスク９１を選択的に形成した後、金属膜６０の銅膜６３をシード層として用いた電解銅めっき法により、ｐ側配線層２１、ｎ側配線層２２及び金属膜５１を形成する。
ｐ側配線層２１は、第１の開口１８ａ内にも形成され、ｐ側電極１６と電気的に接続される。ｎ側配線層２２は、第２の開口１８ｂ内にも形成され、ｎ側電極１７のコンタクト部１７ｃと電気的に接続される。
次に、レジストマスク９１を、例えば溶剤もしくは酸素プラズマを使って除去した後、図１１（ａ）に示すレジストマスク９２を選択的に形成する。あるいは、レジストマスク９１を除去せずに、レジストマスク９２を形成してもよい。
レジストマスク９２を形成した後、ｐ側配線層２１及びｎ側配線層２２をシード層として用いた電解銅めっき法により、ｐ側金属ピラー２３及びｎ側金属ピラー２４を形成する。
ｐ側金属ピラー２３は、ｐ側配線層２１上に形成される。ｐ側配線層２１とｐ側金属ピラー２３とは同じ銅材料で一体化される。ｎ側金属ピラー２４は、ｎ側配線層２２上に形成される。ｎ側配線層２２とｎ側金属ピラー２４とは同じ銅材料で一体化される。
レジストマスク９２は、例えば溶剤もしくは酸素プラズマを使って除去される。この時点で、ｐ側配線層２１とｎ側配線層２２は金属膜６０を介してつながっている。また、ｐ側配線層２１と反射膜５１も金属膜６０を介してつながり、ｎ側配線層２２と反射膜５１も金属膜６０を介してつながっている。
そこで、ｐ側配線層２１とｎ側配線層２２との間の金属膜６０、ｐ側配線層２１と反射膜５１との間の金属膜６０、およびｎ側配線層２２と反射膜５１との間の金属膜６０をエッチングにより除去する。
これにより、金属膜６０を介した、ｐ側配線層２１とｎ側配線層２２との電気的接続、ｐ側配線層２１と反射膜５１との電気的接続、およびｎ側配線層２２と反射膜５１との電気的接続が分断される（図１１（ｂ））。
次に、図１１（ｂ）に示す構造体の上に、図１２（ａ）に示す樹脂層２５を形成する。樹脂層２５は、ｐ側配線部４１及びｎ側配線部４３を覆う。また、樹脂層２５は、反射膜５１を覆う。
樹脂層２５は、ｐ側配線部４１及びｎ側配線部４３とともに支持体１００を構成する。その支持体１００に半導体層１５が支持された状態で、基板１０が除去される。
例えば、シリコン基板である基板１０が、ＲＩＥなどのドライエッチングにより除去される。あるいは、ウェットエッチングによりシリコン基板１０を除去してもよい。あるいは、基板１０がサファイア基板の場合には、レーザーリフトオフ法により除去することができる。
基板１０上にエピタキシャル成長された半導体層１５は、大きな内部応力を含む場合がある。また、ｐ側金属ピラー２３、ｎ側金属ピラー２４および樹脂層２５は、例えばＧａＮ系材料の半導体層１５に比べて柔軟な材料である。したがって、エピタキシャル成長時の内部応力が基板１０の剥離時に一気に開放されたとしても、ｐ側金属ピラー２３、ｎ側金属ピラー２４および樹脂層２５は、その応力を吸収する。このため、基板１０を除去する過程における半導体層１５の破損を回避することができる。
基板１０の除去により、半導体層１５の第１の側１５ａが露出される。露出された第１の側１５ａには、粗面化処理（フロスト処理）が行われ、微小凹凸が形成される。例えば、ＫＯＨ（水酸化カリウム）水溶液やＴＭＡＨ（水酸化テトラメチルアンモニウム）等で、第１の側１５ａをウェットエッチングする。このエッチングでは、結晶面方位に依存したエッチング速度の違いが生じる。このため、第１の側１５ａに凹凸を形成することができる。第１の側１５ａに微小凹凸を形成することにより、発光層１３の放射光の取り出し効率を向上させることができる。
第１の側１５ａ上には、図１３（ａ）に示すように、絶縁膜１９を介して蛍光体層３０が形成される。蛍光体層３０は、例えば、印刷、ポッティング、モールド、圧縮成形などの方法により形成される。絶縁膜１９は、半導体層１５と蛍光体層３０との密着性を高める。
また、蛍光体層３０として、蛍光体を結合材を介して焼結させた焼結蛍光体を、絶縁膜１９を介して蛍光体層３０に接着してもよい。
また、蛍光体層３０は、半導体層１５の側面１５ｃの周囲の領域の上にも形成される。半導体層１５の側面１５ｃの周囲の領域にも樹脂層２５が設けられている。その樹脂層２５の上に、絶縁膜１８を介して、蛍光体層３０が形成される。
蛍光体層３０を形成した後、樹脂層２５の表面（図１３（ａ）における下面）が研削され、図１３（ｂ）に示すように、ｐ側金属ピラー２３及びｎ側金属ピラー２４が樹脂層２５から露出される。ｐ側金属ピラー２３の露出面はｐ側外部端子２３ａとなり、ｎ側金属ピラー２４の露出面はｎ側外部端子２４ａとなる。
次に、複数の半導体層１５を分離した前述の溝９０が形成された領域で、図１３（ｂ）に示す構造体を切断する。すなわち、蛍光体層３０、絶縁膜１８、および樹脂層２５が切断される。半導体層１５は、ダイシング領域に存在しないためダイシングによるダメージを受けない。
個片化される前の前述した各工程は、多数の半導体層１５を含むウェーハ状態で行われる。ウェーハは、少なくとも１つの半導体層１５を含む半導体発光装置として個片化される。なお、半導体発光装置は、ひとつの半導体層１５を含むシングルチップ構造でも良いし、複数の半導体層１５を含むマルチチップ構造であっても良い。
個片化される前の前述した各工程は、ウェーハ状態で一括して行われるため、個片化された個々のデバイスごとに、配線層の形成、ピラーの形成、樹脂層によるパッケージング、および蛍光体層の形成を行う必要がなく、大幅なコストの低減が可能になる。
ウェーハ状態で、支持体１００および蛍光体層３０を形成した後に、それらが切断されるため、蛍光体層３０の側面と、支持体１００の側面（樹脂層２５の側面）とは揃い、それら側面が個片化された半導体発光装置の側面を形成する。したがって、基板１０がないこともあいまって、チップサイズパッケージ構造の小型の半導体発光装置を提供することができる。
実施形態によれば、図３（ａ）に示すように、第１の側１５ａは粗面化され、第１の側１５ａに複数の凸部７１と複数の凹部７２とを含む凹凸が形成されている。そして、実施形態によれば、エッチング条件を適切に設定および制御することで、高さの異なる凸部を混在させ、平坦部の少ない粗面を実現できる。
平坦部が多いと第１の側１５ａでの反射成分が増えてしまう。第１の側１５ａで反射して半導体層１５内部に戻った光は半導体層１５内部で反射を繰り返して減衰し、結果として外部への光取り出し効率が低下する。そのため、第１の側１５ａに凹凸を密に形成することが求められるが、サイズの揃った均一な凸部だけだと、そのサイズによっては第１の側１５ａに平坦部が多く残ってしまう。例えば、高さが高く傾斜面が長い凸部だけでは、隣接凸部間に隙間ができやすく、平坦部の面積が多くなりやすい。
これに対して、実施形態によれば、複数の凸部７１は、第１の凸部７１ａと、第１の凸部７１ａよりも高さが低い第２の凸部７１ｂとを有する。相対的に高さが高い第１の凸部７１ａの間の領域を、相対的に高さが低い第２の凸部７１ｂが埋めている。このため、第１の側１５ａにおける凸部の密集度が上がり、相対的に平坦部の面積が減り、光取り出し効率を上げることができる。また、凹凸の密集度が高くなることで第１の側１５ａの表面積が増え、光り取り出し量が増える。
図５は、実施形態の半導体発光装置における第１の側１５ａのレーザー顕微鏡画像である。
図６は、実施形態の半導体発光装置における第１の側１５ａ付近の断面の電子顕微鏡画像である。
図５、６は、濃度５．０％、温度６０℃のＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）水溶液で２０分間処理したＧａＮ表面（断面）を表す。
図５において相対的に黒く見える部分が平坦部である。図５では、凹凸の密集度が９７．８１％であった。すなわち、平坦部の面積比率が、１００−９７．８１＝２．１９％である。
高い光取り出し効率の実現には、平坦部の面積比率は、２０％以下が望ましい。また、図６において相対的に高さが高い第１の凸部の高さｈ１は０．８μｍ以上が望ましく、さらに、第１の凸部の高さｈ１は、第１の凸部よりも高さが低い第２の凸部の高さｈ２の２倍以上が望ましい。
ここで、凸部の高さとは、断面視において凸部が有する２つの斜辺のうち長さの長い斜辺を持つ二等辺三角形または正三角形に凸部を近似したときの、その三角形の高さを表す。
図１４は、他の実施形態の半導体発光装置における第１の側１５ａ付近の模式断面図を表す。
図１４の構造によれば、半導体層１５の第１の側１５ａが全体として湾曲している。具体的には、第１の側１５ａにおけるチップ外周部側よりも中心部側の領域が第２の側にクレーター状にくぼむように、第１の側１５ａが湾曲している。
図１４の構造においても第１の側１５ａに凹凸を形成することで表面積が増大し、光取り出し効率を向上させることができる。しかし、凹凸の形状（高さや角度など）で表面積を増加させるには限界がある。
そこで、粗面化された第１の側１５ａを湾曲させることで、平面状にする場合よりも表面積が増加し、その結果光取り出し効率が向上する。
例えば、樹脂層２５の応力を適切に制御することで、第１の側１５ａを湾曲させることができる。樹脂層２５の応力は、樹脂材料、フィラー含有量、硬化条件などにより制御することができる。
また、図１４に示す実施形態においても、粗面化された第１の側１５ａに形成されたすべての凸部の頂部が、蛍光体層３０と絶縁膜１８との界面よりも、半導体層１５の第２の側に位置する。このため、チップ端部に向かう光をチップ側面の反射膜５１で反射させて、上方（蛍光体層３０の上面側）に向かう光成分を参照例よりも増大させることができる。これにより、蛍光体層３０の上面から外部に放射される光の輝度が向上する。
さらに、複数の凸部は、第１の凸部と、第１の凸部よりも高さが低い第２の凸部とを有する。相対的に高さが高い第１の凸部の間の領域を、相対的に高さが低い第２の凸部が埋めている。このため、第１の面１５ａにおける凸部の密集度が上がり、相対的に平坦部の面積が減り、光取り出し効率を上げることができる。また、凹凸の密集度が高くなることで第１の側１５ａの表面積が増え、光り取り出し量が増える。
前述した実施形態において、半導体層１５の第１の側１５ａに設けられる光学層としては、蛍光体層に限らず、散乱層であってもよい。散乱層は、発光層１３の放射光を散乱させる複数の粒子状の散乱材（例えばチタン化合物）と、複数の散乱材を一体化し発光層１３の放射光を透過させる結合材（例えば樹脂層）とを含む。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１３…発光層、１５…半導体層、１５ａ…第１の側、１５ｃ…側面、３１…ｐ側配線層、２２…ｎ側配線層、２３…ｐ側金属ピラー、２４…ｎ側金属ピラー、２５…樹脂層、３０…蛍光体層、７１…凸部、７１ａ…第１の凸部、７１ｂ…第２の凸部、７２…凹部

Claims (13)

  1. 第１の側と、前記第１の側の反対側の第２の側とを持ち、発光層を有する半導体層と、
    前記第２の側において前記半導体層に設けられた第１の電極と、
    前記第２の側において前記半導体層に設けられた第２の電極と、
    前記第２の側に設けられた第１の絶縁膜と、
    前記第１の絶縁膜上に設けられるとともに、前記第１の電極に接続された第１の配線部と、
    前記第１の絶縁膜上に設けられるとともに、前記第２の電極に接続された第２の配線部と、
    前記第１の配線部と前記第２の配線部との間、および前記半導体層の側面に隣接するチップ外周部に設けられた第２の絶縁膜と、
    前記第１の側、および前記チップ外周部の前記第２の絶縁膜上に設けられ、前記発光層の放射光に対して透過性を有する光学層と、
    を備え、
    前記第１の側には複数の凸部と複数の凹部とが設けられ、前記凸部の頂部は、前記チップ外周部の前記光学層における前記第２の絶縁膜側の端よりも、前記第２の側に位置する半導体発光装置。
  2. 前記凸部の前記頂部は、前記光学層の前記第２の絶縁膜側の端に対して１μｍ以上前記第２の側に位置する請求項１記載の半導体発光装置。
  3. 前記第１の側には複数の凸部と複数の凹部とが設けられ、前記複数の凸部は、第１の凸部と、前記第１の凸部よりも高さが低い第２の凸部とを有する請求項１または２に記載の半導体発光装置。
  4. 前記第１の側におけるチップ外周部側よりも中心部側の領域が前記第２の側にくぼむように前記第１の側が湾曲している請求項１〜３のいずれか１つに記載の半導体発光装置。
  5. 第１の側と、前記第１の側の反対側の第２の側とを持ち、発光層を有する半導体層と、
    前記第２の側において前記半導体層に設けられた第１の電極と、
    前記第２の側において前記半導体層に設けられた第２の電極と、
    前記第２の側に設けられた第１の絶縁膜と、
    前記第１の絶縁膜上に設けられるとともに、前記第１の電極に接続された第１の配線部と、
    前記第１の絶縁膜上に設けられるとともに、前記第２の電極に接続された第２の配線部と、
    前記第１の配線部と前記第２の配線部との間に設けられた第２の絶縁膜と、
    前記第１の側に設けられ、前記発光層の放射光に対して透過性を有する光学層と、
    を備え、
    前記第１の側には複数の凸部と複数の凹部とが設けられ、前記複数の凸部は、第１の凸部と、前記第１の凸部よりも高さが低い第２の凸部とを有する半導体発光装置。
  6. 前記第１の凸部の高さは前記第２の凸部の高さの２倍以上である請求項５記載の半導体発光装置。
  7. 第１の側と、前記第１の側の反対側の第２の側とを持ち、発光層を有する半導体層と、
    前記第２の側において前記半導体層に設けられた第１の電極と、
    前記第２の側において前記半導体層に設けられた第２の電極と、
    前記第２の側に設けられた第１の絶縁膜と、
    前記第１の絶縁膜上に設けられるとともに、前記第１の電極に接続された第１の配線部と、
    前記第１の絶縁膜上に設けられるとともに、前記第２の電極に接続された第２の配線部と、
    前記第１の配線部と前記第２の配線部との間に設けられた第２の絶縁膜と、
    前記第１の側に設けられ、前記発光層の放射光に対して透過性を有する光学層と、
    を備え、
    前記第１の側におけるチップ外周部側よりも中心部側の領域が前記第２の側にくぼむように前記第１の側が湾曲している半導体発光装置。
  8. 前記第１の側は粗面化されている請求項７記載の半導体発光装置。
  9. 前記第１の絶縁膜は、前記半導体層における前記第１の側に続く側面にも設けられている請求項１〜８のいずれか１つに記載の半導体発光装置。
  10. 前記半導体層の前記側面に、前記第１の絶縁膜を介して反射膜が設けられている請求項９記載の半導体発光装置。
  11. 前記半導体層の前記側面は、前記第１の側及び前記第２の側に対して傾斜している請求項９または１０に記載の半導体発光装置。
  12. 前記第１の配線部は、前記第１の絶縁膜上に設けられた第１の配線層と、前記第１の配線層上に設けられ、前記第１の配線層よりも厚い第１の金属ピラーとを有し、
    前記第２の配線部は、前記第１の絶縁膜上に設けられた第２の配線層と、前記第２の配線層上に設けられ、前記第２の配線層よりも厚い第２の金属ピラーとを有する請求項１〜１１のいずれか１つに記載の半導体発光装置。
  13. 前記光学層は、
    前記発光層の放射光により励起され前記発光層の放射光とは異なる波長の光を放射する複数の蛍光体と、
    前記複数の蛍光体を一体化し、前記発光層の放射光及び前記蛍光体の放射光を透過させる結合材と、
    を含む蛍光体層である請求項１〜１２のいずれか１つに記載の半導体発光装置。
JP2014065821A 2014-03-27 2014-03-27 半導体発光装置 Active JP6106120B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014065821A JP6106120B2 (ja) 2014-03-27 2014-03-27 半導体発光装置
TW103124605A TWI550910B (zh) 2014-03-27 2014-07-17 Semiconductor light emitting device
CN201410454133.6A CN104953016A (zh) 2014-03-27 2014-09-05 半导体发光装置
US14/481,262 US9224919B2 (en) 2014-03-27 2014-09-09 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014065821A JP6106120B2 (ja) 2014-03-27 2014-03-27 半導体発光装置

Publications (2)

Publication Number Publication Date
JP2015191911A true JP2015191911A (ja) 2015-11-02
JP6106120B2 JP6106120B2 (ja) 2017-03-29

Family

ID=54167541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014065821A Active JP6106120B2 (ja) 2014-03-27 2014-03-27 半導体発光装置

Country Status (4)

Country Link
US (1) US9224919B2 (ja)
JP (1) JP6106120B2 (ja)
CN (1) CN104953016A (ja)
TW (1) TWI550910B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016004959A (ja) * 2014-06-19 2016-01-12 サンケン電気株式会社 発光装置

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899329B2 (en) 2010-11-23 2018-02-20 X-Celeprint Limited Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance
US8934259B2 (en) 2011-06-08 2015-01-13 Semprius, Inc. Substrates with transferable chiplets
US10243121B2 (en) 2011-06-24 2019-03-26 Cree, Inc. High voltage monolithic LED chip with improved reliability
CN110010750B (zh) 2014-06-18 2021-11-09 艾克斯展示公司技术有限公司 微组装led显示器
US9716082B2 (en) 2014-08-26 2017-07-25 X-Celeprint Limited Micro assembled hybrid displays and lighting elements
US9991163B2 (en) 2014-09-25 2018-06-05 X-Celeprint Limited Small-aperture-ratio display with electrical component
US9799719B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Active-matrix touchscreen
US9818725B2 (en) 2015-06-01 2017-11-14 X-Celeprint Limited Inorganic-light-emitter display with integrated black matrix
US9799261B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Self-compensating circuit for faulty display pixels
US9537069B1 (en) * 2014-09-25 2017-01-03 X-Celeprint Limited Inorganic light-emitting diode with encapsulating reflector
JP6582382B2 (ja) 2014-09-26 2019-10-02 日亜化学工業株式会社 発光装置の製造方法
US10658546B2 (en) * 2015-01-21 2020-05-19 Cree, Inc. High efficiency LEDs and methods of manufacturing
US9871345B2 (en) 2015-06-09 2018-01-16 X-Celeprint Limited Crystalline color-conversion device
US10133426B2 (en) 2015-06-18 2018-11-20 X-Celeprint Limited Display with micro-LED front light
US11061276B2 (en) 2015-06-18 2021-07-13 X Display Company Technology Limited Laser array display
US10255834B2 (en) 2015-07-23 2019-04-09 X-Celeprint Limited Parallel redundant chiplet system for controlling display pixels
US9640108B2 (en) 2015-08-25 2017-05-02 X-Celeprint Limited Bit-plane pulse width modulated digital display system
US10380930B2 (en) 2015-08-24 2019-08-13 X-Celeprint Limited Heterogeneous light emitter display system
US10230048B2 (en) 2015-09-29 2019-03-12 X-Celeprint Limited OLEDs for micro transfer printing
US10840420B2 (en) * 2015-10-30 2020-11-17 Nichia Corporation Method for manufacturing light emitting device
CN106816513B (zh) * 2015-11-30 2019-06-28 讯芯电子科技（中山）有限公司 Led芯片的封装结构及其制造方法
US10066819B2 (en) 2015-12-09 2018-09-04 X-Celeprint Limited Micro-light-emitting diode backlight system
US9930277B2 (en) 2015-12-23 2018-03-27 X-Celeprint Limited Serial row-select matrix-addressed system
US10091446B2 (en) 2015-12-23 2018-10-02 X-Celeprint Limited Active-matrix displays with common pixel control
US9786646B2 (en) 2015-12-23 2017-10-10 X-Celeprint Limited Matrix addressed device repair
US9928771B2 (en) 2015-12-24 2018-03-27 X-Celeprint Limited Distributed pulse width modulation control
US10361677B2 (en) 2016-02-18 2019-07-23 X-Celeprint Limited Transverse bulk acoustic wave filter
US10200013B2 (en) 2016-02-18 2019-02-05 X-Celeprint Limited Micro-transfer-printed acoustic wave filter device
US10109753B2 (en) 2016-02-19 2018-10-23 X-Celeprint Limited Compound micro-transfer-printed optical filter device
US10217730B2 (en) 2016-02-25 2019-02-26 X-Celeprint Limited Efficiently micro-transfer printing micro-scale devices onto large-format substrates
US10150326B2 (en) 2016-02-29 2018-12-11 X-Celeprint Limited Hybrid document with variable state
US10150325B2 (en) 2016-02-29 2018-12-11 X-Celeprint Limited Hybrid banknote with electronic indicia
US10193025B2 (en) 2016-02-29 2019-01-29 X-Celeprint Limited Inorganic LED pixel structure
US10153256B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-transfer printable electronic component
US10153257B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-printed display
US10008483B2 (en) 2016-04-05 2018-06-26 X-Celeprint Limited Micro-transfer printed LED and color filter structure
US10199546B2 (en) 2016-04-05 2019-02-05 X-Celeprint Limited Color-filter device
US10198890B2 (en) 2016-04-19 2019-02-05 X-Celeprint Limited Hybrid banknote with electronic indicia using near-field-communications
US9997102B2 (en) 2016-04-19 2018-06-12 X-Celeprint Limited Wirelessly powered display and system
US10360846B2 (en) 2016-05-10 2019-07-23 X-Celeprint Limited Distributed pulse-width modulation system with multi-bit digital storage and output device
US9997501B2 (en) 2016-06-01 2018-06-12 X-Celeprint Limited Micro-transfer-printed light-emitting diode device
US10453826B2 (en) 2016-06-03 2019-10-22 X-Celeprint Limited Voltage-balanced serial iLED pixel and display
US11137641B2 (en) 2016-06-10 2021-10-05 X Display Company Technology Limited LED structure with polarized light emission
US9980341B2 (en) 2016-09-22 2018-05-22 X-Celeprint Limited Multi-LED components
US10782002B2 (en) 2016-10-28 2020-09-22 X Display Company Technology Limited LED optical components
US10347168B2 (en) 2016-11-10 2019-07-09 X-Celeprint Limited Spatially dithered high-resolution
US10600671B2 (en) 2016-11-15 2020-03-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10395966B2 (en) 2016-11-15 2019-08-27 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
TWI739949B (zh) 2016-11-15 2021-09-21 愛爾蘭商艾克斯展示公司技術有限公司 微轉印可印刷覆晶結構及方法
US10438859B2 (en) 2016-12-19 2019-10-08 X-Celeprint Limited Transfer printed device repair
US10832609B2 (en) 2017-01-10 2020-11-10 X Display Company Technology Limited Digital-drive pulse-width-modulated output system
CN108336190B (zh) * 2017-01-20 2020-05-05 展晶科技(深圳)有限公司 覆晶发光二极管及其制造方法
JP6824501B2 (ja) * 2017-02-08 2021-02-03 ウシオ電機株式会社 半導体発光素子
US10396137B2 (en) 2017-03-10 2019-08-27 X-Celeprint Limited Testing transfer-print micro-devices on wafer
US11024608B2 (en) 2017-03-28 2021-06-01 X Display Company Technology Limited Structures and methods for electrical connection of micro-devices and substrates
US10796938B2 (en) * 2018-10-17 2020-10-06 X Display Company Technology Limited Micro-transfer printing with selective component removal
TWI673888B (zh) * 2019-02-25 2019-10-01 友達光電股份有限公司 發光元件的製作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273975A (ja) * 2006-03-10 2007-10-18 Matsushita Electric Works Ltd 発光素子
JP2010123717A (ja) * 2008-11-19 2010-06-03 Stanley Electric Co Ltd 半導体発光素子及び半導体発光素子の製造方法
JP2012204481A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体発光装置および半導体発光装置の製造方法
JP2013197309A (ja) * 2012-03-19 2013-09-30 Toshiba Corp 発光装置
JP2013201340A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 半導体発光装置及びその製造方法
JP2013211595A (ja) * 2007-12-28 2013-10-10 Nichia Chem Ind Ltd 半導体発光素子の製造方法
JP2013225640A (ja) * 2012-03-23 2013-10-31 Toshiba Corp 半導体発光装置及びその製造方法
JP2013254814A (ja) * 2012-06-06 2013-12-19 Sharp Corp 半導体デバイス製造工程及びその製造工程を経て製造された半導体デバイス
JP2014003283A (ja) * 2012-05-25 2014-01-09 Toshiba Corp 半導体発光装置および光源ユニット

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132563A (ja) * 1992-10-21 1994-05-13 Victor Co Of Japan Ltd 半導体発光素子
JP3802424B2 (ja) * 2002-01-15 2006-07-26 株式会社東芝 半導体発光素子及びその製造方法
KR100862453B1 (ko) * 2004-11-23 2008-10-08 삼성전기주식회사 ＧａＮ 계 화합물 반도체 발광소자
KR100610639B1 (ko) * 2005-07-22 2006-08-09 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
KR100816841B1 (ko) 2006-08-14 2008-03-26 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
US7977695B2 (en) * 2007-09-21 2011-07-12 Lg Innotek Co., Ltd. Semiconductor light emitting device and method for manufacturing the same
JP2012124257A (ja) * 2010-12-07 2012-06-28 Toshiba Corp 半導体発光素子及びその製造方法
JP5592904B2 (ja) * 2012-01-12 2014-09-17 株式会社東芝 半導体発光素子
KR101871374B1 (ko) * 2012-04-09 2018-06-27 엘지이노텍 주식회사 발광 램프

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273975A (ja) * 2006-03-10 2007-10-18 Matsushita Electric Works Ltd 発光素子
JP2013211595A (ja) * 2007-12-28 2013-10-10 Nichia Chem Ind Ltd 半導体発光素子の製造方法
JP2010123717A (ja) * 2008-11-19 2010-06-03 Stanley Electric Co Ltd 半導体発光素子及び半導体発光素子の製造方法
JP2012204481A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体発光装置および半導体発光装置の製造方法
JP2013197309A (ja) * 2012-03-19 2013-09-30 Toshiba Corp 発光装置
JP2013225640A (ja) * 2012-03-23 2013-10-31 Toshiba Corp 半導体発光装置及びその製造方法
JP2013201340A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 半導体発光装置及びその製造方法
JP2014003283A (ja) * 2012-05-25 2014-01-09 Toshiba Corp 半導体発光装置および光源ユニット
JP2013254814A (ja) * 2012-06-06 2013-12-19 Sharp Corp 半導体デバイス製造工程及びその製造工程を経て製造された半導体デバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016004959A (ja) * 2014-06-19 2016-01-12 サンケン電気株式会社 発光装置

Also Published As

Publication number Publication date
US9224919B2 (en) 2015-12-29
TWI550910B (zh) 2016-09-21
JP6106120B2 (ja) 2017-03-29
TW201537780A (zh) 2015-10-01
US20150280066A1 (en) 2015-10-01
CN104953016A (zh) 2015-09-30

Similar Documents

Publication Publication Date Title
JP6106120B2 (ja) 半導体発光装置
JP6045999B2 (ja) 半導体発光装置及びその製造方法
JP6545981B2 (ja) 半導体発光装置
JP6182050B2 (ja) 半導体発光装置
JP2015195332A (ja) 半導体発光装置及びその製造方法
US9755127B2 (en) Semiconductor light emitting device and method for manufacturing same
JP5819335B2 (ja) 半導体発光装置およびその製造方法
JP6185415B2 (ja) 半導体発光装置
JP2015173142A (ja) 半導体発光装置
JP2014160736A (ja) 半導体発光装置及び発光装置
JP6649726B2 (ja) 半導体発光装置およびその製造方法
JP2013232479A (ja) 半導体発光装置
JP2013225640A (ja) 半導体発光装置及びその製造方法
JP2014157989A (ja) 半導体発光装置及びその製造方法
JP2015088524A (ja) 半導体発光装置
JP2014157991A (ja) 半導体発光装置及びその製造方法
JP2016058689A (ja) 半導体発光装置
JP5837456B2 (ja) 半導体発光装置及び発光モジュール
JPWO2017154975A1 (ja) 半導体発光装置
JP2015188039A (ja) 半導体発光装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160229

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170303

R151 Written notification of patent or utility model registration

Ref document number: 6106120

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250