JP2015144258A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015144258A
JP2015144258A JP2014256896A JP2014256896A JP2015144258A JP 2015144258 A JP2015144258 A JP 2015144258A JP 2014256896 A JP2014256896 A JP 2014256896A JP 2014256896 A JP2014256896 A JP 2014256896A JP 2015144258 A JP2015144258 A JP 2015144258A
Authority
JP
Japan
Prior art keywords
film
transistor
layer
oxide
aluminum oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014256896A
Other languages
English (en)
Other versions
JP2015144258A5 (ja
JP6494995B2 (ja
Inventor
優一 佐藤
Yuichi Sato
優一 佐藤
直人 山出
Naoto Yamade
直人 山出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014256896A priority Critical patent/JP6494995B2/ja
Publication of JP2015144258A publication Critical patent/JP2015144258A/ja
Publication of JP2015144258A5 publication Critical patent/JP2015144258A5/ja
Application granted granted Critical
Publication of JP6494995B2 publication Critical patent/JP6494995B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】電気特性の安定したトランジスタを提供する。
【解決手段】基板１００と、基板上のボロンを含む第１の酸化アルミニウム膜１０２と、第１の酸化アルミニウム膜上の酸素過剰絶縁層１０３と、酸素過剰絶縁層に接触する酸化物半導体膜１２２と、酸化物半導体膜上のゲート絶縁膜１１２と、ゲート絶縁膜上のゲート電極１１４と、ゲート絶縁膜及びゲート電極を覆う層間絶縁膜１２４と、層間絶縁膜に設けられたコンタクトホール１３０を介して、酸化物半導体膜と接続された配線１１６と、配線を覆うボロンを含む第２の酸化アルミニウム膜１１７を有する。ボロンを含む酸化アルミニウム膜が酸化物半導体膜への水素の拡散を防止する。
【選択図】図１

Description

本発明は、例えば、半導体層、半導体装置、表示装置、発光装置、記憶装置、プロセッサに関する。または、半導体膜、半導体装置、表示装置、発光装置、記憶装置、プロセッサの製造方法に関する。または、半導体装置、表示装置、発光装置、記憶装置、プロセッサの駆動方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機器は、半導体装置を有する場合がある。
絶縁表面を有する基板上の半導体層を用いて、トランジスタを構成する技術が注目されている。当該トランジスタは集積回路や表示装置のような半導体装置に広く応用されている。トランジスタに適用可能な半導体層としてシリコン層が知られている。
トランジスタの半導体層に用いられるシリコン層は、用途によって非晶質シリコン層と多結晶シリコン層とが使い分けられている。例えば、大型の表示装置を構成するトランジスタに適用する場合、大面積基板への成膜技術が確立されている非晶質シリコン層を用いると好適である。一方、同一基板上に駆動回路を形成した高機能の表示装置を構成するトランジスタに適用する場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコン層を用いると好適である。多結晶シリコン層は、非晶質シリコン層に対し高温での熱処理、またはレーザ光処理を行うことで形成する方法が知られる。
また、近年は、酸化物半導体層が注目されている。酸化物半導体層は、スパッタリング法などを用いて成膜できるため、大型の表示装置を構成するトランジスタの半導体層に用いることができる。また、酸化物半導体層を用いたトランジスタは、高い電界効果移動度を有するため、同一基板上に駆動回路を形成した高機能の表示装置を実現できる。また、非晶質シリコン層を用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられるメリットもある。
ところで、酸化物半導体膜を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体膜を用いたトランジスタの低いリーク特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照。）。
特開２０１２−２５７１８７号公報
導通時の電流値が大きいトランジスタを提供することを課題の一とする。または、非導通時の電流の小さいトランジスタを提供することを課題の一とする。または、電気特性の安定したトランジスタを提供することを課題の一とする。または、当該トランジスタを有する半導体装置を提供することを課題の一とする。または、新規な半導体装置などを提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、ボロンを含む酸化アルミニウム膜と、酸化物半導体膜と、を有することを特徴とする半導体装置である。
本発明の一態様は、ボロンを含む酸化アルミニウム膜と、ボロンを含む酸化アルミニウム膜上の酸化物半導体膜と、を有することを特徴とする半導体装置である。
本発明の一態様は、酸化物半導体膜と、酸化物半導体膜上のボロンを含む酸化アルミニウム膜と、を有すること特徴とする半導体装置である。
本発明の一態様は、ボロンを含む第１の酸化アルミニウム膜と、ボロンを含む第１の酸化アルミニウム膜上の酸化物半導体膜と、酸化物半導体膜上のボロンを含む第２の酸化アルミニウム膜とを有することを特徴とする半導体装置である。
上記のいずれかの態様において、酸化物半導体膜はボロンを含む第１の酸化アルミニウム膜およびボロンを含む第２の酸化アルミニウム膜に接することを特徴とする半導体装置である。
上記のいずれかの態様において、酸化物半導体膜に接する酸素過剰絶縁層を有することを特徴とする半導体装置である。
上記のいずれかの態様において、酸化物半導体膜に接する酸素過剰絶縁層を有することを特徴とする半導体装置である。
上記のいずれかの態様において、ボロンを含む酸化アルミニウム膜は、膜厚が３０ｎｍ以上５０ｎｍ以下である領域を有することを特徴とする半導体装置である。
上記のいずれかの態様において、ボロンを含む酸化アルミニウム膜は、ボロンの最大濃度が５．０×１０２０ ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０２１ ａｔｏｍｓ／ｃｍ３以上１．０×１０２２ ａｔｏｍｓ／ｃｍ３以下であることを特徴とする半導体装置である。
上記のいずれかの態様において、ボロンを含む第１、第２の酸化アルミニウム膜のうち少なくとも一つは、膜厚が３０ｎｍ以上５０ｎｍ以下である領域を有することを特徴とする半導体装置である。
上記のいずれかの態様において、ボロンを含む第１、第２の酸化アルミニウム膜のうち少なくとも一つは、ボロンの最大濃度が５．０×１０２０ ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０２１ ａｔｏｍｓ／ｃｍ３以上１．０×１０２２ ａｔｏｍｓ／ｃｍ３以下であることを特徴とする半導体装置である。
なお、本発明の一態様に係る半導体装置において、酸化物半導体膜を他の半導体層に置き換えても構わない。
導通時の電流値が大きいトランジスタを提供することができる。または、非導通時の電流の小さいトランジスタを提供することができる。または、電気特性の安定したトランジスタを提供することができる。または、当該トランジスタを有する半導体装置を提供することができる。または、丈夫な半導体装置を提供することができる。または、新規な半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す回路図および断面図。 本発明の一態様に係る二次イオン質量分析（ＳＩＭＳ）結果。 本発明の一態様に係る二次イオン質量分析（ＳＩＭＳ）結果。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るＲＦタグのブロック図。 本発明の一態様に係るＲＦタグの使用例を示す図。 本発明の一態様に係るＣＰＵを示すブロック図。 本発明の一態様に係る記憶素子の回路図。 本発明の一態様に係る表示装置の上面図と回路図。 本発明の一態様に係る表示モジュールを説明する図。 本発明の一態様に係る電子機器を示す図。 本発明の一態様に係る二次イオン質量分析（ＳＩＭＳ）結果。 本発明の一態様に係る二次イオン質量分析（ＳＩＭＳ）結果。 本発明の一態様に係る二次イオン質量分析（ＳＩＭＳ）結果。
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
なお、図において、大きさ、膜（層）の厚さ、または領域は、明瞭化のために誇張されている場合がある。
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。
なお、半導体層の不純物とは、例えば、半導体層を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体層にＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体層が酸化物半導体層である場合、半導体層の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体層の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。
以下では、本発明の一態様に係るトランジスタの構造について説明する。
（実施の形態１）
本実施の形態では、トップゲート構造のトランジスタを構成した一つの例を説明する。
図１は、トップゲート構造のトランジスタの上面図および断面図である。ここで、図１（Ａ）は上面図であり、図１（Ｂ）は図１（Ａ）におけるＡ−Ｂ断面図である。なお、図１（Ａ）では、煩雑になることを避けるため、トランジスタの構成要素の一部（例えば、ゲート絶縁膜１１２、層間絶縁膜１２４など）を省略している。
図１に示すトランジスタは、基板１００と、基板１００上のボロンを含む第１の酸化アルミニウム膜１０２と、ボロンを含む第１の酸化アルミニウム膜１０２上の酸素過剰絶縁層１０３と、酸素過剰絶縁層１０３に接触する酸化物半導体膜１２２と、酸化物半導体膜１２２上のゲート絶縁膜１１２と、ゲート絶縁膜１１２上のゲート電極１１４と、ゲート絶縁膜１１２およびゲート電極１１４を覆う層間絶縁膜１２４と、層間絶縁膜１２４に設けられたコンタクトホール１３０を介して、酸化物半導体膜１２２と接続された配線１１６と、配線１１６を覆うボロンを含む第２の酸化アルミニウム膜１１７を有するトランジスタである。
基板１００に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。
例えば、本明細書等において、様々な基板を用いて、トランジスタを形成することが出来る。基板の種類は、特定のものに限定されることはない。その基板の一例としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。
また、基板として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。または、基板とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載するために用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。
つまり、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
基板１００上のボロンを含む第１の酸化アルミニウム膜１０２と、配線１１６を覆うボロンを含む第２の酸化アルミニウム膜１１７は酸化物半導体膜１２２への水素の拡散を防止することを一つの目的として形成する。なお、ボロンを含む第１の酸化アルミニウム膜１０２およびボロンを含む第２の酸化アルミニウム膜１１７を両方設けることが必須の構成ではなく、どちらかのボロンを含む酸化アルミニウム膜を省略することも可能である。
本実施の形態では、ボロンを含む第１の酸化アルミニウム膜１０２は酸化アルミニウムターゲットを用い、成膜ガスとして流量２５ｓｃｃｍのアルゴン（Ａｒ）ガスおよび流量２５ｓｃｃｍの酸素（Ｏ２）ガスを用いて、圧力を０．４Ｐａ、基板温度を２５０℃、ターゲットと基板の間の距離を６０ｍｍ、ＲＦ電力を２．５ｋＷ印加する条件を用いたスパッタリング法により、酸化アルミニウム膜を５０ｎｍ成膜することができる。その後に、ボロンイオンを加速電圧７ｋｅＶ、ドーズ量１×１０１６ｉｏｎｓ／ｃｍ２で酸化アルミニウム膜にイオン注入し、ボロンを含む第１の酸化アルミニウム膜１０２を形成することができる。
なお、上記の後からボロンイオンを酸化アルミニウム膜に注入する方法の他にも、ボロンイオンを注入した酸化アルミニウムターゲットを用いてスパッタリングをおこなうことにより、ボロンを含む第１の酸化アルミニウム膜１０２を形成することもできる。
ボロンを含む第１の酸化アルミニウム膜１０２上の酸素過剰絶縁層１０３は、酸素過剰絶縁層１０３に接触する酸化物半導体膜１２２に酸素を供給することを一つの目的として形成する。なお、酸素過剰絶縁層１０３を省略することも可能である。酸素過剰絶縁層１０３は酸化物絶縁層であることが好ましく、化学量論的組成よりも過剰に酸素を含有することがより好ましい。酸素過剰絶縁層を設けるには、例えば、酸素雰囲気下にて成膜するか又は、成膜後の酸化物絶縁層に酸素を導入してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。酸素原子数は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することができる。
酸化物半導体膜１２２は、Ｉｎ、Ｇａ、ＳｎおよびＺｎから選ばれた二種以上の元素を含む材料とすればよい。例えば、酸化物半導体膜１２２はＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とする。Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む酸化物半導体ターゲットを用いたスパッタ法によりＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶酸化物半導体膜が得られる。また、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて成膜することができる。さらには、Ｉｎ−Ｇａ−Ｚｎ−Ｏ酸化物層をＭＯＣＶＤ法によって成膜する場合、原料ガスとしてトリメチルインジウム、トリメチルガリウムおよびジメチル亜鉛などを用いればよい。なお、上記原料ガスの組み合わせに限定されず、トリメチルインジウムに代えてトリエチルインジウムなどを用いてもよい。また、トリメチルガリウムに代えてトリエチルガリウムなどを用いてもよい。また、ジメチル亜鉛に代えてジエチル亜鉛などを用いてもよい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶酸化物半導体膜が得られた後、エッチング等をおこなうことで、島状の酸化物半導体膜１２２を形成することができる。
酸化物半導体膜に水素が含まれる場合、層中に酸素欠損が形成されることがある。酸素欠損は酸化物半導体膜のキャリア密度を変化させるため、酸化物半導体膜の電気特性が変化する。酸化物半導体膜から水素を低減するためには４００℃以上基板の歪み点以下の温度、好ましくは４００℃以上４５０℃以下で加熱処理をするとよい。
酸化物半導体膜１２２上のゲート絶縁膜１１２に大きな制限はないが、少なくとも、水素を多く含まない膜が好ましい。またゲート絶縁膜１１２にボロンを含む酸化アルミニウム膜を用いることも可能である。さらに酸化物半導体膜１２２の下にボロンを含む第１の酸化アルミニウム膜１０２を接するように形成することで、酸化物半導体膜１２２がボロンを含む酸化アルミニウム膜で囲まれるようにしてもよい。
ゲート電極１１４は、スパッタリング法により膜厚１００ｎｍ以上２００ｎｍ以下で形成すればよい。また、ゲート電極１１４は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料を用いて形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成することもできる。
層間絶縁膜１２４の材料は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコンなどを用いればよく、積層または単層で設ける。例えば、熱酸化法、ＣＶＤ法またはスパッタリング法などで形成すればよい。好ましくは、層間絶縁膜１２４は、水素を多く含まない窒化シリコン膜または窒化酸化シリコン膜を用いる。
配線１１６は、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、白金、銅、金、銀、マンガン、ネオジム、炭素、及びシリコンから選択された元素、またはこれらの元素を主成分とする合金材料または化合物材料を用いることができる。また、上記材料の一種または複数種を選択して用いることにより積層構造とすることも可能である。銅を主成分とする合金材料を用いて形成された配線として、銅にマンガンを含ませた配線が知られている。配線を形成後、加熱することにより、銅配線内のマンガンを配線と酸化物半導体膜との接触箇所に移動させることにより、マンガンの酸化物を形成させ、半導体装置の信頼性を高めてもよい。また、積層構造の例として、あらかじめ酸化物半導体と銅配線との間にマンガンやチタンの層を形成しておいても半導体装置の信頼性を高めることができる。アルミニウムを主成分とする合金材料としては、例えば、アルミニウムを主成分として有し、さらにニッケルを含む材料や、アルミニウムを主成分として有し、さらにニッケル、及び炭素とシリコンの一方または両方とを含む合金材料などを用いることができる。
ボロンを含む第２の酸化アルミニウム膜１１７は、ボロンを含む第１の酸化アルミニウム膜１０２と同じように形成することができる。なお、ボロンを含む第１の酸化アルミニウム膜１０２およびボロンを含む第２の酸化アルミニウム膜１１７を両方設けることが必須の構成ではなく、どちらかのボロンを含む酸化アルミニウム膜を省略することも可能である。
このような構造を有することによって、導通時の電流値が大きいトランジスタを提供することができる。または、非導通時の電流の小さいトランジスタを提供することができる。または、電気特性の安定したトランジスタを提供することができる。または、当該トランジスタを有する半導体装置を提供することができる。または、丈夫な半導体装置を提供することができる。または、新規な半導体装置を提供することができる。
（実施の形態２）
本実施の形態では、ボトムゲート構造のトランジスタを構成した一つの例を説明する。
図２は、ボトムゲート構造のトランジスタの上面図および断面図である。ここで、図２（Ａ）は上面図であり、図２（Ｂ）は図２（Ａ）におけるＡ−Ｂ断面図である。なお、図２（Ａ）では、煩雑になることを避けるため、トランジスタの構成要素の一部（例えば、ゲート絶縁膜１１２など）を省略している。
図２に示すトランジスタは、基板１００と、基板１００上のボロンを含む第１の酸化アルミニウム膜１０２と、ボロンを含む第１の酸化アルミニウム膜１０２上のゲート電極１１４と、ゲート電極１１４上のゲート絶縁膜１１２と、ゲート絶縁膜１１２上の酸素過剰絶縁層１０３と、酸素過剰絶縁層１０３に接触する酸化物半導体膜１２２と、酸化物半導体膜１２２上の絶縁膜１０４と、酸化物半導体膜１２２と接続された配線１１６と、酸化物半導体膜１２２上の絶縁膜１０４および酸化物半導体膜１２２と接続された配線１１６を覆うボロンを含む第２の酸化アルミニウム膜１１７を有するトランジスタである。酸素原子数は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することができる。
基板１００に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。
基板１００上のボロンを含む第１の酸化アルミニウム膜１０２と、配線１１６を覆うボロンを含む第２の酸化アルミニウム膜１１７は酸化物半導体膜１２２への水素の拡散を防止することを一つの目的として形成する。なお、ボロンを含む第１の酸化アルミニウム膜１０２およびボロンを含む第２の酸化アルミニウム膜１１７を設けることが必須の構成ではなく、どちらかのボロンを含む酸化アルミニウム膜を省略することも可能である。
本実施の形態では、ボロンを含む第１の酸化アルミニウム膜１０２は酸化アルミニウムターゲットを用い、成膜ガスとして流量２５ｓｃｃｍのアルゴン（Ａｒ）ガスおよび流量２５ｓｃｃｍの酸素（Ｏ２）ガスを用いて、圧力を０．４Ｐａ、基板温度を２５０℃、ターゲットと基板の間の距離を６０ｍｍ、ＲＦ電力を２．５ｋＷ印加する条件を用いたスパッタリング法により、酸化アルミニウム膜を５０ｎｍ成膜することができる。その後に、ボロンイオンを加速電圧７ｋｅＶ、ドーズ量１×１０１６ｉｏｎｓ／ｃｍ２で酸化アルミニウム膜にイオン注入し、ボロンを含む第１の酸化アルミニウム膜１０２を形成することができる。
なお、上記の後からボロンイオンを酸化アルミニウム膜に注入する方法の他にも、ボロンイオンを注入した酸化アルミニウムターゲットを用いてスパッタリングをおこなうことにより、ボロンを含む第１の酸化アルミニウム膜１０２を形成することもできる。
ゲート電極１１４は、スパッタリング法により膜厚１００ｎｍ以上２００ｎｍ以下で形成すればよい。また、ゲート電極１１４は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料を用いて形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成することもできる。
ゲート絶縁膜１１２に大きな制限はないが、少なくとも、水素を多く含まない膜が好ましい。またゲート絶縁膜１１２にボロンを含む酸化アルミニウム膜を用いることも可能である。
酸素過剰絶縁層１０３は、酸素過剰絶縁層１０３に接触する酸化物半導体膜１２２に酸素を供給することを一つの目的として形成する。なお、酸素過剰絶縁層１０３を省略することも可能である。酸素過剰絶縁層は酸化物絶縁層であることが好ましく、化学量論的組成よりも過剰に酸素を含有することがより好ましい。酸素過剰絶縁層を設けるには、例えば、酸素雰囲気下にて成膜するか又は、成膜後の酸化物絶縁層に酸素を導入してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
酸化物半導体膜１２２は、Ｉｎ、Ｇａ、ＳｎおよびＺｎから選ばれた二種以上の元素を含む材料とすればよい。例えば、酸化物半導体膜１２２はＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とする。Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む酸化物半導体ターゲットを用いたスパッタ法によりＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶酸化物半導体膜が得られる。また、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて成膜することができる。さらには、Ｉｎ−Ｇａ−Ｚｎ−Ｏ酸化物層をＭＯＣＶＤ法によって成膜する場合、原料ガスとしてトリメチルインジウム、トリメチルガリウムおよびジメチル亜鉛などを用いればよい。なお、上記原料ガスの組み合わせに限定されず、トリメチルインジウムに代えてトリエチルインジウムなどを用いてもよい。また、トリメチルガリウムに代えてトリエチルガリウムなどを用いてもよい。また、ジメチル亜鉛に代えてジエチル亜鉛などを用いてもよい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶酸化物半導体膜が得られた後、エッチング等をおこなうことで、島状の酸化物半導体膜１２２を形成することができる。
酸化物半導体膜に水素が含まれる場合、層中に酸素欠損が形成されることがある。酸素欠損は酸化物半導体膜のキャリア密度を変化させるため、酸化物半導体膜の電気特性が変化する。酸化物半導体膜から水素を低減するためには４００℃以上基板の歪み点以下の温度、好ましくは４００℃以上４５０℃以下で加熱処理をするとよい。
絶縁膜１０４の材料は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコンなどを用いればよく、積層または単層で設ける。例えば、熱酸化法、ＣＶＤ法またはスパッタリング法などで形成すればよい。好ましくは、絶縁膜１０４は、水素を多く含まない窒化シリコン膜または窒化酸化シリコン膜を用いる。なお、島状の酸化物半導体膜１２２と絶縁膜１０４の形成を途中に大気開放せずに連続で成膜すると界面が清浄に保たれるため電気特性の安定したトランジスタが得られる。また、島状の酸化物半導体膜１２２の中で後にトランジスタのチャネルとなる部分が絶縁膜１０４によって、その後の配線１１６やボロンを含む第２の酸化アルミニウム膜１１７の形成中において保護されるため電気特性の安定したトランジスタが得られる。絶縁膜１０４のエッチングを行う際には、絶縁膜１０４の幅がゲート電極１１４の幅と同等もしくは、少し小さな幅となるようにエッチングを行う。例として、裏面露光を用いてセルフアライン（自己整合）にすることもできる。このようにすることで、ゲート電極１１４と配線１１６間の寄生容量を低減することができる。
配線１１６は、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、白金、銅、金、銀、マンガン、ネオジム、炭素、及びシリコンから選択された元素、またはこれらの元素を主成分とする合金材料または化合物材料を用いることができる。また、上記材料の一種または複数種を選択して用いることにより積層構造とすることも可能である。銅を主成分とする合金材料を用いて形成された配線として、銅にマンガンを含ませた配線が知られている。配線を形成後、加熱することにより、銅配線内のマンガンを配線と酸化物半導体膜との接触箇所に移動させることにより、マンガンの酸化物を形成させ、半導体装置の信頼性を高めてもよい。また、積層構造の例として、あらかじめ酸化物半導体と銅配線との間にマンガンやチタンの層を形成しておいても半導体装置の信頼性を高めることができる。アルミニウムを主成分とする合金材料としては、例えば、アルミニウムを主成分として有し、さらにニッケルを含む材料や、アルミニウムを主成分として有し、さらにニッケル、及び炭素とシリコンの一方または両方とを含む合金材料などを用いることができる。
ボロンを含む第２の酸化アルミニウム膜１１７は、ボロンを含む第１の酸化アルミニウム膜１０２と同じように形成することができる。なお、ボロンを含む第１の酸化アルミニウム膜１０２およびボロンを含む第２の酸化アルミニウム膜１１７を設けることが必須の構成ではなく、どちらかのボロンを含む酸化アルミニウム膜を省略することも可能である。
このような構造を有することによって、導通時の電流値が大きいトランジスタを提供することができる。または、非導通時の電流の小さいトランジスタを提供することができる。または、電気特性の安定したトランジスタを提供することができる。または、当該トランジスタを有する半導体装置を提供することができる。または、丈夫な半導体装置を提供することができる。または、新規な半導体装置を提供することができる。
（実施の形態３）
本実施の形態では、ボトムゲート構造のトランジスタを構成した一つの例を説明する。
図３は、ボトムゲート構造のトランジスタの上面図および断面図である。ここで、図３（Ａ）は上面図であり、図３（Ｂ）は図３（Ａ）におけるＡ−Ｂ断面図である。なお、図３（Ａ）では、煩雑になることを避けるため、トランジスタの構成要素の一部（例えば、ゲート絶縁膜１１２など）を省略している。
図３に示すトランジスタは、基板１００と、基板１００上のボロンを含む第１の酸化アルミニウム膜１０２と、ボロンを含む第１の酸化アルミニウム膜１０２上のゲート電極１１４と、ゲート電極１１４上のゲート絶縁膜１１２と、ゲート絶縁膜１１２上の酸素過剰絶縁層１０３と、酸素過剰絶縁層１０３に接触する酸化物半導体膜１２２と、酸化物半導体膜１２２と接続された配線１１６と、酸化物半導体膜１２２と接続された配線１１６を覆うボロンを含む第２の酸化アルミニウム膜１１７を有するトランジスタである。酸素原子数は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することができる。
基板１００に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。
基板１００上のボロンを含む第１の酸化アルミニウム膜１０２と、配線１１６を覆うボロンを含む第２の酸化アルミニウム膜１１７は酸化物半導体膜１２２への水素の拡散を防止することを一つの目的として形成する。なお、ボロンを含む第１の酸化アルミニウム膜１０２およびボロンを含む第２の酸化アルミニウム膜１１７を設けることが必須の構成ではなく、どちらかのボロンを含む酸化アルミニウム膜を省略することも可能である。
ボロンを含む第１の酸化アルミニウム膜１０２は酸化アルミニウムターゲットを用い、成膜ガスとして流量２５ｓｃｃｍのアルゴン（Ａｒ）ガスおよび流量２５ｓｃｃｍの酸素Ｏ２ガスを用いて、圧力を０．４Ｐａ、基板温度を２５０℃、ターゲットと基板の間の距離を６０ｍｍ、ＲＦ電力を２．５ｋＷ印加する条件を用いたスパッタリング法により、酸化アルミニウム膜を５０ｎｍ成膜することができる。その後に、ボロンイオンを加速電圧７ｋｅＶ、ドーズ量１×１０１６ｉｏｎｓ／ｃｍ２で酸化アルミニウム膜にイオン注入し、ボロンを含む第１の酸化アルミニウム膜１０２を形成することができる。
なお、上記の後からボロンイオンを酸化アルミニウム膜に注入する方法の他にも、ボロンイオンを注入した酸化アルミニウムターゲットを用いてスパッタリングをおこなうことにより、ボロンを含む第１の酸化アルミニウム膜１０２を形成することもできる。
ゲート電極１１４は、スパッタリング法により膜厚１００ｎｍ以上２００ｎｍ以下で形成すればよい。また、ゲート電極１１４は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料を用いて形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成することもできる。
ゲート絶縁膜１１２に大きな制限はないが、少なくとも、水素を多く含まない膜が好ましい。またゲート絶縁膜１１２にボロンを含む酸化アルミニウム膜を用いることも可能である。
酸素過剰絶縁層１０３は、酸素過剰絶縁層１０３に接触する酸化物半導体膜１２２に酸素を供給することを一つの目的として形成する。なお、酸素過剰絶縁層１０３を省略することも可能である。酸素過剰絶縁層は酸化物絶縁層であることが好ましく、化学量論的組成よりも過剰に酸素を含有することがより好ましい。酸素過剰層を設けるには、例えば、酸素雰囲気下にて成膜するか又は、成膜後の酸化物絶縁層に酸素を導入してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
酸化物半導体膜１２２は、Ｉｎ、Ｇａ、ＳｎおよびＺｎから選ばれた二種以上の元素を含む材料とすればよい。例えば、酸化物半導体膜１２２はＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とする。Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む酸化物半導体ターゲットを用いたスパッタ法によりＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶酸化物半導体膜が得られる。また、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて成膜することができる。さらには、Ｉｎ−Ｇａ−Ｚｎ−Ｏ酸化物層をＭＯＣＶＤ法によって成膜する場合、原料ガスとしてトリメチルインジウム、トリメチルガリウムおよびジメチル亜鉛などを用いればよい。なお、上記原料ガスの組み合わせに限定されず、トリメチルインジウムに代えてトリエチルインジウムなどを用いてもよい。また、トリメチルガリウムに代えてトリエチルガリウムなどを用いてもよい。また、ジメチル亜鉛に代えてジエチル亜鉛などを用いてもよい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶酸化物半導体膜が得られた後、エッチング等をおこなうことで、島状の酸化物半導体膜１２２を形成することができる。
酸化物半導体膜に水素が含まれる場合、層中に酸素欠損が形成されることがある。酸素欠損は酸化物半導体膜のキャリア密度を変化させるため、酸化物半導体膜の電気特性が変化する。酸化物半導体膜から水素を低減するためには４００℃以上基板の歪み点以下の温度、好ましくは４００℃以上４５０℃以下で加熱処理をするとよい。
配線１１６は、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、白金、銅、金、銀、マンガン、ネオジム、炭素、及びシリコンから選択された元素、またはこれらの元素を主成分とする合金材料または化合物材料を用いることができる。また、上記材料の一種または複数種を選択して用いることにより積層構造とすることも可能である。銅を主成分とする合金材料を用いて形成された配線として、銅にマンガンを含ませた配線が知られている。配線を形成後、加熱することにより、銅配線内のマンガンを配線と酸化物半導体膜との接触箇所に移動させることにより、マンガンの酸化物を形成させ、半導体装置の信頼性を高めてもよい。また、積層構造の例として、あらかじめ酸化物半導体と銅配線との間にマンガンやチタンの層を形成しておいても半導体装置の信頼性を高めることができる。アルミニウムを主成分とする合金材料としては、例えば、アルミニウムを主成分として有し、さらにニッケルを含む材料や、アルミニウムを主成分として有し、さらにニッケル、及び炭素とシリコンの一方または両方とを含む合金材料などを用いることができる。実施の形態２で記載したトランジスタ構造と比較すると、本実施の形態のトランジスタ構造は、マスク枚数を削減可能であるため作成コストを抑えることができる。また、実施の形態２で記載したトランジスタ構造と比較すると、島状の酸化物半導体膜１２２の中で後にトランジスタのチャネルとなる部分の幅をより小さく形成することが可能となる。これによりサイズの小さい、また電気特性が向上したトランジスタが得られる。配線１１６の幅はゲート電極１１４の幅と同等もしくは、少し小さな幅となるようにエッチングを行う。このようにすることで、ゲート電極１１４と配線１１６間の寄生容量を低減することができる。なお、図３（Ｂ）では酸化物半導体膜１２２上に配線１１６が形成されているが上下を逆転させた構造とすることもできる。
ボロンを含む第２の酸化アルミニウム膜１１７は、ボロンを含む第１の酸化アルミニウム膜１０２と同じように形成することができる。なお、ボロンを含む第１の酸化アルミニウム膜１０２およびボロンを含む第２の酸化アルミニウム膜１１７を設けることが必須の構成ではなく、どちらかのボロンを含む酸化アルミニウム膜を省略することも可能である。
このような構造を有することによって、導通時の電流値が大きいトランジスタを提供することができる。または、非導通時の電流の小さいトランジスタを提供することができる。または、電気特性の安定したトランジスタを提供することができる。または、当該トランジスタを有する半導体装置を提供することができる。または、丈夫な半導体装置を提供することができる。または、新規な半導体装置を提供することができる。
（実施の形態４）
図４（Ａ）は、本発明の一態様の半導体装置の回路図の一例である。図４（Ａ）に示す半導体装置は、第１のトランジスタ４１０と、第２のトランジスタ４００と、容量４３０と、配線ＳＬと、配線ＢＬと、配線ＷＬと、配線ＣＬと、配線ＢＧとを有する。
第１のトランジスタ４１０は、ソースまたはドレインの一方が配線ＢＬと電気的に接続し、他方が配線ＳＬと電気的に接続し、ゲートが第２のトランジスタ４００のソースまたはドレインの一方及び容量４３０の一方の電極と電気的に接続する。第２のトランジスタ４００は、ソースまたはドレインの他方が配線ＢＬと電気的に接続し、ゲートが配線ＷＬと電気的に接続する。容量４３０は、他方の電極が配線ＣＬと電気的に接続する。また配線ＢＧは第２のトランジスタ４００の第２のゲートと電気的に接続する。なお、第１のトランジスタ４１０のゲートと、第２のトランジスタ４００のソースまたはドレインの一方と、容量４３０の一方の電極の間のノードをノードＦＮと呼ぶ。
図４（Ａ）に示す半導体装置は、第２のトランジスタ４００が導通状態（オン状態）の時に配線ＢＬの電位に応じた電位を、ノードＦＮに与える。また、第２のトランジスタ４００が非導通状態（オフ状態）のときに、ノードＦＮの電位を保持する機能を有する。すなわち、図４（Ａ）に示す半導体装置は、記憶装置のメモリセルとしての機能を有する。なお、ノードＦＮと電気的に接続する液晶素子や有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子などの表示素子を有する場合、図４（Ａ）の半導体装置は表示装置の画素として機能させることもできる。
第２のトランジスタ４００の導通状態、非導通状態の選択は、配線ＷＬまたは配線ＢＧに与える電位によって制御することができる。また配線ＷＬまたは配線ＢＧに与える電位によって第２のトランジスタ４００のしきい値電圧を制御することができる。第２のトランジスタ４００として、オフ電流の小さいトランジスタを用いることによって、非導通状態におけるノードＦＮの電位を長期間に渡って保持することができる。したがって、半導体装置のリフレッシュ頻度を低減することができるため、消費電力の小さい半導体装置を実現することができる。なお、オフ電流の小さいトランジスタの一例として、酸化物半導体を用いたトランジスタが挙げられる。
なお、配線ＣＬには基準電位や接地電位、または任意の固定電位などの定電位が与えられる。このとき、ノードＦＮの電位によって、第２のトランジスタ４００の見かけ上のしきい値電圧が変動する。見かけ上のしきい値電圧の変動により、第１のトランジスタ４１０の導通状態、非導通状態が変化することを利用し、ノードＦＮに保持された電位の情報をデータとして読み出すことができる。
図４（Ａ）に示す半導体装置をマトリクス状に配置することで、記憶装置（メモリセルアレイ）を構成することができる。
図４（Ｂ）に、図４（Ａ）で示した回路を実現可能な半導体装置の断面構成の一例を示す。
半導体装置は、第１のトランジスタ４１０、第２のトランジスタ４００、及び容量４３０を有する。第２のトランジスタ４００は第１のトランジスタ４１０の上方に設けられ、第１のトランジスタ４１０と第２のトランジスタ４００の間にはバリア層４２０が設けられている。このバリア層４２０にボロンを含む酸化アルミニウム膜を用いる。
〔第１の層〕
第１のトランジスタ４１０は、半導体基板４１１上に設けられ、半導体基板４１１の一部からなる半導体層４１２、ゲート絶縁層４１４、ゲート電極４１５、及びソース領域またはドレイン領域として機能する低抵抗層４１３ａ及び低抵抗層４１３ｂを有する。
第１のトランジスタ４１０は、ｐチャネル型、ｎチャネル型のいずれでもよいが、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
半導体層４１２のチャネルが形成される領域やその近傍の領域や、ソース領域またはドレイン領域となる低抵抗層４１３ａ及び低抵抗層４１３ｂ等において、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に歪みを有するシリコンを用いた構成としてもよい。またはＧａＡｓとＡｌＧａＡｓ等を用いることで、第１のトランジスタ４１０をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
低抵抗層４１３ａ及び低抵抗層４１３ｂは、半導体層４１２に適用される半導体材料に加え、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
ゲート電極４１５は、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。特に、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。
〔第１の絶縁層〕
第１のトランジスタ４１０を覆って、絶縁層４２１、絶縁層４２２、及び絶縁層４２３が順に積層して設けられている。
絶縁層４２１は半導体装置の作製工程において、低抵抗層４１３ａ及び低抵抗層４１３ｂに添加された導電性を付与する元素の活性化の際の保護膜として機能する。絶縁層４２１は不要であれば設けなくてもよい。
半導体層４１２にシリコン系半導体材料を用いた場合、絶縁層４２２は水素を含む絶縁材料を含むことが好ましい。水素を含む絶縁層４２２を第１のトランジスタ４１０上に設け、加熱処理を行うことで絶縁層４２２中の水素により半導体層４１２中のダングリングボンドが終端され、第１のトランジスタ４１０の信頼性を向上させることができる。
絶縁層４２３はその下層に設けられる第１のトランジスタ４１０などによって生じる段差を平坦化する平坦化層として機能する。絶縁層４２３の上面は、その上面の平坦性を高めるためにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等を用いた平坦化処理により平坦化されていてもよい。
また、絶縁層４２１、絶縁層４２２、絶縁層４２３には低抵抗層４１３ａや低抵抗層４１３ｂ等と電気的に接続するプラグ４６１、第１のトランジスタ４１０のゲート電極４１５と電気的に接続するプラグ４６２等が埋め込まれていてもよい。
〔第１の配線層〕
絶縁層４２３の上部には、配線４３１、配線４３２、配線４３３及び配線４３４等が設けられている。
配線４３１はプラグ４６１と電気的に接続する。また配線４３３はプラグ４６２と電気的に接続し、その一部は容量４３０の第１の電極としても機能する。
なお、本明細書等において、電極と、電極と電気的に接続する配線とが一体物であってもよい。すなわち、配線の一部が電極として機能する場合や、電極の一部が配線として機能する場合もある。
配線４３１、配線４３２、配線４３３及び配線４３４等の材料としては、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。特に、耐熱性と導電性を有するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。
また配線４３１、配線４３２、配線４３３及び配線４３４等は、絶縁層４２４に埋め込まれるように設けられ、絶縁層４２４と配線４３１、配線４３２、配線４３３及び配線４３４等の各々の上面は平坦化されていることが好ましい。
〔バリア層〕
バリア層４２０は、絶縁層４２４、配線４３１、配線４３２、配線４３３及び配線４３４等の上面を覆って設けられている。
バリア層４２０は、配線４３３と後述する配線４４２とが重畳する領域において、容量４３０の誘電層としても機能する。
またバリア層４２０は配線４３２と後述する配線４４１とを電気的に接続するための開口、及び配線４３４と後述する配線４４２とを電気的に接続するための開口を有している。
バリア層４２０にボロンを含む酸化アルミニウム膜を用いることによって、水素を含む絶縁層４２２からバリア層上への水素の拡散を抑制することができる。
〔第２の配線層〕
バリア層４２０上に、配線４４１、配線４４２等が設けられている。
配線４４１は、バリア層４２０に設けられた開口を介して配線４３２と電気的に接続する。配線４４１の一部は後述する第２のトランジスタ４００のチャネル形成領域に重畳して設けられ、第２のトランジスタ４００の第２のゲート電極としての機能を有する。
配線４４２は、バリア層４２０に設けられた開口を介して配線４３４と電気的に接続する。配線４４２は、その一部が配線４３３と重畳し、容量４３０の第２の電極として機能する。
ここで、配線４４１、配線４４２等を構成する材料としては、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。特に、耐熱性を要する場合にはタングステンやモリブデンなどの高融点材料を用いることが好ましい。また、導電性を考慮すると、低抵抗な金属材料または合金材料を用いることが好ましく、アルミニウム、クロム、銅、タンタル、チタンなどの金属材料、または当該金属材料を含む合金材料を単層で、または積層して用いてもよい。
また、配線４４１、配線４４２等を構成する材料として、リン、ホウ素、炭素、窒素、または遷移金属元素などの主成分以外の元素を含む金属酸化物を用いることが好ましい。このような金属酸化物は、高い導電性を実現できる。例えば、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｚｎ系酸化物、Ｉｎ−Ｍ−Ｚｎ系酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）などの金属酸化物に、上述の元素を含ませて導電性を高めた材料を用いることができる。さらに、このような金属酸化物は酸素を透過しにくいため、バリア層４２０に設けられる開口をこのような材料を含む配線４４１、配線４４２等で覆うことで、後述する絶縁層４２５を加熱処理したときに放出される酸素が、バリア層４２０よりも下方へ拡散することを抑制することができる。その結果、絶縁層４２５から放出され、第２のトランジスタ４００の半導体層へ供給されうる酸素の量を増大させることができる。
絶縁層４２５の上面は上述した平坦化処理によって平坦化されていることが好ましい。
絶縁層４２５は、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。
加熱により酸素を脱離する酸化物材料として、化学量論的組成を満たす酸素よりも過剰の酸素を含む酸化物を用いることが好ましい。化学量論的組成を満たす酸素よりも過剰の酸素を含む酸化物膜は、加熱により一部の酸素が脱離する。
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、金属酸化物を用いることもできる。なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
〔第２の層〕
絶縁層４２５の上部には、第２のトランジスタ４００が設けられている。
第２のトランジスタ４００は、絶縁層４２５の上面に接する第１の酸化物層４０１ａと、第１の酸化物層４０１ａの上面に接する半導体層４０２と、半導体層４０２の上面と接し、半導体層４０２と重なる領域で離間する電極４０３ａ及び電極４０３ｂと、半導体層４０２の上面に接する第２の酸化物層４０１ｂと、第２の酸化物層４０１ｂ上にゲート絶縁層４０４と、ゲート絶縁層４０４及び第２の酸化物層４０１ｂを介して半導体層４０２と重なるゲート電極４０５と、を有する。また第２のトランジスタ４００を覆って、絶縁層４０７、絶縁層４０８、及び絶縁層４２６が設けられている。ゲート絶縁層４０４、絶縁層４０７、絶縁層４０８、及び絶縁層４２６の少なくとも一つにボロンを含む酸化アルミニウム膜を用いてもよい。
なお、電極４０３ａ（及び／又は、電極４０３ｂ）の、少なくとも一部（又は全部）は、半導体層４０２（及び／又は、第１の酸化物層４０１ａ）などの半導体層の、表面、側面、上面、及び／又は、下面の少なくとも一部（又は全部）に設けられている。
または、電極４０３ａ（及び／又は、電極４０３ｂ）の、少なくとも一部（又は全部）は、半導体層４０２（及び／又は、第１の酸化物層４０１ａ）などの半導体層の、表面、側面、上面、及び／又は、下面の少なくとも一部（又は全部）と、接触している。または、電極４０３ａ（及び／又は、電極４０３ｂ）の、少なくとも一部（又は全部）は、半導体層４０２（及び／又は、第１の酸化物層４０１ａ）などの半導体層の少なくとも一部（又は全部）と、接触している。
または、電極４０３ａ（及び／又は、電極４０３ｂ）の、少なくとも一部（又は全部）は、半導体層４０２（及び／又は、第１の酸化物層４０１ａ）などの半導体層の、表面、側面、上面、及び／又は、下面の少なくとも一部（又は全部）と、電気的に接続されている。または、電極４０３ａ（及び／又は、電極４０３ｂ）の、少なくとも一部（又は全部）は、半導体層４０２（及び／又は、第１の酸化物層４０１ａ）などの半導体層の少なくとも一部（又は全部）と、電気的に接続されている。
または、電極４０３ａ（及び／又は、電極４０３ｂ）の、少なくとも一部（又は全部）は、半導体層４０２（及び／又は、第１の酸化物層４０１ａ）などの半導体層の、表面、側面、上面、及び／又は、下面の少なくとも一部（又は全部）に、近接して配置されている。または、電極４０３ａ（及び／又は、電極４０３ｂ）の、少なくとも一部（又は全部）は、半導体層４０２（及び／又は、第１の酸化物層４０１ａ）などの半導体層の少なくとも一部（又は全部）に、近接して配置されている。
または、電極４０３ａ（及び／又は、電極４０３ｂ）の、少なくとも一部（又は全部）は、半導体層４０２（及び／又は、第１の酸化物層４０１ａ）などの半導体層の、表面、側面、上面、及び／又は、下面の少なくとも一部（又は全部）の横側に配置されている。または、電極４０３ａ（及び／又は、電極４０３ｂ）の、少なくとも一部（又は全部）は、半導体層４０２（及び／又は、第１の酸化物層４０１ａ）などの半導体層の少なくとも一部（又は全部）の横側に配置されている。
または、電極４０３ａ（及び／又は、電極４０３ｂ）の、少なくとも一部（又は全部）は、半導体層４０２（及び／又は、第１の酸化物層４０１ａ）などの半導体層の、表面、側面、上面、及び／又は、下面の少なくとも一部（又は全部）の斜め上側に配置されている。または、電極４０３ａ（及び／又は、電極４０３ｂ）の、少なくとも一部（又は全部）は、半導体層４０２（及び／又は、第１の酸化物層４０１ａ）などの半導体層の少なくとも一部（又は全部）の斜め上側に配置されている。
または、電極４０３ａ（及び／又は、電極４０３ｂ）の、少なくとも一部（又は全部）は、半導体層４０２（及び／又は、第１の酸化物層４０１ａ）などの半導体層の、表面、側面、上面、及び／又は、下面の少なくとも一部（又は全部）の上側に配置されている。または、電極４０３ａ（及び／又は、電極４０３ｂ）の、少なくとも一部（又は全部）は、半導体層４０２（及び／又は、第１の酸化物層４０１ａ）などの半導体層の少なくとも一部（又は全部）の上側に配置されている。
半導体層４０２は、チャネルが形成される領域において、シリコン系半導体などの半導体を含んでいてもよい。特に、半導体層４０２は、シリコンよりもバンドギャップの大きな半導体を含むことが好ましい。好適には、半導体層４０２は酸化物半導体を含んで構成される。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減できるため好ましい。
例えば、上記酸化物半導体として、少なくともインジウム（Ｉｎ）もしくは亜鉛（Ｚｎ）を含むことが好ましい。より好ましくは、Ｉｎ−Ｍ−Ｚｎ−Ｏ系酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）で表記される酸化物を含む。
特に、半導体層として、複数の結晶部を有し、当該結晶部はｃ軸が半導体層の被形成面、または半導体層の上面に対し垂直に配向し、且つ隣接する結晶部間には粒界を有さない酸化物半導体膜を用いることが好ましい。
半導体層としてこのような材料を用いることで、電気特性の変動が抑制され、信頼性の高いトランジスタを実現できる。
本発明の一態様の半導体装置は、酸化物半導体膜と、該酸化物半導体膜と重なる絶縁層との間に、酸化物半導体膜を構成する金属元素のうち、少なくとも一の金属元素を構成元素として含む酸化物層を有することが好ましい。これにより、酸化物半導体膜と、該酸化物半導体膜と重なる絶縁層との界面にトラップ準位が形成されることを抑制することができる。
すなわち、本発明の一態様は、酸化物半導体膜の少なくともチャネル形成領域における上面および底面が、酸化物半導体膜の界面準位形成防止のためのバリア膜として機能する酸化物層に接する構成とすることが好ましい。このような構成とすることにより、酸化物半導体膜中および界面においてキャリアの生成要因となる酸素欠損の生成および不純物の混入を抑制することが可能となるため、酸化物半導体膜を高純度真性化することができる。高純度真性化とは、酸化物半導体膜を真性または実質的に真性にすることをいう。よって、当該酸化物半導体膜を含むトランジスタの電気特性の変動を抑制し、信頼性の高い半導体装置を提供することが可能となる。
なお、本明細書等において実質的に真性という場合、酸化物半導体膜のキャリア密度は、１×１０１７／ｃｍ３未満、１×１０１５／ｃｍ３未満、または１×１０１３／ｃｍ３未満である。酸化物半導体膜を高純度真性化することで、トランジスタに安定した電気特性を付与することができる。
第１の酸化物層４０１ａは、絶縁層４２５と半導体層４０２との間に設けられている。
第２の酸化物層４０１ｂは、半導体層４０２とゲート絶縁層４０４の間に設けられている。より具体的には、第２の酸化物層４０１ｂは、その上面がゲート絶縁層４０４の下面に接して設けられ、その下面が第１の電極４０３ａ及び第２の電極４０３ｂの上面に接して設けられている。
第１の酸化物層４０１ａ及び第２の酸化物層４０１ｂは、それぞれ半導体層４０２と同一の金属元素を一種以上含む酸化物を含む。
なお、半導体層４０２と第１の酸化物層４０１ａの境界、及び半導体層４０２と第２の酸化物層４０１ｂの境界は不明瞭である場合がある。
例えば、第１の酸化物層４０１ａおよび第２の酸化物層４０１ｂは、Ｉｎ若しくはＧａを含み、代表的には、Ｉｎ−Ｇａ−Ｏ系酸化物、Ｉｎ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｍ−Ｚｎ−Ｏ系酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）であり、且つ半導体層４０２よりも伝導帯の下端のエネルギーが真空準位に近い材料を用いる。代表的には、第１の酸化物層４０１ａまたは第２の酸化物層４０１ｂの伝導帯の下端のエネルギーと、半導体層４０２の伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下とすることが好ましい。なお、第１の酸化物層４０１ａおよび第２の酸化物層４０１ｂと、酸化シリコン膜などの絶縁膜との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得る。第１の酸化物層４０１ａおよび第２の酸化物層４０１ｂがあることにより、半導体層４０２と当該トラップ準位とを遠ざけることができる。第１の酸化物層４０１ａまたは第２の酸化物層４０１ｂのＥｃと、半導体層４０２のＥｃとのエネルギー差が小さい場合、半導体層４０２の電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、絶縁膜界面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
したがって、トランジスタのしきい値電圧の変動を低減するには、第１の酸化物層４０１ａおよび第２の酸化物層４０１ｂのＥｃと、半導体層４０２との間にエネルギー差を設けることが必要となる。それぞれの当該エネルギー差は、０．１ｅＶ以上が好ましく、０．１５ｅＶ以上がより好ましい。
なお、第１の酸化物層４０１ａ、半導体層４０２、第２の酸化物層４０１ｂには、結晶部が含まれることが好ましい。特にｃ軸に配向した結晶を用いることでトランジスタに安定した電気特性を付与することができる。
半導体層４０２は、第１の酸化物層４０１ａおよび第２の酸化物層４０１ｂよりも電子親和力の大きい酸化物を用いる。例えば、半導体層４０２として、第１の酸化物層４０１ａおよび第２の酸化物層４０１ｂよりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下の酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
ここで、半導体層４０２の厚さは、少なくとも第１の酸化物層４０１ａよりも厚く形成することが好ましい。半導体層４０２が厚いほど、トランジスタのオン電流を高めることができる。また、第１の酸化物層４０１ａは、半導体層４０２の界面準位の生成を抑制する効果が失われない程度の厚さであればよい。例えば、半導体層４０２の厚さは、第１の酸化物層４０１ａの厚さに対して、１倍よりも大きく、好ましくは２倍以上、より好ましくは４倍以上、より好ましくは６倍以上とすればよい。なお、トランジスタのオン電流を高める必要のない場合にはその限りではなく、第１の酸化物層４０１ａの厚さを半導体層４０２の厚さ以上としてもよい。
また、第２の酸化物層４０１ｂも第１の酸化物層４０１ａと同様に、半導体層４０２の界面準位の生成を抑制する効果が失われない程度の厚さであればよい。例えば、第１の酸化物層４０１ａと同等またはそれ以下の厚さとすればよい。第２の酸化物層４０１ｂが厚いと、ゲート電極４０５による電界が半導体層４０２に届きにくくなる恐れがあるため、第２の酸化物層４０１ｂは薄く形成することが好ましい。例えば、半導体層４０２の厚さよりも薄くすればよい。なおこれに限られず、第２の酸化物層４０１ｂの厚さはゲート絶縁層４０４の耐圧を考慮して、トランジスタを駆動させる電圧に応じて適宜設定すればよい。
ここで、例えば半導体層４０２が、構成元素の異なる絶縁層（例えば酸化シリコン膜を含む絶縁層など）と接する場合、これらの界面に界面準位が形成され、該界面準位はチャネルを形成することがある。このような場合、しきい値電圧の異なる第２のトランジスタが出現し、トランジスタの見かけ上のしきい値電圧が変動することがある。しかしながら、本構成のトランジスタにおいては、半導体層４０２を構成する金属元素を一種以上含んで第１の酸化物層４０１ａを有しているため、第１の酸化物層４０１ａと半導体層４０２との界面に界面準位を形成しにくくなる。よって第１の酸化物層４０１ａを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきや変動を低減することができる。
また、ゲート絶縁層４０４と半導体層４０２との界面にチャネルが形成される場合、該界面で界面散乱がおこり、トランジスタの電界効果移動度が低下する場合がある。しかしながら、本構成のトランジスタにおいては、半導体層４０２を構成する金属元素を一種以上含んで第２の酸化物層４０１ｂを有しているため、半導体層４０２と第２の酸化物層４０１ｂとの界面ではキャリアの散乱が起こりにくく、トランジスタの電界効果移動度を高くすることができる。
電極４０３ａ及び電極４０３ｂは、一方がソース電極として機能し、他方がドレイン電極として機能する。
電極４０３ａは、絶縁層４２５及びバリア層４２０に設けられた開口を介して配線４３１と電気的に接続する。また電極４０３ｂは、同様の開口を介して配線４３３と電気的に接続する。
（実施の形態５）
本実施の形態では、トップゲート構造のトランジスタを構成した一つの例を説明する。
図７は、トップゲート構造のトランジスタの上面図および断面図である。ここで、図７（Ａ）は上面図であり、図７（Ｂ）は図７（Ａ）におけるＡ−Ｂ断面図である。なお、図７（Ａ）では、煩雑になることを避けるため、トランジスタの構成要素の一部（例えば、ゲート絶縁膜１１２、絶縁膜１１３、層間絶縁膜１２４など）を省略している。
図７に示すトランジスタは、基板１００と、基板１００上のボロンを含む第１の酸化アルミニウム膜１０２と、ボロンを含む第１の酸化アルミニウム膜１０２上の酸素過剰絶縁層１０３と、酸素過剰絶縁層１０３に接触する第１の酸化物半導体膜１２３ａおよび第２の酸化物半導体膜１２３ｂと、第１の酸化物半導体膜１２３ａ上のゲート絶縁膜１１２と、ゲート絶縁膜１１２上のゲート電極１１４と、ゲート絶縁膜１１２、ゲート電極１１４、第１の酸化物半導体膜１２３ａおよび第２の酸化物半導体膜１２３ｂを覆う絶縁膜１１３と、絶縁膜１１３を覆う層間絶縁膜１２４と、絶縁膜１１３および層間絶縁膜１２４に設けられたコンタクトホール１３０を介して、第２の酸化物半導体膜１２３ｂと接続された配線１１６と、配線１１６を覆うボロンを含む第２の酸化アルミニウム膜１１７を有するトランジスタである。
基板１００に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。
基板１００上のボロンを含む第１の酸化アルミニウム膜１０２と、配線１１６を覆うボロンを含む第２の酸化アルミニウム膜１１７は第１の酸化物半導体膜１２３ａおよび第２の酸化物半導体膜１２３ｂへの水素の拡散を防止することを一つの目的として形成する。なお、ボロンを含む第１の酸化アルミニウム膜１０２およびボロンを含む第２の酸化アルミニウム膜１１７を両方設けることが必須の構成ではなく、どちらかのボロンを含む酸化アルミニウム膜を省略することも可能である。
本実施の形態では、ボロンを含む第１の酸化アルミニウム膜１０２は酸化アルミニウムターゲットを用い、成膜ガスとして流量２５ｓｃｃｍのアルゴン（Ａｒ）ガスおよび流量２５ｓｃｃｍの酸素（Ｏ２）ガスを用いて、圧力を０．４Ｐａ、基板温度を２５０℃、ターゲットと基板の間の距離を６０ｍｍ、ＲＦ電力を２．５ｋＷ印加する条件を用いたスパッタリング法により、酸化アルミニウム膜を５０ｎｍ成膜することができる。その後に、ボロンイオンを加速電圧７ｋｅＶ、ドーズ量１×１０１６ｉｏｎｓ／ｃｍ２で酸化アルミニウム膜にイオン注入し、ボロンを含む第１の酸化アルミニウム膜１０２を形成することができる。
なお、上記の後からボロンイオンを酸化アルミニウム膜に注入する方法の他にも、ボロンイオンを注入した酸化アルミニウムターゲットを用いてスパッタリングをおこなうことにより、ボロンを含む第１の酸化アルミニウム膜１０２を形成することもできる。
ボロンを含む第１の酸化アルミニウム膜１０２上の酸素過剰絶縁層１０３は、酸素過剰絶縁層１０３に接触する第１の酸化物半導体膜１２３ａおよび第２の酸化物半導体膜１２３ｂに酸素を供給することを一つの目的として形成する。なお、酸素過剰絶縁層１０３を省略することも可能である。酸素過剰絶縁層は酸化物絶縁層であることが好ましく、化学量論的組成よりも過剰に酸素を含有することがより好ましい。酸素過剰絶縁層を設けるには、例えば、酸素雰囲気下にて成膜するか又は、成膜後の酸化物絶縁層に酸素を導入してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。酸素原子数は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することができる。
第１の酸化物半導体膜１２３ａおよび第２の酸化物半導体膜１２３ｂは、Ｉｎ、Ｇａ、ＳｎおよびＺｎから選ばれた二種以上の元素を含む材料とすればよい。例えば、第１の酸化物半導体膜１２３ａおよび第２の酸化物半導体膜１２３ｂはＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とする。Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む酸化物半導体ターゲットを用いたスパッタ法によりＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶酸化物半導体膜が得られる。また、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて成膜することができる。さらには、Ｉｎ−Ｇａ−Ｚｎ−Ｏ酸化物層をＭＯＣＶＤ法によって成膜する場合、原料ガスとしてトリメチルインジウム、トリメチルガリウムおよびジメチル亜鉛などを用いればよい。なお、上記原料ガスの組み合わせに限定されず、トリメチルインジウムに代えてトリエチルインジウムなどを用いてもよい。また、トリメチルガリウムに代えてトリエチルガリウムなどを用いてもよい。また、ジメチル亜鉛に代えてジエチル亜鉛などを用いてもよい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶酸化物半導体膜が得られた後、エッチング等をおこなうことで、島状の酸化物半導体膜を形成することができる。
酸化物半導体膜に水素が含まれる場合、層中に酸素欠損が形成されることがある。酸素欠損は酸化物半導体膜のキャリア密度を変化させるため、酸化物半導体膜の電気特性が変化する。酸化物半導体膜から水素を低減するためには４００℃以上基板の歪み点以下の温度、好ましくは４００℃以上４５０℃以下で加熱処理をするとよい。
第１の酸化物半導体膜１２３ａ上のゲート絶縁膜１１２に大きな制限はないが、少なくとも、水素を多く含まない膜が好ましい。またゲート絶縁膜１１２にボロンを含む酸化アルミニウム膜を用いることも可能である。
ゲート電極１１４は、スパッタリング法により膜厚１００ｎｍ以上２００ｎｍ以下で形成すればよい。また、ゲート電極１１４は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料を用いて形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成することもできる。
本実施の形態では、ゲート絶縁膜１１２およびゲート電極１１４を図７（Ｂ）の形状に形成した後に、これらをマスクとして島状の酸化物半導体膜にアルゴン（Ａｒ）を加速電圧１０ｋｅＶ、ドーズ量１×１０１５ｉｏｎｓ／ｃｍ２でドープすると第２の酸化物半導体膜１２３ｂを形成することができる。Ａｒをドープすることにより酸化物半導体膜の酸素欠陥が増え、膜のキャリア密度が大きくなるので、第２の酸化物半導体膜１２３ｂは第１の酸化物半導体膜１２３ａより抵抗を低くすることができる。なお、第２の酸化物半導体膜１２３ｂのキャリア密度は１×１０１８／ｃｍ３以上であると好ましい。
ドープするガスについては、酸化物半導体膜のキャリア密度を大きくすることが可能であればよく、Ａｒ以外の希ガスや、水素、ボロン、リンが含まれるガスあるいはこれらの混合ガスを用いることができる。
絶縁膜１１３の材料は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコンなどを用いればよく、積層または単層で設ける。例えば、熱酸化法、ＣＶＤ法またはスパッタリング法などで形成すればよい。好ましくは、絶縁膜１１３は、窒化シリコン膜を用いる。
層間絶縁膜１２４の材料は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコンなどを用いればよく、積層または単層で設ける。例えば、熱酸化法、ＣＶＤ法またはスパッタリング法などで形成すればよい。好ましくは、層間絶縁膜１２４は、水素を多く含まない窒化シリコン膜または窒化酸化シリコン膜を用いる。
配線１１６は、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、白金、銅、金、銀、マンガン、ネオジム、炭素、及びシリコンから選択された元素、またはこれらの元素を主成分とする合金材料または化合物材料を用いることができる。また、上記材料の一種または複数種を選択して用いることにより積層構造とすることも可能である。銅を主成分とする合金材料を用いて形成された配線として、銅にマンガンを含ませた配線が知られている。配線を形成後、加熱することにより、銅配線内のマンガンを配線と酸化物半導体膜との接触箇所に移動させることにより、マンガンの酸化物を形成させ、半導体装置の信頼性を高めてもよい。また、積層構造の例として、あらかじめ酸化物半導体と銅配線との間にマンガンやチタンの層を形成しておいても半導体装置の信頼性を高めることができる。アルミニウムを主成分とする合金材料としては、例えば、アルミニウムを主成分として有し、さらにニッケルを含む材料や、アルミニウムを主成分として有し、さらにニッケル、及び炭素とシリコンの一方または両方とを含む合金材料などを用いることができる。
ボロンを含む第２の酸化アルミニウム膜１１７は、ボロンを含む第１の酸化アルミニウム膜１０２と同じように形成することができる。なお、ボロンを含む第１の酸化アルミニウム膜１０２およびボロンを含む第２の酸化アルミニウム膜１１７を両方設けることが必須の構成ではなく、どちらかのボロンを含む酸化アルミニウム膜を省略することも可能である。
このような構造を有することによって、導通時の電流値が大きいトランジスタを提供することができる。または、非導通時の電流の小さいトランジスタを提供することができる。または、電気特性の安定したトランジスタを提供することができる。または、当該トランジスタを有する半導体装置を提供することができる。または、丈夫な半導体装置を提供することができる。または、新規な半導体装置を提供することができる。
（実施の形態６）
本発明の一態様に係る電気特性の安定したトランジスタを利用して様々な半導体装置、例えば液晶パネル、液晶モジュール、液晶表示装置、ＥＬパネル、ＥＬモジュール、ＥＬ表示装置、電子インクまたは電気泳動素子を用いた表示装置、ＬＳＩ、メモリ、ＲＦタグ、ＣＰＵ、電子機器等に応用することが可能である。
＜ＲＦタグ＞
以下では、上述したトランジスタ、または記憶装置を含むＲＦタグについて、図８を用いて説明する。
本発明の一態様に係るＲＦタグは、内部に記憶回路を有し、記憶回路に情報を記憶し、非接触手段、例えば無線通信を用いて外部と情報の授受を行うものである。このような特徴から、ＲＦタグは、物品などの個体情報を読み取ることにより物品の識別を行う個体認証システムなどに用いることが可能である。なお、これらの用途に用いるためには高い信頼性が要求される。
ＲＦタグの構成について図８を用いて説明する。図８は、ＲＦタグの構成例を示すブロック図である。
図８に示すようにＲＦタグ８００は、通信器８０１（質問器、リーダ／ライタなどともいう）に接続されたアンテナ８０２から送信される無線信号８０３を受信するアンテナ８０４を有する。またＲＦタグ８００は、整流回路８０５、定電圧回路８０６、復調回路８０７、変調回路８０８、論理回路８０９、記憶回路８１０、ＲＯＭ８１１を有している。なお、復調回路８０７に含まれる整流作用を示すトランジスタの半導体には、逆方向電流を十分に抑制することが可能な、例えば、酸化物半導体を用いてもよい。これにより、逆方向電流に起因する整流作用の低下を抑制し、復調回路の出力が飽和することを防止できる。つまり、復調回路の入力に対する復調回路の出力を線形に近づけることができる。なお、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別される。ＲＦタグ８００は、そのいずれの方式に用いることも可能である。
次に各回路の構成について説明する。アンテナ８０４は、通信器８０１に接続されたアンテナ８０２との間で無線信号８０３の送受信を行うためのものである。また、整流回路８０５は、アンテナ８０４で無線信号を受信することにより生成される入力交流信号を整流、例えば、半波２倍圧整流し、後段の容量素子により、整流された信号を平滑化することで入力電位を生成するための回路である。なお、整流回路８０５の入力側または出力側には、リミッタ回路を有してもよい。リミッタ回路とは、入力交流信号の振幅が大きく、内部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しないように制御するための回路である。
定電圧回路８０６は、入力電位から安定した電源電圧を生成し、各回路に供給するための回路である。なお、定電圧回路８０６は、内部にリセット信号生成回路を有していてもよい。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路８０９のリセット信号を生成するための回路である。
復調回路８０７は、入力交流信号を包絡線検出することにより復調し、復調信号を生成するための回路である。また、変調回路８０８は、アンテナ８０４より出力するデータに応じて変調をおこなうための回路である。
論理回路８０９は復調信号を解析し、処理を行うための回路である。記憶回路８１０は、入力された情報を保持する回路であり、ロウデコーダ、カラムデコーダ、記憶領域などを有する。また、ＲＯＭ８１１は、固有番号（ＩＤ）などを格納し、処理に応じて出力を行うための回路である。
なお、上述の各回路は、適宜、取捨することができる。
ここで、上述した記憶装置を、記憶回路８１０に用いることができる。本発明の一態様に係る記憶装置は、電源が遮断された状態であっても情報を保持できるため、ＲＦタグに好適である。さらに本発明の一態様に係る記憶装置は、データの書き込みに必要な電力（電圧）が従来の不揮発性メモリに比べて低いため、データの読み出し時と書込み時の最大通信距離の差を生じさせないことも可能である。さらに、データの書き込み時に電力が不足し、誤動作または誤書込みが生じることを抑制することができる。
また、本発明の一態様に係る記憶装置は、不揮発性メモリとして用いることが可能であるため、ＲＯＭ８１１に適用することもできる。その場合には、生産者がＲＯＭ８１１にデータを書き込むためのコマンドを別途用意し、ユーザが自由に書き換えできないようにしておくことが好ましい。生産者が出荷前に固有番号を書込んだのちに製品を出荷することで、作製したＲＦタグすべてについて固有番号を付与するのではなく、出荷する良品にのみ固有番号を割り当てることが可能となり、出荷後の製品の固有番号が不連続になることがなく出荷後の製品に対応した顧客管理が容易となる。
＜ＲＦタグの使用例＞
以下では、本発明の一態様に係るＲＦタグの使用例について図９を用いて説明する。ＲＦタグの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図９（Ａ）参照。）、包装用容器類（包装紙やボトル等、図９（Ｃ）参照。）、記録媒体（ＤＶＤやビデオテープ等、図９（Ｂ）参照。）、乗り物類（自転車等、図９（Ｄ）参照。）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、もしくは各物品に取り付ける荷札（図９（Ｅ）および図９（Ｆ）参照。）等に設けて使用することができる。
本発明の一態様に係るＲＦタグ４０００は、表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦタグ４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等に本発明の一態様に係るＲＦタグ４０００により、認証機能を付与することができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の一態様に係るＲＦタグ４０００を取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るＲＦタグ４０００を取り付けることにより、盗難などに対するセキュリティ性を高めることができる。
以上のように、本発明の一態様に係るＲＦタグは、上述したような各用途に用いることができる。
＜ＣＰＵ＞
以下では、上述したトランジスタや上述した記憶装置などの半導体装置を含むＣＰＵについて説明する。
図１０は、上述したトランジスタを一部に用いたＣＰＵの一例の構成を示すブロック図である。
図１０に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８（Ｂｕｓ Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９（ＲＯＭ Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図１０に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例えば、図１０に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。
図１０に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルとして、上述したトランジスタや記憶装置などを用いることができる。
図１０に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
図１１は、レジスタ１１９６として用いることのできる記憶素子の回路図の一例である。記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮断で記憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と、論理素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有する。回路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２１０と、を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、インダクタなどのその他の素子をさらに有していてもよい。
ここで、回路１２０２には、上述した記憶装置を用いることができる。記憶素子１２００への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートにはＧＮＤ（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とする。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とする。
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用いて構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）のトランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の端子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第２の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３はトランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１３の導通状態または非導通状態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとドレインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソースとドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１４の導通状態または非導通状態）が選択される。
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極のうちの一方、およびトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部分をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４のソースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。
なお、容量素子１２０７および容量素子１２０８は、トランジスタや配線の寄生容量等を積極的に利用することによって省略することも可能である。
トランジスタ１２０９のゲート（ゲート電極）には、制御信号ＷＥが入力される。スイッチ１２０３およびスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状態となる。
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデータに対応する信号が入力される。図１１では、回路１２０１から出力された信号が、トランジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介して回路１２０１に入力される。
なお、図１１では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６および回路１２２０を介して回路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号を当該ノードに入力することができる。
また、図１１において、記憶素子１２００に用いられるトランジスタのうち、トランジスタ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる膜または基板１１９０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン層またはシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体膜で形成されるトランジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外にも、チャネルが酸化物半導体膜で形成されるトランジスタを含んでいてもよく、残りのトランジスタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるトランジスタとすることもできる。
図１１における回路１２０１には、例えばフリップフロップ回路を用いることができる。また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用いることができる。
本発明の一態様に係る半導体装置では、記憶素子１２００に電源電圧が供給されない間は、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８によって保持することができる。
また、酸化物半導体にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例えば、酸化物半導体にチャネルが形成されるトランジスタのオフ電流は、結晶性を有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子１２００に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり保たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（データ）を保持することが可能である。
また、スイッチ１２０３およびスイッチ１２０４を設けることによって、プリチャージ動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が元のデータを保持しなおすまでの時間を短くすることができる。
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジスタ１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再開された後、容量素子１２０８によって保持された信号を、トランジスタ１２１０の状態（導通状態、または非導通状態）に変換して、回路１２０２から読み出すことができる。それ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の信号を正確に読み出すことが可能である。
このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなどの記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を抑えることができる。
記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子１２００は、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）タグにも応用可能である。
＜表示装置＞
以下では、本発明の一態様に係る表示装置の構成例について説明する。
［構成例］
図１２（Ａ）には、本発明の一態様に係る表示装置の上面図を示す。また、図１２（Ｂ）には、本発明の一態様に係る表示装置の画素に液晶素子を用いた場合における画素回路を示す。また、図１２（Ｃ）には、本発明の一態様に係る表示装置の画素に有機ＥＬ素子を用いた場合における画素回路を示す。
画素に用いるトランジスタは、上述したトランジスタを用いることができる。ここでは、ｎチャネル型のトランジスタを用いる例を示す。なお、画素に用いたトランジスタと、同一工程を経て作製したトランジスタを駆動回路として用いても構わない。このように、画素や駆動回路に上述したトランジスタを用いることにより、表示品位が高い、または／および信頼性の高い表示装置となる。
アクティブマトリクス型表示装置の上面図の一例を図１２（Ａ）に示す。表示装置の基板５０００上には、画素部５００１、第１の走査線駆動回路５００２、第２の走査線駆動回路５００３、信号線駆動回路５００４が配置される。画素部５００１は、複数の信号線によって信号線駆動回路５００４と電気的に接続され、複数の走査線によって第１の走査線駆動回路５００２、および第２の走査線駆動回路５００３と電気的に接続される。なお、走査線と信号線とによって区切られる領域には、それぞれ表示素子を有する画素が配置されている。また、表示装置の基板５０００は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に電気的に接続されている。
第１の走査線駆動回路５００２、第２の走査線駆動回路５００３および信号線駆動回路５００４は、画素部５００１と同じ基板５０００上に形成される。そのため、駆動回路を別途作製する場合と比べて、表示装置を作製するコストを低減することができる。また、駆動回路を別途作製した場合、配線間の接続数が増える。したがって、同じ基板５０００上に駆動回路を設けることで、配線間の接続数を減らすことができ、信頼性の向上、または／および歩留まりの向上を図ることができる。
〔液晶表示装置〕
また、画素の回路構成の一例を図１２（Ｂ）に示す。ここでは、ＶＡ型液晶表示装置の画素などに適用することができる画素回路を示す。
この画素回路は、一つの画素に複数の画素電極を有する構成に適用できる。それぞれの画素電極は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素電極に印加する信号を、独立して制御できる。
トランジスタ５０１６のゲート配線５０１２と、トランジスタ５０１７のゲート配線５０１３には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能するソース電極またはドレイン電極５０１４は、トランジスタ５０１６とトランジスタ５０１７で共通に用いられている。トランジスタ５０１６とトランジスタ５０１７は上述したトランジスタを適宜用いることができる。これにより、表示品位が高い、または／および信頼性の高い液晶表示装置を提供することができる。
トランジスタ５０１６と電気的に接続する第１の画素電極と、トランジスタ５０１７と電気的に接続する第２の画素電極の形状について説明する。第１の画素電極と第２の画素電極の形状は、スリットによって分離されている。第１の画素電極はＶ字型に広がる形状を有し、第２の画素電極は第１の画素電極の外側を囲むように形成される。
トランジスタ５０１６のゲート電極はゲート配線５０１２と電気的に接続され、トランジスタ５０１７のゲート電極はゲート配線５０１３と電気的に接続されている。ゲート配線５０１２とゲート配線５０１３に異なるゲート信号を与えてトランジスタ５０１６とトランジスタ５０１７の動作タイミングを異ならせ、液晶の配向を制御することができる。
また、容量配線５０１０と、誘電体として機能するゲート絶縁膜と、第１の画素電極または第２の画素電極と電気的に接続する容量電極とで容量素子を形成してもよい。
マルチドメイン構造は、一画素に第１の液晶素子５０１８と第２の液晶素子５０１９を備える。第１の液晶素子５０１８は第１の画素電極と対向電極とその間の液晶層とで構成され、第２の液晶素子５０１９は第２の画素電極と対向電極とその間の液晶層とで構成される。
なお、本発明の一態様に係る表示装置は、図１２（Ｂ）に示す画素回路に限定されない。例えば、図１２（Ｂ）に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、または論理回路などを追加してもよい。
〔有機ＥＬ表示装置〕
画素の回路構成の他の一例を図１２（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表示装置の画素構造を示す。
有機ＥＬ素子は、発光素子に電圧を印加することにより、有機ＥＬ素子が有する一対の電極の一方から電子が、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
図１２（Ｃ）は、画素回路の一例を示す図である。ここでは１つの画素にｎチャネル型のトランジスタを２つ用いる例を示す。なお、ｎチャネル型のトランジスタには、上述したトランジスタを用いることができる。また、当該画素回路は、デジタル時間階調駆動を適用することができる。
適用可能な画素回路の構成およびデジタル時間階調駆動を適用した場合の画素の動作について説明する。
画素５０２０は、スイッチング用トランジスタ５０２１、駆動用トランジスタ５０２２、発光素子５０２４および容量素子５０２３を有する。スイッチング用トランジスタ５０２１は、ゲート電極が走査線５０２６に接続され、第１電極（ソース電極、ドレイン電極の一方）が信号線５０２５に接続され、第２電極（ソース電極、ドレイン電極の他方）が駆動用トランジスタ５０２２のゲート電極に接続されている。駆動用トランジスタ５０２２は、ゲート電極が容量素子５０２３を介して電源線５０２７に接続され、第１電極が電源線５０２７に接続され、第２電極が発光素子５０２４の第１電極（画素電極）に接続されている。発光素子５０２４の第２電極は共通電極５０２８に相当する。共通電極５０２８は、同一基板上に形成される共通電位線と電気的に接続される。
スイッチング用トランジスタ５０２１および駆動用トランジスタ５０２２は上述したトランジスタを用いることができる。これにより、表示品位の高い、または／および信頼性の高い有機ＥＬ表示装置となる。
発光素子５０２４の第２電極（共通電極５０２８）の電位は低電源電位に設定する。なお、低電源電位とは、電源線５０２７に供給される高電源電位より低い電位であり、例えばＧＮＤ、０Ｖなどを低電源電位として設定することができる。発光素子５０２４の順方向のしきい値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子５０２４に印加することにより、発光素子５０２４に電流を流して発光させる。なお、発光素子５０２４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。
なお、容量素子５０２３は駆動用トランジスタ５０２２のゲート容量を代用することにより省略できる場合がある。駆動用トランジスタ５０２２のゲート容量については、チャネル形成領域とゲート電極との間で容量が形成されていてもよい。
次に、駆動用トランジスタ５０２２に入力する信号について説明する。電圧入力電圧駆動方式の場合、駆動用トランジスタ５０２２がオンまたはオフの二つの状態となるようなビデオ信号を、駆動用トランジスタ５０２２に入力する。なお、駆動用トランジスタ５０２２を線形領域で動作させるために、電源線５０２７の電圧よりも高い電圧を駆動用トランジスタ５０２２のゲート電極に与える。また、信号線５０２５には、電源線電圧に駆動用トランジスタ５０２２のしきい値電圧Ｖｔｈを加えた値以上の電圧をかける。
アナログ階調駆動を行う場合、駆動用トランジスタ５０２２のゲート電極に発光素子５０２４の順方向電圧に駆動用トランジスタ５０２２のしきい値電圧Ｖｔｈを加えた値以上の電圧をかける。なお、駆動用トランジスタ５０２２が飽和領域で動作するようにビデオ信号を入力し、発光素子５０２４に電流を流す。また、駆動用トランジスタ５０２２を飽和領域で動作させるために、電源線５０２７の電位を、駆動用トランジスタ５０２２のゲート電位より高くする。ビデオ信号をアナログとすることで、発光素子５０２４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、本発明の一態様に係る表示装置は、図１２（Ｃ）に示す画素構成に限定されない。例えば、図１２（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタまたは論理回路などを追加してもよい。
図１２で例示した回路に上述したトランジスタを適用する場合、低電位側にソース電極（第１の電極）、高電位側にドレイン電極（第２の電極）がそれぞれ電気的に接続される構成とする。さらに、制御回路等により第１のゲート電極の電位を制御し、第２のゲート電極にはソース電極に与える電位よりも低い電位など、上記で例示した電位を入力可能な構成とすればよい。
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様々な素子を有することが出来る。表示素子、表示装置、発光素子または発光装置は、例えば、ＥＬ素子（有機物および無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子、などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していても良い。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、または電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色光（Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルターともいう。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
＜モジュール＞
以下では、本発明の一態様に係る半導体装置を適用した表示モジュールについて、図１３を用いて説明を行う。
図１３に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライトユニット８００７、フレーム８００９、プリント基板８０１０、バッテリー８０１１を有する。なお、バックライトユニット８００７、バッテリー８０１１、タッチパネル８００４などを有さない場合もある。
本発明の一態様に係る半導体装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１および下部カバー８００２は、タッチパネル８００４および表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。または、表示パネル８００６の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネルとすることも可能である。
バックライトユニット８００７は、光源８００８を有する。光源８００８をバックライトユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有してもよい。またフレーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であってもよいし、別途設けたバッテリー８０１１による電源であってもよい。商用電源を用いる場合には、バッテリー８０１１を有さなくてもよい。
また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
＜電子機器＞
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１４に示す。
図１４（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス９０８等を有する。なお、図１４（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
図１４（Ｂ）は携帯データ端末であり、第１筐体９１１、第２筐体９１２、第１表示部９１３、第２表示部９１４、接続部９１５、操作キー９１６等を有する。第１表示部９１３は第１筐体９１１に設けられており、第２表示部９１４は第２筐体９１２に設けられている。そして、第１筐体９１１と第２筐体９１２とは、接続部９１５により接続されており、第１筐体９１１と第２筐体９１２の間の角度は、接続部９１５により変更が可能である。第１表示部９１３における映像を、接続部９１５における第１筐体９１１と第２筐体９１２との間の角度にしたがって、切り替える構成としてもよい。また、第１表示部９１３および第２表示部９１４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。または、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。
図１４（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、キーボード９２３、ポインティングデバイス９２４等を有する。
図１４（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９３３等を有する。
図１４（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられている。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されており、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能である。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４２との間の角度にしたがって切り替える構成としてもよい。
図１４（Ｆ）は普通自動車であり、車体９５１、車輪９５２、ダッシュボード９５３、ライト９５４等を有する。
本実施例では、本発明の一態様に係るボロンを含む酸化アルミニウム膜を有する試料を作製し、その水素の拡散を防止する性質について評価した。ここで酸化窒化シリコン膜は水素拡散源として用いている。
試料は以下のように作成した。単結晶シリコン基板上に酸化窒化シリコン膜を形成し、酸化窒化シリコン膜上にボロンを含む酸化アルミニウム膜を形成した。
酸化窒化シリコン膜は平行平板型のプラズマＣＶＤ装置を用い、原料ガスをシランと一酸化二窒素を用い、それぞれ流量を５ｓｃｃｍ、１０００ｓｃｃｍの条件でプラズマＣＶＤ装置の反応室に供給し、反応室内の圧力を１３３．３Ｐａに制御し、電極間距離を２０ｍｍとし、１３．５６ＭＨｚの高周波電源を用い、３５Ｗの電力を供給して、３００ｎｍの酸化窒化シリコン膜を形成した。なお、酸化窒化シリコン膜形成時の基板温度は３２５℃とした。
ボロンを含む酸化アルミニウム膜は酸化アルミニウムターゲットを用い、成膜ガスとして流量２５ｓｃｃｍのアルゴン（Ａｒ）ガスおよび流量２５ｓｃｃｍの酸素（Ｏ２）ガスを用いて、圧力を０．４Ｐａ、基板温度を２５０℃、ターゲットと基板の間の距離を６０ｍｍ、ＲＦ電力を２．５ｋＷ印加する条件を用いたスパッタリング法により、酸化アルミニウム膜を５０ｎｍ成膜することができる。その後に、ボロンイオンを加速電圧７ｋｅＶ、ドーズ量１×１０１６ｉｏｎｓ／ｃｍ２で酸化アルミニウム膜にイオン注入し、ボロンを含む酸化アルミニウム膜を形成することができる。
酸化アルミニウム膜はボロンを含まずとも、室温条件下では水素の拡散を抑制する性質がある。図５に単結晶シリコン基板上に酸化窒化シリコン膜を形成し、酸化窒化シリコン膜上に酸化アルミニウム膜を形成した試料を二次イオン質量分析法（ＳＩＭＳ）により水素濃度を測定した結果を示す。酸化アルミニウム中の水素濃度には偏りがみられ、酸化窒化シリコン膜に近い箇所では高い水素濃度、膜の中央箇所では低い水素濃度になっていることが分かる。よって酸化窒化シリコンに含まれている水素の拡散を酸化アルミニウム膜が抑制している。なお、二次イオン質量分析法（ＳＩＭＳ）においては試料最表面と膜の界面近傍領域においては誤差を含むため、考察の参考にしないことが通例である。
酸化物半導体膜に水素が含まれる場合、層中に酸素欠損が形成されることがある。酸素欠損は酸化物半導体膜のキャリア密度を変化させるため、酸化物半導体膜の電気特性が変化する。酸化物半導体膜から水素を低減するために４００℃以上基板の歪み点以下の温度、好ましくは４００℃以上４５０℃以下で加熱処理をおこなうことがある。その加熱処理の際に、酸化物半導体膜の外部の水素を含む層から水素の拡散を抑制できる層が設けられていると好ましい。
図５に単結晶シリコン基板上に酸化窒化シリコン膜を形成し、酸化窒化シリコン膜上に酸化アルミニウム膜を形成した試料をそれぞれ、酸素雰囲気下、４００℃で一時間加熱処理をした後、酸素雰囲気下、５００℃で一時間加熱処理をした後、二次イオン質量分析法（ＳＩＭＳ）により水素濃度を測定した結果を示す。４００℃で一時間加熱処理をした後の試料では、室温の試料と比較して、酸化アルミニウム中の水素濃度は偏りが小さくなっていることから、酸化窒化シリコンに含まれている水素の拡散を酸化アルミニウム膜が抑制している能力は低くなった。５００℃で一時間加熱処理をした後の試料では、酸化アルミニウム中の水素濃度はさらに偏りが小さくなっていることから酸化窒化シリコンに含まれている水素の拡散を酸化アルミニウム膜が抑制している能力はさらに低くなった。酸化物半導体膜から水素を低減するために４００℃や５００℃で加熱処理をおこなうと、水素の拡散を抑制するための層として、酸化アルミニウム膜を形成しておいたとしても、水素を含む層から水素が酸化物半導体膜へ拡散してきてしまう虞が高くなるといえる。
図６に単結晶シリコン基板上に酸化窒化シリコン膜を形成し、酸化窒化シリコン膜上にボロンを含む酸化アルミニウム膜を形成した試料をそれぞれ、酸素雰囲気下、４００℃で一時間加熱処理をした後、酸素雰囲気下、５００℃で一時間加熱処理をした後、二次イオン質量分析法（ＳＩＭＳ）により水素濃度を測定した結果を示す。さらに、酸化アルミニウム中のボロン濃度におけるデプスプロファイルを重ねて示す。
なお、本実施例では、ボロンを含む酸化アルミニウム膜は、酸化アルミニウム膜に対して、ボロンイオンを加速電圧７ｋｅＶ、ドーズ量１×１０１６ｉｏｎｓ／ｃｍ２でイオン注入することで作製しており、酸化アルミニウム中のボロンの最大濃度は、１．０×１０２１ ａｔｏｍｓ／ｃｍ３以上、１．０×１０２２ａｔｏｍ／ｃｍ３以下を示した。また、酸化アルミニウム膜中のボロン濃度は、イオン注入の条件において、ドーズ量以外の条件を一定にすると、ドーズ量に比例する。そのため、目的に応じてドーズ量を調整することで、ボロンの濃度を適宜設定することができる。
酸化アルミニウム中の水素濃度には偏りがみられ、酸化窒化シリコン膜に近い箇所では高い水素濃度、膜の中央箇所では低い水素濃度になっていることが分かる。よって酸化窒化シリコンに含まれている水素の拡散はボロンを含む酸化アルミニウム膜によって抑制されている。図より、３０ｎｍ程度の酸化アルミニウム膜があれば、酸化窒化シリコンに含まれている水素の拡散を抑制できているといえる。酸化アルミニウム膜は他の膜に比べてエッチングが難しい（さまざまエッチング溶液に対する耐性が高い、また均一に酸化アルミニウムをエッチングすることが難しい）場合が多いため、薄く形成することができるのであれば、のちの加工の際に好ましい。以上の結果より、酸化物半導体膜から水素を低減するために４００℃や５００℃で加熱処理をおこなう場合においても、水素の拡散を抑制するための層として、ボロンを含む酸化アルミニウム膜を形成しておくと、水素を含む層から水素が酸化物半導体膜への拡散を抑制することができるといえる。
本実施例では、本発明の一態様に係るボロンを含む酸化アルミニウム膜を有する試料を作製し、その水素の拡散を防止する性質におけるボロン導入量の依存性について評価した。ここで酸化シリコン膜は水素拡散源として用いている。
試料２−ａ乃至試料２−ｃは以下のように作製した。単結晶シリコン基板上に、熱酸化膜、窒化シリコン膜、重水素を含む酸化シリコン膜を形成し、酸化シリコン膜上にボロンを含む酸化アルミニウム膜を形成した。
まず、単結晶シリコン基板を熱酸化し、基板表面に１００ｎｍの熱酸化膜を形成した。熱酸化の条件は９５０℃で４時間とし、熱酸化の雰囲気は、ＨＣｌが酸素に対して３体積％の割合で含まれるものとした。
次に、熱酸化膜上に、プラズマＣＶＤ法によって５０ｎｍの窒化シリコン膜を形成した。成膜ガスとして、流量２０ｓｃｃｍのシラン、流量５００ｓｃｃｍの一酸化二窒素、及び流量１０ｓｃｃｍのアンモニアを原料ガスとし、反応室の圧力を４０Ｐａとし、基板表面温度を３５０℃、１０Ｗの高周波（ＲＦ）電力を印加することで成膜した。
次に、窒化シリコン膜上に、スパッタリング法によって、３００ｎｍの酸化シリコン膜を成膜した。成膜ガスとして流量２３．７５ｓｃｃｍのアルゴン（Ａｒ）ガス、流量１．２５ｓｃｃｍの重水素（Ｄ２）ガス、及び流量２５ｓｃｃｍの酸素（Ｏ２）ガスを用いて、圧力を０．４Ｐａ、基板温度を１００℃、ターゲットと基板の間の距離を６０ｍｍ、ＲＦ電力を１．５ｋＷ印加する条件を用いた。また、酸化シリコン膜は、スパッタリングターゲットとして、酸化シリコンを用いた。
ボロンを含む酸化アルミニウム膜は酸化アルミニウムターゲットを用い、成膜ガスとして流量２５ｓｃｃｍのアルゴン（Ａｒ）ガスおよび流量２５ｓｃｃｍの酸素（Ｏ２）ガスを用いて、圧力を０．４Ｐａ、基板温度を２５０℃、ターゲットと基板の間の距離を６０ｍｍ、ＲＦ電力を２．５ｋＷ印加する条件を用いたスパッタリング法により、酸化アルミニウム膜を５０ｎｍ成膜することができる。その後に、ボロンイオンを酸化アルミニウム膜にイオン注入し、ボロンを含む酸化アルミニウム膜を形成することができる。
試料２−ａは、ボロンイオンを加速電圧７ｋｅＶ、ドーズ量１×１０１６ｉｏｎｓ／ｃｍ２で酸化アルミニウム膜にイオン注入し、ボロンの最大濃度が、１．０×１０２１ ａｔｏｍｓ／ｃｍ３以上、１．０×１０２２ａｔｏｍｓ／ｃｍ３以下であるボロンを含む酸化アルミニウム膜を形成した。試料２−ｂは、ボロンイオンを加速電圧７ｋｅＶ、ドーズ量５×１０１５ｉｏｎｓ／ｃｍ２で酸化アルミニウム膜にイオン注入し、ボロンの最大濃度が、５．０×１０２０ ａｔｏｍｓ／ｃｍ３以上、５．０×１０２１ａｔｏｍｓ／ｃｍ３以下であるボロンを含む酸化アルミニウム膜を形成した。また、試料２−ｃには、ボロン注入を行わないものとした。
さらに、酸化物半導体膜に水素が含まれる場合、層中に酸素欠損が形成されることがある。酸素欠損は酸化物半導体膜のキャリア密度を変化させるため、酸化物半導体膜の電気特性が変化する。酸化物半導体膜から水素を低減するために４００℃以上基板の歪み点以下の温度、好ましくは４００℃以上４５０℃以下で加熱処理をおこなうことがある。その加熱処理の際に、酸化物半導体膜の外部の水素を含む層から水素の拡散を抑制できる層が設けられていると好ましい。
そこで、酸素雰囲気下において４００℃で一時間加熱処理をした後、酸素雰囲気下において５００℃で一時間加熱処理をした後、及び、室温のそれぞれの場合において、重水素濃度を測定した。その結果を図１５乃至１７に示す。なお、図１５は試料２−ａ、図１６は試料２−ｂ、及び図１７は試料２−ｃの結果を示す。また、測定は二次イオン質量分析法（ＳＩＭＳ）により行った。
酸化アルミニウム膜はボロンを含まずとも、室温条件下では水素の拡散を抑制する性質がある。図１７において、酸化アルミニウム膜中の重水素濃度は、酸化シリコン膜から遠ざかるほど、低減していることがわかる。よって酸化窒化シリコン膜に含まれている水素の拡散を酸化アルミニウム膜が抑制している。
さらに、図１５乃至図１７を比較すると、試料２−ａの酸化アルミニウム膜が、最も水素の拡散を抑制している。一方、試料２−ｂの酸化アルミニウム膜においては、試料２−ｃと大きな差異は見られなかった。すなわち、水素の拡散を抑制するための層として、酸化アルミニウム膜にボロンを導入する場合、ボロンの最大濃度は、５．０×１０２０ ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０２１ ａｔｏｍｓ／ｃｍ３以上１．０×１０２２ａｔｏｍｓ／ｃｍ３以下とすると、水素を含む層から水素が酸化物半導体膜への拡散を効率的に抑制することができる。
１００ 基板
１０２ 酸化アルミニウム膜
１０３ 酸素過剰絶縁層
１０４ 絶縁膜
１１２ ゲート絶縁膜
１１３ 絶縁膜
１１４ ゲート電極
１１６ 配線
１１７ 酸化アルミニウム膜
１２２ 酸化物半導体膜
１２３ａ 第１の酸化物半導体膜
１２３ｂ 第２の酸化物半導体膜
１２４ 層間絶縁膜
１３０ コンタクトホール
４００ トランジスタ
４０１ａ 酸化物層
４０１ｂ 酸化物層
４０２ 半導体層
４０３ａ 電極
４０３ｂ 電極
４０４ ゲート絶縁層
４０５ ゲート電極
４０７ 絶縁層
４０８ 絶縁層
４１０ トランジスタ
４１１ 半導体基板
４１２ 半導体層
４１３ａ 低抵抗層
４１３ｂ 低抵抗層
４１４ ゲート絶縁層
４１５ ゲート電極
４２０ バリア層
４２１ 絶縁層
４２２ 絶縁層
４２３ 絶縁層
４２４ 絶縁層
４２５ 絶縁層
４２６ 絶縁層
４３０ 容量
４３１ 配線
４３２ 配線
４３３ 配線
４３４ 配線
４４１ 配線
４４２ 配線
４６１ プラグ
４６２ プラグ
８００ ＲＦタグ
８０１ 通信器
８０２ アンテナ
８０３ 無線信号
８０４ アンテナ
８０５ 整流回路
８０６ 定電圧回路
８０７ 復調回路
８０８ 変調回路
８０９ 論理回路
８１０ 記憶回路
８１１ ＲＯＭ
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイクロフォン
９０６ スピーカー
９０７ 操作キー
９０８ スタイラス
９１１ 筐体
９１２ 筐体
９１３ 表示部
９１４ 表示部
９１５ 接続部
９１６ 操作キー
９２１ 筐体
９２２ 表示部
９２３ キーボード
９２４ ポインティングデバイス
９３１ 筐体
９３２ 冷蔵室用扉
９３３ 冷凍室用扉
９４１ 筐体
９４２ 筐体
９４３ 表示部
９４４ 操作キー
９４５ レンズ
９４６ 接続部
９５１ 車体
９５２ 車輪
９５３ ダッシュボード
９５４ ライト
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
１２００ 記憶素子
１２０１ 回路
１２０２ 回路
１２０３ スイッチ
１２０４ スイッチ
１２０６ 論理素子
１２０７ 容量素子
１２０８ 容量素子
１２０９ トランジスタ
１２１０ トランジスタ
１２１３ トランジスタ
１２１４ トランジスタ
１２２０ 回路
４０００ ＲＦタグ
５０００ 基板
５００１ 画素部
５００２ 走査線駆動回路
５００３ 走査線駆動回路
５００４ 信号線駆動回路
５０１０ 容量配線
５０１２ ゲート配線
５０１３ ゲート配線
５０１４ ドレイン電極
５０１６ トランジスタ
５０１７ トランジスタ
５０１８ 液晶素子
５０１９ 液晶素子
５０２０ 画素
５０２１ スイッチング用トランジスタ
５０２２ 駆動用トランジスタ
５０２３ 容量素子
５０２４ 発光素子
５０２５ 信号線
５０２６ 走査線
５０２７ 電源線
５０２８ 共通電極
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライトユニット
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリー

Claims (5)

  1. ボロンを含む第１の酸化アルミニウム膜と、
    前記ボロンを含む第１の酸化アルミニウム膜上の酸化物半導体膜と、
    前記酸化物半導体膜上のボロンを含む第２の酸化アルミニウム膜と、を有することを特徴とする半導体装置。
  2. 請求項１において、前記酸化物半導体膜は前記ボロンを含む第１の酸化アルミニウム膜および前記ボロンを含む第２の酸化アルミニウム膜に接することを特徴とする半導体装置。
  3. 請求項１又は２において、前記酸化物半導体膜に接する酸素過剰絶縁層を有することを特徴とする半導体装置。
  4. 請求項１乃至３のいずれか一において、前記ボロンを含む第１、第２の酸化アルミニウム膜のうち少なくとも一つは、膜厚が３０ｎｍ以上５０ｎｍ以下である領域を有することを特徴とする半導体装置。
  5. 請求項１乃至４のいずれか一おいて、前記ボロンを含む第１、第２の酸化アルミニウム膜のうち少なくとも一つは、ボロンの最大濃度が５．０×１０２０ ａｔｏｍｓ／ｃｍ３以上、１．０×１０２２ａｔｏｍｓ／ｃｍ３以下であることを特徴とする半導体装置。
JP2014256896A 2013-12-26 2014-12-19 半導体装置 Active JP6494995B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014256896A JP6494995B2 (ja) 2013-12-26 2014-12-19 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013269698 2013-12-26
JP2013269698 2013-12-26
JP2014256896A JP6494995B2 (ja) 2013-12-26 2014-12-19 半導体装置

Publications (3)

Publication Number Publication Date
JP2015144258A true JP2015144258A (ja) 2015-08-06
JP2015144258A5 JP2015144258A5 (ja) 2018-02-08
JP6494995B2 JP6494995B2 (ja) 2019-04-03

Family

ID=53482821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014256896A Active JP6494995B2 (ja) 2013-12-26 2014-12-19 半導体装置

Country Status (2)

Country Link
US (1) US9960280B2 (ja)
JP (1) JP6494995B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163948B2 (en) * 2015-07-23 2018-12-25 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US10032918B2 (en) 2016-04-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6968567B2 (ja) 2016-04-22 2021-11-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2018051208A1 (en) 2016-09-14 2018-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR20180033385A (ko) * 2016-09-23 2018-04-03 엘지디스플레이 주식회사 플렉서블 표시장치
CN109643651B (zh) * 2017-03-24 2023-04-28 株式会社爱发科 蚀刻停止层及半导体器件的制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04177765A (ja) * 1990-11-10 1992-06-24 Semiconductor Energy Lab Co Ltd 半導体装置
JP2003316296A (ja) * 2002-02-01 2003-11-07 Seiko Epson Corp 回路基板、電気光学装置、電子機器
JP2010016163A (ja) * 2008-07-03 2010-01-21 Sony Corp 薄膜トランジスタおよび表示装置
WO2012002974A1 (en) * 2010-07-02 2012-01-05 Hewlett-Packard Development Company, L.P. Thin film transistors
US20120315735A1 (en) * 2011-06-10 2012-12-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2013214732A (ja) * 2012-03-08 2013-10-17 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013232567A (ja) * 2012-04-30 2013-11-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5484853B2 (ja) 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010053060A1 (en) 2008-11-07 2010-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105810753A (zh) 2009-09-04 2016-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
WO2012017843A1 (en) 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit
JP6053098B2 (ja) * 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
US9111795B2 (en) * 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
JP6005401B2 (ja) 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04177765A (ja) * 1990-11-10 1992-06-24 Semiconductor Energy Lab Co Ltd 半導体装置
JP2003316296A (ja) * 2002-02-01 2003-11-07 Seiko Epson Corp 回路基板、電気光学装置、電子機器
JP2010016163A (ja) * 2008-07-03 2010-01-21 Sony Corp 薄膜トランジスタおよび表示装置
WO2012002974A1 (en) * 2010-07-02 2012-01-05 Hewlett-Packard Development Company, L.P. Thin film transistors
JP2013531383A (ja) * 2010-07-02 2013-08-01 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 薄膜トランジスタ
US20120315735A1 (en) * 2011-06-10 2012-12-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2013016783A (ja) * 2011-06-10 2013-01-24 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013214732A (ja) * 2012-03-08 2013-10-17 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013232567A (ja) * 2012-04-30 2013-11-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
JP6494995B2 (ja) 2019-04-03
US20150187950A1 (en) 2015-07-02
US9960280B2 (en) 2018-05-01

Similar Documents

Publication Publication Date Title
JP7443435B2 (ja) 半導体装置
JP6670408B2 (ja) 半導体装置
KR102381183B1 (ko) 반도체 장치, 모듈, 및 전자 기기
JP6715364B2 (ja) 半導体装置
TWI633668B (zh) 半導體裝置
JP6494995B2 (ja) 半導体装置
JP6694933B2 (ja) 半導体装置
TWI654739B (zh) 半導體裝置
JP6456789B2 (ja) 導電体の作製方法、半導体装置の作製方法
JP6467171B2 (ja) 半導体装置
JP2015135961A (ja) 半導体装置
JP2016015484A (ja) 半導体装置、該半導体装置の作製方法および該半導体装置を含む電子機器
JP6537341B2 (ja) 半導体装置
JP2015233130A (ja) 半導体基板および半導体装置の作製方法
JP2024073544A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190306

R150 Certificate of patent or registration of utility model

Ref document number: 6494995

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250