JP2015120580A - エッジ検出装置、画像形成装置およびエッジ検出方法 - Google Patents

Abstract

【課題】エッジ検出用のデータを分割して送出する場合においても、エッジを正確に検出することが可能なエッジ検出装置、画像形成装置およびエッジ検出方法を提供する。【解決手段】搬送される記録媒体のエッジを検出するエッジ検出装置は、光源と複数の光電変換素子画素と検出部とを備える。光源は、記録媒体に光を照射する。複数の光電変換素子画素は、記録媒体の搬送方向と直交する方向に配置され、記録媒体で反射した光を電気信号に変換する。検出部は、複数の光電変換素子画素と１対１に対応する複数の電気信号を分割して得られる第ｎ（ｎ≧１）番目の電気信号群を構成する複数の電気信号と、第ｎ＋１番目の電気信号群を構成する複数の電気信号のうち先頭から数えて所定数分の電気信号とに基づいて、記録媒体のエッジを検出する。【選択図】図２

Description

本発明は、エッジ検出装置、画像形成装置およびエッジ検出方法に関する。

従来、電子写真方式の画像形成装置において、転写紙の幅方向の端部（以下の説明では、「エッジ」と称する）を検出するために、例えばＣｏｎｔａｃｔ Ｉｍａｇｅ Ｓｅｎｓｏｒ（以下の説明では、「ＣＩＳ」と称する）等の光学的な検出手段を、転写紙の搬送経路に配置して、転写紙のエッジ位置を検出する技術が知られている（例えば特許文献１等）。そして、検出した転写紙のエッジ位置から原稿の幅方向（以下の説明では、「主走査方向」と称する）のズレ量を算出し、転写紙を基準として転写位置を調整することや、転写位置を基準として転写紙の位置を調整することにより、転写紙１枚単位で主走査方向の補正を行う技術や、検出した転写紙のエッジからスキュー量を算出する技術が既に知られており、前記技術を使用して、転写紙のエッジを検出する場合は、転写紙の搬送時に発生する紙紛の影響を無くすためにゴミ除去処理を行う技術が知られている。

また、例えばＣＩＳで読み取ったデータ（エッジ検出用のデータ）を高速に転送するために、ＣＩＳで読み取ったデータを分割して送出する技術も知られている。

しかしながら、例えば特許文献１に開示されたエッジ検出方式では、ＣＩＳで読み取ったデータが分割して送出された場合、分割されたＣＩＳからの繋ぎ目のデータで、転写紙が存在することを示す出力値が規定されたデータ分連続することができないので、正確にエッジを検出することができないという問題がある。

本発明は、上記に鑑みてなされたものであって、エッジ検出用のデータを分割して送出する場合においても、エッジを正確に検出することが可能なエッジ検出装置、画像形成装置およびエッジ検出方法を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、搬送される記録媒体のエッジを検出するエッジ検出装置であって、前記記録媒体に光を照射する光源と、前記記録媒体の搬送方向と直交する方向に配置され、前記記録媒体で反射した光を電気信号に変換する複数の光電変換素子画素と、複数の前記光電変換素子画素と１対１に対応する複数の前記電気信号を分割して得られる第ｎ（ｎ≧１）番目の電気信号群を構成する複数の前記電気信号と、第ｎ＋１番目の電気信号群を構成する複数の前記電気信号のうち先頭から数えて所定数分の前記電気信号とに基づいて、前記記録媒体のエッジを検出する検出部と、を備えるエッジ検出装置である。

本発明によれば、エッジ検出用のデータを分割して送出する場合においても、エッジを正確に検出することができる。

図１は、画像形成装置の構成の一例を示す図である。 図２は、ＣＩＳの構成の一例を示す図である。 図３は、制御基板の構成の一例を示す図である。 図４は、ＣＩＳの動作例を示すタイミングチャートである。

以下、添付図面を参照しながら、本発明のエッジ検出装置、画像形成装置およびエッジ検出方法の実施形態を詳細に説明する。図１は、本実施形態の画像形成装置１の構成の一例を示す図である。図１に示すように、画像形成装置１は、中央付近に、無端ベルト状の中間転写ベルト２が設けられている。中間転写ベルト２は、複数の支持ローラに掛け回して図中時計回りに回転搬送可能とする。中間転写ベルト２上には、その搬送方向に沿って、複数の画像形成手段３を横（水平方向）に並べて配置してタンデム画像形成装置４を構成する。そして、タンデム画像形成装置４の上には、図１に示すように、露光装置５が設けられている。

タンデム画像形成装置４の各画像形成手段３は、各色トナー像を担持する像担持体としての感光体ドラム６を有している。また、感光体ドラム６から中間転写ベルト２にトナー像を転写する一次転写位置には、中間転写ベルト２を間に挟んで各感光体ドラム６に対向するように一次転写手段の構成要素としての一次転写ローラ７が設けられている。また、支持ローラ８は中間転写ベルト２を回転駆動する駆動ローラである。

中間転写ベルト２を挟んでタンデム画像形成装置４と反対の側には、２次転写装置９を備える。２次転写装置９は、図１に示す例では、２次転写対向ローラ１０に２次転写ローラ１１を押し当て転写電界を印加することで中間転写ベルト２上の画像を図示しない転写紙（請求項の「記録媒体」に対応）に転写する。以下の説明では、請求項の「記録媒体」の一例として転写紙を挙げて説明するが、請求項の「記録媒体」は、これに限られるものではない。２次転写装置９では、転写条件のパラメータである、２次転写ローラ１１の転写電流を転写紙によって変化させる。２次転写装置９の横には、転写紙上の転写画像(トナー像)を熱溶融溶着させる定着機構部１２が設けられている。定着機構部１２は、熱源としてハロゲンランプ（図示せず）を具備し、無端ベルトである定着ベルト１３に加圧ローラ１４を押し当てた構成としている。

定着機構部１２は、定着条件のパラメータである、定着ベルト１３及び加圧ローラ１４の温度、定着ベルト１３と加圧ローラ１４間のニップ幅、加圧ローラ１４の速度を転写紙によって変化させる。搬送ベルト１５により、画像転写後の転写紙をこの定着機構部１２へと搬送する。

画像形成装置１の動作としては、まず、画像形成装置１に画像データが送られ、作像開始の信号を受けると、不図示の駆動モータが支持ローラ８を回転駆動して他の複数の支持ローラを従動回転し、中間転写ベルト２を回転搬送する。同時に、個々の画像形成手段３が各感光体ドラム６上にそれぞれの単色画像を形成する。そして、中間転写ベルト２の搬送とともに、それらの単色画像を１次転写ローラ７で順次転写して中間転写ベルト２上に合成カラー画像を形成する。

また、給紙テーブル１６の給紙ローラ１７の１つを選択回転し、給紙カセット１８の１つから転写紙を繰り出す。繰り出した転写紙を搬送ローラ１９で搬送して、レジストローラ２０に突き当てて止める。そして、中間転写ベルト２上の合成カラー画像にタイミングを合わせてレジストローラ２０を回転する。ＣＩＳ２１は、搬送経路を通過する転写紙に光を照射すると共に、転写紙で反射された反射光を受光する。そして、受光した反射光に基づいて搬送経路を通過する転写紙のエッジを検出する。検出した転写紙のエッジから算出された主走査方向のレジストズレ量を元に、シフトローラ２２により、主走査方向にシフト駆動されることで、転写紙の位置を補正する。

位置補正された転写紙上には、２次転写装置９でカラー画像が転写される。画像転写後の転写紙は、２次転写装置９で搬送されて定着機構部１２へと送り込まれ、熱と圧力とを加えて転写画像を溶融溶着した後、両面印刷の場合、分岐爪２３およびフリップローラ２４により、用紙反転路２５および両面搬送路２６に転写紙を搬送し、前述した方法にて、転写紙の裏側に合成カラー画像を記録する。また、転写紙を反転させる場合は、分岐爪２３により、用紙反転路２５に転写紙を搬送し、フリップローラ２４により、排紙ローラ２７側に転写紙を搬送することにより、転写紙の表面と裏面を反転させる。用紙反転なしの場合は、分岐爪２３により、排紙ローラ２７に転写紙を搬送する。その後、排紙ローラ２７により、デカーラユニット２８へ転写紙を搬送し、デカーラユニット２８では、通紙評価のパラメータであるデカーラ量を転写紙により変化させる。デカーラ量はデカーラローラ２９の圧力を変えることで調整し、デカーラローラ２９により、排紙トレイ３０に転写紙を排出する。また、画像形成装置１上部には、顧客（ユーザ）が印刷設定等の各種設定や操作を行うオペレータパネル３１が設けられている。

図２は、ＣＩＳ２１の構成の一例を示す図である。本実施形態では、ＣＩＳ２１が、データ（エッジ検出用のデータ）を３分割して出力する場合を例に挙げて説明するが、これに限られるものではなく、分割数は任意に変更可能である。図２に示すように、ＣＩＳ２１は、シフトレジスタ部４０、受光手段４１、光源部４２、４３および４４を含む。

シフトレジスタ部４０は、３分割された３つのデータと１対１に対応する３つのシフトレジスタ（７１、７２、７３）を含む。受光手段４１は、転写紙の搬送方向と直交する方向（主走査方向）に配置され、転写紙で反射した光を電気信号に変換する複数の光電変換素子画素（以下の説明では、「画素」と称する場合がある）を含んで構成される。

図２の例では、光源部４２、４３および４４の各々は、ＬＥＤで構成される。図２の例では、ＣＩＳ＿ＬＥＤ＿Ｒ信号を駆動することで光源部４２に電流が流れて発光する。また、ＣＩＳ＿ＬＥＤ＿Ｇ信号を駆動することで光源部４３に電流が流れて発光する。さらに、ＣＩＳ＿ＬＥＤ＿Ｂ信号を駆動することで光源部４４に電流が流れて発光する。光源部４２、４３および４４の各々から射出された光は、転写紙が存在する箇所では反射し、転写紙が存在しない箇所では反射は発生せず、受光手段４１の内部の該当箇所の画素は受光しない。

受光手段４１は、入力されるＣＩＳ＿ＬＳＹＮＣ信号の１周期の間、光の蓄積を行う。そして、ＣＩＳ＿ＬＳＹＮＣ信号がアサートすると（有効になると）、蓄積した光の量に相当する電圧（電気信号）をシフトレジスタ部４０に格納し、各画素にて蓄積された光をリセットし、再度、光の蓄積を開始する。図２の例では、受光手段４１に含まれる複数の画素（光電変換素子画素）と１対１に対応する複数の電気信号（エッジ検出用のデータに相当、以下の説明では「画素データ」と称する場合がある）は３分割され、３分割された電気信号群（１以上の電気信号の集合）の各々は、シフトレジスタ７１、７２および７３の何れかに格納される。

以下の説明では、シフトレジスタ７１に格納される１以上の電気信号の集合を示す電気信号群を「第１の電気信号群」、シフトレジスタ７２に格納される１以上の電気信号の集合を示す電気信号群を「第２の電気信号群」、シフトレジスタ７３に格納される１以上の電気信号の集合を示す電気信号群を「第３の電気信号群」と称する場合がある。また、受光手段４１に含まれる複数の画素のうち、第１の電気信号群を構成する複数の電気信号と１対１に対応する複数の画素の集合を「第１の画素群」、第２の電気信号群を構成する複数の電気信号と１対１に対応する複数の画素の集合を「第２の画素群」、第３の電気信号群を構成する複数の電気信号と１対１に対応する複数の画素の集合を「第３の画素群」と称する場合がある。

シフトレジスタ部４０は、入力されるＣＩＳ＿ＣＬＫ信号（クロック信号）に同期して、各シフトレジスタ（７１、７２、７３）に格納された画素データ（電気信号）を、１画素分ずつアナログ信号として、出力部（８１、８２、８３）を介して送出する。図３の例では、シフトレジスタ７１に格納された画素データは、出力部８１を介して、ＣＩＳ＿ＡＮ＿ＯＵＴ１信号として順番に送出される。シフトレジスタ７２に格納された画素データは、出力部８２を介して、ＣＩＳ＿ＡＮ＿ＯＵＴ２信号として順番に送出される。シフトレジスタ７３に格納された画素データは、出力部８３を介して、ＣＩＳ＿ＡＮ＿ＯＵＴ３信号として順番に送出される。ここでは、ＣＩＳ＿ＡＮ＿ＯＵＴ１信号、ＣＩＳ＿ＡＮ＿ＯＵＴ２信号、および、ＣＩＳ＿ＡＮ＿ＯＵＴ３信号は並列に送出されることになる。

図３は、ＣＩＳ２１を制御する制御基板１００の構成の一例を示す図である。図３においては、制御基板１００およびＣＩＳ２１に加えて、ＣＩＳ２１から出力された画素データ（ＣＩＳ＿ＡＮ＿ＯＵＴ１信号、ＣＩＳ＿ＡＮ＿ＯＵＴ２信号、ＣＩＳ＿ＡＮ＿ＯＵＴ３信号）を２値化した値（以下の説明では、「出力値」と称する場合がある）を制御基板１００に入力するコンパレータ５５も図示している。図１では、図示を省略したが、画像形成装置１には、制御基板１００およびコンパレータ５５が搭載されている。

図３に示すように、制御基板１００は、システム制御回路５０、ＣＰＵ５１、ＣＩＳ制御回路５２、ＬＥＤ駆動回路５３、閾値設定回路５４、エッジ検出回路５６、および、エッジ選択回路５７を含む。

ＣＰＵ５１は、印刷が開始されると、ＣＩＳ２１からデータを読み出すための設定をＣＩＳ制御回路５２に対して行う。ＣＩＳ制御回路５２は、設定された内容に従い、ＣＩＳ２１から画素データ（電気信号）を読み出すための基準クロックＣＩＳ＿ＣＬＫ信号、およびＣＩＳ２１での電荷蓄積時間を決めるＣＩＳ＿ＬＳＹＮＣ信号をＣＩＳ２１に対して送出する。また、ＣＩＳ制御回路５２は、ＣＩＳ２１の光源部４２、４３および４４（以下、「ＬＥＤ」と称する場合がある）に流す電流値を設定するために、ＬＥＤ駆動回路５３に対してＰＷＭ信号を送出する。また、ＣＩＳ制御回路５２は、ＣＩＳ２１から並列に出力されるＣＩＳ＿ＡＮ＿ＯＵＴ１信号、ＣＩＳ＿ＡＮ＿ＯＵＴ２信号、および、ＣＩＳ＿ＡＮ＿ＯＵＴ３信号の各々をコンパレータ５５で２値化するのに用いられる比較基準電圧を生成するために、閾値設定回路５４に対してＰＷＭ信号を送出する。

また、ＣＩＳ制御回路５２からのＰＷＭ信号を受け取ったＬＥＤ駆動回路５３は、その受け取ったＰＷＭ信号からＤＣ電圧を生成し、ＣＩＳ２１のＬＥＤに流す電流の基準電圧とする。ＣＩＳ制御回路５２からのＰＷＭ信号を受け取った閾値設定回路５４では、そのＰＷＭ信号からＤＣ電圧を生成し、コンパレータ５５の比較基準電圧とする。

以上の処理が終了した後、転写紙（用紙）のエッジを検出するタイミングになると、ＣＰＵ５１は、ＣＩＳ制御回路５２に対して、エッジ検出の開始を指示する。エッジ検出の開始指示を受けたＣＩＳ制御回路５２は、ＣＩＳ＿ＬＳＹＮＣ信号に同期して、ＣＩＳ２１のＬＥＤを点灯させるための制御信号をＬＥＤ駆動回路５３に送出し、ＬＥＤ駆動回路５３は制御信号に従い、一定期間、ＣＩＳ２１のＬＥＤの点灯を行う。ＣＩＳ２１のＬＥＤの点灯は、ＣＰＵ５１の指示に従い、複数回行うものとする。

ＣＩＳ２１は、ＬＥＤ点灯中に蓄積した光の量に相当する電圧（画素データ）を、次のＣＩＳ＿ＬＳＹＮＣ信号およびＣＩＳ＿ＣＬＫ信号に従って、１画素分ずつ、ＣＩＳ＿ＡＮ＿ＯＵＴ１信号、ＣＩＳ＿ＡＮ＿ＯＵＴ２信号、および、ＣＩＳ＿ＡＮ＿ＯＵＴ３信号として並列にコンパレータ５５へ出力し、これらの信号はコンパレータ５５にて２値化されてエッジ検出回路５６へ入力される。ここでは、ＣＩＳ制御回路５２は、ＬＥＤの点灯を行う期間においてエッジ検出が実行されるように、エッジ検出回路５６に対するエッジ検出の開始指示を行うことになる。

エッジ検出回路５６は、ＣＩＳ制御回路５２からの指示に従い、コンパレータ５５から順次に入力される出力値に基づいてエッジ検出を行う。以下、具体的に説明する。ここでは、コンパレータ５５で２値化された出力値は、転写紙が存在しない場合（当該出力値が２値化される前の画素データを出力した画素に対応する位置に転写紙が存在しない場合）は「Ｌ」を示し、転写紙が存在する場合は「Ｈ」を示す。「Ｌ」はローレベルを表し、「Ｈ」はハイレベルを表す。また、ここでは、ＣＩＳ２１の受光手段４１に含まれる画素数を「Ｃ」とし、Ｃ個の画素のうち、第１番目の画素〜第Ａ番目の画素の集合を第１の画素群（シフトレジスタ７１に画素データが格納される画素の集合）とする。また、第Ａ＋１番目の画素〜第Ｂ番目の画素の集合を第２の画素群（シフトレジスタ７２に画素データが格納される画素の集合）とする。さらに、第Ｂ＋１番目の画素〜第Ｃ番目の画素の集合を第３の画素群（シフトレジスタ７３に画素データが格納される画素の集合）とする。

エッジ検出回路５６には、第１の画素群を構成する複数の画素と１対１に対応する複数の出力値と、第２の画素群を構成する複数の画素と１対１に対応する複数の出力値と、第３の画素群を構成する複数の画素と１対１に対応する複数の出力値とが、並列に、かつ、１画素分ずつ順番に入力される。この例では、第２の画素群を構成する複数の画素のうち先頭から数えて所定数「Ｘ」分の画素（第Ａ＋１番目の画素〜第Ａ＋Ｘ番目の画素）と１対１に対応する複数の出力値の各々は、順番にＦＩＦＯ５８に格納される。また、この例では、第３の画素群を構成する複数の画素のうち先頭から数えて所定数「Ｘ」分の画素（第Ｂ＋１番目の画素〜第Ｂ＋Ｘ番目の画素）と１対１に対応する複数の出力値の各々も、順番にＦＩＦＯ５８に格納される。

以下の説明では、第１の画素群を構成する複数の画素（第１番目の画素〜第Ａ番目の画素）、および、第２の画素群に含まれる所定数「Ｘ」分の画素（第Ａ＋１番目の画素〜第Ａ＋Ｘ番目の画素）の集合を「第１ライン」と称する場合がある。また、第２の画素群を構成する複数の画素（第Ａ＋１番目の画素〜第Ｂ番目の画素）、および、第３の画素群に含まれる所定数「Ｘ」分の画素（第Ｂ＋１番目の画素〜第Ｂ＋Ｘ番目の画素）の集合を「第２ライン」と称する場合がある。また、第３の画素群を「第３ライン」と称する場合がある。

エッジ検出回路５６は、第１ライン、第２ライン、および、第３ラインの各々に対するエッジ検出を並列に実行する。いま、第１ラインに対するエッジ検出を例に挙げて説明すると、エッジ検出回路５６は、「Ｈ」を示す出力値がＸ画素分だけ連続した場合、Ｘ画素分だけ連続する出力値のうちの最後の出力値に対応する画素の位置を、エッジ検出結果として、第１ラインに対応する第１レジスタ（不図示）に格納する。一方、「Ｈ」を示す出力値がＸ画素分だけ連続しなかった場合、第１ラインの末尾の画素（第Ａ＋Ｘ番目の画素）の位置を、エッジ検出結果として第１レジスタに格納する。

第２ラインに対するエッジ検出においても同様に、エッジ検出回路５６は、「Ｈ」を示す出力値がＸ画素分だけ連続した場合、Ｘ画素分だけ連続する出力値のうちの最後の出力値に対応する画素の位置を、エッジ検出結果として、第２ラインに対応する第２レジスタ（不図示）に格納する。一方、「Ｈ」を示す出力値がＸ画素分だけ連続しなかった場合、第２ラインの末尾の画素（第Ｂ＋Ｘ番目の画素）の位置を、エッジ検出結果として第２レジスタに格納する。

第３ラインに対するエッジ検出においても同様に、エッジ検出回路５６は、「Ｈ」を示す出力値がＸ画素分だけ連続した場合、Ｘ画素分だけ連続する出力値のうちの最後の出力値に対応する画素の位置を、エッジ検出結果として、第３ラインに対応する第３レジスタ（不図示）に格納する。一方、「Ｈ」を示す出力値がＸ画素分だけ連続しなかった場合、第３ラインの末尾の画素（第Ｃ番目の画素）の位置を第３レジスタに格納する。この例では、エッジ検出回路５６は、請求項の「エッジ検出手段」に対応していると考えることができる。

第１ライン、第２ラインおよび第３ラインに対するエッジの検出後、エッジ選択回路５７は、第１レジスタから順番に、エッジ検出結果を確認していく。エッジ選択回路５７は、第１ラインの末尾の画素（Ａ＋Ｘ）以外の画素の位置が第１レジスタに格納されている場合は、第２レジスタおよび第３レジスタに格納されているエッジ検出結果に関わらず、第１レジスタに格納された画素の位置を、エッジとして選択する。

第１ラインの末尾の画素の位置が第１レジスタに格納されている場合、エッジ選択回路５７は、第２レジスタに格納されているエッジ検出結果を確認し、第２ラインの末尾の画素（Ｂ＋Ｘ）以外の画素の位置が第２レジスタに格納されている場合は、第２レジスタに格納された画素の位置を、第３レジスタに格納されているエッジの検出結果に関わらず、エッジとして選択する。

第２ラインの末尾の画素の位置が第２レジスタに格納されている場合、エッジ選択回路５７は、第３レジスタに格納されている画素の位置を確認し、第３ラインの末尾の画素（Ｃ）以外の画素の位置が第３レジスタに格納されている場合は、第３レジスタに格納されている画素の位置を、エッジとして選択する。この例では、エッジ選択回路５７は、請求項の「選択手段」に対応していると考えることができる。

ＣＰＵ５１は、エッジ選択回路５７が選択したエッジ検出結果を読み出し、その結果を元に、転写紙の書き出し位置の補正を、システム制御回路５０に指示する。この例では、制御基板１００は、請求項の「検出部」に対応する機能を有していると考えることができる。

なお、請求項の「検出部」に対応する機能のうちの少なくとも一部が、プログラムの実行により実現される形態であってもよい。この形態で利用されるプログラムは、インストール可能な形式または実行可能な形式のファイルでＣＤ−ＲＯＭ、フレキシブルディスク（ＦＤ）、ＣＤ−Ｒ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ）、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）等のコンピュータで読み取り可能な記録媒体に記録して提供するように構成してもよいし、インターネット等のネットワーク経由で提供または配布するように構成してもよい。また、各種プログラムを、ＲＯＭ等に予め組み込んで提供するように構成してもよい。また、この例では、制御基板１００、ＣＩＳ２１およびコンパレータ５５が、請求項の「エッジ検出装置」に対応していると考えることができる。

次に、図４を用いて、エッジ検出回路５６の動作例を説明する。図４は、上述の第１ラインに対するエッジ検出を行う場合のエッジ検出回路５６の動作例を示すタイミングチャートである。図４では、第１の画素群の第Ａ−１番目の画素から「Ｘ」画素分だけ連続して、対応する出力値が「Ｈ」を示す場合を例示している。ＣＩＳ２１に対し、ＣＩＳ制御回路５２は、ＣＩＳ＿ＣＬＫ信号およびＣＩＳ＿ＬＳＹＮＣ信号を送出することで、ＣＩＳ２１からＣＩＳ＿ＡＮ＿ＯＵＴ１信号が送出される。ＣＩＳ＿ＡＮ＿ＯＵＴ１信号は、コンパレータ５５にて２値化され、ＣＩＳ＿ＤＩＮ信号としてエッジ検出回路５６に入力する。

エッジ検出回路５６に搭載された第１カウンタＣＩＳ＿ＤＩＮ＿ＣＯＵＮＴは、ＣＩＳ＿ＤＩＮ信号が「Ｈ」の間カウントアップし、「Ｌ」になればクリアされる（初期値に戻される）。また、エッジ検出回路５６に搭載された第２カウンタＣＩＳ＿ＣＬＫ＿ＣＯＵＮＴは、ＣＩＳ＿ＬＳＹＮＣ信号がアサートされてから予め定められた時間（第１番目の画素に対応する出力値の入力が想定される時間）が経過した後、カウントアップを開始する。第２カウンタＣＩＳ＿ＣＬＫ＿ＣＯＵＮＴのカウント値は、そのときの画素位置を示すことになる。

図４の例では、連続して「Ｘ」画素分、ＣＩＳ＿ＤＩＮ信号が「Ｈ」となったとき、その際の画素位置（第２カウンタＣＩＳ＿ＣＬＫ＿ＣＯＵＮＴのカウント値）をレジスタＣＩＳ＿ＥＤＧＥ＿ＰＯＳに格納する。ここで、第１の画素群の第Ａ−１番目の画素に転写紙のエッジがある場合を想定する。第２カウンタＣＩＳ＿ＣＬＫ＿ＣＯＵＮＴのカウント値が「Ａ」に到達した後は、ＦＩＦＯ５８に格納されている、第２の画素群に含まれる所定数分の画素と１対１に対応する複数の出力値を１画素分ずつ読み出す。そして、連続して「Ｘ」画素分、ＣＩＳ＿ＤＩＮ信号（出力値）が「Ｈ」を示すかどうかの確認を行う。連続して「Ｘ」画素分、ＣＩＳ＿ＤＩＮ信号が「Ｈ」を示す場合は、そのときの画素位置（第２カウンタＣＩＳ＿ＣＬＫ＿ＣＯＵＮＴのカウント値、図４の例では「Ａ＋Ｘ−２」）をレジスタＣＩＳ＿ＥＤＧＥ＿ＰＯＳに格納する。レジスタＣＩＳ＿ＥＤＧＥ＿ＰＯＳは、上述の第１レジスタに対応している。

以上に説明したように、本実施形態では、複数の画素と１対１に対応する複数の電気信号（画素データ）を分割して得られる第ｎ（ｎ≧１）番目の電気信号群を構成する複数の電気信号と、第ｎ＋１番目の電気信号群を構成する複数の電気信号のうち先頭から数えて所定数分の電気信号とに基づいて、エッジを検出していると考えることができる。これにより、エッジ検出用のデータを分割して送出する場合においても、エッジを正確に検出することができるという有利な効果を達成できる。

以上、本発明の実施形態について説明したが、本発明は、上述の実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上述の実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。本発明の画像形成装置は、電子写真方式の画像形成装置に限定されず、インクジェット方式の画像形成装置においても有効である。また、記録媒体も特に限定されず様々な記録媒体が使用可能である。

１ 画像形成装置
２１ ＣＩＳ
４０ シフトレジスタ部
４１ 受光手段
４２ 光源部
４３ 光源部
４４ 光源部
５０ システム制御回路
５１ ＣＰＵ
５２ 制御回路
５３ ＬＥＤ駆動回路
５４ 閾値設定回路
５５ コンパレータ
５６ エッジ検出回路
５７ エッジ選択回路
１００ 制御基板

特許第４７９４９７９号公報

Claims (10)

1. 搬送される記録媒体のエッジを検出するエッジ検出装置であって、
   前記記録媒体に光を照射する光源と、
   前記記録媒体の搬送方向と直交する方向に配置され、前記記録媒体で反射した光を電気信号に変換する複数の光電変換素子画素と、
   複数の前記光電変換素子画素と１対１に対応する複数の前記電気信号を分割して得られる第ｎ（ｎ≧１）番目の電気信号群を構成する複数の前記電気信号と、第ｎ＋１番目の電気信号群を構成する複数の前記電気信号のうち先頭から数えて所定数分の前記電気信号とに基づいて、前記記録媒体のエッジを検出する検出部と、を備える、
   エッジ検出装置。
2. 前記検出部には、
   前記第ｎ番目の電気信号群を構成する複数の前記電気信号と１対１に対応し、それぞれが前記電気信号に応じた値を示す複数の出力値と、前記第ｎ＋１番目の電気信号群を構成する複数の前記電気信号と１対１に対応する複数の前記出力値とが並列に入力され、
   前記検出部は、
   前記第ｎ番目の電気信号群を構成する複数の前記電気信号、および、前記第ｎ＋１番目の電気信号群に含まれる前記所定数分の前記電気信号の各々と１対１に対応する複数の前記光電変換素子画素の集合を示す第ｎラインに対する前記エッジの検出において、前記記録媒体が存在することを示す前記出力値が前記所定数の前記光電変換素子画素分だけ連続した場合、当該連続した前記出力値のうちの最後の前記出力値に対応する前記光電変換素子画素の位置を、前記エッジとして検出する、
   請求項１に記載のエッジ検出装置。
3. 前記検出部は、
   前記記録媒体が存在することを示す前記出力値が前記所定数の前記光電変換素子画素分だけ連続した場合、当該連続した前記出力値のうちの最後の前記出力値に対応する前記光電変換素子画素の位置を、前記エッジの検出結果としてレジスタに格納する一方、前記記録媒体が存在することを示す前記出力値が前記所定数の前記光電変換素子画素分だけ連続しなかった場合、前記第ｎラインの末尾の前記光電変換素子画素の位置を、前記エッジの検出結果として前記レジスタに格納するエッジ検出手段と、
   前記レジスタに格納された前記光電変換素子画素の位置が、前記第ｎラインの末尾の前記光電変換素子画素の位置以外の場合は、前記レジスタに格納された前記光電変換素子画素の位置を、前記エッジとして選択する選択手段と、を含む、
   請求項２に記載のエッジ検出装置。
4. 前記エッジ検出手段には、
   前記第ｎ番目の電気信号群を構成する複数の前記電気信号と１対１に対応する複数の前記出力値、および、前記第ｎ＋１番目の電気信号群を構成する複数の前記電気信号と１対１に対応する複数の前記出力値とは並列に、最終段を示す第ｎ＋２番目の電気信号群を構成する複数の前記電気信号と１対１に対応する複数の前記出力値が入力され、
   前記エッジ検出手段は、
   前記第ｎラインに対する前記エッジの検出と、
   前記第ｎ＋１番目の電気信号群を構成する複数の前記電気信号、および、前記第ｎ＋２番目の電気信号群に含まれる前記所定数分の前記電気信号の各々と１対１に対応する複数の前記光電変換素子画素の集合を示す第ｎ＋１ラインに対する前記エッジの検出と、
   前記第ｎ＋２番目の電気信号群を構成する複数の電気信号と１対１に対応する複数の前記光電変換素子画素の集合を示す第ｎ＋２ラインに対する前記エッジの検出と、を並列に実行する、
   請求項３に記載のエッジ検出装置。
5. 前記レジスタは、前記第ｎラインに対応する第ｎレジスタと、前記第ｎ＋１ラインに対応する第ｎ＋１レジスタと、前記第ｎ＋２ラインに対応する第ｎ＋２レジスタとを含み、
   前記エッジ検出手段は、
   前記第ｎラインに対応する前記エッジの検出結果を前記第ｎレジスタに格納し、前記第ｎ＋１ラインに対応する前記エッジの検出結果を前記第ｎ＋１レジスタに格納し、前記第ｎ＋２ラインに対応する前記エッジの検出結果を前記第ｎ＋２レジスタに格納する、
   請求項４に記載のエッジ検出装置。
6. 前記選択手段は、
   前記第ｎラインの末尾の前記光電変換素子画素以外の前記光電変換素子画素の位置が前記第ｎレジスタに格納されている場合は、前記第ｎ＋１レジスタおよび前記第ｎ＋２レジスタに格納されている前記エッジの検出結果に関わらず、前記第ｎレジスタに格納されている前記光電変換素子画素の位置を、前記エッジとして選択する、
   請求項５に記載のエッジ検出装置。
7. 前記選択手段は、
   前記第ｎラインの末尾の前記光電変換素子画素の位置が前記第ｎレジスタに格納されている場合は、前記第ｎ＋１レジスタに格納されている前記エッジの検出結果を確認し、前記第ｎ＋１ラインの末尾の前記光電変換素子画素以外の前記光電変換素子画素の位置が前記第ｎ＋１レジスタに格納されている場合は、前記第ｎ＋１レジスタに格納された前記光電変換素子画素の位置を、前記第ｎ＋２レジスタに格納された前記エッジの検出結果に関わらず、前記エッジとして選択する、
   請求項６に記載のエッジ検出装置。
8. 前記選択手段は、
   前記第ｎ＋１ラインの末尾の前記光電変換素子画素の位置が前記第ｎ＋１レジスタに格納されている場合は、前記第ｎ＋２レジスタに格納されている前記エッジの検出結果を確認し、前記第ｎ＋２ラインの末尾の前記光電変換素子画素以外の前記光電変換素子画素の位置が前記第ｎ＋２レジスタに格納されている場合は、前記第ｎ＋２レジスタに格納されている前記光電変換素子画素の位置を、前記エッジとして選択する、
   請求項７に記載のエッジ検出装置。
9. 請求項１乃至８のうちの何れか１項に記載のエッジ検出装置を備える、
   画像形成装置。
10. 搬送される記録媒体のエッジを検出するエッジ検出方法であって、
    前記記録媒体の搬送方向と直交する方向に配置されるとともに、前記記録媒体に照射された光源の光のうち前記記録媒体で反射した光を電気信号に変換する複数の光電変換素子画素と１対１に対応する複数の前記電気信号を分割して得られる第ｎ（ｎ≧１）番目の電気信号群を構成する複数の前記電気信号と、第ｎ＋１番目の電気信号群を構成する複数の前記電気信号のうち先頭から数えて所定数分の前記電気信号とに基づいて、前記記録媒体のエッジを検出する検出ステップを含む、
    エッジ検出方法。

Images