JP2015093996A - スパッタリング方法 - Google Patents

Abstract

【課題】アモルファスの誘電体膜を成膜する場合にパーティクルの発生を効果的に抑制することができるスパッタリング方法を提供する。
【解決手段】基板Ｗと誘電体製のターゲット３とが配置される真空チャンバ１内にスパッタガスを導入し、ターゲットに電力投入して基板とターゲットとの間の空間にプラズマを形成し、１０ｍＴｏｒｒ以上の圧力でターゲットのスパッタ面３１をスパッタリングし、飛散したスパッタ粒子を基板に付着、堆積させて基板表面に誘電体膜を成膜する（第１工程）。成膜済みの基板をダミー基板と置換するか、または、成膜済みの基板とターゲットとの間に遮蔽部材５を進入させた後、真空チャンバ内の圧力を１０ｍＴｏｒｒより低くし、ターゲットのスパッタ面をスパッタリングすることにより、第１工程にてスパッタ面に付着した不純物を除去する（第２工程）。
【選択図】図１

Description

本発明は、スパッタリング方法に関し、より詳しくは、処理すべき基板の表面にアモルファスの誘電体膜を成膜するのに適したものに関する。

３次元ＮＡＮＤ型フラッシュメモリ等の半導体デバイスの製造工程において、処理すべき基板の表面にハードマスクとして誘電体膜を成膜することがあり、誘電体膜を量産性よく成膜するためにスパッタリング法（以下「スパッタ法」という）が用いられている（例えば、特許文献１参照）。このものでは、基板と誘電体製のターゲットとが配置される真空チャンバ内にスパッタガスを導入し、ターゲットに電力投入して基板とターゲットとの間の空間にプラズマを形成してターゲットのスパッタ面をスパッタし、飛散したスパッタ粒子を基板に付着、堆積させて誘電体膜を成膜する。

ここで、ハードマスク用の誘電体膜に対しては、アモルファス（非晶質）であることが要求される。上記スパッタ法を用いてアモルファスの誘電体膜を成膜するには、成膜時の基板温度を高くすることが考えられるが、これでは誘電体膜の表面粗さが大きくなるという問題がある。そこで、成膜時の真空チャンバ内の圧力を高く（例えば、１０ｍＴｏｒｒ以上）することで、成膜速度を遅くして成膜することが考えられる。然し、成膜時の圧力を高くすると、プラズマ密度が高くなるため、ターゲットに加わる熱負荷が大きくなる。一方、ターゲット材である誘電体の熱伝導率が低いため、ターゲットに入射した輻射熱は逃げ難く、ターゲットの高温となる部分に不純物が付着することが判明した。付着した不純物のターゲットに対する吸着力は弱いため、基板の処理枚数が多くなると、ターゲットから脱離した不純物が基板表面に堆積してパーティクルが増大し、半導体デバイスの歩留まりが低下する。

特開２００２−３８２６３号公報

本発明は、以上の点に鑑み、アモルファスの誘電体膜を成膜する場合にパーティクルの発生を効果的に抑制することができるスパッタリング方法を提供することをその課題とする。

上記課題を解決するために、本発明は、処理すべき基板と誘電体製のターゲットとが配置される真空チャンバ内にスパッタガスを導入し、ターゲットに電力投入して基板とターゲットとの間の空間にプラズマを形成し、１０ｍＴｏｒｒ以上の圧力でターゲットのスパッタ面をスパッタリングし、飛散したスパッタ粒子を基板に付着、堆積させて基板表面に誘電体膜を成膜する第１工程と、成膜済みの基板をダミー基板と置換するか、または、成膜済みの基板とターゲットとの間に遮蔽部材を進入させた後、真空チャンバ内の圧力を１０ｍＴｏｒｒより低くし、ターゲットのスパッタ面をスパッタリングすることにより、第１工程にてスパッタ面に付着した不純物を除去する第２工程とを含むことを特徴とする。尚、本発明において、第１工程で付着する不純物には、ターゲットの局所的な欠損によるものも含まれるものとする。

本発明によれば、第１工程にて、１０ｍＴｏｒｒ以上の圧力（上限は、誘電体膜を成膜可能な放電限界）でスパッタすることにより、低い成膜速度で誘電体膜が成膜されるため、基板表面にアモルファスの誘電体膜を形成できる。このスパッタ時、上述の如くプラズマ密度が高くなり、ターゲットの高温となる部分に不純物が付着する。そして、例えば、ターゲットへの積算電力投入時間が所定値（つまり、基板の積算処理枚数が所定枚数）に達すると、成膜済みの基板をダミー基板と置換するか、または、成膜済みの基板とターゲットとの間に遮蔽部材を進入させる。その後、真空チャンバ内の圧力を１０ｍＴｏｒｒより低くし、ターゲットのスパッタ面をスパッタリングすれば、第１工程にてスパッタ面に付着した不純物を除去できることが確認された。これにより、ターゲットから脱離した不純物が基板に付着することを防止できるため、パーティクルの発生を効果的に抑制することができる。尚、第２工程では、第１工程で成膜した誘電体膜よりも結晶性の高い誘電体膜がダミー基板あるいは遮蔽部材に形成される。

本発明において、第２工程のスパッタリングは、０．５ｍＴｏｒｒ〜２．０ｍＴｏｒｒの範囲内で行うことが好ましい。０．５ｍＴｏｒｒよりも低いと、異常放電が発生し易くなり、２．０ｍＴｏｒｒよりも高いと、不純物が露出してパーティクルが増大するという問題がある。

本発明の実施形態のスパッタリング方法を実施するスパッタリング装置を示す模式図。 実験結果を示す顕微鏡写真。 （ａ）及び（ｂ）は実験結果を示すグラフ。

以下、図面を参照して、本発明の実施形態のスパッタリング方法を実施するスパッタリング装置について、処理すべき基板Ｗの表面に誘電体膜たるアルミナ膜をスパッタにより成膜するものを例に説明する。尚、以下においては、「上」「下」といった方向を示す用語は、図１を基準とする。

図１を参照して、ＳＭは、スパッタリング装置であり、このスパッタリング装置ＳＭは、ロータリーポンプ、ターボ分子ポンプなどの真空排気手段Ｐを介して所定の真空度に保持できる真空チャンバ１を備える。真空チャンバ１の側壁には、マスフローコントローラ１０を介設したガス管１１が接続されており、図示省略のガス源からスパッタガスを真空チャンバ１内に導入できるようになっている。スパッタガスには、アルゴン等の希ガスだけでなく、反応性スパッタリングを行う場合には酸素ガスが含まれるものとする。

真空チャンバ１の底部には、基板ステージ２が配置されている。基板ステージ２は、図示省略する公知の静電チャックを有し、静電チャックの電極にチャック電源からチャック電圧を印加することで、基板ステージ２上に基板Ｗをその成膜面を上にして吸着保持できるようになっている。

真空チャンバ１の上壁に形成された開口には、スパッタ面３１が基板ステージ２を臨むようにターゲット３が配置されている。ターゲット３は、アルミナから成り、公知の方法により基板Ｗより一回り大きい外形となるように作製されている。ターゲット３の上面（図１中、スパッタ面３１と背向する面）には、スパッタリングによる成膜中、ターゲット３を冷却する銅製のバッキングプレート３２がインジウムやスズなどの熱伝導率が高い材料からなるボンディング材を介して接合され、バッキングプレート３２の下面外周部が絶縁部材Ｉを介して真空チャンバ１の上壁に取り付けられている。ターゲット３にはスパッタ電源Ｅが接続され、スパッタリング時、ターゲット３に負の電位を持つ交流電力を投入できるようになっている。尚、ターゲット３の上側に磁石ユニットを配置し、ターゲット３のスパッタ面３１の下方に、磁束（例えば、釣り合った閉ループのトンネル状の磁束）を発生させ、スパッタリング中、スパッタ面３１の下方で電離した電子及びスパッタリングにより生じた二次電子を捕捉してターゲット３から飛散したスパッタ粒子を効率よくイオン化するように構成してもよい。この場合、磁石ユニットとしては、公知構造を有するものを用いることができる。

真空チャンバ１内には、ターゲット３と基板Ｗとの間でこのターゲット３を臨む位置に進退自在なシャッタ板５が設けられ、ターゲット３のスパッタ面３１に析出した不純物を除去する場合に、シャッタ板５をターゲット３を臨む位置に進入させて、ターゲット３からのスパッタ粒子が基板ステージ２や基板Ｗに付着することを防止できるようになっている。シャッタ板５としては、公知構造を有するものを用いることができるため、ここでは、詳細な説明を省略する。例えば、真空チャンバ１の下壁を貫通する回転自在な回転軸をシャッタ板５に連結し、回転軸を真空チャンバ１外側に配置したモータにより回転させることで、シャッタ板５を回動自在に構成できる。この場合、シャッタ板５が、本発明の遮蔽部材を構成する。

真空チャンバ１底部で基板ステージ２の周囲には、金属製（例えば、アルミニウム製）の対向電極６が配置されている。対向電極６の表面には、下方にのびる孔６１が複数形成されており、ターゲット３からのスパッタ粒子が孔６１内部に付着しても対向電極６が接地電位に保たれるようになっている。上記スパッタリング装置ＳＭは、マイクロコンピュータやシーケンサ等を備えた公知の制御手段を有し、マスフローコントローラ１０、電源Ｅ及び真空排気手段Ｐの稼働、シャッタ板５を進退させるモータ駆動等を統括制御するようにしている。以下、上記スパッタリング装置ＳＭを用い、基板Ｗ表面にアルミナ膜を成膜する場合を例に、本発明の実施形態のスパッタリング方法について説明する。

先ず、シャッタ板５をターゲット３を臨む位置から退避させる。この状態で真空チャンバ１内を所定の真空度（例えば、２×１０^−７Ｔｏｒｒ）まで真空引きし、図外の搬送ロボットにより真空チャンバ１内に基板Ｗを搬送し、基板ステージ２に基板Ｗを受け渡し、静電吸着する。このとき、基板ステージ２に内蔵されたヒータ等により、基板Ｗを２２℃〜５００℃に加熱してもよい。次いで、スパッタガスたるアルゴンガスを所定流量（２００ｓｃｃｍ）で導入し、真空チャンバ１内の圧力を１０ｍＴｏｒｒ以上（例えば、１４ｍＴｏｒｒ）の圧力（上限は、アルミナ膜を成膜可能な放電限界）に制御し、電源Ｅからターゲット３に電力（例えば、１３．５６ＭＨｚ、４ｋＷの高周波電力）を投入することにより、真空チャンバ１内にプラズマを形成する。これにより、ターゲット３のスパッタ面３１がスパッタされ、飛散したスパッタ粒子を基板Ｗの表面に付着、堆積させてアルミナ膜をアモルファスで成膜する（第１工程）。

ここで、第１工程では、１０ｍＴｏｒｒ以上の高圧でスパッタされるため、プラズマ密度が高くなり、ターゲット３に加わる熱負荷が大きくなる。一方、ターゲット材であるアルミナは熱伝導率が低いため、ターゲット３に入射した輻射熱は逃げ難く、ターゲット３の高温となる部分に不純物が付着する。この不純物がターゲット３から脱離して基板Ｗに堆積すると、パーティクル等となって製品歩留まりの低下を招来する。そこで、例えば、電源Ｅからターゲット３への積算電力投入時間（積算電力）が所定値（例えば、１００秒×５枚）に達したとき、次の第２工程を行う。

第２工程では、図１に仮想線で示すように、ターゲット３と基板Ｗとの間にシャッタ板５を進入させ、この状態でターゲット３をスパッタする。スパッタ条件としては、第１工程よりも低圧の条件を用いる（投入電力は同じにすることができる）。即ち、真空チャンバ１内に導入するアルゴンガスの流量を５０ｓｃｃｍに減らし、真空チャンバ１内の圧力を１．６ｍＴｏｒｒに制御する。このように１０ｍＴｏｒｒよりも低い圧力でスパッタすることにより、第１工程にてスパッタ面３１に付着した不純物を除去できることが確認された（後述する実験参照）。尚、第２工程のスパッタは、０．５ｍＴｏｒｒ〜２．０ｍＴｏｒｒの範囲内で行うことが好ましい。０．５ｍＴｏｒｒよりも低いと、異常放電が発生し易くなり、２．０ｍＴｏｒｒよりも高いと、不純物が露出してパーティクルが増加するという問題がある。また、第２工程では、第１工程で成膜した誘電体膜よりも結晶性の高い誘電体膜がダミー基板あるいは遮蔽部材に形成される。

以上説明したように、アモルファスのアルミナ膜を成膜する第１工程にてスパッタ面に付着した不純物を、第２工程の低圧でのスパッタにより除去することができる。これにより、ターゲット３から脱離した不純物が基板Ｗに付着することを防止できるため、パーティクルの発生を効果的に抑制することができる。

次に、上記スパッタリング装置ＳＭを用い、本発明の効果を確認するために実験を行った。発明実験では、基板Ｗをφ３００ｍｍのシリコンウエハとし、ターゲット３としてφ４４０ｍｍのアルミナ製ターゲットを用いた。シャッタ板５を退避させた後、基板ステージ２により基板Ｗを保持し、真空チャンバ１内にスパッタガスとしてアルゴンガスを２００ｓｃｃｍの流量で導入し、真空チャンバ１内の圧力を１４ｍＴｏｒｒに制御し、電源Ｅからターゲット３に１３．５６ＭＨｚ、４ｋＷの高周波電力を投入してプラズマを形成し、ターゲット３を１００ｓｅｃスパッタして基板Ｗ表面にアルミナ膜を成膜した。成膜したものをＸＰＳ（Ｘ線光電子分光分析法）により分析した結果、アルミナ膜がアモルファスであることが確認された。このようなアルミナ膜の成膜を５枚の基板に対して連続して行った後、ターゲット３のスパッタ面を顕微鏡で観察したところ、図２に示す如く不純物が付着していることが確認された。そして、ターゲット３と基板Ｗの間にシャッタ板５を進入させ、アルゴンガスの流量を５０ｓｃｃｍに減らし、真空チャンバ１内の圧力を１．６ｍＴｏｒｒに制御してターゲット３を６０ｓｅｃスパッタした。このように、第１工程の積算電力投入時間が５００ｓｅｃ（１００ｓｅｃ×５枚）毎に第２工程を実施するようにし、そのときの０．５μｍ以下のサイズのパーティクル数の推移を観察したところ、図３（ａ）に示すようにパーティクル数が１００個以下で安定することが確認された。それに対し、第２工程を実施しない場合には、図３（ｂ）に示すようにパーティクル数が大きく変動し、多いときには５００個程度に達することが確認された。同様に、０．５μｍ以上のサイズのパーティクル数についても観察したところ、第２工程を実施した場合には５０個以下で安定していたのに対し、第２工程を実施しない場合には大きく変動し、多いときには２００個程度に達することが確認された。従って、第２工程を実施することにより、第１工程にてスパッタ面に付着した不純物を除去でき、その結果、パーティクルの発生を効果的に抑制できることが判った。

なお、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態では、成膜済みの基板Ｗとターゲット３との間にシャッタ板５を進入させた後に低圧でのスパッタを行う場合を例に説明したが、成膜済みの基板Ｗをダミー基板と置換した後に低圧でのスパッタを行うようにしてもよい。この場合、シャッタ板５及びその駆動機構が不要となり設備コストを低減できる。また、上記実施形態では、アルミナ膜を成膜する場合を例に説明したが、他の誘電体膜を成膜する場合にも本発明を適用することができる。

Ｗ…基板、１…真空チャンバ、３…ターゲット、３１…スパッタ面、５…シャッタ板（遮蔽部材）。

Claims (2)

1. 処理すべき基板と誘電体製のターゲットとが配置される真空チャンバ内にスパッタガスを導入し、ターゲットに電力投入して基板とターゲットとの間の空間にプラズマを形成し、１０ｍＴｏｒｒ以上の圧力でターゲットのスパッタ面をスパッタリングし、飛散したスパッタ粒子を基板に付着、堆積させて基板表面に誘電体膜を成膜する第１工程と、
   成膜済みの基板をダミー基板と置換するか、または、成膜済みの基板とターゲットとの間に遮蔽部材を進入させた後、真空チャンバ内の圧力を１０ｍＴｏｒｒより低くし、ターゲットのスパッタ面をスパッタリングすることにより、第１工程にてスパッタ面に付着した不純物を除去する第２工程とを含むことを特徴とするスパッタリング方法。
2. 第２工程のスパッタリングは、０．５ｍＴｏｒｒ〜２．０ｍＴｏｒｒの範囲内で行うことを特徴とする請求項１記載のスパッタリング方法。