JP2015090353A5

JP2015090353A5 -

Info

Publication number: JP2015090353A5
Application number: JP2013231343A
Authority: JP
Filing date: 2013-11-07
Publication date: 2016-12-22
Anticipated expiration: 2033-11-07

Description

本発明の一態様では、レギュレーター回路が、電源端子からの電源電圧を降圧する電圧調整を行い、レギュレート電源電圧を駆動回路及び検出回路に供給する。駆動回路及び検出回路は、レギュレーター回路から供給されたレギュレート電源電圧を動作電源電圧として動作する。一方、バッファー回路には、電源端子からの電源電圧が供給されると共に駆動回路からの駆動信号が入力される。そしてバッファー回路は、駆動信号の振幅を増加させた増幅駆動信号を出力して物理量トランスデューサーを駆動する。このように、駆動回路及び検出回路を、レギュレーター回路により電圧調整されたレギュレート電源電圧により動作させれば、電源電圧変動による検出性能の低下等の事態を抑制でき、検出装置の検出性能の向上等を図れる。一方、バッファー回路については、レギュレート電源電圧ではなく電源電圧により動作させることで、駆動回路からの駆動信号の振幅を増加させた増幅駆動信号を物理量トランスデューサーに出力できるようになるため、起動時間の短縮と検出性能の向上等とを両立して実現することが可能になる。

ＯＴＡ回路３６は例えば入力電圧に比例（略比例）した電流を出力する回路であり、ＯＴＡ回路３６でのトランスコンダクタンスをＧｍとした場合に、Ｇｍを比例定数として入力電圧信号ＤＶを電流信号ＤＡに変換する。そしてＯＴＡ回路３６のトランスコンダクタンスＧｍは、積分器４４からの制御電圧ＤＳにより設定されるため、ＯＴＡ回路３６は、制御電圧ＤＳに応じたトランスコンダクタンスＧｍで入力電圧信号ＤＶを電流信号ＤＡに変換することになる。そして、Ｉ／Ｖ変換回路３９（ＩＶ２）は、ＯＴＡ回路３６からの電流信号ＤＡを電圧信号に変換して、駆動信号ＤＱとして出力する。従って、結局、駆動信号出力回路５０は、制御電圧ＤＳに応じたゲインで入力電圧信号ＤＶを増幅して、駆動信号ＤＱを出力することになる。

図１３では、制御電圧ＤＳ＝０．９Ｖである場合には、トランジスターＴＡ３のソース電圧は０．５Ｖ程度になるため、抵抗素子ＲＡには１０μＡの電流が流れる。従って、制御電流としてＩＤＳ＝１０μＡの電流が流れるようになる。この制御電流ＩＤＳにより、差動部３８には、バイアス電流としてＩＢＳ＝１０μＡの電流が流れるようになる。そして、このようにバイアス電流ＩＢＳを設定することで、ＯＴＡ回路３６は、±５μＡの正弦波の電流信号ＤＡを出力できるようになる。

Claims

物理量トランスデューサーからのフィードバック信号を受けて、前記物理量トランスデューサーを駆動する駆動回路と、
前記物理量トランスデューサーからの検出信号を受けて、所望信号を検出する検出回路と、
電源電圧が入力される電源端子と、
前記電源端子からの前記電源電圧を降圧する電圧調整を行い、前記電圧調整により得られたレギュレート電源電圧を、動作電源電圧として前記駆動回路及び前記検出回路に供給するレギュレーター回路と、
前記電源電圧が供給され、前記駆動回路からの駆動信号を受けて、前記駆動信号の振幅を増加させた増幅駆動信号を前記物理量トランスデューサーに出力するバッファー回路と、
を含むことを特徴とする検出装置。
請求項１に記載の検出装置において、
第１のモードでは、前記バッファー回路からの前記増幅駆動信号を前記物理量トランスデューサーに出力し、
第２のモードでは、前記駆動回路からの前記駆動信号を前記物理量トランスデューサーに出力することを特徴とする検出装置。
請求項２に記載の検出装置において、
前記物理量トランスデューサーは振動子であり、
前記振動子の発振の起動期間では、前記第１のモードに設定されて、前記バッファー回路からの前記増幅駆動信号を前記振動子に出力することを特徴とする検出装置。
請求項３に記載の検出装置において、
前記起動期間が終了し、前記振動子が定常発振状態になった後で、前記第２のモードに設定されており、前記駆動回路からの前記駆動信号を前記振動子に出力していることを特徴とする検出装置。
請求項１乃至４のいずれか一項に記載の検出装置において、
前記バッファー回路は、
非反転入力端子に前記駆動回路からの前記駆動信号が入力される演算増幅器と、
前記演算増幅器の出力ノードと低電位側電源のノードとの間に直列に設けられる第１の抵抗素子及び第２の抵抗素子と、
を有し、
前記第１の抵抗素子と前記第２の抵抗素子の接続ノードが前記演算増幅器の反転入力端子に接続されることを特徴とする検出装置。
請求項１乃至５のいずれか一項に記載の検出装置において、
前記駆動回路及び前記検出回路は、第１の耐圧のトランジスターにより構成され、
前記バッファー回路は、前記第１の耐圧よりも高耐圧の第２の耐圧のトランジスターにより構成されることを特徴とする検出装置。
請求項１乃至６のいずれか一項に記載の検出装置において、
前記物理量トランスデューサーは振動子であり、
前記駆動回路は、
前記フィードバック信号を受けて、電流−電圧変換を行う電流−電圧変換回路と、
前記電流−電圧変換回路による電流−電圧変換後の入力電圧信号を増幅して、正弦波の前記駆動信号を出力する駆動信号出力回路と、
前記入力電圧信号に基づいて、前記駆動信号出力回路での前記駆動信号の増幅のゲインを制御するゲイン制御回路と、
を有し、
前記電流−電圧変換回路の電流−電圧変換用の抵抗をＲＩとし、前記駆動信号出力回路と前記バッファー回路とによる駆動信号の増幅のゲインをＫとし、前記振動子の基本波モードでの等価直列抵抗をＲとした場合に、前記ゲイン制御回路は、Ｋ×ＲＩ＝Ｒとなるようにゲイン制御を行うことを特徴とする検出装置。
請求項７に記載の検出装置において、
前記駆動信号出力回路は、
前記ゲイン制御回路からの制御電圧によってトランスコンダクタンスが設定されて、前記入力電圧信号を電流信号に変換するＯＴＡ（Operational Transconductance Amplifier）回路と、
前記ＯＴＡ回路からの前記電流信号の電流−電圧変換を行い、前記駆動信号を出力する第２の電流−電圧変換回路と、
を有することを特徴とする検出装置。
請求項８に記載の検出装置において、
前記ＯＴＡ回路は、
前記ゲイン制御回路からの前記制御電圧を制御電流に変換する電圧−電流変換回路と、
前記制御電流により設定されるバイアス電流がバイアス電流源に流れ、第１の差動入力端子にアナログ基準電圧が入力され、第２の差動入力端子に前記入力電圧信号が入力され、前記電流信号を前記第２の電流−電圧変換回路に出力する差動部と、
を有することを特徴とする検出装置。
請求項１乃至９のいずれか一項に記載の検出装置において、
第２の物理量トランスデューサーからの第２のフィードバック信号を受けて、前記第２の物理量トランスデューサーを駆動する第２の駆動回路と、
前記第２の物理量トランスデューサーからの第２の検出信号を受けて、所望信号を検出する第２の検出回路と、
前記電源端子からの前記電源電圧を降圧する電圧調整を行い、前記電圧調整により得られた第２のレギュレート電源電圧を前記第２の駆動回路及び前記第２の検出回路に供給する第２のレギュレーター回路と、
前記電源電圧が供給され、前記第２の駆動回路からの第２の駆動信号を受けて、前記第２の駆動信号の振幅を増加させた第２の増幅駆動信号を前記第２の物理量トランスデューサーに出力する第２のバッファー回路と、
を含むことを特徴とする検出装置。
請求項１０に記載の検出装置において、
第１のモードでは、前記バッファー回路からの前記増幅駆動信号を前記物理量トランスデューサーに出力し、前記第２のバッファー回路からの前記第２の増幅駆動信号を前記第２の物理量トランスデューサーに出力し、
第２のモードでは、前記駆動回路からの前記駆動信号を前記物理量トランスデューサーに出力し、前記第２の駆動回路からの前記第２の駆動信号を前記第２の物理量トランスデューサーに出力することを特徴とする検出装置。
請求項１０又は１１に記載の検出装置において、
前記物理量トランスデューサーは、第１の軸回りでの回転角速度を検出するための振動子あり、
前記第２の物理量トランスデューサーは、第２の軸回りでの回転角速度を検出するための振動子であることを特徴とする検出装置。
請求項１乃至１２のいずれか一項に記載の検出装置と、
前記物理量トランスデューサーと、
を含むことを特徴とするセンサー。
請求項１乃至１２のいずれか一項に記載の検出装置を含むことを特徴とする電子機器。
請求項１乃至１２のいずれか一項に記載の検出装置を含むことを特徴とする移動体。