JP6629562B2 - オーディオ回路、それを用いた電子機器 - Google Patents

オーディオ回路、それを用いた電子機器 Download PDF

Info

Publication number
JP6629562B2
JP6629562B2 JP2015203166A JP2015203166A JP6629562B2 JP 6629562 B2 JP6629562 B2 JP 6629562B2 JP 2015203166 A JP2015203166 A JP 2015203166A JP 2015203166 A JP2015203166 A JP 2015203166A JP 6629562 B2 JP6629562 B2 JP 6629562B2
Authority
JP
Japan
Prior art keywords
audio
circuit
amplifier
voltage
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015203166A
Other languages
English (en)
Other versions
JP2017076878A (ja
Inventor
弘嗣 江籠
弘嗣 江籠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2015203166A priority Critical patent/JP6629562B2/ja
Priority to US15/292,571 priority patent/US10110179B2/en
Publication of JP2017076878A publication Critical patent/JP2017076878A/ja
Application granted granted Critical
Publication of JP6629562B2 publication Critical patent/JP6629562B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216Continuous control
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/307Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34Negative-feedback-circuit arrangements with or without positive feedback
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/187Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only in integrated circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022CMOS common source output SEPP amplifiers
    • H03F3/3028CMOS common source output SEPP amplifiers with symmetrical driving of the end stage
    • H03F3/303CMOS common source output SEPP amplifiers with symmetrical driving of the end stage using opamps as driving stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04RLOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00Circuits for transducers, loudspeakers or microphones
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/03Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/129Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/504Indexing scheme relating to amplifiers the supply voltage or current being continuously controlled by a controlling signal, e.g. the controlling signal of a transistor implemented as variable resistor in a supply path for, an IC-block showed amplifier
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04RLOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R5/00Stereophonic arrangements
    • H04R5/04Circuit arrangements, e.g. for selective connection of amplifier inputs/outputs to loudspeakers, for loudspeaker detection, or for adaptation of settings to personal preferences or hearing impairments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Description

本発明は、オーディオ回路に関する。
ヘッドホンやスピーカなどの電気音響変換素子を駆動するために、オーディオアンプが用いられる。図1は、本発明者が検討したオーディオ回路の回路図である。オーディオ回路100rは、オーディオアンプ10を備える。オーディオアンプ10は、アナログオーディオ信号(入力電圧ともいう)VINを増幅し、出力端子OUTに接続される電気音響変換素子202に出力電圧VOUTを供給する。
図1のオーディオアンプ10は、抵抗R11,R12およびオペアンプ12を含む反転アンプであり、入力電圧VINを反転増幅する。入力電圧VINは、DC成分VDCとAC成分(オーディオ成分)VACの合計である。説明の簡潔化と理解の容易化のため、VDC=0とし、したがってオーディオ信号VINは、0Vを中心として正負に変化するものとする。オペアンプ12の非反転入力端子にはバイアス電圧V=0Vが与えられ、オペアンプ12が入力オフセット電圧VOFSを有しない理想オペアンプであるとき、出力電圧VOUTは式(1)で与えられる。
OUT=−R12/R11×VIN …(1)
現実的なオペアンプ12は、入力オフセット電圧VOFSを有しており、このときの出力電圧VOUTは、式(2)で与えられる。
OUT=−VOFS−R12/R11×(VIN+VOFS) …(2)
したがってオーディオ回路100rの起動時において、入力電圧VINがゼロすなわち無音状態であったとしても、出力電圧VOUTは−VOFS−R12/R11×VOFSに向かって変化するため、電気音響変換素子202からノイズ(ポップノイズともいう)が出力される。
特開2008−278117号公報
このポップノイズを抑制するために、製造工程において、オペアンプのオフセット電圧VOFSを、レーザトリミングなどの調節手段によりゼロに近づけるアプローチが考えられる。たとえばオペアンプ12に関して、差動入力段のバイアス電流を可変に構成しておき、レーザトリミングによりオフセット電圧VOFSをゼロとするものである。
一般的にはトリミング工程は、組み立て工程の前に行われるが、オペアンプのオフセット電圧VOFSは、LSIのパッケージの応力によって変化しうる。したがって組み立て工程前のウェーハ上でオフセット電圧をゼロとしても、パッケージ後においては非ゼロのオフセット電圧が現れ、したがってポップノイズが発生しうる。
またオフセット電圧VOFSは、オペアンプに供給される電源電圧に依存する。したがってトリミング工程において供給した電源電圧と、実使用における電源電圧が異なる場合、実使用においてオフセット電圧が現れ、したがってポップノイズが発生しうる。
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、ポップノイズを抑制したオーディオ回路の提供にある。
本発明のある態様は、オーディオ回路に関する。オーディオ回路は、オーディオアンプと、キャリブレーションモードにおいて、オーディオアンプのオフセット電圧をキャンセルするキャリブレーション回路と、を備える。オーディオアンプは、オペアンプと、オペアンプの出力段のレプリカと、通常モードにおいてオペアンプの出力信号をオペアンプの入力側にフィードバックし、キャリブレーションモードにおいてレプリカの出力信号をオペアンプの入力側にフィードバックするフィードバック回路と、を含む。キャリブレーション回路は、制御信号にしたがってオーディオアンプのオフセットを変化させる調節回路と、キャリブレーションモードにおいてオーディオアンプに所定電圧を入力した状態で、レプリカの出力信号が所定の目標範囲に含まれるように、制御信号を調節する制御回路と、キャリブレーションモードにおいて最終的に得られた制御信号を保持するレジスタと、を備える。
オペアンプの出力段のレプリカを設け、それを利用することにより、信号変化をオーディオ回路の出力端子に伝えることなく、キャリブレーションが可能となる。これにより、オーディオ回路がセットに組み込まれた状態で、オーディオ信号の再生に先立ってノイズを発生させずにキャリブレーションが可能となる。またセットに組み込まれた状態でのキャリブレーションにより、パッケージによる応力の影響や、電源電圧の影響を排除でき、レーザトリミングによるオフセットキャンセルに比べて、よりポップノイズを抑制できる。
オーディオアンプは反転アンプであってもよい。調節回路は、オペアンプの非反転入力端子の基準電圧を変化させてもよい。
オーディオアンプは非反転アンプであってもよい。フィードバック回路は、基準電圧とオペアンプまたはレプリカの出力信号を所定の分圧比で分圧して得られる電圧を、オペアンプの非反転入力端子に出力してもよい。調節回路は、基準電圧を変化させてもよい。
調節回路は、所定電圧を分圧することにより基準電圧を生成し、調節回路の分圧比は制御信号に応じて可変であってもよい。
調節回路は、制御信号をアナログの基準電圧に変換するD/Aコンバータを含んでもよい。
調節回路は、制御信号にもとづき、オペアンプの差動入力段のバイアス電流を変化させてもよい。
制御回路は、レプリカの出力信号を、所定の目標範囲を規定するしきい値電圧と比較するコンパレータと、コンパレータの出力の変化を検出するまで、制御信号をスイープするシーケンサと、を含んでもよい。
キャリブレーション回路は、オーディオ回路の電源投入時に、キャリブレーションモードにセットされてもよい。
オーディオ回路は、ひとつの半導体基板上に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
本発明の別の態様は、電子機器に関する。電子機器は、上述のいずれかのオーディオ回路を備える。
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
本発明に係るオーディオ回路によれば、ポップノイズを抑制できる。
本発明者が検討したオーディオ回路の回路図である。 実施の形態に係るオーディオ回路を備えるオーディオシステムの回路図である。 オーディオアンプの好ましい構成例を示す回路図である。 図2のオーディオ回路のキャリブレーションモードの動作波形図である。 図2のオーディオ回路の具体的な構成例を示す回路図である。 第1変形例に係るオーディオアンプの回路図である。 図7(a)〜(c)は、図5の調節回路の変形例を示す回路図である。 調節回路の別の変形例を示す回路図である。 電子機器の斜視図である。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
図2は、実施の形態に係るオーディオ回路100を備えるオーディオシステム200の回路図である。オーディオシステム200は、電気音響変換素子202およびオーディオ回路100を備える。電気音響変換素子202は、ヘッドホンやスピーカなどである。オーディオシステム200は、出力カップリングコンデンサレス形式であり、オーディオ回路100の出力(OUT)端子と電気音響変換素子202は、DCブロックキャパシタを介さずに接続される。
オーディオ回路100は、ひとつの半導体基板に集積化された機能IC(Integrated Circuit)であり、主として、オーディオアンプ10およびキャリブレーション回路30を備える。オーディオアンプ10は、通常動作時において、図示しない前段の回路から、アナログオーディオ信号(入力電圧ともいう)VINを受け、それを増幅して電気音響変換素子202に供給する。
オーディオアンプ10は、オペアンプ12、レプリカ16、フィードバック回路18を含む。オペアンプ12は、差動入力段13と、出力段14を含む。それらの間に、増幅段が設けられる場合もあるが、ここでは省略する。レプリカ16はオペアンプ12の出力段14と同一回路形式を有する。レプリカ16のサイズは、出力段14に比べて小さく設計される。出力段14とレプリカ16は、半導体基板上において隣接配置し、ペア性を高めることが望ましい。
オーディオ回路100は、通常のオーディオ再生時において、通常モードにセットされ、オーディオアンプ10のキャリブレーションにあたり、キャリブレーションモードにセットされる。図2のモード(MODE)信号は、モードを指示する信号であり、後述するセレクタ20および11は、MODE信号に応じて制御される。
オーディオアンプ10は、(i)通常モードにおいてオペアンプ12の出力信号VOUTをオペアンプ12の入力側にフィードバックし、(ii)キャリブレーションモードにおいてレプリカ16の出力信号(検出信号ともいう)Vをオペアンプ12の入力側にフィードバックする。
本実施の形態においてオーディオアンプ10は反転アンプであり、フィードバック回路18は、抵抗R11,R12およびセレクタ20を含む。抵抗R11は、オーディオアンプ10の入力端子INと、オペアンプ12の反転入力端子(−)の間に設けられ、抵抗R12は、オペアンプ12の出力端子(OUT)と反転入力端子(−)の間に設けられる。オペアンプ12の非反転入力端子(+)には、基準電圧Vが入力される。出力カップリングコンデンサレス方式では、無音状態においてOUT端子の電圧VOUTをゼロとする必要があり、したがって基準電圧Vは、オーディオ信号VINのDC成分にマッチするように定められる。
フィードバック回路18は、出力電圧VOUTと入力電圧VINを所定の分圧比で分圧して得られる電圧を、オペアンプ12の反転入力端子にフィードバックする。分圧比は、抵抗R11,R12で定まる。
本実施の形態では理解の容易化のため、オーディオ信号VINのDC成分は0Vであるものとする。このとき基準電圧Vも、原則として0Vとなる。なお後述のキャリブレーションにおいて基準電圧Vが調節される場合があり、この場合、基準電圧Vは0Vを含む範囲で調節される。
キャリブレーション回路30は、キャリブレーションモードにおいて、オーディオアンプ10のオフセット電圧をキャンセルする。オーディオアンプ10のオフセット電圧をキャンセルするとは、その出力電圧VOUTに、オペアンプ12のオフセット電圧VOFSの影響が現れないようにすることを意味する。
キャリブレーション回路30は、調節回路32、制御回路34、レジスタ36を備える。調節回路32は、制御信号S1にしたがってオーディオアンプ10のオフセット量を変化させる。
キャリブレーションモードにおいてオーディオアンプ10に所定電圧VSGが入力される。セレクタ11は、キャリブレーションモードにおいて所定電圧VSGを、通常モードにおいてオーディオ信号VINを選択し、オーディオアンプ10に入力する。
キャリブレーション回路30は、キャリブレーションモードにおいて、レプリカ16の出力である検出信号Vが所定の目標範囲に含まれるように、制御信号S1を調節する。所定の目標範囲は、オーディオアンプ10のオフセットがキャンセルされた状態において、検出信号Vが取り得べき理想値にもとづいて設定される。具体的にはVSG=0Vとした場合、そのときの検出信号Vの理想値は0Vであり、したがって目標範囲VTGTは0V近傍に設定される。たとえば制御回路34は、制御信号S1をスキャンし、検出信号Vが目標範囲VTGTに含まれると、スキャンを停止してもよい。
レジスタ36は、キャリブレーションモードにおいて最終的に得られた制御信号S1を保持する。通常モードにおいては、レジスタ36に格納される制御信号S2が、調節回路32に入力される。
図3は、図2のオーディオアンプ10の好ましい構成例を示す回路図である。この構成例では、オーディオアンプ10にはミュート回路40がさらに設けられる。ミュート回路40は、通常モードにおいて、出力段14を構成するトランジスタM1,M2に、差動入力段13からの信号を入力し、レプリカ16を構成するトランジスタM3,M4をオフ状態に固定する。またミュート回路40は、キャリブレーションモードにおいて、出力段14を構成するトランジスタM1,M2をオフ状態に固定し、レプリカ16を構成するトランジスタM3,M4に差動入力段13からの信号を入力する。
たとえばミュート回路40は、スイッチSW1〜SW4を含んでもよい。スイッチSW1は、トランジスタM1のゲートを、そのソースを接続する状態と、差動入力段13の出力と接続する状態が切り替え可能である。スイッチSW2は、トランジスタM2のゲートを、そのソースを接続する状態と、差動入力段13の出力と接続する状態が切り替え可能である。スイッチSW3,SW4を同様である。ミュート回路40を設けることで、キャリブレーション中に、電気音響変換素子202からノイズが出力されるのを防止できる。
ミュート回路40の構成は、図3のそれには限定されず、キャリブレーションモードの間、出力段14のトランジスタM1,M2が、差動入力段13の出力に応じて動作しないように構成すればよい。あるいはミュート回路40は、キャリブレーションモードの間に、出力段14の出力端子(トランジスタM1,M2の接続ノード)と、オーディオアンプ10の出力端子OUTの間を遮断するように構成されてもよい。
以上がオーディオ回路100の構成である。続いてその動作を説明する。図4は、図2のオーディオ回路100のキャリブレーションモードの動作波形図である。オーディオ回路100の電源が投入されると、キャリブレーションモードにセットされる。制御回路34は、検出信号Vを監視しながら、制御信号S1の値を、ステップ状に変化させる。制御信号S1をステップ状に変化させると、それに応じてオーディオアンプ10のオフセット量が変化するため、検出電圧Vもステップ状に変化する。そして検出電圧Vが目標範囲VTGTに入ると、そのときの制御信号S1を、レジスタ36に格納する。
キャリブレーションが完了すると、通常モードに移行する。通常モードでは、調節回路32にはレジスタ36の制御信号S2が供給される。オーディオアンプ10は、キャリブレーションされた状態で起動することができるため、電気音響変換素子202からのポップノイズを抑制できる。
以上がオーディオ回路100の動作である。
一般的なオペアンプに関して、製造バラツキによるオフセット電圧に対しては、差動入力段13の素子ミスマッチや、帰還抵抗の素子ミスマッチが支配的であり、出力段14は、ほとんどオフセット電圧に影響を与えない。したがって、出力段14のレプリカ16を用いて生成される検出電圧Vには、出力段14を用いて生成される出力信号VOUTと実質的に等しいオフセット成分が含まれている。
このオーディオ回路100によれば、オペアンプ12の出力段14のレプリカ16を設け、それを利用してキャリブレーションを行っており、出力段14の出力信号VOUTはキャリブレーションに際して変化しない。これにより、OUT端子の電位を一定に保ちつつ、すなわち電気音響変換素子202からノイズを発生させることなく、オーディオアンプ10のキャリブレーションが可能となる。
また、オペアンプ12のオフセット電圧は、出力段のトランジスタサイズの影響を受けず、またレプリカ16には、電気音響変換素子202のような軽い負荷(数Ω〜数十Ω)を駆動する能力は要求されない。このことからレプリカ16は、出力段14に対して十分に小さく構成することができる。
また、制御回路34は、簡単なシーケンサ(カウンタ)と電圧比較回路で構成することができるため、その回路面積も十分に小さくできる。また、検出信号Vを生成するのに際し、ローパスフィルタなどを必要としない。したがってレプリカ16およびキャリブレーション回路30を設けたことによる回路面積の増加は微小であり、オーディオ回路100のコストを維持しつつ、キャリブレーション機能を提供できる。
実施の形態において、キャリブレーションは、オーディオ回路100がセットに組み込まれた状態で行われる。セットに組み込まれた状態でのキャリブレーションにより、パッケージによる応力の影響や、電源電圧の影響を排除でき、レーザトリミングによるオフセットキャンセルに比べて、よりポップノイズを抑制できる。
本発明は、図2のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例を説明する。
図5は、図2のオーディオ回路100の具体的な構成例100aを示す回路図である。このオーディオ回路100aにおいて、調節回路32aは、オペアンプ12の非反転入力端子の基準電圧Vを変化させ、オーディオアンプ10のオフセットを変化させる。図5あるいは図6においてもミュート回路40を追加することが望ましい。
たとえば調節回路32aは、所定電圧VSGを分圧することにより基準電圧Vを生成する。調節回路32の分圧比は制御信号S1に応じて可変である。たとえば調節回路32aは、直接に接続される抵抗R21、R22を含み、それらの少なくとも一方は、可変抵抗である。
制御回路34は、コンパレータ38およびシーケンサ39を含む。コンパレータ38は、レプリカ16からの検出信号Vを、所定の目標範囲VTGTを規定するしきい値電圧VTHと比較する。オフセット電圧のキャリブレーションには、コンパレータ38に、数mVあるいはサブmVの高い精度が要求される。そこでコンパレータ38は、スイッチドキャパシタコンパレータで構成することが望ましい。コンパレータ38は、ウィンドウコンパレータであってもよい。
シーケンサ39は、コンパレータ38の出力S3の変化を検出するまで、制御信号S1をスイープする。制御信号S1が変化すると、抵抗R22の抵抗値が変化し、したがって基準電圧Vがスイープされる。そして基準電圧Vがオペアンプ12の入力オフセット電圧と一致すると、検出電圧Vが目標範囲VTGTに含まれ、コンパレータ38の出力S3が変化する。シーケンサ39は、出力S3の変化を検出した時点で、スイープを停止し、そのときの制御信号S1の値をレジスタ36に格納する。この構成によれば、キャリブレーション回路30aを小型に構成できる。
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
(第1変形例)
実施の形態では、オーディオアンプ10を反転アンプとしたが、非反転アンプにも本発明は適用可能である。図6は、第1変形例に係るオーディオアンプ10bの回路図である。フィードバック回路18bは、基準電圧Vとオペアンプ12(またはレプリカ16)の出力信号VOUT(V)を所定の分圧比で分圧して得られる電圧を、オペアンプ12の非反転入力端子に出力する。フィードバック回路18bは、抵抗R13,R14を含んでもよい。オーディオアンプ10bはボルテージフォロア(バッファ)であってもよく、この場合、抵抗R13をショートし、抵抗R14を省略してもよい。
図6のオーディオアンプ10bのオフセット量を変化させるために、調節回路32は、基準電圧Vを変化させてもよい。基準電圧Vの生成は、図5のキャリブレーション回路30aを用いることができる。
あるいは図6のオーディオアンプ10bのオフセット量を変化させるために、抵抗R13,R14の少なくとも一方を、制御信号S1にもとづく可変抵抗としてもよい。
(第2変形例)
図7(a)〜(c)は、図5の調節回路32の変形例を示す回路図である。図7(a)の調節回路32は、定電流源CS1と、可変抵抗R31を含む。定電流源CS1は、可変抵抗R31に定電流Iを供給する。可変抵抗R31の電圧降下が基準電圧Vとしてオーディオアンプ10に供給される。
図7(b)の調節回路32は、可変電流源CS2と、固定抵抗R32を含む。可変電流源CS2は、固定抵抗R32に、制御信号S1に応じた可変電流Iを供給する。固定抵抗R32の電圧降下が基準電圧Vとしてオーディオアンプ10に供給される。可変電流源CS2は、電流DACと把握することもできる。
図7(c)の調節回路32は、制御信号S1をアナログの基準電圧Vに変換するD/Aコンバータ33を含む。図7(a)、(b)の調節回路32は、広義のD/Aコンバータ33に含まれうる。
図7(a)〜(c)の調節回路32は、図6のオーディオアンプ10bと組み合わせてもよい。
(第3変形例)
図8は、調節回路32の別の変形例を示す回路図である。この調節回路32は、制御信号S1にもとづき、オペアンプ12の差動入力段13のバイアス電流を変化させる。制御回路34は、可変電流源である第1電流源CS31、第2電流源CS32を含み、それらが生成する補正電流IS1、IS2の量は、制御信号S1に応じて制御可能となっている。補正電流IS1、IS2を適切に調節することで、オフセット電圧をゼロに近づけることができる。図8の調節回路32は、図6のオーディオアンプ10bと組み合わせてもよい。
(第4変形例)
実施の形態では、キャリブレーション対象のオーディオアンプ10が最終段のパワーアンプであるものとして説明したが、本発明はそれに限定されない。パワーアンプの前段に、プリアンプが設けられる場合、プリアンプのオフセットをキャリブレーションの対象としてもよい。あるいはパワーアンプの前段に、アナログボリューム回路が設けられる場合、アナログボリューム回路のオフセットをキャリブレーションの対象としてもよい。当業者によれば、具体的な回路図を示すまでもなく、図2のパワーアンプに関する構成を、プリアンプやアナログボリューム回路に展開することができよう。
(第5変形例)
実施の形態では、オーディオ信号VINのDCレベルがゼロの場合を説明したが、非ゼロ(たとえば電源電圧VDDの中点VDD/2)であってもよい。またオーディオ回路100のOUT端子と電気音響変換素子202の間には、出力カップリングコンデンサが設けられてもよい。
(用途)
最後に、オーディオ回路100の用途を説明する。オーディオ回路100を用いたオーディオシステム200は、ポータブルオーディオプレイヤ、スマートホンやタブレットPC、デジタルカメラなどの電子機器に好適である。図9は、電子機器500の斜視図である。電子機器500は、ヘッドホンジャック502を備える。ヘッドホンジャック502には、電気音響変換素子202であるヘッドホンのプラグ204が着脱可能に挿入される。オーディオ回路100はヘッドホンを駆動するパワーアンプICであり、電子機器500に内蔵される。なお、なおオーディオ回路100のオーディオアンプ10は、図示しない別のオーディオ信号処理回路からのオーディオ信号VINを受けてもよい。あるいはオーディオ回路100は、パワーアンプであるオーディオアンプ10に加えて、その前段のボリューム回路やプリアンプなどのアナログ回路を含んでもよい。さらにはデジタルオーディオ信号にさまざまな信号処理を施すDSP(Digital Signal Processor)およびデジタルオーディオ信号をアナログオーディオ信号に変換するD/Aコンバータを内蔵してもよい。
そのほかオーディオ回路100は、車載用オーディオシステムや、据え置き型のオーディオ再生装置などにも利用することができる。
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
100…オーディオ回路、202…電気音響変換素子、10…オーディオアンプ、11…セレクタ、12…オペアンプ、13…差動入力段、14…出力段、16…レプリカ、18…フィードバック回路、20…セレクタ、30…キャリブレーション回路、32…調節回路、34…制御回路、36…レジスタ、38…コンパレータ、39…シーケンサ、200…オーディオシステム。

Claims (13)

  1. オペアンプ、前記オペアンプの出力段のレプリカ、および通常モードにおいて前記オペアンプの出力信号を前記オペアンプの入力側にフィードバックし、キャリブレーションモードにおいて前記レプリカの出力信号を前記オペアンプの入力側にフィードバックするフィードバック回路を含むオーディオアンプと、
    前記キャリブレーションモードにおいて、前記オーディオアンプのオフセット電圧をキャンセルするキャリブレーション回路と、
    を備え、
    前記キャリブレーション回路は、
    制御信号にしたがって前記オーディオアンプのオフセットを変化させる調節回路と、
    キャリブレーションモードにおいて前記オーディオアンプに所定電圧を入力した状態で、前記レプリカの出力信号が所定の目標範囲に含まれるように、前記制御信号を調節する制御回路と、
    キャリブレーションモードにおいて前記レプリカの出力信号が前記目標範囲に入ったときの前記制御信号を保持するレジスタと、
    を備えることを特徴とするオーディオ回路。
  2. 前記オーディオアンプは反転アンプであり、
    前記調節回路は、前記オペアンプの非反転入力端子の基準電圧を変化させることを特徴とする請求項1に記載のオーディオ回路。
  3. 前記オーディオアンプは非反転アンプであり、
    前記フィードバック回路は、基準電圧と前記オペアンプまたは前記レプリカの出力信号を所定の分圧比で分圧して得られる電圧を、前記オペアンプの反転入力端子に出力し、
    前記調節回路は、前記基準電圧を変化させることを特徴とする請求項1に記載のオーディオ回路。
  4. 前記調節回路は、前記所定電圧を分圧することにより前記基準電圧を生成し、前記調節回路の分圧比は前記制御信号に応じて可変であることを特徴とする請求項2または3に記載のオーディオ回路。
  5. 前記調節回路は、前記制御信号をアナログの前記基準電圧に変換するD/Aコンバータを含むことを特徴とする請求項2または3に記載のオーディオ回路。
  6. 前記調節回路は、前記制御信号にもとづき、前記オペアンプの差動入力段のバイアス電流を変化させることを特徴とする請求項1に記載のオーディオ回路。
  7. 前記制御回路は、
    前記レプリカの出力信号を、所定の目標範囲を規定するしきい値電圧と比較するコンパレータと、
    前記コンパレータの出力の変化を検出するまで、前記制御信号をスイープするシーケンサと、
    を含むことを特徴とする請求項1から6のいずれかに記載のオーディオ回路。
  8. 前記コンパレータは、スイッチドキャパシタコンパレータであることを特徴とする請求項7に記載のオーディオ回路。
  9. 前記キャリブレーション回路は、前記オーディオ回路の電源投入時に、前記キャリブレーションモードにセットされることを特徴とする請求項1から8のいずれかに記載のオーディオ回路。
  10. 前記オーディオアンプは、電気音響変換素子を駆動するパワーアンプであることを特徴とする請求項1から9のいずれかに記載のオーディオ回路。
  11. 前記オーディオアンプの出力と前記電気音響変換素子の間は、カップリングコンデンサを介さずに接続されることを特徴とする請求項10に記載のオーディオ回路。
  12. ひとつの半導体基板上に一体集積化されることを特徴とする請求項1から11のいずれかに記載のオーディオ回路。
  13. 請求項1から12のいずれかに記載のオーディオ回路を備えることを特徴とする電子機器。
JP2015203166A 2015-10-14 2015-10-14 オーディオ回路、それを用いた電子機器 Active JP6629562B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015203166A JP6629562B2 (ja) 2015-10-14 2015-10-14 オーディオ回路、それを用いた電子機器
US15/292,571 US10110179B2 (en) 2015-10-14 2016-10-13 Audio circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015203166A JP6629562B2 (ja) 2015-10-14 2015-10-14 オーディオ回路、それを用いた電子機器

Publications (2)

Publication Number Publication Date
JP2017076878A JP2017076878A (ja) 2017-04-20
JP6629562B2 true JP6629562B2 (ja) 2020-01-15

Family

ID=58524556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015203166A Active JP6629562B2 (ja) 2015-10-14 2015-10-14 オーディオ回路、それを用いた電子機器

Country Status (2)

Country Link
US (1) US10110179B2 (ja)
JP (1) JP6629562B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110603732B (zh) * 2018-04-12 2023-05-26 深圳市汇顶科技股份有限公司 运算放大器及其控制方法
JP2020010088A (ja) * 2018-07-03 2020-01-16 エイブリック株式会社 差動増幅回路
CN108540895B (zh) * 2018-07-17 2019-11-08 会听声学科技(北京)有限公司 智能均衡器设计方法及具有智能均衡器的降噪耳机
CN110267142B (zh) * 2019-06-25 2021-06-22 维沃移动通信有限公司 一种移动终端及控制方法
TWI703817B (zh) * 2019-09-02 2020-09-01 瑞昱半導體股份有限公司 音訊裝置、具有音訊裝置的電子裝置及其音訊處理方法
US11644494B1 (en) * 2021-11-08 2023-05-09 Cirrus Logic, Inc. Parameter estimation in driver circuitry
CN116723451B (zh) * 2023-08-10 2023-11-03 上海海栎创科技股份有限公司 一种放音电源控制电路及控制方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148930A (ja) * 1995-11-28 1997-06-06 Matsushita Electric Ind Co Ltd オペアンプのオフセット電圧補正回路
US6459335B1 (en) * 2000-09-29 2002-10-01 Microchip Technology Incorporated Auto-calibration circuit to minimize input offset voltage in an integrated circuit analog input device
JP2008278117A (ja) 2007-04-27 2008-11-13 Rohm Co Ltd デジタル/アナログ変換器のオフセットキャンセル回路
EP2323254B1 (en) * 2009-11-16 2012-06-06 Nxp B.V. A plop-free amplifier
WO2017007869A1 (en) * 2015-07-07 2017-01-12 Marvell World Trade Ltd Amplification circuit and method of compensating for voltage offset of inputs

Also Published As

Publication number Publication date
US10110179B2 (en) 2018-10-23
US20170111735A1 (en) 2017-04-20
JP2017076878A (ja) 2017-04-20

Similar Documents

Publication Publication Date Title
JP6629562B2 (ja) オーディオ回路、それを用いた電子機器
US9794669B2 (en) Devices and methods for headphone speaker impedance detection
US9203350B2 (en) Transconductance circuit and a current digital to analog converter using such transconductance circuits
US20180348806A1 (en) Current source calibration tracking temperature and bias current
US8390491B2 (en) Buffer to drive reference voltage
US9595931B2 (en) Two differential amplifier configuration
US9288574B2 (en) Circuit for use with a loudspeaker for portable equipments
EP3621199B1 (en) Instrumentation amplifier
CN110431383B (zh) 用于校准电容传感器接口的装置和方法
US20230032759A1 (en) Op-Amp with Random Offset Trim across Input Range with Rail-to-Rail Input
JP6545998B2 (ja) オーディオ回路、それを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器
JP2011091572A (ja) 可変利得増幅回路
JP2024073532A (ja) 増幅器フリッカノイズ及びオフセットを緩和するシステム及び方法
JP6840673B2 (ja) 増幅器、オーディオ信号出力方法、および電子機器
JP5780119B2 (ja) 音声出力アンプ
WO2016194651A1 (ja) 増幅器及びその制御方法、並びに電子機器
JP6555959B2 (ja) ボルテージレギュレータ
US20180337645A1 (en) Inverter amplifier comparator
JP5749137B2 (ja) オーディオ信号処理回路およびそれを用いた電子機器
US9503023B2 (en) Class-D amplifier
JP2011082959A (ja) オーディオ用増幅器およびそれを用いた電子機器
JP2006332805A (ja) 電圧電流変換回路
JP4183957B2 (ja) ミュート回路および基準電圧発生回路
JP2007074340A (ja) 演算増幅器
WO2023009387A1 (en) Op-amp with random offset trim across input range with rail-to-rail input

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191205

R150 Certificate of patent or registration of utility model

Ref document number: 6629562

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250