JP2015060882A - 電子素子の製造方法、および、その電子素子を含む電子部品の製造方法 - Google Patents

電子素子の製造方法、および、その電子素子を含む電子部品の製造方法 Download PDF

Info

Publication number
JP2015060882A
JP2015060882A JP2013192179A JP2013192179A JP2015060882A JP 2015060882 A JP2015060882 A JP 2015060882A JP 2013192179 A JP2013192179 A JP 2013192179A JP 2013192179 A JP2013192179 A JP 2013192179A JP 2015060882 A JP2015060882 A JP 2015060882A
Authority
JP
Japan
Prior art keywords
main body
manufacturing
leads
support
tip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013192179A
Other languages
English (en)
Other versions
JP6079526B2 (ja
Inventor
武 塚本
Takeshi Tsukamoto
武 塚本
則夫 二宮
Norio Ninomiya
則夫 二宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013192179A priority Critical patent/JP6079526B2/ja
Publication of JP2015060882A publication Critical patent/JP2015060882A/ja
Application granted granted Critical
Publication of JP6079526B2 publication Critical patent/JP6079526B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Magnetic Variables (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】バリによって半導体パッケージ本体が傾くことが抑制された電子素子の製造方法、および、その電子素子を含む電子部品の製造方法を提供する。【解決手段】本体部10とリード30を有し、半田300を介して母板200に接合される電子素子のリード30を足部31と支え部32を有する形状に屈曲する屈曲工程と、屈曲工程後、支え部32の先端を切断装置によって切断する切断工程とを有し、屈曲工程において隣り合うリード30それぞれの支え部32の先端が反対方向を向くようにリード30を屈曲させることで複数のリード30を千鳥配置とし、切断工程において支え部32から本体部10に近づく方向に切断装置を動かして支え部32の先端を切断することで複数のリード30のそれぞれの支え部32の先端に生じるバリ33を本体部10側に向ける。【選択図】図9

Description

本発明は、ホール素子を内蔵する本体部と、本体部から高さ方向に延びた3本以上のリードと、を備える電子素子の製造方法、および、その電子素子を含む電子部品の製造方法に関するものである。
従来、例えば特許文献1に示されるように、半導体素子を内部に封止した半導体パッケージ本体と、半導体パッケージ本体を支持する複数のリードと、を備える半導体装置が提案されている。半導体パッケージ本体の側面が基板の実装面と対向するように縦型に実装され、複数のリードが側面から延びている。そして複数のリードには半導体パッケージ本体の表面側、裏面側に折り曲げられた第1の屈曲部が形成されている。これら複数の第1の屈曲部は基板の実装面において千鳥配置とされている。
特開平9−82872号公報
上記したように従来技術では、複数のリードが半導体パッケージ本体の表面側、裏面側に折り曲げられた第1の屈曲部を有し、複数の第1の屈曲部が千鳥配置とされている。このようにリードを千鳥配置とする場合、あらかじめリードを切断することで第1の屈曲部の長さを調整した後、リードを屈曲させる。例えば、リードを屈曲させる一方向(半導体パッケージ本体の表面側から裏面側)に切断装置を動かしてリードの先端を切断した後、リードを屈曲させることで、第1の屈曲部を千鳥配置とする。しかしながらこの製造方法の場合、複数の第1の屈曲部の先端に生じるバリの一部は半導体パッケージ本体側に向き、他のバリは反対側(基板側)を向く。したがって半田を介して第1の屈曲部を基板に接合する際、バリのために半導体パッケージ本体が傾く虞がある。
そこで本発明は上記問題点に鑑み、バリによって半導体パッケージ本体が傾くことが抑制された電子素子の製造方法、および、その電子素子を含む電子部品の製造方法を提供することを目的とする。
上記した目的を達成するために、本発明は、ホール素子を内蔵する本体部(10)と、本体部から高さ方向に延び、高さ方向に直交する横方向に並ぶ3本以上のリード(30)と、を有し、半田(300)を介して母板(200)に接合される電子素子の製造方法であって、半田との接合面積を確保するべく、リードを、本体部から離れるように延びた足部(31)と、足部の端部から足部と交差するように延びた支え部(32)と、を有する形状に屈曲する屈曲工程と、屈曲工程後、半田との接合面積を調整するべく、支え部の先端を切断装置によって切断することで、支え部の長さを調整する切断工程と、を有し、屈曲工程において、横方向にて互いに隣り合うリードそれぞれの支え部の先端が、横方向と高さ方向それぞれに直交する縦方向にて反対方向を向くようにリードを屈曲させることで、複数の支え部を、横方向と縦方向とによって規定される規定平面において千鳥配置とし、切断工程において、高さ方向に沿って、支え部から本体部に近づく方向に切断装置を動かして支え部の先端を切断することで、3本以上のリードそれぞれの支え部の先端に生じるバリ(33)を、本体部側に向けることを特徴とする。
例えば、縦方向に切断装置を動かしてリード(30)の先端を切断した後、リード(30)を足部(31)と支え部(32)とを有する形状に屈曲し、支え部(32)を規定平面において千鳥配置とする製造方法では、以下に示す不具合が生じる。すなわち、複数の支え部(32)の先端に生じるバリ(33)の一部が本体部(10)側に向き、他のバリ(33)が反対側(母板(200)側)を向く。そのために半田(300)を介して支え部(32)を母板(200)に接合する際、バリ(33)のために本体部(10)が傾く虞がある。
これに対して本発明では、規定平面において支え部(32)が千鳥配置となるようにリード(30)を屈曲した後、本体部(10)に近づく方向に切断装置を動かして支え部(32)の先端を切断する。こうすることで複数の支え部(32)の先端に生じる全てのバリ(33)を本体部(10)側に向けている。したがって、上記比較構成とは異なり、バリ(33)のために本体部(10)が傾くことが抑制され、ホール素子を透過する磁束がずれることが抑制される。
切断工程において、横方向で隣り合う支え部の長さが互いに等しくなるように、支え部の先端を切断する。
支え部(32)を溶融した半田(300)に付着させた際、半田(300)が支え部(32)に濡れ広がり、それに応じた応力(以下、濡れ応力と示す)が支え部(32)に作用する。上記したように、支え部(32)は規定平面にて千鳥配置とされているが、横方向において隣接する支え部(32)では上記した濡れ応力は相殺される。しかしながら横方向において隣接する支え部(32)の縦方向の長さが異なる場合、その異なる箇所に生じる濡れ応力は相殺されない。そのため、この濡れ応力によって電子素子(100)の母板(200)への配置がずれる虞がある。これに対して上記したように、横方向で隣り合う支え部(32)の長さが互いに等しくなっている。これにより、濡れ応力によって電子素子(100)の母板(200)への配置がずれることが抑制され、ホール素子を透過する磁束がずれることが抑制される。
ホール素子は、縦方向に沿う磁束を電気信号に変換する。
上記したように、バリ(33)のために本体部(10)が傾くことが抑制されている。したがって、本体部(10)の傾きによって、ホール素子を縦方向に貫く磁束が変動することが抑制される。
なお、特許請求の範囲に記載の請求項、および、課題を解決するための手段それぞれに記載の要素に括弧付きで符号をつけているが、この括弧付きの符号は実施形態に記載の各構成要素との対応関係を簡易的に示すためのものであり、実施形態に記載の要素そのものを必ずしも示しているわけではない。括弧付きの符号の記載は、いたずらに特許請求の範囲を狭めるものではない。
電子部品の概略構成を示す斜視図である。 図1に示す電子部品に含まれる電子素子の概略構成を示す斜視図である。 電子素子の製造方法における、準備工程を示す正面図である。 図3に示す電子素子の側面を示す側面図である。 電子素子の製造方法における、屈曲工程を示す正面図である。 図5に示す電子素子の側面を示す側面図である。 電子素子の製造方法における、切断工程を示す正面図である。 図7に示す電子素子の側面を示す側面図である。 電子部品の製造方法における、搭載工程を示す断面図である。 電子部品の製造方法における、搬送工程を示す断面図である。 搭載面を説明するための斜視図である。 搭載面と合成応力の関係を説明するための断面図である。 比較素子の製造方法における、切断工程を示す正面図である。 図13に示す比較素子の側面を示す側面図である。 比較素子の製造方法における、屈曲工程を示す正面図である。 図15に示す比較素子の側面を示す側面図である。 濡れ応力を説明するための上面図である。 電子素子の変形例を示す側面図である。
以下、本発明の実施の形態を図に基づいて説明する。
(第1実施形態)
図1〜図17に基づいて、本実施形態に係る電子素子の製造方法、および、その電子素子を含む電子部品の製造方法を説明する。図1では半田300を省略し、図2では半導体チップ11を破線で示している。そして図9,10,12では母板200と半田300のみを断面で示し、電子素子100は側面を示している。
以下においては、互いに直交の関係にある3方向を、x方向、y方向、z方向と示す。x方向が特許請求の範囲に記載の横方向に相当し、y方向が特許請求の範囲に記載の縦方向に相当し、z方向が特許請求の範囲に記載の高さ方向に相当する。また、x方向とy方向とによって規定される平面が特許請求の範囲に記載の規定平面に相当し、本実施形態でもこの平面を規定平面と記す。
図1および図9に示すように、電子部品400は、電子素子100と、母板200と、半田300と、を有する。母板200にはリードを挿入するためのスルーホールや、リードを半田300にて接合するためのパッドが形成されている。電子素子100は本体部10と、本体部10から延びたリード30と、を有し、このリード30が半田300を介して母板200に電気的および機械的に接続される。こうすることで、電子素子100が母板200に電気的および機械的に接続される。なお図1に示すように、母板200には上記した電子素子100の他にもコンデンサなどの受動素子が搭載される。
図2に示すように、電子素子100は本体部10とリード30を有する。そして本体部10はホール素子の形成された半導体チップ11と、半導体チップ11を被覆保護する樹脂パッケージ12と、を有する。このように半導体チップ11は樹脂パッケージ12に内蔵されており、図2に破線で示すように平板状を成している。そして半導体チップ11に形成されたホール素子は、半導体チップ11の厚さ方向に貫く磁束(図2に示す実線矢印であり、y方向に沿う磁束)を電気信号に変換する性質を有する。
リード30は半導体チップ11と母板200との電気的および機械的な接続を中継するものである。図2に示すようにリード30の一部が樹脂パッケージ12によって被覆保護され、樹脂パッケージ12から外部に露出された部位が屈曲され略L字を成している。詳しく言えば、リード30は本体部10から離れるように延びた足部31と、足部31の端部から足部31と交差するように延びた支え部32と、を有する形状を成している。本実施形態では3本のリード30が本体部10の底部から外部に露出されており、x方向に等間隔で並んでいる。そして、x方向にて互いに隣り合うリード30それぞれの支え部32の先端がy方向にて反対方向を向いている。これによって複数の支え部32は規定平面において千鳥配置とされている。またx方向で隣り合う支え部32のy方向の長さが互いに等しくなっており、支え部32は一回屈曲され、y方向とz方向とによって規定される平面での断面形状がくの字状を成している。そしてz方向に沿って足部31を貫く基準線BL(図6に示す二点鎖線)と、足部31と支え部31との連結端から支え部32の先端に向かう傾斜線TL(図6に示す一点鎖線)の成す角度が、70°となっている。
次に、本実施形態に係る電子素子100の製造方法を説明する。先ず図3および図4に示すように、樹脂パッケージ12によって半導体チップ11とリード30とが被覆保護された素子を準備する。以上が準備工程である。
準備工程後、図5および図6に示すように、半田300との接合面積を確保するべく、リード30を足部31と支え部32とを有する形状に屈曲する。この際、x方向にて互いに隣り合うリード30それぞれの支え部32の先端が、y方向にて反対方向を向くようにリード30を屈曲させる。こうすることで複数の支え部32を規定平面において千鳥配置とする。なお図6に示すように、基準線BLと傾斜線TLの成す角度が70°となり、支え部32の断面形状がくの字を成すように、リード30を屈曲させる。以上が屈曲工程である。
屈曲工程後、図7および図8に示すように、半田300との接合面積を調整するべく、支え部32の先端を切断装置(図示略)によって切断する。こうすることで、支え部32の長さを調整する。この際、z方向に沿って、支え部32から本体部10に近づく方向に切断装置を動かして支え部32の先端を切断する。これにより、3本のリード30それぞれの支え部32の先端に生じるバリ33を、本体部10側に向ける。なおこの切断工程において、x方向で隣り合う支え部32のy方向の長さが互いに等しくなるように、支え部32の先端を切断する。以上が切断工程である。
次に、本実施形態に係る電子部品400の製造方法を説明する。先ず図9に示すように、切断工程後、溶融した半田300を母板200に塗布し、溶融した半田300に電子素子100の支え部32を付着させる。こうすることで母板200に電子素子100を搭載する。以上が搭載工程である。
搭載工程後、図10に示すように、溶融した半田300を固めるべく、電子素子100が搭載された母板200を炉に搬送する。この工程を経ることで半田300が固化され、図1に示す電子部品400が製造される。なお、電子素子100が搭載された母板200は図10に白抜き矢印で示すようにy方向に沿って搬送される。以上が搬送工程である。
上記したように搬送工程において電子素子100はy方向に搬送される。そのため、空気抵抗などに起因する搬送応力が搬送方向とは逆方向に本体部10に作用する。したがって図10に実線矢印で示すように、搬送工程では本体部10の重心CGに搬送応力と本体部10の自重とから成る合成応力が作用する。
また図11および図12に示すように、上記した切断工程において、本体部10の重心CGに作用する合成応力が、複数の支え部32の先端と足部31と支え部32の連結端とを結んで成る搭載面32a(図11に示す破線で囲まれた面)と交差するように、支え部32の先端を切断する。換言すれば、図12に示すように、本体部10の重心CGと支え部32の先端を結ぶ第1線(一点鎖線)と、重心CGと足部32における支え部32との連結端とを結ぶ第2線(二点鎖線)との成す第1角度θ1が、合成応力と本体部10の自重とが成す第2角度θ2よりも大きくなるように、切断工程において支え部32の先端を切断する。
次に、本実施形態に係る電子素子100と電子部品400それぞれの製造方法の作用効果を説明する。例えば、図13および図14に示すように切断装置をy方向に動かしてリード30の先端を切断した後、図15および図16に示すようにリード30を足部31と支え部32を有する形状に屈曲し、支え部32を規定平面において千鳥配置とする製造方法では、以下に示す不具合が生じる。すなわち、図16に示すように複数の支え部32の先端に生じるバリ33の一部が本体部10側に向き、他のバリ33が反対側(母板200側)を向く。そのために半田300を介して支え部32を母板200に接合する際、バリ33のために本体部10が傾く虞がある。
これに対して本実施形態に係る電子素子100および電子部品400の製造方法では、図5〜図8に示すように規定平面において支え部32が千鳥配置となるようにリード30を屈曲した後、本体部10に近づく方向に切断装置を動かして支え部32の先端を切断する。こうすることで複数の支え部32の先端に生じる全てのバリ33を本体部10側に向けている。したがって、図13〜図16に示す比較素子の製造方法とは異なり、バリ33のために本体部10が傾くことが抑制され、ホール素子の形成された半導体チップ11を透過する磁束がずれることが抑制される。すわなち、ホール素子をy方向に貫く磁束が変動することが抑制される。
切断工程において、x方向で隣り合う支え部32の長さが互いに等しくなるように、支え部32の先端を切断している。図17に実線矢印で模擬的に示すように、支え部32を溶融した半田300に付着させた際、半田300が支え部32に濡れ広がり、それに応じた応力(以下、濡れ応力と示す)が支え部32に作用する。上記したように支え部32は規定平面にて千鳥配置とされているが、x方向において隣接する支え部32では上記した濡れ応力は相殺される。しかしながら本実施形態に記載の構成とは異なり、x方向において隣接する支え部32のy方向の長さが異なる場合、その異なる箇所に生じる濡れ応力は相殺されない。そのため、この濡れ応力によって電子素子100の母板200への配置がずれる虞がある。これに対して上記したように、x方向で隣り合う支え部32の長さが互いに等しくなっている。これにより、濡れ応力によって電子素子100の母板200への配置がずれることが抑制され、ホール素子を透過する磁束がずれることが抑制される。なお、上記した濡れ応力をより効果的に相殺するためには、リード30の数としては偶数が好ましい。
基準線BLと傾斜線TLの成す角度が、70°となっている。これによれば、例えば上記した角度が10°から69°である構成と比べて、支え部32と母板200との接合間隔が狭まる。そのため、電子素子100と母板200との接合強度が低下することが抑制される。
リード30の数は3本である。これによればリード30が4本以上の構成と比べて、支え部32の先端に生じるバリ33の数が少なくなる。そのため、バリ33のために本体部10が傾くことが抑制され、ホール素子を透過する磁束がずれることが抑制される、
図12に示すように、切断工程において、本体部10の重心CGに作用する合成応力が搭載面32aと交差するように、支え部32の先端を切断する。これによれば、搬送時の合成応力が搭載面32aよりも外側を貫く構成と比べて、合成応力によって電子素子100が転倒することが抑制される。
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
本実施形態ではホール素子が半導体チップ11の厚さ方向に貫く磁束(y方向に沿う磁束)を電気信号に変換する性質を有する例を示した。しかしながらホール素子としては上記例に限定されず、半導体チップ11の表面に沿う磁束(x方向とz方向とによって規定される平面に沿う磁束)を電気信号に変換する性質を有しても良い。
本実施形態では3本のリード30が本体部10から外部に露出されている例を示した。しかしながらリード30の数としては3本以上であれば良く、例えば4本を採用することもできる。
本実施形態では3本のリード30がx方向に等間隔で並んでいる例を示した。しかしながらリード30の隣接間隔は上記例に限定されず、等しくなくとも良い。
本実施形態ではx方向で隣り合う支え部32のy方向の長さが互いに等しくなっている例を示した。しかしながらx方向で隣り合う支え部32のy方向の長さは等しくなくとも良い。
本実施形態では支え部32が一回屈曲され、y方向とz方向とによって規定される平面での断面形状がくの字状を成している例を示した。しかしながら支え部32の形状としては上記例に限定されず、例えば図18に示すように、支え部32は屈曲されず、y方向とz方向とによって規定される平面の断面形状が直線形状を成していても良い。
本実施形態では基準線BLと傾斜線TLの成す角度が70°となっている例を示した。しかしながら上記した角度としては、70°〜90°であれば良い。例えば図18に示すように、基準線BLと傾斜線TLの成す角度が90°の構成を採用することもできる。
切断工程において、本体部10の重心CGに作用する合成応力が搭載面32aと交差するように、支え部32の先端を切断する例を示した。しかしながら、上記した合成応力が複数の支え部32の少なくとも一つの延長線と交差すればよく、上記した製造方法に限定されない。
本実施形態では電子素子100がバリ33を有する例を示した。しかしながら電子素子100はバリ33を有していなくともよく、切断工程後にバリ33を除去する除去工程を行うことで、バリ33を除去しても良い。なおこの場合、全てのバリ33が本体部10側を向いているので、切断工程時においてバリ33の一部が本体部10側に向き、残りが母板200側に向く構成と比べて、バリ33を除去し易い。
10・・・本体部
11・・・半導体チップ
30・・・リード
31・・・足部
32・・・支え部
33・・・バリ
100・・・電子素子
200・・・母板
300・・・半田
400・・・電子部品

Claims (7)

  1. ホール素子を内蔵する本体部(10)と、前記本体部から高さ方向に延び、前記高さ方向に直交する横方向に並ぶ3本以上のリード(30)と、を有し、半田(300)を介して母板(200)に接合される電子素子の製造方法であって、
    前記半田との接合面積を確保するべく、前記リードを、前記本体部から離れるように延びた足部(31)と、前記足部の端部から前記足部と交差するように延びた支え部(32)と、を有する形状に屈曲する屈曲工程と、
    前記屈曲工程後、前記半田との接合面積を調整するべく、前記支え部の先端を切断装置によって切断することで、前記支え部の長さを調整する切断工程と、を有し、
    前記屈曲工程において、前記横方向にて互いに隣り合う前記リードそれぞれの支え部の先端が、前記横方向と前記高さ方向それぞれに直交する縦方向にて反対方向を向くように前記リードを屈曲させることで、複数の前記支え部を、前記横方向と前記縦方向とによって規定される規定平面において千鳥配置とし、
    前記切断工程において、前記高さ方向に沿って、前記支え部から前記本体部に近づく方向に前記切断装置を動かして前記支え部の先端を切断することで、3本以上の前記リードそれぞれの前記支え部の先端に生じるバリ(33)を、前記本体部側に向けることを特徴とする電子素子の製造方法。
  2. 前記切断工程において、前記横方向で隣り合う前記支え部の長さが互いに等しくなるように、前記支え部の先端を切断することを特徴とする請求項1に記載の電子素子の製造方法。
  3. 前記ホール素子は、前記縦方向に沿う磁束を電気信号に変換することを特徴とする請求項1または請求項2に記載の電子素子の製造方法。
  4. 前記高さ方向に沿って前記足部を貫く基準線(BL)と、前記足部と前記支え部との連結端から前記支え部の先端に向かう傾斜線(TL)の成す角度が、70°から90°であることを特徴とする請求項1〜3いずれか1項に記載の電子素子の製造方法。
  5. 前記リードは3本であることを特徴とする請求項1〜4いずれか1項に記載の電子素子の製造方法。
  6. 請求項1〜5いずれか1項に記載の電子素子(100)と、母板(200)と、前記電子素子と前記母板とを接合する半田(300)と、を有する電子部品の製造方法であって、
    前記屈曲工程後、溶融した前記半田を前記母板に塗布し、溶融した前記半田に前記電子素子の前記支え部を付着させることで前記母板に前記電子素子を搭載する搭載工程と、
    前記搭載工程後、溶融した前記半田を固めるべく、前記電子素子が搭載された前記母板を炉に搬送する搬送工程と、を有し、
    前記搬送工程において、前記搬送によって前記本体部に作用する搬送応力と、前記本体部の自重と、から成る合成応力が前記本体部の重心(CG)に作用し、
    前記切断工程において、前記本体部の重心に作用する前記合成応力が、複数の前記支え部の先端および前記支え部と前記足部の連結端を結んで成る搭載面(32a)と交差するように、前記支え部の先端を切断することを特徴とする電子部品の製造方法。
  7. 前記切断工程において、前記本体部の重心と前記支え部の先端を結ぶ第1線と、前記重心と前記支え部と前記足部の連結端とを結ぶ第2線との成す第1角度が、前記合成応力と前記本体部の自重とが成す第2角度よりも大きくなるように、前記支え部の先端を切断することを特徴とする請求項6に記載の電子部品の製造方法。
JP2013192179A 2013-09-17 2013-09-17 電子部品の製造方法 Active JP6079526B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013192179A JP6079526B2 (ja) 2013-09-17 2013-09-17 電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013192179A JP6079526B2 (ja) 2013-09-17 2013-09-17 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2015060882A true JP2015060882A (ja) 2015-03-30
JP6079526B2 JP6079526B2 (ja) 2017-02-15

Family

ID=52818196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013192179A Active JP6079526B2 (ja) 2013-09-17 2013-09-17 電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP6079526B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114904984A (zh) * 2022-06-14 2022-08-16 深圳市首航新能源股份有限公司 一种引脚弯折装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6379361A (ja) * 1986-09-24 1988-04-09 Hitachi Vlsi Eng Corp 立設実装形半導体装置
JPH02110960A (ja) * 1988-04-08 1990-04-24 Hitachi Ltd 半導体装置
JPH04321263A (ja) * 1991-04-19 1992-11-11 Yamada Seisakusho Co Ltd 樹脂封止半導体装置の成形方法及び成形装置
JPH0823060A (ja) * 1994-07-08 1996-01-23 Apic Yamada Kk リード切断成形方法及びリード切断成形金型
JPH08191127A (ja) * 1995-01-10 1996-07-23 Nec Corp 半導体装置
JPH1197760A (ja) * 1997-09-19 1999-04-09 Hitachi Cable Ltd 表面実装型磁電変換素子
JP2013024851A (ja) * 2011-07-21 2013-02-04 Kohshin Electric Corp 電流センサ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6379361A (ja) * 1986-09-24 1988-04-09 Hitachi Vlsi Eng Corp 立設実装形半導体装置
JPH02110960A (ja) * 1988-04-08 1990-04-24 Hitachi Ltd 半導体装置
JPH04321263A (ja) * 1991-04-19 1992-11-11 Yamada Seisakusho Co Ltd 樹脂封止半導体装置の成形方法及び成形装置
JPH0823060A (ja) * 1994-07-08 1996-01-23 Apic Yamada Kk リード切断成形方法及びリード切断成形金型
JPH08191127A (ja) * 1995-01-10 1996-07-23 Nec Corp 半導体装置
JPH1197760A (ja) * 1997-09-19 1999-04-09 Hitachi Cable Ltd 表面実装型磁電変換素子
JP2013024851A (ja) * 2011-07-21 2013-02-04 Kohshin Electric Corp 電流センサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114904984A (zh) * 2022-06-14 2022-08-16 深圳市首航新能源股份有限公司 一种引脚弯折装置

Also Published As

Publication number Publication date
JP6079526B2 (ja) 2017-02-15

Similar Documents

Publication Publication Date Title
US12094725B2 (en) Leadframe package with pre-applied filler material
JP4823396B2 (ja) 半導体パッケージおよび当該半導体パッケージの実装構造
JP2013110210A (ja) 半導体光学装置
JP2015012065A (ja) 半導体装置の製造方法
JP5881829B2 (ja) クワッドフラットノーリードパッケージ体をパッケージングする方法、及びパッケージ体
KR20170014958A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
KR20130064839A (ko) 멀티-칩 패키지 및 그의 제조 방법
JP6079526B2 (ja) 電子部品の製造方法
JP2014165210A (ja) モジュール基板
JP5115269B2 (ja) 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
WO2014203739A1 (ja) 半導体装置及びその製造方法
JP5458476B2 (ja) モールドパッケージおよびその製造方法
JP2006332275A (ja) 半導体装置の製造方法及び半導体装置
JP5825171B2 (ja) 電子装置およびその製造方法
JP5268678B2 (ja) リード付き配線基板
JP2012009746A (ja) 半導体装置の製造方法及び半導体装置
JP2011044601A (ja) リードフレーム、パッケージ型電子部品及び電子機器
JP2018152390A (ja) 電子部品および電子部品の製造方法
JP2016197636A (ja) モールドパッケージ
JP2009231742A (ja) 半導体装置
US20160293527A1 (en) Mounting unit
JP5933425B2 (ja) 表面実装型電気装置、表面実装型電気装置搭載マザーボード、表面実装型電気装置搭載マザーボードの製造方法
JP5673584B2 (ja) 回路基板およびその製造方法
JP5171803B2 (ja) 半導体装置
JP2015170634A (ja) 複合配線板及び複合配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170102

R151 Written notification of patent or utility model registration

Ref document number: 6079526

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250