JP5673584B2 - 回路基板およびその製造方法 - Google Patents

回路基板およびその製造方法 Download PDF

Info

Publication number
JP5673584B2
JP5673584B2 JP2012047221A JP2012047221A JP5673584B2 JP 5673584 B2 JP5673584 B2 JP 5673584B2 JP 2012047221 A JP2012047221 A JP 2012047221A JP 2012047221 A JP2012047221 A JP 2012047221A JP 5673584 B2 JP5673584 B2 JP 5673584B2
Authority
JP
Japan
Prior art keywords
circuit pattern
upper electrode
jig
horizontal
bonding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012047221A
Other languages
English (en)
Other versions
JP2013183105A (ja
Inventor
宗彦 増谷
宗彦 増谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2012047221A priority Critical patent/JP5673584B2/ja
Publication of JP2013183105A publication Critical patent/JP2013183105A/ja
Application granted granted Critical
Publication of JP5673584B2 publication Critical patent/JP5673584B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/3701Shape
    • H01L2224/37011Shape comprising apertures or cavities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、回路基板およびその製造方法に関するものである。
特許文献1に開示の電力半導体装置においては、炭化シリコンを基体として用いる電力半導体素子が搭載されたユニットと、ユニットのパッケージ部より熱伝導率が低い材質からなり、ユニットを被う外側パッケージを備え、ユニットと外部機器とを接続する電極は、ユニットから外部機器へ伝達される熱を外部へ放熱する拡張部分を有する。
特許第4262453号公報
ところで、回路基板を製造する際に、回路パターンの上面に接合する上部電極を安定して配置する手段がなく、回路パターンの上に離間して上部電極を配置してその間に接合材を配する必要がある。
本発明の目的は、回路パターンの上面に上部電極を安定して接合することができる回路基板およびその製造方法を提供することにある。
請求項1に記載の発明では、回路パターンと、前記回路パターンの上面に接合材により接合された上部電極と、を備えた回路基板であって、前記上部電極は、前記回路パターンの上面に沿って延び前記回路パターンの上面と接合材により接合される部位と、外部接続用の立設部とを有するとともに、治具を受ける治具受部を具備してなることを要旨とする。
これにより、上部電極は、回路パターンの上面に沿って延び回路パターンの上面と接合材により接合される部位と、外部接続用の立設部とを有するとともに、治具を受ける治具受部を具備しており、上部電極での治具受部を用いて治具を受けることができる。これにより、回路パターンと上部電極との間に接合材を容易に配置することができる。その結果、回路パターンの上面に上部電極を安定して接合することができる。
請求項2に記載のように、請求項1に記載の回路基板において、前記上部電極は、前記回路パターンと接触する接触部を有するとよい。この場合、上部電極は回路パターンと接触しているので上下方向の位置決めができる。
請求項3に記載のように、請求項1または2に記載の回路基板において、前記上部電極は、前記治具に対する位置決め部を有するとよい。
請求項4に記載の発明では、回路パターンの上に、外部接続用の立設部を有する上部電極における治具を受ける治具受部を治具で受けて前記上部電極における前記回路パターンの上面に沿って延び前記回路パターンの上面と接合される部位と前記回路パターンの上面とを空隙を介して対向配置させる第1の工程と、前記上部電極における前記回路パターンの上面と接合される部位と前記回路パターンの上面との空隙に接合材を注入して前記回路パターンと前記上部電極とを接合する第2の工程と、を有することを要旨とする。
請求項4に記載の発明によれば、第1の工程において、回路パターンの上に、外部接続用の立設部を有する上部電極における治具を受ける治具受部を治具で受けて上部電極における回路パターンの上面に沿って延び回路パターンの上面と接合される部位と回路パターンの上面とが空隙を介して対向配置される。第2の工程において、上部電極における回路パターンの上面と接合される部位と回路パターンの上面との空隙に接合材が注入されて回路パターンと上部電極とが接合される。
これにより、請求項1に記載の回路基板が得られる。
請求項5に記載の発明では、回路パターンの上面に接合材を配置する第1の工程と、外部接続用の立設部を有する上部電極における治具を受ける治具受部を治具で受けて前記上部電極における前記回路パターンの上面に沿って延び前記回路パターンの上面と接合される部位と前記回路パターンの上面とを前記接合材を介して対向配置させて前記回路パターンと前記上部電極とを前記接合材により接合する第2の工程と、を有することを要旨とする。
請求項5に記載の発明によれば、第1の工程において、回路パターンの上面に接合材が配置される。第2の工程において、外部接続用の立設部を有する上部電極における治具を受ける治具受部を治具で受けて上部電極における回路パターンの上面に沿って延び回路パターンの上面と接合される部位と回路パターンの上面とが接合材を介して対向配置されて回路パターンと上部電極とが接合材により接合される。
これにより、請求項1に記載の回路基板が得られる。
本発明によれば、回路パターンの上面に上部電極を安定して接合することができる。
(a)は実施形態における回路基板の平面図、(b)は(a)のA−A線での縦断面図、(c)は回路基板の右側面図。 ケース内に収納した状態での回路基板の縦断面図。 (a)は上部電極の平面図、(b)は上部電極の正面図、(c)は上部電極の右側面図。 (a)は接合前の回路基板の平面図、(b)は(a)のA−A線での縦断面図、(c)は回路基板の右側面図。 別例の回路基板の縦断面図。 (a)は別例の回路基板の平面図、(b)は(a)のA−A線での縦断面図、(c)は回路基板の右側面図。 別例の回路基板の縦断面図。 別例の回路基板の縦断面図。 別例の回路基板の縦断面図。 別例の回路基板の縦断面図。 (a)は別例の回路基板の平面図、(b)は(a)のA−A線での縦断面図、(c)は(a)のB−B線での縦断面図。 (a)は別例の回路基板の平面図、(b)は(a)のA−A線での縦断面図、(c)は(a)のB−B線での縦断面図。 (a)は別例の上部電極の正面図、(b)は別例の回路基板の接合前での縦断面図。 (a)は別例の上部電極の正面図、(b)は別例の回路基板の接合前での縦断面図。 (a)は別例の上部電極の正面図、(b)は別例の回路基板の接合前での縦断面図。
以下、本発明を具体化した一実施形態を図面に従って説明する。
なお、図面において、水平面を、直交するX,Y方向で規定するとともに、上下方向をZ方向で規定している。
図1に示すように、回路基板10は、パターン付セラミック基板20と上部電極30と接合材40とを備えている。パターン付セラミック基板20はセラミック基板(絶縁基板)21の上面に回路パターン(導体パターン)22が形成されている。パターン付セラミック基板20の回路パターン22には半導体素子50が実装される。
上部電極30は、回路パターン22上に配置される。接合材40によりパターン付セラミック基板20の回路パターン22の上面に上部電極30が接合される。
回路基板10は、図2に示すように、ケース60の内部に収納される。ケース60の内部にはポッティング材としての樹脂61が充填される。
回路基板10の上部電極30は、図3に示すように、一定幅の1枚の帯板を屈曲形成することにより形成されている。上部電極30は、水平部31と、垂直部32と、水平部33と、立設部34と、垂直部35と、水平部36を有する。水平部31がパターン付セラミック基板20に載置され、垂直部32が水平部31の左端から上方に延びている。水平部33が垂直部32の上端から左側に水平に延び、立設部34が水平部33の左端から上方に延びている。垂直部35が水平部31の右端から上方に延び、水平部36が垂直部35の上端から右側に水平に延びている。
上部電極30における水平部36が回路パターン22の上面に沿って延び、回路パターン22の上面と接合材により接合される部位である。また、立設部34が外部接続用の部位である。水平部31,33および垂直部32,35が、治具を受ける治具受部である。また、水平部31が回路パターン22と接触する接触部(接地部)である。
図3(a)に示すように、平面視において四角形状をなす水平部31には円形の貫通孔31aが形成されている。また、平面視において四角形状をなす水平部33にはX方向に延びる長孔33aが貫通する状態で形成されている。さらに、平面視において四角形状をなす水平部36には円形の貫通孔36aが形成されている。上部電極30の水平部36の貫通孔36aを通して接合材としてのはんだが滴下されるようになっている。長孔33aと円形の貫通孔31aが治具に対する位置決め部である。
図4に示すように、はんだ付け装置の治具70は、板部71と、突起部72,73からなる。板部71はY方向に延びる板状をなしている。板部71の下面は、上部電極30の水平部31,33の上面および垂直部32による形状(段差形状)と当接する形状となっている。さらに、治具70の板部71の下面には突起部72,73が形成されている。突起部72は上部電極30の水平部33の長孔33aに嵌入することができる。また、突起部73は上部電極30の水平部31の円形の貫通孔31aに嵌入することができる。この治具70の突起部72,73が上部電極30に上から長孔33aおよび円形の貫通孔31aと嵌合して、上部電極30を支えている。このとき、治具70の板部71の表面と上部電極30の水平部31,33の上面と面接触する。
次に、回路基板の製造方法(組立て工程)について説明する。
まず、セラミック基板21に回路パターン22が形成されたパターン付セラミック基板20を用意する。また、図3に示した上部電極30を用意する。
そして、図4に示すように、治具70に上部電極30をセットした状態で治具70によって上部電極30をパターン付セラミック基板20にセットする。つまり、図3に示すように、上部電極30に長孔33aおよび円形の貫通孔31aが設けられており、図4に示すように、治具70で位置決めしつつ上部電極30の水平部36が回路パターン22に対し空中配置される。即ち、上部電極30の水平部36と回路パターン22との間に空隙G1が形成される。また、横方向(X,Y方向)と縦方向(Z方向)が決められる。
このようにして、回路パターン22の上に、上部電極30における水平部31,33および垂直部32,35の形成箇所(段差がついた領域)を治具70で押さえて上部電極30の水平部36と回路パターン22の上面とを空隙G1を介して対向配置させる。
そして、離間している部分(空隙G1)に接合材(はんだ)40を充填・凝固する。つまり、上部電極30の水平部36と回路パターン22の上面との空隙G1に接合材40を注入して回路パターン22と上部電極30とを接合する。
その後、治具70を取り外す。これにより、図1に示した回路基板10が得られる。
このようにして、パターン付セラミック基板20の上に配置する上部電極30の横方向と縦方向の位置を決められるように上部電極30に長孔33aおよび円形の貫通孔31aが設けられており、その部分を利用して上部電極30を支える治具70が設置され、上部電極30の接合部(水平部36)を空中配置できる。
次に、回路基板10の作用について説明する。
図2において、回路基板10がケース60の内部に収納され、ケース60の内部には樹脂61が充填されている。樹脂61から上部電極30の上端部が出ている(露出している)。
そして、上部電極30における樹脂61から外部に露出した部分と外部機器とを接続する。このとき、回路基板10の回路パターン22および接合材(はんだ)40は樹脂61にて封止されており、水分等から保護される。
一般的に、回路基板の上に外部機器との接続用電極板を配置する際、電極板はL字状をなし、立設部が外部機器との接続部となっている。そして、L字状の上部電極で上部に直接取り出すことができる。また、ポッティング材を流し込み固める方法においては、上部電極を横(水平方向)に取り出すことは難しい。さらに、滴下はんだ方法や導電性接着剤を後から封入する方法において、接合材を後から入れるときは上部電極の接合部を回路パターンに対し空隙を介して空中に配置しておく必要があるが、浮いた状態で上部電極を保持することが難しい。
本実施形態では、上部電極30の接合部(水平部36)を空中配置したまま接合できるので、接合後の上部電極30はパターン付セラミック基板20から直上へ配線することが可能となる。つまり、滴下はんだ方法や導電性接着剤を後から封入することを想定した場合に有用である。
また、本実施形態の上部電極30は立設部34を有し、上部に電極を取り出すことができる構造となっている。さらに、本実施形態の上部電極30は水平部36がパターン付セラミック基板の回路パターン22に接触する部分となっている。さらに、離間した部位での2つの位置決め用孔31a,33a、あるいは、長孔33aにより、横方向(X,Y方向)の位置決めができる構造となっている。このような構造の上部電極30に対し治具70で上部電極30の水平部31,33および垂直部32,35付近を押さえるとともに横方向の位置を決める。そして、接合材40を注入して接合材40により上部電極30を回路パターン22に接合した後に治具70を取り外す。その結果、パターン付セラミック基板20から上方向に電極を取り出すことが可能となり、設計の自由度が大きくなる。
以上のごとく本実施形態によれば、以下のような効果を得ることができる。
(1)回路基板10の構造として、回路パターン22と、回路パターン22の上面に接合材40により接合された上部電極30と、を備える。上部電極30は、回路パターン22の上面に沿って延び回路パターン22の上面と接合材により接合される部位としての水平部36と、外部接続用の立設部34とを有するとともに、治具70を受ける治具受部としての水平部31,33および垂直部32,35を具備している。よって、上部電極30での治具受部としての水平部31,33および垂直部32,35を用いて治具70を受けることができる。これにより、回路パターン22と上部電極30との間に接合材40を容易に配置することができる。その結果、回路パターン22の上面に上部電極30を安定して接合することができる。
(2)上部電極30は、回路パターン22と接触する接触部としての水平部31を有する。よって、上部電極30は回路パターン22と接触しているので上下方向の位置決めができる。つまり、上下方向(Z方向)の位置決めが容易である。詳しくは、図4(b)において隙間δに示すように上部電極30における水平部36と回路パターン22との距離(公差)を一定にでき、接合材(はんだ)40を一定量配置することができる。
(3)上部電極30は、治具70に対する位置決め部としての長孔33aと円形の貫通孔31aを有するので、水平方向(X,Y方向)の位置決めが容易である。
(4)回路基板の製造方法として、第1の工程と第2の工程とを有する。第1の工程では、回路パターン22の上に、外部接続用の立設部34を有する上部電極30における治具70を受ける治具受部としての水平部31,33および垂直部32,35を治具70で受けて上部電極30における回路パターン22の上面に沿って延び回路パターン22の上面と接合される部位としての水平部36と回路パターン22の上面とを空隙G1を介して対向配置させる。第2の工程では、上部電極30における回路パターン22の上面と接合される部位としての水平部36と回路パターン22の上面との空隙G1に接合材40を注入して回路パターン22と上部電極30とを接合する。これにより、(1)の回路基板10が得られる。
実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
・上述したように上部電極を配置してから接合材(はんだ等)を入れる場合について説明したが、これに代わり、接合材(溶融はんだ等)を置いてから上部電極を配置する場合でもよい。つまり、上記(4)に代わり回路基板の製造方法として、次の第1の工程と第2の工程を有する。第1の工程では、回路パターン22の上面に接合材40を配置する。第2の工程では、外部接続用の立設部34を有する上部電極30における治具70を受ける治具受部としての水平部31,33および垂直部32,35を治具70で受けて上部電極30における回路パターン22の上面に沿って延び回路パターン22の上面と接合される部位としての水平部36と回路パターン22の上面とを接合材40を介して対向配置させて回路パターン22と上部電極30とを接合材40により接合する。
・図5に示すように、パターン付セラミック基板20が接合される放熱板80に、治具70の取付部(位置決め部)が設けられていてもよい。この場合、治具70の素材は電気伝導性がある素材や絶縁性の素材でもよい。また、治具70が絶縁性の素材の場合、治具70を除去せずに搭載したままでもよい。
・図1に代わり図6に示す構成としてもよい。図6において、上部電極30は、パターン付セラミック基板20に接触する水平部31と、水平部31の左端から上方に延びる垂直部35と、垂直部35の上端から左側に水平に延びる水平部36と、水平部36の左端から上方に延びる立設部34とを有する。平面視において四角形状をなす水平部31にはX方向に延びる長孔31bが貫通する状態で形成されている。長孔31bに治具70の突起75が嵌合して長孔31bが、横方向位置決め部分となっている。平面視において四角形状をなす水平部36には円形の貫通孔36aが形成されている。水平部36の貫通孔36aを通して接合材40としてのはんだが滴下される。
このように、上部電極30での治具受部としての水平部31および垂直部35を用いて治具70を受けることができる。これにより、回路パターン22と上部電極30との間に接合材40を容易に配置することができる。その結果、回路パターン22の上面に上部電極30を安定して接合することができる。また、図6の上部電極30は、図1との対比において接合部の場所が違う構造となっており、接合材40の配置位置(接合部)から電極取出部までの距離を短くすることができる。つまり、図1に示す距離L1に比べて図6に示す距離L2を短くすることができる。
・図7,8,9,10に示すように、上部電極における回路パターン22との接触部分が二箇所(広義には複数)あってもよい。詳しくは、図7において、上部電極90は、立設部91と、立設部91の下端から水平方向の左側に延びる水平部92および水平方向の右側に延びる水平部93を有し、水平部93の左端において垂直部94が形成され、垂直部94の下端が回路パターン22と接触する。また、水平部93の右端において垂直部95が形成され、垂直部95の下端から水平部96が延びており、水平部96の下面が回路パターン22と接触する。この場合、水平部93が、回路パターン22の上面に沿って延び、回路パターン22の上面と接合材により接合される部位であり、水平部96および垂直部95が治具を受ける治具受部となる。水平部93に接合材通過孔93aが形成されているとともに水平部96に治具挿入口(貫通孔)96aが形成されている。
図8において、上部電極100は立設部101と、立設部101の下端から水平方向の左側に延びる水平部102および立設部101の途中から水平方向の右側に延びる水平部103を有し、水平部102の下面が回路パターン22と接触する。また、水平部103の右端において垂直部104が形成され、垂直部104の下端から水平部105が延びており、水平部105の下面が回路パターン22と接触する。この場合、水平部103が、回路パターン22の上面に沿って延び、回路パターン22の上面と接合材により接合される部位であり、水平部105および垂直部104が治具を受ける治具受部となる。水平部103に接合材通過孔103aが形成されているとともに水平部105に治具挿入口(貫通孔)105aが形成されている。
図9において、上部電極110は、立設部111と、立設部111の下端から水平方向の右側に延びる水平部112を有し、水平部112の下面が回路パターン22と接触する。水平部112の右端において垂直部113が形成され、垂直部113の上端から水平部114が延びており、水平部114の右端において垂直部115が形成され、垂直部115の下端から水平部116が延び、水平部116の下面が回路パターン22と接触する。この場合、水平部114が、回路パターン22の上面に沿って延び、回路パターン22の上面と接合材により接合される部位であり、水平部112,116および垂直部113,115が治具を受ける治具受部となる。水平部114に接合材通過孔114aが形成されているとともに水平部112,116に治具挿入口(貫通孔)112a,116aが形成されている。
図10において、上部電極120は立設部121の下端が回路パターン22と接触する。立設部121の途中から水平方向の右側に延びる水平部122を有し、水平部122の右端において垂直部123が形成され、垂直部123の下端から水平部124が延びており、水平部124の下面が回路パターン22と接触する。この場合、水平部122が、回路パターン22の上面に沿って延び、回路パターン22の上面と接合材により接合される部位であり、水平部124および垂直部123が治具を受ける治具受部となる。水平部122に接合材通過孔122aが形成されているとともに水平部124に治具挿入口(貫通孔)124aが形成されている。
・上部電極において、接合部分が複数あってもよい。このとき、二つの接合部分の間の部位に回路パターンと接触する部位があってもよい。
・図11に示す構成としてもよい。図11において、上部電極200は、水平部201と、立設部202を具備し、立設部202は四角板状をなし、上側は左右に幅広となっており、左右に段差部203a,203bが形成されている。この段差部203a,203bが、治具を受ける治具受部となっている。治具210は、板部211と、2つの係合部(フック部)212a,212bからなり、板部211の一方の面には係合部212a,212bが突設されている。係合部212a,212bは棒材をL字状に屈曲形成して構成されており、板部211の一面から水平方向に延び、その先端において上方に延びている。この係合部212a,212bは上部電極200の両側の治具受部としての段差部203a,203bに下から係合して、上部電極200を両側から支えることができる。この場合、水平部201が、回路パターン22の上面に沿って延び、回路パターン22の上面と接合材により接合される部位である。このように、上部電極30での治具受部としての段差部203a,203bを用いて治具210を受けることができる。これにより、回路パターン22と上部電極200との間に接合材40を容易に配置することができる。その結果、回路パターン22の上面に上部電極200を安定して接合することができる。
・図11に代わり図12示すように構成してもよい。図12において上部電極200の立設部202にはピンが入る貫通孔205a,205bが設けられている。また、治具210については板部211に突起部(ピン)215a,215bが設けられている。そして、治具210の突起部(ピン)215a,215bを上部電極200の貫通孔205a,205bに挿入することにより上部電極200を支持して上部電極200が回路パターン22に対して離間した(浮いた)状態で上部電極200の位置を決定する。このようにして、上部電極200における治具受部は、立設部202に設けられ、治具210の突起部215a,215bが挿入される貫通孔205a,205bであってもよい。
・図11に代わり図13に示すように構成してもよい。図13(a)において上部電極200には水平方向に延びる腰掛部206が設けられ、腰掛部206は立設部202と水平部201との間に形成されている。腰掛部206には貫通孔206aが形成されている。また、治具210については図13(b)に示すように、水平方向に延びる腰掛受け部213が設けられ、腰掛受け部213には上方に延びる位置決めピン214が形成されている。そして、治具210の腰掛受け部213に上部電極200の腰掛部206を載せるとともに治具210の位置決めピン214を上部電極200の貫通孔206aに挿入することにより上部電極200を支持する。上部電極200での治具受部としての腰掛部206を用いて治具210を受けることができる。なお、ピン214の長さは上部電極200と回路パターン22を接合した後に、上部電極200の貫通孔206aから抜き取ることができるようにする。また、貫通孔206aおよび位置決めピン214の数は1つでも2つ以上でもよい。
・図13に代わり図14に示すようにしてもよい。図14において、上部電極200は立設部202から右側に水平部201が延びるとともに左側に水平部207が設けられている。水平部201,207が回路パターン22aと回路パターン22bの両方の上側に配置される。また、水平部201,207の間の部位において腰掛部206が形成され、腰掛部206に治具210が配置される。腰掛部206には治具210のピン230が通る貫通孔206aが形成されている。水平部201,207には、はんだが通る貫通孔201a,207aが形成されている。
・図11に代わり図15に示すようにしてもよい。図15において、上部電極200の立設部202の下端から水平方向の左右に延びる折返部208が形成されている。治具210の係合部(フック部)212aが上部電極200の立設部202の治具受部としての段差部203aに係合する。このようにすることにより、上部電極200における重心を左右の中心に持っていくことができる。よって、上部電極200が立ちやすく取り扱いが容易になる。また、上部電極200において図2に示したポッティング材としての樹脂61との接触面積が増加するので強固に固定できる。
・パターン付セラミック基板20が置かれる搬送用治具に対して治具70が位置決めされていてもよい。
・パターン付セラミック基板20を用いたが、これに代わり、単純な導電性の基板、例えば、銅板(ヒートスプレッダ等)でもよい。
10…回路基板、22…回路パターン、30…上部電極、31…水平部、31a…貫通孔、31b…長孔、32…垂直部、33…水平部、33a…長孔、34…立設部、35…垂直部、36…水平部、40…接合材、70…治具、90…上部電極、91…立設部、93…水平部、94…垂直部、95…垂直部、96…水平部、96a…治具挿入口、100…上部電極、101…立設部、102…水平部、103…水平部、104…垂直部、105…水平部、110…上部電極、111…立設部、112…水平部、112a…治具挿入口、114…水平部、116…水平部、120…上部電極、121…立設部、122…水平部、123…垂直部、124…水平部、124a…治具挿入口、200…上部電極、201…水平部、202…立設部、203a,203b…段差部、205a,205b…貫通孔、206…腰掛部、206a…貫通孔、207…水平部、G1…空隙。

Claims (5)

  1. 回路パターンと、
    前記回路パターンの上面に接合材により接合された上部電極と、
    を備えた回路基板であって、
    前記上部電極は、前記回路パターンの上面に沿って延び前記回路パターンの上面と接合材により接合される部位と、外部接続用の立設部とを有するとともに、治具を受ける治具受部を具備してなることを特徴とする回路基板。
  2. 前記上部電極は、前記回路パターンと接触する接触部を有することを特徴とする請求項1に記載の回路基板。
  3. 前記上部電極は、前記治具に対する位置決め部を有することを特徴とする請求項1または2に記載の回路基板。
  4. 回路パターンの上に、外部接続用の立設部を有する上部電極における治具を受ける治具受部を治具で受けて前記上部電極における前記回路パターンの上面に沿って延び前記回路パターンの上面と接合される部位と前記回路パターンの上面とを空隙を介して対向配置させる第1の工程と、
    前記上部電極における前記回路パターンの上面と接合される部位と前記回路パターンの上面との空隙に接合材を注入して前記回路パターンと前記上部電極とを接合する第2の工程と、
    を有することを特徴とする回路基板の製造方法。
  5. 回路パターンの上面に接合材を配置する第1の工程と、
    外部接続用の立設部を有する上部電極における治具を受ける治具受部を治具で受けて前記上部電極における前記回路パターンの上面に沿って延び前記回路パターンの上面と接合される部位と前記回路パターンの上面とを前記接合材を介して対向配置させて前記回路パターンと前記上部電極とを前記接合材により接合する第2の工程と、
    を有することを特徴とする回路基板の製造方法。
JP2012047221A 2012-03-02 2012-03-02 回路基板およびその製造方法 Expired - Fee Related JP5673584B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012047221A JP5673584B2 (ja) 2012-03-02 2012-03-02 回路基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012047221A JP5673584B2 (ja) 2012-03-02 2012-03-02 回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2013183105A JP2013183105A (ja) 2013-09-12
JP5673584B2 true JP5673584B2 (ja) 2015-02-18

Family

ID=49273534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012047221A Expired - Fee Related JP5673584B2 (ja) 2012-03-02 2012-03-02 回路基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP5673584B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137663A (ja) * 1990-09-28 1992-05-12 Toshiba Corp 固体撮像装置
JPH05335478A (ja) * 1992-05-28 1993-12-17 Fujitsu Ltd マルチチップモジュール及びその製造方法
JPH0851178A (ja) * 1994-08-05 1996-02-20 Nippon Avionics Co Ltd ボールグリッドアレイパッケージおよびそのボールグリッドアレイの形成方法
JP2883014B2 (ja) * 1994-11-04 1999-04-19 株式会社ノリタケカンパニーリミテド 螢光表示管
JP2001068621A (ja) * 1999-06-21 2001-03-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002164104A (ja) * 2000-11-22 2002-06-07 Ando Electric Co Ltd プローブカード
JP2002222891A (ja) * 2001-01-29 2002-08-09 Kyocera Corp ピン付き配線基板およびこれを用いた電子装置
JP4580999B2 (ja) * 2008-03-19 2010-11-17 日立オートモティブシステムズ株式会社 モータのコントロールユニット

Also Published As

Publication number Publication date
JP2013183105A (ja) 2013-09-12

Similar Documents

Publication Publication Date Title
US20110073999A1 (en) Mixed alloy lead frame for packaging power semiconductor devices and its fabrication method
JP5626472B2 (ja) 半導体装置および半導体装置の製造方法
US20090120677A1 (en) Wiring substrate and associated manufacturing method
WO2006120849A1 (ja) ソケット機能を備えた半導体パッケージ、半導体モジュール、および電子回路モジュール、並びにソケット付き回路基板
CN104425465A (zh) 电子组件模块和制造该电子组件模块的方法
JP2014127706A5 (ja) 半導体装置の製造方法
CN103650138B (zh) 半导体装置及其制造方法
JP2012099352A5 (ja)
KR20150092876A (ko) 전자 소자 모듈 및 그 제조 방법
TW201349365A (zh) 具有可路由電路之積體電路封裝系統及其製造方法
JP5538019B2 (ja) コネクタユニット、及び、電子回路装置
CN103779282B (zh) 一种便于安装的功率半导体模块
JP5673584B2 (ja) 回路基板およびその製造方法
JP2010166061A (ja) 電子デバイスの製造方法及び電子モジュールの製造方法
JP5817589B2 (ja) 半導体装置およびその製造方法
CN211182196U (zh) 引线框架、半导体器件以及电路装置
US9324627B2 (en) Electronic assembly for mounting on electronic board
JP2009164511A (ja) 半導体装置およびその製造方法
JP5145168B2 (ja) 半導体装置
JP2007311518A (ja) 半導体装置の製造方法及び半導体装置
JP2006278385A (ja) 電子部品及びその製造方法
CN110931448A (zh) 引线框架、半导体器件以及电路装置
KR101538542B1 (ko) 반도체 디바이스 및 그 제조방법
KR101744547B1 (ko) 반도체 패키지 테스트용 소켓 어셈블리
JP2015037103A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141215

LAPS Cancellation because of no payment of annual fees