JP2015026655A - 薄膜形成方法及び薄膜形成装置 - Google Patents

薄膜形成方法及び薄膜形成装置 Download PDF

Info

Publication number
JP2015026655A
JP2015026655A JP2013154082A JP2013154082A JP2015026655A JP 2015026655 A JP2015026655 A JP 2015026655A JP 2013154082 A JP2013154082 A JP 2013154082A JP 2013154082 A JP2013154082 A JP 2013154082A JP 2015026655 A JP2015026655 A JP 2015026655A
Authority
JP
Japan
Prior art keywords
thin film
substrate
film material
liquid
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013154082A
Other languages
English (en)
Inventor
裕司 岡本
Yuji Okamoto
裕司 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Heavy Industries Ltd
Original Assignee
Sumitomo Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Heavy Industries Ltd filed Critical Sumitomo Heavy Industries Ltd
Priority to JP2013154082A priority Critical patent/JP2015026655A/ja
Priority to TW103123631A priority patent/TWI528470B/zh
Priority to KR1020140088444A priority patent/KR101628855B1/ko
Priority to CN201410341806.7A priority patent/CN104349602B/zh
Publication of JP2015026655A publication Critical patent/JP2015026655A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Coating Apparatus (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

【課題】 基板の表面が撥液性であっても、塗布すべき領域の全域を薄膜材料で覆うことができる薄膜形成方法を提供する。【解決手段】 撥液性の表面に、光硬化性の薄膜材料を着弾させる処理と、着弾後、表面上の薄膜材料に光を照射して硬化させる処理とを、着弾地点を移動させながら繰り返すことにより、表面の、薄膜材料を塗布すべき領域に第１の膜を形成する。第１の膜の上に、液状の薄膜材料を塗布することにより、液状の第２の膜を形成する。第２の膜を形成した後、光を照射して第２の膜を硬化させる。【選択図】 図６−３

Description

本発明は、基板に液状の薄膜材料を塗布した後、硬化させることにより薄膜を形成する薄膜形成方法及び薄膜形成装置に関する。
１枚のパッケージ基板に複数個の半導体チップを搭載することにより、半導体装置の小型化、高性能化が図られている。パッケージ基板に電子部品を搭載する技術が、特許文献１に開示されている。以下、特許文献１に開示された電子部品の搭載方法について説明する。
パッケージ基板の、電子部品を搭載する領域に、液滴吐出ヘッドを用いて接着剤を塗布する。パッケージ基板に塗布された液状の接着剤に紫外線を照射することによって、接着剤を半硬化させる。半硬化した接着剤の上に電子部品を搭載し、加熱することによって、接着剤を硬化させる。これにより、電子部品が接着剤によってパッケージ基板に接着される。
特開２００８−１１７９９７号公報
パッケージ基板の表面が撥液性である場合、表面に液状の接着剤を塗布すると、接着剤が一部の領域に集合してしまう。このため、接着剤を塗布すべき領域の全域を、接着剤で覆うことが困難である。電子部品を搭載する領域に、接着剤で覆われていない領域が存在すると、電子部品の接着強度が低下してしまう。パッケージ基板と電子部品との間に、空気が閉じ込められた空洞が形成されると、空気の熱膨張によって電子部品がパッケージ基板から脱落してしまう場合もある。
本発明の目的は、基板の表面が撥液性であっても、塗布すべき領域の全域を薄膜材料で覆うことができる薄膜形成方法、及び薄膜形成装置を提供することである。
本発明の一観点によると、
撥液性の表面に、光硬化性の薄膜材料を着弾させる処理と、着弾後、前記表面上の薄膜材料に光を照射して硬化させる処理とを、着弾地点を移動させながら繰り返すことにより、前記表面の、薄膜材料を塗布すべき領域に第１の膜を形成する工程と、
前記第１の膜の上に、液状の前記薄膜材料を塗布することにより、液状の第２の膜を形成する工程と、
前記第２の膜を形成した後、光を照射して前記第２の膜を硬化させる工程と
を有する薄膜形成方法が提供される。
本発明の他の観点によると、
基板を保持するステージと、
前記ステージに保持された基板に向けて、光硬化性の液状の薄膜材料を吐出する複数のノズル孔を有するノズルヘッドと、
前記基板と前記ノズルヘッドとの一方を他方に対して移動させる移動機構と、
前記ステージに保持された基板に付着した液状の前記薄膜材料に硬化用の光を照射する光源と、
前記ノズルヘッド、前記光源、及び前記移動機構を制御する制御装置と
を有し、
前記制御装置は、
前記ノズルヘッド及び前記基板の一方を他方に対して移動させながら、前記ノズルヘッドから液状の薄膜材料を吐出して前記基板の一部の領域に液状の薄膜材料を付着させるとともに、前記基板に付着した液状の前記薄膜材料に前記光源から硬化用の光を照射して、前記薄膜材料を硬化させることにより、第１の膜を形成し、
前記第１の膜を形成した後、前記ノズルヘッド及び前記基板の一方を他方に対して移動させながら、前記ノズルヘッドから液状の前記薄膜材料を吐出して、前記第１の膜の上に液状の前記薄膜材料を付着させて、液状の第２の膜を形成し、
前記第２の膜を形成した後、前記第２の膜に硬化用の光を照射して、前記第２の膜を硬化させる薄膜形成装置が提供される。
撥液性の表面に、光硬化性の薄膜材料を着弾させる処理と、着弾後、前記表面上の薄膜材料に光を照射して硬化させる処理とを、着弾地点を移動させながら繰り返すことにより、着弾後、短時間で、薄膜材料を硬化させることができる。このため、表面が撥液性であっても、薄膜材料が一部の領域に集合してしまう前に、薄膜材料を硬化させることができる。硬化した薄膜材料からなる第１の膜の表面は、親液性、または撥液性の表面によりも弱い撥液性を示す。このため、第１の膜の上に、さらに薄膜材料を塗布する際には、第１の膜の表面の全域を容易に薄膜材料で覆うことができる。
図１は、実施例による薄膜形成装置の塗布ステーションの概略図である。 図２Ａは、ノズルユニットの斜視図であり、図２Ｂは、ノズルユニットの底面図である。 図３Ａは、実施例による薄膜形成装置を用いて作製される半導体素子の平面図であり、図３Ｂは、図３Ａの一点鎖線３Ｂ−３Ｂにおける断面図である。 図４は、実施例による薄膜形成装置のステージ及びノズルユニットの平面図である。 図５は、実施例による薄膜形成装置の全体の概略図である。 図６Ａ及び図６Ｂは、実施例による薄膜形成方法によって薄膜を形成する途中段階におけるノズルユニット及び基板の概略側面図である。 図６Ｃは、実施例による薄膜形成方法によって薄膜を形成する途中段階におけるノズルユニット及び基板の概略側面図であり、図６Ｄは、第１の膜が形成された基板の断面図である。 図６Ｅは、実施例による薄膜形成方法によって薄膜を形成する途中段階におけるノズルユニット及び基板の概略側面図であり、図６Ｆは、第１の膜及び液状の第２の膜が形成された基板の断面図であり、図６Ｇは、第２の膜を硬化させるときの硬化用光源及び基板の側面図である。 図７Ａは、比較例による方法で薄膜材料を着弾させたときの着弾直後の基板の断面図であり、図７Ｂは、薄膜材料の表面が平坦化するまで待機した後の基板の断面図である。
図１に、実施例による薄膜形成装置の塗布ステーションの概略図を示す。定盤１０の上に、移動機構１１を介してステージ１２が支持されている。ステージ１２は、薄膜を形成する対象である基板５０を保持する。基板５０の表面に平行な面をｘｙ面とし、基板５０
の表面の法線方向をｚ方向とするｘｙｚ直交座標系を定義する。ステージ１２の上方にノズルユニット１３及びカメラ１４が支持されている。移動機構１１が、基板５０及びノズルユニット１３の一方を他方に対して、ｘ方向及びｙ方向に移動させる。図１では、定盤１０に対してノズルユニット１３を静止させ、基板５０を移動させる構成を示したが、逆に、基板５０を静止させ、ノズルユニット１３を移動させる構成としてもよい。
ノズルユニット１３は、基板５０に対向するノズルヘッドを有する。ノズルヘッドに形成された複数のノズル孔から基板５０に向けて、光硬化性の液状の薄膜材料が、液滴化されて吐出される。ノズル孔から薄膜材料を吐出するタイミングは、制御装置２０により制御される。基板５０の表面に接着剤層を形成する場合には、液状の薄膜材料として、例えば液状の接着剤が用いられる。カメラ１４は、基板５０に形成されているアライメントマークを撮像し、画像データを制御装置２０に送信する。
図２Ａに、ノズルユニット１３の斜視図を示し、図２Ｂにノズルユニット１３の底面図を示す。支持板３０に２つのノズルヘッド３１、及び３つの硬化用光源３２が取り付けられている。２つのノズルヘッド３１はｙ方向に並んで配置されている。２つのノズルヘッド３１の間、及びノズルヘッド３１よりも外側に、それぞれ硬化用光源３２が配置されている。１つのノズルヘッド３１に着目すると、ノズルヘッド３１のｙ方向の正の側及び負の側に、それぞれ硬化用光源３２が配置される。
ノズルヘッド３１の各々に、ｘ方向に等間隔で並んだ複数のノズル孔３３が形成されている。図２Ａ及び図２Ｂでは、ノズルヘッド３１の各々の複数のノズル孔３３が、２列に配列されている例を示している。２つのノズルヘッド３１は、相互にｘ方向にずれて固定されている。２つのノズルヘッド３１に形成された４列のノズル孔３３は、全体として、ｘ方向に等間隔に配列されている。
硬化用光源３２は、基板５０（図１）に塗布された液状の薄膜材料に、硬化用の光を照射する。例えば、基板５０（図１）をｙ方向に移動させながら、ノズルヘッド３１から薄膜材料を吐出すると、基板５０に塗布された薄膜材料は、薄膜材料を吐出したノズルヘッド３１よりも下流側に配置された硬化用光源３２からの光によって硬化される。
図２Ａ及び図２Ｂでは、ノズルヘッド３１の搭載数を２個としたが、ノズルヘッド３１の搭載数は、１個でもよいし、３個以上でもよい。硬化用光源３２は、ノズルヘッド３１の各々の両側に配置すればよい。ノズルヘッド３１の搭載数を増加すると、ｘ方向に関するノズル孔３３の配列ピッチが小さくなる。これにより、形成すべき薄膜のパターンの解像度を高めることができる。
図３Ａに、実施例による薄膜形成装置を用いて作製される半導体素子の平面図を示す。図３Ｂに、図３Ａの一点鎖線３Ｂ−３Ｂにおける断面図を示す。パッケージ基板５０の上に、接着剤層５１により、第１の半導体チップ５２が接着されている。第１の半導体チップ５２の上に、接着剤層５３により、第２の半導体チップ５４が接着されている。第１の半導体チップ５２及び第２の半導体チップ５４に形成されたパッドが、ワイヤ５５により、パッケージ基板５０に形成されたパッドに接続されている。実施例による薄膜形成装置により、接着剤層５１及び接着剤層５３が形成される。
図３Ａ及び図３Ｂでは、第１の半導体チップ５２と第２の半導体チップ５４とが積み重ねられた構成を示したが、１枚のパッケージ基板５０に１枚の半導体チップのみを実装してもよい。また、１枚のパッケージ基板５０の表面の複数個所に、それぞれ半導体チップを搭載してもよい。
図４に、実施例による薄膜形成装置のステージ１２及びノズルユニット１３の平面図を示す。ステージ１２の上に基板５０が保持されている。基板５０の表面に、接着剤を塗布すべき複数の塗布領域５８が画定されている。塗布領域５８は、図３Ｂに示した接着剤層５１を形成すべき領域に相当する。
基板５０の上方にノズルユニット１３が配置されている。ノズルユニット１３は、ノズルヘッド３１及び硬化用光源３２を含む。移動機構１１によって基板５０をｙ方向に移動させながら、ノズルヘッド３１から薄膜材料を吐出させることにより、基板５０に薄膜材料を塗布することができる。制御装置２０が、移動機構１１による基板５０の移動、及びノズルヘッド３１からの薄膜材料の吐出タイミングを制御する。これにより、塗布領域５８に、接着剤からなる薄膜材料を塗布することができる。塗布領域５８のパターン情報は、予め制御装置２０に記憶されている。
基板５０をｘ方向にずらして同様の処理を繰り返すことにより、基板５０の表面の任意の領域に、薄膜材料を塗布することができる。
図５に、実施例による薄膜形成装置の全体の概略図を示す。実施例による薄膜形成装置は、搬入ステーション６０、仮位置決めステーション６１、塗布ステーション６２、硬化ステーション６３、及び搬送装置６４を含む。水平面をｘｙ面とし、鉛直上方をｚ軸の正の向きとするｘｙｚ直交座標を定義する。搬入ステーション６０、仮位置決めステーション６１、塗布ステーション６２、及び硬化ステーション６３が、ｘ軸の正の向きに向かってこの順番に配置されている。制御装置２０が、搬入ステーション６０、仮位置決めステーション６１、塗布ステーション６２、硬化ステーション６３内の各装置、及び搬送装置６４を制御する。
第１の搬送ローラ６５が、処理対象の基板５０を搬入ステーション６０から仮位置決めステーション６１まで、ｘ軸の正の向きに搬送する。第１の搬送ローラ６５で搬送されている基板５０の先端がストッパ６７に接触することにより、搬送方向に関して基板５０の粗い位置決めが行われる。
搬送装置６４が、仮位置決めステーション６１から塗布ステーション６２まで、及び塗布ステーション６２から硬化ステーション６３まで基板５０を搬送する。搬送装置６４は、ガイド７０、及び２台のリフタ７１、７２を含む。リフタ７１、７２がガイド７０に案内されて、ｘ方向に移動する。リフタ７１、７２は、例えば基板５０の底面に接触して基板５０を支持するＬ字型の支持アームを有する。一方のリフタ７１は、仮位置決めステーション６１から塗布ステーション６２まで基板５０を搬送し、他方のリフタ７２は、塗布ステーション６２から硬化ステーション６３まで基板５０を搬送する。
塗布ステーション６２は、図１に示したように、定盤１０、移動機構１１、及びステージ１２を含む。図５には、ノズルユニット１３（図１）が示されていない。
硬化ステーション６３に、第２の搬送ローラ６６が配置されている。塗布ステーション６２で処理された基板５０が、搬送装置６４により硬化ステーション６３まで搬送され、第２の搬送ローラ６６の上に載せられる。第２の搬送ローラ６６は、基板５０をｘ軸の正の方向に搬送する。基板５０の搬送経路の上方に、硬化用光源６８が配置されている。硬化用光源６８は、第２の搬送ローラ６６によって搬送されている基板５０に、薄膜材料を硬化させる波長成分を含む光を照射する。
図６Ａ〜図６Ｆを参照して、実施例による薄膜形成措置を用いた薄膜の形成方法について説明する。
図６Ａは、ノズルユニット１３及び基板５０の概略側面図を示す。基板５０をｙ軸の正の方向に移動させながら、上流側（ｙ軸の負の側）のノズルヘッド３１から基板５０の塗布領域５８（図４）に向けて、液状の薄膜材料８０を液滴化して吐出する。塗布領域５８に、液状の薄膜材料からなる第１の膜８１が形成される。
図６Ｂに示すように、液状の第１の膜８１は、硬化用光源３２の下方を通過するときに、硬化用の光に照射されて硬化する。ここで、「硬化」とは、十分な粘着性を有するが、基板５０の表面を移動することはできない程度までの硬化を意味する。薄膜材料８０が基板５０に着弾してから硬化されるまでの時間は、ノズルヘッド３１のノズル孔から、その下流側の硬化用光源３２までの距離と、基板５０の移動速度によって決まる。
塗布領域５８（図４）が、下流側（ｙ軸の正の側）のノズルヘッド３１の下方を通過するときに、下流側のノズルヘッド３１から塗布領域５８に向けて、液状の薄膜材料８０を吐出する。
上流側のノズルヘッド３１から吐出された薄膜材料８０によって形成された第１の膜８１が、塗布領域５８の全域を覆っている場合には、下流側のノズルヘッド３１から吐出された薄膜材料８０が、硬化した第１の膜８１の上に着弾する。これにより、硬化した薄膜材料と、液状の薄膜材料との２層構造を有する第１の膜８１が得られる。
上流側のノズルヘッド３１から吐出された薄膜材料８０によって形成された第１の膜８１が、塗布領域５８の全域を覆っておらず、塗布領域５８内に基板５０の表面が露出した箇所が離散的に分布する場合には、下流側のノズルヘッド３１から吐出された薄膜材料８０が、基板５０の露出箇所に着弾する。これにより、第１の膜８１は、硬化した薄膜材料と、液状の薄膜材料とで、塗布領域５８の全域が覆われる。この場合、第１の膜８１は、硬化した部分と液状の部分とが、面内に分布する構造を有することになる。
図６Ｃに示すように、塗布領域５８（図４）が最も下流側の硬化用光源３２の下方を通過するときに、第１の膜８１のうち液状の部分が硬化される。
図６Ｄに示すように、最も下流側の硬化用光源３２（図６Ｃ）を通過した塗布領域５８の全域は、硬化した第１の膜８１で覆われる。
図６Ｅに示すように、基板５０をｙ軸の負の方向に移動させながら、ノズルヘッド３１から薄膜材料８０を吐出して、第１の膜８１の上に液状の薄膜材料を塗布する。これにより、第１の膜８１の上に、液状の薄膜材料からなる第２の膜８２が形成される。第２の膜８２を形成するときには、硬化用光源３２は消灯状態である。
図６Ｆに示すように、第１の膜８１の表面の全域が、液状の第２の膜８２で覆われる。
図６Ｇに示すように、第２の膜８２を形成した後、基板５０を硬化ステーション６３（図５）まで搬送する。硬化ステーション６３において、基板５０が第２の搬送ローラ６６により搬送され、硬化用光源６８の下方を通過する。このとき、液状の第２の膜８２が、硬化用光源６８からの光に照射されて硬化される。硬化された第１の膜８１及び第２の膜８２が、図３Ｂに示した接着剤層５１に相当する。同様の方法で、第１の半導体チップ５２の上の接着剤層５３を形成することができる。
実施例による方法では、第１の膜８１（図６Ｅ）の上に液状の薄膜材料８０を塗布するときに、硬化用光源３２が消灯状態である。液状の第２の膜８２は、図５に示した搬送装
置６４によって塗布ステーション６２から硬化ステーション６３まで搬送された後に硬化される。このため、液状の第２の膜８２が硬化されるまでの経過時間が長い。第２の膜８２が硬化されるまでに、液状の薄膜材料が面内方向に広がり、第２の膜８２の表面が平坦化される。
これに対し、第１の膜８１は、基板５０の表面に薄膜材料を着弾させる処理と、着弾後、基板５０の表面上の薄膜材料に光を照射して硬化させる処理とを、着弾地点を移動させながら繰り返すことにより形成される。このため、液状の薄膜材料が面内方向に広がってその表面が平坦化されるための十分な時間が確保されない。液状の第１の膜８１の表面が平坦化される前に硬化されてしまうため、第１の膜８１の表面には、薄膜材料の着弾地点に対応する位置の表面が相対的に盛り上がった凹凸が残る。
第１の膜８１のみを、図３Ｂに示した接着剤層５１として用いる場合には、接着剤層５１の表面に凹凸が存在する。この接着剤層５１も第１の半導体チップ５２を接着すると、接着剤層５１と第１の半導体チップ５２との界面に、空気を含んだ空洞が残ってしまう。この空洞により、第１の半導体チップ５２の接着強度が低下してしまう。さらに、空洞内の空気が膨張することによって、第１の半導体チップ５２が基板５０から脱落してしまう場合もある。
実施例においては、第２の膜８２の表面が平坦化されているため、接着剤層５１と第１の半導体チップ５２との界面に空洞が発生しにくい。これにより、第１の半導体チップ５２の接着強度の低下、及び第１の半導体チップ５２の脱落を防止することができる。
次に、第２の膜８２を形成するために、第２の膜８２の下地として第１の膜８１（図６Ｆ）を形成する効果について説明する。
図７Ａに、基板５０の塗布領域５８に液状の薄膜材料８０を着弾させた直後の基板５０の断面図を示す。着弾直後には、各着弾地点に、薄膜材料８０が付着している。基板５０の表面が撥液性である場合、薄膜材料が基板５０に着弾してから、その表面が平坦化するまでの時間が経過すると、図７Ｂに示すように、液状の薄膜材料８０が一部の領域に集合してしまう。これにより、塗布領域５８内に、基板５０の表面が露出した領域が形成されてしまう。この状態で、薄膜材料８０を硬化させると、基板５０が露出した領域が残ってしまう。
実施例のように、第２の膜８２の下地として第１の膜８１（図６Ｆ）を形成しておくと、基板５０の表面が撥液性の影響を受けることなく、塗布領域５８の全域を、第１の膜８１及び第２の膜８２で覆うことができる。塗布領域５８の全域を第１の膜８１で覆うために、第１の膜８１を形成する工程（図６Ａ、図６Ｂ）において、着弾地点に付着した薄膜材料が、表面の撥液性によって着弾地点から移動してしまう前に、薄膜材料を硬化させることが好ましい。
上記実施例では、第１の膜７１を硬化させる光源３２（図６Ｂ）と、第２の膜８２（図６Ｆ）を硬化させる光源６８（図５、図６Ｇ）とを別々に準備したが、光源３２を用いて第２の膜８２を硬化させてもよい。この場合には、図６Ｅに示した工程で、液状の第２の膜８２を形成した後、ステージ１２の上で、第２の膜８２の表面が平坦化されるまで待機する。その後、硬化用光源３２を点灯させて、基板５０を移動させる。第２の膜８２が硬化用光源３２の下方を通過するときに、硬化用の光に照射されることにより、第２の膜８２が硬化する。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。
例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
１０ 定盤
１１ 移動機構
１２ ステージ
１３ ノズルユニット
１４ カメラ
２０ 制御装置
３０ 支持板
３１ ノズルヘッド
３２ 硬化用光源
３３ ノズル孔
５０ 基板（パッケージ基板）
５１ 接着剤層
５２ 第１の半導体チップ
５３ 接着剤層
５４ 第２の半導体チップ
５５ ワイヤ
５８ 塗布領域
６０ 搬入ステーション
６１ 仮位置決めステーション
６２ 塗布ステーション
６３ 硬化ステーション
６４ 搬送装置
６５ 第１の搬送ローラ
６６ 第２の搬送ローラ
６７ ストッパ
６８ 硬化用光源
７０ ガイド
７１、７２ リフタ
８０ 薄膜材料
８１ 第１の膜
８２ 第２の膜

Claims (4)

  1. 撥液性の表面に、光硬化性の薄膜材料を着弾させる処理と、着弾後、前記表面上の薄膜材料に光を照射して硬化させる処理とを、着弾地点を移動させながら繰り返すことにより、前記表面の、薄膜材料を塗布すべき領域に第１の膜を形成する工程と、
    前記第１の膜の上に、液状の前記薄膜材料を塗布することにより、液状の第２の膜を形成する工程と、
    前記第２の膜を形成した後、光を照射して前記第２の膜を硬化させる工程と
    を有する薄膜形成方法。
  2. 前記第１の膜を形成する工程において、前記薄膜材料の液滴が、前記表面の撥液性によって着弾地点から移動する前に、前記薄膜材料を硬化させる請求項１に記載の薄膜形成方法。
  3. 前記第２の膜を形成する工程において、前記第１の膜の表面の全域を、液状の前記薄膜材料で覆う請求項１または２に記載の薄膜形成方法。
  4. 基板を保持するステージと、
    前記ステージに保持された基板に向けて、光硬化性の液状の薄膜材料を吐出する複数のノズル孔を有するノズルヘッドと、
    前記基板と前記ノズルヘッドとの一方を他方に対して移動させる移動機構と、
    前記ステージに保持された基板に付着した液状の前記薄膜材料に硬化用の光を照射する光源と、
    前記ノズルヘッド、前記光源、及び前記移動機構を制御する制御装置と
    を有し、
    前記制御装置は、
    前記ノズルヘッド及び前記基板の一方を他方に対して移動させながら、前記ノズルヘッドから液状の薄膜材料を吐出して前記基板の一部の領域に液状の薄膜材料を付着させるとともに、前記基板に付着した液状の前記薄膜材料に前記光源から硬化用の光を照射して、前記薄膜材料を硬化させることにより、第１の膜を形成し、
    前記第１の膜を形成した後、前記ノズルヘッド及び前記基板の一方を他方に対して移動させながら、前記ノズルヘッドから液状の前記薄膜材料を吐出して、前記第１の膜の上に液状の前記薄膜材料を付着させて、液状の第２の膜を形成し、
    前記第２の膜を形成した後、前記第２の膜に硬化用の光を照射して、前記第２の膜を硬化させる薄膜形成装置。
JP2013154082A 2013-07-25 2013-07-25 薄膜形成方法及び薄膜形成装置 Pending JP2015026655A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013154082A JP2015026655A (ja) 2013-07-25 2013-07-25 薄膜形成方法及び薄膜形成装置
TW103123631A TWI528470B (zh) 2013-07-25 2014-07-09 Film forming method and thin film forming apparatus
KR1020140088444A KR101628855B1 (ko) 2013-07-25 2014-07-14 박막형성방법 및 박막형성장치
CN201410341806.7A CN104349602B (zh) 2013-07-25 2014-07-17 薄膜形成方法及薄膜形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013154082A JP2015026655A (ja) 2013-07-25 2013-07-25 薄膜形成方法及び薄膜形成装置

Publications (1)

Publication Number Publication Date
JP2015026655A true JP2015026655A (ja) 2015-02-05

Family

ID=52488930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013154082A Pending JP2015026655A (ja) 2013-07-25 2013-07-25 薄膜形成方法及び薄膜形成装置

Country Status (4)

Country Link
JP (1) JP2015026655A (ja)
KR (1) KR101628855B1 (ja)
CN (1) CN104349602B (ja)
TW (1) TWI528470B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6862041B2 (ja) * 2016-08-10 2021-04-21 住友重機械工業株式会社 膜形成方法及び膜形成装置
JP6925749B2 (ja) * 2018-01-30 2021-08-25 住友重機械工業株式会社 膜形成方法、及び膜形成装置
JP6968505B2 (ja) * 2018-05-17 2021-11-17 住友重機械工業株式会社 インク塗布装置及びインク塗布方法
CN110473790B (zh) * 2019-07-31 2021-04-13 深圳宏芯宇电子股份有限公司 集成电路封装方法及半导体器件
KR102241617B1 (ko) * 2020-06-04 2021-04-20 세메스 주식회사 기판 처리 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4100385B2 (ja) * 2004-09-22 2008-06-11 セイコーエプソン株式会社 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法
JP4708998B2 (ja) * 2005-12-22 2011-06-22 キヤノン株式会社 パターニング方法、電気光学装置の製造方法、カラーフィルターの製造方法、発光体の製造方法、並びに薄膜トランジスタの製造方法
JP4442641B2 (ja) * 2007-06-04 2010-03-31 富士ゼロックス株式会社 電子写真感光体の製造方法、電子写真感光体、画像形成装置、及びプロセスカートリッジ
KR101045782B1 (ko) * 2010-04-12 2011-07-04 국민대학교산학협력단 다층박막 제조방법 및 이에 의하여 제조된 다층박막
KR101794803B1 (ko) * 2011-07-15 2017-11-07 스미도모쥬기가이고교 가부시키가이샤 박막형성방법 및 박막형성장치

Also Published As

Publication number Publication date
KR20150013022A (ko) 2015-02-04
CN104349602A (zh) 2015-02-11
TW201505108A (zh) 2015-02-01
TWI528470B (zh) 2016-04-01
KR101628855B1 (ko) 2016-06-09
CN104349602B (zh) 2017-08-22

Similar Documents

Publication Publication Date Title
JP6932676B2 (ja) 転写方法およびこれを用いた画像表示装置の製造方法ならびに転写装置
TWI674654B (zh) 用以接合裸晶片晶粒之方法
JP2015026655A (ja) 薄膜形成方法及び薄膜形成装置
JP5714110B2 (ja) 基板製造装置及び基板製造方法
WO2014208464A1 (ja) 薄膜形成方法及び薄膜形成装置
TW201309135A (zh) 薄膜形成方法及薄膜形成裝置
TWI471908B (zh) Film forming method and thin film forming apparatus
JP2013030571A (ja) 液滴吐出装置及び液滴吐出方法
JP6801975B2 (ja) 塗布装置および塗布方法
TW201716152A (zh) 印刷硬化方法、印刷硬化裝置以及印刷配線基板的製造方法
KR101663193B1 (ko) 기판제조방법 및 기판제조장치
TWI434633B (zh) 製造印刷電路板用之光阻塗佈裝置
JP6925005B2 (ja) 塗布装置
JP2014233704A (ja) 薄膜形成方法及び薄膜形成装置
JP2013233472A (ja) 薄膜形成方法及び薄膜形成装置
TW201511843A (zh) 黏合劑塗布裝置及方法、顯示裝置用構件製造裝置及方法
JP2021183332A (ja) 塗布装置
JP2014038951A (ja) 射出装置および射出方法
JP2015123443A (ja) パターン形成方法、パターン印刷方法、パターン形成システムおよびパターン印刷システム
JP2023035904A (ja) 保護膜形成装置
JP2017228641A (ja) 膜パターン形成方法
JP2016210084A (ja) インクジェット記録ヘッドの製造方法
JP2014154567A (ja) アライメントマーク形成方法及び形成装置