CN104349602B - 薄膜形成方法及薄膜形成装置 - Google Patents

薄膜形成方法及薄膜形成装置 Download PDF

Info

Publication number
CN104349602B
CN104349602B CN201410341806.7A CN201410341806A CN104349602B CN 104349602 B CN104349602 B CN 104349602B CN 201410341806 A CN201410341806 A CN 201410341806A CN 104349602 B CN104349602 B CN 104349602B
Authority
CN
China
Prior art keywords
film
thin
substrate
film material
liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410341806.7A
Other languages
English (en)
Other versions
CN104349602A (zh
Inventor
冈本裕司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Heavy Industries Ltd
Original Assignee
Sumitomo Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Heavy Industries Ltd filed Critical Sumitomo Heavy Industries Ltd
Publication of CN104349602A publication Critical patent/CN104349602A/zh
Application granted granted Critical
Publication of CN104349602B publication Critical patent/CN104349602B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

本发明提供一种薄膜形成方法及薄膜形成装置，所述薄膜形成方法中，即使基板的表面为憎液性，也能够使薄膜材料覆盖应涂布的区域的整个区域。本发明的薄膜形成方法中，在憎液性的表面一边移动着落地点一边重复进行使光固化性的薄膜材料着落的处理、和着落后向表面上的薄膜材料照射光而使其固化的处理，由此在表面的应涂布薄膜材料的区域形成第1膜。通过在第1膜上涂布液状的薄膜材料，来形成液状的第2膜。在形成第2膜之后，照射光而使第2膜固化。

Description

薄膜形成方法及薄膜形成装置
本申请主张基于2013年7月25日申请的日本专利申请第2013-154082号的优先权。该日本申请的全部内容通过参考援用于本说明书中。
技术领域
本发明涉及一种将液状的薄膜材料涂布在基板后，通过使其固化来形成薄膜的薄膜形成方法及薄膜形成装置。
背景技术
通过在1张封装基板搭载多个半导体芯片，能够实现半导体装置的小型化、高性能化。在专利文献1中公开有在封装基板搭载电子组件的技术。以下，对专利文献1中公开的电子组件的搭载方法进行说明。
在封装基板的搭载电子组件的区域使用液滴吐出头涂布粘结剂。通过向涂布在封装基板的液状的粘结剂照射紫外线，使粘结剂半固化。通过在半固化的粘结剂上搭载电子组件并进行加热，使粘结剂固化。由此，将电子组件通过粘结剂粘结于封装基板。
专利文献1：日本特开2008-117997号公报
当封装基板的表面为憎液性时，若在表面涂布液状的粘结剂，则粘结剂会集合在一部分区域中。因此，难以用粘结剂覆盖应涂布粘结剂的区域的整个区域。若在搭载电子组件的区域中存在未被粘结剂覆盖的区域，则导致电子组件的粘结强度下降。若在封装基板与电子组件之间，形成有锁住空气的空洞，则有时因空气的热膨胀导致电子组件从封装基板脱落。
发明内容
本发明的目的在于提供一种即使基板的表面为憎液性，也能够使薄膜材料覆盖应涂布的区域的整个区域的薄膜形成方法及薄膜形成装置。
根据本发明的一观点，提供一种薄膜形成方法，其具有：
在憎液性的表面一边移动着落地点一边重复进行使光固化性的薄膜材料着落的处理、和着落后向所述表面上的薄膜材料照射光而使其固化的处理，由此在所述表面的应涂布薄膜材料的区域形成第1膜的工序；
通过在所述第1膜上涂布液状的所述薄膜材料，形成液状的第2膜的工序；及
在形成所述第2膜之后，照射光而使所述第2膜固化的工序。
根据本发明的另一观点，提供一种薄膜形成装置，其具有：
载物台，保持基板；
喷嘴头，具有朝向保持于所述载物台的基板吐出光固化性的液状的薄膜材料的多个喷嘴孔；
移动机构，使所述基板和所述喷嘴头中的一个相对于另一个移动；
光源，向附着于保持在所述载物台的基板的液状的所述薄膜材料照射固化用光；及
控制装置，控制所述喷嘴头、所述光源及所述移动机构，
所述控制装置中，
一边使所述喷嘴头及所述基板中的一个相对于另一个移动，一边从所述喷嘴头吐出液状的薄膜材料而使液状的薄膜材料附着于所述基板的一部分区域，并且从所述光源向附着于所述基板的液状的所述薄膜材料照射固化用光，从而使所述薄膜材料固化，由此形成第1膜，
在形成所述第1膜之后，一边使所述喷嘴头及所述基板中的一个相对于另一个移动，一边从所述喷嘴头吐出液状的所述薄膜材料而使液状的所述薄膜材料附着于所述第1膜上，从而形成液状的第2膜，
在形成所述第2膜之后，向所述第2膜照射固化用光，从而使所述第2膜固化。
在憎液性的表面一边移动着落地点一边重复进行使光固化性的薄膜材料着落的处理、和着落后向所述表面上的薄膜材料照射光而使其固化的处理，由此在着落后能够在短时间内使薄膜材料固化。因此，即使表面为憎液性，也能够在薄膜材料集合在一部分的区域之前，使薄膜材料固化。由固化的薄膜材料构成的第1膜的表面显示亲液性或比憎液性的表面更弱的憎液性。因此，在第1膜上进一步涂布薄膜材料时，能够容易使薄膜材料覆盖第1膜的表面的整个区域。
附图说明
图1是实施例的薄膜形成装置的涂布站的示意图。
图2A是喷嘴单元的立体图，图2B是喷嘴单元的仰视图。
图3A是使用实施例的薄膜形成装置而制作的半导体元件的俯视图，图3B是图3A的单点划线3B-3B中的剖视图。
图4是实施例的薄膜形成装置的载物台及喷嘴单元的俯视图。
图5是实施例的薄膜形成装置整体的示意图。
图6A及图6B是通过实施例的薄膜形成方法形成薄膜的中途阶段的喷嘴单元及基板的示意侧视图。
图6C是通过实施例的薄膜形成方法形成薄膜的中途阶段的喷嘴单元及基板的示意侧视图，图6D是形成有第1膜的基板的剖视图。
图6E是通过实施例的薄膜形成方法形成薄膜的中途阶段的喷嘴单元及基板的示意侧视图，图6F是形成有第1膜及液状的第2膜的基板的剖视图，图6G是使第2膜固化时的固化用光源及基板的侧视图。
图7A是利用比较例的方法使薄膜材料着落时的刚着落之后的基板的剖视图，图7B是待机到薄膜材料的表面平坦化之后的基板的剖视图。
图中：10-底板，11-移动机构，12-载物台，13-喷嘴单元，14-摄像机，20-控制装置，30-支承板，31-喷嘴头，32-固化用光源，33-喷嘴孔，50-基板(封装基板)，51-粘结剂层，52-第1半导体芯片，53-粘结剂层，54-第2半导体芯片，55-金属线，58-涂布区域，60-搬入站，61-临时定位站，62-涂布站，63-固化站，64-输送装置，65-第1输送辊，66-第2输送辊，67-挡块，68-固化用光源，70-导向件，71、72-升降机，80-薄膜材料，81-第1膜，82-第2膜。
具体实施方式
图1表示实施例的薄膜形成装置的涂布站的示意图。在底板10上经由移动机构11支承有载物台12。载物台12保持作为形成薄膜的对象的基板50。定义将平行于基板50表面的面设为xy面，并将基板50的表面的法线方向设为z方向的xyz直角坐标系。在载物台12的上方支承有喷嘴单元13及摄像机14。移动机构11使基板50及喷嘴单元13中的一个相对于另一个沿x方向及y方向移动。图1中，表示使喷嘴单元13相对于底板10静止，并使基板50移动的结构，但相反也可以是使基板50静止，并使喷嘴单元13移动的结构。
喷嘴单元13具有与基板50对置的喷嘴头。使光固化性的液状的薄膜材料液滴化并从形成于喷嘴头的多个喷嘴孔朝向基板50吐出。从喷嘴孔吐出薄膜材料的时间通过控制装置20来控制。在基板50的表面形成粘结剂层时，例如使用液状的粘结剂作为液状的薄膜材料。摄像机14拍摄形成于基板50的对准标记，并将图像数据发送到控制装置20。
图2A中示出喷嘴单元13的立体图，图2B中示出喷嘴单元13的仰视图。在支承板30安装有2个喷嘴头31及3个固化用光源32。2个喷嘴头31沿y方向并排配置。在2个喷嘴头31之间及喷嘴头31外侧分别配置有固化用光源32。若着眼于1个喷嘴头31，则在喷嘴头31的y方向的正侧及负侧分别配置有固化用光源32。
在各个喷嘴头31形成有沿x方向等间隔排列的多个喷嘴孔33。在图2A及图2B中，示出各个喷嘴头31的多个喷嘴孔33排列成2列的例子。2个喷嘴头31相互沿x方向错开固定。形成于2个喷嘴头31的4列喷嘴孔33整体沿x方向等间隔排列。
固化用光源32向涂布在基板50(图1)的液状的薄膜材料照射固化用光。例如，若一边使基板50(图1)沿y方向移动，一边从喷嘴头31吐出薄膜材料，则涂布在基板50的薄膜材料通过来自配置在比吐出薄膜材料的喷嘴头31更靠下游侧的固化用光源32的光被固化。
在图2A及图2B中，虽将喷嘴头31的搭载数设为2个，但喷嘴头31的搭载数也可以为1个，还可以为3个以上。固化用光源32配置在各个喷嘴头31的两侧即可。若增加喷嘴头31的搭载数，则在x方向上的喷嘴孔33的排列间距变小。由此，能够提高应形成的薄膜的图案的分辨率。
在图3A中示出使用实施例的薄膜形成装置而制作的半导体元件的俯视图。在图3B中示出图3A的单点划线3B-3B中的剖视图。在封装基板50上通过粘结剂层51粘结有第1半导体芯片52。在第1半导体芯片52上通过粘结剂层53粘结有第2半导体芯片54。形成在第1半导体芯片52及第2半导体芯片54的垫片通过金属线55连接于形成在封装基板50的垫片。通过实施例的薄膜形成装置，形成粘结剂层51及粘结剂层53。
在图3A及图3B中，示出第1半导体芯片52和第2半导体芯片54堆叠的结构，但也可以在1张封装基板50仅安装1个半导体芯片。并且，还可以在1张封装基板50的表面的多处分别搭载半导体芯片。
在图4中示出实施例的薄膜形成装置的载物台12及喷嘴单元13的俯视图。在载物台12上保持有基板50。在基板50的表面划定有应涂布粘结剂的多个涂布区域58。涂布区域58相当于图3B所示的应形成粘结剂层51的区域。
在基板50的上方配置有喷嘴单元13。喷嘴单元13包括喷嘴头31及固化用光源32。一边通过移动机构11使基板50沿y方向移动，一边从喷嘴头31吐出薄膜材料，由此能够在基板50涂布薄膜材料。控制装置20控制基于移动机构11的基板50的移动及从喷嘴头31吐出薄膜材料的时间。由此，能够在涂布区域58涂布由粘结剂构成的薄膜材料。涂布区域58的图案信息预先存储于控制装置20。
通过将基板50沿x方向移动并重复进行相同处理，从而能够在基板50的表面的任意区域涂布薄膜材料。
在图5中示出实施例的薄膜形成装置的整体的示意图。基于实施例的薄膜形成装置包括搬入站60、临时定位站61、涂布站62、固化站63及输送装置64。定义xyz直角坐标系，该xyz直角坐标系中将水平面设为xy面，将铅直上方设为z轴的正方向。搬入站60、临时定位站61、涂布站62及固化站63朝向x轴的正方向依次配置。控制装置20控制搬入站60、临时定位站61、涂布站62、固化站63内的各装置及输送装置64。
第1输送辊65将作为处理对象的基板50沿x轴的正方向从搬入站60输送至临时定位站61。通过第1输送辊65输送的基板50的前端接触于挡块67，由此进行基板50在输送方向上的粗定位。
输送装置64将基板50从临时定位站61输送至涂布站62，及从涂布站62输送至固化站63。输送装置64包括导向件70及2台升降机71、72。升降机71、72由导向件70引导并沿x方向移动。升降机71、72例如具有与基板50的底面接触并支承基板50的L字型的支承臂。一个升降机71将基板50从临时定位站61输送至涂布站62，另一个升降机72将基板50从涂布站62输送至固化站63。
如图1所示，涂布站62包括底板10、移动机构11及载物台12。图5中未表示喷嘴单元13(图1)。
在固化站63配置有第2输送辊66。在涂布站62被处理的基板50通过输送装置64输送至固化站63，并搭载于第2输送辊66上。第2输送辊66沿x轴的正方向输送基板50。在基板50的输送路径的上方配置有固化用光源68。固化用光源68向通过第2输送辊66输送的基板50照射包含使薄膜材料固化的波长成分的光。
参考图6A～图6F，对使用实施例的薄膜形成装置的薄膜形成方法进行说明。
图6A表示喷嘴单元13及基板50的示意侧视图。一边使基板50沿y轴的正方向移动，一边使液状的薄膜材料80液滴化并从上游侧(y轴的负侧)的喷嘴头31朝向基板50的涂布区域58(图4)吐出。在涂布区域58形成由液状的薄膜材料构成的第1膜81。
如图6B所示，液状的第1膜81在通过固化用光源32的下方时，被固化用光照射而固化。其中，“固化”意味着具有充分的粘着性，但无法在基板50的表面上进行移动程度的固化。薄膜材料80从着落于基板50之后到固化的时间取决于从喷嘴头31的喷嘴孔到其下游侧的固化用光源32为止的距离以及基板50的移动速度。
涂布区域58(图4)在通过下游侧(y轴的正侧)的喷嘴头31的下方时，从下游侧的喷嘴头31朝向涂布区域58吐出液状的薄膜材料80。
由从上游侧的喷嘴头31吐出的薄膜材料80形成的第1膜81覆盖涂布区域58的整个区域时，从下游侧的喷嘴头31吐出的薄膜材料80着落于已固化的第1膜81上。由此，获得具有已固化的薄膜材料和液状的薄膜材料这2层结构的第1膜81。
由从上游侧的喷嘴头31吐出的薄膜材料80形成的第1膜81未覆盖涂布区域58的整个区域，在涂布区域58内分散地分布有露出基板50的表面的部位时，从下游侧的喷嘴头31吐出的薄膜材料80着落于基板50的露出部位。由此，第1膜81利用固化的薄膜材料和液状的薄膜材料覆盖涂布区域58的整个区域。此时，第1膜81具有已固化的部分和液状的部分分布在面内的结构。
如图6C所示，涂布区域58(图4)通过最下游侧的固化用光源32的下方时，第1膜81中液状的部分被固化。
如图6D所示，通过最下游侧的固化用光源32(图6C)的涂布区域58的整个区域被固化的第1膜81覆盖。
如图6E所示，一边使基板50沿y轴的负方向移动，一边从喷嘴头31吐出薄膜材料80，在第1膜81上涂布液状的薄膜材料。由此，在第1膜81上形成由液状的薄膜材料构成的第2膜82。形成第2膜82时，固化用光源32处于消灯状态。
如图6F所示，第1膜81的表面的整个区域被液状的第2膜82覆盖。
如图6G所示，形成第2膜82后，将基板50输送至固化站63(图5)。在固化站63中，基板50通过第2输送辊66被输送，并通过固化用光源68的下方。此时，液状的第2膜82被来自固化用光源68的光照射而固化。固化的第1膜81及第2膜82相当于图3B所示的粘结剂层51。利用相同的方法能够形成第1半导体芯片52上的粘结剂层53。
基于实施例的方法中，在第1膜81(图6E)上涂布液状的薄膜材料80时，固化用光源32处于消灯状态。液状的第2膜82通过图5所示的输送装置64从涂布站62输送至固化站63后被固化。因此，液状的第2膜82固化为止的经过时间较长。第2膜82在固化之前，液状的薄膜材料沿面内方向扩展，使第2膜82的表面平坦化。
相对于此，第1膜81通过一边移动着落地点一边重复进行使薄膜材料着落于基板50的表面的处理、和着落后向基板50表面上的薄膜材料照射光而使其固化的处理来形成。因此，无法确保液状的薄膜材料沿面内方向扩展而使其表面平坦化的充分的时间。由于液状的第1膜81的表面在被平坦化之前已固化，因此在第1膜81的表面残留有与薄膜材料的着落地点相对应的位置的表面相对隆起的凹凸。
仅将第1膜81用作图3B所示的粘结剂层51时，在粘结剂层51的表面存在凹凸。若用该粘结剂层51粘结第1半导体芯片52，则在粘结剂层51与第1半导体芯片52之间的界面会残留有包含空气的空洞。该空洞会导致第1半导体芯片52的粘结强度下降。而且，通过空洞内的空气膨胀，有时导致第1半导体芯片52从基板50脱落。
在实施例中，由于第2膜82的表面被平坦化，因此在粘结剂层51与第1半导体芯片52之间的界面难以产生空洞。由此，能够防止第1半导体芯片52的粘结强度的下降及第1半导体芯片52的脱落。
接着，对为了形成第2膜82而形成第1膜81(图6F)作为第2膜82的基底的效果进行说明。
图7A中示出液状的薄膜材料80刚着落于基板50的涂布区域58之后的基板50的剖视图。着落之后，紧接着在各着落地点附着有薄膜材料80。当基板50的表面为憎液性时，如图7B所示，若经过从薄膜材料着落于基板50之后到使其表面平坦化的时间，则液状的薄膜材料80集合在一部分区域中。由此，在涂布区域58内形成基板50的表面露出的区域。若在该状态下固化薄膜材料80，则基板50露出的区域会残留。
如实施例，若预先形成第1膜81(图6F)作为第2膜82的基底，则不受基板50的表面为憎液性的影响，能够利用第1膜81及第2膜82覆盖涂布区域58的整个区域。为了利用第1膜81覆盖涂布区域58的整个区域，在形成第1膜81的工序(图6A、图6B)中，优选在附着于着落地点的薄膜材料通过表面的憎液性从着落地点移动之前，使薄膜材料固化。
在上述实施例中，分别准备了使第1膜81固化的光源32(图6B)和使第2膜82(图6F)固化的光源68(图5、图6G)，但也可以使用光源32固化第2膜82。此时，在图6E所示的工序中，形成液状的第2膜82之后，在载物台12上等待到第2膜82的表面平坦化为止。之后，点亮固化用光源32，并使基板50移动。第2膜82在通过固化用光源32的下方时，被固化用光照射，从而第2膜82得以固化。
以上，根据实施例对本发明进行了说明，但本发明并不限于此。例如，能够进行各种変更、改良及组合等，这对本领域技术人员来说是显而易见的。

Claims (4)

1.一种薄膜形成方法，其具有：
在憎液性的表面一边移动着落地点一边重复进行使光固化性的薄膜材料着落的处理、和着落后向所述表面上的薄膜材料照射光而使其固化的处理，由此在所述表面的应涂布薄膜材料的区域形成具有显示比憎液性的表面更弱的憎液性的表面的第1膜的工序；
通过在所述第1膜上涂布液状的所述薄膜材料，形成液状的第2膜的工序；及
在形成所述第2膜之后，照射光而使所述第2膜固化的工序。
2.根据权利要求1所述的薄膜形成方法，其中，
在形成所述第1膜的工序中，在所述薄膜材料的液滴通过所述表面的憎液性从着落地点移动之前，使所述薄膜材料固化。
3.根据权利要求1或2所述的薄膜形成方法，其中，
在形成所述第2膜的工序中，使液状的所述薄膜材料覆盖所述第1膜的表面的整个区域。
4.一种薄膜形成装置，其具有：
载物台，保持基板；
喷嘴头，具有朝向保持于所述载物台的基板吐出光固化性的液状的薄膜材料的多个喷嘴孔；
移动机构，使所述基板和所述喷嘴头中的一个相对于另一个移动；
光源，向附着于保持在所述载物台的基板的液状的所述薄膜材料照射固化用光；及
控制装置，控制所述喷嘴头、所述光源及所述移动机构，
所述控制装置中，
一边使所述喷嘴头及所述基板中的一个相对于另一个移动，一边从所述喷嘴头吐出液状的薄膜材料而使液状的薄膜材料附着于所述基板的一部分区域，并且从所述光源向附着于所述基板的液状的所述薄膜材料照射固化用光，从而使所述薄膜材料固化，由此形成具有显示比憎液性的表面更弱的憎液性的表面的第1膜，
在形成所述第1膜之后，一边使所述喷嘴头及所述基板中的一个相对于另一个移动，一边从所述喷嘴头吐出液状的所述薄膜材料而使液状的所述薄膜材料附着于所述第1膜上，从而形成液状的第2膜，
在形成所述第2膜之后，向所述第2膜照射固化用光，从而使所述第2膜固化。
CN201410341806.7A 2013-07-25 2014-07-17 薄膜形成方法及薄膜形成装置 Expired - Fee Related CN104349602B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013154082A JP2015026655A (ja) 2013-07-25 2013-07-25 薄膜形成方法及び薄膜形成装置
JP2013-154082 2013-07-25

Publications (2)

Publication Number Publication Date
CN104349602A CN104349602A (zh) 2015-02-11
CN104349602B true CN104349602B (zh) 2017-08-22

Family

ID=52488930

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410341806.7A Expired - Fee Related CN104349602B (zh) 2013-07-25 2014-07-17 薄膜形成方法及薄膜形成装置

Country Status (4)

Country Link
JP (1) JP2015026655A (zh)
KR (1) KR101628855B1 (zh)
CN (1) CN104349602B (zh)
TW (1) TWI528470B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6862041B2 (ja) * 2016-08-10 2021-04-21 住友重機械工業株式会社 膜形成方法及び膜形成装置
JP6925749B2 (ja) * 2018-01-30 2021-08-25 住友重機械工業株式会社 膜形成方法、及び膜形成装置
JP6968505B2 (ja) * 2018-05-17 2021-11-17 住友重機械工業株式会社 インク塗布装置及びインク塗布方法
CN113140467A (zh) * 2019-07-31 2021-07-20 深圳宏芯宇电子股份有限公司 集成电路封装方法及半导体器件
KR102241617B1 (ko) * 2020-06-04 2021-04-20 세메스 주식회사 기판 처리 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4100385B2 (ja) * 2004-09-22 2008-06-11 セイコーエプソン株式会社 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法
JP4708998B2 (ja) * 2005-12-22 2011-06-22 キヤノン株式会社 パターニング方法、電気光学装置の製造方法、カラーフィルターの製造方法、発光体の製造方法、並びに薄膜トランジスタの製造方法
JP4442641B2 (ja) * 2007-06-04 2010-03-31 富士ゼロックス株式会社 電子写真感光体の製造方法、電子写真感光体、画像形成装置、及びプロセスカートリッジ
KR101045782B1 (ko) * 2010-04-12 2011-07-04 국민대학교산학협력단 다층박막 제조방법 및 이에 의하여 제조된 다층박막
KR101794803B1 (ko) * 2011-07-15 2017-11-07 스미도모쥬기가이고교 가부시키가이샤 박막형성방법 및 박막형성장치

Also Published As

Publication number Publication date
CN104349602A (zh) 2015-02-11
TW201505108A (zh) 2015-02-01
KR101628855B1 (ko) 2016-06-09
TWI528470B (zh) 2016-04-01
KR20150013022A (ko) 2015-02-04
JP2015026655A (ja) 2015-02-05

Similar Documents

Publication Publication Date Title
CN104349602B (zh) 薄膜形成方法及薄膜形成装置
JP6283679B2 (ja) ベア・チップ・ダイをボンディングする方法
US9524926B2 (en) Packaged device with additive substrate surface modification
US20160141232A1 (en) Integrated circuit package
CN104756240B (zh) 半导体封装的制造方法、半导体芯片支撑载体及芯片安装装置
KR20120004423A (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
CN104437975B (zh) 涂布装置以及涂布方法
US20130192523A1 (en) Systems and methods for printing electronic device assembly
JP7018338B2 (ja) ダイボンディング装置および半導体装置の製造方法
JP2000012575A (ja) 半導体チップのモールド方法およびこれに用いるモールド装置
CN104517861B (zh) 芯片贴装机及粘接剂涂覆方法
US20150325457A1 (en) Method of Packaging Semiconductor Devices and Apparatus for Performing the Same
US20180350729A1 (en) Method and fixture for chip attachment to physical objects
CN105097560B (zh) 封装半导体器件的方法和用于执行所述方法的设备
WO2014071364A1 (en) Discrete device mounted on substrate
KR101507253B1 (ko) 하나 이상의 집적회로 부품용 상호접속 또는 리다이렉트 배선 생성 방법
CN104345549B (zh) 基板制造方法及基板制造装置
CN109314062A (zh) 管芯的安装方法
JP2021027171A (ja) ダイボンディング装置および半導体装置の製造方法
CN110473790A (zh) 集成电路封装方法及半导体器件
CN111466052A (zh) 用于以电子构件来装备天线结构的方法和装置
CN109427729A (zh) 半导体装置封装和其制造方法
JPH11259621A (ja) Ｉｃモジュールの製造方法及びｉｃモジュール
JPH04299847A (ja) ベアチップの封止方法
US20120094440A1 (en) Method of die bonding onto dispensed adhesives

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170822

Termination date: 20180717