JP2015012708A - 電源装置及び画像形成装置 - Google Patents

Abstract

【課題】複数の電源部を有する場合でも電力損失を抑制できる装置を提供する。【解決手段】電源装置７０は、第１の電源部８０と、第２の電源部９０と、第１の電源部８０と第２の電源部９０との出力を検出する検出回路７３と、第２の電源部９０の出力端と検出回路７３の入力端との間の電流経路に並列に接続されたバイパス回路７５と、バイパス制御部７４と、第１の電源部８０及び第２の電源部９０の動作を制御する高圧制御部７１とを備え、第２の電源部９０は、前記電流経路を構成する分圧回路９５を含み、バイパス制御部７４は、第２の電源部９０が動作せず且つ第１の電源部８０が動作して第１の電源電圧を出力するときに、バイパス回路７５を動作させて第２の出力端Ｂ２と入力端との間に流れる電流をバイパス回路７５に流して分圧回路９５を迂回させる。【選択図】図４

Description

本発明は、複数の電源部を備えた電源装置及びこの電源装置を有する画像形成装置に関する。

電磁トランス又は圧電トランスなどのトランス（変圧器）を用いた電源装置は、電子写真方式で動作する画像形成装置で広く使用されている。また、複数の電源部を有する電源装置も存在する。例えば、特開２０１２−５０２８２号公報（特許文献１）には、正極性のバイアス電圧と負極性のバイアス電圧とをそれぞれ発生する２つの電源部を有し、これら正極性及び負極性のバイアス電圧を選択的に負荷に供給し得る高圧電源装置が開示されている。

特許文献１に開示されている高圧電源装置は、異なる出力特性を有する２種類の圧電トランスと、これら２種類の圧電トランスのうちの一方の高圧出力を整流して正極性のバイアス電圧を出力する第１の整流回路と、他方の圧電トランスの高圧出力を整流して負極性のバイアス電圧を出力する第２の整流回路と、これら第１及び第２の整流回路のいずれかから出力されたバイアス電圧を負荷に供給する出力端子と、この負荷に供給されるバイアス電圧を検出する電圧検出回路とを備えている。この高圧電源装置では、第１の整流回路と第２の整流回路とで１系統の電圧検出回路が共用されるため、２系統の電圧検出回路を使用する場合と比べると、回路規模を削減することができる。

特開２０１２−５０２８２号公報（例えば、図３，図５及び段落００３０）

複数の電源部を有する電源装置においては、これら複数の電源部の出力を検出する検出回路（例えば、前述の電圧検出回路又は電流検出回路）を１系統にして共用化することが可能である。しかしながら、この種の電源装置においては、１つの電源部によって生成された電流が他の電源部の内部回路を流れることにより、この内部回路の電気抵抗に起因して大きな電力損失が発生することがある。

本発明の目的は、複数の電源部を有する場合でも電力損失を抑制することができる電源装置及びこれを有する画像形成装置を提供することである。

本発明の一態様による電源装置は、第１の出力端を有し、該第１の出力端から第１の電源電圧を出力する第１の電源部と、第２の出力端を有し、該第２の出力端から第２の電源電圧を出力する第２の電源部と、前記第１の出力端と前記第２の出力端とに接続された入力端を有し、該入力端に入力された電流に応じて、前記第１の電源部と前記第２の電源部との出力を検出する検出回路と、前記第２の出力端と前記入力端との間の電流経路に並列に接続されたバイパス回路と、前記バイパス回路の動作を制御するバイパス制御部と、前記第１の電源部及び前記第２の電源部の動作を制御する高圧制御部とを備え、前記第２の電源部は、前記電流経路を構成する分圧回路を含み、前記バイパス制御部は、前記第２の電源部が動作せず且つ前記第１の電源部が動作して前記第１の電源電圧を出力するときに、前記バイパス回路を動作させて前記第２の出力端と前記入力端との間に流れる電流を前記バイパス回路に流して前記分圧回路を迂回させることを特徴とする。

本発明の他の態様による画像形成装置は、前記電源装置と、前記電源装置の出力を用いて被印刷媒体に対して画像形成処理を実行する印刷実行部とを備え、前記高圧制御部は、前記画像形成処理の実行中に、前記第１の電源部及び前記第２の電源部のうちの一方を動作させ且つ他方を停止させることを特徴とする。

本発明によれば、第２の電源部が動作せず且つ第１の電源部が動作するとき、第２の電源部の第２の出力端と検出回路の入力端との間を流れる電流は、第２の電源部の内部の分圧回路を迂回してバイパス回路に流れる。このため、当該分圧回路で発生する電力損失を大幅に抑制することができる。

本発明の実施の形態１に係る画像形成装置の主要部を概略的に示す図である。 実施の形態１に係る画像形成装置の画像形成部の縦断面構造を概略的に示す図である。 本発明の実施の形態１に係る電源装置の主要部の構成を概略的に示すブロック図である。 実施の形態１に係る電源装置の主要部の構成を概略的に示す回路図である。 実施の形態１に係る電源装置の電流検出回路とバイパス制御回路の構成を概略的に示す回路図である。 実施の形態１に係る電源装置における駆動周波数と出力電圧の関係を示す図である。 本発明の実施の形態２に係る電源装置の主要部の構成を概略的に示す回路図である。 本発明の実施の形態３に係る電源装置の主要部の構成を概略的に示す回路図である。

《１》実施の形態１
《１−１》画像形成装置１の構成
図１は、本発明の実施の形態１に係る画像形成装置１の主要部を概略的に示す図である。また、図２は、実施の形態１に係る画像形成装置１の画像形成部の縦断面構造を概略的に示す図である。実施の形態１に係る画像形成装置１は、電子写真方式に従って動作し、中間転写方式で現像剤像を記録媒体（例えば、用紙）Ｐａに転写させる機能を有する。中間転写方式とは、感光ドラムなどの像担持体上に形成された現像剤像を中間転写体２１に１次転写した後に、この中間転写体２１から記録媒体Ｐａに当該現像剤像を二次転写する方式である。

画像形成装置１は、装置本体（フレーム）２と、シート状の記録媒体Ｐａを積層状態で格納し得るトレイ３０と、互いに異なる複数色の現像剤像を形成する画像形成部１０Ｋ，１０Ｙ，１０Ｍ，１０Ｃと、これら現像剤像を二次転写部まで搬送する中間転写ベルトユニットと、二次転写部を構成する二次転写ローラ３８と、二次転写された現像剤像を記録媒体Ｐａに定着させる定着器４０と、画像形成装置１の全体動作を制御する制御部６０と、高圧電源装置７０とを備えている。

トレイ３０は、装置本体２に着脱自在に装着されている。記録媒体Ｐａは、媒体積載部に載置される。トレイ３０が装置本体２に装着されると、記録媒体Ｐａの先端部が上昇してピックアップローラ３１と当接する。ピックアップローラ３１は、駆動モータ（図示せず）から伝達された回転駆動力に応じて回転して、記録媒体Ｐａをトレイ３０から繰り出す。トレイ３０から繰り出された記録媒体Ｐａは、フィードローラ３２とリタードローラ（ｒｅｔａｒｄ ｒｏｌｌｅｒ）３３との間に供給され、１枚ずつ搬送経路に送り出される。フィードローラ３２よりも搬送方向下流側には、記録媒体Ｐａの搬送経路に沿って、１対の搬送ローラ３４Ａ，３４Ｂと、１対の搬送ローラ３５Ａ，３５Ｂと、１対の搬送ローラ３６Ａ，３６Ｂと、記録媒体Ｐａの通過を接触式又は非接触式で検出する媒体センサ３７とが設けられている。

制御部６０は、媒体センサ３７から供給された検出信号に基づいて搬送ローラ３６Ａ，３６Ｂを回転させるタイミングを制御する。制御部６０は、媒体センサ３７から供給された検出信号に基づいて、例えば、画像形成部１０Ｋ，１０Ｙ，１０Ｍ，１０Ｃの各々の動作タイミング、及び、中間転写体である中間転写ベルト２１の駆動速度などの装置の全体の動作を制御する。

中間転写ベルトユニットは、中間転写体をなす中間転写ベルト２１と、この中間転写ベルト２１を張架するローラ２２〜２４とを有している。なお、ローラ２３及び２２によって、中間転写ベルト２１は矢印方向に移動する。

画像形成部１０Ｋ，１０Ｙ，１０Ｍ，１０Ｃは、ブラック（Ｋ），イエロー（Ｙ），マゼンタ（Ｍ），シアン（Ｃ）の現像剤（粉体トナーを含む。）からなる画像、すなわち、現像剤像をそれぞれ形成する機能を有する。画像形成部１０Ｋ，１０Ｙ，１０Ｍ，１０Ｃは、各色の現像剤を収容する現像剤収容部１１Ｋ，１１Ｙ，１１Ｍ，１１Ｃと、ユニット保持部に着脱自在に保持されるプロセスユニット１２Ｋ，１２Ｙ，１２Ｍ，１２Ｃと、露光部としてのＬＥＤヘッドを備えた露光ユニット１５Ｋ，１５Ｙ，１５Ｍ，１５Ｃとを有する。現像剤収容部１１Ｋ，１１Ｙ，１１Ｍ，１１Ｃは、装置本体（フレーム）２の一部をなすトッププレートに載置され、このトッププレートの挿通孔とユニット保持部の現像剤供給口とを介してプロセスユニット１２Ｋ，１２Ｙ，１２Ｍ，１２Ｃに各色の現像剤を供給する。

プロセスユニット１２Ｋ，１２Ｙ，１２Ｍ，１２Ｃは、像担持体である感光ドラム１３Ｋ，１３Ｙ，１３Ｍ，１３Ｃと、この感光ドラム１３Ｋ，１３Ｙ，１３Ｍ，１３Ｃの表面を一様に帯電させる帯電部としての帯電ローラ１４Ｋ，１４Ｙ，１４Ｍ，１４Ｃと、現像剤担持体である現像ローラ（現像部）１８Ｋ，１８Ｙ，１８Ｍ，１８Ｃと、現像剤収容部から供給された現像剤を現像ローラ１８Ｋ，１８Ｙ，１８Ｍ，１８Ｃの表面に付着させる供給ローラ１６Ｋ，１６Ｙ，１６Ｍ，１６Ｃと、１次転写後に感光ドラム１３Ｋ，１３Ｙ，１３Ｍ，１３Ｃの表面に残留した現像剤を掻き落とすドラムクリーニング部１９Ｋ，１９Ｙ，１９Ｍ，１９Ｃとを有する。

露光ユニット１５Ｋ，１５Ｙ，１５Ｍ，１５Ｃは、感光ドラム１３Ｋ，１３Ｙ，１３Ｍ，１３Ｃの表面と対向し且つ近接する位置に配置されている。露光ユニット１５Ｋ，１５Ｙ，１５Ｍ，１５Ｃは、感光ドラム１３Ｋ，１３Ｙ，１３Ｍ，１３Ｃの長手方向に沿って配列された多数のＬＥＤ（発光ダイオード）素子と、これらＬＥＤ素子を駆動するＬＥＤ駆動回路と、これらＬＥＤ素子の出射光を感光ドラム１３Ｋ，１３Ｙ，１３Ｍ，１３Ｃの表面に導く光学レンズアレイとを有する。

露光ユニット１５Ｋ，１５Ｙ，１５Ｍ，１５Ｃは、制御部６０による制御を受けて動作する。まず、マイナス電圧を印加した帯電ローラ１４Ｋ，１４Ｙ，１４Ｍ，１４Ｃによって感光ドラム１３Ｋ，１３Ｙ，１３Ｍ，１３Ｃの表面を約−６００［Ｖ］に帯電させる。印刷する画像に対応した光を、ＬＥＤヘッドを備えた露光ユニット（露光部）１５Ｋ，１５Ｙ，１５Ｍ，１５Ｃから感光ドラム１３Ｋ，１３Ｙ，１３Ｍ，１３Ｃに当てて、感光ドラム１３Ｋ，１３Ｙ，１３Ｍ，１３Ｃ上に静電潜像をつくる。このとき、感光ドラム１３Ｋ，１３Ｙ，１３Ｍ，１３Ｃ表面のＬＥＤの光が当たった場所は約−５０［Ｖ］になる。トナーは、約−３００［Ｖ］の電圧を印加した現像ローラ１８Ｋ，１８Ｙ，１８Ｍ，１８Ｃと約−４５０［Ｖ］の電圧を印加した供給ローラ１６Ｋとの摩擦によってマイナスに帯電し、現像ローラ１８Ｋ，１８Ｙ，１８Ｍ，１８Ｃと供給ローラ１６Ｋ，１６Ｙ，１６Ｍ，１６Ｃとの電位差と、ローラの物理的な搬送力によって現像ローラ１８Ｋ，１８Ｙ，１８Ｍ，１８Ｃに供給され、現像ブレード１７Ｋ，１７Ｙ，１７Ｍ，１７Ｃによってトナーの層厚を整えて感光ドラム１３Ｋ，１３Ｙ，１３Ｍ，１３Ｃに接触させる。感光ドラム１３Ｋ，１３Ｙ，１３Ｍ，１３Ｃに接触したトナーは、感光ドラム電位と現像ローラ電位差により発生する電界により力を受け、露光箇所においてはトナーは感光ドラム１３Ｋ，１３Ｙ，１３Ｍ，１３Ｃ上に移動し、非露光箇所においてはトナーは現像ローラ１８Ｋ，１８Ｙ，１８Ｍ，１８Ｃに留まることで、静電潜像は可視像として現像される。

トナーはマイナスに帯電しているため、一次転写ローラ２５Ｋ，２５Ｙ，２５Ｍ，２５Ｃに、例えば、＋２０００［Ｖ］の電圧を印加することで、感光ドラム１３Ｋ，１３Ｙ，１３Ｍ，１３Ｃ上のトナー像を転写ローラ２５Ｋ，２５Ｙ，２５Ｍ，２５Ｃと感光ドラム１３Ｋ，１３Ｙ，１３Ｍ，１３Ｃとの間に発生する電界によって引き剥がし、中間転写ベルト２１上に転写する。

プロセスユニット１２Ｋ，１２Ｙ，１２Ｍ，１２Ｃは、中間転写ベルト２１の駆動方向に沿って配列されている。これらプロセスユニット１２Ｋ，１２Ｙ，１２Ｍ，１２Ｃで形成された４色の現像剤像は、中間転写ベルト２１の表面に順次転写され、重ね合わされる。この結果、中間転写ベルト２１上にカラー現像剤像が形成される。中間転写ベルト２１は、このカラー現像剤像を自己の表面に担持しつつ、バックアップローラ２４と二次転写ローラ３８との間の二次転写位置まで搬送する。中間転写ベルト２１上に一次転写されたトナー像は、二次転写ローラ３８に、例えば、−９４００［Ｖ］の電圧を印加することで、記録媒体としての記録媒体Ｐａ上に二次転写される。

ベルトクリーニング部２７は、二次転写後に中間転写ベルト２１上に残留した現像剤を除去（例えば、掻きとり回収）する。定着器４０は、二次転写部から供給された記録媒体Ｐａ上のカラー現像剤像を加熱及び加圧して記録媒体Ｐａに定着させる。定着器４０から送り出された記録媒体Ｐａは、排出ローラ５１Ａ，５１Ｂ，５２Ａ，５２Ｂ，５３Ａ，５３Ｂ，５４Ａ，５４Ｂにより、装置本体２の外部の排出スタッカ２Ｔに排出される。制御部６０は、この駆動部品群の動作を制御する。操作パネル６１は、画像形成装置１としてのプリンタの外装に配置されており、制御部６０としてのプリンタエンジン制御部（図３に示す）に接続されている。操作パネル６１はＬＣＤによる表示部と複数の押しボタンスイッチによる入力部を有し、使用者へのメッセージの報知を行い、さらに、使用者からのスイッチ操作によって設定変更が入力される。

二次転写ローラ３８にはマイナス電圧（−９４００［Ｖ］）を印加し、二次転写を行う。画像形成装置１においては、稀に、記録媒体Ｐａが搬送路に詰まるというケースが発生する。記録媒体Ｐａが二次転写部に到達していない状態で二次転写を行うとバックアップローラ２４にトナーが付着してしまい、記録媒体Ｐａの裏側汚れの原因となる。この対策として、記録媒体Ｐａが詰まったときに、二次転写を行わないように、二次転写ローラ３８にプラス電圧（クリーニング電圧）を印加する。このように、マイナス電圧とプラス電圧とを供給するために、本発明の実施の形態に係る電源装置（高圧電源装置）７０が備えられている。

また、二次転写を行うときの印加電圧は、二次転写ローラ３８の抵抗値（ローラの個体差、ローラ温度によって変化する）によって、適切な電圧を印加する必要がある。そのため、二次転写ローラ３８の抵抗値を知るための手段が必要である。本実施の形態においては、電流検出回路によって、所定の電圧を印加したときに流れた電流値を検出することで、オームの法則Ｖ＝ＲＩから、ローラ抵抗値を算出する。

《１−２》電源装置７０の構成
図３は、本発明の実施の形態１に係る電源装置（高圧電源装置）７０の主要部の構成を概略的に示すブロック図である。また、図４は、実施の形態１に係る電源装置７０の主要部の構成を示す回路図であり、図５は、図４の電流検出回路７３とバイパス制御回路（バイパス制御部）７４の構成を示す回路図である。

電源装置７０は、プリンタエンジン制御部６０から供給される制御信号に従って制御され、負荷２９に高電圧としての負バイアス電圧又は正バイアス電圧を供給する。図３から図５に示されるように、電源装置７０は、高圧制御部７１と、負バイアス電源回路である第１の電源部８０と、正バイアス電源回路である第２の電源部９０と、バイパス回路７５と、電流検出回路７３とを主要な構成としている。

プリンタエンジン制御部６０は、高圧基板内の電源装置７０内の高圧制御部７１を制御する。高圧制御部７１は、互いに極性の異なる高圧出力回路としての第１の電源部８０と第２の電源部９０とを独立に制御し、第１の電源部８０と第２の電源部９０から、１つの出力端子に対して、それぞれの極性の電圧を出力させる。

図４に示されるように、第１の電源部８０は、比較回路８１と、ＶＣＯ（Ｖｏｌｔａｇｅ−Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ：電圧制御発振器）回路８２０と、圧電トランス駆動回路８２と、圧電トランス８３と、整流回路８４と、出力電圧検出回路（分圧回路）８５とを有する。第２の電源部９０は、比較回路９１と、ＶＣＯ回路９２０と、圧電トランス駆動回路９２と、圧電トランス９３と、整流回路９４と、出力電圧検出回路９５とを有する。

バイパス回路７５は、第２の電源部９０の出力電圧検出回路（分圧回路）９５と並列に実装される。電流検出回路７３は、第１の電源部８０から電圧が出力されている際の電流経路が、負荷２９、整流回路８４、バイパス回路７５、電流検出回路７３、負荷２９の順のループになるよう実装される。なお、仮に、バイパス回路７５を実装していない場合には、電流経路が、負荷２９、整流回路８４、出力電圧検出回路９５、電流検出回路７３、負荷２９の順の経路となる。

図４に示されるように、高圧制御部７１は、ＤＡＣ１（ｄｉｇｉｔａｌ ｔｏ ａｎａｌｏｇ ｃｏｎｖｅｒｔｅｒ １：Ｄ／Ａ変換回路１）ポート７１ａと、ＤＡＣ２ポート７１ｂと、極性ポート７１ｃと、ＡＤＣ（ａｎａｌｏｇ ｔｏ ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ：Ａ／Ｄ変換回路）ポート７１ｄを有している。ＤＡＣ１ポート７１ａ、ＤＡＣ２ポート７１ｂ、及び極性ポート７１ｃはそれぞれ、ＤＡＣ１信号、ＤＡＣ２信号、及び極性信号を出力する出力ポートである。ＡＤＣポート７１ｄは、ＡＤＣ信号が入力される入力ポートである。

図４には、２つの高圧出力回路として、第１の電源部８０と第２の電源部９０とが示されている。第１の電源部８０は、負の高電圧を出力する回路であり、第２の電源部９０は、正の高電圧を出力する回路である。高圧制御部７１からのＤＡＣ１信号は、第１の電源部８０において、比較回路８１を構成するオペアンプ（ＯＰＡ）８１０のプラス端子に入力され、ＯＰＡ８１０のマイナス端子には、後述する出力電圧を分圧した電圧検出信号Ｖａが入力される。ＯＰＡ８１０の出力端子とマイナス端子間のコンデンサ８１１は、位相補償用コンデンサである。ＯＰＡ８１０からの出力は、ＶＣＯ回路８２０に入力される。正バイアス電圧を出力する第２の電源部９０においては、オペアンプ（ＯＰＡ）９１０の入力端子が、第１の電源部８０の場合と逆であり、ＤＡＣ２信号がマイナス端子に、電圧検出信号Ｖｂがプラス端子に入力される。

圧電トランス駆動回路８２は、駆動用ＦＥＴ（駆動用電解効果トランジスタ）８２１とコンデンサ８２３とインダクタ８２２とから構成される。圧電トランス駆動回路８２は、ＶＣＯ回路８２０からの交流電圧入力によって動作し、圧電トランス（ＰＺＴ：チタン酸ジルコン酸鉛）８３の入力端子Ｄ１に交流電圧を印加する。圧電トランス８３の出力端子Ｄ２には、整流回路８４が接続される。

高圧出力回路である第１の電源部８０の整流回路８４は、出力端子Ｂ１側がアノードとなり、圧電トランス８３の出力端子Ｄ２側がカソードとなるように配置された整流ダイオード８４０と、圧電トランス８３の出力端子Ｄ２側がアノードとなり、出力端子Ｂ１側がカソードとなるように配置された整流ダイオード８４１と、整流ダイオード８４０のアノードと整流ダイオード８４１のカソード間に配置された平滑コンデンサ８４２とを備えている。

高圧出力回路である第２の電源部９０の整流回路９４は、出力端子Ｂ２側がカソードとなり、圧電トランス９３の出力端子Ｅ２側がアノードとなるように配置された整流ダイオード９４０と、圧電トランス９３の出力端子Ｅ２側がカソードとなり、出力端子Ｂ２側がアノードとなるように配置された整流ダイオード９４１と、整流ダイオード９４０のカソードと整流ダイオード９４１のアノード間に配置された平滑コンデンサ９４２とを備えている。

整流回路８４により出力端子Ｂ１に直流の負バイアス、出力端子Ｂ２に直流の正バイアスが出力される。出力端子Ｂ２と出力端子Ｎ１を接続し、さらに出力端子Ｎ１と出力端子Ｂ１を抵抗８７を介して接続する。これにより、正バイアス印加時は、抵抗を介して負荷２９に電圧を印加することができる。第１の電源部８０の電圧検出回路８５は、分圧抵抗８５０と８５１によって形成されて、出力端子Ｂ１の電圧を検出するよう接続されている。

一方、第２の電源部９０の電圧検出回路９５は、分圧抵抗９５０と９５１によって構成されており、出力端子Ｂ２の電圧を検出するよう接続されている。分圧の基準電位Ｖｓは、オペアンプ（ＯＰＡ）７３１のマイナス端子に接続し、プラス端子は、ＮｃｈＦＥＴ７３４のドレインと接続され、ＮｃｈＦＥＴ７３４のドレインは、抵抗７３５を介して電源Ｖｄによって＋３．３［Ｖ］にプルアップされ、さらに、ＯＰＡ７３１の出力端子とマイナス端子を電流検出抵抗７３２を介して接続することで、イマジナリーショートにより、基準電位Ｖｓは、＋３．３［Ｖ］と０［Ｖ］のいずれかのレベルをとる。

ＯＰＡ７３１の出力は、高圧制御部７１のＡＤＣポート７１ｄに入力される。ダイオード８６は、正バイアス電圧の出力時に分圧抵抗８５０と８５１への電流流入を防ぐためのダイオードである。

トランジスタアレイにより構成されるバイパス回路７５は、第２の電源部９０の分圧抵抗９５０と９５１に対して並列に実装され、トランジスタ７５５のベースをＮｃｈＦＥＴ７４１のドレインに接続している。ＮｃｈＦＥＴ７４１には、分圧抵抗の基準電位Ｖｓのレベルを切換えるＮｃｈＦＥＴ７３４を制御する同一の極性信号が入力される。

《１−３》電源装置７０の動作
図４及び図５の回路の動作を説明する。第１の電源部８０を起動し負バイアス電圧を出力する場合、まず、高圧制御部７１の極性ポートから極性切替信号（Ｌｏｗ）が出力され、ＦＥＴ７３４とＦＥＴ７４１がＯＦＦ状態となる。これにより、ＯＰＡ７３１のプラス端子には、＋３．３［Ｖ］が入力される。続いて、高圧制御部７１から目標出力に対応した電圧レベルの電圧（例えば、−９４００［Ｖ］を目標出力としたときにおける電圧０．３４［Ｖ］）が、ＯＰＡ８１０のプラス端子に入力される。この瞬間、出力端子Ｂ１には、まだ電圧が出力されていないため、ＯＰＡ８１０のマイナス端子には、＋３．３［Ｖ］が入力される。

このとき、ＯＰＡ８１０からＶＣＯ回路８２０に０［Ｖ］が入力される。なお、ＯＰＡ８１０、ＯＰＡ９１０、ＯＰＡ７３１には、図示しない電源として＋２４［Ｖ］とＧＮＤが接続されている。

ＶＣＯ回路８２０は、常に発振し、例えば、ＶＣＯ回路への入力電圧が０［Ｖ］から＋２４［Ｖ］のとき、１００［ｋＨｚ］〜２００［ｋＨｚ］との周波数の電圧を出力するよう、電圧に応じた周波数及び電圧レベルがＶＣＯ内の部品定数にて決定される。上記例においては、０［Ｖ］入力時は、例えば、１００［Ｖ］且つ１００［ｋＨｚ］で駆動される。

圧電トランス８３は、周波数特性を有しており、電源装置として使用する範囲は、周波数に対して電圧変化量が小さい領域（図６の駆動周波数と出力電圧の関係においては、１００［ｋＨｚ］から２００［ｋＨｚ］の実線で示す範囲）で使用する。圧電トランス８３の個体差や温度等によって破線のように特性が変化するが、高い周波数（２００［ｋＨｚ］近傍）であれば特性誤差が生じても、変動は略０［Ｖ］であることがわかる。ＶＣＯ回路８２０への入力電圧が０［Ｖ］のときに、１００［Ｖ］且つ１００［ｋＨｚ］で駆動されると圧電トランスは、巻線比に応じた高圧電圧を出力する。

ＶＣＯ回路８２０からの交流電圧が圧電トランス８３の入力端子Ｄ１に入力されると、入力された交流電圧は、増幅され圧電トランス８３の出力端子Ｄ２から出力され、整流ダイオード８４０と整流ダイオード８４１と平滑コンデンサ８４２とから構成された整流回路８４によって整流され、出力端子Ｂ１に負バイアスを得ることができる。出力端子Ｂ１の電圧が−９４００［Ｖ］になると、ＯＰＡ８１０に０．３４［Ｖ］が入力される（分圧抵抗８５０と８５１をそれぞれ２００［ＭΩ］と６３［ｋΩ］としたときの分圧値であり、基準電圧を＋３．３［Ｖ］とした場合）。

この結果、ＯＰＡ８１０のプラス端子とマイナス端子の電圧が０．３４［Ｖ］となり、ＯＰＡ８１０は、この状態を保つような出力電圧を維持する。負バイアス出力状態から正バイアスを出力する際は、高圧制御部７１から負バイアス側のＤＡＣ１出力を０［Ｖ］に対応する電圧（＋３．３［Ｖ］）とし、負バイアスをＯＦＦする（０［Ｖ］出力）。

極性切替信号（Ｈｉｇｈ）を出力しＦＥＴ７３４とＦＥＴ７４１をＯＮ状態とする。これにより、ＯＰＡ７３１のプラス端子には、０［Ｖ］が入力され、イマジナリーショートによりＯＰＡ７３１のマイナス端子は、０［Ｖ］と考えることができる。

高圧制御部７１からＯＰＡ９１０のマイナス端子に対して、目標レベルに対応した電圧レベル（例えば、＋２０００［Ｖ］を目標出力としたときにおける電圧＋２．０４［Ｖ］）が入力される。この瞬間、出力端子Ｂ２には、まだ電圧が出力されていないため、ＯＰＡ９１０のプラス端子には、０［Ｖ］が入力される。

負バイアス電圧を出力する第１の電源部８０と同様に、正バイアス電圧を出力する第２の電源部９０においても、電圧レベルに応じた周波数の交流電圧がＶＣＯ９２０からＦＥＴ９２１のゲートに入力され、入力された交流電圧は増幅され、圧電トランス９３の出力端子Ｅ２から出力し、整流ダイオード９４０と整流ダイオード９４１と平滑コンデンサ９４２とから構成された整流回路９４によって整流され出力端子Ｂ２に正バイアスを得ることができる。出力端子Ｂ２の電圧が＋２０００［Ｖ］になると、ＯＰＡ９１０のプラス端子とマイナス端子の電圧が２．０４［Ｖ］（分圧抵抗９５０と９５１をそれぞれ５［ＭΩ］と５．１［ｋΩ］としたときの分圧値（基準電位Ｖｓ：０［Ｖ］））となり、ＯＰＡ９１０は、この状態を保つような出力電圧を維持する。

ここで、負バイアス印加時の電流経路について説明する。負バイアス出力時は、ＦＥＴ７４１がＯＦＦ状態となるため、抵抗７６５，７６４，７６３，７６２，７６１のそれぞれの電圧降下分の電圧がトランジスタ７５５，７５４，７５３，７５２，７５１のベースに印加されＯＮする。

このときの負荷電流経路は、ＧＮＤ、負荷２９、出力端子Ｂ１、整流ダイオード８４０、整流ダイオード８４１、出力端子Ｎ１、トランジスタ７５１のコレクタ、トランジスタ７５５，７５４，７５３，７５２，７５１からなるトランジスタアレイ、トランジスタ７５５のエミッタ、出力端子Ｎ２、抵抗７３２、ＯＰＡ７３１の出力端子、ＯＰＡ７３１の内部回路、ＯＰＡ７３１のＧＮＤ端子、ＧＮＤの順のループを形成する。

抵抗７３２（電流検出抵抗）においては、負荷電流分の電圧降下が発生するため、ＯＰＡ７３１の出力端子電圧を高圧制御部７１のＡＤＣポート７１ｄに入力することで、負荷電流値を測定することができる。

例えば、抵抗７３２を５．１［ｋΩ］とすると、ＯＰＡ７３１の出力電圧は、ダイオード７３３により＋３．３［Ｖ］にクランプされるため、６４７［μＡ］までの電流件検出が可能となり、出力端子Ｂ１での出力レベルを、−９４００［Ｖ］、負荷抵抗を２０［ＭΩ］とすると、負荷電流は、−４７０［μＡ］となる。

これが前述の電流ルートに流れるため、抵抗７３２での電圧降下は、２．３９７［Ｖ］となり、０．９０３［Ｖ］（＝＋３．３［Ｖ］−２．３９７［Ｖ］）が、ＯＰＡ７３１の出力端子電圧となる。高圧制御部７１は、ＡＤＣポート７１ｄの入力電圧レベルから電流値を算出し、負荷に印加する電圧値を、例えば、予め保持しているテーブル値を用いて決定することができる。

また、仮に、トランジスタ７５５，７５４，７５３，７５２，７５１で形成されているトランジスタアレイが実装されていない場合の電流ループを考えると、ＧＮＤ、負荷２９、出力端子Ｂ１、整流ダイオード８４０、整流ダイオード８４１、出力端子Ｎ１、抵抗９５０、抵抗９５１、出力端子Ｎ２、抵抗７３２、ＯＰＡ７３１の出力端子、ＯＰＡ７３１の内部回路、ＯＰＡ７３１のＧＮＤ端子、ＧＮＤの順のループになる。

ここで、分圧抵抗９５０と９５１は、通常それぞれＭΩオーダとｋΩオーダの抵抗の組み合わせで形成される。本実施の形態においても、５［ＭΩ］と５．１［ｋΩ］で形成している。この回路定数においては、正バイアスの出力電圧が約＋３２４０［Ｖ］のときに、電圧検出値が３．３［Ｖ］レベルとなる。

出力端子Ｂ１での出力レベルを−９４００［Ｖ］、負荷抵抗を２０［ＭΩ］とすると、負荷電流は、−４７０［μＡ］となりこれが抵抗９５０と抵抗９５１に流れる。このとき、５［ＭΩ］（抵抗９５０）の損失は、１．１［Ｗ］となり（抵抗９５０での電圧降下は、−２３５０［Ｖ］）、抵抗９５０は基板上で発熱体となる。

しかし、トランジスタアレイを前述の通り、抵抗９５０と抵抗９５１をバイパスするよう実装し、負荷電流が抵抗９５０及び抵抗９５１に流さないことで、抵抗損失をキャンセルすることが可能となる。

分圧抵抗は、通常負荷損失を低減するため、出力１０００［Ｖ］以上の場合に１００［ＭΩ］から２００［ＭΩ］が選択される。分圧抵抗が高くなり過ぎると、分圧回路電流が微小となり過ぎ、動作が安定しないので、前記した値が好適である。しかし、正負バイアス回路においては、この経路を正バイアス印加経路として用いるので、抵抗値を低くしなければならない。抵抗値を低くすれば、正バイアスの印加性は向上するが、出力時に負荷となって損失が増大してしまう。この関係は、トレードオフであり、高圧出力トランスの能力と負荷条件により決定される。例えば、抵抗９５０の抵抗値を５［ＭΩ］とした場合には、−９４００［Ｖ］出力時に損失１．１［Ｗ］が発生し、正バイアスを、例えば、＋２０００［Ｖ］出力する場合は、４００［μＡ］流れ、損失は、０．８［Ｗ］となる。

《１−４》電源装置７０の効果
以上に説明したように、実施の形態１によれば、圧電トランス８３，９３を使用した電源装置７０にて、正負バイアスを１つの出力端子に出力可能で、負バイアス出力時の負荷電流を測定でき、さらに、負バイアス出力時の第２の電源部９０の電圧検出回路の損失をキャンセルすることが可能となる。このように、一方の極性出力時の出力電流を精度良く測定し、且つ一方の極性出力時に他方の電圧検出回路の抵抗損失を低減した電源装置を提供することができる。

《２》実施の形態２
《２−１》電源装置７０Ａの構成
図７は、本発明の実施の形態２に係る電源装置７０Ａの主要部の構成を概略的に示す回路図である。また、実施の形態２の説明においては、図５をも参照する。図７において、図４の回路図の構成要素と同一又は対応する構成要素には、同じ符号を付す。実施の形態２に係る電源装置７０Ａは、第１の電源部８０Ａが正バイアス電源であり、第２の電源部９０Ａが負バイアス電源であり、トランジスタアレイ７５ＡをＰＮＰトランジスタ７５５Ａ〜７５１Ａで構成している点が、実施の形態１に係る電源装置７０と相違する。また、電源装置７０Ａにおいては、ＯＰＣ８１０Ａ及び９１０Ａの入力が実施の形態１の場合と相違する。他の点については、実施の形態２は、実施の形態１と同様である。

《２−２》電源装置７０Ａの動作
第１の電源部８０Ａ及び第２の電源部９０Ａからは、それぞれ正バイアス電圧と負バイアス電圧が出力される。正バイアス出力時の電流経路は、出力端子Ｂ１、負荷２９、ＧＮＤ、ＯＰＡ７３１のＧＮＤ端子、ＯＰＡ７３１の内部回路、ＯＰＡ７３１の出力端子、抵抗７３２、出力端子Ｎ２、トランジスタ７５５Ａのエミッタ端子、トランジスタアレイ（７５５Ａ〜７５１Ａ）、トランジスタ７５１Ａのコレクタ端子、出力端子Ｂ２、ダイオード８４１Ａ、ダイオード８４０Ａ、出力端子Ｂ１の順のループを形成している。

図５に示される抵抗７３２（電流検出抵抗）においては、負荷電流分の電圧降下が発生するため、ＯＰＡ７３１の出力端子電圧を高圧制御部７１のＡＤＣポート７１ｄに入力することで、負荷電流値を測定することができる。例えば、抵抗７３２を５．１［ｋΩ］とすると、ＯＰＡ７３１の出力電圧は、ダイオード７３３により＋３．３［Ｖ］にクランプされるため、６４７［μＡ］までの電流値検出が可能となり、出力端子Ｂ１における出力レベルを２０００［Ｖ］、負荷抵抗を２０［ＭΩ］とすると、負荷電流は１００［μＡ］となる。これが、前述の電流ルートに流れるため、抵抗７３２による電圧降下は、０．５１［Ｖ］となり、これがＯＰＡ７３１の出力端子電圧となる。高圧制御部７１は、ＡＤＣポート７１ｄの入力電圧レベルから電流値を算出し、負荷に印加する電圧値を、例えば、予め記憶しているテーブル値などから決定することができる。なお、仮に、トランジスタ７５５Ａ，７５４Ａ，７５３Ａ，７５２Ａ，７５１Ａで形成されているトランジスタアレイが実装されていない場合の電流ループを考えると、出力端子Ｂ１、負荷２９、ＧＮＤ、ＯＰＡ７３１のＧＮＤ端子、ＯＰＡ７３１の内部回路、ＯＰＡ７３１の出力端子、抵抗７３２、出力端子Ｎ２、抵抗９５１、抵抗９５０、出力端子Ｂ２、ダイオード９４１Ａ、ダイオード９４０Ａ、出力端子Ｂ１の順のループが形成される。

ここで、分圧抵抗９５０と９５１は、通常は、それぞれＭΩオーダとｋΩオーダの抵抗の組み合わせで形成される。実施の形態２においても、それぞれ２００［ＭΩ］と６３［ｋΩ］の抵抗で形成している。この回路定数においては、正バイアスの出力電圧が約−１０４００［Ｖ］のときに、電圧検出値が０［Ｖ］に近いレベルとなる。

出力端子Ｂ１における出力レベルを＋２０００［Ｖ］、負荷抵抗を２０［ＭΩ］とすると、負荷電流は１００［μＡ］となり、これが抵抗９５０と抵抗９５１に流れる。このとき、２００［ＭΩ］の抵抗９５０の損失は、２．０［Ｗ］となり（抵抗９５０における電圧降下は、２００００［Ｖ］）、抵抗９５０は、基板上において発熱体となる。しかし、トランジスタアレイ７５５Ａ〜７５１Ａを前述の通り、抵抗９５０と抵抗９５１をバイパスするよう実装し、負荷電流が抵抗８５０及び抵抗８５１に流さないことで、抵抗損失をキャンセルすることが可能となる。

《２−３》電源装置７０Ａの効果
以上に説明したように、実施の形態２に係る電圧回路７０Ａによれば、圧電トランス８３，９３を使用した電源装置７０Ａにて、正負バイアスを１つの出力端子に出力可能で、正バイアス出力時の負荷電流を測定でき、さらに、正バイアス出力時の第２の電源部９０Ａの電圧検出回路の損失をキャンセルすることが可能となる。このように、一方の極性出力時の出力電流を精度良く測定し、且つ一方の極性出力時に他方の電圧検出回路の抵抗損失を低減した電源装置を提供することができる。

《３》実施の形態３
《３−１》電源装置７０Ｂの構成
図８は、本発明の実施の形態３に係る電源装置７０Ｂの主要部の構成を概略的に示す回路図である。また、実施の形態３の説明においては、図５をも参照する。図８において、図４の回路図の構成要素と同一又は対応する構成要素には、同じ符号を付す。実施の形態３に係る電源装置７０Ｂは、以下の点で実施の形態１の電源装置７０と相違する。第１に、圧電トランス８３，９３に代えて、巻き線トランス６０５，６１５とスイッチングトランジスタ６０６，６１６を用いたＲＣＣ（Ｒｉｎｇｉｎｇ Ｃｈｏｋｅ Ｃｏｎｖｅｒｔｅｒ）回路となっている点、第２に、オペアンプ６０１，６１１の出力端子に出力調整用の抵抗６０２，６１２及び６０３，６１３、及びコンデンサ６０４，６１４を実装している点、第３に、整流回路８４Ｂ，９４Ｂにおいて実施の形態１で備えられた整流ダイオード８４１及び整流ダイオード９４１を備えていない点、第４に、ＯＰＡ６０１，６１１の入力端子の割当が異なる点において、実施の形態３は実施の形態１と相違する。他の点については、実施の形態３は、実施の形態１と同様である。

《３−２》電源装置７０Ｂの動作
実施の形態３においては、高圧出力後の動作（正バイアスの出力と負バイアスの出力の切替、負バイアス出力時の負荷電流の測定、及び第２の電源部９０Ｂの電圧検出回路９５の損失のキャンセルの方法）は、実施の形態１の場合と同様である。実施の形態３においては、一次側のＲＣＣ回路の動作が、実施の形態１におけるものと相違する。高圧出力の状態において、高圧制御部７１から目標出力に対応した電圧レベルの電圧（例えば、−９４００［Ｖ］を目標出力としたときにおける電圧０．３４［Ｖ］）がＯＰＡ６０１のマイナス端子（反転入力端子）に入力される。この瞬間、出力端子Ｂ１には、まだ電圧が出力されていないため、ＯＰＡ６０１のプラス端子（非反転入力端子）には、＋３．３［Ｖ］が入力される。このとき、ＯＰＡ６０１は、ｈｉｇｈレベルを出力することでＦＥＴ６０６のスイッチングが開始され、巻き線トランス６０５の二次側には、巻線トランス６０５の巻線比に応じた高圧電圧が発生する。この高圧電圧を、ダイオード整流ダイオード８４０と平滑コンデンサ８４２で構成される整流回路８４Ｂで整流することで負バイアスの高圧出力を得る。

《３−３》電源装置７０Ｂの効果
以上に説明したように、巻き線トランス６０５，６１５を使用した電源装置７０Ｂによっても、実施の形態１と同様に、正負バイアスを１つの出力端子Ｂ１に出力可能であり、負バイアス出力時の負荷電流を測定でき、さらに、負バイアス出力時の第２の電源部９０Ｂの電圧検出回路９５の損失をキャンセルすることが可能となる。このように、一方の極性出力時の出力電流を精度良く測定し、且つ一方の極性出力時に他方の電圧検出回路の抵抗損失を低減した電源装置を提供することができる。

《４》利用形態の説明
以上、図面を参照して本発明に係る種々の実施の形態について述べたが、これらは、本発明の例示であり、上記以外の様々な形態を採用することもできる。例えば、トランスを用いて昇圧する電源装置、及びこれを用いたプリンタ、複写機、ファクシミリ装置、複合機等の画像形成装に置換するＯＡ（Ｏｆｆｉｃｅ Ａｕｔｏｍａｔｉｏｎ）機器などであっても利用可能である。

１ 画像形成装置、 ７０，７０Ａ，７０Ｂ 高圧電源装置（電源装置）、 ７１ 高圧制御部、 ７３ 電流検出回路、 ７４ バイパス制御回路（バイパス制御部）、 ７５，７５Ａ バイパス回路、 ８０，８０Ａ，８０Ｂ 第１の電源部、 ９０，９０Ａ，９０Ｂ 第２の電源部、 Ｂ１ 第１の出力端、 Ｂ２ 第２の出力端。

Claims (12)

1. 第１の出力端を有し、該第１の出力端から第１の電源電圧を出力する第１の電源部と、
   第２の出力端を有し、該第２の出力端から第２の電源電圧を出力する第２の電源部と、
   前記第１の出力端と前記第２の出力端とに接続された入力端を有し、該入力端に入力された電流に応じて、前記第１の電源部と前記第２の電源部との出力を検出する検出回路と、
   前記第２の出力端と前記入力端との間の電流経路に並列に接続されたバイパス回路と、
   前記バイパス回路の動作を制御するバイパス制御部と、
   前記第１の電源部及び前記第２の電源部の動作を制御する高圧制御部と
   を備え、
   前記第２の電源部は、前記電流経路を構成する分圧回路を含み、
   前記バイパス制御部は、前記第２の電源部が動作せず且つ前記第１の電源部が動作して前記第１の電源電圧を出力するときに、前記バイパス回路を動作させて前記第２の出力端と前記入力端との間に流れる電流を前記バイパス回路に流して前記分圧回路を迂回させる
   ことを特徴とする電源装置。
2. 請求項１に記載の電源装置であって、
   前記第１の電源部は、
   入力された第１の交流電圧を変圧する第１のトランスと、
   前記第１の交流電圧を供給して前記第１のトランスを駆動する第１のトランス駆動回路と、
   前記第１のトランスの出力を整流する第１の整流回路とを有し、
   前記第２の電源部は、
   入力された第２の交流電圧を変圧する第２のトランスと、
   前記第２の交流電圧を供給して前記第２のトランスを駆動する第２のトランス駆動回路と、
   前記第２のトランスの出力を整流する第２の整流回路とを有し、
   前記第１の整流回路及び前記第２の整流回路のうちの一方は、所定の基準電位以上の正極性の整流電圧を出力し、
   前記第１の整流回路及び前記第２の整流回路のうちの他方は、前記所定の基準電位以下の負極性の整流電圧を出力する
   ことを特徴とする電源装置。
3. 請求項２に記載の電源装置であって、前記第１のトランス及び前記第２のトランスの各々は、圧電トランスからなることを特徴とする電源装置。
4. 請求項２に記載の電源装置であって、前記第１のトランス及び前記第２のトランスの各々は、相互に電磁結合される１次巻線及び二次巻線を有する電磁トランスからなることを特徴とする電源装置。
5. 請求項２から４のうちのいずれか１項に記載の電源装置であって、前記分圧回路は、前記第２の電源電圧を分圧して分圧電圧を生成することを特徴とする電源装置。
6. 請求項５に記載の電源装置であって、
   前記第２の電源部は、前記第２のトランス駆動回路の動作を制御する比較回路をさらに有し、
   前記比較回路は、前記分圧電圧を前記高圧制御部から入力された指示電圧と比較して、前記分圧電圧と前記指示電圧との間の差を小さくするように前記第２のトランス駆動回路の動作を制御する
   ことを特徴とする電源装置。
7. 請求項１から６のうちのいずれか１項に記載の電源装置であって、
   前記検出回路は、一対の入力端子を有する演算増幅器と、前記一対の入力端子のうちの一方の入力端子と前記演算増幅器の出力端子との間に接続された電流検出抵抗とを含み、
   前記一方の入力端子は、前記検出回路の当該入力端と接続され、
   前記一対の入力端子のうちの他方の入力端子には、基準電圧が印加されており、
   前記演算増幅器は、前記電流検出抵抗を流れる電流量に応じた電圧を出力する
   ことを特徴とする電源装置。
8. 請求項７記載の電源装置であって、
   前記高圧制御部から入力された選択制御信号に応じて、互いに異なる第１の基準電圧と第２の基準電圧とを選択的に前記検出回路に供給する電圧供給部をさらに備え、
   前記電圧供給部は、前記第１の電源部が動作せず且つ前記第２の電源部が動作して前記第２の電源電圧を出力するときは、前記第１の基準電圧を前記基準電圧として前記検出回路に供給し、前記第２の電源部が動作せず且つ前記第１の電源部が動作して前記第１の電源電圧を出力するときには、前記第２の基準電圧を前記基準電圧として前記検出回路に供給する
   ことを特徴とする電源装置。
9. 請求項８に記載の電源装置であって、前記バイパス制御部は、前記選択制御信号に応じて前記バイパス回路の動作を制御することを特徴とする電源装置。
10. 請求項１から７のうちのいずれか１項に記載の電源装置であって、
    前記バイパス回路は、前記第２の出力端と前記入力端との間に直列接続された複数個のスイッチングトランジスタを含むトランジスタアレイであり、
    前記バイパス制御部は、前記第２の電源部が動作せず且つ前記第１の電源部が動作して前記第１の電源電圧を出力するときに、前記高圧制御部による制御に応じて、前記複数個のスイッチングトランジスタをオン状態にするスイッチ制御信号を前記バイパス回路に供給する
    ことを特徴とする電源装置。
11. 請求項１から１０のうちのいずれか１項に記載の電源装置と、
    前記電源装置の出力を用いて被印刷媒体に対して画像形成処理を実行する印刷実行部と
    を備え、
    前記高圧制御部は、前記画像形成処理の実行中に、前記第１の電源部及び前記第２の電源部のうちの一方を動作させ且つ他方を停止させる
    ことを特徴とする画像形成装置。
12. 請求項１１に記載の画像形成装置であって、
    前記印刷実行部は、前記画像形成処理の実行中に前記第１の電源電圧及び前記第２の電源電圧のうちのいずれか一方の電圧の供給に応じて、帯電した現像剤像を前記被印刷媒体の表面に転写させる負荷を含み、
    前記電源装置は、前記被印刷媒体が前記負荷に搬送されないときは、前記第１の電源電圧及び前記第２の電源電圧のうちの他方を前記負荷に供給して前記現像剤像を転写させない
    ことを特徴とする画像形成装置。

Images