JP2003209972A

JP2003209972A - 高圧電源装置および画像形成装置

Info

Publication number: JP2003209972A
Application number: JP2002006322A
Authority: JP
Inventors: Teruhiko Namiki; 輝彦並木
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2002-01-15
Filing date: 2002-01-15
Publication date: 2003-07-25

Abstract

(57)【要約】【課題】大きなコストを発生させずに、正出力（プラ
スバイアス）と負出力（マイナスバイアス）を精度良く
出力する高圧電源装置およびこの装置を用いた画像形成
装置を提供する。【解決手段】出力をフィードバック制御する出力可変
の正直流高圧電源部３，８，１０，１１と、出力をフィ
ードバック制御する出力可変の負直流高圧電源部１３，
１８，２０，２１とを逆極性に直列接続して高圧電源装
置を構成し、その出力端に、前記正直流高圧電源部と前
記負直流高圧電源部に共通の出力電圧検出手段２３，２
４を接続し、この出力電圧検出手段の検出信号により前
記正，負の高圧電源装置をフィードバック制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像形成装置およ
びこの装置に用いられる高圧電源装置に関し、特にその
出力電圧検出，出力電流検出に関するものである。

【０００２】

【従来の技術】電子写真方式を採用する画像形成装置に
は高圧電源回路が備えられており、紙などに対する画像
形成プロセスには欠かせない存在となっている。この高
圧電源回路としては、例えば、帯電高圧電源，現像高圧
電源，転写高圧電源，定着高圧電源等、各種モジュール
化された電源が存在する。これらの各高圧モジュール
は、画像形成装置の構成に応じて異なった仕様を有して
おり、例えば直流電源に交流電源を重畳したものや、直
流マイナス電源に直流プラス電源を重畳したもの等様々
に構成されている。また、規定電圧や規定電流、定電流
制御方式や定電圧制御方式、単一値出力や多段階値制御
出力、負荷条件等についても様々な仕様がある。

【０００３】この中でも、様々な条件下において一定の
電圧や電流を出力できるように定電圧制御回路や定電流
制御回路を用いることは必要不可欠となっている。通
常、定電圧制御回路には電圧検出回路が、定電流制御回
路には電流検出回路が設けられている。

【０００４】一方、定電圧制御回路に電圧検出回路およ
び電流検出回路の双方を設け、電流値を検出しながら定
電圧制御を行う場合がある。また、定電圧制御回路に電
圧検出回路および電流検出回路の双方を設け、まず初め
に電流が一定となるよう制御動作を行い、そのときの出
力電圧値を検出し、前記検出電圧値を用いて演算処理を
施して定電圧制御動作を行うという手法もある。

【０００５】これは、例えば転写バイアスの場合、転写
ローラ等の抵抗値は、環境条件、特に湿度によって大き
く変化するため、定電圧制御のみでバイアス印加を行う
と、転写電流が変動し転写不良が生じやすくなるためで
ある。また、定電流制御のみでバイアス印加を行うと、
例えば転写ローラ上を通過する転写材の幅が小さい場
合、「転写材の存在しない領域」が「転写材の存在する
領域」よりもインピーダンスが低くなるため、「転写材
の存在しない領域」に電流が流れ、「転写材の存在する
領域」は電流不足により転写不良を生じやすいという問
題が発生するためである。

【０００６】また、高圧電源回路には、直流マイナス電
源に直流プラス電源を重畳する手法がある。これは、例
えば転写バイアスの場合、画像形成装置のクリーニング
動作時に、転写ローラに付着したトナーを除去するた
め、通常の転写時に使用するバイアスとは逆極性のバイ
アスを印加する必要があるためである。

【０００７】一方、複数の画像形成部を有する多重転写
方式のインライン画像形成装置において、オーバヘッド
プロジェクタ用の透明シート（以下ＯＨＴシートとい
う）等の高抵抗記録紙にトナー像を転写する場合、記録
紙が転写部を通過する毎に記録紙が帯電するため、最終
段の画像形成部では、転写バイアスに大きな電圧が必要
になることが知られている。前記問題を解決するため、
記録紙が第一の画像形成部に到達する前に、記録紙を転
写バイアスとは逆極性に帯電させ、第一の画像形成部で
は従来の転写バイアスよりも低いバイアス、もしくは逆
極性の転写バイアスで転写を行うことで、最終段の画像
形成部における転写バイアスを低減させることが行われ
ている。

【０００８】図１０は、プラスバイアスとマイナスバイ
アスを出力し、電圧検出回路および電流検出回路の双方
を設けた定電圧制御方式を採用する、従来の画像形成装
置および高圧電源装置のブロック図である（従来例
１）。

【０００９】図１０において、１は画像形成装置、２は
ＣＰＵ、３は高圧トランス、４は前記高圧トランス３を
スイッチングするトランス駆動回路、５はヒューズ抵
抗、６は高圧トランス３への供給電力を制御するトラン
ジスタ、７は電解コンデンサ、８は定電圧制御回路、９
はスナバダイオード、１０は高圧ダイオード、１１は高
圧コンデンサ、１２はブリーダ抵抗、１０１は出力電圧
検出用の補助巻線を有する高圧トランス、１４は高圧ト
ランス１０１をスイッチングするトランス駆動回路、１
５はヒューズ抵抗、１６は高圧トランス１０１への供給
電力を制御するトランジスタ、１７は電解コンデンサ、
１８は定電圧制御回路、１９はスナバダイオード、１０
２は高圧トランス１０１の補助巻線により出力電圧を検
出する出力電圧検出部、２０は高圧ダイオード、２１は
高圧コンデンサ、２２はブリーダ抵抗、２３，２４は出
力電圧検出抵抗、２５は交流接地用コンデンサ、２６は
負荷電流検出用オペアンプ、２７は負荷電流検出抵抗、
２８は位相補償用コンデンサ、２９は直流電源、３０は
電流制限用抵抗、３１は負荷である。

【００１０】次に、動作を説明する。

【００１１】初めに、プラスバイアスの出力動作につい
て説明する。まず、ＣＰＵ２が所定の周波数／Ｄｕｔｙ
のＣＬＫを出力する。前記ＣＬＫはトランス駆動回路４
に送られ、トランス駆動回路４は、高圧トランス３をス
イッチングする。高圧トランス３は、入力電圧を昇圧
し、所定の脈流波形の高圧を発生する。高圧トランス３
によって発生した所定の脈流波形の高圧は、高圧ダイオ
ード１０および高圧コンデンサ１１により整流され、プ
ラス極性の高圧ＤＣバイアスが生成される。次に、ＣＰ
Ｕ２は、所望の高圧出力電圧に対応した電圧を、Ｄ／Ａ
ポート１から定電圧制御回路８に出力する。一方、出力
電圧は検出抵抗２３、２４の分圧により検出される。定
電圧制御回路８は、前記出力検出電圧と、ＣＰＵ２のＤ
／Ａポート１からの電圧値とが等しくなるようにトラン
ジスタ６を制御し、高圧トランス３への入力電圧を制御
する。

【００１２】ＣＰＵ２からのＣＬＫは、マイナスバイア
スのトランス駆動回路１４にも入力され、高圧トランス
１０１がスイッチングされる。しかし、Ｄ／Ａポート２
の出力電圧を、定電圧制御回路１８の出力が発生しない
値に設定することで、トランス１０１には電圧を供給せ
ず、高圧トランス１０１が高圧出力を発生しないように
する。

【００１３】次に、負荷電流検出動作について説明す
る。

【００１４】負荷３１に流れた負荷電流ＩのＤＣ成分
は、オペアンプ２６のグランドから電流制限抵抗３０、
および負荷電流検出抵抗２７、ブリーダ抵抗２２を介し
て高圧トランス３に戻る。オペアンプ２６の非反転入力
端子には直流電源２９により電圧値Ｖａが入力されてお
り、反転入力端子の電圧値もＶａに制御される。よっ
て、前記負荷電流ＩのＤＣ成分は、検出抵抗２７の抵抗
値をＲ２７とすると、以下の式で電圧変換され、ＣＰＵ
２はＡ／Ｄポートを介して負荷電流を検出する。

【００１５】負荷電流検出電圧＝負荷電流Ｉ×Ｒ２７＋Ｖａ（式１）一方、ＡＣ成分は、交流接地用コンデンサ２５から、ブ
リーダ抵抗２２を通り高圧トランス３に戻る。

【００１６】次に、マイナスバイアスの出力動作につい
て説明する。

【００１７】ＣＰＵ２が所定の周波数／ＤｕｔｙのＣＬ
Ｋを出力する。前記ＣＬＫはトランス駆動回路１４に送
られ、トランス駆動回路１４は、高圧トランス１０１を
スイッチングする。高圧トランス１０１は、入力電圧を
昇圧し、所定の脈流波形の高圧を発生する。高圧トラン
ス１０１によって発生した所定の脈流波形の高圧は、高
圧ダイオード２０および高圧コンデンサ２１により整流
され、マイナス極性の高圧ＤＣバイアスが生成される。
生成された高圧バイアスは、ブリーダ抵抗１２を介して
負荷３１に印加される。次に、ＣＰＵ２は、所望の高圧
出力電圧に対応した電圧を、Ｄ／Ａポート２から定電圧
制御回路１８に出力する。一方、出力電圧は高圧トラン
ス１０１の補助巻線と出力電圧検出部１０２により検出
される。定電圧制御回路１８は、前記検出電圧と、ＣＰ
Ｕ２のＤ／Ａポート２からの電圧値とが等しくなるよう
にトランジスタ１６を制御し、高圧トランス１０１への
入力電圧を制御する。

【００１８】ＣＰＵ２からのＣＬＫは、プラスバイアス
のトランス駆動回路４にも入力される。しかし、Ｄ／Ａ
ポート１の出力電圧を、定電圧制御回路８の出力が発生
しない値に設定することで、トランス３には電圧を供給
せず、高圧トランス３が高圧出力を発生しないようにす
る。

【００１９】図１１は、プラスバイアスとマイナスバイ
アスを出力し、電圧検出回路および電流検出回路の双方
を設けた定電圧制御方式を採用する、他の画像形成装置
および高圧電源のブロック図である（従来例２）。

【００２０】プラスバイアスの出力構成、および負荷電
流検出構成は、従来例１と同様であるため、同じ符号を
付すとともに説明を省略する。１３は高圧トランス、１
５１は高圧ダイオード、１５２は高圧コンデンサ、１５
３〜１５５は出力電圧検出抵抗である。

【００２１】高圧ダイオード２０と１５１、および高圧
コンデンサ２１と１５２、抵抗２２と１５３は同一のも
のとする。また、抵抗２２と１５３の抵抗値は、抵抗１
２よりも充分小さいものとし、また、抵抗２４，１５
４，１５５の抵抗値は、抵抗２２と１５３よりも充分小
さいものとする。

【００２２】次に、マイナスバイアスの出力動作につい
て説明する。ＣＰＵ２が所定の周波数／ＤｕｔｙのＣＬ
Ｋを出力する。前記ＣＬＫはトランス駆動回路１４に送
られ、トランス駆動回路１４は、高圧トランス１３をス
イッチングする。高圧トランス１３は、入力電圧を昇圧
し、所定の脈流波形の高圧を発生する。高圧トランス１
３によって発生した所定の脈流波形の高圧は、高圧ダイ
オード２０と高圧コンデンサ２１、および高圧ダイオー
ド１５１と高圧コンデンサ１５２により整流され、マイ
ナス極性の高圧ＤＣバイアスが生成される。高圧ダイオ
ード２０と高圧コンデンサ２１により生成された高圧バ
イアスは、ブリーダ抵抗１２を介して負荷３１に印加さ
れる。一方、高圧ダイオード１５１と高圧コンデンサ１
５２により生成された高圧バイアスは、出力電圧検出抵
抗１５３〜１５５に印加される。次に、ＣＰＵ２は、所
望の高圧出力電圧に対応した電圧を、Ｄ／Ａポート２か
ら定電圧制御回路１８に出力する。一方、出力電圧は出
力電圧検出抵抗１５３〜１５５により検出される。定電
圧制御回路１８は、前記検出電圧と、ＣＰＵ２のＤ／Ａ
ポート２からの電圧値とが等しくなるようにトランジス
タ１６を制御し、高圧トランス１３への入力電圧を制御
する。

【００２３】

【発明が解決しようとする課題】従来例１の画像形成装
置および高圧電源装置においては、マイナスバイアスの
出力電圧を高圧トランス１０１の補助巻線を用いて検出
している。しかしながら、前記補助巻線は、他の巻線と
磁気的に結合しているだけであるため、出力電圧検出部
１０２の検出電圧と、高圧ダイオード２０と高圧コンデ
ンサ２１により生成された高圧バイアスとの間には、大
きな誤差が発生し、マイナスバイアスを精度良く出力す
ることが困難であった。

【００２４】一方、従来例２の画像形成装置および高圧
電源装置においては、高圧ダイオード１５１と高圧コン
デンサ１５２、および出力電圧検出抵抗１５３〜１５５
により、高圧ダイオード２０と高圧コンデンサ２１によ
り生成された高圧バイアスを精度良く検出することが可
能となる。しかしながら、負荷３１に印加される高圧出
力Ｖｏは、以下の式に示す通り負荷３１の抵抗値に依存
するため、やはりマイナスバイアスを精度良く出力する
ことが困難であった。

【００２５】Ｖｏ＝Ｖｃ×（Ｒ２３×Ｒ負荷）／（Ｒ１２×Ｒ２３＋Ｒ１２×Ｒ負荷＋Ｒ２３×Ｒ負荷）（式２）（上式において、Ｒ＊＊は、抵抗＊＊の抵抗値とする、
Ｖｃは高圧コンデンサ２１の電圧である）マイナスバイアスの出力精度が悪いと、例えば転写バイ
アスの場合、転写ローラに付着したトナーの除去が不完
全となる場合が発生する。また、ＯＨＴシートにトナー
像を転写する場合に第一の画像形成部ではマイナス極性
の転写バイアスで転写を行うインライン画像形成装置に
おいては、転写不良が発生してしまう。

【００２６】本発明は、このような状況のもとでなされ
たもので、大きなコストを発生させずに、正出力（プラ
スバイアス）と負出力（マイナスバイアス）を精度良く
出力する高圧電源装置およびこの装置を用いた画像形成
装置を提供することを目的とするものである。

【００２７】

【課題を解決するための手段】前記目的を達成するため
に、本発明では、高圧電源装置を次の（１）ないし（１
６）のとおりに構成し、画像形成装置を次の（１７）の
とおりに構成する。

【００２８】（１）昇圧トランスと、前記昇圧トランス
を駆動する駆動手段と、前記昇圧トランスにより出力さ
れる脈流電圧を整流および平滑して直流出力電圧を生成
する整流平滑手段とを有する高圧生成部を複数備え、前
記直流出力電圧の印加により負荷に流れる電流を検出す
る電流検出手段を備える高圧電源装置において、前記高
圧生成部より生成される直流出力電圧を検出する電圧検
出手段を前記複数の高圧生成部に対して共通に備えた高
圧電源装置。

【００２９】（２）前記（１）に記載の高圧電源装置に
おいて、前記複数の高圧生成部同士は直列に接続されて
いる高圧電源装置。

【００３０】（３）前記（１）または（２）に記載の高
圧電源装置において、前記複数の高圧生成部は、正極性
の高圧出力を生成する高圧生成部と、負極性の高圧出力
を生成する高圧出力生成部とを有する高圧電源装置。

【００３１】（４）前記（１）ないし（３）のいずれか
に記載の高圧電源装置において、前記電圧検出手段は、
前記負荷に印加される電圧を検出する高圧電源装置。

【００３２】（５）前記（４）に記載の高圧電源装置に
おいて，前記電圧検出手段は、前記高圧生成部より生成
される直流出力電圧を複数の抵抗を用いて分圧して検出
する高圧電源装置。

【００３３】（６）前記（４）または（５）に記載の高
圧電源装置において、前記電圧検出手段は、前記各々の
高圧生成部に対して、複数の抵抗による分圧箇所が異な
る高圧電源装置。

【００３４】（７）前記（１）ないし（６）のいずれか
に記載の高圧電源装置において、前記電流検出手段を、
前記複数の高圧生成部に対して共通に有する高圧電源装
置。

【００３５】（８）前記（７）に記載の高圧電源装置に
おいて、前記電流検出手段は、直接接地することなく、
前記電圧検出手段と前記電流検出手段との接続部に所定
のオフセット電圧を与える高圧電源装置。

【００３６】（９）前記（８）に記載の高圧電源装置に
おいて、前記オフセット電圧を、正極性の高圧出力時
と、負極性の高圧出力時とで切り換える高圧電源装置。

【００３７】（１０）前記（１）ないし（９）のいずれ
かに記載の高圧電源装置において、前記電圧検出手段の
検出電圧が所定の値になるように制御を行う高圧電源装
置。

【００３８】（１１）前記（１０）に記載の高圧電源装
置において、前記電流検出手段の検出値が所定の値とな
るように、前記電圧検出手段の検出電圧を制御する高圧
電源装置。

【００３９】（１２）前記（１）ないし（１１）のいず
れかに記載の高圧電源装置において、前記複数の高圧生
成部が同時に動作しないように制御する高圧電源装置。

【００４０】（１３）前記（１）ないし（１１）のいず
れかに記載の高圧電源装置において、前記複数の高圧生
成部が同時に動作しないようにする保護手段を有する高
圧電源装置。

【００４１】（１４）出力をフィードバック制御する出
力可変の正直流高圧電源部と、出力をフィードバック制
御する出力可変の負直流高圧電源部とを逆極性に直列接
続した高圧電源装置であって、当該高圧電源装置の出力
端に、前記正直流高圧電源部と前記負直流高圧電源部に
共通の出力電圧検出手段を接続した高圧電源装置。

【００４２】（１５）前記（１４）に記載の高圧電源装
置において、前記出力電圧検出手段は抵抗分圧器を有す
る高圧電源装置。

【００４３】（１６）前記（１５）に記載の高圧電源装
置において、当該高圧電源装置の一方の出力端と接地間
に当該高圧電源装置の出力電流を検出する電流検出手段
を設けた高圧電源装置。

【００４４】（１７）前記（１）ないし（１６）のいず
れかに記載の高圧電源装置を、帯電高圧電源，現像高圧
電源，転写高圧電源，定着高圧電源のすくなくとも１つ
として備えたことを特徴とする画像形成装置。

【００４５】

【発明の実施の形態】以下本発明の実施の形態を画像形
成装置の実施例により詳しく説明する。

【００４６】

【実施例】（実施例１）図１は、実施例１である“画像
形成装置”の構成を示すブロック図である。従来例の図
１０で記載済のものは同じ符号を付し、その説明を援用
する。

【００４７】本実施例では、マイナスバイアスの出力電
圧検出を、プラスバイアスと同様に検出抵抗２３，２４
の分圧で行う。また、高圧コンデンサ２１は接地せず、
オペアンプ２６のマイナス入力端子に接続する。

【００４８】図２にプラスバイアスの出力テーブルを、
図３にマイナスバイアスの出力テーブルを示す。ここで
は、プラスバイアスの出力範囲を０Ｖ〜２ｋＶ、マイナ
スバイアスの出力範囲を０Ｖ〜−１ｋＶとし、ＣＰＵ２
のＤ／Ａポート１，２の出力範囲を０Ｖ〜５Ｖとする。

【００４９】プラスバイアスとマイナスバイアスをＯＦ
Ｆする場合、Ｄ／Ａポート１は０Ｖ、Ｄ／Ａポート２は
５Ｖを出力する。

【００５０】プラスバイアスを出力する場合は、Ｄ／Ａ
ポート２を５Ｖとした状態で、Ｄ／Ａポート１を図２の
テーブルに従い、所望の出力電圧に相当する電圧を出力
する。マイナスバイアスを出力する場合は、Ｄ／Ａポー
ト１を０Ｖとした状態で、Ｄ／Ａポート２を図３のテー
ブルに従い、所望の出力電圧に相当する電圧を出力す
る。

【００５１】本実施例においても、プラスバイアスを印
加した場合の負荷電流は、従来例１と同様に検出可能と
なる。

【００５２】また、そればかりでなく、マイナスバイア
スを印加した場合の負荷電流も、流れる方向は反対にな
るものの、プラスバイアスを印加した場合と同じ経路を
通るため、プラスバイアスと同様に、オペアンプ２６と
電流検出抵抗２７とで検出可能となる。

【００５３】負荷電流検出電圧は、従来例１で記載した
式１と同じである。ただし、負荷電流Ｉはマイナスの値
となる。

【００５４】以上説明したように、本実施例によれば、
電流検出精度を犠牲にすることなく、また大きなコスト
を発生させずに、プラスバイアスとマイナスバイアスを
精度良く出力することができる。

【００５５】なお、本実施例では、後述するように、プ
ラスバイアスとマイナスバイアスが同時に出力する可能
性があるので、これを阻止するソフトウェア的、もしく
は電圧クランプ回路等のハードウェア的な保護手段が必
要となる。

【００５６】（実施例２）実施例１では、プラスバイア
スを出力する場合、Ｄ／Ａポート２を５Ｖとした状態
で、Ｄ／Ａポート１を可変出力していた。しかしなが
ら、Ｄ／Ａポート１の出力電圧を５Ｖにした場合、検出
抵抗２３，２４で検出した出力電圧検出値も５Ｖとな
り、マイナスバイアスの定電圧制御回路１８にはＤ／Ａ
ポート２からと同じ出力電圧検出値５Ｖが入力される。
その結果、定電圧制御回路１８が電圧を出力し、高圧ト
ランス１３がマイナスバイアスを出力してしまう。

【００５７】同様に、マイナスバイアスを出力する場
合、Ｄ／Ａポート１を０Ｖとした状態で、Ｄ／Ａポート
２を可変出力していた。しかしながら、Ｄ／Ａポート２
の出力電圧を０Ｖにした場合、検出抵抗２３，２４で検
出した出力電圧検出値も０Ｖとなり、プラスバイアスの
定電圧制御回路８にはＤ／Ａポート１からと同じ出力電
圧検出値０Ｖが入力される。その結果、定電圧制御回路
８が電圧を出力し、高圧トランス３がプラスバイアスを
出力してしまう。

【００５８】よって、Ｄ／Ａポート１の出力値が５Ｖに
ならないように、ソフトウェア的、もしくは電圧クラン
プ回路等のハードウェア的な保護手段が必要となる。同
様に、Ｄ／Ａポート２に対しても、出力値が０Ｖになら
ないような保護手段が必要となる。

【００５９】実施例２である“画像形成装置”の構成を
示すブロック図を図４に示す。実施例１の図１で記載済
のものは同じ符号を付し、その説明を援用する。

【００６０】本実施例では、検出抵抗２３と２４の間
に、検出抵抗５１を挿入し、抵抗５１と抵抗２４の共通
接続点の電圧をプラスバイアスの定電圧制御回路８に入
力し、抵抗２３と抵抗５１の共通接続点の電圧をマイナ
スバイアスの定電圧制御回路１８に入力する構成とす
る。

【００６１】図５にプラスバイアスの出力電圧テーブル
を、図６にマイナスバイアスの出力電圧テーブルを示
す。図５における破線は、図６のテーブルを延長した線
であり、Ｄ／Ａポート１がＶｂ＋を出力した場合、高圧
出力電圧は１ｋＶとなり、そのとき定電圧制御回路１８
に入力される出力電圧検出値はＶｂ−になることを示し
ている。

【００６２】一方、図６における破線は、図５のテーブ
ルを延長した線であり、Ｄ／Ａポート２がＶｃ−を出力
した場合、高圧出力電圧は−０．５ｋＶとなり、そのと
き定電圧制御回路８に入力される出力電圧検出値はＶｃ
＋になることを示している。

【００６３】本実施例の構成とすることにより、マイナ
スバイアスを−１ｋＶ出力する場合でも（Ｄ／Ａポート
２が０Ｖを出力）、プラスバイアスの定電圧制御部８に
入力される出力電圧検出値はＶｄ＋（０Ｖ＜Ｖｄ＋）と
なり、定電圧制御部８は確実にＯＦＦとなる。よって、
Ｄ／Ａポート１に対しては出力電圧が５Ｖにならないよ
うにソフトウェア的もしくはハードウェア的な保護手段
が必要となるものの、Ｄ／Ａポート２に対しては出力電
圧が０Ｖにならないような保護手段を設けなくても、プ
ラスバイアスが発生することが無くなり、ハードウェア
的な保護手段を設ける場合はコストダウンとなる。

【００６４】（実施例３）実施例１および実施例２で
は、負荷電流検出用オペアンプ２６の非反転入力端子に
は、直流電源２９により、電圧値Ｖａの固定値が入力さ
れていた。

【００６５】本実施例では、オペアンプ２６の非反転入
力端子への入力電圧を可変可能な構成とする。

【００６６】図７は実施例３である“画像形成装置”の
構成を示すブロック図である。実施例１の図１で記載済
のものは同じ符号を付し、その説明を援用する。７１〜
７３は抵抗、７４はトランジスタである。

【００６７】抵抗７１〜７３の抵抗値は、トランジスタ
７４をＯＦＦさせた場合には、オペアンプ２６の非反転
入力端子に電圧値Ｖａ１が入力され、トランジスタ７４
をＯＮさせた場合には、オペアンプ２６の非反転入力端
子に電圧値Ｖａ２（Ｖａ１＜Ｖａ２）が入力される定数
とする。

【００６８】プラスバイアス出力時は、ＣＰＵ２のＩ／
Ｏポートの出力をＨレベルにし、トランジスタ７４をＯ
ＦＦさせ、オペアンプ２６の非反転入力端子に電圧値Ｖ
ａ１を入力する。一方、マイナスバイアス出力時は、Ｃ
ＰＵ２のＩ／Ｏポートの出力をＬレベルにし、トランジ
スタ７４をＯＮさせ、オペアンプ２６の非反転入力端子
に電圧値Ｖａ２を入力する。

【００６９】図８にプラスバイアスの出力テーブルを、
図９にマイナスバイアスの出力テーブルを示す。

【００７０】本実施例の構成とすることで、マイナスバ
イアスは−２ｋＶまで出力可能となり、実施例１および
２と比較し、マイナスバイアスの出力可変範囲を広くす
ることが可能となる。

【００７１】

【発明の効果】以上説明したように、本発明によれば、
正出力（プラスバイアス）と負出力（マイナスバイア
ス）を出力し、電圧検出回路を設けた電圧制御方式を採
用する画像形成装置および高圧電源装置において、大き
なコストを発生させずに、正出力と負出力を精度良く出
力することができる。

【００７２】また、正出力と負出力の双方において、精
度良く出力（負荷）電流を検出することができる。

【図面の簡単な説明】

【図１】実施例１の構成を示すブロック図

【図２】プラスバイアスの出力テーブル

【図３】マイナスバイアスの出力テーブル

【図４】実施例２の構成を示すブロック図

【図５】プラスバイアスの出力テーブル

【図６】マイナスバイアスの出力テーブル

【図７】実施例３の構成を示すブロック図

【図８】プラスバイアスの出力テーブル

【図９】マイナスバイアスの出力テーブル

【図１０】従来例１の構成を示すブロック図

【図１１】従来例２の構成を示すブロック図

【符号の説明】

１画像形成装置２ＣＰＵ３高圧トランス８定電圧制御回路１３高圧トランス１８定電圧制御回路２３出力電圧検出抵抗２４出力電圧検出抵抗

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2H027 DA01 DA03 ZA01 2H200 HA29 HA30 JB48 JB49 NA02 NA14 NA15 NA17 NA18 NA23 NA25 PA03 PB02 PB05 5H730 AS04 BB23 BB82 DD02 EE59 FD01 FD31 FF09

Claims

【特許請求の範囲】

【請求項１】昇圧トランスと、前記昇圧トランスを駆
動する駆動手段と、前記昇圧トランスにより出力される脈流電圧を整流およ
び平滑して直流出力電圧を生成する整流平滑手段とを有
する高圧生成部を複数備え、前記直流出力電圧の印加に
より負荷に流れる電流を検出する電流検出手段を備える
高圧電源装置において、前記高圧生成部より生成される直流出力電圧を検出する
電圧検出手段を前記複数の高圧生成部に対して共通に備
えたことを特徴とする高圧電源装置。
【請求項２】請求項１に記載の高圧電源装置におい
て、前記複数の高圧生成部同士は直列に接続されていること
を特徴とする高圧電源装置。
【請求項３】請求項１または２に記載の高圧電源装置
において、前記複数の高圧生成部は、正極性の高圧出力を生成する
高圧生成部と、負極性の高圧出力を生成する高圧出力生
成部とを有することを特徴とする高圧電源装置。
【請求項４】請求項１ないし３のいずれかに記載の高
圧電源装置において、前記電圧検出手段は、前記負荷に
印加される電圧を検出することを特徴とする高圧電源装
置。
【請求項５】請求項４に記載の高圧電源装置におい
て、前記電圧検出手段は、前記高圧生成部より生成される直
流出力電圧を複数の抵抗を用いて分圧して検出すること
を特徴とする高圧電源装置。
【請求項６】請求項４または５に記載の高圧電源装置
において、前記電圧検出手段は、前記各々の高圧生成部に対して、
複数の抵抗による分圧箇所が異なることを特徴とする高
圧電源装置。
【請求項７】請求項１ないし６のいずれかに記載の高
圧電源装置において、前記電流検出手段を、前記複数の高圧生成部に対して共
通に有することを特徴とする高圧電源装置。
【請求項８】請求項７に記載の高圧電源装置におい
て、前記電流検出手段は、直接接地することなく、前記電圧
検出手段と前記電流検出手段との接続部に所定のオフセ
ット電圧を与えることを特徴とする高圧電源装置。
【請求項９】請求項８に記載の高圧電源装置におい
て、前記オフセット電圧を、正極性の高圧出力時と、負極性
の高圧出力時とで切り換えることを特徴とする高圧電源
装置。
【請求項１０】請求項１ないし９のいずれかに記載の
高圧電源装置において、前記電圧検出手段の検出電圧が所定の値になるように制
御を行うことを特徴とする高圧電源装置。
【請求項１１】請求項１０に記載の高圧電源装置にお
いて、前記電流検出手段の検出値が所定の値となるように、前
記電圧検出手段の検出電圧を制御することを特徴とする
高圧電源装置。
【請求項１２】請求項１ないし１１のいずれかに記載
の高圧電源装置において、前記複数の高圧生成部が同時に動作しないように制御す
ることを特徴とする高圧電源装置。
【請求項１３】請求項１ないし１１のいずれかに記載
の高圧電源装置において、前記複数の高圧生成部が同時に動作しないようにする保
護手段を有することを特徴とする高圧電源装置。
【請求項１４】出力をフィードバック制御する出力可
変の正直流高圧電源部と、出力をフィードバック制御す
る出力可変の負直流高圧電源部とを逆極性に直列接続し
た高圧電源装置であって、当該高圧電源装置の出力端に、前記正直流高圧電源部と
前記負直流高圧電源部に共通の出力電圧検出手段を接続
したことを特徴とする高圧電源装置。
【請求項１５】請求項１４に記載の高圧電源装置にお
いて、前記出力電圧検出手段は抵抗分圧器を有することを特徴
とする高圧電源装置。
【請求項１６】請求項１５に記載の高圧電源装置にお
いて、当該高圧電源装置の一方の出力端と接地間に当該高圧電
源装置の出力電流を検出する電流検出手段を設けたこと
を特徴とする高圧電源装置。
【請求項１７】請求項１ないし１６のいずれかに記載
の高圧電源装置を、帯電高圧電源，現像高圧電源，転写
高圧電源，定着高圧電源のすくなくとも１つとして備え
たことを特徴とする画像形成装置。