JP2006014409A

JP2006014409A - 電源装置

Info

Publication number: JP2006014409A
Application number: JP2004184256A
Authority: JP
Inventors: Hitoshi Mikami; 均三上; Masaharu Shimada; 正治嶋田
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 2004-06-22
Filing date: 2004-06-22
Publication date: 2006-01-12
Anticipated expiration: 2024-06-22
Also published as: JP4539190B2

Abstract

【課題】発生させるべき出力電圧に対応した基準電圧の立ち上がりが検出電圧の立ち上がりより遅れることに起因した出力電圧の不安定さを解消することのできる電源装置を提供することである。
【解決手段】基準電圧を出力する基準電圧発生回路１０と、トランスＴの一次側の前記制御巻線に結合されたスイッチング素子Ｑ2を有し、制御電圧に応じた前記スイッチング素子の発振動作に応じて二次巻線に誘起される交流電圧を整流及び平滑化して出力電圧を生成するコンバータ回路３０と、その出力電圧に応じた検出電圧を生成する出力検出回路（Ｒs、Ｒ）と、前記検出電圧と前記基準電圧との比較結果に応じて前記スイッチング素子Ｑ2に対する前記制御電圧を生成する制御回路とを備えた電源装置であって、当該電源装置に対する電源投入時に、前記検出電圧の立ち上げを前記基準電圧の立ち上げより遅らせる遅延特性回路１５を有する構成となる。
【選択図】図４

Description

本発明は、電源装置に係り、詳しくは、トランスの一次巻線に含まれる制御用巻線に結合されたスイッチング素子に対して基準電圧と出力電圧に応じた検出電圧との比較結果に応じた制御電圧を供給することにより前記スイッチング素子の発振動作を制御し、そのスイッチング素子の発振動作によって前記トランスの二次巻線に誘起される交流電圧を整流及び平滑化して出力電圧を得るようにした電源装置に関する。

従来、電源投入時における出力電圧の不安定さを解消するための工夫のなされた電源装置が種々提案されている。具体的には、例えば、出力電圧の立ち上がり波形を鈍らせるためのソフトスタート回路がトランスの二次側に設けられた電源装置（例えば、特開平６−３１１７４０号参照）、トランスの一次巻線に接続されたスイッチングトランジスタの駆動パルスの幅を電源投入時から徐々に広がるように制御するソフトスタート回路が設けられた電源装置（例えば、特開平８−３１７６３７号公報参照）、トランスの一巻線に接続されたスイッチングトランジスタの駆動パルスの幅を電源投入から所定時間だけ通常のパルス幅より小さくする制御回路が設けられた電源装置（例えば、特開２００２−１７１７５０号公報参照）、また、トランスの二次側巻線にダミー負荷を結合させた電源装置（例えば、特開平８−２８０１７２号公報参照）等が提案されている。

ところで、トランスの一次巻線に含まれる制御用巻線に結合されたスイッチング素子に対して基準電圧と出力電圧に応じた検出電圧との比較結果に応じた制御電圧を供給することにより前記スイッチング素子の発振動作を制御し、そのスイッチング素子の発振動作によって前記トランスの二次巻線に誘起される交流電圧を整流及び平滑化して出力電圧を得るようにしたタイプのスイッチング電源も提案されている。このタイプのスイッチング電源は、例えば、図１に示すように構成することができる。

図１において、この電源装置は、基準電圧発生回路１０、制御回路２０及びコンバータ回路３０を有する。基準電圧発生回路１０は、トランジスタＱ1を有し、パルス信号（PWM）Ｖsを抵Ｒ1及びＲ2にて分圧した制御信号がそのベースに印加されるようになっている。トランジスタＱ1のエミッタが接地ライン（GND）に接続され、そのコレクタと電圧ラインＶcc（+5Ｖ）との間に抵抗Ｒ3、Ｒ4が直列接続されている。抵抗Ｒ3と抵抗Ｒ4との接続点には、平滑回路（Ｒ5、コンデンサＣ1）が接続され、その平滑回路の出力が抵抗Ｒ6を介してオペアンプＯＰ1及び抵抗Ｒ7にて構成されるバッファ回路に接続されている。

このような基準電圧発生回路１０は、前記パルス信号Ｖsのオンデューティに応じた基準電圧Ｖrを出力する。この基準電圧Ｖrは、パルス信号Ｖsのオンデューティが０％のとき、即ち、トランジスタＱ1がオフ状態となるときに発生する電圧ラインＶccの電圧（例えば、+5Ｖ）と、パルス信号Ｖsのオンデューティが１００％のとき、即ち、トランジスタＱ1がオン状態とるときに発生する電圧ラインＶccの電圧を抵抗Ｒ3と抵抗Ｒ4にて分圧した電圧（例えば、＋2.5Ｖ）との間の電圧となる。

コンバータ回路３０は、電源用巻線（図示略）と制御用巻線Ｎ11とに分割された一次巻線と二次巻線Ｎ2とを有するトランスＴと、前記制御用巻線Ｎ11の一端にベースが接続されたトランジスタＱ2とを有している。なお、図示していないが、前記電源用巻線の一端が回路電源Ｖc（例えば、+24Ｖ）に接続されるとともにその他端がトランジスタＱ2のコレクタに接続されている。また、トランジスタＱ2のエミッタが例えば接地ラインに接続されている。トランスＴの二次巻線Ｎ2にはダイオードＤ1とコンデンサＣ3とが接続され、トランスＴの二次巻線Ｎ2に誘起される交流電圧が整流及び平滑化されるようになっている。そして、その整流及び平滑化にて生成された直流電圧が出力電圧Ｖoutとしてコンバータ回路３０から出力される。

コンバータ回路３０の出力端子と電圧ラインＶccとの間に抵抗Ｒs及び抵抗Ｒcにて構成された出力検出回路が設けられている。この出力検出回路は、出力電圧Ｖoutと電圧ラインＶccの電圧との差を抵抗Ｒsと抵抗Ｒcとにて分圧して得られる電圧を検出電圧として生成する。

制御回路２０は、オペアンプＯＰ2、抵抗Ｒ8及びコンデンサ等により構成される比較回路であって、基準電圧発生回路１０から出力される基準電圧ＶrがオペアンプＯＰ2の反転入力端子（Ｖin(-)）に入力し、前記出力検出回路からの検出電圧がオペアンプＯＰ2の非反転入力端子（Ｖin(+)）に入力している。そして、制御回路２０は、前記基準電圧Ｖrと検出電圧との比較結果に応じた制御電圧を出力する。また、前記検出電圧が入力するオペアンプＯＰ2の非反転入力端子（Ｖin(+)）と接地ラインとの間にはコンデンサＣoが接続されている。

前述したような構成の電源装置では、パルス信号Ｖsのオンデューティ（０％〜１００％）により制御される基準電圧Ｖrと検出電圧との比較結果に応じた制御回路２０からの制御電圧によってコンバータ回路３０におけるトランジスタＱ2の発振動作が制御される。そして、そのトランジスタＱ2の発振動作によってトランスＴの二次巻線Ｎ2に誘起される交流電圧が整流及び平滑化されて出力電圧が得られる。即ち、パルス信号Ｖsのオンデューティに応じて出力電圧Ｖoutが制御されることとなる。この電源装置は、例えば、電子写真方式の複写機、プリンタ等の現像バイアスの電源として使用することができ、パルス信号Ｖsのオンデューティの制御により基準電圧Ｖrが+5Ｖ（Ｖcc）から＋2.5Ｖとの間で制御され、そのような基準電圧Ｖrに応じて出力電圧が、例えば、0Ｖから-700Ｖの間で制御され得る。
特開平６−３１１７４０号公報特開平８−２８０１７２号公報特開平８−８１７６３７号公報特開２００２−１７１７５０号公報

前述したような電源装置では、電源（+24Ｖ）が投入されると、電圧ラインＶccが所定の電圧（+5Ｖ）に立ち上がり、その電圧ラインＶccの立ち上がりに応答して、基準電圧発生回路１０からパルス信号Ｖs（０％）に応じた基準電圧Ｖrが出力される。そして、その基準電圧Ｖrに応じた出力電圧Ｖoutが立ち上がる。このプロセスにおいて、制御回路２０のオペアンプＯＰ2の各入力端子（Ｖin(-)、Ｖin(+)）に対する基準電圧Ｖrの立ち上がりが、検出回路（抵抗Ｒs、Ｒc）からの検出電圧の立ち上がりより遅れる傾向にある。

例えば、図２に示すように、回路電源Ｖc（+24Ｖ）の投入による電圧ラインＶcc（+5Ｖ）の立ち上げから基準電圧発生回路１０における平滑回路（Ｒ5、Ｃ1）での時定数にて決まる特性にて基準電圧Ｖrが、即ち、制御回路２０の反転入力端子Ｖin(-)の入力電圧が徐々に上昇して立ち上がる。一方、前記回路電源Ｖc（+24Ｖ）の投入による電圧ラインＶcc（+5Ｖ）の立ち上げに応答して出力検出回路（Ｒs、Ｒc）からの検出電圧が比較的早く立ち上がる。この基準電圧Ｖrの立ち上げ特性と検出電圧の立ち上げ特性との差により、パルス信号Ｖsのデューティ制御に基づいた出力電圧Ｖoutの制御がなされる前に、瞬時的に出力電圧Ｖoutがパルス状に変動し得る（斜線波形参照）。

なお、図３に示すように、パルス信号Ｖsのデューティ制御に基づいた出力電圧Ｖoutの制御が終了した後における回路電源Ｖc（+24Ｖ）の遮断時においても、前記基準電圧Ｖrの緩やかな立ち下げ特性と、前記検出電圧の比較的早い立ち下げの特性との差により、前記制御に基づいた出力電圧Ｖoutの立ち下げ後に、瞬時的に出力電圧Ｖoutがパルス状に変動し得る（斜線波形参照）。

このような現象は、以下のような理由が考えられる。

第一に、基準電圧発生回路１０では、安定した基準電圧Ｖrを得るために平滑回路（Ｒ5、Ｃ1）の回路時定数が比較的大きく設定されているのに対して、電圧ラインＶccから電圧供給を受ける出力検出回路（抵抗Ｒs、Ｒc）からの検出電圧は、その電圧供給に伴って立ち上がる。

第二に、高電圧電源装置では、出力電流値を比較的小さく設定する必要性から、トランスＴの二次巻線Ｎ2に接続された平滑化のためのコンデンサＣ3の容量が比較的小さい容量値に設定される。そのため、基準電圧Ｖrの立ち上がりが比較的緩やかであるのに対して、出力電圧Ｖoutに応じた検出電圧の立ち上がりが比較的早いものとなる。

このような理由により電源投入時に制御回路２０の各入力端子に印加される基準電圧Ｖrの立ち上がりが出力電圧の立ち上がりより遅れると、その立ち上がり特性の差によって、瞬時的に出力電圧Ｖoutがパルス状に変動し得る（図２の斜線波形参照）。

前述した電源投入時における出力電圧Ｖoutの不安定さを解消するための従来の技術は、電源投入時における前記基準電圧Ｖrの立ち上がりが前記検出電圧の立ち上がりより遅れることに起因した出力電圧Ｖoutの不安定さを解消するためのものではない。

本発明は、前記事情に鑑みてなされたもので、発生させるべき出力電圧に対応した基準電圧の立ち上がりが検出電圧の立ち上がりより遅れることに起因した出力電圧の不安定さを解消することのできる電源装置を提供するものである。

本発明に係る電源装置は、制御信号に応じた基準電圧を出力する基準電圧発生回路と、制御用巻線を含む一巻線と二次巻線とを備えたトランスと、前記制御巻線に結合されたスイッチング素子とを有し、制御電圧に応じた前記スイッチング素子の発振動作に応じて前記二次巻線に誘起される交流電圧を整流及び平滑化して出力電圧を生成するコンバータ回路と、前記コンバータ回路の出力電圧に応じた検出電圧を生成する出力検出回路と、前記検出電圧と前記基準電圧とを比較し、その比較結果に応じて前記スイッチング素子に対する前記制御電圧を生成する制御回路とを備えた電源装置であって、当該電源装置に対する電源投入時に、前記出力検出回路からの検出電圧の立ち上げを前記基準電圧の立ち上げより遅らせる遅延特性回路を有する構成となる。

このような構成により、電源投入時に、出力検出回路からの検出電圧の立ち上げが基準電圧発生回路からの基準電圧の立ち上げより遅れる。これにより、制御回路に入力する基準電圧が確実に立ち上がった後に、その基準電圧に基づいたコンバータ回路の出力電圧に応じた検出電圧が立ち上がった状態で制御回路に入力することとなる。

また、本発明に係る電源装置は、前記出力検出回路が、所定の電圧供給を受けた状態にて前記検出電圧を生成するものであって、前記遅延特性回路が、所定の電圧ラインを前記電源投入から所定タイミングだけ遅らせて前記出力検出回路に結合させる遅延結合回路を有する構成とすることができる。

このような構成により、電源投入時に、その投入タイミングから所定タイミングだけ遅らせたタイミングにて電圧ラインから出力検出回路に電圧供給がなされ検出電圧が立ち上がる。これにより、電源投入時に活性化される前記電圧ラインから電圧供給を受ける基準電圧発生回路からの基準電圧の立ち上げが遅くなっても、前記検出電圧の立ち上げを前記基準電圧の立ち上げより遅らせることができるようになる。

また、本発明に係る電源装置は、前記遅延特性回路が、前記電源投入から所定時間だけ前記制御回路における前記検出電圧の入力端子を接地レベルに維持する回路を有する構成とすることができる。

このような構成により、電源投入時から所定時間だけ制御回路における検出電圧の入力端子が接地レベルに維持され、その後、検出電圧が当該入力端子に印加されるようになる。これにより、電源投入時に基準電圧の立ち上がりが遅くなっても、制御回路に対する検出電圧の実質的な立ち上げを前記基準電圧の立ち上げより遅らせることができるようになる。

更に、本発明に係る電源装置は、前記遅延特性回路が、電源投入に伴う前記一次巻線への通電タイミングを遅らせる通電タイミング遅延回路を有する構成とすることができる。

このような構成により、電源投入時にコンバータ回路におけるトランスの一次巻線への通電タイミングが遅らせられることに伴って前記トランスの二次巻線に誘起される交流電圧の出力タイミング、即ち、コンバータ回路の出力電圧の発生タイミングが遅れる。これにより、前記出力電圧に応じた検出電圧の実質的な立ち上げを前記基準電圧の立ち上げより遅らせることができるようになる。

また、本発明に係る電源装置は、前記遅延特性回路が、前記電源投入から所定時間だけ前記スイッチング素子に対する前記制御電圧を接地レベルに維持する回路を有する構成とすることができる。

このような構成により、電源投入時から所定時間だけ制御回路からの制御電圧が接地レベルに維持され、コンバータ回路からの出力電圧の発生タイミングが実質的に遅れる。これにより、前記出力電圧に応じた検出電圧の実質的な立ち上げを前記基準電圧の立ち上げより遅らせることができるようになる。

また、本発明に係る電源装置は、前記出力検出回路が、所定の電圧供給を受けた状態にて前記検出電圧を生成するものであって、前記遅延特性回路が、前記トランスの二次側の電圧検出用巻線と、前記電圧検出用巻線に誘起された交流電圧を整流及び平滑化する平滑回路とを備え、当該平滑回路の出力を前記所定の電圧として前記出力検出回路に供給するようにした構成とすることができる。

このような構成により、電源投入時に、その投入タイミングから徐々に立ち上がる基準電圧に応じた制御電圧に基づいてトランスの二次側の電圧検出用巻線に交流電圧が誘起される。その電圧検出用巻線に誘起される交流電圧が整流及び平滑化されて得られる電圧は前記電源投入から前記検出用巻線及び平滑回路の時定数に応じて徐々に立ち上がる。このように電源投入時から徐々に立ち上がる電圧の供給を受ける出力検出回路からの検出電圧も徐々に立ち上がることになる。これにより、前記基準電圧の立ち上げが遅くなっても、前記検出電圧の立ち上げを前記基準電圧の立ち上げより遅らせることができるようになる。

更に、本発明に係る電源装置は、前記遅延特性回路が、前記平滑回路の出力を遅延させて前記出力検出回路に供給する回路を有する構成とすることができる。

このような構成により、出力検出回路からの検出電圧の立ち上がりをより確実に前記基準電圧の立ち上がりより遅らせることができるようになる。

本発明に係る電源装置によれば、検出回路からの検出電圧の立ち上がりを基準電圧発生回路からの基準電圧の立ち上がりより遅らせることができるので、発生させるべき出力電圧に対応した前記基準電圧の立ち上がりが検出電圧の立ち上がりより遅れることに起因した出力電圧の不安定さを解消することができるようになる。

以下、本発明の実施の形態について、図面に基づいて説明する。

本発明に係る第一の実施の形態に係る電源装置は、図４に示すように構成される。

図４において、この電源装置は、図１に示す電源装置と同様の構成となる、基準電圧発生回路１０、制御回路２０及びコンバータ回路３０を有し、基準電圧発生回路１０からの基準電圧Ｖrが制御回路２０におけるオペアンプＯＰ2の反転入力端子（Ｖin(-)）に供給されている。また、コンバータ回路３０の出力電圧Ｖoutに応じて出力検出回路（Ｒs、Ｒc）にて生成される検出電圧が制御回路２０におけるオペアンプＯＰ2の非反転入力端子（Ｖin(+)）に供給されている。

電源装置は、更に、遅延結合回路１５を有している。遅延結合回路１５は、トランジスタＱ3，抵抗Ｒa、Ｒb及びコンデンサＣ4を有し、抵抗Ｒa、Ｒbが回路電源Ｖc（+24Ｖ）と接地ライン（GND）との間に直列接続され、それら抵抗Ｒa、Ｒbの接続点がトランジスタＱ3のベースに接続されている。トランジスタＱ3のベースと接地ライン（GND）との間にコンデンサＣ4が接続されている。また、トランジスタＱ3のコレクタが電圧ラインＶcc（+5Ｖ）に接続されると共に、そのエミッタが出力検出回路における抵抗Ｒcの一端に接続されている。このような構成の遅延結合回路１５は、トランジスタＱ3がオン状態になると、電圧ラインＶccからの電圧（+5Ｖ）を出力検出回路（Ｒs、Ｒc）に供給する。

前述した構成の電源装置では、回路電源Ｖc（+24Ｖ）が投入されると、電圧ラインＶccの電圧（+5Ｖ）が立ち上げられ、パルス信号Ｖsのオンデューティが０％状態での基準電圧Ｖr（例えば、+5Ｖ）が基準電圧発生回路１０の平滑回路（Ｒ5、Ｃ1）の時定数に基づいた特性にて立ち上げられる。一方、遅延結合回路１５では、前記回路電源Ｖc（+24Ｖ）の投入時から抵抗ＲaとコンデンサＣ4とで決まる所定時間後にトランジスタＱ3がオン動作する。そして、そのトランジスタＱ3のオン動作により、既に立ち上がっている電圧ラインＶcの電圧（+５Ｖ）がトランジスタＱ3を介して出力検出回路（Ｒs、Ｒc）に供給される（図５における検出側+5Ｖ参照）。

このように、出力検出回路（Ｒs、Ｒc）に対する電圧（+5Ｖ）の供給が回路電源（+24Ｖ）から所定時間だけ遅れることから、検出回路（Ｒs、Ｒc）からの検出電圧の立ち上がり、即ち、制御回路２０の非反転端子Ｖin(+)に対する入力電圧の立ち上がりが、基準電圧発生回路１０からの基準電圧Ｖrの立ち上がり、即ち、制御回路２０の反転端子Ｖin(-)に対する入力電圧の立ち上がりより遅れることとなる。その結果、制御回路２０に入力する基準電圧Ｖrが確実に立ち上がった後に、その基準電圧Ｖrに基づいたコンバータ回路３０の出力電圧Ｖoutに応じた検出電圧が立ち上がった状態で制御回路２０に入力することとなる。

これにより、制御回路２０からの制御信号に基づいたコンバータ回路３０からの出力電圧Ｖoutの前述したような（図２参照）電源投入時における基準電圧Ｖrの立ち上がりが検出電圧の立ち上がりより遅れることに起因した不安定さが解消される。また、電源遮断時においても、基準電圧Ｖrが確実にたち下がった後に、検出電圧が立ち下がるので、その電源遮断時における出力電圧Ｖoutの不安定さも解消される。

なお、パルス信号Ｖsのオンデューティが０％を超える、例えば、４０％となる状態で回路電源Ｖc（+24Ｖ）の投入及び遮断がなされた場合でも、電源装置における前述した動作と同様の動作により、図６に示すように、基準電圧Ｖrが確実に立ち上がった後に検出電圧が立ち上がり、また、基準電圧Ｖrが確実に立ち下がった後に検出電圧が立ち下がるようになるので、回路電源Ｖc（+24Ｖ）の投入時及び遮断時における出力電圧Ｖoutの不安定さは解消される。

次に、本発明の第二の実施の形態に係る電源装置について説明する。この電源装置は、図７に示すように構成される。

図７に示す電源装置は、図１に示す電源装置と同様の構成となる、基準電圧発生回路１０、制御回路２０及びコンバータ回路３０に加えて、時限クランプ回路１６を備えている。時限クランプ回路１６は、トランジスタＱ4、抵抗Ｒa、Ｒb、コンデンサＣ5、Ｃ6を有し、抵抗Ｒa、Ｒbが回路電源Ｖc（+24Ｖ）と接地ライン（GND）との間に直列接続され、それら抵抗Ｒa、Ｒbの接続点がトランジスタＱ4のベースに接続されている。トランジスタＱ4のベースと接地ライン（GND）との間にコンデンサＣ5が接続されている。また、トランジスタＱ4のエミッタとコレクタとの間にコンデンサＣ6が接続されると共に、前記エミッタが制御回路２０におけるオペアンプＯＰ2の非反転入力端子Ｖin(+)に接続され、前記コレクタが接地ライン（GND）に接続されている。

前述した構成の時限クランプ回路１６を備えた電源装置では、回路電源Ｖc（+24Ｖ）が投入されると、電圧ラインＶccの電圧（+5Ｖ）が立ち上げられ、パルス信号Ｖsのオンデューティが０％状態での基準電圧Ｖr（例えば、+5Ｖ）が基準電圧発生回路１０の平滑回路（Ｒ5、Ｃ1）の時定数に基づいた特性にて立ち上げられる。一方、時限クランプ回路１６では、前記回路電源Ｖc（+24Ｖ）の投入時から抵抗ＲaとコンデンサＣ5とで決まる所定時間だけトランジスタＱ4がオン状態となって、検出電圧が入力する制御回路２０におけるオペアンプＯＰ2の非反転入力端子Ｖin(+)が接地ライン（GND）の電圧レベルに維持される。コンデンサＣ5の端子間電圧が回路電源Ｖc（+24Ｖ）を抵抗Ｒaと抵抗Ｒbとにより分圧して得られる電圧になってトランジスタＱ4がオフ状態となると（前記所定時間経過後）、出力検出回路（Ｒs、Ｒc）からの検出電圧が制御回路２０におけるオペアンプＯＰ2の非反転入力端子Ｖin(+)に印加される状態となる。

このように、回路電源Ｖc（+24Ｖ）の投入時に、その投入タイミングから所定時間だけ制御回路２０における検出電圧の入力端子（Ｖin(+)）が接地レベルに維持され、その後、検出電圧が前記入力端子（Ｖin(+)）に印加されるようになるので、制御回路２０に対する検出電圧の実質的な立ち上げを基準電圧Ｖrの立ち上げより遅らせることができるようになる。これにより、制御回路２０からの制御信号に基づいたコンバータ回路３０からの出力電圧Ｖoutの前述したような（図２参照）電源投入時における基準電圧Ｖrの立ち上がりが検出電圧の立ち上がりより遅れることに起因した不安定さが解消されるようになる。

次に、本発明の第三の実施の形態に係る電源装置について説明する。この電源装置は、図８に示すように構成される。

図８に示す電源装置は、図１に示す電源装置と同様の構成となる、基準電圧発生回路１０、制御回路２０及びコンバータ回路３０に加えて、通電タイミング遅延回路１７を備えている。通電タイミング遅延回路１７は、トランジスタＱ5、抵抗Ｒd及びコンデンサＣ7を有し、トランジスタＱ5のコレクタが回路電源Ｖc（+24Ｖ）のラインに接続されると共に、そのエミッタが、コンバータ回路３０におけるトランスの一次巻線に含まれ、トランジスタＱ2により通電制御のなされる電源用巻線Ｎ12に接続されている。また、トランジスタＱ5のコレクタとベースとの間に抵抗Ｒdが接続され、前記ベースと接地ラインとの間にコンデンサＣ7が接続されている。

前述した構成の通電タイミング遅延回路１７を備えた電源装置では、回路電源Ｖc（+24Ｖ）が投入されると、電圧ラインＶccの電圧（+5Ｖ）が立ち上げられ、パルス信号Ｖsのオンデューティが０％状態での基準電圧Ｖr（例えば、+5Ｖ）が基準電圧発生回路１０の平滑回路（Ｒ5、Ｃ1）の時定数に基づいた特性にて立ち上げられる。一方、通電タイミング遅延回路１７では、回路電源Ｖc（+24Ｖ）が投入されて抵抗Ｒd及びコンデンサＣ7で定まる時定数に基づいた時間経過後にトランジスタＱ5がオン状態となって、回路電源Ｖc（+24Ｖ）からコンバータ回路３０におけるトランスＴの電源用巻線Ｎ12（一次巻線）への通電が可能な状態となる。

このように、回路電源Ｖc（+24Ｖ）の投入時にコンバータ回路３０におけるトランスＴの電源用巻線Ｎ12への通電タイミングが遅らせられることに伴ってトランスＴの二次巻線Ｎ2に誘起される交流電圧の出力タイミング、即ち、出力電圧Ｖoutの発生タイミングが遅れる。これにより、その出力電圧Ｖoutに応じた出力検出回路（Ｒs、Ｒc）からの検出電圧の実質的な立ち上げを基準電圧Ｖrの立ち上げより遅らせることができるようになる。従って、制御回路２０からの制御信号に基づいたコンバータ回路３０からの出力電圧Ｖoutの前述したような（図２参照）電源投入時における基準電圧Ｖrの立ち上がりが検出電圧の立ち上がりより遅れることに起因した不安定さが解消されるようになる。

次に、本発明の第四の実施の形態に係る電源装置について説明する。この電源装置は、図９に示すように構成される。

図９に示す電源装置は、図１に示す電源装置と同様の構成となる、基準電圧発生回路１０、制御回路２０及びコンバータ回路３０に加えて、コンバータ回路３０内に構成される時限クランプ回路３１を備えている。時限クランプ回路３１は、トランジスタＱ6、抵抗Ｒe、Ｒf、コンデンサＣ8を有し、抵抗Ｒe、Ｒfが回路電源Ｖc（+24Ｖ）と接地ライン（GND）との間に直列接続され、それら抵抗Ｒe、Ｒfの接続点がトランジスタＱ6のベースに接続されている。トランジスタＱ6のベースと接地ライン（GND）との間にコンデンサＣ8が接続されている。また、トランジスタＱ4のエミッタが制御回路２０からの制御電圧をスイッチング素子となるトランジスタＱ2に供給するラインに接続されると共に、そのコレクタが接地ライン（GND）に接続されている。

前述した構成の時限クランプ回路３１を備えた電源装置では、回路電源Ｖc（+24Ｖ）が投入されると、電圧ラインＶccの電圧（+5Ｖ）が立ち上げられ、パルス信号Ｖsのオンデューティが０％状態での基準電圧Ｖr（例えば、+5Ｖ）が基準電圧発生回路１０の平滑回路（Ｒ5、Ｃ1）の時定数に基づいた特性にて立ち上げられる。一方、時限クランプ回路３１では、前記回路電源Ｖc（+24Ｖ）の投入時から抵抗ＲeとコンデンサＣ8とで決まる所定時間だけトランジスタＱ6がオン状態となって、トランジスタＱ2に対する制御電圧が強制的に接地ライン（GND）の電圧レベルに維持される。コンデンサＣ8の端子間電圧が回路電源Ｖc（+24Ｖ）を抵抗Ｒeと抵抗Ｒfとにより分圧して得られる電圧となってトランジスタＱ6がオフ状態となると（前記所定時間経過後）、制御回路２０からの制御電圧がトランスＴの一次巻線に含まれる制御用巻線Ｎ11を介してトランジスタＱ2のベースに供給される。

このように、回路電源Ｖc（+24Ｖ）の投入時に、その投入タイミングから所定時間だけ制御回路２０からスイッチング素子となるトランジスタＱ2に供給される制御電圧が接地ライン（GND）の電圧レベルに維持され、その後、制御回路２０からの制御電圧に基づいたコンバータ回路３０の動作が開始されるので、コンバータ回路３０の出力電圧Ｖoutの発生タイミングが実質的に遅れることとなる。これにより、前記出力電圧Ｖoutに応じた検出電圧の実施的な立ち上げを基準電圧Ｖrの立ち上げより遅らせることができるようになる。従って、制御回路２０からの制御信号に基づいたコンバータ回路３０からの出力電圧Ｖoutの前述したような（図２参照）電源投入時における基準電圧Ｖrの立ち上がりが検出電圧の立ち上がりより遅れることに起因した不安定さが解消されるようになる。

次に、本発明の第五の実施の形態に係る電源装置について説明する。この電源装置は、図１０に示すように構成される。

図１０に示す電源装置は、図１に示す電源装置と同様の構成となる、基準電圧発生回路１０、制御回路２０及びコンバータ回路３０に加えて、コンバータ回路３０内に構成される電圧発生回路３２を備えている。電圧発生回路３２は、トランスＴの二次側の巻線となる電圧検出用巻線Ｎ20、ダイオードＤ1及びコンデンサＣ9を有し、電圧検出用巻線Ｎ20が出力検出回路（Ｒs、Ｒc）における抵抗Ｒcと接地ライン（GND）との間に接続され、ダイオードＤ1が電圧検出用巻線Ｎ20に直列的に、また、コンデンサＣ9が電圧検出用巻線Ｎ20に並列的にそれぞれ接続されている。

前述した構成の電圧発生回路３２を備えた電源装置では、回路電源Ｖc（+24Ｖ）が投入されると、電圧ラインＶccの電圧（+5Ｖ）が立ち上げられ、パルス信号Ｖsのオンデューティが０％状態での基準電圧Ｖr（例えば、+5Ｖ）が基準電圧発生回路１０の平滑回路（Ｒ5、Ｃ1）の時定数に基づいた特性にて立ち上げられる。このように平滑回路の特性に基づいた徐々に立ち上がる基準電圧Ｖrに応じた制御回路２０からの制御電圧に基づいたトランジスタＱ2の発振動作により電圧発生回路３２における電圧検出用巻線Ｎ20（二次側巻線）に交流電圧が誘起される。この電圧検出用巻線Ｎ20に誘起される交流電圧がダイオードＤ1及びコンデンサＣ9により整流及び平滑化されることにより得られる電圧も徐々に立ち上がることになる。このようにして回路電源Ｖc（+24Ｖ）の投入時から徐々に立ち上がる電圧の供給を受ける出力検出回路（Ｒs、Ｒc）からの検出電圧も徐々に立ち上がることになる。

このように、基準電圧Ｖrに基づいたトランスＴの動作を介すことにより、検出電圧の立ち上がりを基準電圧Ｖrの立ち上がりより遅らせることが可能となる。従って、制御回路２０からの制御信号に基づいたコンバータ回路３０からの出力電圧Ｖoutの前述したような（図２参照）電源投入時における基準電圧Ｖrの立ち上がりが検出電圧の立ち上がりより遅れることに起因した不安定さが解消されるようになる。

次に、本発明の第六の実施の形態に係る電源装置について説明する。この電源装置は、図１１に示すように構成される。

図１１に示す電源装置は、図１０に示す電源装置における電圧発生回路３２に更にトランジスタＱ7、抵抗Ｒg及びコンデンサＣ10にて構成される遅延回路を追加した電源発生回路３３を備えている。このような電源装置によれば、電圧検出用巻線Ｎ20に誘起される交流電圧を整流及び平滑化して得られる電圧の出力検出回路（Ｒs、Ｒc）への供給タイミングが前記遅延回路によって遅れさせられるので、検出電圧の立ち上がりをより確実に基準電圧Ｖrの立ち上がりより遅らせることが可能となる。よって、制御回路２０からの制御信号に基づいたコンバータ回路３０からの出力電圧Ｖoutの前述したような（図２参照）電源投入時における基準電圧Ｖrの立ち上がりが検出電圧の立ち上がりより遅れることに起因した不安定さが確実に解消されるようになる。

以上、説明したように、本発明に係る電源装置によれば、発生させるべき出力電圧に対応した基準電圧の立ち上がりが検出電圧の立ち上がりより遅れることに起因した出力電圧の不安定さを解消することのできるという効果を有し、特に高電圧用の電源装置として有用である。

電源装置の構成例を示す回路図である。図１に示す電源装置の電源投入時における出力電圧特性を示すタイミングチャートである。図１に示す電源装置の電源遮断時における出力電圧特性を示すタイミングチャートである。本発明の第一の実施の形態に係る電源装置の構成を示す回路図である。図４に示す電源装置の電源投入時及び電源遮断時における出力電圧特性（その１）を示すタイミングチャートである。図４に示す電源装置の電源投入時及び電源遮断時における出力特性（その２）を示すタイミングチャートである。本発明の第二の実施の形態に係る電源装置の構成を示す回路図である。本発明の第三の実施の形態に係る電源装置の構成を示す回路図である。本発明の第四の実施の形態に係る電源装置の構成を示す回路図である。本発明の第五の実施の形態に係る電源装置の構成を示す回路図である。本発明の第六の実施の形態に係る電源装置の構成を示す回路図である。

符号の説明

１０基準電圧発生回路
１５遅延結合回路
１６時限クランプ回路
１７通電タイミング回路
２０制御回路
３０コンバータ回路
３１時限クランプ回路
３２、３３電圧発生回路

Claims

制御信号に応じた基準電圧を出力する基準電圧発生回路と、
制御用巻線を含む一巻線と二次巻線とを備えたトランスと、前記制御巻線に結合されたスイッチング素子とを有し、制御電圧に応じた前記スイッチング素子の発振動作に応じて前記二次巻線に誘起される交流電圧を整流及び平滑化して出力電圧を生成するコンバータ回路と、
前記コンバータ回路の出力電圧に応じた検出電圧を生成する出力検出回路と、
前記検出電圧と前記基準電圧とを比較し、その比較結果に応じて前記スイッチング素子に対する前記制御電圧を生成する制御回路とを備えた電源装置であって、
当該電源装置に対する電源投入時に、前記出力検出回路からの検出電圧の立ち上げを前記基準電圧の立ち上げより遅らせる遅延特性回路を有する電源装置。
前記出力検出回路は、所定の電圧供給を受けた状態にて前記検出電圧を生成するものであって、
前記遅延特性回路は、所定の電圧ラインを前記電源投入から所定タイミングだけ遅らせて前記出力検出回路に結合させる遅延結合回路を有する請求項１記載の電源装置。
前記遅延特性回路は、前記電源投入から所定時間だけ前記制御回路における前記検出電圧の入力端子を接地レベルに維持する回路を有する請求項１記載の電源装置。
前記遅延特性回路は、電源投入に伴う前記一次巻線への通電タイミングを遅らせる通電タイミング遅延回路を有する請求項１記載の電源装置。
前記遅延特性回路は、前記電源投入から所定時間だけ前記スイッチング素子に対する前記制御電圧を接地レベルに維持する回路を有する請求項１記載の電源装置。
前記出力検出回路は、所定の電圧供給を受けた状態にて前記検出電圧を生成するものであって、
前記遅延特性回路は、前記トランスの二次側の電圧検出用巻線と、前記電圧検出用巻線に誘起された交流電圧を整流及び平滑化する平滑回路とを備え、当該平滑回路の出力を前記所定の電圧として前記出力検出回路に供給するようにした請求項１記載の電源装置。
前記遅延特性回路は、前記平滑回路の出力を遅延させて前記出力検出回路に供給する回路を有する請求項６記載の電源装置。