JP2015005698A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2015005698A JP2015005698A JP2013131642A JP2013131642A JP2015005698A JP 2015005698 A JP2015005698 A JP 2015005698A JP 2013131642 A JP2013131642 A JP 2013131642A JP 2013131642 A JP2013131642 A JP 2013131642A JP 2015005698 A JP2015005698 A JP 2015005698A
- Authority
- JP
- Japan
- Prior art keywords
- region
- forming
- film
- oxide film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 114
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 82
- 230000015654 memory Effects 0.000 claims abstract description 116
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 91
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 91
- 239000010703 silicon Substances 0.000 claims abstract description 91
- 239000012535 impurity Substances 0.000 claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 56
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 56
- 239000004020 conductor Substances 0.000 claims abstract description 39
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 25
- 239000001301 oxygen Substances 0.000 claims abstract description 25
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 25
- 239000001257 hydrogen Substances 0.000 claims abstract description 22
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 22
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 21
- 230000001590 oxidative effect Effects 0.000 claims abstract description 9
- 239000010408 film Substances 0.000 claims description 377
- 238000000034 method Methods 0.000 claims description 190
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 108
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 108
- 230000003647 oxidation Effects 0.000 claims description 68
- 238000007254 oxidation reaction Methods 0.000 claims description 68
- 238000000059 patterning Methods 0.000 claims description 12
- 230000000593 degrading effect Effects 0.000 abstract description 5
- 229920001296 polysiloxane Polymers 0.000 abstract 3
- 150000002431 hydrogen Chemical class 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 147
- 229920002120 photoresistant polymer Polymers 0.000 description 44
- 238000005468 ion implantation Methods 0.000 description 37
- 230000001133 acceleration Effects 0.000 description 24
- 238000000206 photolithography Methods 0.000 description 23
- 238000002955 isolation Methods 0.000 description 20
- -1 boron ions Chemical class 0.000 description 16
- 238000004380 ashing Methods 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 10
- 229910052796 boron Inorganic materials 0.000 description 9
- 238000009279 wet oxidation reaction Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 230000014759 maintenance of location Effects 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 239000007864 aqueous solution Substances 0.000 description 5
- 239000012298 atmosphere Substances 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 241000293849 Cordylanthus Species 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910001439 antimony ion Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910015900 BF3 Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000002547 anomalous effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- PWPJGUXAGUPAHP-UHFFFAOYSA-N lufenuron Chemical compound C1=C(Cl)C(OC(F)(F)C(C(F)(F)F)F)=CC(Cl)=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F PWPJGUXAGUPAHP-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【解決手段】半導体基板の第1の領域に不純物層を形成し、半導体基板上にシリコン層を成長し、第2の領域の第1のシリコン層上にトンネルゲート絶縁膜を形成し、トンネルゲート絶縁膜上に第1の導電体層を形成し、第2のシリコン層上に第1のシリコン酸化膜及びシリコン窒化膜を形成し、減圧状態で酸素と水素とを酸化炉内に独立に導入してシリコン窒化膜を酸素の活性種及び水素の活性種に暴露することによりシリコン窒化膜を酸化して第2のシリコン酸化膜を形成し、第1の領域のシリコン層上にゲート絶縁膜を形成し、第2のシリコン酸化膜上及びゲート絶縁膜上に第2の導電体層を形成し、第2の領域の第2の導電体層及び第1の導電体層をパターニングし不揮発メモリトランジスタのスタックゲートを形成し、第1の領域上の第2の導電体層をパターニングしMIS型トランジスタのゲート電極を形成する。
【選択図】図1
Description
一実施形態による半導体装置及びその製造方法について図1乃至図39を用いて説明する。
上記実施形態に限らず種々の変形が可能である。
前記不純物層を形成した前記半導体基板の前記第1の領域上及び前記第2の領域上に、シリコン層をエピタキシャル成長する工程と、
前記第2の領域上の前記シリコン層上に、トンネルゲート絶縁膜を形成する工程と、
前記トンネルゲート絶縁膜上に、第1の導電体層を形成する工程と、
前記第1の導電体層上に、第1のシリコン酸化膜と、シリコン窒化膜とを形成する工程と、
減圧状態で酸素と水素とを酸化炉内に独立に導入し、前記シリコン窒化膜を酸素の活性種及び水素の活性種に暴露することにより、前記シリコン窒化膜を酸化し、前記シリコン窒化膜上に第2のシリコン酸化膜を形成する工程と、
前記第1の領域上の前記シリコン層上に、第1のゲート絶縁膜を形成する工程と、
前記第2のシリコン酸化膜上及び前記第1のゲート絶縁膜上に、第2の導電体層を形成する工程と、
前記第2の領域の、前記第2の導電体層、前記第2のシリコン酸化膜、前記シリコン窒化膜、前記第1のシリコン酸化膜及び前記第1の導電体層をパターニングし、前記第2の領域上に、不揮発メモリトランジスタのスタックゲートを形成する工程と、
前記第1の領域上の前記第2の導電体層をパターニングし、MIS型トランジスタのゲート電極を形成する工程と
を有することを特徴とする半導体装置の製造方法。
前記第2のシリコン酸化膜を形成する工程は、750℃以下の温度で行う
ことを特徴とする半導体装置の製造方法。
前記トンネルゲート絶縁膜を形成する工程では、常圧状態で酸素と水素とを酸化炉外部で反応させたのちに前記酸化炉内に導入して前記シリコン層を酸化することにより、前記第2のシリコン酸化膜を形成する
ことを特徴とする半導体装置の製造方法。
前記トンネルゲート絶縁膜を形成する工程は、750℃以下の温度で行う
ことを特徴とする半導体装置の製造方法。
前記半導体基板は、第3の領域を更に有し、
前記第2のシリコン酸化膜を形成する工程の後、前記第1のゲート絶縁膜を形成する工程の前に、前記半導体基板の前記第2の領域上及び前記第3の領域上に、常圧状態で酸素と水素とを酸化炉外部で反応させたのちに前記酸化炉内に導入して前記シリコン層を酸化することにより、第2のゲート絶縁膜を形成する工程と、前記第2の領域上の前記第2のゲート絶縁膜を除去する工程とを更に有する
ことを特徴とする半導体装置の製造方法。
前記第2のゲート絶縁膜を形成する工程は、750℃以下の温度で行う
ことを特徴とする半導体装置の製造方法。
前記スタックゲートを形成する工程の後、前記ゲート電極を形成する工程の前に、前記スタックゲートを酸化し、前記スタックゲートの側壁部分に第3のシリコン酸化膜を形成する工程を更に有する
ことを特徴とする半導体記憶装置の製造方法。
前記第3のシリコン酸化膜を形成する工程では、減圧状態で酸素と水素とを酸化炉内に独立に導入し、各々の活性元素を前記シリコン窒化膜の前記表面に暴露することにより、前記第3のシリコン酸化膜を形成する
ことを特徴とする半導体装置の製造方法。
前記第3のシリコン酸化膜を形成する工程は、750℃以下の温度で行う
ことを特徴とする半導体装置の製造方法。
前記前記第2のシリコン酸化膜を形成する工程は、バッチ処理で行う
ことを特徴とする半導体装置の製造方法。
前記不純物層を形成した前記半導体基板の前記第1の領域上及び前記第2の領域上に、シリコン層をエピタキシャル成長する工程と、
前記シリコン層を750℃以下の温度で酸化し、前記第2の領域上の前記シリコン層上にトンネルゲート絶縁膜を形成する工程と、
前記トンネルゲート絶縁膜上に、第1の導電体層を形成する工程と、
前記第1の導電体層上に、第1のシリコン酸化膜と、シリコン窒化膜とを形成する工程と、
前記シリコン窒化膜を750℃以下の温度で酸化し、前記シリコン窒化膜上に第2のシリコン酸化膜を形成する工程と、
前記第1の領域上の前記シリコン層上に、第1のゲート絶縁膜を形成する工程と、
前記第2のシリコン酸化膜上及び前記第1のゲート絶縁膜上に、第2の導電体層を形成する工程と、
前記第2の領域の、前記第2の導電体層、前記第2のシリコン酸化膜、前記シリコン窒化膜、前記第1のシリコン酸化膜及び前記第1の導電体層をパターニングし、前記第2の領域上に、不揮発メモリトランジスタのスタックゲートを形成する工程と、
前記第1の領域上の前記第2の導電体層をパターニングし、MIS型トランジスタのゲート電極を形成する工程と
を有することを特徴とする半導体装置の製造方法。
前記半導体基板は、第3の領域を更に有し、
前記第2のシリコン酸化膜を形成する工程の後、前記第1のゲート絶縁膜を形成する工程の前に、前記第1の半導体層を750℃以下の温度で酸化し、前記半導体基板の前記第2の領域上及び前記第3の領域上に、第2のゲート絶縁膜を形成する工程と、前記第2の領域上の前記第2のゲート絶縁膜を除去する工程とを更に有する
ことを特徴とする半導体装置の製造方法。
前記スタックゲートを形成する工程の後、前記ゲート電極を形成する工程の前に、前記スタックゲートを750℃以下の温度で酸化し、前記スタックゲートの側壁部分に第3のシリコン酸化膜を形成する工程を更に有する
ことを特徴とする半導体装置の製造方法。
12,20,28,42,48,64,72,80,84,88,92,110…フォトレジスト膜
14…開口部
16…溝
18,19,38,74,78,90a…シリコン酸化膜
22…DDC−NMOSトランジスタ領域
24,54…Pウェル
26,66,82,122,126,132…P型不純物層
30…DDC−PMOSトランジスタ領域
32…Nウェル
34,86,112,120,124,130…N型不純物層
36…エピタキシャルシリコン層
40,76,98…シリコン窒化膜
44…素子分離溝
46…素子分離絶縁膜
50…メモリセル領域
52…高電圧NMOSトランジスタ領域
56…埋め込みNウェル
60…高電圧PMOSトランジスタ領域
68…トンネルゲート絶縁膜
70,96…ポリシリコン膜
90,94…ゲート絶縁膜
114,128…側壁絶縁膜
134,138,142…N型ソース/ドレイン領域
136,140…P型ソース/ドレイン領域
144…金属シリサイド膜
146…層間絶縁膜
148…コンタクトプラグ
150…配線
200…シリコン基板
202…ソース領域
204…ドレイン領域
206…チャネル領域
208…閾値電圧制御層
210…エピタキシャル層
212…ゲート絶縁膜
214…ゲート電極
Claims (8)
- 第1の領域及び第2の領域を含む半導体基板の前記第1の領域に、不純物層を形成する工程と、
前記不純物層を形成した前記半導体基板の前記第1の領域上及び前記第2の領域上に、シリコン層をエピタキシャル成長する工程と、
前記第2の領域上の前記シリコン層上に、トンネルゲート絶縁膜を形成する工程と、
前記トンネルゲート絶縁膜上に、第1の導電体層を形成する工程と、
前記第1の導電体層上に、第1のシリコン酸化膜と、シリコン窒化膜とを形成する工程と、
減圧状態で酸素と水素とを酸化炉内に独立に導入し、前記シリコン窒化膜を酸素の活性種及び水素の活性種に暴露することにより、前記シリコン窒化膜を酸化し、前記シリコン窒化膜上に第2のシリコン酸化膜を形成する工程と、
前記第1の領域上の前記シリコン層上に、第1のゲート絶縁膜を形成する工程と、
前記第2のシリコン酸化膜上及び前記第1のゲート絶縁膜上に、第2の導電体層を形成する工程と、
前記第2の領域の、前記第2の導電体層、前記第2のシリコン酸化膜、前記シリコン窒化膜、前記第1のシリコン酸化膜及び前記第1の導電体層をパターニングし、前記第2の領域上に、不揮発メモリトランジスタのスタックゲートを形成する工程と、
前記第1の領域上の前記第2の導電体層をパターニングし、MIS型トランジスタのゲート電極を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記トンネルゲート絶縁膜を形成する工程では、常圧状態で酸素と水素とを酸化炉外部で反応させたのちに前記酸化炉内に導入して前記シリコン層を酸化することにより、前記第2のシリコン酸化膜を形成する
ことを特徴とする半導体装置の製造方法。 - 請求項1又は2記載の半導体装置の製造方法において、
前記半導体基板は、第3の領域を更に有し、
前記第2のシリコン酸化膜を形成する工程の後、前記第1のゲート絶縁膜を形成する工程の前に、前記半導体基板の前記第2の領域上及び前記第3の領域上に、常圧状態で酸素と水素とを酸化炉外部で反応させたのちに前記酸化炉内に導入して前記シリコン層を酸化することにより、第2のゲート絶縁膜を形成する工程と、前記第2の領域上の前記第2のゲート絶縁膜を除去する工程とを更に有する
ことを特徴とする半導体装置の製造方法。 - 請求項1乃至3のいずれか1項に記載の半導体装置の製造方法において、
前記スタックゲートを形成する工程の後、前記ゲート電極を形成する工程の前に、前記スタックゲートを酸化し、前記スタックゲートの側壁部分に第3のシリコン酸化膜を形成する工程を更に有する
ことを特徴とする半導体記憶装置の製造方法。 - 請求項4記載の半導体装置の製造方法において、
前記第3のシリコン酸化膜を形成する工程では、減圧状態で酸素と水素とを酸化炉内に独立に導入し、各々の活性元素を前記シリコン窒化膜の前記表面に暴露することにより、前記第3のシリコン酸化膜を形成する
ことを特徴とする半導体装置の製造方法。 - 第1の領域及び第2の領域を含む半導体基板の前記第1の領域に、不純物層を形成する工程と、
前記不純物層を形成した前記半導体基板の前記第1の領域上及び前記第2の領域上に、シリコン層をエピタキシャル成長する工程と、
前記シリコン層を750℃以下の温度で酸化し、前記第2の領域上の前記シリコン層上にトンネルゲート絶縁膜を形成する工程と、
前記トンネルゲート絶縁膜上に、第1の導電体層を形成する工程と、
前記第1の導電体層上に、第1のシリコン酸化膜と、シリコン窒化膜とを形成する工程と、
前記シリコン窒化膜を750℃以下の温度で酸化し、前記シリコン窒化膜上に第2のシリコン酸化膜を形成する工程と、
前記第1の領域上の前記シリコン層上に、第1のゲート絶縁膜を形成する工程と、
前記第2のシリコン酸化膜上及び前記第1のゲート絶縁膜上に、第2の導電体層を形成する工程と、
前記第2の領域の、前記第2の導電体層、前記第2のシリコン酸化膜、前記シリコン窒化膜、前記第1のシリコン酸化膜及び前記第1の導電体層をパターニングし、前記第2の領域上に、不揮発メモリトランジスタのスタックゲートを形成する工程と、
前記第1の領域上の前記第2の導電体層をパターニングし、MIS型トランジスタのゲート電極を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 請求項6記載の半導体装置の製造方法において、
前記半導体基板は、第3の領域を更に有し、
前記第2のシリコン酸化膜を形成する工程の後、前記第1のゲート絶縁膜を形成する工程の前に、前記第1の半導体層を750℃以下の温度で酸化し、前記半導体基板の前記第2の領域上及び前記第3の領域上に、第2のゲート絶縁膜を形成する工程と、前記第2の領域上の前記第2のゲート絶縁膜を除去する工程とを更に有する
ことを特徴とする半導体装置の製造方法。 - 請求項6又は7記載の半導体装置の製造方法において、
前記スタックゲートを形成する工程の後、前記ゲート電極を形成する工程の前に、前記スタックゲートを750℃以下の温度で酸化し、前記スタックゲートの側壁部分に第3のシリコン酸化膜を形成する工程を更に有する
ことを特徴とする半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013131642A JP6127770B2 (ja) | 2013-06-24 | 2013-06-24 | 半導体装置の製造方法 |
US14/291,302 US8980710B2 (en) | 2013-06-24 | 2014-05-30 | Manufacturing method of semiconductor device |
KR1020140075125A KR101612610B1 (ko) | 2013-06-24 | 2014-06-19 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013131642A JP6127770B2 (ja) | 2013-06-24 | 2013-06-24 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017012350A Division JP6304410B2 (ja) | 2017-01-26 | 2017-01-26 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015005698A true JP2015005698A (ja) | 2015-01-08 |
JP6127770B2 JP6127770B2 (ja) | 2017-05-17 |
Family
ID=52111254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013131642A Expired - Fee Related JP6127770B2 (ja) | 2013-06-24 | 2013-06-24 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8980710B2 (ja) |
JP (1) | JP6127770B2 (ja) |
KR (1) | KR101612610B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016184721A (ja) * | 2015-03-26 | 2016-10-20 | 三重富士通セミコンダクター株式会社 | 半導体装置 |
JP2020145313A (ja) * | 2019-03-06 | 2020-09-10 | ユナイテッド・セミコンダクター・ジャパン株式会社 | 半導体装置及びその製造方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6354363B2 (ja) * | 2014-06-12 | 2018-07-11 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
US9966382B2 (en) * | 2016-08-16 | 2018-05-08 | United Microelectronics Corp. | Semiconductor structure and method for fabricating the same |
US11069714B1 (en) | 2019-12-31 | 2021-07-20 | Taiwan Semiconductor Manufacturing Company Ltd. | Boundary scheme for semiconductor integrated circuit and method for forming an integrated circuit |
US11563127B2 (en) * | 2021-01-07 | 2023-01-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10150112A (ja) * | 1996-11-19 | 1998-06-02 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JPH10189766A (ja) * | 1996-10-29 | 1998-07-21 | Hitachi Ltd | 半導体集積回路装置およびその製造方法ならびに半導体ウエハおよびその製造方法 |
JP2000208506A (ja) * | 1999-01-15 | 2000-07-28 | Lsi Logic Corp | フレ―ムフリ―湿式酸化 |
JP2004039990A (ja) * | 2002-07-05 | 2004-02-05 | Tokyo Electron Ltd | 被処理体の酸化方法 |
JP2004221606A (ja) * | 1997-03-05 | 2004-08-05 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
JP2007335559A (ja) * | 2006-06-14 | 2007-12-27 | Fujitsu Ltd | 半導体装置の製造方法 |
US20090311877A1 (en) * | 2008-06-14 | 2009-12-17 | Applied Materials, Inc. | Post oxidation annealing of low temperature thermal or plasma based oxidation |
JP2010278467A (ja) * | 2010-08-13 | 2010-12-09 | Fujitsu Semiconductor Ltd | 半導体装置とその製造方法 |
JP2011061218A (ja) * | 2007-12-26 | 2011-03-24 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法、基板処理方法および基板処理装置 |
JP2013507000A (ja) * | 2009-09-30 | 2013-02-28 | スボルタ,インコーポレーテッド | 電子デバイス及びシステム、並びにその製造方法及び使用方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6162683A (en) * | 1997-12-19 | 2000-12-19 | Texas Instruments Incorporated | System and method for forming an inter-layer dielectric in floating gate memory devices |
JP2001274154A (ja) | 2000-01-18 | 2001-10-05 | Applied Materials Inc | 成膜方法、成膜装置、半導体装置及びその製造方法 |
US6448129B1 (en) * | 2000-01-24 | 2002-09-10 | Micron Technology, Inc. | Applying epitaxial silicon in disposable spacer flow |
JP2004165197A (ja) | 2002-11-08 | 2004-06-10 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
JP2005005516A (ja) | 2003-06-12 | 2005-01-06 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US7326655B2 (en) | 2005-09-29 | 2008-02-05 | Tokyo Electron Limited | Method of forming an oxide layer |
US8283261B2 (en) * | 2007-05-25 | 2012-10-09 | Cypress Semiconductor Corporation | Radical oxidation process for fabricating a nonvolatile charge trap memory device |
-
2013
- 2013-06-24 JP JP2013131642A patent/JP6127770B2/ja not_active Expired - Fee Related
-
2014
- 2014-05-30 US US14/291,302 patent/US8980710B2/en not_active Expired - Fee Related
- 2014-06-19 KR KR1020140075125A patent/KR101612610B1/ko active IP Right Grant
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10189766A (ja) * | 1996-10-29 | 1998-07-21 | Hitachi Ltd | 半導体集積回路装置およびその製造方法ならびに半導体ウエハおよびその製造方法 |
JPH10150112A (ja) * | 1996-11-19 | 1998-06-02 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JP2004221606A (ja) * | 1997-03-05 | 2004-08-05 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
JP2000208506A (ja) * | 1999-01-15 | 2000-07-28 | Lsi Logic Corp | フレ―ムフリ―湿式酸化 |
JP2004039990A (ja) * | 2002-07-05 | 2004-02-05 | Tokyo Electron Ltd | 被処理体の酸化方法 |
JP2007335559A (ja) * | 2006-06-14 | 2007-12-27 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2011061218A (ja) * | 2007-12-26 | 2011-03-24 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法、基板処理方法および基板処理装置 |
US20090311877A1 (en) * | 2008-06-14 | 2009-12-17 | Applied Materials, Inc. | Post oxidation annealing of low temperature thermal or plasma based oxidation |
JP2013507000A (ja) * | 2009-09-30 | 2013-02-28 | スボルタ,インコーポレーテッド | 電子デバイス及びシステム、並びにその製造方法及び使用方法 |
JP2010278467A (ja) * | 2010-08-13 | 2010-12-09 | Fujitsu Semiconductor Ltd | 半導体装置とその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016184721A (ja) * | 2015-03-26 | 2016-10-20 | 三重富士通セミコンダクター株式会社 | 半導体装置 |
JP2020145313A (ja) * | 2019-03-06 | 2020-09-10 | ユナイテッド・セミコンダクター・ジャパン株式会社 | 半導体装置及びその製造方法 |
JP7268408B2 (ja) | 2019-03-06 | 2023-05-08 | ユナイテッド・セミコンダクター・ジャパン株式会社 | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20150000421A (ko) | 2015-01-02 |
KR101612610B1 (ko) | 2016-04-14 |
US20140377921A1 (en) | 2014-12-25 |
JP6127770B2 (ja) | 2017-05-17 |
US8980710B2 (en) | 2015-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4850174B2 (ja) | 半導体装置及びその製造方法 | |
JP4429036B2 (ja) | 半導体装置の製造方法 | |
JP5007017B2 (ja) | 半導体装置の製造方法 | |
JP6127770B2 (ja) | 半導体装置の製造方法 | |
US20080090350A1 (en) | Strained semiconductor device and method of making same | |
JP2008041832A (ja) | 半導体装置およびその製造方法 | |
TWI325163B (en) | Method for manufacturing flash memory device and flash memory device | |
JP2005286302A (ja) | フラッシュメモリ素子の製造方法 | |
JP2006041489A (ja) | 半導体装置およびその製造方法 | |
US8421144B2 (en) | Electrically erasable programmable read-only memory and manufacturing method thereof | |
US8664706B2 (en) | Current in one-time-programmable memory cells | |
CN104282681A (zh) | 半导体器件 | |
JP6304410B2 (ja) | 半導体装置の製造方法 | |
US9299569B2 (en) | Manufacturing method of semiconductor device | |
US6872667B1 (en) | Method of fabricating semiconductor device with separate periphery and cell region etching steps | |
JP5365054B2 (ja) | 半導体装置の製造方法 | |
KR100673205B1 (ko) | 플래쉬 메모리소자의 제조방법 | |
KR20040008520A (ko) | 플래시 메모리 제조방법 | |
US6696329B2 (en) | Method of manufacturing semiconductor device | |
JP4056964B2 (ja) | 半導体装置群及びその製造方法並びに半導体装置 | |
JP6354363B2 (ja) | 半導体装置の製造方法 | |
US10411121B2 (en) | Method of manufacturing semiconductor device | |
JP2005142362A (ja) | 半導体装置及びその製造方法 | |
JP2023044597A (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP5091546B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170327 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6127770 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |