JP2014533848A - アレイ基板及び液晶パネル - Google Patents

Abstract

本発明は、アレイ基板及び液晶パネルを提供する。アレイ基板は、第１の電極及び第２の電極を有する画素構造の画素ユニットを複数備え、前記第２の電極は、定電圧が印加される第１の共通電極群及び第１の制御電圧が印加される第２の画素電極群を有する第２の電極群を複数有し、前記第１の電極は、前記第１の共通電極に対応し第２の制御電圧が印加される第１の画素電極群及び第２の画素電極群に対応し定電圧が印加される第２の共通電極群を有する第１の電極群を複数有し、前記第１の画素電極群及び第２の共通電極群は、いずれも少なくとも２つのサブ電極からなる。本発明は、液晶ディスプレイのような表示分野に用いられる。

Description

本発明の実施例は、アレイ基板及び液晶パネルに関する。

現在、液晶ディスプレイは、携帯電話、携帯用コンピュータ等の携帯型端末に広く応用されている。目下、高級超次元スイッチング技術（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｄｉｍｅｎｓｉｏｎ Ｓｗｉｔｃｈ、ＡＤＳ）などの薄膜型液晶パネルは、特に、広視野角の実現に用いられている。

ＡＤＳ技術は、同一平面内におけるスリット電極の縁部に発生する電界、及びスリット電極層と板状電極層との間に発生する電界によって多次元電界を形成し、液晶セル内のスリット電極間、及び電極の真上の全ての配向液晶分子をいずれも回転させられるようにして、液晶の作動效率及び光透過率が向上される。高級超次元スイッチング技術は、薄膜トランジスタ液晶ディスプレイ（ＴＦＴ−ＬＣＤ）製品の画面品質を向上でき、解像度が高く、透過率が高く、ワット損が低く、視野角が広く、開口率が高く、色収差が低く、プッシュムラ（Ｐｕｓｈ Ｍｕｒａ）がない等のメリットを有する。

従来のアレイ基板は、図１に示すように、複数のＡＤＳ画素構造を有する。該ＡＤＳ画素構造は、共通電極１１と、該共通電極１１に対応する画素電極１２と、を備え、前記共通電極１１と画素電極１２との間に絶縁層１４が設けられる。各ＡＤＳ画素構造の一端には、画素電極１２を制御する薄膜電界効果トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）１３が接続される。前記共通電極１１に定電圧が印加され、前記ＴＦＴ１３は、前記画素電極１２の電圧を変更することで画素電極１２と共通電極１１との電圧差を変更し、さらに、共通電極１１と画素電極１２との間のフリンジ電界を変更する。フリンジ電界の変更によって、アレイ基板上の液晶層１５における液晶分子が回転され、光透過に対する制御が実現される。

しかしながら、上述した従来のアレイ基板では、前記ＡＤＳ画素構造において共通電極と画素電極とによるフリンジ電界の分布が不均一であることによって光透過が不均一になる問題が少なくとも存在している。

本発明は、従来の画素構造において共通電極と画素電極とによるフリンジ電界の分布が不均一であることによって光透過が不均一になる問題を解決するアレイ基板及び液晶パネルを提供する。

本発明の実施例は、アレイ基板であって、互いに重なり合うように設けられた第１の電極及び第２の電極を有する画素構造の画素ユニットを複数備え、前記第２の電極と前記第１の電極との間に絶縁層が設けられ、前記第２の電極及び前記第１の電極は、フリンジ電界を発生し、前記第２の電極は、第１の共通電極群及び第２の画素電極群を有する第２の電極群を複数有し、前記第１の共通電極群と前記第２の画素電極群との間に第１の隙間が設けられ、前記第１の共通電極群に定電圧が印加され、前記第２の画素電極群に第１の制御電圧が印加され、前記第１の電極は、前記第２の電極群に対応して、第１の画素電極群及び第２の共通電極群を有する第１の電極群を複数有し、前記第１の画素電極群と第２の共通電極群との間に第２の隙間が設けられる。

例えば、前記第１の画素電極群は、少なくとも２つのサブ電極からなり、前記第２の共通電極群は、少なくとも２つのサブ電極からなり、前記第１の画素電極群は、前記第１の共通電極群に対応し、かつ第２の制御電圧が印加され、前記第２の共通電極群は、前記第２の画素電極群に対応し、定電圧が印加される。第２の制御電圧及び定電圧を印加することによって、構造全体の電圧に対する要求が満たされる。

例えば、前記画素構造は、前記第１の画素電極群の印加電圧を制御する第１の薄膜トランジスタ（ＴＦＴ）が設けられる。また、例えば、前記画素構造において、前記第２の画素電極群の印加電圧を制御する第２のＴＦＴがさらに設けられる。ＴＦＴの特性により第１の画素電極群及び第２の画素電極群をそれぞれ制御することによって、構造全体の電圧に対する要求が満たされる。

例えば、前記第１の制御電圧及び前記第２の制御電圧は、電圧の絶対値が同じであるが、電圧の極性が逆であり、かつ周波数は一致し、前記定電圧が０Ｖである。これによって、第２の制御電圧を逆にすることで第１の制御電圧が得られ、電圧の制御が便利になり、小さい電圧を印加することで第１の画素電極群と第２の画素電極群との間に電圧差を発生でき、元の画素電極が要求する高電圧が図れる。

例えば、前記第１の隙間と前記第２の隙間とは上下に整合するように設けられる。これによって、前記第２の電極と第１の電極との重なる面積が減少され、前記第２の電極と前記第１の電極との間の電気容量が減少され、前記第１の制御電圧及び第２の制御電圧を変更する速度を速くすることができ、パネルの応答時間が短縮される。

本発明の他の実施例は、液晶パネルであって、カラーフィルム基板と、アレイ基板と、前記カラーフィルム基板と前記アレイ基板との間に設けられる液晶層と、を備える。

本発明実施例に係るアレイ基板及び液晶パネルでは、各画素ユニットは、第２の電極及び第１の電極を備え、第２の電極は、第１の共通電極群及び第２の画素電極群を有する第２の電極群を複数有し、第１の共通電極群に定電圧が印加され、第２の画素電極群に第１の制御電圧が印加され、第１の電極は、第２の電極群に対応し、かつ第１の画素電極群及び第２の共通電極群を有する第１の電極群を複数有する。これによって、第２の電極と第１の電極とによるフリンジ電界に、水平電界が分布されるようになり、フリンジ電界の分布が均一になり、画素構造を用いる液晶パネルの透過率が向上され、従来技術における共通電極と画素電極とによるフリンジ電界の分布が不均一によって光透過が不均一になる問題が解決された。

以下、本発明実施例の技術案をさらに明確に説明するように、実施例の図面を簡単に説明する。当然ながら、下記図面は本発明の一部の実施例に関するものであり、本発明を限定するものではない。

従来技術に係る画素構造の構造概略図である。 本発明実施例に係る画素構造の構造概略図の一である。 本発明実施例に係る画素構造の構造概略図の二である。 本発明実施例に係る画素構造における第１の薄膜トランジスタＴＦＴと第２のＴＦＴの構造概略図である。 本発明の他の実施例に係る画素構造の構造概略図である。 本発明の他の実施例に係る画素構造及び従来技術において画素電極に印加される電圧と透過率との関係を示す曲線である。 本発明の他の実施例に係る画素構造及び従来技術において応答時間と透過率パーセンテージとの関係を示す曲線である。 本発明の実施例に係る液晶パネルの構造概略図である。

以下、本発明実施例の目的、技術案及びメリットを一層明確にするように、図面を参照しながら、本発明実施例の技術案を明確かつ完全に説明する。下記の実施例は、当然ながら、本発明実施例の一部であり、全ての実施例ではない。本発明実施例に基づき、当業者に創造的労働を払う必要がない前提で得られる全ての他の実施例は、いずれも本発明の保護範囲に入る。

本発明実施例は、液晶ディスプレイに用いられるアレイ基板であって、アレイ基板上に、複数のゲートライン及び複数のデータラインが形成され、これらのゲートライン及びデータラインは、互いに交差して、マトリックス状に配列される複数の画素ユニットを画成する。各画素ユニットは、スイッチング素子としての薄膜トランジスタを有する。各画素ユニットの薄膜トランジスタでは、ゲート電極とそれに対応するゲートラインとが接続され、または一体に形成され、ソース電極またはドレイン電極とそれに対応するデータラインとが接続され、または一体に形成される。以下、各画素ユニットの画素構造を説明する。

本発明実施例に係る画素構造は、図２に示すように、互いに重なり合うように設けられる第１の電極２１及び第２の電極２２を有し、前記第２の電極２２と前記第１の電極２１との間に絶縁層２３が設けられる。前記第２の電極２２と前記第１の電極２１とのマッチングによってフリンジ電界が発生する。

前記第２の電極２２は、第１の共通電極群２２１１及び第２の画素電極群２２１２を有する第２の電極群２２１を複数有する。前記第１の共通電極群２２１１と前記第２の画素電極群２２１２との間に第１の隙間２２１３が設けられる。前記第１の共通電極群２２１１に定電圧が印加され、前記第２の画素電極群２２１２に第一の制御電圧が印加される。

前記第１の電極２１は、前記第２の電極群２２１に対応し、かつ第１の画素電極群２１１１及び第２の共通電極群２１１２を有する第１の電極群２１１を複数備え、前記第１の画素電極群２１１１と第２の共通電極群２１１２との間に第２の隙間２１１３が形成される。

以上のように、本発明実施に係る画素構造は、第２の電極及び第１の電極を備え、第２の電極は、第１の共通電極群及び第２の画素電極群を有する第２の電極群を複数有し、第１の共通電極群に定電圧が印加され、第２の画素電極群に第１の制御電圧が印加され、第１の電極は、第２の電極群に対応し、かつ第１の画素電極群及び第２の共通電極群を有する第１の電極群を複数備える。このような構造によれば、第２の電極と第１の電極とのマッチングによるフリンジ電界に水平電界が分布され、フリンジ電界が均一になり、該画素構造を用いる液晶パネルの透過率が向上され、図１に示すような通常技術において、共通電極と画素電極とによるフリンジ電界の不均一によって光透過が不均一になる問題が解決された。

図３は該実施例の他の概略図であり、制御部分を示す。

具体的に、図３に示すように、前記第１の画素電極群２１１１は、少なくとも２つのサブ電極ａからなり、前記第２の共通電極群２１１２は、少なくとも２つのサブ電極ｂからなる。前記第１の画素電極群２１１１は、前記第１の共通電極群２２１１に対応して第２の制御電圧が印加され、前記第２の共通電極群２１１２は、前記第２の画素電極群２２１２に対応して定電圧が印加される。第２の制御電圧及び定電圧を印加することで、構造全体が電圧に対する要求が満たされた。

１つの例示では、図３に示すように、前記画素構造において、前記第１の画素電極群２１１１の印加電圧を制御する第１の薄膜トランジスタ（ＴＦＴ）２４が設けられるとともに、前記第２の画素電極群２２１２の印加電圧を制御する第２のＴＦＴ２５が設けられる。ＴＦＴの特性によって、第１の画素電極群及び第２の画素電極群をそれぞれ制御し、構造全体の電圧に対する要求が満たされる。

１つの例示では、図４に示すように、前記第１の薄膜トランジスタＴＦＴ２４及び第２のＴＦＴ２５は、同じように、ＴＦＴソース電極２４１、ＴＦＴドレイン電極２４２、ＴＦＴゲート電極２４３、ゲート電極絶縁層２４４及び活性層２４５を有してもよい。

例えば、前記第１の制御電圧と前記第２の制御電圧の電圧は、絶対値が同じであってもよいが、極性が逆であり、周波数が一致している必要があり、前記定電圧は例えば０Ｖである。これによって、第２の制御電圧を逆にすることで第１の制御電圧が得られ、さらに、電圧に対する制御が便利になるとともに、小さい電圧を印加することで第１の画素電極群と第２の画素電極群との間に電圧差が生じ、元の画素電極が要求する高電圧を図れる。

例えば、前記第２の制御電圧が＋１Ｖであると、前記第２の制御電圧の電圧値を逆にするだけで、−１Ｖの電圧が得られる。これを前記第２の画素電極群に印加することで第１の制御電圧が得られる。

例えば、前記第１の隙間２２１３及び前記第２の隙間２１１３は、上下に整合するように設けられる。これによって、前記第２の電極と第１の電極との重なる面積が減少され、前記第２の電極と前記第１の電極との間の電気容量が低下され、前記第１の制御電圧及び第２の制御電圧を変更する速度が速くなり、パネルの応答時間が短縮された。

以下、本発明実施例の技術案を当業者によりよく理解させるために、本発明の他の実施例に係る画素構造を詳しく説明する。

本発明の他の実施例に係る画素構造は、図５に示すように、重なり合うように設けられる第１の電極３１及び第２の電極３２を備え、前記第２の電極３２と前記第１の電極３１との間に絶縁層３３が設けられ、前記第２の電極３２と前記第１の電極３１とのマッチングによってフリンジ電界が発生する。図５における曲線は、第１の電極３１と第２の電極３２との間に電圧差が印加されるときに生じる電界の電力線を示す。

前記第２の電極３２は、第１の共通電極群３２１１及び第２の画素電極群３２１２を有する第２の電極群３２１を複数備え、前記第１の共通電極群３２１１と前記第２の画素電極群３２１２との間に第１の隙間３２１３が設けられる。前記第１の共通電極群３２１１に定電圧が印加され、前記第２の画素電極群３２１２に第１の制御電圧が印加される。

前記第１の電極３１は、前記第２の電極群３２１に対応し、かつ第１の画素電極群３１１１及び第２の共通電極群３１１２を有する第１の電極群３１１を複数備え、前記第１の画素電極群３１１１と第２の共通電極群３１１２との間に第２の隙間３１１３が設けられる。前記第１の画素電極群３１１１は２つのサブ電極ａからなり、前記第２の共通電極群３１１２は、２つのサブ電極ｂからなる。前記第１の画素電極群３１１１は、前記第１の画素電極群３２１１に対応し、かつ第２の制御電圧が印加され、前記第２の共通電極群３１１２は、前記第２の画素電極群３２１２に対応し、かつ定電圧が印加される。

本実施例では、前記画素構造において、前記第１の画素電極群３１１１の印加電圧を制御する第１の薄膜トランジスタＴＦＴ３４が設けられ、さらに、前記第２の画素電極群３２１２の印加電圧を制御する第２のＴＦＴ３５が設けられる。ＴＦＴの特性によって第１の画素電極群及び第２の画素電極群をそれぞれ制御し、構造全体の電圧に対する要求が満たされる。

１つの例示では、前記第１の制御電圧及び前記第２の制御電圧の電圧は、絶対値が例えば同じであるが、電圧の極性が逆であり、かつ周波数が一致しており、前記定電圧が例えば０Ｖである。これによって、第２の制御電圧を逆にすることで第１の制御電圧が得られ、電圧の制御が便利になるとともに、小さい電圧を印加することで第１の画素電極群と第２の画素電極群との間に電圧差が生じ、元の画素電極が要する高電圧が図れる。

本実施例では、上述した画素構造を模擬する実験を行い、図６に示すように、本実施例における電圧と透過率との関係を示す曲線４０２が得られた。従来技術における電圧と透過率との関係曲線４０１も示してある。本実施例に係る画素構造の透過率は０.１６８であるのに対し、従来技術の透過率は０.１５９であるので、画素の透過率が向上されたことがわかる。最大透過率になる場合に、本実施例において第１の電極に印加する電圧Ｖ１＝４.８Ｖは、従来技術において画素電極に印加する電圧Ｖ２＝６.８Ｖより低い。さらに、前記第１の隙間３２１３と前記第２の隙間３１１３とは上下に整合するように設けられているので、前記第２の電極と第１の電極との重なる面積が低減され、前記第２の電極と前記第１の電極との間の電気容量が低減され、前記第１の制御電圧及び第２の制御電圧を変更する速度をより速くすることができ、パネルの応答時間が短縮された。

本実施例では、上述した画素構造を模擬する実験を実行する。図７に示すように、本実施例において応答時間と透過率のパーセンテージとの関係を示す曲線は曲線５０２であり、従来技術において応答時間と透過率のパーセンテージとの関係を示す曲線は曲線５０１である。それぞれの最大透過率に対応する電圧においてＲＴ応答時間を模擬して白黒応答時間が得られる。曲線５０１において、Ｔ_ｒ＝２２.３ｍｓ、Ｔ_ｆ＝１１.８ｍｓ、Ｔ＝Ｔ_ｒ＋Ｔ_ｆ＝３４.１ｍｓであり、曲線５０２において、Ｔ’_r＝９.９ｍｓ、Ｔ’_f＝１９.１ｍｓ、Ｔ’＝Ｔ’_r＋Ｔ’_f＝２９ｍｓであり、Ｔ’＜Ｔから分かるように、本実施例の応答速度は従来技術より優れている。ここで、Ｔ_rは、従来技術において、透過率パーセンテージが１０％から９０％になることを要する応答時間を示し、Ｔ_fは、従来技術において、透過率パーセンテージが９０％から１０％になることを要する応答時間であり、Ｔ’_rは、本実施例において、透過率パーセンテージが１０％から９０％になることを要する応答時間であり、Ｔ’_fは、本実施例において、透過率パーセンテージが９０％から１０％になることを要する応答時間である。

本発明実施例に係る画素構造は、第２の電極及び第１の電極を備え、第２の電極は、第１の共通電極群及び第２の画素電極群を有する第２の電極群を複数備え、第１の共通電極群に定電圧が印加され、第２の画素電極群に第１の制御電圧が印加され、第１の電極は、第２の電極群に対応し、第１の画素電極群及び第２の共通電極群を有する第１の電極群を複数有し、第１の画素電極群は、第１の共通電極群に対応し、かつ第２の制御電圧が印加され、第２の共通電極群は、前記第２の画素電極群に対応し、定電圧が印加され、第１の画素電極群及び第２の共通電極群は、ともに２つのサブ電極からなる。これによって、第２の電極と第１の電極とのマッチングによるフリンジ電界に水平電界が分布されるようになり、フリンジ電界が均一になり、該画素構造を用いる液晶パネルの透過率が向上され、従来技術における共通電極と画素電極とによるフリンジ電界の不均一によって光透過が不均一になる問題が解決された。

本発明の他の実施例は、液晶パネルであって、図８に示すように、カラーフィルム基板６１と、複数の前記画素構造６４を有するアレイ基板６２と、前記カラーフィルム基板と前記アレイ基板との間に設けられる液晶層６３と、を備える。前記画素構造６４は、例えば図２の実施例と同じであるため、ここでは言及しない。

本発明実施例にかかる液晶パネルでは、前記アレイ基板上の画素構造は、第２の電極及び第１の電極を備え、第２の電極は、第１の共通電極群及び第２の画素電極群を有する第２の電極群を複数備え、第１の共通電極群に定電圧が印加され、第２の画素電極群に第１の制御電圧が印加され、第１の電極は、第２の電極群に対応し、かつ第１の画素電極群及び第２の共通電極群を有する第１の電極群を複数備えている。これによって、第２の電極と第１の電極とのマッチングによるフリンジ電界において水平電界が分布され、フリンジ電界が均一になり、該画素構造を用いる液晶パネルの透過率が向上され、従来技術における共通電極と画素電極とによるフリンジ電界の分布の不均一によって光透過が不均一になる問題が解決された。

本発明の保護範囲は、請求項の保護範囲を基準とする。

２１，３１ 第１の電極
２１１，３１１ 第１の電極群
２１１１，３１１１ 第１の画素電極群
２１１２，３１１２ 第２の共通電極群
２１１３，３１１３ 第２の隙間
２２，３２ 第２の電極
２２１，３２１ 第２の電極群
２２１１，３２１１ 第１の共通電極群
２２１２，３２１２ 第２の画素電極群
２２１３，３２１３ 第１の隙間
２３，３３ 絶縁層
２４，３４ 第１のＴＦＴ
２４１ ＴＦＴソース電極
２４２ ＴＦＴドレイン電極
２４３ ＴＦＴゲート電極
２４４ ゲート電極絶縁層
２４５ 活性層
２５，３５ 第２のＴＦＴ

Claims (7)

1. アレイ基板であって、互いに重なり合うように設けられた第１の電極及び第２の電極を有する画素構造の画素ユニットを複数備え、
   前記第２の電極と前記第１の電極との間に絶縁層が設けられ、前記第２の電極及び前記第１の電極は、フリンジ電界を発生し、
   前記第２の電極は、第１の共通電極群及び第２の画素電極群を有する第２の電極群を複数有し、前記第１の共通電極群と前記第２の画素電極群との間に第１の隙間が設けられ、前記第１の共通電極群に定電圧が印加され、前記第２の画素電極群に第１の制御電圧が印加され、
   前記第１の電極は、前記第２の電極群に対応して、第１の画素電極群及び第２の共通電極群を有する第１の電極群を複数有し、前記第１の画素電極群と第２の共通電極群との間に第２の隙間が設けられることを特徴とするアレイ基板。
2. 前記第１の画素電極群は、少なくとも２つのサブ電極からなり、前記第２の共通電極群は、少なくとも２つのサブ電極からなり、前記第１の画素電極群は、前記第１の共通電極群に対応し、かつ第２の制御電圧が印加され、前記第２の共通電極群は、前記第２の画素電極群に対応し、定電圧が印加されることを特徴とする請求項１に記載のアレイ基板。
3. 前記画素構造には、前記第１の画素電極群の印加電圧を制御する第１の薄膜トランジスタが設けられることを特徴とする請求項１または２に記載のアレイ基板。
4. 前記画素構造には、前記第２の画素電極群の印加電圧を制御する第２の薄膜トランジスタがさらに設けられることを特徴とする請求項１〜３のいずれか１項に記載のアレイ基板。
5. 前記第１の制御電圧及び前記第２の制御電圧は、電圧の絶対値が同じであるが、電圧の極性が逆であり、かつ周波数は一致し、前記定電圧が０Ｖであることを特徴とする請求項２〜４のいずれか１項に記載のアレイ基板。
6. 前記第１の隙間と前記第２の隙間とは上下に整合するように設けられていることを特徴とする請求項１〜５のいずれか１項に記載のアレイ基板。
7. カラーフィルム基板と、請求項１〜６のいずれか１項に記載のアレイ基板と、前記カラーフィルム基板と前記アレイ基板との間に設けられる液晶層と、を備えたことを特徴する液晶パネル。