JP2014522102A - 半導体チップのハウジングおよびハウジングを有する半導体チップ - Google Patents

半導体チップのハウジングおよびハウジングを有する半導体チップ Download PDF

Info

Publication number
JP2014522102A
JP2014522102A JP2014520692A JP2014520692A JP2014522102A JP 2014522102 A JP2014522102 A JP 2014522102A JP 2014520692 A JP2014520692 A JP 2014520692A JP 2014520692 A JP2014520692 A JP 2014520692A JP 2014522102 A JP2014522102 A JP 2014522102A
Authority
JP
Japan
Prior art keywords
housing
semiconductor chip
molded body
metalizing
space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014520692A
Other languages
English (en)
Inventor
ミヒャエル クビアック，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2014522102A publication Critical patent/JP2014522102A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/092—Buried interconnects in the substrate or in the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/097—Interconnects arranged on the substrate or the lid, and covered by the package seal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Measuring Fluid Pressure (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Micromachines (AREA)

Abstract

半導体チップ（２）のハウジング（１）は、半導体チップ（２）を収容する収容空間（３）が設けられた射出成形体（４）を備える。この射出成形体（４）は、半導体チップ（２）と電気的に接続するための、少なくとも１つのメタライジング部（６，７，１１，１２，１４，１５，２４，２５）を備える。
【選択図】 図１

Description

本発明は、半導体チップのハウジングに関する。
好ましくは、このハウジングは半導体チップを損傷から保護し、たとえば外部からの機械的または化学的な作用から半導体チップを保護する。
さらに、本発明は、ハウジングを有する半導体チップに関する。
本発明での半導体チップは、たとえば圧力を測定するために作製される。代替として、この半導体チップは、特に加速度の測定のために、たとえば慣性センサとして作製されてよい。代替として、この半導体チップは、たとえば磁場センサとして、たとえば回転数測定用に、作製されてよい。代替として、この半導体チップは、圧力センサ、慣性センサ、あるいは磁場センサの中からの２つ以上の種類のセンサの組み合わせとして作製されてよい。
本発明で解決すべき課題は、半導体チップ用のハウジングおよびハウジングを備えた半導体チップを提供することであり、これらのハウジングが改善された特性を備えることである。
以下では、ハウジングが射出成形体を備え、このハウジングに半導体チップを収容する収容空間が設けられた、半導体チップについて説明する。この射出成形体は、半導体チップとの接触のための少なくとも１つのメタライジング部を備える。
このように、この射出成形体は、半導体チップのハウジングの機能と同時に、この半導体チップの電気的接続のための回路担体としての機能も有する。このようにして、ハウジングおよび回路担体の作成に必要な部品の数を削減することができる。さらに、このようなハウジングでは、とりわけ製造ばらつきを減少することができる。
好ましくは、この射出成形体は、ＭＩＤ（Molded Interconnect Device、射出成形で作製された回路担体）として作製される。好ましくは、この射出成体は、少なくとも２つの異なる材質成分を含み、１つの材質成分はメタライズ化が可能であり、もう１つの材質成分はメタライズ化は不可能である。メタライズ化可能な材質の上に、メタライジング部が設けられてよい。これら２つの材質は、好ましくは非導電性の材質である。
好ましくは、この射出成形体は、プラスチック材質を含む。とりわけ好ましくは、この射出成形体は、メタライズ化不可能なプラスチック成分と、メタライズ化可能なプラスチック成分とを備える。
この射出成形体は、たとえば２成分射出成形法で製造される。この際、第１の射出工程で、第１の材質から成形体基部が形成され、第２の射出工程で、この成形体基部の上に第２の材質が取り付けられる。続いて、好ましくは第２の材質である、メタライズ化可能な材質の上にメタライジング部が設けられる。
好ましくは、ハウジングは、収容空間が設けられる半導体チップが射出成形体で全体が囲まれており、あるいは射出成形体の開放側以外、すなわちハウジングの５つの方向の面は射出成形体で囲まれている。たとえば、収容空間は、射出成形体の陥凹部として形成される。この射出成形体は、１つの側面が開放された直方体の形状を有してよい。この射出成形体は、好ましくは種々の応用分野に適合される。
好ましくは、ハウジングは、半導体チップが固定できるように形成された底部を備える。好ましくは、この底部は射出成形体の一部となっている。たとえば、半導体チップは、接着剤を用いてこの底部に固定されてよい。
このハウジングの１つの実施形態では、メタライジング部は射出成形体の上に少なくとも部分的に設けられる。
このメタライジング部は、ハウジングの収容空間に少なくとも部分的に設けられる。
たとえばこのメタライジング部は、この収容空間でのハウジングの底部の上に設けられる。好ましくは、このメタライジング部は、半導体チップがハウジングの底部に固定され、メタライジング部と電気的に接続され得るように、設けられる。半導体チップとメタライジング部の電気的接続は、たとえば半導体チップの電気的接続部からメタライジング部へのワイヤリングで行われてよい。たとえば、ワイヤはメタライジング部にはんだ付けされてよい。
このメタライジング部は、収容空間の外側に少なくとも部分的に設けられる。
たとえばメタライジング部は、ハウジングの外側表面に設けられてよく、たとえばハウジングの底部の外側表面に設けられてよい。好ましくは、収容空間の外側に設けられたメタライジング部は、半導体チップの外部との電気的接続に用いられる。たとえば、収容空間の外側に設けられたメタライジング部は、たとえばコンタクトピンまたはコンタクトパッドの形状の電気的接続部を有してよい。たとえば、コンタクトピンは、射出成形体を適宜成形およびメタライジングすることによって形成することができる。この場合、別のコンタクトピンをハウジングに固定する必要はない。
たとえば、ハウジングは、回路基板の上に戴置され得るように形成されてよい。半導体チップの電気的接続には、ハウジングのメタライジング部が回路基板の導電路と電気的に接続されてよい。好ましくは、ハウジングは、ハウジングの外側表面に設けられたメタライジング部を備え、メタライジング部が設けられた側に回路基板が取り付けられるように形成される。この場合、回路基板とのメタライジング部の電気的接続は、追加の接続配線なしに行うことができる。たとえば、ハウジングのメタライジング部は、回路基板の導電路にはんだ付けされる。
とりわけ好ましくは、このハウジングは、収容空間の射出成形体の表面に少なくとも１つのメタライジング部を備え、また射出成形体の外側の表面に少なくとも１つのメタライジング部を備え、これらのメタライジング部は電気的に互いに接続されている。このようにして、半導体チップの外部との電気的接続を行うことができる。
１つの実施形態では、メタライジング部は少なくとも部分的に射出成形体を貫通している。
好ましくは、このメタライジング部は、射出成形体の貫通接続部を形成する。すなわちこのメタライジング部は射出成形体の壁を貫通している。このような貫通接続は、外部空間から射出成形体の内部空間への電気的接続を形成し、これにより半導体チップのハウジング外部との接続を可能とする。貫通接続においては、特に密閉されたハウジングを実現することができる。
１つの実施形態では、射出成形体は、収容空間に配設された少なくとも１つのメタライジング部を備える。たとえば、これらのメタライジング部は、射出成形体の内側の表面に設けられる。さらに、この射出成形体は、貫通接続部として形成された少なくとも１つのメタライジング部を備え、このメタライジング部は、射出成形体を貫通している。さらに、この射出成形体は、収容空間の外側に配設された少なくとも１つのメタライジング部を備える。好ましくは、これらのメタライジング部は、射出成形体の外側表面に配設されている。貫通接続部は、収容空間のメタライジング部と収容空間の外側のメタライジング部とを接続する。
さらにもう１つの実施形態では、メタライジング部は、収容空間で少なくとも部分的に設けられ、射出成形体の表面に沿って収容空間から引き出されている。
この場合、射出成形体は、好ましくは貫通接続部を有しない。たとえば、この射出成形体は、開放された面を備え、この面を介してメタライジング部は収容空間から外部空間へ導かれている。この実施形態では、貫通接続部を形成する必要がないので、電気的接続を特に容易に行うことができる。
１つの実施形態では、ハウジングは収容空間を封止する蓋を備える。
この蓋はプラスチック材質であってよい。好ましくは、この蓋は、ハウジングの射出成形体に固定される。たとえば、この蓋は接着剤によって、あるいは超音波溶接を用いて射出成形体に固定されてよい。超音波溶接を用いた接合は、特に密封性の良いハウジングを実現できるると言う利点がある。
たとえば、接続の際には、メタライジング部が射出成形体の表面に沿って外部に引き出され、このメタライジング部が蓋と射出成形体との間を通り抜けている。
この場合、ハウジングの蓋が回路基板に接するように、ハウジングが回路基板の上に取り付けられる。
１つの代替の実施形態では、ハウジングは蓋を有しない。たとえば、射出成形体の開放された面のメタライジング部は内部空間から引き出すことができる。
１つの実施形態では、ハウジングはバルク成形材（Vergussmasse）を備えてよく、このバルク成形材は、収容空間を部分的に充填している。
好ましくは、このバルク成形材は、半導体チップがこのバルク成形材によって完全に囲まれるように、形成される。この際、「完全に」とは、半導体チップがハウジングに固定されている部分では、このバルク成形材が無くてもよいことを意味する。好ましくは、このバルク成形材は、半導体チップおよび接続ワイヤのパッシベーションとして機能する。
１つの実施形態では、ハウジングは、蓋とバルク成形材とを備える。
バルク成形材は、たとえばハウジングの収容空間を完全に、すなわちハウジングの蓋のところまで充填する。このようにして、ハウジングの収容空間の良好な密封が行われる。代替として、バルク成形材は、ハウジングの収容空間の一部のみに充填されてもよい。たとえば、このバルク成形材で、蓋までに空隙部ができるようにすることもできる。
１つの実施形態では、ハウジングは蓋を有しない。この実施形態では、半導体チップの保護は、バルク成形材によってのみ行われる。
好ましくは、ハウジングは、収容空間がハーメチックシール封止されるように形成される。
ハーメチックシール封止のために、好ましくは、ハウジングの蓋はとりわけ密封性良くハウジング基部に接合される。たとえば、蓋は超音波溶接を用いてハウジングに固定される。さらに、貫通接続部として形成されたメタライジング部によって、ハウジングをとりわけ良好に密封することができる。
１つの実施形態では、ハウジングは開口部を備える。たとえば、この開口部は収容空間に続いている。たとえば、この開口部は媒体、とりわけ流動体または気体状の媒体が流入口として形成されてよい。たとえば、この開口部は、とりわけ収容空間と周囲との圧力平衡にために機能してよい。この開口部は、とりわけ収容空間の換気のために機能してよい。
代替として、この開口部は、収容空間をたとえばオイル等の媒体で充填するために機能してよい。このオイルはセンサの保護として働く。たとえば、このセンサはオイルによって塵または他の汚染粒子から保護され得る。
この開口部は、ハウジングの１つの側で収容空間に通じていてよく、１つ以上のメタライジング部が、他方の側でこの収容空間から引き出されてよい。たとえば、これらのメタライジング部は、対向する側の開口部で、この収容空間から引き出されてよい。たとえば、この開口部は蓋に設けられてよく、また１つ以上のメタライジング部がハウジング基部の上またはハウジング基部に設けられてよい。とりわけメタライジング部は、ハウジング基部を貫通してよい。代替として、この開口部はハウジング基部に設けられてよく、蓋が配設されている側で１つ以上のメタライジング部が、収容空間から引き出されてよい。とりわけ１つ以上のメタライジング部が、ハウジング壁に沿って延びていてよい。とりわけ１つ以上のメタライジング部が、ハウジング壁に沿って外部に導かれてよい。
さらに、この開口部は膜で封止されていてよい。とりわけこの開口部は、半透性の膜で封止されていてよい。たとえば、この膜は気体透過性であって、液体に対し気密に作製されていてよい。代替あるいは追加として、この膜は１方向に透過性であって、他の方向には不透過であってよい。これにより、たとえば、収容空間の換気を行うことができる。
たとえば、この膜は、収容空間で過圧が発生しないような透過性を有するように形成されていてよい。
さらに、この開口部にバルブが設けられていてよい。たとえば、このバルブは液体媒体もしくは気体状媒体に用いられ、一方向のみに通流可能であってよい。代替または追加として、このバルブは媒体の通流速度を調整することが可能であってよい。たとえば、このバルブが開放状態では、気体状媒体または液体媒体の交換が生じ得る。たとえば、このバルブが閉鎖状態では、収容空間は密封封止することができる。
さらに、ハウジングを有する半導体チップについて説明する。ハウジングは、上記の全ての機能的および構造的特徴を備えてよい。このハウジングは、収容空間を有する射出成形体を備え、半導体チップはこの収容空間に配設される。
好ましくは、この半導体チップは射出成形体の底部に固定される。この半導体チップおよびこれに付随するハウジングは、圧力の検出用に形成されてよい。代替として、この半導体チップは、加速度の測定のために作製されてよい。代替として、この半導体チップは、回転数の測定のために作製されてよい。たとえば、この半導体チップは磁気センサとして作製されてよい。この際、ハウジングは半導体チップのそれぞれの機能に適合されてよい。好ましくは、上記の少なくとも１つのメタライジング部は、射出成形体の１つの面に延び、この面に半導体チップが配設される。代替として、この少なくとも１つのメタライジング部は、半導体チップが配設された面を通り抜けている。たとえば、射出成形体は、ＭＩＤとして作製される。
たとえば、半導体チップはそのハウジングと共に、絶対圧の測定のために作製される。
さらにもう１つの実施形態では、半導体チップおよびハウジングは、相対圧の測定のために作製されてよい。たとえば、ハウジングは、流動媒体の導管部（Zuleitung）が通る接続領域を備える。この導管部は、好ましくは半導体チップの圧力に反応する領域を通過するので、この半導体チップを用いて流動媒体の圧力を測定することができる。たとえば、この導管部には、膜またはバルブが設けられる。
以下では、実施形態例の概略的かつ寸法の正確でない図を用いて、上記に説明したものを詳細に説明する。
ハウジングの第１の実施形態の断面図を示す。 図１に示すハウジングの底部を外側から見た平面図を示す。 ハウジングの第２の実施形態の断面図を示す。 ハウジングの第３の実施形態の断面図を示す。 図４に示すハウジングの蓋を外側から見た平面図を示す。 ハウジングの第４の実施形態の断面図を示す。
以下に説明する図では、異なる実施形態でも機能的もしくは構造的に対応する部分には、同じ参照番号が付与されている。
図１は、半導体チップ２のハウジング１を示す。半導体チップ１は、ハウジング１の収容空間３に配設されている。
ハウジング１は、射出成形法によってプラスチック材質から製造された射出成形体４を備える。この射出成形体４は、半導体チップと接続するためのメタライジング部６，７，１１，１２，１４，１５を備える。
このように、射出成形体４は、半導体チップ２のハウジングの機能と共に、回路担体としての機能も有しており、ＭＩＤとして作製される。
半導体チップ２は、射出成形体４の底部１９の上にあり、たとえば接着剤５で固定されている。
ハウジングは、内側のメタライジング部６，７を備え、これらは、ハウジング１の収容空間３において、射出成形体４の表面８に設けられている。このハウジングは、さらに他の内側のメタライジング部を備えるが、これは図１では上記のメタライジング部に隠れているので、ここでは見えていない。内側のメタライジング部６，７は、接続ワイヤ９，１０を介して電気的に半導体チップ２と接続されている。
ハウジング１は、貫通接続部として形成された、さらに他のメタライジング部１１，１２を備える。これらの貫通接続部１１，１２は、それぞれ電気的に内側のメタライジング部６，７と接続されており、射出成形体４を貫通している。このようにして、貫通接続部１１，１２は、ハウジング１の外面１３への内側のメタライジング６，７の接続を形成している。
ハウジングの外面１３には、外側のメタライジング部１４，１５が設けられており、これらは貫通接続部１１，１２と直接電気的に接続されている。外側のメタライジング部１４，１５は、ハウジング１の外側の表面１６に配設されている。このようにして、外部との半導体チップ２の接続が可能となる。ハウジング１は、回路基板（不図示）の上に戴置されてよく、この回路基板と電気的に接続されてよい。ハウジングは、特に外側のメタライジング部１４，１５が回路基板に重なるように、戴置されてよい。
貫通接続部１１，１２の形成のため、好ましくは、射出成形体４が作製される射出成形工程で既に、この射出成形体４の貫通孔が形成される。この際、この貫通孔が貫通する射出成形体４の材質は、好ましくは、メタライズ化可能なプラスチックである。続いてこれらの貫通孔は、金属材料で充填され、上記のメタライジング部６，７が形成される。
内側のメタライジング部６，７および外側のメタライジング部１４，１５の形成のために、好ましくは射出成形体４を射出成形した後で、金属材料が射出成形体４の内側の表面８および外側の表面１６に取付けられる。この際、内側のメタライジング部６，７および外側のメタライジング１４，１５が形成される、射出成形体４の表面８，１６の領域は、好ましくはメタライズ化可能なプラスチックから成っている。このようにして、メタライズ化可能なプラスチックを構成することによって、メタライジング部、特に導体路構造が画定される。
好ましくは、射出成形体４は、メタライジング部が設けられる予定の部位には、メタライズ化可能なプラスチックを備え、メタライジング部が設けられる予定でない部位には、メタライズ化不可能なプラスチックを備える。たとえば、このような射出成形体４は、２成分射出成形法で作製される。
ハウジング１の収容空間３は、バルク成形材１７で充填される。このようにして、半導体チップ２のパッシベーションが形成される。たとえば、このバルク成形材は柔らかなゲルを含む。
ハウジング１は、収容空間３を外部に対して封止する蓋１８を備える。この蓋１８は、射出成形体４に固定されている。
たとえば、この蓋４は、プラスチック材質から形成されている。蓋４は、接着剤あるいは超音波溶接を用いて、射出成形体４に固定されてよい。超音波溶接を用いた接合は、以上のように特に密封性の良いハウジングを実現できるると言う利点がある。好ましくは、ハウジング１は、ハーメチックシールで封止される。
図２は、外側からハウジング１の底部１９を見た平面図を示す。この底部には外側のメタライジング部１４，１５が設けられている。外側のメタライジング部１４，１５は、半導体チップと接続するための接続パッド２０を備える。この接続パッド２０は、たとえば、回路基板の導電路パターンにはんだ付けされてよい。この図では、８個の外側のメタライジング部１４、１５と８個の接続パッド２０が形成されている。
図３は、ハウジング１の第２の実施形態を示す。ここでは、半導体チップ２の電気的接続は、図１の示す第１の実施形態と同様に行われている。半導体チップ２およびこれと共に用いられるハウジング１は、たとえば絶対圧の測定用に作製される。代替として、この半導体チップ２は、加速度の測定または回転数の測定のために作製されてよい。たとえば、この半導体チップ２は磁気センサとして作製されてよい。ハウジング１は、これらのそれぞれの機能に適合させることができる。
ハウジング１は、収容空間３に通じる開口部３１を備える。たとえば、蓋１８は開口部３１を備える。たとえば、この開口部３１は、接続部２１として形成され、たとえば圧力が測定される流体媒体の導管部２２が、この接続部を通っている。たとえば、この導管部２２は空気で満たされてよい。代替として、この開口部３１を介して、収容空間３の換気が行われてよい。特に、周囲との圧力均衡が行われてよい。１つの実施形態では、この開口部３１は、不図示の膜またはバルブであってよい。たとえば、この膜は半透過性を有するように作製されていてよい。
ハウジング１の収容空間３は、部分的にバルク成形材１７で充填される。このバルク成形材１７は、収容空間３を蓋１８までは充填しない。蓋１８の下面とバルク成形材１７との間には、空隙部２３が設けられている。この空隙部２３は、たとえば空気で満たされている。代替として、バルク成形材１７は、ハウジング１の収容空間３を完全に満たしてよい。これにより、半導体チップ２のとりわけ良好な密封およびパッシベーションが可能となる。
ハウジングの底部１９は、まさに図２に示す、図１のハウジングの底部１９のように作製されている。
図４は、半導体チップ２のハウジング１の第３の変形例を示す。この実施形態では、半導体チップの電気的接続は、メタライジング部２４，２５によって行われ、これらのメタライジング部は、射出成形体４の表面２６に配設され、この表面２６に沿って収容空間３から射出成形体の外面１３まで通じている。このように、この電気的接続は、射出成形体４を貫通する貫通接続部を用いていない。
メタライジング部２４，２５は、収容空間３からハウジング１の側で延びており、この上にハウジング１の蓋１８が配設されている。半導体チップ２の外側の電気的接続は、このように図１および３に示すように、この実施形態では、収容空間３に対してハウジング１の他の側に設けられている。
ハウジング１の射出成形体４は、蓋１８が配設される側に、蓋１８の受入部２８が形成されるように、段状に形成される。ハウジング１の蓋１８は、受入部２８で射出成形体４に接着剤２７で固定される。この受入部２８は、蓋１８が射出成形体４に対して極めて良好に位置決めされ、収容空間３が極めて良好に密封されることを保証する。
図５は、ハウジング１の蓋１８を外側から見た平面図を示す。射出成形体４は、この射出成形体４に設けられるメタライジング部２４，２５の一部から接続ピン２９，３０が形成されるように作製される。ハウジング１は、これらの接続ピン２９，３０が回路基板に接し、この回路基板の導電路と電気的に接続されるように、回路基板の上に戴置される。このような取付け方によって、ハウジング１の蓋１８は、回路基板に接しており、底部１９はこの回路基板から離間している。
図６は、半導体チップ２のハウジング１の第４の実施形態を示す。半導体チップ２およびハウジング１は、たとえば相対圧の測定用に、すなわち相対圧センサとして作製される。この際、たとえば空気のような流動媒体が半導体チップ２の感圧部への導管部に導入され、この圧力が半導体チップ２の周囲の圧力に対して検出される。バルク成形材は、周囲の圧力が半導体チップ２に伝達されるように形成される。代替として、半導体チップ２およびハウジング１は、加速度測定用、とりわけ慣性センサまたは回転数測定用として、とりわけ磁気センサとして作製される。
ハウジング１は、蓋１８に対向する側の上に、流動媒体を半導体チップ２に供給する導管部２２を有する、接続部２１を備える。半導体チップ２は、この導管部の下側で、接着剤５を用いてハウジング１に固定されている。
たとえば、射出成形体４の一部または蓋１８には、１つ以上の孔部が設けられ、この孔部を通ってハウジングの周囲圧が半導体チップ２の感圧領域に伝達される。この場合、導管部２２に導入された流動媒体の圧力は、ハウジング１の周囲圧に対して検出される。
半導体チップ２の電気的接続は、図４および５に示す実施形態の電気的接続のように形成される。
1 ハウジング
２ 半導体チップ
３ 収容空間
４ 射出成形体
５ 半導体チップ固定用の接着剤
６ 内側のメタライジング部
７ 内側のメタライジング部
８ 内側の表面
９ 接続ワイヤ
１０ 接続ワイヤ
１１ 貫通接続部
１２ 貫通接続部
１３ 外面
１４ 外側のメタライジング部
１５ 外側のメタライジング部
１６ 内側の表面
１７ バルク成形材
１８ 蓋
１９ 底部
２０ 接続パッド
２１ 接続パッド
２２ 導管部
２３ 空隙部
２４ メタライジング部
２５ メタライジング部
２６ 表面
２７ 蓋固定用の接着剤
２８ 受入部
２９ 接続ピン
３０ 接続ピン
３１ 開口部

Claims (15)

  1. 半導体チップのハウジングであって、
    前記ハウジング（１）は、半導体チップ（２）を収容する収容空間（３）が設けられた射出成形体（４）を備え、
    前記射出成形体（４）は、前記半導体チップ（２）と電気的に接続するための、少なくとも１つのメタライジング部（６，７，１１，１２，１４，１５，２４，２５）を備えることを特徴とする半導体チップのハウジング。
  2. 請求項１に記載のハウジングにおいて、
    前記メタライジング部（６，７，１１，１２，１４，１５，２４，２５）は、少なくとも部分的に前記射出成形体の表面（８，１６，２６）の上に配設されていることを特徴とするハウジング。
  3. 請求項１または２に記載のハウジングにおいて、
    前記メタライジング部（６，７，１１，１２，１４，１５，２４，２５）は、少なくとも部分的に前記収容空間（３）に配設されていることを特徴とするハウジング。
  4. 請求項１乃至３のいずれか１項に記載のハウジングにおいて、
    前記メタライジング部（６，７，１１，１２，１４，１５，２４，２５）は、少なくとも部分的に前記射出成形体（４）を貫通していることを特徴とするハウジング。
  5. 請求項１乃至４のいずれか１項に記載のハウジングにおいて、
    前記メタライジング部（６，７，１１，１２，１４，１５，２４，２５）は、少なくとも部分的に前記収容空間（３）の外側に配設されていることを特徴とするハウジング。
  6. 請求項１乃至５のいずれか１項に記載のハウジングにおいて、
    前記射出成形体（４）は、前記収容空間（３）に配設された少なくとも１つのメタライジング部（６，７）を備え、前記射出成形体（４）を貫通する少なくとも１つの貫通接続部として形成されたメタライジング部（１１，１２）を備え、前記収容空間（３）の外側に配設された少なくとも１つのメタライジング部（１４，１５）を備え、
    前記貫通接続部（１１，１２）は、前記収容空間（３）において、前記メタライジング部（６，７）を前記メタライジング部（２４，２５）と前記収容空間（３）の外側で電気的に接続していることを特徴とするハウジング。
  7. 請求項１乃至６のいずれか１項に記載のハウジングにおいて、
    前記メタライジング部（２４，２５）は、少なくとも部分的に前記収容空間（３）に設けられ、前記射出成形体の表面（２６）に沿って前記収容空間（３）から導出されていることを特徴とするハウジング。
  8. 請求項１乃至７のいずれか１項に記載のハウジングにおいて、
    前記収容空間（３）の封止のための蓋（１８）を備えることを特徴とするハウジング。
  9. 請求項１乃至８のいずれか１項に記載のハウジングにおいて、
    前記ハウジングは、前記収容空間（３）をハーメチックシール封止するように形成されていることを特徴とするハウジング。
  10. 請求項１乃至９のいずれか１項に記載のハウジングにおいて、
    前記収容空間に通ずる開口部（３１）を備えることを特徴とするハウジング。
  11. 請求項１０に記載のハウジングにおいて、前記開口部（３１）は、膜またはバルブにより封止されていることを特徴とするハウジング。
  12. 請求項１乃至１１のいずれか１項に記載のハウジングにおいて、
    少なくとも１つの前記メタライジング部（６，７，１１，１２，１４，１５，２４，２５）が、前記収容空間から導出され、前記開口部（３１）は、前記収容空間（３）で前記ハウジングの１つの側に延び、少なくとも１つの前記メタライジング部（６，７，１１，１２，１４，１５，２４，２５）は、前記収容空間（３）からもう１つの側に導出されていることを特徴とするハウジング。
  13. 請求項１２に記載のハウジングにおいて、前記開口部（３１）は前記蓋（１８）に配設され、少なくとも１つの前記メタライジング部（６，７，１１，１２，１４，１５，２４，２５）は、前記ハウジング底部（１９）に配設されているか、または、前記開口部は前記ハウジング底部（１９）に配設され、少なくとも１つの前記メタライジング部（６，７，１１，１２，１４，１５，２４，２５）は、前記蓋（１８）が配設された側に配設されていることを特徴とするハウジング。
  14. 請求項１乃至１３のいずれか１項に記載のハウジングを備えた半導体チップであって、
    前記半導体チップ（２）は前記ハウジング（１）の前記収容空間（３）に配設されていることを特徴とする半導体チップ。
  15. 請求項１４に記載の半導体チップにおいて、
    前記半導体チップは、圧力測定用に作製されていることを特徴とする半導体チップ。
JP2014520692A 2011-07-29 2012-07-26 半導体チップのハウジングおよびハウジングを有する半導体チップ Pending JP2014522102A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102011109006A DE102011109006A1 (de) 2011-07-29 2011-07-29 Gehäuse für einen Halbleiterchip und Halbleiterchip mit einem Gehäuse
DE102011109006.5 2011-07-29
PCT/EP2012/064724 WO2013017530A1 (de) 2011-07-29 2012-07-26 Gehäuse für einen halbleiterchip und halbleiterchip mit einem gehäuse

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016251263A Division JP6470250B2 (ja) 2011-07-29 2016-12-26 半導体チップのハウジングおよびハウジングを有する半導体チップ

Publications (1)

Publication Number Publication Date
JP2014522102A true JP2014522102A (ja) 2014-08-28

Family

ID=46581983

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014520692A Pending JP2014522102A (ja) 2011-07-29 2012-07-26 半導体チップのハウジングおよびハウジングを有する半導体チップ
JP2016251263A Active JP6470250B2 (ja) 2011-07-29 2016-12-26 半導体チップのハウジングおよびハウジングを有する半導体チップ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016251263A Active JP6470250B2 (ja) 2011-07-29 2016-12-26 半導体チップのハウジングおよびハウジングを有する半導体チップ

Country Status (5)

Country Link
US (1) US9177880B2 (ja)
EP (1) EP2736836B1 (ja)
JP (2) JP2014522102A (ja)
DE (1) DE102011109006A1 (ja)
WO (1) WO2013017530A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140377915A1 (en) * 2013-06-20 2014-12-25 Infineon Technologies Ag Pre-mold for a magnet semiconductor assembly group and method of producing the same
US20150342069A1 (en) * 2014-05-20 2015-11-26 Freescale Semiconductor, Inc. Housing for electronic devices
JP6950796B2 (ja) * 2017-10-05 2021-10-13 カシオ計算機株式会社 電池モジュールの製造方法
CN112687631B (zh) * 2020-12-25 2024-04-26 杭州耀芯科技有限公司 一种sip封装的装置及制备方法
US20230026864A1 (en) * 2021-07-13 2023-01-26 Innolux Corporation Electronic device

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63291440A (ja) * 1987-05-25 1988-11-29 Matsushita Electric Works Ltd 半導体搭載用基板および半導体パッケ−ジ
JPH09203676A (ja) * 1996-01-26 1997-08-05 Matsushita Electric Works Ltd 圧力センサー
JP2001281086A (ja) * 2000-03-30 2001-10-10 Matsushita Electric Works Ltd 圧力センサ及びその製造方法
JP2004279091A (ja) * 2003-03-13 2004-10-07 Denso Corp 圧力センサ
JP2005221260A (ja) * 2004-02-03 2005-08-18 Denso Corp 圧力センサ
JP2005332957A (ja) * 2004-05-19 2005-12-02 Mitsui Chemicals Inc パッケージの製造方法
JP2007158216A (ja) * 2005-12-08 2007-06-21 Yamaha Corp 半導体装置
JP2008089559A (ja) * 2006-10-05 2008-04-17 Matsushita Electric Works Ltd 圧力センサ
JP2009038077A (ja) * 2007-07-31 2009-02-19 Yamaha Corp プリモールドパッケージ型半導体装置及びその製造方法、モールド樹脂体、プリモールドパッケージ、マイクロフォンチップパッケージ
JP3155420U (ja) * 2009-06-04 2009-11-19 光宏精密股▲分▼有限公司 反射性と導体金属層を具備するプラスチック・リードフレーム構造
JP2010047773A (ja) * 2003-11-19 2010-03-04 Kaneka Corp 半導体のパッケージ用硬化性樹脂組成物および半導体
JP2010068446A (ja) * 2008-09-12 2010-03-25 Murata Mfg Co Ltd 音響的トランスデューサユニット

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5220488A (en) * 1985-09-04 1993-06-15 Ufe Incorporated Injection molded printed circuits
JPH03116949A (ja) * 1989-09-29 1991-05-17 Enplas Corp Ｉｃパッケージ及びｉｃパッケージ用ケースの製造方法
US5596231A (en) * 1991-08-05 1997-01-21 Asat, Limited High power dissipation plastic encapsulated package for integrated circuit die
JP3112949B2 (ja) * 1994-09-23 2000-11-27 シーメンス エヌ フェー ポリマースタッドグリッドアレイ
US6518088B1 (en) * 1994-09-23 2003-02-11 Siemens N.V. And Interuniversitair Micro-Electronica Centrum Vzw Polymer stud grid array
KR100299384B1 (ko) * 1998-12-16 2001-10-29 박종섭 볼 그리드 어레이 패키지
US6093960A (en) * 1999-06-11 2000-07-25 Advanced Semiconductor Engineering, Inc. Semiconductor package having a heat spreader capable of preventing being soldered and enhancing adhesion and electrical performance
US7126218B1 (en) * 2001-08-07 2006-10-24 Amkor Technology, Inc. Embedded heat spreader ball grid array
US6737750B1 (en) * 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
DE10353139B4 (de) * 2003-11-14 2008-12-04 Fachhochschule Stralsund Stapelbares modulares Gehäusesystem und ein Verfahren zu dessen Herstellung
DE10355921B4 (de) * 2003-11-29 2005-12-22 Festo Ag & Co. Elektrische Schaltungsanordnung mit einem elektronischen Chip in einer Aufnahmevorrichtung des Schaltungsträgers
FR2864340B1 (fr) * 2003-12-19 2006-03-24 Commissariat Energie Atomique Microcomposant comportant une microcavite hermetique et procede de fabrication d'un tel microcomposant
DE202005011253U1 (de) * 2005-07-14 2005-10-13 Microelectronic Packaging Dresden Gmbh 3-D-Drucksensor
DE102005046008B4 (de) * 2005-09-26 2007-05-24 Infineon Technologies Ag Halbleitersensorbauteil mit Sensorchip und Verfahren zur Herstellung desselben
EP1795496A2 (en) * 2005-12-08 2007-06-13 Yamaha Corporation Semiconductor device for detecting pressure variations
DE102005062554A1 (de) * 2005-12-27 2007-07-05 Robert Bosch Gmbh Mikromechanisches Bauelement mit Kappe mit Verschluss
US8007704B2 (en) * 2006-07-20 2011-08-30 Honeywell International Inc. Insert molded actuator components
US7659617B2 (en) * 2006-11-30 2010-02-09 Tessera, Inc. Substrate for a flexible microelectronic assembly and a method of fabricating thereof
JP5158472B2 (ja) * 2007-05-24 2013-03-06 スタンレー電気株式会社 半導体発光装置
US7824965B2 (en) * 2007-08-07 2010-11-02 Skyworks Solutions, Inc. Near chip scale package integration process
JP4577370B2 (ja) * 2008-02-12 2010-11-10 株式会社デンソー センサ装置およびその製造方法
JP2011009438A (ja) * 2009-06-25 2011-01-13 Panasonic Electric Works Co Ltd ３次元立体回路基板およびこれを用いた回路モジュール
US20110024165A1 (en) * 2009-07-31 2011-02-03 Raytheon Company Systems and methods for composite structures with embedded interconnects
FR2948928B1 (fr) * 2009-08-06 2012-02-24 Commissariat Energie Atomique Structure a microcavite et structure d'encapsulation d'un dispositif microelectronique

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63291440A (ja) * 1987-05-25 1988-11-29 Matsushita Electric Works Ltd 半導体搭載用基板および半導体パッケ−ジ
JPH09203676A (ja) * 1996-01-26 1997-08-05 Matsushita Electric Works Ltd 圧力センサー
JP2001281086A (ja) * 2000-03-30 2001-10-10 Matsushita Electric Works Ltd 圧力センサ及びその製造方法
JP2004279091A (ja) * 2003-03-13 2004-10-07 Denso Corp 圧力センサ
JP2010047773A (ja) * 2003-11-19 2010-03-04 Kaneka Corp 半導体のパッケージ用硬化性樹脂組成物および半導体
JP2005221260A (ja) * 2004-02-03 2005-08-18 Denso Corp 圧力センサ
JP2005332957A (ja) * 2004-05-19 2005-12-02 Mitsui Chemicals Inc パッケージの製造方法
JP2007158216A (ja) * 2005-12-08 2007-06-21 Yamaha Corp 半導体装置
JP2008089559A (ja) * 2006-10-05 2008-04-17 Matsushita Electric Works Ltd 圧力センサ
JP2009038077A (ja) * 2007-07-31 2009-02-19 Yamaha Corp プリモールドパッケージ型半導体装置及びその製造方法、モールド樹脂体、プリモールドパッケージ、マイクロフォンチップパッケージ
JP2010068446A (ja) * 2008-09-12 2010-03-25 Murata Mfg Co Ltd 音響的トランスデューサユニット
JP3155420U (ja) * 2009-06-04 2009-11-19 光宏精密股▲分▼有限公司 反射性と導体金属層を具備するプラスチック・リードフレーム構造

Also Published As

Publication number Publication date
WO2013017530A1 (de) 2013-02-07
US20140217523A1 (en) 2014-08-07
DE102011109006A1 (de) 2013-01-31
JP6470250B2 (ja) 2019-02-13
JP2017103464A (ja) 2017-06-08
EP2736836B1 (de) 2023-01-18
US9177880B2 (en) 2015-11-03
EP2736836A1 (de) 2014-06-04

Similar Documents

Publication Publication Date Title
JP6470250B2 (ja) 半導体チップのハウジングおよびハウジングを有する半導体チップ
JP5511936B2 (ja) 圧力測定モジュール
CN109476476B (zh) 包含mems声学传感器和压力传感器的集成封装
US9082883B2 (en) Top port MEMS cavity package and method of manufacture thereof
CN204384864U (zh) 包含流体路径的mems器件及设备
JP2012225925A (ja) 封止構造を有するセンサデバイス
US10843918B2 (en) Semiconductor package with multiple compartments
CN103489833A (zh) 用于芯片的芯片封装模块和用于形成芯片封装模块的方法
KR20120135104A (ko) 이중 포트 압력 센서
KR101981831B1 (ko) 공동 패키지 디자인
TW201741230A (zh) 模封互連微機電系統（ｍｅｍｓ）裝置封裝
US11146893B2 (en) Sensor system, sensor arrangement, and assembly method using solder for sealing
US10908041B2 (en) Device for measuring characteristics of a fluid
US11597647B2 (en) Packaged die and assembling method
TWI581374B (zh) 凹穴封裝設計
WO2024006346A1 (en) Sensor package having a channel integrated within a substrate

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160127

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160426

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20161228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170126

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170130

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171227