JPS63291440A - 半導体搭載用基板および半導体パッケ−ジ - Google Patents
半導体搭載用基板および半導体パッケ−ジInfo
- Publication number
- JPS63291440A JPS63291440A JP12761187A JP12761187A JPS63291440A JP S63291440 A JPS63291440 A JP S63291440A JP 12761187 A JP12761187 A JP 12761187A JP 12761187 A JP12761187 A JP 12761187A JP S63291440 A JPS63291440 A JP S63291440A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor
- resin
- conductor circuit
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 93
- 239000000758 substrate Substances 0.000 title claims abstract description 28
- 229920005989 resin Polymers 0.000 claims abstract description 38
- 239000011347 resin Substances 0.000 claims abstract description 38
- 239000004020 conductor Substances 0.000 claims abstract description 25
- 238000000465 moulding Methods 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims description 16
- 238000007789 sealing Methods 0.000 claims description 8
- 239000000853 adhesive Substances 0.000 abstract description 10
- 230000001070 adhesive effect Effects 0.000 abstract description 10
- 239000000463 material Substances 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 5
- 238000012360 testing method Methods 0.000 description 11
- 239000004033 plastic Substances 0.000 description 7
- 238000005336 cracking Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012778 molding material Substances 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 235000012771 pancakes Nutrition 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、いわゆるＰＧＡ （ビングリッドアレイ）
パフケージと呼ばれている半導体パッケージに関する。
パフケージと呼ばれている半導体パッケージに関する。
ＩＣチップの大型化や多ピン化に対応した新しい半導体
パッケージとして、ＰＧＡ型パッケージが実用化されて
いる。これまで、このＰＧＡ型パッケージは、セラミッ
クで気密封止したものが主流を占めており、エポキシ樹
脂を使用したトランスファ成形のＤＩＰ （デュアルイ
ンラインパッケージ）と比べて高価であった。しかし、
ゲートアレイやマイクロプロセッサ、ＣＰＵ等を民生用
や産業機器用に供給するためには、ＤＩＰと同等以上の
信頼性をもち、かつ、低価格のＰＧＡ型パッケージが必
要であった。
パッケージとして、ＰＧＡ型パッケージが実用化されて
いる。これまで、このＰＧＡ型パッケージは、セラミッ
クで気密封止したものが主流を占めており、エポキシ樹
脂を使用したトランスファ成形のＤＩＰ （デュアルイ
ンラインパッケージ）と比べて高価であった。しかし、
ゲートアレイやマイクロプロセッサ、ＣＰＵ等を民生用
や産業機器用に供給するためには、ＤＩＰと同等以上の
信頼性をもち、かつ、低価格のＰＧＡ型パッケージが必
要であった。
このような事情から、プリント配線板加工を応用したプ
ラスチックＰＧＡ型の半導体パッケージが種々開発され
てきている。
ラスチックＰＧＡ型の半導体パッケージが種々開発され
てきている。
これまでのところ、プラスチックＰＧＡ型の半導体パッ
ケージとしては、第３図や第４図に示したものが主流を
占めていた。第３図に示したプラスチックＰＧＡ型の半
導体パッケージは、基板１表面に半導体素子を搭載し、
この半導体素子２と基板１表面に形成された導体回路４
とをボンディングワイヤ３で電気的に接続して、これら
半導体素子２とボンディングワイヤ３とを樹脂７で封止
したものである。第４図に示したプラスチックＰＧＡ型
の半導体パッケージは、樹脂で封止する代わりに金属製
のキャップ８で覆い、基板１と金属製のキャップ８との
接触面のみを樹脂７で接着するようにしたものである。
ケージとしては、第３図や第４図に示したものが主流を
占めていた。第３図に示したプラスチックＰＧＡ型の半
導体パッケージは、基板１表面に半導体素子を搭載し、
この半導体素子２と基板１表面に形成された導体回路４
とをボンディングワイヤ３で電気的に接続して、これら
半導体素子２とボンディングワイヤ３とを樹脂７で封止
したものである。第４図に示したプラスチックＰＧＡ型
の半導体パッケージは、樹脂で封止する代わりに金属製
のキャップ８で覆い、基板１と金属製のキャップ８との
接触面のみを樹脂７で接着するようにしたものである。
両図中、５は絶縁層、６は導体回路４と接続されたリー
ドビンである。
ドビンである。
しかしながら、これらのプラスチックＰＧＡ型の半導体
パッケージは、低価格であるものの、第３図のものでは
基板１と樹脂７との接着界面から、第４図のものでは金
属製キャンプ８と樹脂７との接着界面からそれぞれ水が
侵入しやすいため、耐湿性が低く、ＰＣＴ（プレッシャ
クン力テスト）に対する信頼性が極めて悪かった。
パッケージは、低価格であるものの、第３図のものでは
基板１と樹脂７との接着界面から、第４図のものでは金
属製キャンプ８と樹脂７との接着界面からそれぞれ水が
侵入しやすいため、耐湿性が低く、ＰＣＴ（プレッシャ
クン力テスト）に対する信頼性が極めて悪かった。
そこで、最近、第６図にみるように、基板１の表面およ
び端面を樹脂７で覆い、さらに、その樹脂７に金属製の
ケース１０を被せた半導体パッケージが開発された。他
方、本発明者らも、第５図にみるように、金属製キャッ
プ８の周囲を樹脂７で封止したプラスチックＰＧＡ型の
半導体パッケージを開発した。図中、９は樹脂７が流出
しないようにするための枠である。
び端面を樹脂７で覆い、さらに、その樹脂７に金属製の
ケース１０を被せた半導体パッケージが開発された。他
方、本発明者らも、第５図にみるように、金属製キャッ
プ８の周囲を樹脂７で封止したプラスチックＰＧＡ型の
半導体パッケージを開発した。図中、９は樹脂７が流出
しないようにするための枠である。
これら半導体パッケージは、接着界面における水分の侵
入距離が長くされているため、接着界面からの水分の侵
入が抑えられているが、基板１の裏面などから基板内を
通って侵入する水分に対しては無力であった。
入距離が長くされているため、接着界面からの水分の侵
入が抑えられているが、基板１の裏面などから基板内を
通って侵入する水分に対しては無力であった。
その後、本発明者らは、第７図にみるように、基板１が
金属製ケースＩＯに充填された樹脂７に埋没されている
半導体パッケージを開発した（特願昭６１−２７２４２
８号）。図中、１１はケースｌＯの底と半導体素子２お
よびボンディングワイヤ３とを離間するための突出部で
ある。この半導体パッケージは、他の半導体パッケージ
と比べて、ＰＣＴ信頓性が飛躍的に向上していた。しか
し、熱ストレスに対して弱く、チップ割れ、ワイヤ切れ
、パフシヘーション割れを引き起こし易くて、ヒートサ
イクル試験での信頼性では第４図または第５図に示した
ものよりも劣っていた。
金属製ケースＩＯに充填された樹脂７に埋没されている
半導体パッケージを開発した（特願昭６１−２７２４２
８号）。図中、１１はケースｌＯの底と半導体素子２お
よびボンディングワイヤ３とを離間するための突出部で
ある。この半導体パッケージは、他の半導体パッケージ
と比べて、ＰＣＴ信頓性が飛躍的に向上していた。しか
し、熱ストレスに対して弱く、チップ割れ、ワイヤ切れ
、パフシヘーション割れを引き起こし易くて、ヒートサ
イクル試験での信頼性では第４図または第５図に示した
ものよりも劣っていた。
そこで本発明者らはさらに、第８図社内番号６１−１４
２８１２３２および第９図社内番号６１−１４２８１２
３３にみるように、半導体素子２およびボンディングワ
イヤ３の周囲を中空のまま残した状態で、基板１が金属
性ケース１０に充填された樹脂７に埋没されている半導
体パンケージを開発した（特願昭６２−０３８３３１号
、特願昭６２−０４１７０５号）。図中、１３は半導体
素子およびボンディングワイヤの周囲の中空部、１４．
１０ａはその中空部を設けるための突出部および仕切り
である。これら２種の半導体パッケージは、他の半導体
パンケージ−と比べて、ＰＣＴ信頼性およびヒートサイ
クル信頼性がともに高いものとなっていた。しかし、基
板を１つ１つケースに入れるのは生産性が悪く大量に生
産する場合にはコストが高いものとなってしまっていた
。
２８１２３２および第９図社内番号６１−１４２８１２
３３にみるように、半導体素子２およびボンディングワ
イヤ３の周囲を中空のまま残した状態で、基板１が金属
性ケース１０に充填された樹脂７に埋没されている半導
体パンケージを開発した（特願昭６２−０３８３３１号
、特願昭６２−０４１７０５号）。図中、１３は半導体
素子およびボンディングワイヤの周囲の中空部、１４．
１０ａはその中空部を設けるための突出部および仕切り
である。これら２種の半導体パッケージは、他の半導体
パンケージ−と比べて、ＰＣＴ信頼性およびヒートサイ
クル信頼性がともに高いものとなっていた。しかし、基
板を１つ１つケースに入れるのは生産性が悪く大量に生
産する場合にはコストが高いものとなってしまっていた
。
この発明は、以上の事情に鑑みて、ＰＣＴ信頓性および
ヒートサイクル信顛が高く、しかも生産性が良（、コス
トの低い半導体搭載用基板および半導体パッケージを提
供することを目的としている。
ヒートサイクル信顛が高く、しかも生産性が良（、コス
トの低い半導体搭載用基板および半導体パッケージを提
供することを目的としている。
この発明は、前記目的を達成するため、表面に半導体素
子搭載部および導体回路が設けられ、この導体回路に接
続されたリードピンが裏面から表面に突出している基板
が、前記半導体素子搭載部および半導体素子とボンディ
ングワイヤで接続するための導体回路の一部を残して、
成形により樹脂中に埋没されている半導体搭載用基板お
よびこの半導体搭載用基板に半導体素子を搭載し、導体
回路とボンディングワイヤで接続した後、蓋と前記樹脂
を接合することにより、半導体素子およびボンディング
ワイヤ周囲に密閉された中空部を設けることを特徴とす
る半導体パッケージをその要旨とする。
子搭載部および導体回路が設けられ、この導体回路に接
続されたリードピンが裏面から表面に突出している基板
が、前記半導体素子搭載部および半導体素子とボンディ
ングワイヤで接続するための導体回路の一部を残して、
成形により樹脂中に埋没されている半導体搭載用基板お
よびこの半導体搭載用基板に半導体素子を搭載し、導体
回路とボンディングワイヤで接続した後、蓋と前記樹脂
を接合することにより、半導体素子およびボンディング
ワイヤ周囲に密閉された中空部を設けることを特徴とす
る半導体パッケージをその要旨とする。
以下に、この発明を、その一実施例をあられす図面を参
照しながら詳しく説明する。
照しながら詳しく説明する。
第１図は、この発明にかかる半導体搭載用基板および半
導体パフケージの一実施例をあられしている。図にみる
ように、この半導体搭載用基板は、基板１が半導体素子
搭載部および導体回路のボンディングワイヤとの接続部
分を除いて、成形により樹脂７中に埋没されており、半
導体パッケージは、半導体素子を搭載し、ワイヤボンデ
ィングした後、蓋１５によってシールされている。半導
体素子搭載用基板は、基板１の表面に導体回路４が形成
され、この導体回路４と接続されたリードピン６が、基
板ｌをつらぬいて裏面から表面に突出しており、またこ
の導体回路４はボンディングワイヤとの接続部を除いて
絶縁層５で覆われた上に、さらに樹脂７中に埋没されて
いる。ただし、絶縁層５はその上から樹脂７によって覆
われるので、必ずしも必要とはしない。Ｍ２Ｓは、半導
体素子およびボンディングワイヤの周囲の中空部１３を
保持、密閉できるものであれば、いかなる材質、形状の
ものでも良く、接着材７ａによって、成形された樹脂７
に接着され、中空部１３を密閉している。例えば、蓋１
５としては樹脂７と同じ材料によって正方形や丸形の板
状に成形したものや、Ｆ ｅ ％ Ａβ等の金属をその
材質としたものを用いることができる。接着材７ａとし
ては、樹脂７と同じ樹脂を用いるのが好ましいが、樹脂
７が熱可塑性で、ｆｆ１１５も同じ材質の場合には、熱
融着によって接着することもできるので、接着材７ａは
なくても良い。この接着材７ａは、図では厚みを持たせ
てあられしているが、実際はもっと薄膜状になっている
。
導体パフケージの一実施例をあられしている。図にみる
ように、この半導体搭載用基板は、基板１が半導体素子
搭載部および導体回路のボンディングワイヤとの接続部
分を除いて、成形により樹脂７中に埋没されており、半
導体パッケージは、半導体素子を搭載し、ワイヤボンデ
ィングした後、蓋１５によってシールされている。半導
体素子搭載用基板は、基板１の表面に導体回路４が形成
され、この導体回路４と接続されたリードピン６が、基
板ｌをつらぬいて裏面から表面に突出しており、またこ
の導体回路４はボンディングワイヤとの接続部を除いて
絶縁層５で覆われた上に、さらに樹脂７中に埋没されて
いる。ただし、絶縁層５はその上から樹脂７によって覆
われるので、必ずしも必要とはしない。Ｍ２Ｓは、半導
体素子およびボンディングワイヤの周囲の中空部１３を
保持、密閉できるものであれば、いかなる材質、形状の
ものでも良く、接着材７ａによって、成形された樹脂７
に接着され、中空部１３を密閉している。例えば、蓋１
５としては樹脂７と同じ材料によって正方形や丸形の板
状に成形したものや、Ｆ ｅ ％ Ａβ等の金属をその
材質としたものを用いることができる。接着材７ａとし
ては、樹脂７と同じ樹脂を用いるのが好ましいが、樹脂
７が熱可塑性で、ｆｆ１１５も同じ材質の場合には、熱
融着によって接着することもできるので、接着材７ａは
なくても良い。この接着材７ａは、図では厚みを持たせ
てあられしているが、実際はもっと薄膜状になっている
。
以上にみてきたように、この半導体パッケージは、基板
ｌが半導体素子２およびボンディングワイヤ３の周囲１
３を除いて表面、端面、裏面とも全面が、成形により樹
脂７で覆われている。成形により樹脂で覆う場合、液状
樹脂によるキャスティングという方法もあるが、ＤＴＰ
に用いられる封止用成形材料を用いる事もでき、これを
用いると、耐湿性が非常に向上し、第７図ないし第９図
のパッケージよりもＰＣＴ信頼性が高いものとなった。
ｌが半導体素子２およびボンディングワイヤ３の周囲１
３を除いて表面、端面、裏面とも全面が、成形により樹
脂７で覆われている。成形により樹脂で覆う場合、液状
樹脂によるキャスティングという方法もあるが、ＤＴＰ
に用いられる封止用成形材料を用いる事もでき、これを
用いると、耐湿性が非常に向上し、第７図ないし第９図
のパッケージよりもＰＣＴ信頼性が高いものとなった。
しかも、この半導体パッケージは、半導体素子２および
ボンディングワイヤ３の周囲１３が中空とされている。
ボンディングワイヤ３の周囲１３が中空とされている。
そのため、つぎの点で優れている。つまり、半導体素子
２およびボンディングワイヤ３を樹脂７で直接封じ込む
と、樹脂７と半導体素子２またはボンディングワイヤ３
との膨張係数の差により、ワイヤ切れ、チップ割れ、パ
ッシベーション割れを引き起こすが、この発明にかかる
半導体パフケージのように、半導体素子２およびボンデ
ィングワイヤ３の周囲１３が中空とされていると、半導
体素子２およびボンディングワイヤ３に熱ストレスがか
かることがないので、チップ割れ、ワイヤきれ、パンシ
ベーション割れが起こり難く、第８図ないし第９図と同
等にヒートサイクル試験での信頬性が良いものとなった
。
２およびボンディングワイヤ３を樹脂７で直接封じ込む
と、樹脂７と半導体素子２またはボンディングワイヤ３
との膨張係数の差により、ワイヤ切れ、チップ割れ、パ
ッシベーション割れを引き起こすが、この発明にかかる
半導体パフケージのように、半導体素子２およびボンデ
ィングワイヤ３の周囲１３が中空とされていると、半導
体素子２およびボンディングワイヤ３に熱ストレスがか
かることがないので、チップ割れ、ワイヤきれ、パンシ
ベーション割れが起こり難く、第８図ないし第９図と同
等にヒートサイクル試験での信頬性が良いものとなった
。
また、第８図ないし第９図の半導体パッケージは、高価
な金型を必要としないので、少量生産の場合は安価に得
られるが、基板を１つ１つケースに入れるのは生産性が
悪く、大量生産には向かず、さらに、ケース１つ１つの
値段もＰＧＡのコストに含まれることになり、逆にコス
トが高くなってしまう。実際にＰＧＡのようなパッケー
ジでは、中の半導体素子は違っても、基板の方はリード
ピンの本数を数種類に限って、大量に生産する場合が多
い。従って本発明の半導体パッケージの方が、安価に作
成できる場合が多い。
な金型を必要としないので、少量生産の場合は安価に得
られるが、基板を１つ１つケースに入れるのは生産性が
悪く、大量生産には向かず、さらに、ケース１つ１つの
値段もＰＧＡのコストに含まれることになり、逆にコス
トが高くなってしまう。実際にＰＧＡのようなパッケー
ジでは、中の半導体素子は違っても、基板の方はリード
ピンの本数を数種類に限って、大量に生産する場合が多
い。従って本発明の半導体パッケージの方が、安価に作
成できる場合が多い。
第２図は、別の実施例をあられしている。第２図に示し
た半導体パッケージは、基板１を樹脂７で覆う際に、金
属性のシール用金具１６を一体成形し、これと金属性の
１ｉ１５ａをハーメチクシールにより封止したものであ
る。この場合の金属製の蓋１５ ａおよびシール用金具
１６は、半導体素子２およびボンディングワイヤ３の周
囲の空間１３を保持、密閉できるものであれば、Ｆｅ、
Ａｌなどいかなる材質、形状のものであってもよい。
た半導体パッケージは、基板１を樹脂７で覆う際に、金
属性のシール用金具１６を一体成形し、これと金属性の
１ｉ１５ａをハーメチクシールにより封止したものであ
る。この場合の金属製の蓋１５ ａおよびシール用金具
１６は、半導体素子２およびボンディングワイヤ３の周
囲の空間１３を保持、密閉できるものであれば、Ｆｅ、
Ａｌなどいかなる材質、形状のものであってもよい。
とくに、防錆や絶縁の観点から、表面を酸化処理または
塗装など、絶縁処理したものが好ましい。
塗装など、絶縁処理したものが好ましい。
シール用金具１６と金属製ｆｉ １５ ａとを一体化す
るためのハーメチック封止方法は、抵抗溶接法、ハンダ
封止法、冷間溶接法など気体が通過できないようにする
ことができれば、いかなる方法で行ってもよい。
るためのハーメチック封止方法は、抵抗溶接法、ハンダ
封止法、冷間溶接法など気体が通過できないようにする
ことができれば、いかなる方法で行ってもよい。
この発明で蓋を接着する際には、完成した半導体パッケ
ージの半導体素子およびボンディングワイヤの周囲の中
空部には、湿気はもちろん活性ガス等が存在しないこと
が好ましいので、乾燥空気雰囲気下、さらには、不活性
ガス雰囲気下で行なうのが好ましい。
ージの半導体素子およびボンディングワイヤの周囲の中
空部には、湿気はもちろん活性ガス等が存在しないこと
が好ましいので、乾燥空気雰囲気下、さらには、不活性
ガス雰囲気下で行なうのが好ましい。
この発明で使用される樹脂は、１液性、２液性ＤＩＰ用
成形材料、その他いかなる封止用の樹脂であってもよい
。
成形材料、その他いかなる封止用の樹脂であってもよい
。
なお、本発明の場合、搭載する素子表面に、さらに保護
膜（たとえばシリコンやジャンクションコートなど）を
施すと、たとえ水分が侵入したとしても、なおｐｃＴ（
ｆｆｉ性を維持できる効果がある。
膜（たとえばシリコンやジャンクションコートなど）を
施すと、たとえ水分が侵入したとしても、なおｐｃＴ（
ｆｆｉ性を維持できる効果がある。
上記実施例にかかる半導体パッケージの信頼性をみるた
め、ＰＣＴ試験およびヒートサイクル試験を行った。比
較のために、第３図ないし第９図にみる半導体パッケー
ジについても、ＰＣＴ試験およびヒートサイクル試験を
行った。
め、ＰＣＴ試験およびヒートサイクル試験を行った。比
較のために、第３図ないし第９図にみる半導体パッケー
ジについても、ＰＣＴ試験およびヒートサイクル試験を
行った。
各半導体パッケージについて、第１表に示した条件以外
は、以下に示す条件とした。
は、以下に示す条件とした。
半導体素子：Ｃ−ＭＯ３素子
基板二６４ピンのプラスチックＰＧＡ基板中空部内の気
体：窒素 金属性部品の表面処理方法二酸化処理 サンプル数：ｎ＝５０ ＰＯＴ試験条件：２気圧、１２１℃ ＰＣＴ信顛性評価方法：累積不良率が５０％となる時間 ヒートサイクル試験条件：気相、−６５℃３０分→室温
５分−１５０℃３０分 ヒートサイクル信頼性評価方法；累積不良率が５０％と
なる時間 上記条件により行ったＰＣＴ試験、ヒートサイクル試験
の結果および大量生産時の相対的な生産性を第２表に示
す。
体：窒素 金属性部品の表面処理方法二酸化処理 サンプル数：ｎ＝５０ ＰＯＴ試験条件：２気圧、１２１℃ ＰＣＴ信顛性評価方法：累積不良率が５０％となる時間 ヒートサイクル試験条件：気相、−６５℃３０分→室温
５分−１５０℃３０分 ヒートサイクル信頼性評価方法；累積不良率が５０％と
なる時間 上記条件により行ったＰＣＴ試験、ヒートサイクル試験
の結果および大量生産時の相対的な生産性を第２表に示
す。
［以下、余白］
第 ２ 表
第２表にみるように、実施例１〜５は、ＰＣＴ信頼性お
よびヒートサイクル信頼性がともに良い。
よびヒートサイクル信頼性がともに良い。
特に実施例４．５では、ＰＣＴ信頼性が良い。これに対
し、比較例１〜５は、せいぜい何れが一方の信頼性が良
いにとどまり、両信頼性がよいものはない。また比較例
６．７は、ＰＣＴ信頼性およびヒートサイクル信頼性が
ともに良いが、ケースが必要となるために先に記述した
ように、大量生産には向かず、手間とコストがかがる。
し、比較例１〜５は、せいぜい何れが一方の信頼性が良
いにとどまり、両信頼性がよいものはない。また比較例
６．７は、ＰＣＴ信頼性およびヒートサイクル信頼性が
ともに良いが、ケースが必要となるために先に記述した
ように、大量生産には向かず、手間とコストがかがる。
この結果から、この発明にかかる半導体パッケージは、
ＰＣＴ信頼性およびヒートサイクル信頼性がともに高く
、しかも生産性が良くコストが低いものであることがわ
かる。
ＰＣＴ信頼性およびヒートサイクル信頼性がともに高く
、しかも生産性が良くコストが低いものであることがわ
かる。
この発明にかかる半導体搭載用基板および半導体パンケ
ージは、前記実施例に限定されない。
ージは、前記実施例に限定されない。
以上に説明してきたように、この発明にががる半導体搭
載用基板は、表面に半導体素子搭載部および導体回路が
設けられ、この導体回路に接続されたリードビンが裏面
から表面に突出している基板が、前記半導体素子搭載部
および半導体素子とボンディングワイヤで接続するため
の導体回路の一部を残して、成形により樹脂中に埋没さ
れていることを特徴とし、また半導体パッケージは、前
記半導体搭載用基板に半導体を搭載し、導体回路とボン
ディングワイヤで接続した後、蓋と前記樹脂を接着する
ことにより、半導体素子およびボンディングワイヤ周囲
に密閉された中空部を設けることを特徴としているため
、ＰＣＴ信頬性およびヒートサイクル信鎖性がともに高
く、しかも生産性が良くコストの低いものとなっている
。
載用基板は、表面に半導体素子搭載部および導体回路が
設けられ、この導体回路に接続されたリードビンが裏面
から表面に突出している基板が、前記半導体素子搭載部
および半導体素子とボンディングワイヤで接続するため
の導体回路の一部を残して、成形により樹脂中に埋没さ
れていることを特徴とし、また半導体パッケージは、前
記半導体搭載用基板に半導体を搭載し、導体回路とボン
ディングワイヤで接続した後、蓋と前記樹脂を接着する
ことにより、半導体素子およびボンディングワイヤ周囲
に密閉された中空部を設けることを特徴としているため
、ＰＣＴ信頬性およびヒートサイクル信鎖性がともに高
く、しかも生産性が良くコストの低いものとなっている
。
第１図はこの発明にかかる半導体パンケージの一実施例
をあられす断面図、第２図は別の実施例をあられす断面
図、第３図および第４図は従来の半導体パッケージをあ
られす断面図、第５図ないし第９図は最近開発された半
導体パンケージをあられす断面図である。 １・・・基板、２・・・半導体素子、３・・・ボンディ
ングワイヤ、４・・・導体回路、５・・・絶縁層、６・
・・リードピン、７・・・樹脂、７ａ・・・接着剤、１
３・・・半導体素子およびボンディングワイヤの周囲（
中空部）、１５・・・蓋、１５ａ・・・金属性の蓋、１
６・・・シール用金具
をあられす断面図、第２図は別の実施例をあられす断面
図、第３図および第４図は従来の半導体パッケージをあ
られす断面図、第５図ないし第９図は最近開発された半
導体パンケージをあられす断面図である。 １・・・基板、２・・・半導体素子、３・・・ボンディ
ングワイヤ、４・・・導体回路、５・・・絶縁層、６・
・・リードピン、７・・・樹脂、７ａ・・・接着剤、１
３・・・半導体素子およびボンディングワイヤの周囲（
中空部）、１５・・・蓋、１５ａ・・・金属性の蓋、１
６・・・シール用金具
Claims (4)
- （１）表面に半導体素子搭載部および導体回路が設けら
れ、この導体回路に接続されたリードピンが裏面から表
面に突出している基板が、前記半導体素子搭載部および
半導体素子とボンディングワイヤで接続するための導体
回路の一部を残して、成形により樹脂中に埋没されてい
ることを特徴とする半導体搭載用基板。 - （２）表面に半導体素子搭載部および導体回路が設けら
れ、この導体回路に接続されたリードピンが裏面から表
面に突出している基板が、前記半導体素子搭載部および
半導体素子とボンディングワイヤで接続するための導体
回路の一部を残して、成形により樹脂中に埋没してなる
半導体搭載用基板に半導体素子を搭載し、導体回路とボ
ンディングワイヤで接続した後、蓋をして半導体素子お
よびボンディングワイヤ周囲の空間を密閉したことを特
徴とする半導体パッケージ。 - （３）蓋が金属製であることを特徴とする特許請求の範
囲第２項記載の半導体パッケージ。 - （４）基板が埋没成形される際に、金属製のシール用金
具を半導体素子搭載部の周囲に、前記金具が露出するよ
うにして一体成形し、前記金具と金属製の蓋をハーメチ
ックシールしたことを特徴とする特許請求の範囲第２項
または第３項記載の半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12761187A JPS63291440A (ja) | 1987-05-25 | 1987-05-25 | 半導体搭載用基板および半導体パッケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12761187A JPS63291440A (ja) | 1987-05-25 | 1987-05-25 | 半導体搭載用基板および半導体パッケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63291440A true JPS63291440A (ja) | 1988-11-29 |
Family
ID=14964368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12761187A Pending JPS63291440A (ja) | 1987-05-25 | 1987-05-25 | 半導体搭載用基板および半導体パッケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63291440A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014522102A (ja) * | 2011-07-29 | 2014-08-28 | エプコス アクチエンゲゼルシャフト | 半導体チップのハウジングおよびハウジングを有する半導体チップ |
-
1987
- 1987-05-25 JP JP12761187A patent/JPS63291440A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014522102A (ja) * | 2011-07-29 | 2014-08-28 | エプコス アクチエンゲゼルシャフト | 半導体チップのハウジングおよびハウジングを有する半導体チップ |
| US9177880B2 (en) | 2011-07-29 | 2015-11-03 | Epcos Ag | Housing for a semiconductor chip and semiconductor chip with a housing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3591839A (en) | Micro-electronic circuit with novel hermetic sealing structure and method of manufacture | |
| US4897508A (en) | Metal electronic package | |
| US4303934A (en) | Molded lead frame dual in line package including a hybrid circuit | |
| US6576993B2 (en) | Packages formed by attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip | |
| US5106784A (en) | Method of making a post molded cavity package with internal dam bar for integrated circuit | |
| US4477828A (en) | Microcircuit package and sealing method | |
| KR950021434A (ko) | 반도체 장치와 그 제조방법 | |
| US3714370A (en) | Plastic package assembly for electronic circuit and process for producing the package | |
| US8519519B2 (en) | Semiconductor device having die pads isolated from interconnect portion and method of assembling same | |
| US20040061206A1 (en) | Discrete package having insulated ceramic heat sink | |
| US5136367A (en) | Low cost erasable programmable read only memory package | |
| US5192681A (en) | Low cost erasable programmable read only memory package | |
| JPS6077446A (ja) | 封止半導体装置 | |
| EP0401017B1 (en) | Method of producing a post molded cavity package with internal dam bar for integrated circuit | |
| JPS63291440A (ja) | 半導体搭載用基板および半導体パッケ−ジ | |
| JP2908330B2 (ja) | リードフレーム，半導体装置及び半導体装置の製造方法 | |
| JPS59207646A (ja) | 半導体装置およびリ−ドフレ−ム | |
| JPS63291439A (ja) | 半導体搭載用基板および半導体パッケ−ジ | |
| KR0168841B1 (ko) | 금속전자 패키지 및 그 제조공정 | |
| JPS6119154A (ja) | 樹脂封止型半導体装置 | |
| JP2633557B2 (ja) | 樹脂封止型集積回路装置 | |
| JPH0415942A (ja) | 半導体装置 | |
| JPS63205934A (ja) | 半導体パツケ−ジ | |
| JP2710207B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63207157A (ja) | 半導体パツケ−ジ |