JPS63205934A - 半導体パツケ−ジ - Google Patents

半導体パツケ−ジ

Info

Publication number
JPS63205934A
JPS63205934A JP62038331A JP3833187A JPS63205934A JP S63205934 A JPS63205934 A JP S63205934A JP 62038331 A JP62038331 A JP 62038331A JP 3833187 A JP3833187 A JP 3833187A JP S63205934 A JPS63205934 A JP S63205934A
Authority
JP
Japan
Prior art keywords
case
bonding wire
semiconductor package
semiconductor element
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62038331A
Other languages
English (en)
Inventor
Masaya Tsujimoto
雅哉 辻本
Taro Fukui
太郎 福井
Shinji Hashimoto
眞治 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP62038331A priority Critical patent/JPS63205934A/ja
Publication of JPS63205934A publication Critical patent/JPS63205934A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、いわゆるI)GA(ビングリッドアレイ)
パッケージと呼ばれている半導体パッケージに関する。
〔背景技術〕
ICチップの大型化や多ビン化に対応した新しい半導体
パフケージとして、PGA型パッケージが実用化されて
いる。これまで、このPGA型パッケージは、セラミッ
クで気密封止したものが主流を占めており、エポキシ樹
脂を使用したトランスファ成形のDIR(デュアルイン
ラインパッケージ)と比べて高価であった。しかし、ゲ
ートアレイやマイクロプロセッサ、CPU等を民生用や
産業機器用に供給するためには、DTPと同等以上の信
頬性をもち、かつ、低価格のPGA型パッケージが必要
であった。
このような事情から、プリント配線板加工を応用したプ
ラスチックPGA型の半導体パッケージが種々開発され
てきている。
これまでのところ、プラスチックPGA型の半導体パッ
ケージとしては、第3図や第4図に示したものが主流を
占めていた。第3図に示したプラスチックPGA型の半
導体パッケージは、基板1表面に半導体素子2を搭載し
、この半導体素子2と基板1表面に形成された導体回路
4とをボンディングワイヤ3で電気的に接続して、これ
ら半導体素子2とボンディングワイヤ3とを樹脂7で封
止したものである。第4図に示したプラスチックPGA
型の半導体パッケージは、樹脂で封止する代わりに金属
製のキャップ8で覆い、基板1と金属製のキャンプ8と
の接触面のみを樹脂7で接着するようにしたものである
。両図中、5は絶縁層、6は導体回路4と接続されたリ
ードピンであるしかしながら、これらのプラスチックP
GA型の半導体パッケージは、低価格であるものの、第
3図のものでは基板1と樹脂7との接着界面から、第4
図のものでは金属製キャンプ8と樹脂7との接着界面か
らそれぞれ水が侵入しやすいため、耐湿性が低く、PC
T(プレッシャクン力テスト)に対する信頬性が極めて
悪かった。
そこで、最近、第6図にみるように、基板1の表面およ
び端面を樹脂7で覆い、さらに、その樹脂7に金属製の
ケース10を被せた半導体パッケージが開発された。他
方、発明者らも、第5図にみるように、金属製キャップ
8の周囲を樹脂7で封止したプラスデックPGA型の半
導体パッケージを開発した。図中、9は樹脂7が流出し
ないようにするための枠である。
これら半導体パッケージは、接着界面における水分の侵
入距離が長くされているため、接着界面からの水分の侵
入が抑えられているが、基板1の裏面などから基板内を
通って侵入する水分に対しては無力であった。
その後、発明者らは、第7図にみるように、基板1が金
属製ケース10に充填された樹脂7に埋没されている半
導体パッケージを開発した。図中、11はケース10の
底と半導体素子2およびボンディングワイヤ3とを離間
するための突出部である。この半導体パッケージは、他
の半導体パフケージと比べて、PCT信頼性が飛躍的に
向上していた。しかし、熱ストレスに対して弱く、チッ
プ割れ、ワイヤ切れ、バンシベーション割れを引き起こ
し易くて1、ヒートサイクル試験での信頼性では第4図
または第5図に示したものよりも劣っていた。
〔発明の目的〕
以上の事情に鑑みて、この発明は、PCT信頓性および
ヒートサイクル信輔性が高い半導体パッケージを提供す
ることを目的としている。
〔発明の開示〕
前記目的を達成するため、この発明は、表面に半導体素
子および導体回路が設けられこれらが互いにボンディン
グワイヤで接続されているとともに前記導体回路に接続
されたリードピンが裏面から表面に突出している基板と
、一面が開口された金属製のケースとを備え、前記基板
が、リードピン端部をケース外に出すようにして前記ケ
ース内に臨んでいて、前記半導体素子およびボンデイン
  ゛グワイヤの周囲を中空のまま残した4J[で前記
ケース内に充填された樹脂中に埋没されている半導体パ
ッケージをその要旨とする。
以下に、この発明を、その一実施例をあられす図面を参
照しながら詳しく説明する。
第1図は、この発明にかかる半導体パッケージの一実施
例をあられしている。図にみるように、この半導体パッ
ケージは、基板lと金属製のケース10とを備えている
。基板1は、その表面に、半導体素子2が搭載されてい
るとともに導体回路4が形成されている。半導体素子2
と導体回路4とは、ボンディングワイヤ3によって電気
的に接続されている。導体回路4は、ボンディングワイ
ヤ3との接続部分を除いて絶縁層5で覆われている。基
板lには、リードピン6が差し込まれ、そのリードピン
6が裏面から表面に突出している。
このリードピン6は、導体回路4と接続されていて、ボ
ンディングワイヤ3を介して半導体素子2と電気的につ
ながれている。
ケース10は、その一面が開口されていて、図ではあら
れされていないが、全体として四角い箱形となっている
。このケース10内には、基板1がリードピン6端部を
ケース10外に出すようにして臨んでいる。それととも
に、このケース10内には、液状封止樹脂7が充填され
ていて、基板1は、この液状封止樹脂7中に半導体素子
2およびボンディングワイヤ3の周囲13を中空のまま
残した状態で埋没されている。ケース10の底内面には
、半導体素子2およびボンディングワイヤ3周囲の中空
部13を取り囲むように突出部14が形成されている。
この突出部14の先端が絶縁層5に突き当たっていて、
これにより、ケースIOの底と基板1表面の半導体素子
2およびボンディングワイヤ3とを離間し、半導体素子
2およびボンディングワイヤ3をケース10の底に接触
させないようにしているとともに、液状封止樹脂7が中
空部13内に入り込まないようにしている。
図中、7aは、ケース10内に液状封止樹脂7を入れる
前に、ケース10と基Fi、lとを仮止めするための接
着剤である。この接着剤7aは、図では厚みを持たせて
あられしているが、実際はもっと薄膜状になっている。
以上にみてきたように、この半導体パッケージは、基板
1が液状封止樹脂7中に半導体素子2およびボンディン
グワイヤ3の周囲13を中空のまま残した状態で埋没さ
れている。すなわち、基板1は、半導体素子2およびボ
ンディングワイヤ3の周囲13を除いて、表面、端面、
裏面とも全面が液状封止樹脂7で覆われている。そのた
め、基板1の裏面などから基板1を通って水分が侵入す
ることがない。さらに、液状封止樹脂7の外側に金属製
のケース10が被せられているので、液状封止樹脂7を
通って侵入する水分についても、ケース10によって防
ぐことができる。このように、この半導体パッケージは
、水分の侵入経路が極めて少な(なるように構成されて
いるため、耐湿性が良く、PCT信頼性が極めて高いも
のになっている。
しかも、この半導体パッケージは、半導体素子2および
ボンディングワイヤ3の周囲13が中空とされている。
そのため、つぎの点で優れている。つまり、半導体素子
2およびボンディングワイヤ3を液状封止樹脂7で直接
封じ込むと、液状封止樹脂7と半導体素子2またはボン
ディングワイヤ3との膨張係数の差により、ワイヤ切れ
、チップ割れ、パッシベーション割れを引き起こすが、
この発明にかかる半導体パッケージのように、半導体素
子2およびボンディングワイヤ3の周囲13が中空とさ
れていると、半導体素子2およびボンディングワイヤ3
に熱ストレスがかかることがないので、チップ割れ、ワ
イヤ切れ、パッシベーション割れが起こり難く、ヒート
サイクル試験での信頼性が良いものとなる。
また、この半導体パッケージを得るにあたっては、ケー
ス10内に基板1を配置しておき、ケース10内の空間
に液状封止樹脂7を流し込んだ後、その樹脂7を硬化さ
せるようにすればよいので、DIPをつくる時のように
高価な4型を必要とせず、安価に作成できる。
第2図は、別の実施例をあられしている。第2図に示し
た半導体パッケージは、突出部14を形成する代わりに
、スペーサ15をケース1oの底と基板1 (基板l上
の絶縁層5)との間に介在させたものである。このよう
にして、ケース10の底と基板1表面の半導体素子2お
よびボンディングワイヤ3とを離間し、半導体素子2お
よびボンディングワイヤ3をケースloの底に接触させ
ないようにするとともに、液状封止樹脂7が中空部13
内に入り込まないようにしてもよい。
この発明に使用さ。れる金属製のケースは、鉄。
アルミニウム、銅など、形状が保持でき、適度の強度が
あるものであれば、いかなる材質のものであってもよい
。とくに、水蒸気の透過性が全くないものが望ましい。
しかも、防錆や絶縁の観点から、表面を酸化処理または
塗装など、絶縁処理したものが好ましい。
突出部やスペーサは、半導体素子およびボンディングワ
イヤをケースの底に接触させないようにするとともに半
導体素子およびボンディングワイヤの周囲に一定の空間
を設けるという目的を達成するものであれ−ば、いかな
る形状(たとえば、四角い枠状やリング状)、材質のも
のであってもよい。ただし、前記各実施例のように、基
板側には薄い絶縁層のすぐ下に導体回路がある場合があ
るので、材質として不導体を用いたり、表面を絶縁処理
したものを用いたりすることが好ましい。また、形状に
関しては、水の侵入経路となる界面をできるだけ少なく
するため、突出部は基板との接触面積、スペーサは金属
製ケースと基板との両方の接触面積ができるだけ小さく
なるような形状が好ましい。ただし、接触面積を小さく
すると、液状封止樹脂が硬化する前に半導体素子および
ボンディングワイヤの周囲の中空部内へ流れ込み易くな
るので、この流れ込みを防ぐようにする必要がある。こ
の流れ込みを防ぐ方法としては、金属製ケース内に液状
封止樹脂を流し込む前に、前記各実施例のごとく、突出
部と基板とを、または、スペーサと基板および金属製ケ
ースとを接着剤7aで仮止めしておく方法が効果的であ
る。この接着剤7aとしては、ケース内に入れられる液
状封止樹脂を用いることが好ましい。半導体素子および
ボンディングワイヤの周囲の中空部には、湿気はもちろ
ん活性ガス等が存在しないことが好ましいので、前記仮
止めは、乾燥空気雰囲気下、さらには、減圧下または不
活性ガス雰囲気下で行うのが好ましい。より好ましくは
、不活性ガス雰囲気下で減圧して行うのが好ましい。後
者の場合の減圧は、液状封止樹脂を硬化させる時の熱に
よって中空部内の気体が膨張しすぎないようにするため
のモノであるので、強く減圧する必要はない。ただし、
減圧した場合は、その後しだいに外気を吸って常圧に戻
るので、できるだけ早く液状封止樹脂による封止まです
ませて、常圧に戻るまでの間、不活性ガス雰囲気下に置
くようにすることが好ましい。なお、接着剤による仮止
めは、液状封止樹脂が半導体素子およびボンディングワ
イヤの周囲の中空部内へ流れ込まなければ、行われなく
てもよい。
この発明で使用される樹脂は、1液性、2液性、その他
いかなる封止用の樹脂であってもよい。
上記実施例にかかる半導体パ・7ケージの信頼性をみる
ため、PCT試験およびヒートサイクル試験を行った。
比較のために、第3図ないし第7図にみる半導体パッケ
ージについても、PCT試験およびヒートサイクル試験
を行った。
各半導体パッケージについて、第1表に示した条件以外
は、以下に示す条件とした。
半導体素子、C−MO3素子 基板;64ピンのプラスチックPGA基板樹脂;2液性
封止樹脂 。
A液の配合 エポキシ樹脂       50.0wt%(東部化成
01製YD−128) 充填材          48.0wt%(電気化学
工業■製FS−74) カップリング剤        1.5wt%(日本ユ
ニカー−製A−187) 顔料            Q、5wt%(三菱化成
0菊製MA−100) B液の配合 硬化剤          97.0wt%(日立化成
工業9m製HN−5500)硬化促進剤       
  3.0wt%(半片化学薬品0鴫製 試薬ルベアックDMP−30) A液とB液との混合比(A/B) =20/9サンプル
数;n=50 PCT試験条件;2気圧、121″C PCT信頼性評価方法; 累積不良率が50%となる時間 ヒートサイクル試験条件; 気相。
−65’C30分才室温5分キ150°c30分ヒート
サイクル信頼性評価方法; 累積不良率が50%となるサイクル数 上記条件により行ったPCT試験およびヒートサイクル
試験の結果を第2表に示す。
第 21表 第2表にみるように、実施例1〜5は、PCT信転性お
よびヒートサイクル信頼性がともに良い。これに対し、
比較例1〜5は、せいぜいいずれか一方の信頼性が良い
にとどまり、両信顧性が良いものはない。この結果から
、この発明にかかる半導体パッケージは、PCT信頓性
およびヒートサイクル信頼性がともに高いものであるこ
とがわかる。
この発明にかかる半導体パッケージは、前記実施例に限
定されない。半導体素子およびボンディングワイヤの周
囲が中空となっていれば、突出部やスペーサは設けられ
ていなくてもよい。
〔発明の効果〕
以上に説明してきたように、この発明にかかる半導体パ
ッケージは、表面に半導体素子および導体回路が設けら
れこれらが互いにボンディングワイヤで接続されている
とともに前記導体回路に接続されたり−ドピンが裏面か
ら表面に突出している基板と、一面が開口された金属製
のケースとを備え、前記基板が、リードピン端部をケー
ス外に出すようにして前記ケース内に臨んでいて、前記
半導体素子およびボンディングワイヤの周囲を中空のま
ま残した状態で前記ケース内に充填された樹脂中に埋没
されていることを特徴としているため、PC,T信頼性
およびヒートサイクル信頼性がともに高いものとなって
いる。
【図面の簡単な説明】
第1図はこの発明にかかる半導体パッケージの一実施例
をあられす断面図、第2図は別の実施例をあられす断面
図、第3図および第4図は従来の半導体パッケージをあ
られす断面図、第5図ないし第7図は最近開発された半
導体パッケージをあられす断面図である。 1・・・基板 2・・・半導体素子 3・・・ボンディ
ングワイヤ 4・・・導体回路 5・・・絶縁層 6・
・・リードピン 7・・・樹脂 10・・・金属製のケ
ース 13・・・半導体素子およびボンディングワイヤ
の周囲(中空部) 14・・・突出部 15・・・スペ
ーサ代理人 弁理士  松 本 武 音 名1図 第2図 第 3 図 訂4図 m5  図 第6図

Claims (4)

    【特許請求の範囲】
  1. (1)表面に半導体素子および導体回路が設けられこれ
    らが互いにボンディングワイヤで接続されているととも
    に前記導体回路に接続されたリードピンが裏面から表面
    に突出している基板と、一面が開口された金属製のケー
    スとを備え、前記基板が、リードピン端部をケース外に
    出すようにして前記ケース内に臨んでいて、前記半導体
    素子およびボンディングワイヤの周囲を中空のまま残し
    た状態で前記ケース内に充填された樹脂中に埋没されて
    いる半導体パッケージ。
  2. (2)ケースが表面処理されている特許請求の範囲第1
    項記載の半導体パッケージ。
  3. (3)ケースの底内面には半導体素子およびボンディン
    グワイヤ周囲の中空部を取り囲むように突出部が形成さ
    れ、この突出部によりケースの底と半導体素子およびボ
    ンディングワイヤとが離間されているとともに樹脂が前
    記中空部に入り込まないようにされている特許請求の範
    囲第1項または第2項記載の半導体パッケージ。
  4. (4)ケースの底と基板との間に半導体素子およびボン
    ディングワイヤ周囲の中空部を取り囲むようにスペーサ
    が介在し、このスペーサによりケースの底と半導体素子
    およびボンディングワイヤとが離間されているとともに
    樹脂が前記中空部に入り込まないようにされている特許
    請求の範囲第1項または第2項記載の半導体パッケージ
JP62038331A 1987-02-21 1987-02-21 半導体パツケ−ジ Pending JPS63205934A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62038331A JPS63205934A (ja) 1987-02-21 1987-02-21 半導体パツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62038331A JPS63205934A (ja) 1987-02-21 1987-02-21 半導体パツケ−ジ

Publications (1)

Publication Number Publication Date
JPS63205934A true JPS63205934A (ja) 1988-08-25

Family

ID=12522295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62038331A Pending JPS63205934A (ja) 1987-02-21 1987-02-21 半導体パツケ−ジ

Country Status (1)

Country Link
JP (1) JPS63205934A (ja)

Similar Documents

Publication Publication Date Title
US6208519B1 (en) Thermally enhanced semiconductor package
US5097317A (en) Resin-sealed semiconductor device
EP0421005B1 (en) Process of assembling an electronic package
US6777268B2 (en) Method of fabricating tape attachment chip-on-board assemblies
US5106784A (en) Method of making a post molded cavity package with internal dam bar for integrated circuit
US5539253A (en) Resin-sealed semiconductor device
JPH0831988A (ja) テープキャリアパッケージの封止構造
JPS59191353A (ja) 多層配線構造を有する電子装置
US9721859B2 (en) Semi-hermetic semiconductor package
JPS6077446A (ja) 封止半導体装置
KR0183009B1 (ko) 직접회로용 내부 댐바를 갖고 있는 포스트 성형 캐비티 패키지 및 이의 제조 방법
JPS63205934A (ja) 半導体パツケ−ジ
JPS63207157A (ja) 半導体パツケ−ジ
KR100766498B1 (ko) 반도체 패키지 및 그 제조방법
US5930604A (en) Encapsulation method for fine-pitch chip-on-board
JPS62210651A (ja) 樹脂封止型半導体装置
JPS5998540A (ja) 半導体装置
JPH05183072A (ja) 半導体装置
JPS63291440A (ja) 半導体搭載用基板および半導体パッケ−ジ
KR0168841B1 (ko) 금속전자 패키지 및 그 제조공정
KR940011380B1 (ko) 반도체 리드 프레임
JPS63126238A (ja) 半導体パツケ−ジの製法
JPS5837694B2 (ja) 半導体装置
JPH0779149B2 (ja) 樹脂封止型半導体装置
KR100648043B1 (ko) 반도체 패키지