JPS63207157A - 半導体パツケ−ジ - Google Patents

半導体パツケ−ジ

Info

Publication number
JPS63207157A
JPS63207157A JP62041705A JP4170587A JPS63207157A JP S63207157 A JPS63207157 A JP S63207157A JP 62041705 A JP62041705 A JP 62041705A JP 4170587 A JP4170587 A JP 4170587A JP S63207157 A JPS63207157 A JP S63207157A
Authority
JP
Japan
Prior art keywords
case
semiconductor element
opening
resin
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62041705A
Other languages
English (en)
Inventor
Masaya Tsujimoto
雅哉 辻本
Taro Fukui
太郎 福井
Shinji Hashimoto
眞治 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP62041705A priority Critical patent/JPS63207157A/ja
Publication of JPS63207157A publication Critical patent/JPS63207157A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、いわゆるPGA (ビングリッドアレイ)
パッケージと呼ばれている半導体パフ/l−−ジに関す
る。
〔背景技術〕
ICチップの大型化や多ビン化に対応した新しい半導体
パッケージとして、PGA型パッケージが実用化されて
いる。これまで、このPGA型パッケージは、セラミッ
クで気密封止したものが主流を占めており、エポキシ樹
脂を使用したトランスファ成形のDIP(デュアルイン
ラインパッケージ)と比べて高価であった。しかし、ゲ
ートアレイやマイクロプロセッサ、CPU等を民生用や
産業機器用に供給するためには、DIPと同等以上の信
頼性をもち、かつ、低価格のPGA型パッケージが必要
であった。
このような事情から、プリント配線板加工を応用したプ
ラスチックPGA型の半導体パッケージが種々開発され
てきている。
これまでのところ、プラスチックPGA型の半導体パッ
ケージとしては、第5図や第6図に示したものが主流を
占めていた。第5図に示したプラスチックPGA型の半
導体パンケージは、基板1表面に半導体素子2を搭載し
、この半導体素子2と基板1表面に形成された導体回路
4とをボンディングワイヤ3で電気的に接続して、これ
ら半導体素子2とボンディングワイヤ3とを樹脂7で封
止したものである。第6図に示したプラスチックPGA
型の半導体パンケージは、樹脂で封止する代わりに金属
製のキャンプ8で覆い、基板1と金属製のキャップ8と
の接触面のみを樹脂7で接着するようにしたものである
。両図中、5は絶縁層、6は導体回路4と接続されたリ
ードピンであるしかしながら、これらのプラスチックP
GA型の半導体パッケージは、低価格であるものの、第
5図のものでは基板工と樹脂7との接着界面から、第6
図のものでは金属製キャップ8と樹脂7との接着界面か
らそれぞれ水が侵入しやすいため、耐湿性が低く、PC
T (プレソシャクソ力テスト)に対する信頼性が極め
て悪かった。
そこで、最近、第8図にみるように、基板1の表面およ
び端面を樹脂7で覆い、さらに、その樹脂7に金属製の
ケース10を被せた半導体パッケージが開発された。他
方、発明者らも、第7図にみるように、金属製キャップ
8の周囲を樹脂7で封止したプラスチックPGA型の半
導体パッケージを開発した。図中、9は樹脂7が流出し
ないようにするための枠である。
これら半導体パッケージは、接着界面における水分の侵
入距離が長くされているため、接着界面からの水分の侵
入が抑えられているが、基板1の裏面などから基板内を
通って侵入する水分に対しては無力であった。
その後、発明者らは、第9図にみるように、基板1が金
属製ケース10に充填された樹脂7に埋没されている半
導体パッケージを開発した。図中、11はケース10の
底と半導体素子2およびボンディングワイヤ3とを離間
するための突出部である。この半導体パッケージは、他
の半導体パッケージと比べて、PCT信頼性が飛躍的に
向上していた。しかし、熱ストレスに対して弱く、チッ
プ割れ、ワイヤ切れ、パッシベーション割れを引き起こ
し易くて、ヒートサイクル試験での信頼性では第6図ま
たは第7図に示したものよりも劣っていた。
〔発明の目的〕
以上の事情に鑑みて、この発明は、PCT信頼性および
ヒートサイクル信頼性が高い半導体パッケージを提供す
ることを目的としている。
〔発明の開示〕
前記目的を達成するため、この発明は、表面に半導体素
子および導体回路が設けられこれらが互いにボンディン
グワイヤで接続されているとともに前記導体回路に接続
されたり−ドビンが裏面から表面に突出している基板と
、一面が開口された金属製のケースとを備え、前記基板
が、リードピン端部をケース外に出すようにして前記ケ
ース内に臨んでいて、前記半導体素子およびボンディン
グワイヤの周囲を中空のまま残した状態で前記ケース内
に充項された樹脂中に埋没されている半導体パッケージ
であって、前記金属製のケースには、前記半導体素子お
よびボンディングワイヤ周囲の中空部と樹脂充填部とを
仕切る仕切りが形成されているとともに前記中空部を開
放する開口部が形成されており、その開口部が蓋で閉ざ
され、その蓋がハーメチック封止法によってケースと一
体化されていることを特徴とする半導体パンケージをそ
の要旨とする。
以下に、この発明を、その一実施例をあられす図面を参
照しながら詳しく説明する。
第1図および第2図は、この発明にかかる半導体パッケ
ージの一実施例をあられしている。これらの図にみるよ
うに、この半導体パンケージは、基板1と金属製のケー
ス10とを備えている。基板1は、その表面に、半導体
素子2が搭載されているとともに導体回路4が形成され
ている。半導体素子2と導体回路4とは、ボンディング
ワイヤ3によって電気的に接続されている。導体回路4
は、ボンディングワイヤ3との接続部分を除いて絶縁層
5で覆われている。基板1には、リードピン6が差し込
まれ、そのリードピン6が裏面から表面に突出している
。このリードピン6は、導体回路4と接続されていて、
ボンディングワイヤ3を介して半導体素子2と電気的に
つながれているケース10は、その一面が開口されてい
て、全体として四角い箱形となっている。このケース1
0内には、基板1がリードピン6端部をケース10外に
出すようにして臨んでいる。それとともに、このケース
10内には、液状封止樹脂7が充填されていて、基板1
は、この液状封止樹脂7中に半導体素子2およびボンデ
ィングワイヤ3の周囲13を中空のまま残した状態で埋
没されている。
ケース10には、半導体素子2およびボンディングワイ
ヤ3周囲の中空部13と樹脂充填部15とを仕切る仕切
り10aが形成されているとともに中空部13を開放す
る開口部10bが形成されている。その開口部10bは
、蓋14で閉ざされている。その蓋14は、ケース10
とハーメチック封止法によって一体化されている。これ
により、前記中空部13は、ケース10の仕切り10a
と蓋14とによって、ハーメチック封止(気密封止)さ
れている。この実施例で開口部10bおよび蓋14は、
第2図にみるように、矩形をなしているが、第4図にみ
るように、円形をなしていてもよい。第1図中、7aは
、ケース10内に液状封止樹脂7を入れる前に、ケース
10と基板1とを仮止めするための接着剤である。この
接着剤7aは、図では厚みを持たせてあられしているが
、実際はもっと薄膜状になっている。
この半導体パンケージを得るには、つぎのようにする。
まず、半導体素子2を搭載していない状態でケース10
内に基板1を配置する。この時、基板1とケース10と
を接着剤7aで仮止めしてお(。つぎに、液状封止樹脂
7を樹脂充填部15に充填し、その液状封止樹脂7を硬
化させて、第3図にみる状態とする。この後、半導体素
子2を搭載し、ボンディングワイヤ3の接続を行って、
ケース10に蓋14をハーメチック封止法によって一体
化し、半導体パッケージを得るようにする。なお、半導
体素子2は、液状封止樹脂7を充填する前に基板1に搭
載しておいてもよい。
以上にみてきたように、この半導体パッケージは、基板
1が液状樹脂7中に半導体素子2およびボンディングワ
イヤ3の周囲13を中空のまま残した状態で埋没されて
いる。すなわち、基板1は、半導体素子2およびボンデ
ィングワイヤ3の周囲13を除いて、表面、端面、裏面
ともが液状封止樹脂7で覆われている。そのため、基板
1の裏面などから基板1を通って水分が侵入することが
ない。さらに、液状封止樹脂7の外側に金属製のケース
10が被せられているので、液状封止樹脂7を通って侵
入する水分についても、ケース10によって防くことが
できる。このように、この半導体パッケージは、水分の
侵入経路が極めて少なくなるように構成されているため
、耐湿性が良く、PCT信頼性が極めて高いものになっ
ている。
しかも、この半導体パッケージは、半導体素子2および
ボンディングワイヤ3の周囲13が中空とされている。
そのため、つぎの点で優れている。つまり、半導体素子
2およびボンディングワイヤ3を液状封止樹脂7で直接
封じ込むと、液状封止樹脂7と半導体素子2またはボン
ディングワイヤ3との膨張係数の差により、ワイヤ切れ
、チ・ノブ割れ、パッシベーション割れを引き起こすが
、この発明にかかる半導体パッケージのように、半導体
素子2およびボンディングワイヤ3の周囲13が中空と
されていると、半導体素子2およびボンディングワイヤ
3に熱ストレスがかかることがないので、チップ割れ、
ワイヤ切れ、パッシベーション割れが起こり難く、ヒー
トサイクル試験での信頼性が良いものとなる。
また、この半導体パッケージは、これを得るにあたって
、DIPをつくる時のように高価な金型を必要としない
ため、安価に作成できる。
さらに、この半導体パッケージは、金属製のケース10
に開口部10bが形成され、その開口部10bが蓋14
で閉ざされているので、開口部10bおよび蓋14がな
いものと比べてつぎのような効果がある。すなわち、開
口部10bおよび蓋14がないものでは、ケース10内
に充填された液状封止樹脂7を硬化させる際には中空部
13が密閉状態となっている。そのため、液状封止樹脂
7を硬化させると、中空部13が高圧になって、中空部
13内の気体が液状封止樹脂7内に漏れ、硬化樹脂中に
ボイドができてしまうという問題がある。この問題を解
消しようとして、中空部13をあらかじめ減圧しておく
と、液状封止樹脂7が中空部13内に流れ込んでしまう
という問題が発生する。これに対し、この発明にかかる
半導体パッケージは、樹脂硬化時にはケース10から蓋
14を外しておけば、中空部13を開放状態とすること
ができるので、上記のような問題が起こらず、信頼性の
高いものとなる。しかも、樹脂硬化後に半導体素子2を
搭載することもできるので、半導体素子2に樹脂硬化時
の熱の影響を与ないようにすることもできる。
この発明に使用される金属製のケースおよび苦は、鉄、
アルミニウム、銅など、形状が保持でき、適度の強度が
あるものであれば、いかなる材質のものであってもよい
。とくに、水蒸気の通過性が全くないものが望ましい。
しかも、防錆や絶縁の観点から、表面を酸化処理または
塗装など、絶縁処理したものが好ましい。
ケースの仕切りは、半導体素子およびボンディングワイ
ヤをケースの底(前記実施例では蓋)に接触させないよ
うにするとともに半導体素子およびボンディングワイヤ
の周囲に一定の空間を設けるという目的を達成するもの
であれば、いかなる形状、材質のものであってもよい。
ただし、前記実施例のように、基板側には薄い絶縁層の
すぐ下に導体回路がある場合があるので、材質を不導体
としたり、表面を絶縁処理したりすることが好ましい。
また、形状に関しては、水の侵入経路となる界面をでき
るだけ少な(するため、基板との接触面積ができるだけ
小さくなるような形状が好ましい。ただし、接触面積を
小さくすると、液状封止樹脂が硬化する前に半導体素子
およびボンディングワイヤの周囲の中空部内へ流れ込み
易くなるので、この流れ込みを防ぐようにする必要があ
る。この流れ込みを防ぐ方法としては、金属製ケース内
に液状封止樹脂を流し込む前に、前記実施例のごとく、
仕切りと基板とを接着剤7aで仮止めしておく方法が効
果的である。この接着剤7aとしては、ケース内に入れ
られる液状封止樹脂を用いることが好ましい。なお、接
着剤による仮止めは、液状封止樹脂が半導体素子および
ボンディングワイヤ周囲の中空部内へ流れ込まなければ
、行われな(でもよい。
ケースと蓋とを一体化するためのパーメツチック封止方
法は、抵抗溶接法、ハンダ封止法、冷間溶接法など、気
体が通過できないようにすることができれば、いかなる
方法で行ってもよい。半導体素子およびボンディングワ
イヤの周囲の中空部には、湿気はもちろん活性ガス等が
存在しないことが好ましいので、前記ケースと蓋との一
体化は、乾燥空気雰囲気下、さらには、不活性ガス雰囲
気下で行うのが好ましい。
この発明で使用される樹脂は、1液性、2液性、その他
いかなる封止用の樹脂であってもよい。
上記実施例にかかる半導体パッケージの信頼性をみるた
め、PCT試験およびヒートサイクル試験を行った。比
較のために、第5図ないし第9図にみる半導体パッケー
ジについても、PCT試験およびヒートサイクル試験を
行った。
各半導体パッケージについて、第1表に示した条件以外
は、以下に示す条件とした。
半導体素子、C−MO3素子 基板;64ピンのプラスチックPGA基板ハーメチック
封止法; 高融点ハンダによるハンダ封止法 樹脂;2液性封止樹脂 A液の配合 エポキシ樹脂       50.0wt%(東部化成
@製YD−128) 充虜材          48.0讐t%(電気化学
工業01製FS−74) カップリング剤        1.5wt%(日本ユ
ニカー(株製A−187) 顔料            0.5wt%(三菱化成
0菊製MA−100) B液の配合 硬化剤          97.0匈t%(日立化成
工業(株製HN−5500)硬化促進剤       
  3.0御t%(半井化学薬品@製 試薬ルベアックDMP−30) A液とB液との混合比(八/B) =20/9サンプル
数; n=50 PCT試験条件;2気圧、121℃ PCT信頼性評価方法; 累積不良率が50%となる時間 ヒートサイクル試験条件; 気相。
=65°C30分コ室温5分=150℃30分ヒートサ
イクル信頼性評価方法; 累積不良率が50%となるサイクル数 上記条件により行ったPCT試験およびヒートサイクル
試験の結果を第2表に示す。
第  2  表 第2表にみるように、実施例1〜5は、PCT信頼性お
よびヒートサイクル信頼性がともに良い。これに対し、
比較例1〜5は、せいぜいいずれか一方の信頼性が良い
にとどまり、両信頼性が良いものはない。この結果から
、この発明にかかる半導体パッケージは、PCT信頼性
およびヒートサイクル信頼性がともに高いものであるこ
とがわかる。
この発明にかかる半導体パッケージは、前記実施例に限
定されない。
〔発明の効果〕
以上に説明してきたように、この発明にかかる半導体パ
ッケージは、表面に半導体素子および導体回路が設けら
れこれらが互いにボンディングワイヤで接続されている
とともに前記導体回路に接続されたリードピンが裏面か
ら表面に突出している基板と、一面が開口された金属製
のケースとを備え、前記基板が、リードピン端部をケー
ス外に出すようにして前記ケース内に臨んでいて、前記
半導体素子およびポンディングワイヤの周囲を中空のま
ま残した状態で前記ケース内に充填された樹脂中に埋没
されている半導体パンケージであって、前記金属製のケ
ースには、前記半導体素子およびボンディングワイヤ周
囲の中空部と樹脂充填部とを仕切る仕切りが形成されて
いるとともに前記中空部を開放する開口部が形成されて
おり、その開口部が蓋で閉ざされ、その蓋がハーメチッ
ク封止法によってケースと一体化されていることを特徴
としているため、PCT信頼性およびヒートサイクル信
頼性がともに高いものとなっている。
【図面の簡単な説明】 第1図はこの発明にかかる半導体パンケージの一実施例
をあられす断面図、第2図はその平面図、第3図は前記
実施例の製造段階で樹脂硬化直後の状態をあられす断面
図、第4図は別の実施例の平面図、第5図および第6図
は従来の半導体パンケージをあられす断面図、第7図な
いし第9図は最近開発された半導体パッケージをあられ
す断面図である。 1・・・基板 2・・・半導体素子 3・・・ボンディ
ングワイヤ 4・・・導体回路 5・・・絶縁N 6・
・・リードピン 7・・・樹脂 10・・・金属製のケ
ース tOa・・・仕切り lob・・・開口部 13
・・・半導体素子およびボンディングワイヤの周囲(中
空部)14・・−蓋 代理人 弁理士  松 本 武 彦 第1図 第2図        第4図 笛5 口 第6図 第7 図 第8図 第9図

Claims (2)

    【特許請求の範囲】
  1. (1)表面に半導体素子および導体回路が設けられこれ
    らが互いにボンディングワイヤで接続されているととも
    に前記導体回路に接続されたリードピンが裏面から表面
    に突出している基板と、一面が開口された金属製のケー
    スとを備え、前記基板が、リードピン端部をケース外に
    出すようにして前記ケース内に臨んでいて、前記半導体
    素子およびボンディングワイヤの周囲を中空のまま残し
    た状態で前記ケース内に充填された樹脂中に埋没されて
    いる半導体パッケージであって、前記金属製のケースに
    は、前記半導体素子およびボンディングワイヤ周囲の中
    空部と樹脂充填部とを仕切る仕切りが形成されていると
    ともに前記中空部を開放する開口部が形成されており、
    その開口部が蓋で閉ざされ、その蓋がハーメチック封止
    法によってケースと一体化されていることを特徴とする
    半導体パッケージ。
  2. (2)ケースが表面処理されている特許請求の範囲第1
    項記載の半導体パッケージ。
JP62041705A 1987-02-24 1987-02-24 半導体パツケ−ジ Pending JPS63207157A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62041705A JPS63207157A (ja) 1987-02-24 1987-02-24 半導体パツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62041705A JPS63207157A (ja) 1987-02-24 1987-02-24 半導体パツケ−ジ

Publications (1)

Publication Number Publication Date
JPS63207157A true JPS63207157A (ja) 1988-08-26

Family

ID=12615841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62041705A Pending JPS63207157A (ja) 1987-02-24 1987-02-24 半導体パツケ−ジ

Country Status (1)

Country Link
JP (1) JPS63207157A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574314A (en) * 1994-07-28 1996-11-12 Mitsubishi Denki Kabushiki Kaisha Packaged semiconductor device including shielded inner walls

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574314A (en) * 1994-07-28 1996-11-12 Mitsubishi Denki Kabushiki Kaisha Packaged semiconductor device including shielded inner walls

Similar Documents

Publication Publication Date Title
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
US4303934A (en) Molded lead frame dual in line package including a hybrid circuit
US7586183B2 (en) Multilevel semiconductor module and method for fabricating the same
US5471011A (en) Homogeneous thermoplastic semi-conductor chip carrier package
US5106784A (en) Method of making a post molded cavity package with internal dam bar for integrated circuit
TWI469309B (zh) 積體電路封裝系統
US4874722A (en) Process of packaging a semiconductor device with reduced stress forces
US20060231950A1 (en) Semiconductor package accomplishing fan-out structure through wire bonding
KR950021434A (ko) 반도체 장치와 그 제조방법
KR20080013864A (ko) 하나의 집적 회로를 다른 집적 회로 상에 적층하기 위한구조
JP2710213B2 (ja) 回路パッケージおよびその形成方法
KR101070814B1 (ko) 반도체패키지 및 그 제조방법
JPH08204059A (ja) 半導体素子収納用パッケージ
US5539253A (en) Resin-sealed semiconductor device
JP3797021B2 (ja) 電力用半導体装置
JPS63207157A (ja) 半導体パツケ−ジ
EP0401017B1 (en) Method of producing a post molded cavity package with internal dam bar for integrated circuit
JPS6077446A (ja) 封止半導体装置
JPS63205934A (ja) 半導体パツケ−ジ
JPH09237869A (ja) 樹脂封止型パワーモジュール装置及びその製造方法
US4974052A (en) Plastic packaged semiconductor device
JPH08279571A (ja) 半導体装置
JPH09321181A (ja) 半導体装置およびその製造方法
JPS5837694B2 (ja) 半導体装置
KR100648043B1 (ko) 반도체 패키지