JP2014506391A - 太陽電池、及び太陽電池の製造方法 - Google Patents

太陽電池、及び太陽電池の製造方法 Download PDF

Info

Publication number
JP2014506391A
JP2014506391A JP2013529244A JP2013529244A JP2014506391A JP 2014506391 A JP2014506391 A JP 2014506391A JP 2013529244 A JP2013529244 A JP 2013529244A JP 2013529244 A JP2013529244 A JP 2013529244A JP 2014506391 A JP2014506391 A JP 2014506391A
Authority
JP
Japan
Prior art keywords
ratio
layer
solar cell
group
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013529244A
Other languages
English (en)
Inventor
康弘 會田
スザンヌ ジーベントリット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2013529244A priority Critical patent/JP2014506391A/ja
Publication of JP2014506391A publication Critical patent/JP2014506391A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H01L31/0322—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312 comprising only AIBIIICVI chalcopyrite compounds, e.g. Cu In Se2, Cu Ga Se2, Cu In Ga Se2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/065—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the graded gap type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0749—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type including a AIBIIICVI compound, e.g. CdS/CulnSe2 [CIS] heterojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本発明に係る太陽電池は、膜厚方向にＸ／（Ｉｎ＋Ｘ）比の勾配を持ち、ｐ形半導体層の最表面のＸ／（Ｉｎ＋Ｘ）比Ａと膜中最小Ｘ／（Ｉｎ＋Ｘ）比である深さにおけるＸ／（Ｉｎ＋Ｘ）比Ｂのそれぞれの値の比Ｃが式（１）および式（２）で表されるＩｂ族元素、Ｉｎ、元素ＸおよびＶＩｂ族元素を含むｐ型半導体層を光吸収層として備える。
Ｃ＝Ａ／Ｂ （１）
１.１＜Ｃ＜１．８ （２）
【選択図】図２

Description

本発明は、太陽電池、及び太陽電池の製造方法に関する。
普及が進んできているバルク結晶シリコン太陽電池に替わって、薄膜半導体層を光吸収層として用いる太陽電池の開発が進んでいる。中でも、Ｉｂ族とＩＩＩｂ族とＶＩｂ族とを含む化合物半導体層を吸収層とする薄膜太陽電池は、高いエネルギー変換効率を示し、光劣化の影響も少ないことから、次世代の太陽電池として期待されている。具体的には、Ｃｕ、Ｉｎ、ＳｅからなるＣｕＩｎＳｅ２（以下ＣＩＳｅと呼ぶ）もしくはＩＩＩｂ族であるＩｎの一部をＧａで置換したＣｕ（Ｉｎ，Ｇａ）Ｓｅ２（以下ＣＩＧＳｅと呼ぶ）を光吸収層とする薄膜太陽電池において、高い変換効率が得られている。とくに三段階法と呼ばれる蒸着法を用いることで高い変換効率が得られるとされている（下記非特許文献１参照。）。
特許第３２４９４０７号公報
Ｐｒｏｇ．Ｐｈｏｔｏｖｏｌｔ：Ｒｅｓ．Ａｐｐｌ．（２００８），１６：２３５−２３９ Ｓｏｌａｒ Ｅｎｅｒｇｙ Ｍａｔｅｒｉａｌｓ ａｎｄ Ｓｏｌａｒ ｃｅｌｌｓ ４１／４２（１９９６）２３１−２４６
一般的なｐｎ接合型の太陽電池においては、光吸収層のバンドギャップエネルギー（以下Ｅｇと呼ぶ）を大きくすると太陽電池の開放電圧が大きくなる。一方Ｅｇを小さくすると、太陽電池特性における短絡電流密度が大きくなる。この関係はトレードオフであり、単一ｐｎ接合太陽電池においてはＥｇが１．４ｅＶから１．５ｅＶが理想的であるとされている。例えば、Ｃｕ（Ｉｎ，Ｘ）（Ｓ，Ｓｅ）２（ＸはＩｎ以外のＩＩＩｂ族元素から選ばれる一種の元素）においてはＸ／（Ｉｎ＋Ｘ）比またはＳ／（Ｓｅ＋Ｓ）比を変えることで光吸収層のＥｇを制御することができる。さらに膜厚深さ方向のＸ／（Ｉｎ+Ｘ）比の傾斜の程度が太陽電池特性と大きな相関をもつとの報告がある。
例えば、特許文献１では、Ｃｕ−Ｇａ合金とＩｎ金属ターゲットを用い、それぞれの膜を積層し、その後セレン雰囲気下で熱処理を行いＣＩＧＳｅ膜を形成している。またＣｕ−Ｇａ合金ターゲットのＧａ含有量を調整することで、膜表面（バッファ層側）から膜底面（裏面電極側）に向けてＧａ濃度を上げることで開放電圧の増加ができるとしている。しかし、前述の通り、通常光吸収層のバンドギャップエネルギーＥｇを大きくすると開放電圧が大きくなることは公知の技術であり、さらに短絡電流密度はＥｇの増加による吸収端の短波長化に伴い減少してしまう。この傾斜組成により開放電圧は向上するものの、短絡電流密度は減少しているものと考えられ、変換効率も横ばいまたは減少してしまう。
非特許文献２においては、裏面電極方向へバンドギャップエネルギーＥｇを増加させるシングルグレーデッドバンドギャップ構造に加えて、ＣＩＧＳｅ膜の光入射側のバッファ層との界面付近にＧａ濃度の高い層を形成することにより、ｐｎ接合界面でのバンドギャップを拡大し、開放電圧を向上させるダブルグレーデッドバンドギャップを形成している。ダブルグレーデッドバンドギャップによれば、より高い変換効率を達成できる。ｐ型半導体層のもつＥｇはＧａ／（Ｉｎ＋Ｇａ）によって決まり、Ｇａ量が大きいほどＥｇは大きくなる。このＥｇの変化は伝導帯底部のエネルギー準位の変化によるものである。つまり、表面のＧａ／（Ｉｎ＋Ｇａ）を増すと膜表面部分の伝導帯底部のエネルギー準位が増加する。このような構造をとることで、空乏層内における光生成キャリアの再結合を低減することができ、その結果開放電圧の向上が可能であるとされている。
上記のようにシングルグレーデッドもしくはダブルグレーデッドバンドギャップ構造を用いることで、変換効率の向上を図ることができるとされている。しかし、三段階法においては、ＧａとＩｎの付着係数の違い、または膜中における拡散係数の違い、により自然にプロファイルは形成されるものの、高温下で成膜するため成膜中のＧａおよびＩｎの相互拡散は避けられず、Ｇａ／（Ｉｎ＋Ｇａ）プロファイルを再現よく形成することは困難である。また、適切なプロファイル形状自体は明確になっていない。
本発明では、上記従来技術の有する課題に鑑みてなされたものであり、良好な太陽電池特性を得るために、光吸収層であるｐ型半導体膜において適切な深さ方向のＸ／（Ｉｎ＋Ｘ）プロファイル（ＸはＩｎ以外のＩＩＩｂ族元素から選ばれる一種の元素）を持つ太陽電池、およびそれを得る方法を提案する。すなわち、本発明は、光吸収層であるp型半導体層において短絡電流値の低下無しに開放電圧の向上を得るために、適切な深さ方向のＸ／（Ｉｎ＋Ｘ）プロファイル（ＸはＩｎ以外のＩＩＩｂ族元素から選ばれる一種の元素）を持つ太陽電池を提供することを目的とする。
上記目的を達成するために、本発明に係る太陽電池は、膜厚方向にＸ／（Ｉｎ＋Ｘ）比の勾配を持ち、ｐ形半導体層の最表面のＸ／（Ｉｎ＋Ｘ）比Ａと膜中最小Ｘ／（Ｉｎ＋Ｘ）比である深さにおけるＸ／（Ｉｎ＋Ｘ）比Ｂのそれぞれの値の比Ｃが式（１）および式（２）で表される、Ｉｂ族元素、元素ＸおよびＶＩｂ族元素を含むｐ型半導体層を光吸収層として備える。
Ｃ＝Ａ／Ｂ （１）
１．１＜Ｃ＜１．８ （２）
式（１）において、Ａはｐ型半導体層最表面（ｎ型層に最も近い側）におけるＸ／（Ｉｎ＋Ｘ）比、Ｂはｐ型半導体層の深さ方向組成分布を分析した際に最もＸ／（Ｉｎ＋Ｘ）比が低い深さにおけるＸ／（Ｉｎ＋Ｘ）比である。上記本発明では、Ｉｂ族元素、元素Ｘ、およびＶＩｂ族元素がそれぞれＣｕ，Ｇａ及びＳｅである場合、比Ｃ＝Ａ／Ｂが１．４０〜１．８０であることが好ましい。
上記本発明によれば、従来のｐ型半導体層を備える太陽電池に比べて、空乏層内での光生成キャリアの再結合の発生をより抑えることができ、なおかつＥｇの増加により通常発生する短絡電流密度の減少を伴うことなしに、開放電圧を効果的に増加させることが可能となる。
上記本発明では、ｐ型半導体層に含まれるＩｎ以外のＩＩＩｂ族から選ばれる一種の元素ＸがＧａであることが好ましい。これにより、ＣｕＩｎＧａＳｅ２、ＣｕＩｎＧａＳ２などから構成されるｐ型半導体層を形成することが可能となる。元素ＸにＧａを用いることで、バンドギャップエネルギーＥｇを太陽電池光吸収層として最適な約１．０ｅＶから約２．４ｅＶの間にすることができる。
上記本発明では、ｐ型半導体層に含まれるＩｂ族元素がＣｕであることが好ましい。これにより、ＣｕＩｎＧａＳｅ２、ＣｕＩｎＧａＳ２などから構成されるｐ型半導体層を形成することが可能となる。
上記本発明では、ｐ型半導体形成工程において、ＩｎおよびＩｎ以外のＩＩＩｂ族元素から選ばれる一種の元素Ｘ、およびＶＩ族元素の蒸着からなる第一の成膜工程、Ｉｂ族元素およびＶＩ族元素の蒸着からなる第二の成膜工程、ＩｎおよびＩｎ以外のＩＩＩｂ族元素から選ばれる一種の元素Ｘの蒸着からなる第三の成膜工程、によりｐ型半導体を形成することが好ましい。さらに第三の工程におけるＩｎおよび元素Ｘのフラックス量の比Ｐ３＝ＰＸ３／ＰＩｎ３が第一の工程におけるフラックス比Ｐ１＝ＰＸ１／ＰＩｎ１より大きいことが好ましい。
上記本発明において、第一の工程と第三の工程におけるＩｎおよび元素Ｘそれぞれのフラックス比Ｐ１＝ＰＸ１／ＰＩｎ１およびＰ３＝ＰＸ３／ＰＩｎ３、それぞれの比であるＰ３／Ｐ１の値が１．１〜１．８であることが好ましい。さらにこの範囲のなかで、より値が大きい方が効果は顕著となる。上記本発明では、Ｉｂ族元素、元素Ｘ、およびＶＩｂ族元素がそれぞれＣｕ，Ｇａ及びＳｅである場合、比Ｐ３＝ＰＸ３／ＰＩｎ３が１．３５〜１．８０であることが好ましい。
上記本発明では、ｐ型半導体形成工程において蒸着源として用いられるＩｎ以外のＩＩＩｂ族元素から選ばれる一種の元素ＸがＧａであることが好ましい。これにより本発明の効果が顕著となる。
上記本発明では、ｐ型半導体形成工程において蒸着源として用いられるＩｂ族元素がＣｕであることが好ましい。Ｃｕを用いることで成膜中にＣｕＳｅ、ＣｕＳに代表される液相が膜表面に生成し、結晶成長を促す。それにより膜中に存在する欠陥準位が減少し、吸収層内での光生成キャリアの再結合確率が低減し、変換効率が向上する。
上記本発明では、ｐ型半導体形成工程において、Ｃｕに加えてＩｎ以外のＩＩＩｂ族元素のいずれか一種を含む第一のターゲットおよびＩｎを含む第二のターゲットを用いてスパッタリングを行い前躯体層を積層する工程と、前記前躯体をＶＩｂ族元素を含む雰囲気下で加熱する熱処理工程を備える方法を用いても良い。
上記本発明では、Ｘ／（Ｉｎ＋Ｘ）比が深さ方向で最小になる位置が表面から０．１μｍから１．０μｍの間にあることが好ましい。太陽電池のｐｎ接合の空乏層は通常この深さの範囲に位置するため、上記の範囲内にＸの最小濃度点を形成し、なおかつ表面における元素Ｘの量を増すことで空乏層内でのキャリア再結合を低減することができ、結果として変換効率の向上を図ることができる。
本発明によれば、従来の太陽電池に比べて短絡電流の劣化なしに開放電圧を増加させることができる太陽電池、及び太陽電池の製造方法を提供することができる。
図１は、本発明の一実施形態に係る太陽電池の概略断面図である。 図２は、本発明の一実施形態に係るＣｕ（Ｉｎ，Ｇａ）（Ｓ，Ｓｅ）２太陽電池太陽電池における光吸収層のＧａ／（Ｉｎ+Ｇａ）の深さ方向組成比プロファイルの概略図である。点Ａは光吸収層再表面のＧａ／（Ｉｎ+Ｇａ）比、点Ｂは光吸収層中で最もＧａ／（Ｉｎ+Ｇａ）比が小さくなっている深さを表している。
以下、図面を参照しながら、本発明の好適な一実施形態について詳細に説明する。なお、図面において、同一又は同等の要素については同一の符号を付す。また、上下左右の位置関係は図面に示す通りである。また、説明が重複する場合にはその説明を省略する。
（太陽電池）
図１に示すように、本実施形態に係る太陽電池２は、ソーダライムガラス４（青板ガラス）と、ソーダライムガラス４上に形成された裏面電極層６と、裏面電極層６上に形成されたｐ型光吸収層８と、ｐ型光吸収層８上に形成されたｎ型バッファ層１０と、ｎ型バッファ層１０上に形成された半絶縁層１２と、半絶縁層１２上に形成された窓層１４（透明導電層）と、窓層１４上に形成された上部電極１６（取り出し電極）と、を備える薄膜型太陽電池である。
ｐ型光吸収層８は、Ｃｕ、Ａｇ又はＡｕ等のＩｂ族元素、Ｉｎに加え、Ｉｎ以外のＩＩＩｂ族元素から選ばれる一種の元素Ｘ、さらにＯ、Ｓ、Ｓｅ又はＴｅ等のＶＩｂ族元素から構成されるｐ型化合物半導体層である。
ｐ型光吸収層８は図２に示すようなＸ／（Ｉｎ＋Ｘ）比の濃度勾配を膜厚方向に持ち、ｐ型光吸収層表面（ｎ型バッファ層１０側）のＸ／（Ｉｎ＋Ｘ）組成比Ａと、膜中でもっともＸ／（Ｉｎ＋Ｘ）比が小さい深さにおけるＸ／（Ｉｎ＋Ｘ）組成比Ｂ、それぞれの比であるＣ＝Ａ／Ｂの値が１．１〜１．８である。これにより空乏層内での光生成キャリアの再結合を効果的に低減することができ、結果として開放電圧を増加させることが可能となる。Ｉｂ族元素、元素Ｘ、およびＶＩｂ族元素がそれぞれＣｕ，Ｇａ及びＳｅである場合、比Ｃ＝Ａ／Ｂが１．４０〜１．８０であることが好ましい。
仮にＣの値が１．１より小さい場合、光生成キャリアは空乏層内において再結合しやすくなり、開放電圧は低下してしまう。
仮にＣの値が１．８より大きい場合、ｐｎ接合界面付近のｐ型光吸収層８における元素Ｘの濃度が高くなり、結晶性が低下することにより、ｐｎ接合界面付近に再結合中心となる欠陥準位が形成され、接合界面において光生成キャリアが再結合しやすくなり、開放電圧が低下してしまう。
本実施形態では、ｐ型光吸収層８におけるＩｎ以外のＩＩＩｂ族元素から選ばれる一種の元素ＸがＧａであることが好ましい。これによりバンドギャップエネルギーＥｇを太陽電池光吸収層として最適な約１．０ｅＶから約２．４ｅＶの間にすることができる。これにより本発明の効果が顕著となる。
本実施形態では、ｐ型光吸収層８におけるＩｂ族元素はＣｕであることが好ましい。またその組成はｐ型光吸収層におけるＣｕ含有量は２１原子％から２４．９原子％であることが好ましい。これにより本発明の効果が顕著となる。
仮にＣｕ含有量が２１原子％より小さい場合、正孔濃度が極めて低くなりｐ型光吸収層８はｐ型半導体として機能しなくなってしまう。もしくはｎ型半導体の特性を示すようになり、太陽電池素子として機能しなくなってしまう。
仮にＣｕ含有量が２４．９原子％より大きい場合、ｐ型光吸収層８は単一相ではなく他の相、例えばＣｕ２Ｓｅ、ＣｕＳｅ、Ｃｕ２Ｓ、ＣｕＳなどに代表される導電性の高い異相を含む膜となる。導電性の高い相を含んだｐ型半導体層８を持つ太陽電池素子は、抵抗が極めて低くなり裏面電極とｎ型層および窓層が導電性の高い相を含むｐ型半導体層８を介し短絡し、太陽電池として機能しなくなってしまう。
本実施形態では、ｐ型光吸収層８におけるＶＩｂ族元素はＳｅまたはＳから選ばれる少なくとも一種であることが好ましい。これにより本発明の効果が顕著となる。
本実施形態では、ｐ型光吸収層８においてＸ／（Ｉｎ＋Ｘ）比が深さ方向で最小になる位置が表面から０．１μｍから１．０μｍの間にあることが好ましい。太陽電池素子におけるｐｎ接合の空乏層はこの範囲に位置するため、上記の範囲内の深さにＸ／（Ｉｎ＋Ｘ）比が最も低くなる点を形成し、なおかつ表面における元素Ｘの量を増すことで空乏層内でのキャリア再結合を低減することができ、結果として変換効率の向上を図ることができる。
（太陽電池の製造方法）
本実施形態では、まず、ソーダライムガラス４上に裏面電極層６を形成する。裏面電極層６は、通常、Ｍｏから構成される金属層である。裏面電極層６の形成方法としては、例えばＭｏターゲットのスパッタリング等が挙げられる。
本実施形態では、ソーダライムガラス４上に裏面電極層６を形成した後、蒸着法にてｐ型光吸収層８を裏面電極層６上に形成する。
ｐ型光吸収層８の形成工程はＩｎおよびＩｎ以外のＩＩＩｂ族元素から選ばれる一種の元素ＸおよびＶＩｂ族元素を同時蒸着する第一の工程、Ｃｕ、Ａｇ又はＡｕ等のＩｂ族元素、およびＶＩｂ族元素を同時蒸着する第二の工程、ＩｎおよびＩｎ以外のＩＩＩｂ族元素から選ばれる一種の元素ＸおよびＶＩ族元素を同時蒸着する第三の工程を含むことが好ましい。とくに第三の工程におけるＩｎおよび元素Ｘのフラックス量の比Ｐ３＝ＰＸ３／ＰＩｎ３が第一の工程におけるＩｎおよび元素Ｘのフラックス量の比Ｐ１＝ＰＸ１／ＰＩｎ１より大きいことが好ましい。
第三の工程におけるＩｎおよび元素Ｘのフラックス量の比Ｐ３＝ＰＸ３／ＰＩｎ３が第一の工程におけるフラックス比Ｐ１＝ＰＸ１／ＰＩｎ１それぞれの比Ｐ３／Ｐ１が１．１〜１．８の範囲にあることがより好ましい。さらにこの範囲のなかで、より値が大きい方が効果は顕著となる。Ｉｂ族元素、元素Ｘ、およびＶＩｂ族元素がそれぞれＣｕ，Ｇａ及びＳｅである場合、比Ｐ３＝ＰＸ３／ＰＩｎ３が１．３５〜１．８０であることが好ましい。
蒸着法により、ｐ型光吸収層８を形成する工程では蒸着源の一つであるＩｎ以外のＩＩＩｂ族元素から選ばれる一種の元素ＸにＧａを用いることが好ましい。これによりバンドギャップエネルギーＥｇを太陽電池光吸収層として最適な約１．０ｅＶから約２．４ｅＶの間にすることができる。
蒸着法により、ｐ型光吸収層８を形成する工程では、基板の温度を２００〜５５０℃とすることが好ましく、４００〜５５０℃とすることがより好ましい。なお、なお、「基板」とは蒸着法における被蒸着体であり、ｐ型光吸収層８を形成する工程における基板とは、ソーダライムガラス４及び裏面電極層６に相当する。
基板の温度が低過ぎる場合、ｐ型光吸収層８が裏面電極層６から剥がれ易い傾向がある。また低温のため結晶成長しにくくなり、それにより膜中に欠陥準位が生じ、吸収層内での再結合が起こりやすくなるとともに、光生成キャリアの輸送特性が低下し、変換効率が低下してしまう。一方、基板の温度が高過ぎる場合、ソーダライムガラス４、裏面電極層６又はｐ型半導体層８が軟化して変形し易い傾向がある。これらの傾向は、基板の温度を上記の範囲内とすることにより抑制できる。
ｐ型光吸収層８の製造工程はＣｕに加えてＩｎ以外のＩＩＩｂ族元素から選ばれる一種の元素Ｘを含む第一のターゲットおよびＩｎを含む第二のターゲットを用いてスパッタリングを行い前躯体層を積層する工程と、前記前躯体をＶＩｂ族元素を含む雰囲気下で加熱する熱処理工程を備える工程を用いてもよい。この方法を用いると、大面積に比較的容易に均一な膜厚、組成の膜を形成できる。
上記第一のターゲットに含まれる元素ＸはＧａとすることが好ましい。元素ＸをＧａとすることでバンドギャップエネルギーＥｇを太陽電池光吸収層として最適な約１．０ｅＶから約２．４ｅＶの間にすることができる。
上記熱処理工程の際の温度は２００〜５５０℃とすることが好ましく、４００〜５５０℃とすることがより好ましい。
基板の温度が低過ぎる場合、低温のため前駆体層の相互拡散が促進されず、不均一な膜組成となるとともに、低温のため結晶成長しにくくなる。それにより膜中に欠陥が生じ、吸収層内での再結合が起こりやすくなるとともに光生成キャリアの輸送特性が低下し、変換効率が低下してしまう。一方、基板の温度が高過ぎる場合、ソーダライムガラス４、裏面電極層６又はｐ型半導体層８が軟化して変形し易い傾向がある。これらの傾向は、熱処理時の基板の温度を上記の範囲内とすることにより抑制できる。
ｐ型光吸収層８の形成後、ｐ型光吸収層８上にｎ型バッファ層１０を形成する。ｎ型バッファ層１０としては、例えば、ＣｄＳ層、Ｚｎ（Ｓ，Ｏ，ＯＨ）層、ＺｎＭｇＯ層又はＺｎ（Ｏｘ，Ｓ１−ｘ）層（ｘは１未満の正の実数）等が挙げられる。ＣｄＳ層及びＺｎ（Ｓ，Ｏ，ＯＨ）層は、溶液成長法（Ｃｈｅｍｉｃａｌ Ｂａｔｈ Ｄｅｐｏｓｉｔｉｏｎ）により形成することができる。ＺｎＭｇＯ層は、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等の化学蒸着法又はスパッタリングにより形成することができる。Ｚｎ（Ｏｘ，Ｓ１−ｘ）層はＡＬＤ法（Ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）等により形成することができる。
ｎ型バッファ層１０の形成後、ｎ型バッファ層１０上に半絶縁層１２を形成し、半絶縁層１２上に窓層１４を形成し、窓層１４上に上部電極１６を形成する。
半絶縁層１２としては、例えば、ＺｎＯ層、ＺｎＭｇＯ層等が挙げられる。
窓層１４はＺｎＯ：Ａｌ、ＺｎＯ：Ｂ、ＺｎＯ：Ｇａ、ＩＴＯ等が挙げられる。
半絶縁層１２および窓層１４はＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等の化学蒸着法又はスパッタリングにより形成することができる。
上部電極１６は例えばＡｌ又はＮｉ等の金属から構成される。上部電極１６は抵抗加熱蒸着、電子ビーム蒸着またはスパッタリングにより形成することができる。これにより、薄膜型太陽電池２が得られる。なお、窓層１４上に反射防止層を形成してもよい。反射防止層としては、たとえばＭｇＦ２、ＴｉＯ２、ＳｉＯ２等が挙げられる。窓層１４は抵抗加熱蒸着または電子ビーム蒸着、スパッタリング法などにより形成することができる。
以上、本発明の好適な一実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではない。例えばｐ型光吸収層８をスパッタリング法、印刷法、電析法、気相セレン化法、固相セレン化法またはそれらを組み合わせた方法により形成してもよい。上記実施形態に係る太陽電池２を製造することができる。
以下、実施例及び比較例に基づいて本発明をより具体的に説明するが、本発明は以下の実施例に限定されるものではない。
（実施例１）
縦１０ｃｍ×横１０ｃｍ×厚さ１ｍｍの青板ガラスを洗浄乾燥した後、Ｍｏ単体から構成される膜状の裏面電極をスパッタリングにより青板ガラス上に形成した。裏面電極の膜厚は１μｍとした。
引き続き、ｐ型半導体成膜を三段階法によりＰｈｙｓｉｃａｌ Ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ（物理蒸着法、以下ＰＶＤ法と呼ぶ）装置にて行った。三段階法とは一段階目にＩｎ、Ｇａ、Ｓｅの蒸着、二段階目にＣｕ、Ｓｅの蒸着、三段階目にＩｎ、Ｇａ、Ｓｅの蒸着を行う方法である。成膜開始前に予め、所望する各元素のフラックスが得られるよう蒸着源となるＫセルの温度設定を行い、温度とフラックスの関係を測定しておく。これにより成膜中にフラックスを適宜所望の値に設定することができる。
一段階目用フラックスは下記のとおりとした。
Ｉｎ： ５．０ｘ１０−７ｔｏｒｒ
Ｇａ： ５．０ｘ１０−８ｔｏｒｒ
Ｓｅ： ５．０ｘ１０−６ｔｏｒｒ
二段階目用フラックスは下記のとおりとした。
Ｃｕ： １．０ｘ１０−７ｔｏｒｒ
Ｓｅ： ５．０ｘ１０−６ｔｏｒｒ
三段階目用フラックスは下記のとおりとした。
Ｉｎ： ５．０ｘ１０−７ｔｏｒｒ
Ｇａ： ９．０ｘ１０−８ｔｏｒｒ
Ｓｅ： ５．０ｘ１０−６ｔｏｒｒ
青板ガラス上に形成された裏面電極をＰＶＤ装置のチャンバー内に設置し、チャンバー内を脱気した。真空装置内の到達圧力は１．０×１０−８ｔｏｒｒとした。
なお、実施例１において、「基板」とは、各蒸着工程における被蒸着体を意味する。
第一段階では、基板を３００℃まで加熱し、Ｉｎ、Ｇａ及びＳｅの各Ｋセルのシャッターを開き、Ｉｎ、Ｇａ及びＳｅを基板上に蒸着させた。この蒸着により基板上に約１μｍの厚さの層が形成された時点で、Ｉｎ及びＧａの各Ｋセルのシャッターを閉じ、Ｉｎ及びＧａの蒸着を終了した。Ｓｅは引き続き供給を続けた。第一段階終了後、前述の第三段階目用のフラックスに到達するようにＩｎおよびＧａのＫセルの温度を変更した。
第二段階では、基板を５２０℃まで加熱した後に、ＣｕのＫセルのシャッターを開き、Ｓｅと共にＣｕを基板上に蒸着させた。なお第二段階及び後述する第三段階では、基板を加熱するための電力を一定とし、電力に対する温度値のフィードバックは行わなかった。また、第二段階では、放射温度計により基板の表面温度をモニタし、基板の温度上昇が止まり、温度の低下が始まったことが確認でき次第、ＣｕのＫセルのシャッターを閉じて、Ｃｕの蒸着を終了した。Ｓｅは引き続き供給を続けた。第二段階の蒸着を終了した時点では、第一段階の蒸着を終了した時点に比べて、基板上に形成された層の厚さを約０．８μｍ増加させた。
第三段階では、再びＩｎ及びＧａの各Ｋセルのシャッターを開き、第一段階と同様に、Ｉｎ、Ｇａ及びＳｅを基板上に蒸着させた。基板上に形成された層の厚さを、第三段階の蒸着を開始した時点から約０．２μｍ増加させた時点で、Ｉｎ、Ｇａの各Ｋセルのシャッターを閉じて、第三段階の蒸着を終了した。その後基板を３００度まで冷却した後、ＳｅのＫセルのシャッターを閉じて、ｐ型半導体層の成膜を終了した。
ｐ型半導体層のＧａ／（Ｉｎ＋Ｇａ）膜厚方向深さプロファイルをオージェ電子分光法（Ａｕｇｅｒ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＡＥＳ）法により測定、分析を行った。ｐ形半導体層の最表面のＧａ／（Ｉｎ＋Ｇａ）比Ａと膜中最小Ｇａ／（Ｉｎ＋Ｇａ）比である深さにおけるＧａ／（Ｉｎ＋Ｇａ）比Ｂのそれぞれの値の比Ｃは１．２８８であった。
ｐ型半導体層の形成後、５０ｎｍの厚さのｎ型ＣｄＳバッファ層をｐ型半導体層上に化学溶液成長（Ｃｈｅｍｉｃａｌ Ｂａｔｈ Ｄｅｐｏｓｉｔｉｏｎ：ＣＢＤ）法により形成した。
ｎ型バッファ層の形成後、５０ｎｍの厚さのｉ−ＺｎＯ層（半絶縁層）をｎ型バッファ層上に形成した。引き続き１μｍの厚さのＺｎＯ：Ａｌ層（窓層）をｉ−ＺｎＯ層上に形成した。
Ａｌから構成され、１μｍの厚さの集電電極（上部電極）を、ＺｎＯ：Ａｌ層上に形成した。ｉ−ＺｎＯ層、ＺｎＯ：Ａｌ層及び集電電極は、それぞれスパッタリングにより形成した。これにより、実施例１の薄膜型太陽電池を得た。
（実施例２〜５、比較例１、２）
ｐ型半導体層成膜工程において、第三段階目用フラックスを表１に示す値に設定した。
以上の事項以外は実施例１と同様の方法により実施例２〜５、比較例１および比較例２の各太陽電池を作製した。
それぞれのｐ型半導体層のＧａ／（Ｉｎ＋Ｇａ）膜厚方向深さプロファイルをオージェ電子分光法（Ａｕｇｅｒ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＡＥＳ）法により測定、分析を行った。ｐ形半導体層の最表面のＧａ／（Ｉｎ＋Ｇａ）比Ａと膜中最小Ｇａ／（Ｉｎ＋Ｇａ）比である深さにおけるＧａ／（Ｉｎ＋Ｇａ）比Ｂのそれぞれの値の比Ｃ＝Ａ／Ｂの値を表１に示す。
Figure 2014506391
（実施例６）
実施例１と同様の方法で、裏面電極を形成した。
引き続き、ｐ型半導体成膜を三段階法によりＰｈｙｓｉｃａｌ Ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ（物理蒸着法、以下ＰＶＤ法と呼ぶ）装置にて行った。三段階法とは一段階目にＩｎ、Ｇａ、Ｓの蒸着、二段階目にＣｕ、Ｓの蒸着、三段階目にＩｎ、Ｇａ、Ｓの蒸着を行う方法である。成膜開始前に予め、所望する各元素のフラックスが得られるよう蒸着源となるＫセルの温度設定を行い、温度とフラックスの関係を測定しておく。これにより成膜中にフラックスを適宜所望の値に設定することができる。
一段階目用フラックスは下記のとおりとした。
Ｉｎ： ５．０ｘ１０−７ｔｏｒｒ
Ｇａ： ８．０ｘ１０−８ｔｏｒｒ
Ｓ： ５．０ｘ１０−６ｔｏｒｒ
二段階目用フラックスは下記のとおりとした。
Ｃｕ： １．０ｘ１０−７ｔｏｒｒ
Ｓ： ５．０ｘ１０−６ｔｏｒｒ
三段階目用フラックスは下記のとおりとした。
Ｉｎ： ５．０ｘ１０−７ｔｏｒｒ
Ｇａ： ８．９ｘ１０−８ｔｏｒｒ
Ｓ： ５．０ｘ１０−６ｔｏｒｒ
青板ガラス上に形成された裏面電極をＰＶＤ装置のチャンバー内に設置し、チャンバー内を脱気した。真空装置内の到達圧力は１．０×１０−８ｔｏｒｒとした。
なお、実施例６において、「基板」とは、各蒸着工程における被蒸着体を意味する。
第一段階では、基板を３００℃まで加熱し、Ｉｎ、Ｇａ及びＳの各Ｋセルのシャッターを開き、Ｉｎ、Ｇａ及びＳを基板上に蒸着させた。この蒸着により基板上に約１μｍの厚さの層が形成された時点で、Ｉｎ及びＧａの各Ｋセルのシャッターを閉じ、Ｉｎ及びＧａの蒸着を終了した。Ｓは引き続き供給を続けた。第一段階終了後、前述の第三段階目用のフラックスに到達するようにＩｎおよびＧａＫセルの温度を変更した。
第二段階では、基板を５２０℃まで加熱した後に、ＣｕのＫセルのシャッターを開き、Ｓと共にＣｕを基板上に蒸着させた。なお第二段階及び後述する第三段階では、基板を加熱するための電力を一定とし、電力に対する温度値のフィードバックは行わなかった。また、第二段階では、放射温度計により基板の表面温度をモニタし、基板の温度上昇が止まり、温度の低下が始まったことが確認でき次第、ＣｕのＫセルのシャッターを閉じて、Ｃｕの蒸着を終了した。Ｓは引き続き供給を続けた。第二段階の蒸着を終了した時点では、第一段階の蒸着を終了した時点に比べて、基板上に形成された層の厚さを約０．８μｍ増加させた。
第三段階では、再びＩｎ及びＧａの各Ｋセルのシャッターを開き、第一段階と同様に、Ｉｎ、Ｇａ及びＳを基板上に蒸着させた。基板上に形成された層の厚さを、第三段階の蒸着を開始した時点から約０．２μｍ増加させた時点で、Ｉｎ、Ｇａの各Ｋセルのシャッターを閉じて、第三段階の蒸着を終了した。その後基板を３００度まで冷却した後、ＳのＫセルのシャッターを閉じて、ｐ型半導体層の成膜を終了した。
ｐ型半導体層のＧａ／（Ｉｎ＋Ｇａ）膜厚方向深さプロファイルをオージェ電子分光法（Ａｕｇｅｒ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＡＥＳ）法により測定、分析を行った。ｐ形半導体層の最表面のＧａ／（Ｉｎ＋Ｇａ）比Ａと膜中最小Ｇａ／（Ｉｎ＋Ｇａ）比である深さにおけるＧａ／（Ｉｎ＋Ｇａ）比Ｂのそれぞれの値の比Ｃは１．１９０であった。
以上の事項以外は実施例１と同様の方法により実施例６の太陽電池を作製した。
（実施例７、８、比較例３、４）
ｐ型半導体層成膜工程において、第三段階目用フラックスを表２に示す値に設定した。
以上の事項以外は実施例６と同様の方法により実施例７および実施例８、比較例３および比較例４の各太陽電池を作製した。
それぞれのｐ型半導体層のＧａ／（Ｉｎ＋Ｇａ）膜厚方向深さプロファイルをオージェ電子分光法（ＡｕｇｅｒＥｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＡＥＳ）法により測定、分析を行った。ｐ形半導体層の最表面のＧａ／（Ｉｎ＋Ｇａ）比Ａと膜中最小Ｇａ／（Ｉｎ＋Ｇａ）比である深さにおけるＧａ／（Ｉｎ＋Ｇａ）比Ｂのそれぞれの値の比Ｃ＝Ａ／Ｂの値を表２に示す。
Figure 2014506391
（実施例９）
実施例１と同様の方法で、裏面電極を形成した。
引き続き、ｐ型半導体成膜を三段階法によりＰｈｙｓｉｃａｌ Ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ（物理蒸着法、以下ＰＶＤと呼ぶ）装置にて行った。三段階法とは一段階目にＩｎ、Ｇａ、Ｓｅの蒸着、二段階目にＡｇ、Ｓｅの蒸着、三段階目にＩｎ、Ｇａ、Ｓｅの蒸着を行う方法である。成膜開始前に予め、所望する各元素のフラックスが得られるよう蒸着源となるＫセルの温度設定を行い、温度とフラックスの関係を測定しておく。これにより成膜中にフラックスを適宜所望の値に設定することができる。
一段階目用フラックスは下記のとおりとした。
Ｉｎ： ５．０ｘ１０−７ｔｏｒｒ
Ｇａ： １．３ｘ１０−７ｔｏｒｒ
Ｓｅ： ５．０ｘ１０−６ｔｏｒｒ
二段階目用フラックスは下記のとおりとした。
Ａｇ： １．０ｘ１０−７ｔｏｒｒ
Ｓｅ： ５．０ｘ１０−６ｔｏｒｒ
三段階目用フラックスは下記のとおりとした。
Ｉｎ： ５．０ｘ１０−７ｔｏｒｒ
Ｇａ： １．５１ｘ１０−８ｔｏｒｒ
Ｓｅ： ５．０ｘ１０−６ｔｏｒｒ
青板ガラス上に形成された裏面電極をＰＶＤ装置のチャンバー内に設置し、チャンバー内を脱気した。真空装置内の到達圧力は１．０×１０−８ｔｏｒｒとした。
なお、実施例９において、「基板」とは、各蒸着工程における被蒸着体を意味する。
第一段階では、基板を３００℃まで加熱し、Ｉｎ、Ｇａ及びＳの各Ｋセルのシャッターを開き、Ｉｎ、Ｇａ及びＳを基板上に蒸着させた。この蒸着により裏面電極上に約１μｍの厚さの層が形成された時点で、Ｉｎ及びＧａの各Ｋセルのシャッターを閉じ、Ｉｎ及びＧａの蒸着を終了した。Ｓは引き続き供給を続けた。第一段階終了後、前述の第三段階目用のフラックスに到達するようにＩｎおよびＧａのＫセルの温度を変更した。
第二段階では、基板を５２０℃まで加熱した後に、ＡｇのＫセルのシャッターを開き、Ｓｅと共にＡｇを基板上に蒸着させた。なお第二段階及び後述する第三段階では、基板を加熱するための電力を一定とし、電力に対する温度値のフィードバックは行わなかった。また、第二段階では、放射温度計により基板の表面温度をモニタし、基板の温度上昇が止まり、温度の低下が始まったことが確認でき次第、ＡｇのＫセルのシャッターを閉じて、Ａｇの蒸着を終了した。Ｓｅは引き続き供給を続けた。第二段階の蒸着を終了した時点では、第一段階の蒸着を終了した時点に比べて、基板上に形成された層の厚さを約０．８μｍ増加させた。
第三段階では、再びＩｎ及びＧａの各Ｋセルのシャッターを開き、第一段階と同様に、Ｉｎ、Ｇａ及びＳｅを基板上に蒸着させた。基板上に形成された層の厚さを、第三段階の蒸着を開始した時点から約０．２μｍ増加させた時点で、Ｉｎ、Ｇａの各Ｋセルのシャッターを閉じて、第三段階の蒸着を終了した。その後基板を３００度まで冷却した後、ＳｅのＫセルのシャッターを閉じて、ｐ型半導体層の成膜を終了した。
ｐ型半導体層のＧａ／（Ｉｎ＋Ｇａ）膜厚方向深さプロファイルをオージェ電子分光法（ＡｕｇｅｒＥｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＡＥＳ）法により測定、分析を行った。ｐ形半導体層の最表面のＧａ／（Ｉｎ＋Ｇａ）比Ａと膜中最小Ｇａ／（Ｉｎ＋Ｇａ）比である深さにおけるＧａ／（Ｉｎ＋Ｇａ）比Ｂのそれぞれの値の比Ｃは１．２１０であった。
以上の事項以外は実施例１と同様の方法により実施例９の太陽電池を作製した。
（実施例１０、１１、比較例５、６）
ｐ型半導体層成膜工程において、第三段階目用フラックスを表３に示す値に設定した。
以上の事項以外は実施例９と同様の方法により実施例１０および実施例１１、比較例３および比較例４の各太陽電池を作製した。
それぞれのｐ型半導体層のＧａ／（Ｉｎ＋Ｇａ）膜厚方向深さプロファイルをオージェ電子分光法（Ａｕｇｅｒ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＡＥＳ）法により測定、分析を行った。ｐ形半導体層の最表面のＧａ／（Ｉｎ＋Ｇａ）比Ａと膜中最小Ｇａ／（Ｉｎ＋Ｇａ）比である深さにおけるＧａ／（Ｉｎ＋Ｇａ）比Ｂのそれぞれの値の比Ｃ＝Ａ／Ｂの値を表３に示す。
Figure 2014506391
（実施例１２）
実施例１と同様の方法で、裏面電極を形成した。
引き続き、ｐ型半導体成膜を三段階法によりＰｈｙｓｉｃａｌ Ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ（物理蒸着法、以下ＰＶＤ法と呼ぶ）装置にて行った。三段階法とは一段階目にＩｎ、Ａｌ、Ｓｅの蒸着、二段階目にＣｕ、Ｓｅの蒸着、三段階目にＩｎ、Ａｌ、Ｓｅの蒸着を行う方法である。成膜開始前に予め、所望する各元素のフラックスが得られるよう蒸着源となるＫセルの温度設定を行い、温度とフラックスの関係を測定しておく。これにより成膜中にフラックスを適宜所望の値に設定することができる。
一段階目用フラックスは下記のとおりとした。
Ｉｎ： ５．０ｘ１０−７ｔｏｒｒ
Ａｌ： ５．０ｘ１０−８ｔｏｒｒ
Ｓｅ： ５．０ｘ１０−６ｔｏｒｒ
二段階目用フラックスは下記のとおりとした。
Ｃｕ： １．０ｘ１０−７ｔｏｒｒ
Ｓｅ： ５．０ｘ１０−６ｔｏｒｒ
三段階目用フラックスは下記のとおりとした。
Ｉｎ： ５．０ｘ１０−７ｔｏｒｒ
Ａｌ： ５．７５ｘ１０−８ｔｏｒｒ
Ｓｅ： ５．０ｘ１０−６ｔｏｒｒ
青板ガラス上に形成された裏面電極をＰＶＤ装置のチャンバー内に設置し、チャンバー内を脱気した。真空装置内の到達圧力は１．０×１０−８ｔｏｒｒとした。
なお、実施例１２において、「基板」とは、各蒸着工程における被蒸着体を意味する。
第一段階では、基板を３００℃まで加熱し、Ｉｎ、Ａｌ及びＳｅの各Ｋセルのシャッターを開き、Ｉｎ、Ａｌ及びＳｅを基板上に蒸着させた。この蒸着により基板上に約１μｍの厚さの層が形成された時点で、Ｉｎ及びＡｌの各Ｋセルのシャッターを閉じ、Ｉｎ及びＡｌの蒸着を終了した。Ｓｅは引き続き供給を続けた。第一段階終了後、前述の第三段階目用のフラックスに到達するようにＩｎおよびＡｌのＫセルの温度を変更した。
第二段階では、基板を５２０℃まで加熱した後に、ＣｕのＫセルのシャッターを開き、Ｓｅと共にＣｕを基板上に蒸着させた。なお第二段階及び後述する第三段階では、基板を加熱するための電力を一定とし、電力に対する温度値のフィードバックは行わなかった。また、第二段階では、放射温度計により基板の表面温度をモニタし、基板の温度上昇が止まり、温度の低下が始まったことが確認でき次第、ＣｕのＫセルのシャッターを閉じて、Ｃｕの蒸着を終了した。Ｓｅは引き続き供給を続けた。第二段階の蒸着を終了した時点では、第一段階の蒸着を終了した時点に比べて、基板上に形成された層の厚さを約０．８μｍ増加させた。
第三段階では、再びＩｎ及びＡｌの各Ｋセルのシャッターを開き、第一段階と同様に、Ｉｎ、Ａｌ及びＳｅを基板上に蒸着させた。裏面電極上に形成された層の厚さを、第三段階の蒸着を開始した時点から約０．２μｍ増加させた時点で、Ｉｎ、Ｇａの各Ｋセルのシャッターを閉じて、第三段階の蒸着を終了した。その後基板を３００度まで冷却した後、ＳｅのＫセルのシャッターを閉じて、ｐ型半導体層の成膜を終了した。
ｐ型半導体層のＡｌ／（Ｉｎ＋Ａｌ）膜厚方向深さプロファイルをオージェ電子分光法（Ａｕｇｅｒ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＡＥＳ）法により測定、分析を行った。ｐ形半導体層の最表面のＡｌ／（Ｉｎ＋Ａｌ）比Ａと膜中最小Ａｌ／（Ｉｎ＋Ａｌ）比である深さにおけるＡｌ／（Ｉｎ＋Ａｌ）比Ｂのそれぞれの値の比Ｃは１．１１０であった。
以上の事項以外は実施例１と同様の方法により実施例１２の太陽電池を作製した。
（実施例１３、１４、比較例７、８）
ｐ型半導体層成膜工程において、第三段階目用フラックスを表３に示す値に設定した。
以上の事項以外は実施例１２と同様の方法により実施例１３および実施例１４、比較例７および比較例８の各太陽電池を作製した。
それぞれのｐ型半導体層のＡｌ／（Ｉｎ＋Ａｌ）膜厚方向深さプロファイルをオージェ電子分光法（Ａｕｇｅｒ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＡＥＳ）法により測定、分析を行った。ｐ形半導体層の最表面のＡｌ／（Ｉｎ＋Ａｌ）比Ａと膜中最小Ａｌ／（Ｉｎ＋Ａｌ）比である深さにおけるＡｌ／（Ｉｎ＋Ａｌ）比Ｂのそれぞれの値の比Ｃ＝Ａ／Ｂの値を表４に示す。
Figure 2014506391
（実施例１５）
実施例１と同様の方法で、裏面電極を形成した。
その後青板ガラス上に形成された裏面電極（基板）をスパッタリング装置に設置し、スパッタリング法により前駆体層形成を行った。
その後アニール炉に基板を設置し、加熱処理をすることによりｐ型半導体層の形成を行った。以下ｐ型半導体層形成の詳細を説明する。
スパッタリング工程において、Ａｒガス（スパッタリングガス）をチャンバー内に供給し続けながら、チャンバー内でＧａの含有率が２５原子％であるＣｕ−Ｇａ合金から構成されるターゲットをスパッタした後、Ｉｎメタルから構成されるターゲットをスパッタした。さらにその後Ｃｕ−Ｇａ合金を再びスパッタした。このスパッタリング工程により、第一のＣｕ―Ｇａ合金層、Ｉｎ層、第二のＣｕ−Ｇａ合金層が順に積層する前駆体層を得た。なお、スパッタリング工程では、第一のＣｕ−Ｇａ層の厚さを４５０ｎｍ、Ｉｎ層の厚さを５００ｎｍ、第二のＣｕ−Ｇａ層の厚さを５０ｎｍとした。また、スパッタリング工程では、基板温度を２００℃とし、チャンバー内の気圧が１ＰａとなるようにＡｒガスの流量を設定した。
スパッタリング工程後の熱処理工程では、５５０℃のＨ２Ｓｅ雰囲気中で前駆体層を１時間加熱することにより、前駆体層のセレン化を行い、厚さが２μｍであるｐ型半導体層を形成した。
ｐ型半導体層のＧａ／（Ｉｎ＋Ｇａ）膜厚方向深さプロファイルをオージェ電子分光法（Ａｕｇｅｒ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＡＥＳ）法により測定、分析を行った。ｐ形半導体層の最表面のＧａ／（Ｉｎ＋Ｇａ）比Ａと膜中最小Ｇａ／（Ｉｎ＋Ｇａ）比である深さにおけるＧａ／（Ｉｎ＋Ｇａ）比Ｂのそれぞれの値の比Ｃは１．１１１であった。
以上の事項以外は実施例１と同様の方法により実施例１５の太陽電池を得た。
（実施例１６〜１７、比較例９〜１０）
実施例１と同様の方法で、裏面電極を形成した。
その後青板ガラス上に形成された裏面電極（基板）をスパッタリング装置に設置し、スパッタリング法により前駆体層形成を行った。
その後アニール炉に基板を設置し、加熱処理をすることによりｐ型半導体層の形成を行った。以下ｐ型半導体層形成の詳細を説明する。
スパッタリング工程において、Ａｒガス（スパッタリングガス）をチャンバー内に供給し続けながら、チャンバー内でＧａの含有率が２５原子％であるＣｕ−Ｇａ合金から構成されるターゲットをスパッタした後、Ｉｎメタルから構成されるターゲットをスパッタした。さらにその後Ｃｕ−Ｇａ合金を再びスパッタした。このスパッタリング工程により、第一のＣｕ―Ｇａ合金層、Ｉｎ層、第二のＣｕ−Ｇａ合金層が順に積層する前駆体層を得た。前駆体層における第一のＣｕ−Ｇａ合金層、第二のＣｕ−Ｇａ合金層の厚さを表４に示した値とした。
以上の事項以外は実施例１５と同様の方法により実施例１６および実施例１７、比較例９〜１０の各太陽電池を作製した。
それぞれのｐ型半導体層のＧａ／（Ｉｎ＋Ｇａ）膜厚方向深さプロファイルをオージェ電子分光法（Ａｕｇｅｒ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＡＥＳ）法により測定、分析を行った。ｐ形半導体層の最表面のＧａ／（Ｉｎ＋Ｇａ）比Ａと膜中最小Ｇａ／（Ｉｎ＋Ｇａ）比である深さにおけるＧａ／（Ｉｎ＋Ｇａ）比Ｂのそれぞれの値の比Ｃ＝Ａ／Ｂの値を表５に示す。
Figure 2014506391
（薄膜型太陽電池の評価）
実施例１〜１７、および比較例１〜１０の各太陽電池の特性を表６に示す。
なお、開放電圧Ｖｏｃは前述のとおり光吸収層のバンドギャップエネルギーとの相関があり、異なるバンドギャップエネルギー、すなわち異なるＸ／（Ｉｎ＋Ｘ）組成比（ＸはＩｎ以外のＩＩＩｂ元素から選ばれる一種の元素）をもつ光吸収層をもつ太陽電池において開放電圧の絶対値を直接比較評価することはできない。そこで、各々の太陽電池素子の量子効率測定を行い、その吸収端から光吸収層のバンドギャップエネルギーＥｇを求め、下記式（３）に示すように、太陽電池の開放電圧値からＥｇおよび０．６を差し引いた値ΔＶｏｃを計算し、比較することとする。これにより異なるバンドギャップエネルギーをもつ光吸収層をもつ太陽電池の開放電圧の良し悪しを比較評価することができる。
ΔＶｏｃ＝Ｖｏｃ−Ｅｇ−０．６ （３）
Ｅｇ：光吸収層のバンドギャップエネルギーを表す。それぞれの太陽電池の量子効率測定を行い、その吸収端から算出する。
Ｖｏｃ：当該薄膜太陽電池の開放電圧
Figure 2014506391
ＰＶＤ法により作製し、最表面のＧａ／（Ｉｎ＋Ｇａ）比Ａと膜中最小Ｇａ／（Ｉｎ＋Ｇａ）比である深さにおけるＧａ／（Ｉｎ＋Ｇａ）比Ｂのそれぞれの値の比Ｃ＝Ａ／Ｂの値が１．１〜１．８の範囲内であるｐ型光吸収層ＣｕＩｎＧａＳｅ２を備える実施例１〜５は、同じくＰＶＤ法により作製し、Ｃの値が上記範囲外であるｐ型光吸収層ＣｕＩｎＧａＳｅ２を備える比較例１〜２に比べて、ΔＶｏｃおよび変換効率が大きいことが確認された。
ＰＶＤ法を用いたｐ型光吸収層成膜工程において、第三の工程におけるＩｎおよびＧａのフラックス量の比Ｐ３＝ＰＧａ３／ＰＩｎ３が第一の工程におけるフラックス比Ｐ１＝ＰＧａ１／ＰＩｎ１それぞれの比Ｐ３／Ｐ１が１．１〜１．８の範囲内である条件で作製されたｐ型光吸収層ＣｕＩｎＧａＳｅ２を備える実施例１〜５は、同じくＰＶＤ法により作製し、Ｐ３／Ｐ１の値が上記範囲外である条件で作製されたｐ型光吸収層ＣｕＩｎＧａＳｅ２を備える比較例１〜２に比べて、ΔＶｏｃおよび変換効率が大きいことが確認された。
ＰＶＤ法により作製し、最表面のＧａ／（Ｉｎ＋Ｇａ）比Ａと膜中最小Ｇａ／（Ｉｎ＋Ｇａ）比である深さにおけるＧａ／（Ｉｎ＋Ｇａ）比Ｂのそれぞれの値の比Ｃ＝Ａ／Ｂの値が１．１〜１．８の範囲内であるｐ型光吸収層ＣｕＩｎＧａＳ２を備える実施例６〜８は、同じくＰＶＤ法により作製し、Ｃの値が上記範囲外であるｐ型光吸収層ＣｕＩｎＧａＳ２を備える比較例３〜４に比べて、ΔＶｏｃおよび変換効率が大きいことが確認された。
ＰＶＤ法を用いたｐ型光吸収層成膜工程において、第三の工程におけるＩｎおよびＧａのフラックス量の比Ｐ３＝ＰＧａ３／ＰＩｎ３が第一の工程におけるフラックス比Ｐ１＝ＰＧａ１／ＰＩｎ１それぞれの比Ｐ３／Ｐ１が１．１〜１．８の範囲内である条件で作製されたｐ型光吸収層ＣｕＩｎＧａＳ２を備える実施例６〜８は、同じくＰＶＤ法により作製し、Ｐ３／Ｐ１の値が上記範囲外である条件で作製されたｐ型光吸収層ＣｕＩｎＧａＳ２を備える比較例３〜４に比べて、ΔＶｏｃおよび変換効率が大きいことが確認された。
ＰＶＤ法により作製し、最表面のＧａ／（Ｉｎ＋Ｇａ）比Ａと膜中最小Ｇａ／（Ｉｎ＋Ｇａ）比である深さにおけるＧａ／（Ｉｎ＋Ｇａ）比Ｂのそれぞれの値の比Ｃ＝Ａ／Ｂの値が１．１〜１．８の範囲内であるｐ型光吸収層ＡｇＩｎＧａＳｅ２を備える実施例９〜１１は、同じくＰＶＤ法により作製し、Ｃの値が上記範囲外であるｐ型光吸収層ＡｇＩｎＧａＳｅ２を備える比較例５〜６に比べて、ΔＶｏｃおよび変換効率が大きいことが確認された。
ＰＶＤ法を用いたｐ型光吸収層成膜工程において、第三の工程におけるＩｎおよびＧａのフラックス量の比Ｐ３＝ＰＧａ３／ＰＩｎ３が第一の工程におけるフラックス比Ｐ１＝ＰＧａ１／ＰＩｎ１それぞれの比Ｐ３／Ｐ１が１．１〜１．８の範囲内である条件で作製されたｐ型光吸収層ＡｇＩｎＧａＳｅ２を備える実施例９〜１１は、同じくＰＶＤ法により作製し、Ｐ３／Ｐ１の値が上記範囲外である条件で作製されたｐ型光吸収層ＡｇＩｎＧａＳｅ２を備える比較例５〜６に比べて、ΔＶｏｃおよび変換効率が大きいことが確認された。
ＰＶＤ法により作製し、最表面のＡｌ／（Ｉｎ＋Ａｌ）比Ａと膜中最小Ａｌ／（Ｉｎ＋Ａｌ）比である深さにおけるＡｌ／（Ｉｎ＋Ａｌ）比Ｂのそれぞれの値の比Ｃ＝Ａ／Ｂの値が１．１〜１．８の範囲内であるｐ型光吸収層ＣｕＩｎＡｌＳｅ２を備える実施例１２〜１４は、同じくＰＶＤ法により作製し、Ｃの値が上記範囲外であるｐ型光吸収層ＣｕＩｎＡｌＳｅ２を備える比較例７〜８に比べて、ΔＶｏｃおよび変換効率が大きいことが確認された。
ＰＶＤ法を用いたｐ型光吸収層成膜工程において、第三の工程におけるＩｎおよびＡｌのフラックス量の比Ｐ３＝ＰＡｌ３／ＰＩｎ３が第一の工程におけるフラックス比Ｐ１＝ＰＡｌ１／ＰＩｎ１それぞれの比Ｐ３／Ｐ１が１．１〜１．８の範囲内である条件で作製されたｐ型光吸収層ＣｕＩｎＡｌＳｅ２を備える実施例１２〜１４は、同じくＰＶＤ法により作製し、Ｐ３／Ｐ１の値が上記範囲外である条件で作製されたｐ型光吸収層ＣｕＩｎＡｌＳｅ２を備える比較例７〜８に比べて、ΔＶｏｃおよび変換効率が大きいことが確認された。
スパッタリング法により前駆体を形成しその後熱処理を施すことにより作製し、最表面のＧａ／（Ｉｎ＋Ｇａ）比Ａと膜中最小Ｇａ／（Ｉｎ＋Ｇａ）比である深さにおけるＧａ／（Ｉｎ＋Ｇａ）比Ｂのそれぞれの値の比Ｃ＝Ａ／Ｂの値が１．１〜１．８の範囲内であるｐ型光吸収層ＣｕＩｎＧａＳｅ２を備える実施例１５〜１７は、同じくスパッタリング法により前駆体を形成しその後熱処理を施すことにより作製した、Ｃの値が上記範囲外であるｐ型光吸収層ＣｕＩｎＧａＳｅ２を備える比較例９〜１０に比べて、ΔＶｏｃおよび変換効率が大きいことが確認された。
本発明によれば、従来の太陽電池に比べて短絡電流の劣化なしに開放電圧を増加させることができる太陽電池、及び太陽電池の製造方法を提供することができる。
２・・・太陽電池、４・・・ソーダライムガラス、６・・・裏面電極層、８・・・ｐ型半導体層、１０・・・ｎ型半導体層、１２・・・半絶縁層、１４・・・窓層（透明導電層）、１６・・・上部電極（取り出し電極）、Ａ・・・オージェ電子分光法により測定したｐ型半導体層最表面におけるＧａ／（Ｉｎ＋Ｇａ）組成比、Ｂ・・・オージェ電子分光法により測定したｐ型半導体層中深さ方向Ｇａ／（Ｉｎ＋Ｇａ）プロファイルにおいて膜中で最も小さいＧａ／（Ｉｎ+Ｇａ）組成比。

Claims (13)

  1. Ｉｂ族元素、Ｉｎ、およびＩｎ以外のＩＩＩｂ族元素から選ばれる一種の元素Ｘ、およびＶＩｂ族元素を含むｐ型半導体層を光吸収層として備え、前記ｐ型半導体層が膜厚方向にＸ／（Ｉｎ＋Ｘ）比の勾配を持ち、ｐ形半導体層の最表面のＸ／（Ｉｎ＋Ｘ）比Ａと膜中最小Ｘ／（Ｉｎ＋Ｘ）比である深さにおけるＸ／（Ｉｎ＋Ｘ）比Ｂのそれぞれの値の比Ｃ＝Ａ／Ｂの値が１．１〜１．８である、太陽電池。
  2. 前記ｐ型半導体層に含まれるＩｎ以外のＩＩＩｂ族元素ＸがＧａである、請求項１に記載の太陽電池。
  3. 前記ｐ型半導体層に含まれるＩｂ族元素がＣｕである、請求項１または２に記載の太陽電池。
  4. 前記ｐ型半導体層に含まれるＶＩｂ族元素がＳｅおよびＳから選ばれる一種または二種である、請求項１〜３いずれか一項に記載の太陽電池。
  5. 前記Ｉｂ族元素、前記元素Ｘ、および前記ＶＩｂ族元素がそれぞれＣｕ，Ｇａ及びＳｅであり、
    前記比Ｃ＝Ａ／Ｂが１．４０〜１．８０である、請求項１〜４のいずれか一項に記載の太陽電池。
  6. ＩｎおよびＩｎ以外のＩＩＩｂ族元素から選ばれる一種の元素ＸおよびＶＩｂ族元素を同時に蒸着する第一の工程に引き続き、Ｉｂ族およびＶＩｂ族を同時に蒸着する第二の工程、その後再びＩｎおよびＩｎ以外のＩＩＩｂ族元素から選ばれる一種の元素ＸおよびＶＩ族元素を同時に蒸着する第三の工程、を備えるｐ型半導体製造工程において、第三の工程におけるＩｎおよび元素ＸそれぞれのフラックスＰＩｎ３およびＰＸ３の比Ｐ３＝ＰＸ３／ＰＩｎ３が、第一の工程におけるＩｎ、元素Ｘ各々のフラックス比Ｐ１＝ＰＸ１／ＰＩｎ１より大きい工程を備える、太陽電池の製造方法。
  7. 前記第一の工程と第三の工程におけるＩｎおよび元素Ｘそれぞれのフラックス比Ｐ１＝ＰＸ１／ＰＩｎ１およびＰ３＝ＰＸ３／ＰＩｎ３の比Ｐ３／Ｐ１の値が１．１〜１．８である、請求項６記載の太陽電池の製造方法。
  8. 前記第一の工程と第三の工程において用いるＩｎ以外のＩＩＩｂ族元素ＸがＧａである請求項６または７に記載の太陽電池の製造方法。
  9. 前記第二の工程で用いるＩｂ族元素がＣｕである、請求項６〜８いずれか一項に記載の太陽電池の製造方法。
  10. 前記ｐ型半導体製造工程で用いるＶＩｂ族元素がＳｅおよびＳから選ばれる一種または二種である、請求項６〜９いずれか一項に記載の太陽電池の製造方法。
  11. 前記Ｉｂ族元素、前記元素Ｘ、および前記ＶＩｂ族元素がそれぞれＣｕ，Ｇａ及びＳｅであり、
    前記比Ｐ３＝ＰＸ３／ＰＩｎ３が１．３５〜１．８０である、請求項６〜１０のいずれか一項に記載の太陽電池の製造方法。
  12. 請求項６〜１１のいずれか一項に記載の製造方法により製造された請求項１〜５のいずれか一項に記載の太陽電池。
  13. ＣｕおよびＩｎ以外のＩＩＩｂ族元素から選ばれる一種の元素Ｘを含む第一のターゲットおよびＩｎを含む第二のターゲットを用いてスパッタリングを行い前躯体層を積層する工程と、前記前躯体をＶＩｂ族元素を含む雰囲気下で加熱する熱処理工程を備える製造方法により製造された、請求項１〜５のいずれか一項に記載の太陽電池。
JP2013529244A 2010-12-28 2011-12-28 太陽電池、及び太陽電池の製造方法 Pending JP2014506391A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013529244A JP2014506391A (ja) 2010-12-28 2011-12-28 太陽電池、及び太陽電池の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010293658 2010-12-28
JP2010293658 2010-12-28
JP2013529244A JP2014506391A (ja) 2010-12-28 2011-12-28 太陽電池、及び太陽電池の製造方法
PCT/JP2011/080592 WO2012091170A1 (en) 2010-12-28 2011-12-28 Solar cell and solar cell production method

Publications (1)

Publication Number Publication Date
JP2014506391A true JP2014506391A (ja) 2014-03-13

Family

ID=45531915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013529244A Pending JP2014506391A (ja) 2010-12-28 2011-12-28 太陽電池、及び太陽電池の製造方法

Country Status (3)

Country Link
US (1) US20130316490A1 (ja)
JP (1) JP2014506391A (ja)
WO (1) WO2012091170A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014095503A1 (de) 2012-12-20 2014-06-26 Saint-Gobain Glass France Verfahren zur herstellung eines verbindungshalbleiters sowie dünnschichtsolarzelle
JP6103525B2 (ja) * 2013-02-12 2017-03-29 日東電工株式会社 Ｃｉｇｓ膜およびそれを用いたｃｉｇｓ太陽電池
JP6430337B2 (ja) * 2015-07-06 2018-11-28 株式会社ニューフレアテクノロジー 気相成長方法および気相成長装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10513606A (ja) * 1993-04-12 1998-12-22 ミドウェスト リサーチ インスティチュート 太陽電池用の高効率Ｃｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）２薄膜の製法
JP2003273135A (ja) * 2002-03-18 2003-09-26 Matsushita Electric Ind Co Ltd 化合物半導体薄膜の製造方法
JP2007335792A (ja) * 2006-06-19 2007-12-27 Matsushita Electric Ind Co Ltd 薄膜太陽電池
JP2010219097A (ja) * 2009-03-13 2010-09-30 Tdk Corp 太陽電池、及び太陽電池の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5141564A (en) * 1988-05-03 1992-08-25 The Boeing Company Mixed ternary heterojunction solar cell
JP3249407B2 (ja) * 1996-10-25 2002-01-21 昭和シェル石油株式会社 カルコパイライト系多元化合物半導体薄膜光吸収層からなる薄膜太陽電池
WO2004032189A2 (en) * 2002-09-30 2004-04-15 Miasolé Manufacturing apparatus and method for large-scale production of thin-film solar cells
JPWO2008093834A1 (ja) * 2007-02-02 2010-05-20 ローム株式会社 固体撮像装置およびその製造方法
WO2008151067A2 (en) * 2007-05-30 2008-12-11 University Of Florida Research Foundation, Inc. CHEMICAL VAPOR DEPOSITION OF CuInXGa1- X(SeyS1-y)2 THIN FILMS AND USES THEREOF
JP5185171B2 (ja) * 2009-03-24 2013-04-17 本田技研工業株式会社 薄膜太陽電池の光吸収層の形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10513606A (ja) * 1993-04-12 1998-12-22 ミドウェスト リサーチ インスティチュート 太陽電池用の高効率Ｃｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）２薄膜の製法
JP2003273135A (ja) * 2002-03-18 2003-09-26 Matsushita Electric Ind Co Ltd 化合物半導体薄膜の製造方法
JP2007335792A (ja) * 2006-06-19 2007-12-27 Matsushita Electric Ind Co Ltd 薄膜太陽電池
JP2010219097A (ja) * 2009-03-13 2010-09-30 Tdk Corp 太陽電池、及び太陽電池の製造方法

Also Published As

Publication number Publication date
WO2012091170A1 (en) 2012-07-05
US20130316490A1 (en) 2013-11-28
WO2012091170A4 (en) 2012-09-13

Similar Documents

Publication Publication Date Title
JP5003698B2 (ja) 太陽電池、及び太陽電池の製造方法
KR101893411B1 (ko) 황화아연 버퍼층을 적용한 czts계 박막 태양전지 제조방법
US20130284251A1 (en) Back contact for photovoltaic devices such as copper-indium-diselenide solar cells
KR101908475B1 (ko) 산화막 버퍼층을 포함하는 czts계 박막 태양전지 및 이의 제조방법
US8283187B2 (en) Photovoltaic device and method for making
KR101628312B1 (ko) ＣＺＴＳＳｅ계 박막 태양전지의 제조방법 및 이에 의해 제조된 ＣＺＴＳＳｅ계 박막 태양전지
US20110232762A1 (en) Method for manufacturing photoelectric conversion element, and photoelectric conversion element and thin-film solar cell
JP2011129631A (ja) Ｃｉｓ系薄膜太陽電池の製造方法
KR101870236B1 (ko) 투명 전도 산화막 기판을 이용한 양면 czts계 태양전지의 제조방법 및 이로부터 제조된 태양전지
US20140290739A1 (en) Thin-film solar battery and method of making same
WO2012137793A2 (en) Solar cell, and process for producing solar cell
JP2014506391A (ja) 太陽電池、及び太陽電池の製造方法
JP2010192690A (ja) 太陽電池の製造方法
JP6297038B2 (ja) 薄膜太陽電池及び薄膜太陽電池の製造方法
KR20120133342A (ko) 균일한 Ｇａ 분포를 갖는 ＣＩＧＳ 박막 제조방법
KR101300791B1 (ko) 전자빔 조사를 이용한 몰리브덴 박막의 전도도 향상 방법
US9601642B1 (en) CZTSe-based thin film and method for preparing the same, and solar cell using the same
JP2000012883A (ja) 太陽電池の製造方法
KR102015985B1 (ko) 태양전지용 cigs 박막의 제조방법
KR102042657B1 (ko) 박막 태양전지 및 이의 제조방법
KR102057234B1 (ko) Cigs 박막 태양전지의 제조방법 및 이의 방법으로 제조된 cigs 박막 태양전지
US20120080306A1 (en) Photovoltaic device and method for making
TWI688112B (zh) 軟性薄膜太陽能電池的製法及其製品
KR20170036606A (ko) 이중 광흡수층을 포함하는 czts계 박막 태양전지
US20210210645A1 (en) Chalcogenide solar cell having transparent conducting oxide back contact, and method of manufacturing the chalcogenide solar cell

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160517