JP2014229116A - プログラマブルコントローラおよび電源切断対処方法 - Google Patents

Abstract

【課題】バックアップ処理に必要なコンデンサの容量の不要な増大化を回避可能なプログラマブルコントローラを提供する。【解決手段】プログラマブルコントローラ１２０は、プロセッサ１７０がアクセス可能な被バックアップメモリおよびバックアップメモリと、電源電圧が、予め定められた第１閾値Ｖ１未満となったことを検出する電力検出部１５８と、電源電圧が、予め定められた第１閾値Ｖ１未満になると、被バックアップメモリのデータをバックアップメモリに退避するアクセス素子１７８を備える。このように、バックアップ処理の手順を工夫し、コンデンサの容量の不要な増大化を回避する。【選択図】図４

Description

本発明は、被制御機器に対する制御処理をプログラミング可能なプログラマブルコントローラ、および、電源切断時における電源切断対処方法に関する。

プログラマブルコントロールシステムでは、上位の管理装置に、１または複数のプログラマブルコントローラが接続され、プログラマブルコントローラが、それぞれ複数の被制御機器を制御する。したがって、プログラマブルコントローラは、上位の管理装置から制御指令を受けて、その制御指令を解析し、下位の被制御機器を制御するとともに、制御に要するパラメータやステータス情報を保持しなければならない。

また、下位の被制御機器は動力を有する場合も多いので、プログラマブルコントローラにおいて被制御機器を適切に制御することで、プログラマブルコントロールシステム全体として、様々な制御動作を安全かつ確実に遂行しなければならない。例えば、プログラマブルコントロールシステムの稼働中にその電源が切断されたとしても、プログラマブルコントローラは、切断された時点の動作状態を示すデータを確実にバックアップし、安全に被制御機器を停止させなければならない。また、電源が再投入されると、プログラマブルコントローラは、バックアップされたデータを再配置し、速やかに元の動作状態に復帰させるべきである。

そこで、電源の切断を検知すると、プロセッサ（ＣＰＵ）が、ＳＲＡＭに蓄積されている一部のデータをフラッシュメモリにバックアップする技術が知られている（例えば、特許文献１）。また、そのような電源の切断を、電源電圧に基づいて検出し、バックアップ処理のための十分な処理可能期間を確保する技術も開示されている（例えば、特許文献２）。

特開２０００−３０５６１０号公報 特開２００９−１９３３７１号公報

しかし、上述した特許文献１および２の技術では、プロセッサが、自己のプログラムを通じて、バックアップに関する全ての処理を実行する。したがって、プロセッサは、バックアップ対象である情報を格納した被バックアップメモリから、その情報を一旦読み出し、タイミングを異にして、バックアップ先のバックアップメモリに情報を書き込む。

そうすると、バックアップに用いることができる多くの電力と時間を、消費電力の大きいプロセッサが、データの読み出しや書き込みのために費やしてしまう。そのため、バックアップが必要なデータを確実にバックアップするために、バックアップの電力源であるコンデンサの容量を増大しなければならず、占有面積やコスト面で問題が生じることとなる。

そこで、本発明は、このような課題に鑑み、バックアップ処理の手順を工夫し、コンデンサの容量の不要な増大化を回避可能なプログラマブルコントローラおよび電源切断対処方法を提供することを目的としている。

上記課題を解決するために、本発明のプログラマブルコントローラは、プロセッサと、当該プロセッサがアクセス可能なバックアップメモリおよび被バックアップメモリと、電源電圧が、予め定められた第１閾値未満となったことを検出する電力検出部と、電力検出部によって電源電圧が第１閾値未満となったことが検出されると、プロセッサの動作モードを、通常モードより消費電力の少ない省電力モードに移行させ、被バックアップメモリのデータをバックアップメモリに退避するアクセス素子とを備える。

また、アクセス素子は、被バックアップメモリのデータをバックアップメモリに退避する際、被バックアップメモリのデータの読み出しを行い、該データが出力されている間に、該データをバックアップメモリに書き込む。

また、プロセッサは、該プロセッサがアクセスする専用メモリを有し、プロセッサが、専用メモリのデータをバックアップメモリに退避した後、アクセス素子が、プロセッサの動作モードを省電力モードに移行させる。

また、アクセス素子の消費電力は、プロセッサの消費電力より少ない。
また、本発明は電源からの電力供給ラインに、逆流防止用ダイオードおよびスイッチを介して接続された、電力を蓄積するコンデンサをさらに備えるようにしてもよい。電力検出部は、電源電圧が第１閾値未満になったことに加え、第１閾値より小さい第２閾値未満になったことを検出し、スイッチは、電源電圧が第２閾値以上である間、コンデンサとプロセッサとを非接続に維持し、電源電圧が第２閾値未満となると、コンデンサとプロセッサとを接続する。

また、本発明は電源からの電力供給ラインにスイッチを介して接続された、電力を蓄積するコンデンサをさらに備えるようにしてもよい。電力検出部は、電源電圧が第１閾値未満になったことに加え、第１閾値より小さい第２閾値未満になったことを検出し、スイッチは、電源電圧が第１閾値未満かつ第２閾値以上である間、コンデンサとプロセッサとを非接続に維持し、電源電圧が第１閾値以上または第２閾値未満である間、コンデンサとプロセッサとを接続する。

上記課題を解決するために、本発明の電源切断対処方法は、バックアップメモリと被バックアップメモリにアクセス可能なプロセッサおよびアクセス素子と、電源電圧を検出する電力検出部とを有するプログラマブルコントローラにおいて、電力検出部によって、電源電圧が予め定められた第１閾値未満となったことが検出されると、アクセス素子は、プロセッサの動作モードを、通常モードより消費電力の少ない省電力モードに移行させ、被バックアップメモリからデータを読み出し、バックアップメモリにデータを書き込むようにしている。

また、アクセス素子は、被バックアップメモリをリードアクセスしてデータを出力させ、該データがバックアップメモリから出力されている間にバックアップメモリにライトアクセスし、データをバックアップメモリに書き込む。

本発明によれば、バックアップ処理の手順を工夫し、コンデンサの容量の不要な増大化を回避することが可能となる。

プログラマブルコントロールシステムを構成する各装置の概略的な関係を示した説明図である。 プログラマブルコントローラの概略的な構成を示したブロック図である。 電源の切断時における電力の推移を示した説明図である。 プログラマブルコントローラの主回路の概略的な構成を示すブロック図である。 電源切断対処方法の処理の流れを示したフローチャートである。 データ転送の詳細なタイミングを示したタイミングチャートである。

以下に添付図面を参照しながら、本発明の好適な実施形態について詳細に説明する。かかる実施形態に示す寸法、材料、その他具体的な数値などは、発明の理解を容易とするための例示にすぎず、特に断る場合を除き、本発明を限定するものではない。なお、本明細書及び図面において、実質的に同一の機能、構成を有する要素については、同一の符号を付することにより重複説明を省略し、また本発明に直接関係のない要素は図示を省略する。
（プログラマブルコントロールシステム１００）
図１は、プログラマブルコントロールシステム１００を構成する各装置の概略的な関係を示した説明図である。プログラマブルコントロールシステム１００は、管理装置１１０と、１または複数のプログラマブルコントローラ１２０と、１または複数の被制御機器１３０とを含んで構成される。また、管理装置１１０と１または複数のプログラマブルコントローラ１２０とは、例えば、ギガ（Ｇ）ベース等のＥｔｈｅｒｎｅｔ（登録商標）によるネットワーク配線１４０によって接続される。プログラマブルコントローラ１２０と１または複数の被制御機器１３０とは、例えば、専用の接続配線１４２を通じて接続されている。

管理装置１１０は、１または複数のプログラマブルコントローラ１２０からステータス情報を読み出し、プログラマブルコントロールシステム１００全体における工程の流れに沿うように、１または複数のプログラマブルコントローラ１２０に各種制御指令を出力する。

プログラマブルコントローラ１２０は、電源モジュール、ＣＰＵモジュール、入出力モジュール、通信モジュール等の複数のモジュールからなり、ＰＬＣ（Programmable Logic Controller）とも呼ばれる。例えば、ＣＰＵモジュールは、ラダー図等を通じて生成されたシーケンス制御のための制御プログラムを有し、管理装置１１０から制御指令と、入出力モジュールを通じて入力された被制御機器１３０のセンサ検出結果とに基づいて被制御機器１３０を制御する。

被制御機器１３０は、ＦＡ（Factory Automation）における様々な状態を検知するセンサ、そのセンサの検知結果に応じて動作する電動機、エンコーダ等の電気機器で構成される。

このようなプログラマブルコントロールシステム１００は、様々な制御対象に適用できる。例えば、生産実行システム（ＭＥＳ：Manufacturing Execution System）にプログラマブルコントロールシステム１００を適用した場合、被制御機器１３０としての、センタシーラユニット（Center Sealer Unit）やフィルムユニット(Film Unit)等の生産機器にプログラマブルコントローラ１２０を接続する。

プログラマブルコントローラ１２０は、入出力モジュール等から生産機器の動作状態を読み出し、モータドライバ等を通じて生産機器内の電動機を回転制御する。管理装置１１０は、各プログラマブルコントローラ１２０単位の情報の収集および制御指令の送信を実行する。こうして、プログラマブルコントロールシステム１００全体として、工程管理、品質管理、製造量管理等の生産支援管理を総合的に行うことが可能となる。

以下、プログラマブルコントローラ１２０の具体的な動作について、電源が切断された場合の電力供給と、バックアップ処理とに分けて説明する。
（電源が切断された場合の電力供給）
プログラマブルコントローラ１２０は、上位の管理装置１１０および下位の被制御機器１３０にそれぞれ接続され、上位の管理装置１１０からの制御指令に関するパラメータやステータス情報、および、下位の被制御機器１３０の制御のためのパラメータやステータス情報を、それぞれのメモリに保持している。

このようなメモリは、動作状態に応じて書き換えを要する。すなわち、読み出し専用のメモリ（単なるＲＯＭ）を適用できない。また、被制御機器１３０が動力を有する場合があり、その駆動制御の反応性を高めるため、メモリへのデータの読み書きが迅速に為される必要がある。したがって、メモリとして比較的高速であり揮発性のＳＲＡＭが用いられる場合が多い。

しかし、ＳＲＡＭ等の揮発性のＲＡＭは、電源が切断されると、その記憶内容が消去されてしまい、電源を再投入したときにパラメータやステータス情報が意図していない値となることがある。すると、被制御機器１３０の安全かつ確実な制御動作に支障を来すおそれがある。そこで、プログラマブルコントローラ１２０では、電源の切断を検知すると、ＳＲＡＭ等の被バックアップメモリから、電源が切断されている間でもデータを維持することが可能なバックアップメモリに、パラメータやステータス情報を示す一部のデータを転送する。こうして、パラメータやステータス情報の維持を図る。そして、電源が再投入されると、プログラマブルコントローラ１２０は、バックアップされたデータを再配置し、速やかに元の動作状態に復帰させる。

図２は、プログラマブルコントローラ１２０の概略的な構成を示したブロック図である。プログラマブルコントローラ１２０は、第１ダイオード１５０と、電圧変換部１５２と、主回路１５４と、コンデンサユニット１５６と、電力検出部１５８とを含んで構成される。

第１ダイオード１５０は、アノード１５０ａが電源１４８と接続され、カソード１５０ｂが電圧変換部１５２に接続され、コンデンサユニット１５６からの電力の逆流を防止する。電圧変換部１５２は、出力電圧を一定に安定化させるレギュレータ等で構成され、電源電圧Ｖ_Ｓ（例えば２４Ｖ）を主回路１５４で利用可能な電圧Ｖ_Ｒ（例えば３．３Ｖ）に変換する。主回路１５４は、管理装置１１０および被制御機器１３０に接続され、プログラマブルコントローラ１２０の主たる制御が実行される。主回路１５４の具体的な構成は後ほど詳述する。

コンデンサユニット１５６は、主回路１５４の通常動作時において、電源１４８から電力の供給を受けて蓄電するとともに、電源１４８が切断されると、電源１４８の代わりに主回路１５４に電力を供給する。電力検出部１５８は、電源１４８が切断されたことを、例えば、電源電圧Ｖ_Ｓの低下を通じて検出し、主回路１５４に対してバックアップ契機となる割込信号を出力する。主回路１５４では、電力検出部１５８によって電源１４８の切断が検出されると、それに応じて、被バックアップメモリのデータをバックアップメモリに転送し、電力供給が途絶えることに対するバックアップ処理を行う。

このように、プログラマブルコントローラ１２０では、電源１４８からの電力の供給が途絶えそうになると、電源１４８の切断を早期に検出し、まだ電力の利用が可能な状態でデータを転送しなければならない。したがって、電力検出部１５８は、主回路１５４が動作不能となる前段階、すなわち、電源電圧Ｖ_Ｓが、定格よりは低いが主回路１５４が動作不能となる電源電圧より高い第１閾値Ｖ_１未満となったことをもって電源１４８が切断されることを検出し、主回路１５４にその旨伝達することとなる。

一方、電源１４８が切断されたとしてもデータを転送する間の電力供給を確実に行うため、上述したコンデンサユニット１５６が設けられている。コンデンサユニット１５６としては、比較的容量の大きいコンデンサ１５６ａが用いられ、従来では、第１ダイオード１５０から電圧変換部１５２に至る電力供給ライン１６０にコンデンサ１５６ａの一端部を直接接続していた。しかし、コンデンサ１５６ａを電力供給ライン１６０に直接接続するだけでは、以下のように、電力の有効利用が図られない場合がある。

図３は、電源１４８の切断時における電力の推移を示した説明図である。仮に、従来同様、電力供給ライン１６０にコンデンサ１５６ａを直接接続したとすると、図３（ａ）に示すように電圧が推移する。すなわち、電源１４８が切断され、電源電圧Ｖ_Ｓが降下しだすと、コンデンサ１５６ａに蓄積された電荷に基づく電力が主回路１５４に供給され始め、コンデンサ１５６ａより電圧が低くなる電源１４８からは主回路１５４に電力が供給されなくなる。したがって、コンデンサ１５６ａの電圧Ｖ_Ｃは、コンデンサ１５６ａの電荷に基づく電力の消費に伴い下降し、電源電圧Ｖ_Ｓが第１閾値Ｖ_１未満となってから時間ｔ_１経過後に、主回路１５４が動作不能となる電圧（第２閾値Ｖ_２）に達することとなる。

図３（ａ）においては、電源１４８が切断された以後、コンデンサ１５６ａの電圧Ｖ_Ｃが電源電圧Ｖ_Ｓより高い状態が継続するので、電源電圧Ｖ_Ｓが降下し始めた後は、主回路１５４が電源１４８から電力の供給を受けることはない。すなわち、図３（ａ）においてハッチングで示した、電源電圧Ｖ_Ｓに関する電圧降下時から第２閾値Ｖ_２までのエネルギーは、無駄に消費されてしまう。主回路１５４は、第２閾値Ｖ_２に至るまで、コンデンサ１５６ａからのみ電力の供給を受ける。

したがって、バックアップが必要なデータが増加した場合、バックアップメモリへの退避に要する時間が長時間化したり、それに伴って、バックアップ時の電力を確保するためのコンデンサ１５６ａの容量を増大しなければならなかった。

そこで、本実施形態では、コンデンサユニット１５６の構成を工夫して、電力の供給態様を改善する。コンデンサユニット１５６は、図２の如く、逆流防止用の第２ダイオード（逆流防止用ダイオード）１５６ｂおよびＯＮ／ＯＦＦが可能なスイッチ１５６ｃを備え、コンデンサ１５６ａは、第２ダイオード１５６ｂおよびスイッチ１５６ｃを介して電力供給ライン１６０に接続される。第２ダイオード１５６ｂは、電力供給ライン１６０からコンデンサ１５６ａへの電力の流れを許容するので、通常時にはコンデンサ１５６ａに電力が蓄積される。

そして、電力検出部１５８は、電源電圧Ｖ_Ｓが、第１閾値Ｖ_１（例えば１９Ｖ）未満になったこと、および、第１閾値Ｖ_１より小さい第２閾値Ｖ_２（例えば３．５Ｖ）未満になったことを検出し、それぞれ割込信号を出力する。ここでは、１の電力検出部１５８によって相異なる２つの電圧を検出しているが、検出電圧の異なる２つの電力検出部１５８を設けてそれぞれ割込信号を出力するとしてもよい。こうして電源電圧Ｖ_Ｓの降下を２段階に分けて検出することができる。

電源電圧Ｖ_Ｓが第１閾値Ｖ_１未満となると、電力検出部１５８は、主回路１５４に設けられた後述するアクセス素子に割込信号を出力し、主回路１５４におけるプロセッサの動作モードを、通常モードより消費電力の少ない省電力モードに移行させる。ここで、通常モードは、プログラマブルコントローラ１２０が想定される動作を実行しているモードである。省電力モードは、プログラマブルコントローラ１２０が本来の動作を停止しているが、少なくとも割込信号を受け付けることができる等の最低限の機能を果たしているモード（レジュームモード、待機モード）である。

また、電源電圧Ｖ_Ｓが第１閾値Ｖ_１未満となると、主回路１５４では、データのバックアップ処理が実行される。バックアップ処理については後ほど詳述する。電源電圧Ｖ_Ｓが第１閾値Ｖ_１未満となった直後では、コンデンサユニット１５６のスイッチ１５６ｃは、コンデンサ１５６ａと電力供給ライン１６０とを非接続に設定されており、電源電圧Ｖ_Ｓが第２閾値Ｖ_２未満になるまで非接続の状態を維持する。

したがって、コンデンサ１５６ａと主回路１５４とがスイッチ１５６ｃによって接続されず、また、電源電圧Ｖ_Ｓよりコンデンサ１５６ａの電圧Ｖ_Ｃの方が高いので、第２ダイオード１５６ｂによって、コンデンサ１５６ａから電力供給ライン１６０へは電力が流れない。そうすると、主回路１５４には、電源１４８からの電力が供給され、図３（ｂ）にハッチングで示した、電源電圧Ｖ_Ｓが第２閾値Ｖ_２未満となるまでのエネルギーが有効に利用されることとなる。

そして、電源電圧Ｖ_Ｓが第２閾値Ｖ_２未満となると、電力検出部１５８は、スイッチ１５６ｃに出力している状態信号（割込信号）を反転する（例えば、ＬｏｗからＨｉｇｈに反転する）。スイッチ１５６ｃは、状態信号の反転に応じて、コンデンサ１５６ａと主回路１５４との非接続状態を接続状態に切り換える。電源電圧Ｖ_Ｓが第２閾値Ｖ_２未満となると、最早、電源１４８から電力の供給を受けることはできない。しかし、そのタイミングで、コンデンサ１５６ａと電力供給ライン１６０とを接続することで、主回路１５４は、電源１４８から電力の供給を受けた後に、コンデンサ１５６ａの電荷に基づく電力の供給を受けることが可能となる。

したがって、主回路１５４は、電源電圧Ｖ_Ｓが第２閾値Ｖ_２未満となるまで、電源１４８から電力の供給を受け、電源電圧Ｖ_Ｓが第２閾値Ｖ_２未満となった後、はじめてコンデンサ１５６ａの電荷に基づく電力の供給を受ける。こうして、電源電圧Ｖ_Ｓが第２閾値Ｖ_２未満となるまでの間、電源１４８によるエネルギーを有効活用することができる。その結果、電源１４８およびコンデンサ１５６ａのいずれからも電力供給を受けることができなくなるまで、すなわち、図３（ａ）で示した時間ｔ_１に加え、電源１４８分の時間ｔ_２を加えた時間がバックアップに許容される最大時間となる。

電源電圧Ｖ_Ｓが第２閾値Ｖ_２未満となった後、コンデンサ１５６ａの電圧Ｖ_Ｃは、電源電圧Ｖ_Ｓより高い。しかし、第１ダイオード１５０により、コンデンサ１５６ａから電源１４８への電力の逆流は防止されるので、コンデンサ１５６ａに蓄積された電力は主回路１５４のみで費やされることとなる。この間に主回路１５４では、バックアップ処理を完了し、プロセッサは、省電力モードへの移行を完了する。

以上、説明したように、本実施形態のコンデンサユニット１５６によって、バックアップに許容される最大時間を延長することができる。したがって、バックアップが必要なデータが増加した場合においても、コンデンサ１５６ａの容量を増やすことなく安定かつ確実にバックアップが可能となる。また、バックアップが必要なデータの増加がない場合、逆に、コンデンサ１５６ａの容量を小さく変更することができ、占有面積やコストの低減を図ることも可能となる。
（変形例）
上記では、コンデンサ１５６ａは、第２ダイオード１５６ｂとスイッチ１５６ｃとを介して電力供給ライン１６０に接続されている例を挙げて説明したが、コンデンサ１５６ａをスイッチ１５６ｃのみを介して電力供給ライン１６０に接続することもできる。

この場合、スイッチ１５６ｃは、電源電圧Ｖ_Ｓが第１閾値Ｖ_１未満かつ第２閾値Ｖ_２以上である間、コンデンサ１５６ａと電力供給ライン１６０とを非接続に維持する。また、スイッチ１５６ｃは、電源電圧Ｖ_Ｓが第１閾値Ｖ_１以上または第２閾値Ｖ_２未満である間、コンデンサ１５６ａと電力供給ライン１６０とを接続する。

スイッチ１５６ｃのみの構成であっても、第２ダイオード１５６ｂを含む構成同様、図３（ｂ）のような電圧推移を得ることができる。また、この構成では、第２ダイオード１５６ｂが不要になるばかりでなく、第２ダイオード１５６ｂによる電圧降下を無視することが可能となる。
（バックアップ処理）
図４は、プログラマブルコントローラ１２０の主回路１５４の概略的な構成を示すブロック図である。主回路１５４は、プロセッサ１７０と、第１通信素子１７２と、第１メモリ（専用メモリ）１７４と、共通バス１７６と、アクセス素子１７８と、第２通信素子１８０と、第２メモリ（被バックアップメモリ）１８２と、第３メモリ（バックアップメモリ）１８４とを含んで構成される。

プロセッサ（マイコン）１７０は、中央処理装置（ＣＰＵ）、プログラム等が格納されたＲＯＭ等を含む半導体集積回路で構成され、バスマスタ機能を有する。そして、プロセッサ１７０は、主回路１５４全体を制御するとともに、ＲＯＭに格納されたシーケンス制御のための制御プログラムに基づいて１または複数の被制御機器１３０を制御する。

第１通信素子１７２は、ギガ（Ｇ）ベース等のＥｔｈｅｒｎｅｔ（登録商標）によるネットワーク配線１４０を通じて管理装置１１０や他のプログラマブルコントローラ１２０との通信を行う。第１メモリ１７４は、プロセッサ１７０と直接接続された（共通バス１７６を通じて接続されていない）揮発性のＳＤＲＡＭであり、プロセッサ１７０のワークエリアとして機能する。第１メモリ１７４には、少なくとも、管理装置１１０や他のプログラマブルコントローラ１２０との通信における通信状態や異常履歴等のＲＡＳ（Reliability, Availability, Serviceability）情報を格納している。

アクセス素子１７８は、共通バス１７６に接続された、例えば、ＰＧＡ（Programmable Gate Array）またはＡＳＩＣ（Application Specific Integrated Circuit）等の集積回路で構成され、主回路１５４内の論理計算を担う。また、アクセス素子１７８は、バスマスタ機能を有し、第２メモリ１８２および第３メモリ１８４に共通バス１７６を通じてアクセスすることができる。

第２通信素子１８０は、専用の接続配線１４２を通じて被制御機器１３０との通信を行う。第２メモリ１８２は、共通バス１７６に接続された揮発性かつ比較的高速のＳＲＡＭである。第２メモリ１８２には、少なくとも、被制御機器１３０との通信における通信状態や異常履歴等のＲＡＳ情報や入出力モジュールを通じて取得した被制御機器１３０の動作状態を示す情報を格納している。

第３メモリ１８４は、共通バス１７６に接続された不揮発性のＲＡＭである。第３メモリ１８４は、電源１４８が切断された場合に、第１メモリ１７４や第２メモリ１８２に格納されたデータの一部をバックアップするために用いられる。したがって、少なくとも、電源１４８が切断されている間、データを保持する機能を有している。ここでは、不揮発性のＲＡＭを挙げているが、内蔵または外付けのコンデンサ等を用い、メモリの記憶内容を想定される時間保持可能な揮発性のＲＡＭを用いることもできる。以下、主回路１５４の機能部によってバックアップを行う電源切断対処方法の流れを説明する。
（電源切断対処方法）
図５は、電源切断対処方法の処理の流れを示したフローチャートである。電力検出部１５８は、電源電圧Ｖ_Ｓが第１閾値Ｖ_１未満であるか否か監視し（Ｓ１）、電源電圧Ｖ_Ｓが第１閾値Ｖ_１以上の間（Ｓ１におけるＮＯ）、監視処理を繰り返す。ここで、電源電圧Ｖ_Ｓが第１閾値Ｖ_１未満となると（Ｓ１におけるＹＥＳ）、電力検出部１５８は、アクセス素子１７８に割込信号を送信する（Ｓ２）。

アクセス素子１７８は、電力検出部１５８から電源電圧Ｖ_Ｓが第１閾値Ｖ_１未満となったことを受けると、その旨をプロセッサ１７０に伝達するとともに、プロセッサ１７０、アクセス素子１７８、第１メモリ１７４、第２メモリ１８２、および、第３メモリ１８４以外の素子を停止する（Ｓ３）。

プロセッサ１７０は、自己の制御プログラムに基づいて、第１メモリ１７４の情報をバックアップすべく、第１メモリ１７４に格納された、バックアップが必要なデータを第３メモリ１８４に転送し、転送が完了するとアクセス素子１７８に完了信号を伝達する（Ｓ４）。バックアップ処理の開始契機は第１閾値Ｖ_１であり、主回路１５４では、第２閾値Ｖ_２を意識する必要はない。

また、プロセッサ１７０は、第２メモリ１８２内においてバックアップの対象となるデータのアドレスやサイズ、また、第３メモリ１８４に格納すべきアドレスについて、アクセス素子１７８に伝達し、アクセス素子１７８は、それらの情報を保持する（Ｓ５）。

第１メモリ１７４から第３メモリ１８４へのデータの転送が完了すると（完了信号を受信すると）、アクセス素子１７８は、動作モードの変更信号を出力して、プロセッサ１７０の動作モードを、通常モードから省電力モードに移行させる（Ｓ６）。また、プロセッサ１７０を起動、停止可能な別途の監視装置が設けられている場合、アクセス素子１７８は、プロセッサ１７０を停止することもできる。そして、アクセス素子１７８は、第２メモリ１８２に格納された、バックアップが必要なデータを第３メモリ１８４に転送する（Ｓ７）。

このとき、アクセス素子１７８は、第２メモリ１８２および第３メモリ１８４に共通バス１７６を通じて接続されており、プロセッサ１７０と独立して第２メモリ１８２から第３メモリ１８４にデータを転送する。プロセッサ１７０と独立して転送とは、プロセッサ１７０から制御指令を受けたり、プロセッサ１７０に処理を委ねることなく、アクセス素子１７８のみの判断でデータを転送することである。

アクセス素子（ＰＧＡやＡＳＩＣ）１７８は、論理回路やその動作タイミングを任意に設定することができる。したがって、第１閾値Ｖ_１未満となった旨の割込信号と、プロセッサ１７０からの完了信号とに基づいて論理回路を有効化し、第２メモリ１８２や第３メモリ１８４への制御信号を適切なタイミングで生成することができる。第２メモリ１８２や第３メモリ１８４への制御信号は後ほど詳述する。

このように第１メモリ１７４に引き続き、第２メモリ１８２のデータも第３メモリ１８４に転送される。このとき、第２メモリ１８２から第３メモリ１８４へのデータ転送には、プロセッサ１７０が関与しておらず、プロセッサ１７０より消費電力の少ないアクセス素子１７８（ハードウェア）のみで実現しているので、プロセッサ１７０を迅速に省電力モードに移行することができる。したがって、従来のように、すべてのメモリのバックアップ処理にプロセッサ１７０が関与する場合と比較して、バックアップ処理に要する電力消費の低減を図ることが可能となる。

また、本実施形態において、アクセス素子１７８は、第２メモリ１８２から第３メモリ１８４へデータを転送する際、第２メモリ１８２のデータの読み出しを行い、データが共通バス１７６に出力されている間に、データを第３メモリ１８４に書き込む。

図６は、データ転送の詳細なタイミングを示したタイミングチャートである。例えば、第２メモリ１８２の任意のアドレスＡに格納されたデータＢを、第３メモリ１８４に転送する例を挙げる。ここでは、第３メモリ１８４の記憶容量を第２メモリ１８２の記憶容量以上とし、第２メモリ１８２と第３メモリ１８４とのアドレス空間（メモリマップ）を等しくしている。

アクセス素子１７８は、共通バス１７６のアドレス線にアドレスＡを出力することで第２メモリ１８２および第３メモリ１８４の任意のアドレスＡを指定し、第２メモリ１８２の／ＲＤ信号のみを直接制御することで、第２メモリ１８２のデータＢを共通バス１７６のデータ線に読み出す。ただし、ここでは、ＣＳ（Chip Select）等の他の許可信号を省略している。

そして、共通バス１７６のアドレス線にアドレスＡが出力され、かつ、共通バス１７６のデータ線にデータＢが出力されている間に、アクセス素子１７８は、第３メモリ１８４の／ＷＲ信号のみを直接制御することで、共通バス１７６のデータ線に出力されているデータＢを第３メモリ１８４に書き込むことができる。

つまり、本発明のアクセス素子１７８は、被バックアップメモリである第２メモリ１８２をリードアクセスしてデータを出力させ、このデータが第２メモリ１８２から出力されている間にバックアップメモリである第３メモリ１８４にライトアクセスし、データを第３メモリ１８４に書き込む。

データの読み出しと書き込みを、従来では、別のタイミングで行っていたところ、本実施形態では、同タイミングで行うことができるので、データ転送を高速化することができ、バックアップ処理の短縮化を図ることができる。また、短縮化に伴う時間を他のバックアップ処理に利用することも可能となる。さらに、データの転送負荷も削減できるので、バックアップ処理に費やす電力も大幅に削減することができる。したがって、コンデンサ１５６ａの容量を小さくすることができ、専有面積やコスト面で有利になる。

以上、説明した、プログラマブルコントローラ１２０によると、バックアップ処理の手順を工夫し、コンデンサ１５６ａの容量の不要な増大化を回避することが可能となる。
具体的に、電源１４８が切断された場合の電力供給について、コンデンサ１５６ａから電力の供給を受けるタイミングを遅らせることで、バックアップに許容される最大時間を延長することができる。また、バックアップが必要なデータが増加した場合においてもコンデンサ１５６ａの容量を増やすことなく安定かつ確実にバックアップが可能となる。また、バックアップが必要なデータの増加がない場合、逆に、コンデンサ１５６ａの容量を小さく変更することができ、占有面積やコストの低減を図ることも可能となる。

また、バックアップ処理においても、アクセス素子１７８がプロセッサ１７０と独立してデータの転送処理を行うことで、プロセッサ１７０を省電力モードに移行させ、消費電力の低減を図ることができる。また、そのバックアップ処理において、読み出しと書き込みのタイミングを合わせることで、さらなる時間短縮と消費電力の低減を図ることが可能となる。

以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明はかかる実施形態に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

なお、本明細書の電源切断対処方法の各工程は、必ずしもフローチャートとして記載された順序に沿って時系列に処理する必要はなく、並列的あるいはサブルーチンによる処理を含んでもよい。

本発明は、被制御機器に対する制御処理をプログラミング可能なプログラマブルコントローラ、および、電源切断時における電源切断対処方法に利用することができる。

１００ …プログラマブルコントロールシステム
１１０ …管理装置
１２０ …プログラマブルコントローラ
１３０ …被制御機器
１４８ …電源
１５６ａ …コンデンサ
１５６ｂ …第２ダイオード（逆流防止用ダイオード）
１５６ｃ …スイッチ
１５８ …電力検出部
１６０ …電力供給ライン
１７０ …プロセッサ
１７６ …共通バス
１７８ …アクセス素子
１８２ …第２メモリ（被バックアップメモリ）
１８４ …第３メモリ（バックアップメモリ）

Claims (8)

1. プロセッサと、当該プロセッサがアクセス可能なバックアップメモリおよび被バックアップメモリと、
   電源電圧が、予め定められた第１閾値未満となったことを検出する電力検出部と、
   前記電力検出部によって前記電源電圧が前記第１閾値未満となったことが検出されると、前記プロセッサの動作モードを、通常モードより消費電力の少ない省電力モードに移行させ、前記被バックアップメモリのデータを前記バックアップメモリに退避するアクセス素子と、を備えたことを特徴とするプログラマブルコントローラ。
2. 前記アクセス素子は、前記被バックアップメモリのデータを前記バックアップメモリに退避する際、前記被バックアップメモリのデータの読み出しを行い、該データが出力されている間に、該データを前記バックアップメモリに書き込むことを特徴とする請求項１に記載のプログラマブルコントローラ。
3. 前記プロセッサは、該プロセッサがアクセスする専用メモリを有し、
   前記プロセッサが、前記専用メモリのデータを前記バックアップメモリに退避した後、前記アクセス素子は、前記プロセッサの動作モードを前記省電力モードに移行させることを特徴とする請求項１または２に記載のプログラマブルコントローラ。
4. 前記アクセス素子の消費電力は、前記プロセッサの消費電力より少ないことを特徴とする請求項１〜３のいずれか１項に記載のプログラマブルコントローラ。
5. 電源からの電力供給ラインに、逆流防止用ダイオードおよびスイッチを介して接続された、電力を蓄積するコンデンサをさらに備え、
   前記電力検出部は、電源電圧が前記第１閾値未満になったことに加え、該第１閾値より小さい第２閾値未満になったことを検出し、
   前記スイッチは、電源電圧が前記第２閾値以上である間、前記コンデンサと前記プロセッサとを非接続に維持し、電源電圧が前記第２閾値未満となると、前記コンデンサと前記プロセッサとを接続することを特徴とする請求項１から４のいずれか１項に記載のプログラマブルコントローラ。
6. 電源からの電力供給ラインにスイッチを介して接続された、電力を蓄積するコンデンサをさらに備え、
   前記電力検出部は、電源電圧が前記第１閾値未満になったことに加え、該第１閾値より小さい第２閾値未満になったことを検出し、
   前記スイッチは、電源電圧が前記第１閾値未満かつ第２閾値以上である間、前記コンデンサと前記プロセッサとを非接続に維持し、電源電圧が前記第１閾値以上または前記第２閾値未満である間、前記コンデンサと前記プロセッサとを接続することを特徴とする請求項１から４のいずれか１項に記載のプログラマブルコントローラ。
7. バックアップメモリと被バックアップメモリにアクセス可能なプロセッサおよびアクセス素子と、電源電圧を検出する電力検出部と、を有するプログラマブルコントローラにおいて、
   前記電力検出部によって、前記電源電圧が予め定められた第１閾値未満となったことが検出されると、
   前記アクセス素子は、前記プロセッサの動作モードを、通常モードより消費電力の少ない省電力モードに移行させ、前記被バックアップメモリからデータを読み出し、前記バックアップメモリに前記データを書き込むことを特徴とする電源切断対処方法。
8. 前記アクセス素子は、前記被バックアップメモリをリードアクセスしてデータを出力させ、該データが前記バックアップメモリから出力されている間に前記バックアップメモリにライトアクセスし、前記データを前記バックアップメモリに書き込むことを特徴とする請求項７に記載の電源切断対処方法。
   

Images