JP2014212316A - ショットキーダイオードおよび高電子移動度トランジスタを備えた半導体デバイスの製造方法 - Google Patents

ショットキーダイオードおよび高電子移動度トランジスタを備えた半導体デバイスの製造方法 Download PDF

Info

Publication number
JP2014212316A
JP2014212316A JP2014079460A JP2014079460A JP2014212316A JP 2014212316 A JP2014212316 A JP 2014212316A JP 2014079460 A JP2014079460 A JP 2014079460A JP 2014079460 A JP2014079460 A JP 2014079460A JP 2014212316 A JP2014212316 A JP 2014212316A
Authority
JP
Japan
Prior art keywords
layer
group iii
anode
nitride
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014079460A
Other languages
English (en)
Other versions
JP6280796B2 (ja
Inventor
ステファーン・デカウテレ
Decoutere Stefaan
シルヴィア・レンチ
Lenci Silvia
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2014212316A publication Critical patent/JP2014212316A/ja
Application granted granted Critical
Publication of JP6280796B2 publication Critical patent/JP6280796B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】ショットキーダイオードのターンオン電圧およびＨＥＭＴの閾値電圧が個別に調整可能である半導体デバイスを提供する。
【解決手段】半導体デバイスは、ＩＩＩ族−窒化物スタックの上に形成された、ショットキーダイオード（１０）および高電子移動度トランジスタ（２０）を備える。ＩＩＩ族−窒化物スタックは、少なくとも下側および上側のＩＩＩ族−窒化物層を備え、両者間にヘテロ接合を形成し、その結果、２ＤＥＧ層（５）が２つの層の下側層に形成される。２ＤＥＧ層は、ダイオードおよびＨＥＭＴの電荷キャリアとして機能する。ドープＩＩＩ族−窒化物層が、ダイオードのアノードの一部とＩＩＩ族−窒化物スタックとの間に存在する。前記一部は、ダイオードのショットキー接合とカソードとの間に設置される。追加のドープＩＩＩ族−窒化物層が、ＨＥＭＴのゲート電極とＩＩＩ族−窒化物スタックとの間に存在する。前記ＩＩＩ族−窒化物層の厚さは等しくない。
【選択図】図１

Description

本開示は、半導体プロセス、特に、電荷が２次元電子ガス（２ＤＥＧ）層内で移動する、異なるバンドギャップのＩＩＩ族−窒化物スタックを備えたデバイスのプロセスに関する。本開示は、特に、ショットキーダイオードおよび高電子移動度トランジスタ（ＨＥＭＴ）を備えた半導体デバイス、およびこうしたデバイスを製造する方法に関する。
金属−半導体ダイオードは、ショットキーダイオードとも称されており、これらの低い順電圧降下および高速スイッチング動作のため、整流回路において広く使用されている。ＡｌＧａＮ／ＧａＮヘテロ構造に製造されたショットキーダイオードは、ＧａＮの高い絶縁破壊電圧ならびに、圧電性および自発分極の差の結果としてＧａＮ層とＡｌＧａＮ層の間に現れる２ＤＥＧ層の高い移動度および高い電子密度から利益を得ている。
しかしながら、ダイオードが逆バイアスされた場合、高い漏れ電流という問題があり、その結果、大きな電力損失が生ずる。また、上述したタイプのショットキーダイオードを、高電子移動度トランジスタ（ＨＥＭＴ）とともに１つの基板上に集積した場合、電荷を伝導するために同じ２ＤＥＧを使用するという他の問題が生ずる。パワーダイオードでは、オン状態の電圧降下を最小化するために、より低いターンオン電圧が要望されている。しかしながら、ＡｌＧａＮ／ＧａＮ ＨＥＭＴでは、より高い閾値電圧が要望されており、このことはダイオード／ＨＥＭＴ集積化を困難にしている。
本開示は、ＩＩＩ族−窒化物スタックの上に形成された、ショットキーダイオードおよび高電子移動度トランジスタを備えた半導体デバイスに関する。ＩＩＩ族−窒化物スタックは、少なくとも下側および上側のＩＩＩ族−窒化物層を備え、両者間にヘテロ接合を形成し、その結果、２ＤＥＧ層（５）が２つの層の下側層に形成される。２ＤＥＧ層は、ダイオードおよびＨＥＭＴの両方にとって電荷キャリアとして機能する。本開示のデバイスにおいて、ドープＩＩＩ族−窒化物層が、ダイオードのアノードの一部とＩＩＩ族−窒化物スタックとの間に存在し、前記一部はダイオードのショットキー接合とカソードとの間に設置され、そして、追加のドープＩＩＩ族−窒化物層が、ＨＥＭＴのゲート電極とＩＩＩ族−窒化物スタックとの間に存在している。前記ＩＩＩ族−窒化物層の厚さは等しくなく、そのため、ダイオードのターンオン電圧およびＨＥＭＴの閾値電圧が特定の要求に従って調整される。本開示は、同様に、こうしたデバイスを製造する方法も含む。
本開示は、添付した請求項に開示したように、ショットキーダイオードおよび高電子移動度トランジスタを備えた半導体デバイス、およびこうしたデバイスを製造する方法に関する。
本開示は、ショットキーダイオードおよび高電子移動度トランジスタを備えた半導体デバイスに関する。該デバイスは、下記の構成を備える。
・少なくとも下側および上側のＩＩＩ族−窒化物層。これらの層は、両者間にヘテロ接合を形成し、その結果、２ＤＥＧ層が２つの層の下側層に形成される。
・下記の構成を備えたダイオード。
‐上側ＩＩＩ族−窒化物層とのオーミックコンタクトを形成するカソード。
‐アノード。これは、上側ＩＩＩ族−窒化物層とのショットキーバリアコンタクトを形成する第１部分、およびアノードとカソードとの間に配置された第２部分を備える。
‐前記上側ＩＩＩ族−窒化物層の上に位置し、アノードとカソードを互いに絶縁する誘電体エリア。
‐アノードの前記第２部分と上側ＩＩＩ族−窒化物層との間に位置し、ダイオードの逆バイアス領域における２ＤＥＧ層をピンチオフするように構成されたドープＩＩＩ族−窒化物材料の層。
・下記の構成を備えたＨＥＭＴ。
‐前記上側ＩＩＩ族−窒化物層とオーミックコンタクトしているソース電極およびドレイン電極。
‐前記ソース電極と前記ドレイン電極との間に位置するゲート電極。
‐前記上側ＩＩＩ族−窒化物層の上に位置し、ソースとゲートとの間およびゲートとドレインとの間にある誘電体エリア。
‐前記ゲート電極と上側ＩＩＩ族−窒化物層との間にあるドープＩＩＩ族−窒化物材料の層。
ダイオードおよびＨＥＭＴにおける前記ドープＩＩＩ族−窒化物材料の層は、異なる厚さを有する。
一実施形態によれば、ＨＥＭＴにおけるドープＩＩＩ族−窒化物材料の層の厚さは、ショットキーダイオードにおけるドープＩＩＩ族−窒化物材料の層の厚さより大きい。
一実施形態によれば、前記ドープＩＩＩ族−窒化物材料の層は、前記ダイオードおよび前記ＨＥＭＴにおいて電流の流れ方向に測定した長さを有し、ＨＥＭＴにおけるドープＩＩＩ族−窒化物材料の層の長さは、ショットキーダイオードにおけるドープＩＩＩ族−窒化物材料の層の長さより小さい。
アノードの前記第１および第２部分は、誘電体エリアによって分離されていてもよい。代替として、アノードの前記第１および第２部分は、直接に隣接してもよい。
一実施形態によれば、前記下側ＩＩＩ族−窒化物層はＧａＮ層であり、前記上側ＩＩＩ族−窒化物層はＡｌＧａＮ層であり、前記ドープＩＩＩ族−窒化物材料の層はｐ−ドープのＧａＮまたはＡｌＧａＮの層である。
本開示は、同様に、ショットキーダイオードおよび高電子移動度トランジスタを備えた半導体デバイスを製造する方法に関する。該方法は、下記のステップを含む。
‐キャリア基板の上にＩＩＩ族−窒化物スタックを製作するステップ。前記スタックは、少なくとも下側および上側のＩＩＩ族−窒化物層を備え、両者間にヘテロ接合を形成し、その結果、２ＤＥＧ層が２つの層の下側層に形成される。
‐誘電体層を前記ＩＩＩ族−窒化物スタックの上に堆積するステップ。
‐前記誘電体をパターン化して、ショットキーダイオードのアノード電極およびカソード電極の場所ならびにＨＥＭＴのソース電極、ドレイン電極およびゲート電極の場所に対応して、誘電体層を貫通する複数の開口を形成するステップ。前記アノードの場所に対応した開口（以下「アノード開口」と称する）は、前記ダイオードのショットキー接合に対応した第１部分と、前記第１部分に近接した第２部分とを備え、前記第２部分の各開口は、第１部分と、カソード電極に対応した開口のうちの１つとの間に設置される。
‐ドープＩＩＩ族−窒化物材料からなる第１層を、アノード開口の前記第２部分に製作し、ドープＩＩＩ族−窒化物材料からなる第２層を、前記ＨＥＭＴのゲートに対応した開口（以下「ゲート開口」と称する）に製作するステップ。前記第１および第２層（１８，２６）の厚さは等しくない。
‐前記アノード電極およびカソード電極、ならびにソース電極、ドレイン電極およびゲート電極を製作するステップ。前記アノードの一部が、ドープＩＩＩ族−窒化物材料からなる前記第１層の上に製作され、ゲート電極が、ドープＩＩＩ族−窒化物材料からなる前記第２層の上に製作される。
‐ダイオードとＨＥＭＴとの間に絶縁(isolation)エリアを製作するステップ。
上記方法の説明において、開口に金属を直接堆積することによって、あるいは、最初に１つ以上の中間層を堆積し、前記中間層の上に金属を堆積することによって、開口が電極金属の少なくとも一部を受け入れるように構成されている場合に、開口が電極の場所に「対応して」と記述している。
一実施形態によれば、ドープＩＩＩ族−窒化物材料からなる前記第１層および第２層を製作するステップは、ドープＩＩＩ族−窒化物材料を、アノード開口の前記第２部分に選択的に堆積することによって実施され、ゲート開口では、前記選択的堆積が単一の堆積工程で生じ、そして、アノード開口の前記第２部分の寸法およびゲート開口の寸法は、得られた第１層の厚さが得られた第２層の厚さと等しくないように選択される。
更なる実施形態によれば、アノード開口の第２部分の前記開口および前記ゲート開口は、ある長さを有しており、前記ゲート開口の長さはアノード開口の前記第２部分の開口の長さより小さく、その結果、前記第２層の厚さは前記第１層の長さより大きい。
他の実施形態によれば、ドープＩＩＩ族−窒化物材料からなる前記第１層および第２層を製作するステップは、下記ステップによって行われる。
‐前記ゲート開口をマスクして、ドープＩＩＩ族−窒化物材料からなる前記第１層を堆積するステップ。
‐アノード開口の前記第２部分の開口をマスクして、ドープＩＩＩ族−窒化物材料からなる前記第２層を堆積するステップ。
方法の一実施形態によれば、誘電体層をＩＩＩ族−窒化物スタックの上に堆積するステップに続いて、下記ステップが行われる。
‐前記誘電体層をパターン化する第１のステップにおいて、アノード開口の前記第２部分および前記ゲート開口を形成するステップ。
‐ドープＩＩＩ族−窒化物材料からなる前記第１層および第２層を、アノード開口の前記第２部分および前記ゲート開口に製作するステップ。
‐第２のパターン化ステップにおいて、ショットキーダイオードのアノードの場所に対応して、開口の前記第１部分を形成するステップ。
‐前記アノード電極および前記ゲート電極を製作するステップ。
‐１つ以上の追加のパターン化ステップにおいて、ショットキーダイオードのカソード電極ならびにＨＥＭＴのソース電極およびドレイン電極の場所に対応して、前記開口を形成するステップ。
‐前記カソード電極ならびにソース電極およびドレイン電極を製作するステップ。
一実施形態によれば、前記下側ＩＩＩ族−窒化物層はＧａＮ層であり、前記上側ＩＩＩ族−窒化物層はＡｌＧａＮ層であり、前記ドープＩＩＩ族−窒化物材料の層は、ｐ−ドープのＧａＮまたはＡｌＧａＮの層である。
本開示の一実施形態に係るデバイスの構造を示す。 本開示の一実施形態に係る方法におけるステップを示す。 本開示の一実施形態に係る方法におけるステップを示す。 本開示の一実施形態に係る方法におけるステップを示す。 本開示の一実施形態に係る方法におけるステップを示す。 本開示の一実施形態に係る方法におけるステップを示す。 本開示の一実施形態に係る方法におけるステップを示す。 本開示の一実施形態に係る方法におけるステップを示す。 本開示の一実施形態に係る方法におけるステップを示す。 本開示の一実施形態に係る方法におけるステップを示す。
本開示に係る半導体デバイスにおいて、ショットキーパワーダイオードおよびＨＥＭＴが、同じ基板上で、ＩＩＩ族−窒化物材料からなる同じスタック上に配置され、前記スタック内に形成された同じ２ＤＥＧ層（の一部）を経由して電流を伝導するように構成している。この詳細な説明において、２ＤＥＧは、ＧａＮチャネル層とＡｌＧａＮバリア層との間に形成されたものとして説明しているが、他の組合せのＩＩＩ族−窒化物層が本開示の目的に適していることもある。
本開示に係るデバイスを図１に示す。ベース基板１、例えば、ＳｉまたはＳｉ−カーバイドの基板の上に、１つ以上のバッファ層２と、ＧａＮチャネル層３と、ＡｌＧａＮバリア層４とからなるＩＩＩ族−窒化物スタックが存在している。２ＤＥＧ ５は、チャネル層とバリア層との間の界面または界面近傍に形成される。バッファ層２は、幾つかの（Ａｌ）ＧａＮ層で構成してもよい。それは、デバイスのバッファ絶縁破壊を改善し、基板１とＧａＮ層３との間の不整合を最小化し、ＡｌＧａＮ／ＧａＮ界面での２ＤＥＧの閉じ込めを改善する。
ダイオード１０は、中央のアノード１１と、対称的に配置され、外部で相互接続されたカソード１２とを備える。アノードおよびカソードは、図１の図面に対して垂直な方向に所定の幅の細長い電極である。アノードおよびカソードは、外部端子Ａ，Ｃとそれぞれ接続されている。分離し外部接続されたカソード部分１２の代わりに、カソードは、アノードを取り囲む単一の電極でもく、あるいは、ダイオードは、１つのアノードおよび１つのカソードが側方に並んだ非対称構造を有してもよい。
誘電体層１３が、アノードおよびカソードを相互に電気的に分離している。カソード１２は、オーミックコンタクト接合１４を介してバリア層４と接続される。アノードは、ショットキーバリアコンタクト接合１６を介してバリア層４と接続された中央部分１５を備える。アノード１１は、層１８によって前記バリア層から分離した側方部分１７をさらに備える。これは、ｐ−ドープＧａＮまたはｐ−ドープＡｌＧａＮの層である（以下、「ｐ−ＧａＮ層」と称する）。ｐ−ドープとは、正のドーピング元素がＧａＮまたはＡｌＧａＮの材料に添加されていることを意味する。本開示において適用されるｐ−ドープ層は、意図しないドープ層、即ち、意図しない不純物（例えば、酸素、炭素）を含む層より高いドーピングレベルを持つ層である。こうした不純物は、典型的には１０１３ａｔ／ｃｍ３未満のドーピングレベルで存在し、意図的に追加したドーパント原子（例えば、正のドーピングではＭｇ）を伴わない。ｐ−ドープエリアの効果は、ダイオードに逆バイアスが印加された場合に２ＤＥＧ層を空乏化することであり、これにより逆漏れ電流を阻止するとともに、順方向伝導モードにおいて、ショットキー接合１６を通じて高い電流伝導および低いオン状態電圧が得られることである。こうした側方配置のｐ−ドープ領域の効果は、それ自体は知られており、例えば、米国公開第２０１２／０１４６０９３号で説明されている。
ＨＥＭＴ２０は、バリア層４とオーミックコンタクトしているソース電極２１およびドレイン電極２２と、ゲート電極２３とを備える。電極は、外部端子Ｓ／Ｄ／Ｃと接続される。誘電体層２４が、電極を相互に絶縁している。より深い絶縁エリア２５がダイオード１０をＨＥＭＴ２０から絶縁している。ゲート電極２３は、ｐ−ＧａＮまたはｐ−ＡｌＧａＮの層２６（再度、これを「ｐ−ＧａＮ層」と称する）によって、バリア層４から分離されている。この層２６の厚さは、ダイオード構造に設けられたｐ−ＧａＮ層１８の厚さと相違する。こうした厚さの差は本開示に特徴的であり、それはダイオードのターンオン電圧およびＨＥＭＴの閾値電圧に関連するためである。これらの厚さを適切な方法で調整することによって、それぞれ最適化されたダイオードおよびＨＥＭＴのターンオン電圧および閾値電圧が得られる。図１に示す好ましい実施形態において、ＨＥＭＴゲートでのｐ−ＧａＮ層２６は、ダイオードのｐ−ＧａＮ層１８より厚く、これによりこのＨＥＭＴデバイスの動作要件に応じてＨＥＭＴの予め定めた閾値電圧が得られる（所定のゲートバイアス電圧を超えて導通する）とともに、より薄いｐ−ＧａＮ層１８に起因してダイオードのターンオン電圧がより低くなる。
ｐ−ＧａＮ層１８は、アノード−カソード間電圧がターンオン電圧より低い場合にチャネルをピンチオフすることによって、ショットキーバリアダイオードを高い逆電界から遮蔽する。同様に、ｐ−ＧａＮエリア２６は、ゲート−ソース間電圧が閾値電圧より低い場合にトランジスタチャネルをピンチオフにして、トランジスタをターンオフにできる。ダイオードはオン状態で短絡接続になる必要があるため、理想的には可能な限りゼロに近いターンオン電圧がダイオードにとって目標とされる。代わりに、正の閾値電圧がこのトランジスタにとって望まれており、これは、好ましくは、エンハンスメントモードの挙動（即ち、ゲートとソースの間に正の電圧が印加されない限り、ゲート２３の下方に２ＤＥＧ層が存在しない）を示すことになる。こうしてダイオードのターンオン電圧は、トランジスタ閾値電圧より低くなることになる。両方の場合、ｐ−ＧａＮの厚さを変更することによって、ターンオン／閾値電圧を調整することが可能である。即ち、ｐ−ＧａＮの厚さを増加させることは、ターンオン／閾値電圧の正のシフトを生じさせる。
図１の実施形態において、電極、ｐ−ＧａＮ層および誘電体絶縁層の全てが、図面に対して垂直な方向に測定した所定の幅、および図面の面内にあって幅に対して垂直な所定の長さを有する細長い部分として形状をなしている。用語「長さ」は、この特定の寸法が個々のデバイス１０，２０での電流の流れの方向に対応するように用いている。図１に示すように、層２６の長さＤ２は、層１８の長さＤ１より小さい。この態様は、後述のような本開示に係るデバイスを製造するための好ましい方法に関連する。
一般論として、図１に示すデバイス（ＡｌＧａＮ／ＧａＮスタックおよび「ｐ−ＧａＮ層」と称している層１８，２６を備える。但し、該方法はこれらの特定の組合せに限定されない）を製造するための本開示の方法は、図２ａ〜図２ｉに示す下記ステップを含む。
‐キャリア基板１の上に、上述のようなＩＩＩ族−窒化物スタック２／３／４を製作するステップ。こうしたＩＩＩ族−窒化物スタックの製作は、任意の適切な公知の手法に従って、例えば、有機金属化学気相成長法（ＭＯＣＶＤ）によって実施できる。バリア層４は、スタックの上部層である。
‐誘電体層３０を前記ＩＩＩ族−窒化物スタックの上に堆積するステップ。例えば、Ｓｉ３Ｎ４層が、その場(in-situ)（ＩＩＩ族−窒化物スタックの堆積と同じプロセスチャンバー内）で、そして、例えば、ＩＩＩ族−窒化物スタックと同じ堆積プロセスによって堆積される。誘電体層は、順番に堆積した複数の層からなるものでもよい。
‐前記誘電体をパターン化して（例えば、１回以上の標準リソグラフィ／エッチング工程により）、ショットキーダイオード１０のアノード電極およびカソード電極の場所３１〜３３ならびにＨＥＭＴ２０のソース電極、ドレイン電極およびゲート電極の場所３４／３５／３６に対応して、誘電体層を貫通する複数の開口３１〜３６を形成するステップ。ここで、前記アノードに対応した開口は、前記ダイオードのショットキー接合に対応した第１部分３１と、前記第１部分に近接し、第１部分３１とカソード電極に対応した開口３３との間に設置された少なくとも１つの第２部分３２とを備える。これらの開口は、好ましくは、１回の標準リソグラフィ／エッチング工程ではなく、本説明で後述するような一連の工程においてパターン化される。
‐ｐ−ＧａＮからなる第１層１８を、アノード開口の前記第２部分３２に製作し、ｐ−ＧａＮからなる第２層２６を、前記ＨＥＭＴのゲートに対応した開口に製作するステップ。ここで、第１層および第２層の厚さは等しくない。
‐前記電極を、例えば、導電層を堆積し、前記層をパターン化することによって製作するステップ。前記アノード１１の一部が、第１ｐ−ＧａＮ層１８の上に製作され、ゲート電極２３は、第２ｐ−ＧａＮ層２６の上に製作される。再び、全ての電極が単一の工程で製作されず、本説明での更なる好ましい実施形態の場合に説明するように、幾つかの電極を１回以上の標準リソグラフィ／エッチング工程の後に製作し、他の電極を追加のリソグラフィ／エッチング工程の後に製作してもよい。
‐ダイオードとＨＥＭＴとの間に絶縁(isolation)エリア２５を製作するステップ。これは、例えば、メサエッチング手法によって製作される。
ｐ−ＧａＮ層１８，２６の製作は、好ましくは、その場(in-situ)ドーピングを用いてＧａＮ層の堆積工程によって行われる。即ち、正のドーピング元素、例えば、Ｍｇが、ＧａＮ堆積工程の際に堆積される。第１および第２ｐ−ＧａＮ層１８／２６が堆積される開口３２，３５の少なくとも１つが、ＩＩＩ族−窒化物スタック内に延長でき、これによりＩＩＩ族−窒化物スタックの上側ＩＩＩ族−窒化物層に部分的に窪みを形成する。
図２に示す好ましい実施形態によれば、開口３１〜３６が同時にエッチングされず、全ての電極は同時に形成していない。開口３２，３５を最初に形成し（図２ｃ）、続いてｐ−ＧａＮ層１８，２６の堆積を行う（図２ｄ）。そして、開口３１を形成し（図２ｅ）、続いて、異なる金属で製作できる電極１１，２３の堆積を行う（図２ｆ）。そして、開口３３，３４，３６を形成するために、第２のリソグラフィ／エッチングを実施する（図２ｇ）。続いて、前記開口内でのカソード電極１２、ソース電極２１およびドレイン電極２２の製作を行い（図２ｈ）、そして、絶縁エリア２５の形成を行う（図２ｉ）。
好ましい実施形態によれば、前記第１および第２ｐ−ＧａＮ層１８／２６を製作するステップは、第２アノード部分およびＨＥＭＴゲートに対応した開口３２／３５でのｐ−ＧａＮの選択的堆積によって、単一の工程で実施される。選択的堆積は、公知のＳＡＧ（Selective Area Growth:選択領域成長）に従って、ＳＡＧマスクとして機能する誘電体層３０を用いて実施してもよい。
ｐ−ＧａＮ層１８／２６を、上述のように同時選択的堆積によって堆積した場合、開口３２，３５の長さＤ１，Ｄ２は、前記異なる厚さが得られるように設計される。開口の長さをより小さく選択した場合、選択的に堆積したｐ−ＧａＮ層の厚さは、選択的堆積時のローディング効果に起因して、より広い開口に堆積されたｐ−ＧａＮより厚くなる。開口の寸法について熟慮された設計によるｐ−ＧａＮ層の厚さのこの調整は、今日、公知ではない。本発明者による実験は、長さ１０μｍのトレンチおよび長さ５００ｎｍのトレンチ（前記トレンチはＳｉ３Ｎ４層内に製作した）での同時の選択的ｐ−ＧａＮ堆積が、より広いトレンチでの約３５ｎｍ厚のｐ−ＧａＮ層と、より狭いトレンチでの約７０ｎｍ厚のｐ−ＧａＮ層とを生じさせることを明らかにした。この相違は、ｐ−ＧａＮ層の厚さがダイオードおよびＨＥＭＴの両方において３５ｎｍである場合と比べて、ＨＥＭＴの閾値電圧で約１Ｖのシフトが得られるのに充分である。個々の開口の長さを適切に設計することによって、ダイオードおよびＨＥＭＴでのｐ−ＧａＮ層が単一の工程で製作されるとともに、ターンオン電圧および閾値電圧を調整することが可能になる。
好ましい実施形態が、適切なサイズの開口におけるｐ−ＧａＮ層１８／２６の上述した単一工程の選択的堆積を含んでいるが、これらのｐ−ＧａＮ層１８／２６は、他の方法で得ることも可能である。例えば、ＨＥＭＴゲートに対応した開口を遮蔽するマスクを通じて層１８を最初に堆積し（公知の適切な手法によって、好ましくはその場(in-situ)ドーピングを用いて）、続いて、ダイオードエリアを遮蔽する第２マスクを通じて層２６の堆積を行うことができる。本実施形態において、予め定めた厚さの個々のｐ−ＧａＮ層を互いに独立に製作できる。本実施形態は、異なるサイズの個々の開口を必要としていない。しかしながら、本実施形態は、複数のマスキング工程を必要としている点でより複雑である。
他の実施形態が、同じ厚さのｐ−ＧａＮ層１８，２６の堆積を含み、続いて、これらの層のうちの１つについてエッチングバックを行い、厚さを減少させる。これも、マスキング工程を含むより複雑な方法である。
図１に示す構造は、能動エリア（例えば、アノード、カソードおよびＳ／Ｇ／Ｄ電極）と、所定の長さの分離絶縁エリア（１３，２４，２５）とを備え、このタイプのデバイスで広く使用されているレイアウトである。図は、各タイプの１つの電極だけを示しているが（カソード以外）、デバイスは、先行技術で知られているように、コンタクトパッドによって横方向に相互接続された複数の「フィンガー（指形）」電極からなるものでもよい。本開示は、この細長い形状の電極に限定されないが、任意の他のデバイス構造に関連している。
本開示は、中央のアノードおよび２つのカソードを備えた、図１に示す対称なダイオード構造に限定されない。ダイオードは、ダイオードのショットキー接合１６とカソードのオーミック接合１４との間にあるｐ−ＧａＮエリア１８とともに、１つのアノードおよび１つのカソードを有してもよい。
本開示はまた、ショットキー接合１６が誘電体エリア５０によってｐ−ＧａＮ層１８から分離している図１に示すアノード構造に限定されない。代替の実施形態において、ｐ−ＧａＮ層１８は、ショットキー接合１６に直接に隣接し接触していてもよい。
本開示は、図面および上記説明において詳細に図示し説明したが、こうした図示および説明は、概略的または例示的であり、非限定的なものと考えられる。開示した実施形態への他の変形が、図面および添付した請求項の検討から、請求する開示内容を実践する際、当業者によって理解され実施される。請求項において、文言「備える、含む(comprising)」は、他の要素またはステップを排除せず、不定冠詞「"a"または"an"」は、複数を排除していない。特定の手段が相互に異なる従属請求項に記載されたことだけでは、これらの手段の組合せが好都合に使用できないことを示すものでない。請求項内の参照符号は、範囲を限定するものとして解釈すべきでない。
上記説明は、本開示の特定の実施形態を詳説している。しかしながら、上記説明が文章中にどの程度詳しく記載されているかに関わらず、本開示は多くの方法で実践できるものであり、従って、開示した実施形態に限定されない。本開示の特定の特徴または態様を記載する場合の特定の用語の使用は、該用語が関連している本開示の特徴または態様のいずれか特定の特徴を含むように制限されるように、該用語がここで再定義されることを意味すると解釈すべきでないことに留意すべきである。
特に限定していない限り、他の層または基板の「上に」堆積または製作される層の説明は、下記の選択肢を含む。
・前記層が、前記他の層または基板の上に直接に、即ち、これと接触して製作または堆積されること。
・前記層が、前記層と前記他の層または基板との間にある１つの中間層または中間層スタックの上に製作されること。

Claims (12)

  1. ショットキーダイオードおよび高電子移動度トランジスタを備えた半導体デバイスであって、
    ・少なくとも下側および上側のＩＩＩ族−窒化物層であって、両者間にヘテロ接合を形成し、その結果、２ＤＥＧ層が２つの層の下側層に形成される下側および上側のＩＩＩ族−窒化物層を備え、
    ・ダイオードは、
    ‐上側ＩＩＩ族−窒化物層とのオーミックコンタクトを形成するカソードと、
    ‐アノードであって、上側ＩＩＩ族−窒化物層とのショットキーバリアコンタクトを形成する第１部分、およびアノードとカソードとの間に配置された第２部分を備えたアノードと、
    ‐前記上側ＩＩＩ族−窒化物層の上に位置し、アノードとカソードを互いに絶縁する誘電体エリアと、
    ‐アノードの前記第２部分と上側ＩＩＩ族−窒化物層との間に位置し、ダイオードの逆バイアス領域における２ＤＥＧ層をピンチオフするように構成されたドープＩＩＩ族−窒化物材料の層と、を備え、
    ・ＨＥＭＴは、
    ‐前記上側ＩＩＩ族−窒化物層とオーミックコンタクトしているソース電極およびドレイン電極と、
    ‐前記ソース電極と前記ドレイン電極との間に位置するゲート電極と、
    ‐前記上側ＩＩＩ族−窒化物層の上に位置し、ソースとゲートとの間およびゲートとドレインとの間にある誘電体エリアと、
    ‐前記ゲート電極と上側ＩＩＩ族−窒化物層との間にあるドープＩＩＩ族−窒化物材料の層と、を備え、
    ダイオードおよびＨＥＭＴにおける前記ドープＩＩＩ族−窒化物材料の層は、異なる厚さを有する、デバイス。
  2. ＨＥＭＴにおけるドープＩＩＩ族−窒化物材料の層の厚さは、ショットキーダイオードにおけるドープＩＩＩ族−窒化物材料の層の厚さより大きい請求項１記載のデバイス。
  3. 前記ドープＩＩＩ族−窒化物材料の層は、前記ダイオードおよび前記ＨＥＭＴにおいて電流の流れ方向に測定した長さを有し、ＨＥＭＴにおけるドープＩＩＩ族−窒化物材料の層の長さは、ショットキーダイオードにおけるドープＩＩＩ族−窒化物材料の層の長さより小さい請求項１または２記載のデバイス。
  4. アノードの前記第１および第２部分は、誘電体エリアによって分離されている請求項１〜３のいずれかに記載のデバイス。
  5. アノードの前記第１および第２部分は、直接に隣接している請求項１〜３のいずれかに記載のデバイス。
  6. 前記下側ＩＩＩ族−窒化物層はＧａＮ層であり、前記上側ＩＩＩ族−窒化物層はＡｌＧａＮ層であり、前記ドープＩＩＩ族−窒化物材料の層は、ｐ−ドープのＧａＮまたはＡｌＧａＮの層である請求項１〜５のいずれかに記載のデバイス。
  7. ショットキーダイオードおよび高電子移動度トランジスタを備えた半導体デバイスを製造する方法であって、
    ‐キャリア基板の上にＩＩＩ族−窒化物スタックを製作するステップであって、前記スタックは、少なくとも下側および上側のＩＩＩ族−窒化物層を備え、両者間にヘテロ接合を形成し、その結果、２ＤＥＧ層が２つの層の下側層に形成されるようにしたステップと、
    ‐誘電体層を前記ＩＩＩ族−窒化物スタックの上に堆積するステップと、
    ‐前記誘電体をパターン化して、ショットキーダイオードのアノード電極およびカソード電極の場所ならびにＨＥＭＴのソース電極、ドレイン電極およびゲート電極の場所に対応して、誘電体層を貫通する複数の開口を形成するステップであって、前記アノードの場所に対応した開口（以下「アノード開口」と称する）は、前記ダイオードのショットキー接合に対応した第１部分と、前記第１部分に近接した第２部分とを備え、前記第２部分の各開口は、第１部分と、カソード電極に対応した開口のうちの１つとの間に設置されるようにしたステップと、
    ‐ドープＩＩＩ族−窒化物材料からなる第１層を、アノード開口の前記第２部分に製作し、ドープＩＩＩ族−窒化物材料からなる第２層を、前記ＨＥＭＴのゲートに対応した開口（以下「ゲート開口」と称する）に製作するステップであって、前記第１および第２層の厚さは等しくないようにしたステップと、
    ‐前記アノード電極およびカソード電極、ならびにソース電極、ドレイン電極およびゲート電極を製作するステップであって、前記アノードの一部が、ドープＩＩＩ族−窒化物材料からなる前記第１層の上に製作され、ゲート電極が、ドープＩＩＩ族−窒化物材料からなる前記第２層の上に製作されるようにしたステップと、
    ‐ダイオードとＨＥＭＴとの間に絶縁エリアを製作するステップと、を含む方法。
  8. ドープＩＩＩ族−窒化物材料からなる前記第１層および第２層を製作するステップは、ドープＩＩＩ族−窒化物材料を、アノード開口の前記第２部分に選択的に堆積することによって実施され、ゲート開口では、前記選択的堆積が単一の堆積工程で生じ、そして、アノード開口の前記第２部分の寸法およびゲート開口の寸法は、得られた第１層の厚さが得られた第２層の厚さと等しくないように選択される請求項７記載の方法。
  9. アノード開口の第２部分の前記開口および前記ゲート開口は、ある長さを有しており、
    前記ゲート開口の長さはアノード開口の前記第２部分の開口の長さより小さく、その結果、前記第２層の厚さは前記第１層の長さより大きい請求項８記載の方法。
  10. ドープＩＩＩ族−窒化物材料からなる前記第１層および第２層を製作するステップは、
    ‐前記ゲート開口をマスクして、ドープＩＩＩ族−窒化物材料からなる前記第１層を堆積するステップと、
    ‐アノード開口の前記第２部分の開口をマスクして、ドープＩＩＩ族−窒化物材料からなる前記第２層を堆積するステップと、によって行われる請求項７記載の方法。
  11. 誘電体層をＩＩＩ族−窒化物スタックの上に堆積するステップに続いて、
    ‐前記誘電体層をパターン化する第１のステップにおいて、アノード開口の前記第２部分および前記ゲート開口を形成するステップと、
    ‐ドープＩＩＩ族−窒化物材料からなる前記第１層および第２層を、アノード開口の前記第２部分および前記ゲート開口に製作するステップと、
    ‐第２のパターン化ステップにおいて、ショットキーダイオードのアノードの場所に対応して、開口の前記第１部分を形成するステップと、
    ‐前記アノード電極および前記ゲート電極を製作するステップと、
    ‐１つ以上の追加のパターン化ステップにおいて、ショットキーダイオードのカソード電極ならびにＨＥＭＴのソース電極およびドレイン電極の場所に対応して、前記開口を形成するステップと、
    ‐前記カソード電極ならびにソース電極およびドレイン電極を製作するステップと、が行われる請求項７〜１０のいずれかに記載の方法。
  12. 前記下側ＩＩＩ族−窒化物層はＧａＮ層であり、前記上側ＩＩＩ族−窒化物層はＡｌＧａＮ層であり、前記ドープＩＩＩ族−窒化物材料の層は、ｐ−ドープのＧａＮまたはＡｌＧａＮの層である請求項７〜１１のいずれかに記載の方法。
JP2014079460A 2013-04-16 2014-04-08 ショットキーダイオードおよび高電子移動度トランジスタを備えた半導体デバイスの製造方法 Active JP6280796B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP13163861.1 2013-04-16
EP13163861.1A EP2793255B8 (en) 2013-04-16 2013-04-16 Manufacturing method of a semiconductor device comprising a schottky diode and a high electron mobility transistor

Publications (2)

Publication Number Publication Date
JP2014212316A true JP2014212316A (ja) 2014-11-13
JP6280796B2 JP6280796B2 (ja) 2018-02-14

Family

ID=48095727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014079460A Active JP6280796B2 (ja) 2013-04-16 2014-04-08 ショットキーダイオードおよび高電子移動度トランジスタを備えた半導体デバイスの製造方法

Country Status (3)

Country Link
US (2) US9276082B2 (ja)
EP (1) EP2793255B8 (ja)
JP (1) JP6280796B2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946724B1 (en) * 2010-06-02 2015-02-03 Hrl Laboratories, Llc Monolithically integrated self-aligned GaN-HEMTs and Schottky diodes and method of fabricating the same
US9449833B1 (en) 2010-06-02 2016-09-20 Hrl Laboratories, Llc Methods of fabricating self-aligned FETS using multiple sidewall spacers
DE112014003175B4 (de) * 2013-07-08 2020-12-03 Efficient Power Conversion Corporation Verfahren zur Herstellung einer selbstausrichtenden Isolation in Galliumnitrid-Komponenten und integrierten Schaltungen
US20150372096A1 (en) * 2014-06-20 2015-12-24 Ishiang Shih High Electron Mobility Transistors and Integrated Circuits with Improved Feature Uniformity and Reduced defects for Microwave and Millimetre Wave Applications
JP2016018939A (ja) * 2014-07-10 2016-02-01 株式会社豊田中央研究所 窒化物半導体基板に形成したショットキーバリアダイオード
JP6055799B2 (ja) * 2014-07-29 2016-12-27 株式会社豊田中央研究所 半導体装置とその製造方法
WO2017027704A1 (en) * 2015-08-11 2017-02-16 Cambridge Electronics, Inc. Semiconductor structure with a spacer layer
US10541323B2 (en) 2016-04-15 2020-01-21 Macom Technology Solutions Holdings, Inc. High-voltage GaN high electron mobility transistors
US10651317B2 (en) 2016-04-15 2020-05-12 Macom Technology Solutions Holdings, Inc. High-voltage lateral GaN-on-silicon Schottky diode
US10170611B1 (en) 2016-06-24 2019-01-01 Hrl Laboratories, Llc T-gate field effect transistor with non-linear channel layer and/or gate foot face
CN106783869B (zh) * 2016-09-07 2019-11-22 武汉华星光电技术有限公司 薄膜晶体管阵列基板及其制造方法
CN106449747A (zh) * 2016-11-28 2017-02-22 电子科技大学 一种逆阻型氮化镓高电子迁移率晶体管
US10854718B2 (en) * 2017-02-21 2020-12-01 Semiconductor Components Industries, Llc Method of forming a semiconductor device
US11373995B2 (en) 2017-09-29 2022-06-28 Intel Corporation Group III-nitride antenna diode
WO2019066975A1 (en) * 2017-09-29 2019-04-04 Intel Corporation GROUP III SILICON NITRIDE CONTROLLED RECTIFIER
US11545586B2 (en) 2017-09-29 2023-01-03 Intel Corporation Group III-nitride Schottky diode
CN108022925B (zh) * 2017-11-06 2020-09-15 中国科学院微电子研究所 GaN基单片功率变换器及其制作方法
US11056483B2 (en) 2018-01-19 2021-07-06 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
US10950598B2 (en) * 2018-01-19 2021-03-16 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor
US11233047B2 (en) 2018-01-19 2022-01-25 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon
US10868162B1 (en) 2018-08-31 2020-12-15 Hrl Laboratories, Llc Self-aligned gallium nitride FinFET and method of fabricating the same
US11600614B2 (en) 2020-03-26 2023-03-07 Macom Technology Solutions Holdings, Inc. Microwave integrated circuits including gallium-nitride devices on silicon
CN112154542B (zh) * 2020-04-29 2023-12-08 英诺赛科（珠海）科技有限公司 电子装置
CN114078965B (zh) * 2020-08-11 2023-08-08 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
KR102427421B1 (ko) * 2020-08-28 2022-08-01 주식회사 시지트로닉스 정류성능이 개선된 wbg 반도체 소자 및 그 제조방법
WO2022183503A1 (en) * 2021-03-05 2022-09-09 Huawei Technologies Co., Ltd. Gallium nitride power transistor
CN114097080B (zh) * 2021-07-01 2023-12-22 英诺赛科(苏州)科技有限公司 氮化物基多通道开关半导体器件和其制造方法
CN113690311B (zh) * 2021-08-30 2023-04-25 电子科技大学 一种集成续流二极管的GaN HEMT器件
US20240063218A1 (en) * 2021-11-12 2024-02-22 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078526A (ja) * 2006-09-25 2008-04-03 New Japan Radio Co Ltd 窒化物半導体装置及びその製造方法
JP2009231395A (ja) * 2008-03-19 2009-10-08 Sumitomo Chemical Co Ltd 半導体装置および半導体装置の製造方法
JP2011054845A (ja) * 2009-09-03 2011-03-17 Panasonic Corp 窒化物半導体装置
JP2011205029A (ja) * 2010-03-26 2011-10-13 Sanken Electric Co Ltd 半導体装置
JP2011228398A (ja) * 2010-04-16 2011-11-10 Sanken Electric Co Ltd 半導体装置
WO2012098635A1 (ja) * 2011-01-17 2012-07-26 富士通株式会社 半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109830A (ja) * 2005-10-12 2007-04-26 Univ Nagoya 電界効果トランジスタ
US7767508B2 (en) * 2006-10-16 2010-08-03 Advanced Micro Devices, Inc. Method for forming offset spacers for semiconductor device arrangements
JP2009164158A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体装置及びその製造方法
JP2011165749A (ja) * 2010-02-05 2011-08-25 Panasonic Corp 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078526A (ja) * 2006-09-25 2008-04-03 New Japan Radio Co Ltd 窒化物半導体装置及びその製造方法
JP2009231395A (ja) * 2008-03-19 2009-10-08 Sumitomo Chemical Co Ltd 半導体装置および半導体装置の製造方法
JP2011054845A (ja) * 2009-09-03 2011-03-17 Panasonic Corp 窒化物半導体装置
JP2011205029A (ja) * 2010-03-26 2011-10-13 Sanken Electric Co Ltd 半導体装置
JP2011228398A (ja) * 2010-04-16 2011-11-10 Sanken Electric Co Ltd 半導体装置
WO2012098635A1 (ja) * 2011-01-17 2012-07-26 富士通株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP2793255B1 (en) 2017-12-06
US20150214327A1 (en) 2015-07-30
US20140306235A1 (en) 2014-10-16
EP2793255B8 (en) 2018-01-17
US9431511B2 (en) 2016-08-30
EP2793255A1 (en) 2014-10-22
JP6280796B2 (ja) 2018-02-14
US9276082B2 (en) 2016-03-01

Similar Documents

Publication Publication Date Title
JP6280796B2 (ja) ショットキーダイオードおよび高電子移動度トランジスタを備えた半導体デバイスの製造方法
US9837519B2 (en) Semiconductor device
US9960154B2 (en) GaN structures
EP2166575B1 (en) Compound semiconductor device
US9570438B1 (en) Avalanche-rugged quasi-vertical HEMT
JP2018182235A (ja) 半導体装置および半導体装置の製造方法
US20140091363A1 (en) Normally-off high electron mobility transistor
JPWO2017138505A1 (ja) 半導体装置
US20150279983A1 (en) Semiconductor device
US20230207636A1 (en) High Voltage Blocking III-V Semiconductor Device
US9680001B2 (en) Nitride semiconductor device
JP2009060049A (ja) 窒化物系化合物半導体装置
JP2011192834A (ja) 半導体装置および半導体装置の製造方法
US10141439B2 (en) Semiconductor device and method of manufacturing the same
JP2016174140A (ja) 高電子移動度トランジスタ装置及びその製造方法
US9640672B2 (en) Diode device and method for manufacturing the same
CN114402442A (zh) 氮化物基半导体装置及其制造方法
US8558242B2 (en) Vertical GaN-based metal insulator semiconductor FET
WO2019163075A1 (ja) 半導体装置
US9123799B2 (en) Gallium nitride field effect transistor with buried field plate protected lateral channel
JP2014175339A (ja) 半導体素子および電子機器
US20230387288A1 (en) Nitride semiconductor device
JPWO2019116481A1 (ja) ワイドギャップ半導体装置
WO2023112374A1 (ja) 窒化物半導体デバイス
US10424659B1 (en) High electron mobility transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180122

R150 Certificate of patent or registration of utility model

Ref document number: 6280796

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250